JP6503052B2 - 液晶表示装置 - Google Patents

Description

本発明は、液晶表示装置に関する。特に、液晶層に対して横電界を印加するとともに、層間絶縁層を介在させて画素電極及び共通電極が設けられたフリンジ電界スイッチング（ＦＦＳ：Fringe Field Switching）モードの液晶表示装置に関する。

近年、例えば液晶表示装置は、在来のブラウン管に比べて薄型、軽量などの特長を有するフラットパネルディスプレイとして、液晶テレビ、モニター、携帯電話などに幅広く利用されている。このような液晶表示装置には、光を発光する照明装置（バックライト装置）と、液晶分子を含んだ液晶層と、この液晶層を狭持する一対の基板とを備えるとともに、照明装置に設けられた光源からの光に対してシャッターの役割を果たすことで所望画像を表示する液晶パネルとが含まれている。

また、上記のような液晶表示装置では、例えば液晶層に対し縦電界を印加して、液晶層内の液晶分子の配向を制御するＴＮ（Twisted Nematic）モードまたは、液晶層に対し横電界を印加して、液晶層内の液晶分子の配向を制御する面内スイッチング（ＩＰＳ：In-Plane Switching）モードあるいはＦＦＳモードなどの制御方式が知られている。特に、液晶表示装置では、ＴＮモードなどの縦電界方式のものに比べて、視野角特性に優れるとともに、ＩＰＳモードのものよりも高い光透過率を有するＦＦＳモードのものが注目されてきている。

具体的にいえば、上記のような従来の液晶表示装置では、例えば下記特許文献１に記載されているように、スイッチング素子としての薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が画素単位に設けられたアクティブマトリクス基板（一対の基板の一方）側に、薄膜トランジスタに接続された画素電極が設けられている。また、この従来の液晶表示装置では、アクティブマトリクス基板側において、平板状の共通電極が層間絶縁層を介在させて櫛歯部を有する上記画素電極に対向するように設けられている。これらの共通電極及び画素電極は、透明電極材料にて構成されている。また、共通電極は、共通配線に接続されている。そして、この従来の液晶表示装置では、薄膜トランジスタのスイッチング動作に基づき、上述の櫛歯部を通り抜けるようにして共通電極と画素電極との間にフリンジ電界が形成されて、このフリンジ電界によって液晶層の液晶分子の配向が制御され、画像表示が行われていた。

国際公開第２０１３／１６８５６６号パンフレット

ところで、液晶表示装置では、例えばスマートフォンやタブレットなどの携帯情報端末の表示部として用いられている。このような携帯情報端末では、表示部（液晶表示装置）の精細度を高めることが要望されている。

ところが、上記のような従来の液晶表示装置では、高精細度を図ったときに、正常な画素よりも白く光るという白点（画素欠陥）が発生するという問題点を生じることがあった。

具体的にいえば、従来の液晶表示装置には、その液晶層の内部において、一対の基板の間隙を一定に保つためのフォトスペーサー（スペーサー）が、画素に応じて設けられている。そして、従来の液晶表示装置では、高精細度を図ったときにおいて、例えば信頼性試験（長時間連続動作試験）を実施した際及び／またはその信頼性試験の実施後に、フォトスペーサーを起点とした白点が発生することがあった。

上記の課題を鑑み、本発明は、高精細度を図ったときでも、白点が生じるのを防ぐことができる表示品位に優れた液晶表示装置を提供することを目的とする。

上記の目的を達成するために、本発明にかかる液晶表示装置は、一対の基板と、前記一対の基板の間に設けられた液晶層とを有する液晶表示装置であって、
前記一対の基板の一方には、ゲート配線、データ配線、スイッチング素子、スルーホールを介して前記スイッチング素子に接続された画素電極、共通電極、及び前記画素電極と前記共通電極との間に配置された層間絶縁層が設けられ、
前記液晶層の内部には、前記一対の基板の間隙を一定に保つためのスペーサーが設けられ、
前記スペーサーの内部には、閾値未満の電圧の等電位線が形成されることを特徴とするものである。

上記のように構成された液晶表示装置では、上記スペーサーが液晶層の内部に設けられている。さらに、このスペーサーの内部において、閾値未満の電圧の等電位線を形成することにより、当該スペーサーでの寄生容量を低減することができることを見出した。また、これによって、高精細度を図ったときでも、白点の発生を防ぐことができることが可能となった。本発明は、上述のような知見に基づいて完成されたものであり、高精細度を図ったときでも、白点が生じるのを防ぐことができる表示品位に優れた液晶表示装置を構成することができる。

また、上記液晶表示装置において、前記スペーサーでは、当該スペーサーと重畳する前記画素電極の抜きパターンが、前記スルーホールの側面から前記層間絶縁層上にかけて配置されることにより、前記閾値未満の電圧の等電位線が、前記スペーサーの内部に形成されてもよい。

この場合、スペーサーの内部に形成される等電位線を、確実に閾値未満の電圧とすることができる。

また、上記液晶表示装置において、前記スペーサーでは、その中心と、前記スルーホールの中心とが、所定の距離以上とされてもよい。

この場合、スペーサーは上記スイッチング素子と画素電極との電気的接続箇所であるスルーホールから所定の距離以上離されることとなり、当該スペーサーの内部に形成される等電位線を、より確実に閾値未満の電圧とすることができる。

また、上記液晶表示装置において、前記スペーサーでは、その形状が前記スルーホールと重ならないように、構成されてもよい。

この場合、スペーサーの形状が上記スルーホールと重ならないように構成されているので、当該スペーサーの内部に形成される等電位線を、より確実に閾値未満の電圧とすることができる。

また、上記液晶表示装置において、前記一対の基板の一方では、複数の前記ゲート配線及び複数の前記データ配線がマトリクス状に配列され、かつ、
隣接する２本の前記ゲート配線と隣接する２本の前記データ配線とによって区画されるとともに、前記スイッチング素子、前記スルーホール、及び前記画素電極が配置された画素領域が設けられ、
前記スペーサーは、４つの前記画素領域を跨るように、前記液晶層の内部に配置されてもよい。

この場合、複数のスペーサーによって上記一対の基板の間隙を適切に保つことができる。

また、上記液晶表示装置において、隣接する２本の前記ゲート配線のピッチが、３０〜９０μｍの範囲内の値とされるとともに、
隣接する２本の前記データ配線のピッチが、１０〜３０μｍの範囲内の値とされていることが好ましい。

この場合、高精細度が図られた液晶表示装置を容易に構成することができる。

本発明によれば、高精細度を図ったときでも、白点が生じるのを防ぐことができる表示品位に優れた液晶表示装置を提供することが可能となる。

図１は、本発明の第１の実施形態にかかる液晶表示装置を説明する図である。 図２は、図１に示した液晶パネルの構成を説明する図である。 図３は、上記液晶表示装置の主要部を説明する平面図である。 図４は、図３のＩＶ−ＩＶ線断面図である。 図５は、図４に示したスルーホールの具体的な構成を説明する図である。 図６は、本実施形態品でのシミュレーション結果を示す断面図である。 図７は、図６に示したシミュレーション結果を示す平面図である。 図８は、比較品でのシミュレーション結果を示す断面図である。 図９は、図８に示したシミュレーション結果を示す平面図である。 図１０は、本実施形態品での別のシミュレーション結果を示すグラフである。 図１１は、本発明の第２の実施形態にかかる液晶表示装置の主要部を説明する平面図である。 図１２は、本発明の第３の実施形態にかかる液晶表示装置の主要部を説明する平面図である。

以下、本発明の液晶表示装置の好ましい実施形態について、図面を参照しながら説明する。なお、以下の説明では、本発明を透過型の液晶表示装置に適用した場合を例示して説明する。また、各図中の構成部材の寸法は、実際の構成部材の寸法及び各構成部材の寸法比率等を忠実に表したものではない。

［第１の実施形態］
図１は、本発明の第１の実施形態にかかる液晶表示装置を説明する図である。図１において、本実施形態の液晶表示装置１は、図１の上側が視認側（表示面側）として設置される液晶パネル２と、液晶パネル２の非表示面側（図１の下側）に配置されて、当該液晶パネル２を照明する照明光を発生するバックライト装置３とが設けられている。

液晶パネル２は、一対の基板を構成する対向基板４及びアクティブマトリクス基板５と、対向基板４及びアクティブマトリクス基板５の各外側表面にそれぞれ設けられた偏光板６、７とを備えている。対向基板４とアクティブマトリクス基板５との間には、後述の液晶層が挟持されている。また、対向基板４及びアクティブマトリクス基板５には、平板状の透明なガラス材またはアクリル樹脂などの透明な合成樹脂が使用されている。偏光板６、７には、ＴＡＣ（トリアセチルセルロース）またはＰＶＡ（ポリビニルアルコール）などの樹脂フィルムが使用されており、液晶パネル２に設けられた表示面の有効表示領域を少なくとも覆うように対応する対向基板４またはアクティブマトリクス基板５に貼り合わせられている。なお、偏光板６、７と液晶層との間にλ／４位相差板（４分の１波長板）を配置する場合もある。

また、アクティブマトリクス基板５は、上記一対の基板の一方の基板を構成するものであり、アクティブマトリクス基板５では、液晶パネル２の表示面に含まれる複数の画素に応じて、画素電極、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）や共通電極などが上記液晶層との間に形成されている（詳細は後述。）。一方、対向基板４は、一対の基板の他方の基板を構成するものであり、対向基板４には、カラーフィルタなどが上記液晶層との間に形成されている（図示せず）。

また、液晶パネル２では、当該液晶パネル２の駆動制御を行う制御装置（図示せず）に接続されたＦＰＣ（Flexible Printed Circuit）８が設けられており、上記液晶層を画素単位に動作することで表示面を画素単位に駆動して、当該表示面上に所望画像を表示するようになっている。

バックライト装置３は、光源としての発光ダイオード９と、発光ダイオード９に対向して配置された導光板１０とを備えている。また、バックライト装置３では、断面Ｌ字状のベゼル１４により、導光板１０の上方に液晶パネル２が設置された状態で、発光ダイオード９及び導光板１０が挟持されている。また、対向基板４には、ケース１１が載置されている。これにより、バックライト装置３は、液晶パネル２に組み付けられて、当該バックライト装置３からの照明光が液晶パネル２に入射される透過型の液晶表示装置１として一体化されている。

導光板１０には、例えば透明なアクリル樹脂などの合成樹脂が用いられており、発光ダイオード９からの光が入光される。導光板１０の液晶パネル２と反対側（対向面側）には、反射シート１２が設置されている。また、導光板１０の液晶パネル２側（発光面側）には、レンズシートや拡散シートなどの光学シート１３が設けられており、導光板１０の内部を所定の導光方向（図１の左側から右側への方向）に導かれた発光ダイオード９からの光が均一な輝度をもつ平面状の上記照明光に変えられて液晶パネル２に与えられる。

尚、上記の説明では、導光板１０を有するエッジライト型のバックライト装置３を用いた構成について説明したが、本実施形態はこれに限定されるものではなく、直下型のバックライト装置を用いてもよい。また、発光ダイオード以外の冷陰極蛍光管や熱陰極蛍光管などの他の光源を有するバックライト装置も用いることができる。

次に、図２も参照して、本実施形態の液晶パネル２について具体的に説明する。

図２は、図１に示した液晶パネルの構成を説明する図である。

図２において、液晶表示装置１（図１）には、文字や画像等の情報を表示する上記表示部としての液晶パネル２（図１）の駆動制御を行うパネル制御部１５と、このパネル制御部１５からの指示信号を基に動作するデータドライバ（ソースドライバ）１６及びゲートドライバ１７が設けられている。

パネル制御部１５は、上記制御装置内に設けられたものであり、液晶表示装置１の外部からの映像信号が入力されるようになっている。また、パネル制御部１５は、入力された映像信号に対して所定の画像処理を行ってデータドライバ１６及びゲートドライバ１７への各指示信号を生成する画像処理部１５ａと、入力された映像信号に含まれた１フレーム分の表示データを記憶可能なフレームバッファ１５ｂとを備えている。そして、パネル制御部１５が、入力された映像信号に応じて、データドライバ１６及びゲートドライバ１７の駆動制御を行うことにより、その映像信号に応じた情報が液晶パネル２に表示される。

データドライバ１６及びゲートドライバ１７は、アクティブマトリクス基板５上に設置されている。具体的には、データドライバ１６は、アクティブマトリクス基板５の表面上において、表示パネルとしての液晶パネル２の有効表示領域Ａの外側領域で当該液晶パネル２の横方向に沿うように設置されている。また、ゲートドライバ１７は、アクティブマトリクス基板５の表面上において、上記有効表示領域Ａの外側領域で当該液晶パネル２の縦方向に沿うように設置されている。さらに、これらのデータドライバ１６及びゲートドライバ１７は、後に詳述するように、アクティブマトリクス基板５に設けられた複数の接続端子を含んだ端子部に実装されるようになっている。

また、データドライバ１６及びゲートドライバ１７は、液晶パネル２側に設けられた複数の画素Ｐを画素単位に駆動する駆動回路であり、データドライバ１６及びゲートドライバ１７には、複数のデータ配線（ソース配線）Ｄ１〜ＤＭ（Ｍは、２以上の整数、以下、"Ｄ"にて総称する。）及び複数のゲート配線（走査配線）Ｇ１〜ＧＮ（Ｎは、２以上の整数、以下、"Ｇ"にて総称する。）がそれぞれ接続されている。これらのデータ配線Ｄ及びゲート配線Ｇは、アクティブマトリクス基板５に含まれた透明なガラス材または透明な合成樹脂製の後述の基材上で互いに交差するように、マトリクス状に配列されている。すなわち、データ配線Ｄは、マトリクス状の列方向（液晶パネル２の縦方向）に平行となるように上記基材上に設けられ、ゲート配線Ｇは、マトリクス状の行方向（液晶パネル２の横方向）に平行となるように上記基材上に設けられている。

また、これらのデータ配線Ｄと、ゲート配線Ｇとの交差部の近傍には、スイッチング素子としての薄膜トランジスタ１８と、薄膜トランジスタ１８に接続された画素電極１９を有する上記画素Ｐが設けられている。また、各画素Ｐでは、共通電極２０が画素電極１９に対向するように、アクティブマトリクス基板５上に設けられている。

また、アクティブマトリクス基板５では、データ配線Ｄと、ゲート配線Ｇとによってマトリクス状に区画された各領域に、後に詳述するように、複数の各画素Ｐの画素領域が形成されている。これら複数の画素Ｐには、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の画素が含まれている。また、これらのＲＧＢの画素は、例えばこの順番で、各ゲート配線Ｇ１〜ＧＮに平行に順次配設されている。さらに、これらのＲＧＢの画素は、対向基板４側に設けられた上記カラーフィルタ層により、対応する色の表示を行えるようになっている。

また、アクティブマトリクス基板５では、ゲートドライバ１７は、画像処理部１５ａからの指示信号に基づいて、ゲート配線Ｇ１〜ＧＮに対して、対応する薄膜トランジスタ１８のゲート電極をオン状態にする走査信号（ゲート信号）を順次出力する。また、データドライバ１６は、画像処理部１５ａからの指示信号に基づいて、表示画像の輝度（階調）に応じたデータ信号（電圧信号（階調電圧））を対応するデータ配線Ｄ１〜ＤＭに出力する。

次に、図３、図４、及び図５を参照して、本実施形態の液晶表示装置１の主要部について具体的に説明する。

図３は、上記液晶表示装置の主要部を説明する平面図である。図４は、図３のＩＶ−ＩＶ線断面図である。図５は、図４に示したスルーホールの具体的な構成を説明する図である。尚、図３及び図４では、図面の簡略化のために、薄膜トランジスタ１８の図示は省略している。

図３に示すように、本実施形態の液晶表示装置１では、画素Ｐの画素領域ＰＡが、隣接する２本のゲート配線Ｇと隣接する２本のデータ配線Ｄとによって区画されており、この画素領域ＰＡには、薄膜トランジスタ１８（図２）、画素電極１９、及びスルーホールＴＨが設けられている。

また、本実施形態の液晶表示装置１は、例えばスマートフォン用の表示部として構成されたものであり、液晶表示装置１では、隣接する２本のゲート配線Ｇのピッチ（図３に"Ｐ１"にて図示）が、例えば３０〜９０μｍの範囲内の値とされ、隣接する２本のデータ配線Ｄのピッチ（図３に"Ｐ２"にて図示）が、例えば１０〜３０μｍの範囲内の値とされている。

ゲート配線Ｇには、上記薄膜トランジスタ１８のゲート電極が一体的に構成されている（図示せず）。これらのゲート配線Ｇ及びゲート電極は、図４において、アクティブマトリクス基板５と第１の絶縁膜（ゲート絶縁膜）２２との間に形成されている（図示せず）。

また、これらのゲート配線Ｇ及びゲート電極には、例えばモリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜、あるいは銅膜または、これらの合金膜が用いられており、ゲート配線Ｇ及びゲート電極は、例えば同一工程にて同時に形成可能に構成されている。

また、第１の絶縁膜２２には、例えば窒化シリコン（ＳｉＮｘ）、または酸化シリコン（ＳｉＯ₂）などが用いられている。

データ配線Ｄには、上記薄膜トランジスタ１８のソース電極が一体的に構成されている（図示せず）。また、データ配線Ｄ及びソース電極は、図４において、第１の絶縁膜２２と第２の絶縁膜２３との間に形成されており（図示せず）、さらに、第１の絶縁膜２２と第２の絶縁膜２３との間には、薄膜トランジスタ１８のドレイン電極及び半導体層が形成されている（図示せず）。

また、これらのデータ配線Ｄ、ソース電極、及びドレイン電極には、例えばモリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜、あるいは銅膜または、これらの合金膜が用いられており、データ配線Ｄ、ソース電極、及びドレイン電極は、例えば同一工程にて同時に形成可能に構成されている。

また、上記半導体層には、例えばアモルファスシリコン、ポリシリコン、微結晶シリコン、または酸化物半導体が用いられている。さらに、この酸化物半導体としては、Ｉｎ、ＧａおよびＺｎを１：１：１の割合で含むＩｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物半導体が好適に用いられる。

また、第２の絶縁膜２３には、例えばアクリル系樹脂など有機膜、または窒化シリコン（ＳｉＮｘ）等の無機膜が用いられている。

共通電極２０が、図４において、第２の絶縁膜２３と第３の絶縁膜２４との間に設けられている。この共通電極２０は、全ての画素Ｐで共用されるように設けられるとともに、共通電極２０には、図３に示すように、上記スルーホールＴＨに対応した開口２０ａが画素単位に設けられている。また、共通電極２０には、例えばＩＴＯやＩＺＯなどの透明電極材料が用いられている。さらに、共通電極２０は、例えばゲート配線Ｇと同一材料で同一層に形成された共通配線に接続されている（図示せず）。

第３の絶縁膜２４は、層間絶縁層を構成するものであり、当該第３の絶縁膜２４を介在させて、共通電極２０と画素電極１９とが互いに対向するように設けられている。また、この第３の絶縁膜２４には、例えば窒化シリコン（ＳｉＮｘ）、または酸化シリコン（ＳｉＯ₂）などが用いられている。

画素電極１９が、図４において、第３の無機絶縁膜２４上に形成されている。この画素電極１９には、例えばＩＴＯやＩＺＯなどの透明電極材料が用いられている。

また、画素電極１９は、図３に示すように、基部１９ａと、ゲート配線Ｇと平行に設けられた直線状部１９ｂ、基部１９ａと直線状部１９ｂとの間に設けられるとともに、スリットを形成するように互いに平行に設けられた複数、例えば２つの櫛歯部１９ｃ、及びスルーホールＴＨ内で上記薄膜トランジスタ１８のドレイン電極（図示せず）に接続されるコンタクト部１９ｄを備えている。

また、本実施形態の液晶表示装置１は、フリンジ電界スイッチング（ＦＦＳ：Fringe Field Switching）モードの液晶表示装置であり、例えば水平配向モードの画素Ｐを有する横電界の液晶パネル２が用いられている。具体的には、アクティブマトリクス基板５及び対向基板４の内側表面には、それぞれ水平配向膜２５及び２６が設けられており、これらの水平配向膜２５及び２６の間には、誘電率異方性が正の液晶分子（図示せず）を含んだ上記液晶層２１が設けられている。

また、水平配向膜２５及び２６には、例えばポリイミド等が用いられており、液晶層２１に含まれた液晶分子の配向を規制するために、ラビングや光配向などの配向処理が施されている。

対向基板４には、ＲＧＢの画素に対応したＲＧＢのカラーフィルタ層やＲＧＢの各カラーフィルタ層を区切るブラックマトリクスがもうけられている（図示せず）。また、対向基板４には、カラーフィルタ層及びブラックマトリクスの液晶層２１側に、平坦化層としてのオーバーコート層２７（図４）が設けられている。

そして、本実施形態の液晶表示装置１では、薄膜トランジスタ１８のスイッチング動作に基づき、画素電極１９の櫛歯部１９ｃを通り抜けるようにして共通電極２０と画素電極１９との間にフリンジ電界が形成されて、このフリンジ電界によって液晶層２１の液晶分子の配向が制御され、フルカラーの画像表示が行われるようになっている。

また、本実施形態の液晶表示装置１では、図３に太線にて示すように、スペーサーとしてのフォトスペーサーＰＳが、４つの画素領域ＰＡを跨るように、配置されている。このフォトスペーサーＰＳは、図４に一点鎖線にて示すように、対向基板４とアクティブマトリクス基板５との間で液晶層２１の内部に設けられており、対向基板４とアクティブマトリクス基板５との間隙を一定に保つように構成されている。

また、フォトスペーサーＰＳは、図３に示すように、画素電極１９と同じ平面での断面形状が、例えば正方形状に形成された柱状に構成されている。

また、フォトスペーサーＰＳには、例えばフェノールノボラック系の感光性樹脂が用いられている。具体的にいえば、フォトスペーサーＰＳは、対向基板４全体に、例えばスピンコート法を用いて、上記感光性樹脂を塗布し、その塗布された感光性樹脂に対してフォトマスクを介して露光した後に現像することにより、所望の位置で所定の形状に形成される。

また、フォトスペーサーＰＳの内部には、閾値未満の電圧の等電位線が形成されるようになっている。具体的にいえば、本実施形態の液晶表示装置１では、フォトスペーサーＰＳにおいて、図３及び図４に示すように、当該フォトスペーサーＰＳと重畳する画素電極１９の抜きパターン（つまり、画素電極１９が形成されていない部分）が、スルーホールＴＨの側面から第３の絶縁膜（層間絶縁層）２４上にかけて配置されている。これにより、本実施形態の液晶表示装置１では、閾値未満の電圧、例えば１．５Ｖ未満の電圧の等電位線が、フォトスペーサーＰＳの内部に形成されるようになっており、高精細度を図ったときでも、当該フォトスペーサーＰＳでの寄生容量を低減して、白点の発生を防ぐことができるよう構成されている（詳細は後述。）。

スルーホールＴＨは、図５に例示するように、矩形状の底面ＴＨ１と、矩形状に開口された上部の開口部ＴＨ２を有するように構成されている。このスルーホールＴＨでは、底面ＴＨ１は、図３に示すように、画素電極１９のコンタクト部１９ｄを囲むように設けられている。開口部ＴＨ２では、その開口寸法が、図５に例示するように、底面ＴＨ１に対して、設定されており、上記コンタクト部１９ｄと薄膜トランジスタのドレイン電極との接続を適切に行うことができるようになっている。尚、図３では、開口部ＴＨ２の図示は省略している。

ここで、図６〜図１０を参照して、本実施形態の液晶表示装置１での白点の発生の有無についてのシミュレーション結果について具体的に説明する。

図６は、本実施形態品でのシミュレーション結果を示す断面図である。図７は、図６に示したシミュレーション結果を示す平面図である。図８は、比較品でのシミュレーション結果を示す断面図である。図９は、図８に示したシミュレーション結果を示す平面図である。図１０は、本実施形態品での別のシミュレーション結果を示すグラフである。なお、図６及び図８は、それぞれ本実施形態品及び比較品において、図３に示した断面線と同じ位置での断面図である。

このシミュレーションでは、本実施形態品において、図３に示したピッチＰ１及びＰ２が、それぞれ４７．２５μｍ及び１５．７５μｍに設定されている。すなわち、本実施形態品では、上述のピッチＰ１及びＰ２が、例えばそれぞれ９０．７５μｍ及び３０．２５μｍ程度の従来相当品に比べて、高精細度が図られたものとなっている。

また、シミュレーションでは、対向基板４及びアクティブマトリクス基板５として、０．５ｍｍの厚みのガラスを用いた場合を設定した。また、対向基板４側の上記カラーフィルタ層、オーバーコート層２７、及び配向膜２６として、それぞれ１．８μｍの厚みの樹脂、１．５μｍの厚みの樹脂、及び０．１μｍの厚みのポリイミドを用いた場合を設定した。また、液晶層２１には、３．０μｍの厚みの誘電率異方性が正の液晶分子を有する液晶を用いた場合を設定した。また、アクティブマトリクス基板５側の配向膜２５、画素電極１９、第３の絶縁膜（層間絶縁層）２４、共通電極２０、及び第１及び第２の絶縁膜２２及び２３として、０．１μｍの厚みのポリイミド、０．０７μｍの厚みのＩＴＯ、０．１μｍの厚みのＳｉＮ、０．０７μｍの厚みのＩＴＯ、及び０．４μｍの厚みのＳｉＮを用いた場合を設定した。

また、シミュレーションでは、画素電極１９に対し、±５Ｖの電圧を印加し、共通電極２０に対し、±０Ｖの電圧を印加する場合を設定した。

さらに、シミュレーションでは、本実施形態品でのフォトスペーサーＰＳにおいて、図３及び図４に示したように、当該フォトスペーサーＰＳと重畳する画素電極１９の抜きパターン（つまり、画素電極１９が形成されていない部分）が、スルーホールＴＨの側面から第３の絶縁膜（層間絶縁層）２４上にかけて配置されている場合を設定した。

一方、比較品としては、後掲の図８に示すように、フォトスペーサーＰＳと重畳する画素電極１９の抜きパターンが、主にスルーホールＴＨの側面上に配置されている場合を設定した。

本実施形態品では、図６に例示するように、スルーホールＴＨの側面ではなく、フォトスペーサーＰＳと重畳する画素電極１９の抜きパターンの箇所である、第２の絶縁膜２３の上方に等電位線が形成されている。一方、比較品では、図８に例示するように、スルーホールＴＨの側面の部分に等電位線が形成されている。

また、本実施形態品では、図７に“＋０．２５Ｖの楕円形状”及び“−０．２５Ｖの楕円形状”にて例示するように、フォトスペーサーＰＳの内部の大部分が低電圧の等電位線によって覆われていた。つまり、“＋０．２５Ｖの楕円形状”及び“−０．２５Ｖの楕円形状”にて示した以外のフォトスペーサーＰＳの内部においても、±０．２５Ｖよりも低い電圧の等電位線によって覆われていた。このため、本実施形態品では、フォトスペーサーＰＳでの寄生容量が低減され、液晶表示装置１が長時間通電されたときでも、当該フォトスペーサーＰＳでのチャージ（電荷蓄積）が小さくなって、白点の発生を防がれた。

一方、比較品では、図８に“＋の楕円形状”及び“−の楕円形状” にて例示するように、フォトスペーサーＰＳの内部の大部分が高電圧の等電位線、具体的には±１．５Ｖ以上±４．５Ｖ以下の高い電圧の等電位線によって覆われていた。このため、比較品では、フォトスペーサーＰＳでの寄生容量が低減されずに、液晶表示装置１が長時間通電されたときに、当該フォトスペーサーＰＳでのチャージ（電荷蓄積）が大きくなって、白点が発生した。

また、本発明の発明者等によれば、液晶表示装置１の実製品では、白点が生じた場合において、例えば７０℃の温度で６時間程度のアニール処理を施すことにより、白点を消失できることが確認された。これによって、白点の発生要因が、液晶パネル２の内部、特にフォトスペーサーＰＳの内部へのチャージアップであることが確かめられた。

また、本発明の発明者等の別のシミュレーションによれば、フォトスペーサーＰＳの内部での等電位線の電圧に応じて、共通電極２０に供給されるＣｏｍ信号（共通信号）の電圧が変化することが確かめられた。すなわち、図１０に示すように、Ｃｏｍ信号が０Ｖである場合、ソース信号には±５Ｖの電圧が印加されているので、液晶層２１に印加される電圧は、プラス極性とマイナス極性とで、その大きさが同じとなっており、この場合でのＣｏｍ電位（共通信号の電圧）を最適Ｖｃｏｍという。また、例えば液晶パネル２内の任意の膜中からプラス極性のみイオン性の物質が液晶層２１内に流出した場合、液晶層２１に印加される電圧はプラス極性とマイナス極性とで異なり、上記最適Ｖｃｏｍがシフトする。

そして、本発明の発明者等の別のシミュレーションによれば、フォトスペーサーＰＳの内部での等電位線の電圧が１．５Ｖ未満の電圧（すなわち、閾値未満の電圧）である場合には、最適Ｖｃｏｍのシフト量が小さく、当該フォトスペーサーＰＳの内部へのチャージも抑えられて、白点が発生しないことが確かめられた。

一方、フォトスペーサーＰＳの内部での等電位線の電圧が１．５Ｖ以上である場合には、最適Ｖｃｏｍのシフト量が大きく、当該フォトスペーサーＰＳの内部へのチャージも抑えることができずに、白点が発生することが確かめられた。

つまり、例えば図１０に示すように、Ｃｏｍ信号が１．５Ｖ未満でのシフトを生じた場合、白点は発生しないことが実証された。一方、Ｃｏｍ信号が１．５Ｖ以上シフトすると、フォトスペーサーＰＳの内部へのチャージアップに起因して、白点が発生することが確かめられた。

以上のように構成された本実施形態の液晶表示装置１では、フォトスペーサーＰＳが液晶層２１の内部に設けられている。さらに、このフォトスペーサーＰＳの内部において、閾値未満の電圧の等電位線が形成されている。これにより、本実施形態の液晶表示装置１では、上記従来例と異なり、フォトスペーサーＰＳでの寄生容量を低減することができ、高精細度を図ったときでも、白点の発生を防ぐことができる。

また、本実施形態では、フォトスペーサーＰＳにおいて、当該フォトスペーサーＰＳと重畳する画素電極１９の抜きパターンが、スルーホールＴＨの側面から第３の絶縁膜（層間絶縁層）２４上にかけて配置されることにより、上記閾値未満の電圧の等電位線が、フォトスペーサーＰＳの内部に形成されている。これにより、本実施形態では、フォトスペーサーＰＳの内部に形成される等電位線を、確実に閾値未満の電圧とすることができる。

また、本実施形態では、アクティブマトリクス基板（一対の基板の一方）では、複数のゲート配線Ｇ及び複数のデータ配線Ｄがマトリクス状に配列され、かつ、隣接する２本のゲート配線Ｇと隣接する２本のデータ配線Ｄとによって区画されるとともに、薄膜トランジスタ（スイッチング素子）１８、スルーホールＴＨ、及び画素電極１９が配置された画素領域ＰＡが設けられている。また、フォトスペーサーＰＳは、４つの画素領域ＰＡを跨るように、液晶層２１の内部に配置されている。これにより、本実施形態では、複数のフォトスペーサーＰＳによって対向基板４とアクティブマトリクス基板５との間隙を適切に保つことができる。

また、本実施形態では、隣接する２本のゲート配線Ｇのピッチが、３０〜９０μｍの範囲内の値とされるとともに、隣接する２本のデータ配線Ｄのピッチが、１０〜３０μｍの範囲内の値とされている。これにより、本実施形態では、高精細度が図られた液晶表示装置１を容易に構成することができる。

［第２の実施形態］
図１１は、本発明の第２の実施形態にかかる液晶表示装置の主要部を説明する平面図である。

図において、本実施形態と上記第１の実施形態との主な相違点は、フォトスペーサーの中心とスルーホールの中心との距離を所定の距離以上とした点である。なお、上記第１の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。

すなわち、図１１に示すように、本実施形態の液晶表示装置１では、スルーホールの中心Ｏ１とフォトスペーサーＰＳの中心Ｏ２との距離Ｌ１が所定の距離以上に設定されている。具体的にいえば、上記距離Ｌ１は、例えば１２．４μｍ以上とされている。

また、本実施形態では、第１の実施形態のものと同様に、フォトスペーサーＰＳでは、当該フォトスペーサーＰＳと重畳する画素電極１９の抜きパターンが、スルーホールＴＨの側面から第３の絶縁膜２４上にかけて配置されることにより、閾値未満の電圧の等電位線が、フォトスペーサーＰＳの内部に形成されるようになっている。

言い換えれば、本実施形態では、上記距離Ｌ１は、所定の距離以上、かつ、閾値未満の電圧の等電位線が、フォトスペーサーＰＳの内部に形成される距離以下に設定されている。

以上の構成により、本実施形態では、上記第１の実施形態と同様な作用・効果を奏することができる。

また、本実施形態では、スルーホールの中心Ｏ１とフォトスペーサーＰＳの中心Ｏ２との距離Ｌ１が所定の距離以上に設定されているので、フォトスペーサーＰＳは薄膜トランジスタ１８と画素電極１９との電気的接続箇所であるスルーホールＴＨから所定の距離以上離されることとなり、当該フォトスペーサーＰＳの内部に形成される等電位線を、より確実に閾値未満の電圧とすることができる。

［第３の実施形態］
図１２は、本発明の第３の実施形態にかかる液晶表示装置の主要部を説明する平面図である。

図において、本実施形態と上記第１の実施形態との主な相違点は、スルーホールと重ならないように、フォトスペーサーの形状を構成した点である。なお、上記第１の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。

つまり、図１２に示すように、本実施形態の液晶表示装置１では、フォトスペーサーＰＳにおいて、その画素電極１９と同じ平面での断面形状が、例えば楕円形状に形成された柱状に構成されており、当該フォトスペーサーＰＳは、スルーホールＴＨと重ならないように、配置されている。

以上の構成により、本実施形態では、上記第１の実施形態と同様な作用・効果を奏することができる。

また、本実施形態では、フォトスペーサーＰＳでは、その形状がスルーホールＴＨと重ならないように、構成されているので、当該フォトスペーサーＰＳの内部に形成される等電位線を、より確実に閾値未満の電圧とすることができる。

尚、上記の実施形態はすべて例示であって制限的なものではない。本発明の技術的範囲は特許請求の範囲によって規定され、そこに記載された構成と均等の範囲内のすべての変更も本発明の技術的範囲に含まれる。

例えば、上記の説明では、本発明を透過型の液晶表示装置に適用した場合について説明したが、本発明の液晶表示装置はこれに限定されるものではなく、半透過型あるいは反射型の液晶表示装置に適用することができる。

また、上記の説明では、閾値未満の電圧として、１．５Ｖ未満の電圧を示した場合について説明したが、本発明はこれに限定されるものではなく、閾値未満の電圧とは、液晶層に電圧印加した場合において、（フォト）スペーサーでの寄生容量が低減されて、当該スペーサーの内部でのチャージに起因する白点が発生しない、電圧のことであり、この電圧（閾値未満の電圧）の等電位線以下の電圧の等電位線が当該スペーサーの内部に形成されるものであればよい。

また、上記の説明では、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の色毎の画素にデータ配線を設けた構成について説明したが、本発明はこれに限定されるものではなく、例えば１本のデータ配線に対して、ＲＧＢの画素を順次設ける構成でもよい。

また、上記の説明では、第１〜第３の各スイッチング素子として、薄膜トランジスタを用いた場合について説明したが、本発明のスイッチング素子はこれに限定されるものではなく、例えば電界効果トランジスタを使用することもできる。

また、上記の説明以外に、上記第１〜第３の各実施形態を適宜組み合わせたものでよい。

本発明は、高精細度を図ったときでも、白点が生じるのを防ぐことができる表示品位に優れた液晶表示装置に対して有用である。

１ 液晶表示装置
４ 対向基板（一対の基板）
５ アクティブマトリクス基板（一対の基板（の一方））
１８ 薄膜トランジスタ（スイッチング素子）
１９ 画素電極
２０ 共通電極
２１ 液晶層
２４ 第３の絶縁膜（層間絶縁層）
Ｄ、Ｄ１〜ＤＭ データ配線
Ｇ、Ｇ１〜ＧＮ ゲート配線
ＴＨ スルーホール
ＰＳ フォトスペーサー（スペーサー）
ＰＡ 画素領域

Claims (6)

1. 一対の基板と、前記一対の基板の間に設けられた液晶層とを有する液晶表示装置であって、
   前記一対の基板の一方には、ゲート配線、データ配線、スイッチング素子、スルーホールを介して前記スイッチング素子に接続された画素電極、共通電極、及び前記画素電極と前記共通電極との間に配置された層間絶縁層が設けられ、
   前記液晶層の内部には、前記一対の基板の間隙を一定に保つためのスペーサーが設けられ、
   前記画素電極に±５Ｖ、前記共通電極に±０Ｖの電位が印加された場合において、前記画素電極が形成されていない抜きパターンの位置に形成される±０．２５Ｖの等電位線が、前記スペーサーの内部に形成される、ことを特徴とする液晶表示装置。
2. 前記スペーサーが、前記スルーホールと重ならない形状に構成されている請求項１に記載の液晶表示装置。
3. 前記画素電極が形成されていない抜きパターンが、前記スペーサーと重複する位置において、前記スルーホールの側面から前記層間絶縁層上にかけて配置される請求項１に記載の液晶表示装置。
4. 前記スペーサーの中心と前記スルーホールの中心との距離が１２．４μｍ以上である、請求項１〜３のいずれかに記載の液晶表示装置。
5. 前記一対の基板の一方では、複数の前記ゲート配線及び複数の前記データ配線がマトリクス状に配列され、かつ、
   隣接する２本の前記ゲート配線と隣接する２本の前記データ配線とによって区画されるとともに、前記スイッチング素子、前記スルーホール、及び前記画素電極が配置された画素領域が設けられ、
   前記スペーサーは、４つの前記画素領域に跨るように、前記液晶層の内部に配置されている請求項１〜４のいずれかに記載の液晶表示装置。
6. 隣接する２本の前記ゲート配線のピッチが、３０〜９０μｍの範囲内の値とされるとともに、
   隣接する２本の前記データ配線のピッチが、１０〜３０μｍの範囲内の値とされている請求項１〜５のいずれかに記載の液晶表示装置。

Images