JP6475332B2 - 慣性センサ - Google Patents

Description

本発明は、慣性センサに関し、例えば、微小な振動加速度を検出する加速度センサに適用して有効な技術に関する。

特開２０１３−０７６６１０号公報（特許文献１）には、逆位相の正弦信号を一対の容量素子に印加することにより、加速度に対して静電容量が増減するＣ／Ｖ変換回路を備える加速度センサに関する技術が記載されている。

特開２０１４−１０２１７２号公報（特許文献２）には、全差動オペアンプ（完全差動オペアンプ）を利用したＣ／Ｖ変換回路を備える加速度センサに関する技術が記載されている。具体的には、全差動オペアンプの反転入力に逆位相の電圧信号を印加した一対の容量素子からの出力信号を入力し、かつ、全差動オペアンプの非反転入力に上述した一対の容量素子と同容量の一対の固定容量素子からの出力信号を入力するとしている。

特開２０１０−１８１２０７号公報（特許文献３）には、角速度センサにおいて、検出用電極と駆動用電極とを電気的に分離する構成が記載されている。

特開２０１３−０７６６１０号公報 特開２０１４−１０２１７２号公報 特開２０１０−１８１２０７号公報

反射法地震探査は、地表で衝撃波または連続波を発生させることにより、地下の反射面（音響インピーダンスの変化する境界面）から反射して地上に戻ってくる反射波を、地表に展開した受振器で測定し、解析して地下反射面の深度分布や地下構造を探査する方法である。例えば、この反射法地震探査は、石油や天然ガスの主な探査方法として広く利用されている。特に、次世代の反射法地震探査用センサとして、重力加速度よりも遥かに微小な振動加速度を検知する加速度センサが注目されている。このような加速度センサを実用化するために、低ノイズで非常に高感度な加速度センサの開発が望まれている。
本発明の目的は、低ノイズで高感度な慣性センサを提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態における慣性センサは、物理量（例えば、加速度や角速度）を静電容量の変化として捉え、静電容量の変化を打ち消す静電気力を発生させるサーボ電圧に基づいて、物理量を検出する慣性センサである。そして、この慣性センサは、物理量を静電容量の変化として捉える検出容量部と、サーボ電圧が印加されるサーボ容量部とを備え、検出容量部とサーボ容量部とは、絶縁物質を介して機械的に接続されている。

一実施の形態によれば、低ノイズで高感度な慣性センサを提供することができる。

関連技術における加速度センサのセンサ部とＣＶ変換部との構成例を示す模式的な回路図である。 実施の形態１における加速度センサの模式的な回路構成を示す図である。 図２に示す回路構成の変形例を示す図である。 実施の形態１における加速度センサのセンサエレメントのデバイス構造を示す断面図である。 実施の形態２における加速度センサの模式的な構成の一例を示す図である。 実施の形態２における加速度センサのセンサエレメントのデバイス構造を示す断面図である。 （ａ）は、変形例におけるセンサエレメントのデバイス構造を示す平面図であり、（ｂ）は、図７（ａ）のＡ−Ａ線での断面図であり、（ｃ）は、図７（ａ）のＢ−Ｂ線での断面図である。 実施の形態３における加速度センサの構成を示す図である。 実施の形態４における加速度センサの構成を示す図である。 実施の形態５における加速度センサの構成を示す図である。 実施の形態６における加速度センサの構成を示す図である。 実施の形態７における加速度センサの構成を示す図である。 実施の形態８における加速度センサの構成を示す図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態１）
＜改善の検討＞

特許文献１に記載された技術では、加速度に対して、静電容量が増減する一対の可変容量素子を使用し、各可変容量素子に逆位相の正弦信号（入力信号）を印加している。これにより、特許文献１に記載された技術では、加速度が印加された際に生じる容量変化に基づいて、この容量変化をＣＶ変換部で電圧信号に変換して最終的に加速度に対応する検出信号を得ている。ところが、この特許文献１に記載された技術では、入力信号に外部ノイズが含まれている場合、この外部ノイズが検出信号に悪影響を及ぼすおそれがある。

そこで、例えば、外部ノイズによる悪影響を抑制する技術として、以下に示す特許文献２で示される関連技術がある。以下に、この関連技術について説明する。

図１は、例えば、特許文献２に示される関連技術における加速度センサのセンサ部とＣＶ変換部との構成例を示す模式的な回路図である。図１において、関連技術における加速度センサは、入力端子ＩＮ１と入力端子ＩＮ２とを有している。そして、入力端子ＩＮ１と入力端子ＩＮ２との間には、可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ２とが直列接続されている。同様に、入力端子ＩＮ１と入力端子ＩＮ２との間には、固定容量素子ＦＣＡＰ１と固定容量素子ＦＣＡＰ２とが直列接続されている。

このとき、可変容量素子ＶＣＡＰ１および可変容量素子ＶＣＡＰ２は、外部から印加される加速度によって、静電容量が変化するように構成されており、ＭＥＭＳ（Micro Electrical Mechanical Systems）構造体で形成されたＭＥＭＳ容量である。一方、固定容量素子ＦＣＡＰ１および固定容量素子ＦＣＡＰ２は、例えば、ＣＭＯＳプロセスで形成された集積回路の一部として、半導体チップに形成されている。

そして、可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ２との間の中間ノードＡは、ＣＶ変換部を構成する完全差動オペアンプ（全差動オペアンプ）ＦＤＡＭＰの反転入力端子と接続されている。一方、固定容量素子ＦＣＡＰ１と固定容量素子ＦＣＡＰ２との間の中間ノードＢは、完全差動オペアンプＦＤＡＭＰの非反転入力端子と接続されている。

図１に示すように、完全差動オペアンプＦＤＡＭＰの反転入力端子と非反転出力端子との間には、帰還容量素子Ｃｆ１とスイッチＳＷ１とが並列接続されている。一方、図１に示すように、完全差動オペアンプＦＤＡＭＰの非反転入力端子と反転出力端子との間には、帰還容量素子Ｃｆ２とスイッチＳＷ２とが並列接続されている。

このように構成されている関連技術では、例えば、図１に示すように、入力端子ＩＮ１と入力端子ＩＮ２とに互いに逆位相の入力電圧が印加される。ここで、例えば、入力端子ＩＮ１に入力される入力電圧に外部ノイズ（Ｖｚ）が加わる場合を考える。可変容量素子ＶＣＡＰ１の静電容量と固定容量素子ＦＣＡＰ１の静電容量とが同じ「Ｃ」である場合、図１に示すＭＥＭＳ容量の可変容量素子ＶＣＡＰ１に外部ノイズに起因する電荷（ＣＶｚ）が加わる一方、関連技術の構成では、図１に示す固定容量素子ＦＣＡＰ１にも外部ノイズに起因する電荷（ＣＶｚ）が加わる。このとき、関連技術では、可変容量素子ＶＣＡＰ１に加わる外部ノイズに起因する電荷（ＣＶｚ）と固定容量素子ＦＣＡＰ１に加わる外部ノイズに起因する電荷（ＣＶｚ）とがキャンセルされ、完全差動オペアンプＦＤＡＭＰの反転出力端子からの出力信号と非反転出力端子からの出力信号のいずれにも、外部ノイズの主要項である「ＣＶｚ」項が含まれなくなる。したがって、関連技術の構成によれば、外部ノイズに影響の受けにくい加速度センサを提供することができると考えられる。

ところが、例えば、可変容量素子ＶＣＡＰ１および可変容量素子ＶＣＡＰ２は、ＭＥＭＳ構造体に形成される一方、固定容量素子ＦＣＡＰ１および固定容量素子ＦＣＡＰ２は、集積回路が形成された半導体チップに形成される。ここで、ＭＥＭＳ構造体の加工精度と半導体チップに形成される集積回路の加工精度が大幅に異なる。このことから、設計上では、例えば、可変容量素子ＶＣＡＰ１の静電容量と固定容量素子ＦＣＡＰ１の静電容量とを同じ静電容量「Ｃ」に設計しても、実際の製品では、加工精度の相違（ばらつき）から、可変容量素子ＶＣＡＰ１の静電容量と固定容量素子ＦＣＡＰ１の静電容量とが相違する可能性が大きくなる。例えば、可変容量素子ＶＣＡＰ１の静電容量が「Ｃ１」であり、固定容量素子ＦＣＡＰ１の静電容量が「Ｃ２」であるとして、上述したように、入力端子ＩＮ１に入力される入力電圧に外部ノイズ（Ｖｚ）が加わる場合を考える。

この場合、図１に示すＭＥＭＳ容量の可変容量素子ＶＣＡＰ１には、外部ノイズに起因する電荷（Ｃ１Ｖｚ）が加わる一方、図１に示す固定容量素子ＦＣＡＰ１には、外部ノイズに起因する電荷（Ｃ２Ｖｚ）が加わる。したがって、関連技術では、加工精度の相違によって、可変容量素子ＶＣＡＰ１の静電容量と固定容量素子ＦＣＡＰ１の静電容量とが相違する場合、可変容量素子ＶＣＡＰ１に加わる外部ノイズに起因する電荷（Ｃ１Ｖｚ）と固定容量素子ＦＣＡＰ１に加わる外部ノイズに起因する電荷（Ｃ２Ｖｚ）とが完全にキャンセルされないことになる。このことは、関連技術において、完全差動オペアンプＦＤＡＭＰからの出力信号に外部ノイズの悪影響が及ぶことを意味する。したがって、関連技術では、加工ばらつきの相違を考慮すると、外部ノイズの影響を抑制する観点から改善の余地が存在することがわかる。

そこで、本実施の形態１では、上述した関連技術に存在する改善の余地に対する工夫を施している。以下では、この工夫を施した本実施の形態１における技術的思想について、図面を参照しながら説明する。
＜実施の形態１における加速度センサの回路構成＞

図２は、本実施の形態１における加速度センサの模式的な回路構成を示す図である。図２に示すように、本実施の形態１における加速度センサは、入力端子ＩＮ１と入力端子ＩＮ２とを有する。そして、入力端子ＩＮ１と入力端子ＩＮ２との間には、可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ２とが直列接続されている。同様に、入力端子ＩＮ１と入力端子ＩＮ２との間には、可変容量素子ＶＣＡＰ４と可変容量素子ＶＣＡＰ３とが直列接続されている。

このとき、可変容量素子ＶＣＡＰ１および可変容量素子ＶＣＡＰ２は、外部から印加される加速度によって、静電容量が変化するように構成されており、ＭＥＭＳ（Micro Electrical Mechanical Systems）構造体で形成されたＭＥＭＳ容量１である。同様に、可変容量素子ＶＣＡＰ３および可変容量素子ＶＣＡＰ４は、外部から印加される加速度によって、静電容量が変化するように構成されており、ＭＥＭＳ構造体で形成されたＭＥＭＳ容量２である。

ここで、本実施の形態１における加速度センサに特定方向の加速度が印加された場合、例えば、ＭＥＭＳ容量１においては、入力端子ＩＮ１に接続された可変容量素子ＶＣＡＰ１の静電容量が増加すると、入力端子ＩＮ２に接続された可変容量素子ＶＣＡＰ２の静電容量が減少するように構成されている。一方、この場合、ＭＥＭＳ容量２においては、入力端子ＩＮ１に接続された可変容量素子ＶＣＡＰ４の静電容量が減少し、入力端子ＩＮ２に接続された可変容量素子ＶＣＡＰ３の静電容量が増加するように構成されている。

すなわち、ＭＥＭＳ容量１に着目すると、可変容量素子ＶＣＡＰ１の静電容量の変化と、可変容量素子ＶＣＡＰ２の静電容量の変化が逆特性となっている。同様に、ＭＥＭＳ容量２に着目しても、可変容量素子ＶＣＡＰ３の静電容量の変化と、可変容量素子ＶＣＡＰ４の静電容量の変化が逆特性となっている。また、ＭＥＭＳ容量１とＭＥＭＳ容量２との間の関係に着目すると、ＭＥＭＳ容量１において入力端子ＩＮ１に接続されている可変容量素子ＶＣＡＰ１の静電容量の変化と、ＭＥＭＳ容量２において入力端子ＩＮ１に接続されている可変容量素子ＶＣＡＰ４の静電容量の変化とが逆特性となっている。同様に、ＭＥＭＳ容量１において入力端子ＩＮ２に接続されている可変容量素子ＶＣＡＰ２の静電容量の変化と、ＭＥＭＳ容量２において入力端子ＩＮ２に接続されている可変容量素子ＶＣＡＰ３の静電容量の変化とが逆特性となっている。

次に、図２に示すように、ＭＥＭＳ容量１を構成する可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ２との間の中間ノードＡは、ＣＶ変換部１０と接続され、かつ、ＭＥＭＳ容量２を構成する可変容量素子ＶＣＡＰ３と可変容量素子ＶＣＡＰ４との間の中間ノードＢも、ＣＶ変換部１０と接続されている。

具体的に、ＭＥＭＳ容量１の中間ノードＡは、例えば、シングルエンドオペアンプから構成されるチャージアンプＣＡＭＰ１の反転入力端子と接続されている。そして、チャージアンプＣＡＭＰ１の非反転入力端子には、固定電位ＶＢ（０．６Ｖ）が印加される。さらに、チャージアンプＣＡＭＰ１の反転入力端子と出力端子との間には、帰還容量素子Ｃｆ１と高抵抗ＨＲとが並列接続されている。

一方、ＭＥＭＳ容量２の中間ノードＢは、例えば、シングルエンドオペアンプから構成されるチャージアンプＣＡＭＰ２の反転入力端子と接続されている。そして、チャージアンプＣＡＭＰ２の非反転入力端子には、固定電位ＶＢ（０．６Ｖ）が印加される。さらに、チャージアンプＣＡＭＰ２の反転入力端子と出力端子との間には、帰還容量素子Ｃｆ１と高抵抗ＨＲとが並列接続されている。

続いて、図２に示すように、ＣＶ変換部１０の後段（出力）には、アナログ信号をデジタル信号に変換するＡＤ変換部１１が接続されており、このＡＤ変換部１１の後段（出力）には、差動検出部１２が接続されている。さらに、差動検出部１２の後段（出力）には、同期検波部１３が接続されており、この同期検波部１３の後段（出力）には、ＬＰＦ（ローパスフィルタ）１４が接続されている。そして、ＬＰＦ１４は、出力端子ＯＵＴと接続されている。
＜実施の形態１における加速度センサの動作＞

本実施の形態１における加速度センサは、上記のように構成されており、以下に、その動作について、図２を参照しながら説明する。

まず、図２に示すように、入力端子ＩＮ１と入力端子ＩＮ２に、それぞれ１８０°位相の異なる逆位相の変調信号が印加される。例えば、原理的には、変調信号を印加しなくても加速度に起因する可変容量素子での容量変化を検出することにより、加速度を検出することは可能である。ただし、加速度に対応した可変容量素子での容量変化に基づく検出信号は、低周波信号であるため、１／ｆノイズの影響を受けやすくなる。すなわち、加速度に対応した可変容量素子での容量変化に基づく検出信号をそのまま使用する構成では、１／ｆノイズが大きくなる結果、Ｓ／Ｎ比が劣化して、加速度センサの検出感度が低下することになる。そこで、本実施の形態１では、変調信号を使用している。この場合、加速度に対応した可変容量素子での容量変化に基づく検出信号が変調信号で変調されて高周波信号となるため、１／ｆノイズを受けにくくなるのである。つまり、高周波信号では、低周波信号よりも１／ｆノイズが小さくなることから、Ｓ／Ｎ比を向上できる結果、加速度センサの検出感度を向上することができるのである。このような理由から、本実施の形態１では、入力端子ＩＮ１と入力端子ＩＮ２とに変調信号を印加している。

続いて、入力端子ＩＮ１と入力端子ＩＮ２とに互いに逆位相の変調信号を印加する理由について説明する。図２において、ＭＥＭＳ容量１に着目し、可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ２の静電容量を「Ｃ」とする。そして、加速度が印加された場合、可変容量素子ＶＣＡＰ１の静電容量が「Ｃ＋ΔＣ」に増加する一方、可変容量素子ＶＣＡＰ２の静電容量が「Ｃ−ΔＣ」に減少するとする。この場合、入力端子ＩＮ１と入力端子ＩＮ２とに互いに逆位相の変調信号が印加されている場合、可変容量素子ＶＣＡＰ１には、Ｑ１＝（Ｃ＋ΔＣ）Ｖの電荷が蓄積される一方、可変容量素子ＶＣＡＰ２には、Ｑ２＝−（Ｃ−ΔＣ）Ｖの電荷が蓄積される。したがって、ＭＥＭＳ容量１での電荷移動量は、（Ｃ＋ΔＣ）Ｖ−（Ｃ−ΔＣ）Ｖ＝２ΔＣＶとなる。つまり、入力端子ＩＮ１と入力端子ＩＮ２とに互いに逆位相の変調信号が印加されている場合には、可変容量素子ＶＣＡＰ１の静電容量「Ｃ」と可変容量素子ＶＣＡＰ２の静電容量を「Ｃ」とがキャンセルされて、電荷移動量には、加速度に起因する容量変化（ΔＣ）の成分だけ含まれることになる。この結果、電荷移動量において、加速度に起因する容量変化（ΔＣ）とは無関係な静電容量「Ｃ」がキャンセルされる結果、容量変化（ΔＣ）に対応する電荷移動量が取り出されるため、加速度センサの検出感度を向上することができるのである。このような理由から、本実施の形態１では、入力端子ＩＮ１と入力端子ＩＮ２とに互いに逆位相の変調信号を印加するように構成している。

以上のことを前提として、本実施の形態１における加速度センサの動作について説明する。図２において、入力端子ＩＮ１と入力端子ＩＮ２に、それぞれ１８０°位相の異なる逆位相の変調信号を印加する。ここで、加速度が加わることにより、ＭＥＭＳ容量１の可変容量素子ＶＣＡＰ１の静電容量が「Ｃ＋ΔＣ」に増加する一方、ＭＥＭＳ容量２の可変容量素子ＶＣＡＰ２の静電容量が「Ｃ−ΔＣ」に減少するとする。この場合、ＭＥＭＳ容量２の可変容量素子ＶＣＡＰ４の静電容量が「Ｃ−ΔＣ」に減少する一方、ＭＥＭＳ容量２の可変容量素子ＶＣＡＰ３の静電容量が「Ｃ＋ΔＣ」に増加する。

この結果、まず、ＭＥＭＳ容量１での電荷移動量は、（Ｃ＋ΔＣ）Ｖ−（Ｃ−ΔＣ）Ｖ＝２ΔＣＶとなり、帰還容量素子Ｃｆ１の静電容量を「Ｃｆ」とすると、ＣＶ変換部１０から「２ΔＣＶ／Ｃｆ」で示される第１アナログ電圧信号が出力される。

同様に、ＭＥＭＳ容量２での電荷移動量は、（Ｃ−ΔＣ）Ｖ−（Ｃ＋ΔＣ）Ｖ＝−２ΔＣＶとなり、帰還容量素子Ｃｆ１の静電容量を「Ｃｆ」とすると、ＣＶ変換部１０から「−２ΔＣＶ／Ｃｆ」で示される第２アナログ電圧信号が出力される。

そして、第１アナログ電圧信号は、ＡＤ変換部１１で第１デジタル電圧信号に変換され、第２アナログ電圧信号は、ＡＤ変換部１１で第２デジタル電圧信号に変換される。その後、差動検出部１２で第１デジタル電圧信号と第２デジタル電圧信号の差分が演算され、同期検波部１３で復調信号が抽出される。続いて、同期検波部１３で復調された復調信号は、ＬＰＦ（低周波数帯域通過フィルタ）１４を通過することにより、最終的に、加速度に対応した加速度信号（検出信号）が出力端子ＯＵＴから出力されることになる。

以上のようにして、本実施の形態１における加速度センサによれば、特定方向の加速度を検出することができる。
＜変形例＞

図３は、図２に示す回路構成の変形例を示す図である。図３では、ＣＶ変換部１０の構成要素として、完全差動オペアンプＦＤＡＭＰを使用している。つまり、図２に示す回路構成では、シングルエンドオペアンプから構成されるチャージアンプＣＡＭＰ１およびチャージアンプＣＡＭＰ２からＣＶ変換部１０を構成している。これに対し、図３に示す回路構成では、１つの完全差動オペアンプＦＤＡＭＰからＣＶ変換部１０を構成している。このように本実施の形態１における加速度センサでは、図２に示す回路構成からＣＶ変換部１０を構成することもできるし、これに限らず、図３に示す回路構成からＣＶ変換部１０を構成することもできる。
＜実施の形態１における特徴＞

続いて、本実施の形態１における特徴点について説明する。図２において、本実施の形態１における第１特徴点は、入力端子ＩＮ１と入力端子ＩＮ２との間に、可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ２とからなるＭＥＭＳ容量１を設けるとともに、可変容量素子ＶＣＡＰ３と可変容量素子ＶＣＡＰ４とからなるＭＥＭＳ容量２を設ける点にある。つまり、本実施の形態１における加速度センサでは、加速度に起因して静電容量が変化するＭＥＭＳ構造体から構成される２組のＭＥＭＳ容量（ＭＥＭＳ容量１とＭＥＭＳ容量２）を設けている点に特徴点がある。これにより、２組のＭＥＭＳ容量が、ともにＭＥＭＳ構造体から構成されるため、いずれのＭＥＭＳ容量もＭＥＭＳ構造体の加工精度で形成することができるため、２組のＭＥＭＳ容量間の製造ばらつきを小さくすることができる。この結果、本実施の形態１における加速度センサによれば、外部ノイズによる悪影響を低減することができる効果が得られる。

以下に、この点について説明する。例えば、上述した関連技術においては、図１に示すように、入力端子ＩＮ１と入力端子ＩＮ２との間に、ＭＥＭＳ容量と固定容量とが形成されている。この場合、ＭＥＭＳ容量は、ＭＥＭＳ構造体から構成されており、ＭＥＭＳ構造体の加工精度で形成される一方、固定容量は、集積回路が形成された半導体チップに形成されており、ＣＭＯＳプロセスの加工精度で形成される。この点に関し、ＭＥＭＳ構造体の加工精度とＣＭＯＳプロセスの加工精度とは大幅に異なるため、関連技術においては、ＭＥＭＳ容量と固定容量の製造ばらつき（加工精度）が大きく異なることになる。

このことから、関連技術では、ＭＥＭＳ容量と固定容量との加工精度の相違によって、例えば、図１に示す可変容量素子ＶＣＡＰ１の静電容量と固定容量素子ＦＣＡＰ１の静電容量とが相違することになる。具体的に、可変容量素子ＶＣＡＰ１の静電容量が「Ｃ１」となり、固定容量素子ＦＣＡＰ１の静電容量が「Ｃ２」になるとする。この状況下において、例えば、入力端子ＩＮ１に入力される変調信号に外部ノイズ（Ｖｚ）が加わると、可変容量素子ＶＣＡＰ１に外部ノイズに起因した電荷（Ｃ１Ｖｚ）が加わる一方、固定容量素子ＦＣＡＰ１に外部ノイズに起因した電荷（Ｃ２Ｖｚ）が加わる。このとき、「Ｃ１」と「Ｃ２」とは異なることから、可変容量素子ＶＣＡＰ１に加わる電荷（Ｃ１Ｖｚ）と、固定容量素子ＦＣＡＰ１に加わる電荷（Ｃ２Ｖｚ）とは相違することになる。すなわち、関連技術においては、ＭＥＭＳ容量と固定容量との製造方法が相違することによって、ＭＥＭＳ容量と固定容量の製造ばらつき（加工精度）が大きくなる結果、固定容量を設けたとしても、可変容量素子ＶＣＡＰ１に加わる外部ノイズに起因する電荷（Ｃ１Ｖｚ）と固定容量素子ＦＣＡＰ１に加わる外部ノイズに起因する電荷（Ｃ２Ｖｚ）とが完全にキャンセルされないことになる。このことは、関連技術においては、ＣＶ変換部１０からの出力信号に外部ノイズの悪影響が及ぶことを意味する。したがって、関連技術では、加工ばらつきの相違（加工精度の相違）を考慮すると、外部ノイズの影響を充分に排除することができないことになる。そして、外部ノイズの影響が大きくなると、シグナル（信号）に対するノイズの大きさが大きくなることになる。このことは、関連技術においては、Ｓ／Ｎ比が劣化することを意味し、これによって、加速度の検出感度が低下することになる。

これに対し、本実施の形態１における加速度センサでは、関連技術のように、入力端子ＩＮ１と入力端子ＩＮ２との間に、ＭＥＭＳ容量と固定容量とを設けるのではなく、ＭＥＭＳ構造体から構成される２組のＭＥＭＳ容量（ＭＥＭＳ容量１とＭＥＭＳ容量２）を設けている。これにより、本実施の形態１における加速度センサにおいては、２組のＭＥＭＳ容量が、ともにＭＥＭＳ構造体から構成されるため、いずれのＭＥＭＳ容量もＭＥＭＳ構造体の加工精度で形成することができるため、２組のＭＥＭＳ容量間の製造ばらつきを小さくすることができる。すなわち、本実施の形態１によれば、関連技術のように、大幅に加工精度の異なる技術で形成されたＭＥＭＳ容量と固定容量とを採用するのではなく、互いに同一加工精度の技術で形成された２組のＭＥＭＳ容量（ＭＥＭＳ容量１とＭＥＭＳ容量２）を採用しているため、２組のＭＥＭＳ容量（ＭＥＭＳ容量１とＭＥＭＳ容量２）間における製造ばらつきの相違を小さくすることができるのである。

そして、たとえ、ＭＥＭＳ容量に製造ばらつきが生じても、同一加工精度の技術を使用していることから、２組のＭＥＭＳ容量において、静電容量も同程度にずれると考えることができる。この場合、外部ノイズの影響は小さくなる。具体的には、同一の加工精度の技術を使用していることから、たとえ、静電容量の設計値からのずれが生じても、同程度のずれが生じると考えられる。つまり、例えば、可変容量素子ＶＣＡＰ１の静電容量が設計値「Ｃ」から「Ｃ１」となる場合には、可変容量素子ＶＣＡＰ４の静電容量も設計値「Ｃ」から同じ「Ｃ１」となると想定される。この状況下において、入力端子ＩＮ１に入力される変調信号に外部ノイズ（Ｖｚ）が加わると、可変容量素子ＶＣＡＰ１に外部ノイズに起因した電荷（Ｃ１Ｖｚ）が加わる一方、可変容量素子ＶＣＡＰ４にも外部ノイズに起因した電荷（Ｃ１Ｖｚ）が加わる。このとき、可変容量素子ＶＣＡＰ１の静電容量「Ｃ１」と可変容量素子ＶＣＡＰ４の静電容量「Ｃ１」とが等しいことから、可変容量素子ＶＣＡＰ１に加わる電荷（Ｃ１Ｖｚ）と、可変容量素子ＶＣＡＰ４に加わる電荷（Ｃ１Ｖｚ）とが等しくなる。すなわち、本実施の形態１においては、２組のＭＥＭＳ容量（ＭＥＭＳ容量１とＭＥＭＳ容量２）の加工に同一加工精度の製造技術を使用することによって、２組のＭＥＭＳ容量間の製造ばらつき（加工精度）が小さくなる。この結果、本実施の形態１における加速度センサによれば、静電容量値が設計値からずれる状況下において、外部ノイズ（Ｖｚ）が加わったとしても、可変容量素子ＶＣＡＰ１に加わる外部ノイズに起因する電荷（Ｃ１Ｖｚ）に基づく出力信号成分と可変容量素子ＶＣＡＰ４に加わる外部ノイズに起因する電荷（Ｃ１Ｖｚ）に基づく出力信号成分とがキャンセルされることになる。このことは、本実施の形態１においては、外部ノイズの影響を低減できることを意味する。

したがって、本実施の形態１における加速度センサは、加工ばらつきが存在しても、外部ノイズの影響を充分に排除することができる。言い換えれば、本実施の形態１によれば、外部ノイズに対する耐性の高い優れた加速度センサを提供することができるということができる。そして、外部ノイズの影響が小さくなるということは、シグナル（信号）に対するノイズの大きさが小さくなることを意味し、これによって、本実施の形態１によれば、Ｓ／Ｎ比が高い高感度の加速度センサを実現することができる。

次に、本実施の形態１における第２特徴点は、図２に示すように、２組のＭＥＭＳ容量（ＭＥＭＳ容量１とＭＥＭＳ容量２）を設けることにより、ＣＶ変換部１０から出力される信号（シグナル）が大きくなる点にある。

例えば、図２においては、入力端子ＩＮ１と入力端子ＩＮ２との間に、ＭＥＭＳ容量１と、ＭＥＭＳ容量２の替わりに固定容量（図１参照）とが設けられている場合を考える。この場合、加速度が印加されると、まず、ＭＥＭＳ容量１の静電容量が変化する。具体的には、例えば、可変容量素子ＶＣＡＰ１の静電容量が「Ｃ＋ΔＣ」となり、可変容量素子ＶＣＡＰ２の静電容量が「Ｃ−ΔＣ」となる。この結果、ＭＥＭＳ容量１全体で、（Ｃ＋ΔＣ）Ｖ−（Ｃ−ΔＣ）Ｖ＝２ΔＣＶの電荷移動量が発生し、これによって、ＣＶ変換部１０からは、帰還容量素子の静電容量を「Ｃｆ」とすると、２ΔＣＶ／Ｃｆの第１出力信号（第１電圧信号）が出力されることになる。一方、加速度が印加されても、固定容量の静電容量は変化しない。この結果、固定容量の電荷移動量が「０」であり、これによって、ＣＶ変換部１０からは、帰還容量素子の静電容量を「Ｃｆ」とすると、「０」の第２出力信号（第２電圧信号）が出力されることになる。このことから、ＭＥＭＳ容量２の替わりに固定容量を使用した場合には、第１出力信号−第２出力信号＝２ΔＣＶ／Ｃｆとなる。

これに対し、本実施の形態１では、図２に示すように、入力端子ＩＮ１と入力端子ＩＮ２との間に、ＭＥＭＳ容量１とＭＥＭＳ容量２とが設けられている。この場合、加速度が印加されると、まず、ＭＥＭＳ容量１の静電容量が変化する。具体的には、例えば、可変容量素子ＶＣＡＰ１の静電容量が「Ｃ＋ΔＣ」となり、可変容量素子ＶＣＡＰ２の静電容量が「Ｃ−ΔＣ」となる。この結果、ＭＥＭＳ容量１全体で、（Ｃ＋ΔＣ）Ｖ−（Ｃ−ΔＣ）Ｖ＝２ΔＣＶの電荷移動量が発生し、これによって、ＣＶ変換部１０からは、帰還容量素子の静電容量を「Ｃｆ」とすると、２ΔＣＶ／Ｃｆの第１出力信号（第１電圧信号）が出力されることになる。同様に、ＭＥＭＳ容量２の静電容量も変化する。具体的には、例えば、可変容量素子ＶＣＡＰ４の静電容量が「Ｃ−ΔＣ」となり、可変容量素子ＶＣＡＰ３の静電容量が「Ｃ＋ΔＣ」となる。この結果、ＭＥＭＳ容量２全体で、（Ｃ−ΔＣ）Ｖ−（Ｃ＋ΔＣ）Ｖ＝−２ΔＣＶの電荷移動量が発生し、これによって、ＣＶ変換部１０からは、帰還容量素子の静電容量を「Ｃｆ」とすると、−２ΔＣＶ／Ｃｆの第２出力信号（第２電圧信号）が出力されることになる。このことから、本実施の形態１のように、２組のＭＥＭＳ容量（ＭＥＭＳ容量１とＭＥＭＳ容量２）を設ける場合、第１出力信号−第２出力信号＝４ΔＣＶ／Ｃｆとなる。

したがって、本実施の形態１における加速度センサによれば、ＭＥＭＳ容量２の替わりに固定容量を設ける場合に比べて、ＣＶ変換部１０から出力される信号（第１出力信号−第２出力信号）の大きさが大きくなる。このことは、本実施の形態１によれば、加速度に起因する出力信号（シグナル）が大きくなることを意味し、これによって、Ｓ／Ｎ比を高くすることができる。

以上のことから、本実施の形態１における加速度センサによれば、上述した第１特徴点によって、外部ノイズを小さくできる点と、上述した第２特徴点によって、シグナル（信号）の大きさを大きくできる点との相乗効果によって、Ｓ／Ｎ比を向上することができる。この結果、本実施の形態１によれば、Ｓ／Ｎ比が高い高感度の加速度センサを実現することができることになる。

本実施の形態１においては、２組のＭＥＭＳ容量（ＭＥＭＳ容量１とＭＥＭＳ容量２）の加工に同一加工精度の製造技術を使用することによって、２組のＭＥＭＳ容量間の製造ばらつき（加工精度）を小さくしている。さらに、本実施の形態１では、２組のＭＥＭＳ容量（ＭＥＭＳ容量１とＭＥＭＳ容量２）の加工ばらつきを低減するために、ＭＥＭＳ容量１とＭＥＭＳ容量２とが形成されるＭＥＭＳ構造体（センサエレメント）のデバイス構造に対する工夫を施している。以下では、まず、２組のＭＥＭＳ容量（ＭＥＭＳ容量１とＭＥＭＳ容量２）が形成されたセンサエレメントのデバイス構造について説明し、その後、本実施の形態１におけるセンサエレメントのデバイス構造の特徴点について説明する。
＜実施の形態１におけるセンサエレメントのデバイス構造＞

図４は、本実施の形態１における加速度センサのセンサエレメントＳＥのデバイス構造を示す断面図である。図４において、本実施の形態１におけるセンサエレメントＳＥは、ｚ方向の加速度に対して変位する質量体ＭＳを備えている。この質量体ＭＳは、可動部ＶＵ１と、可動部ＶＵ１と電気的に分離された可動部ＶＵ２と、可動部ＶＵ１と可動部ＶＵ２とを機械的に接続する機械的接合部ＭＣＵとを有している。

そして、質量体ＭＳは、絶縁層ＩＬと絶縁層ＩＬの表面上に形成された導体層ＣＬ１と絶縁層ＩＬの裏面上に形成された導体層ＣＬ２とからなるＳＯＩ層に形成されている。例えば、導体層ＣＬ１および導体層ＣＬ２は、シリコンからなる半導体層から形成され、絶縁層ＩＬは、酸化シリコン膜から形成されている。

具体的に、可動部ＶＵ１は、導体層ＣＬ１を加工して形成された可動電極ＶＥＬ１と、導体層ＣＬ２を加工して形成された可動電極ＶＥＬ２とを含む。つまり、可動電極ＶＥＬ１と可動電極ＶＥＬ２とに挟まれるように絶縁層ＩＬが形成されており、この絶縁層ＩＬを貫通するプラグＰＬＧ１によって、可動電極ＶＥＬ１と可動電極ＶＥＬ２とは電気的に接続されていることになる。

同様に、可動部ＶＵ２は、導体層ＣＬ１を加工して形成された可動電極ＶＥＬ３と、導体層ＣＬ２を加工して形成された可動電極ＶＥＬ４とを含む。つまり、可動電極ＶＥＬ３と可動電極ＶＥＬ４とに挟まれるように絶縁層ＩＬが形成されており、この絶縁層ＩＬを貫通するプラグＰＬＧ２によって、可動電極ＶＥＬ３と可動電極ＶＥＬ４とは電気的に接続されていることになる。

ＳＯＩ層の導体層ＣＬ１には、エッチングにより導体層ＣＬ１の一部分を除去することにより、分離部ＩＳＵ１が形成されている。これにより、導体層ＣＬ１に形成された可動部ＶＵ１の可動電極ＶＥＬ１と、導体層ＣＬ１に形成された可動部ＶＵ２の可動電極ＶＥＬ３とは、分離部ＩＳＵ１によって分離される。

一方、ＳＯＩ層の導体層ＣＬ２には、エッチングにより導体層ＣＬ２の一部分を除去することにより、分離部ＩＳＵ２および分離部ＩＳＵ３が形成されている。これにより、導体層ＣＬ２に形成された可動部ＶＵ１の可動電極ＶＥＬ２と、導体層ＣＬ２に形成された可動部ＶＵ２の可動電極ＶＥＬ４とは、分離部ＩＳＵ２および分離部ＩＳＵ３によって分離される。そして、ＳＯＩ層の導体層ＣＬ２には、分離部ＩＳＵ２と分離部ＩＳＵ３とに挟まれるように導体層ＣＬ２で形成された機械的接合部ＭＣＵが形成されている。これにより、ＳＯＩ層に形成されている可動部ＶＵ１と可動部ＶＵ２とは、分離部ＩＳＵ１と分離部ＩＳＵ２と分離部ＩＳＵ３で電気的に分離されながら、機械的接合部ＭＣＵによって、機械的に接続されていることになる。このとき、図４に示すように、断面視において、機械的接合部ＭＣＵ上に分離部ＩＳＵ１が形成され、機械的接合部ＭＣＵは、分離部ＩＳＵ１を内包している。また、機械的接合部ＭＣＵは、分離部ＩＳＵ２と分離部ＩＳＵ３で挟まれるように設けられている。この機械的接合部ＭＣＵは、ｚ方向と直交するｘ方向に分離された可動部ＶＵ１と可動部ＶＵ２とを機械的に接続している。

続いて、図４に示すように、本実施の形態１におけるセンサエレメントＳＥは、可動部ＶＵ１と可動部ＶＵ２と機械的接合部ＭＣＵとが形成されたＳＯＩ層を空間を介して囲むようにキャップ部およびベース部からなる固定部ＦＵが形成されている。そして、この固定部には、固定電極ＦＥＬ１と、固定電極ＦＥＬ２と、固定電極ＦＥＬ３と、固定電極ＦＥＬ４とが形成されている。具体的には、図４に示すように、固定電極ＦＥＬ１は、可動部ＶＵ１の可動電極ＶＥＬ１と対向するように固定部ＦＵのキャップ部に配置され、かつ、固定電極ＦＥＬ２は、可動部ＶＵ１の可動電極ＶＥＬ２と対向するように固定部ＦＵのベース部に配置されている。同様に、固定電極ＦＥＬ３は、可動部ＶＵ２の可動電極ＶＥＬ３と対向するように固定部ＦＵのキャップ部に配置され、かつ、固定電極ＦＥＬ４は、可動部ＶＵ２の可動電極ＶＥＬ４と対向するように固定部ＦＵのベース部に配置されている。これにより、本実施の形態１におけるセンサエレメントＳＥでは、可動部ＶＵ１と固定電極ＦＥＬ１とによって可変容量素子ＶＣＡＰ１が形成され、かつ、可動部ＶＵ１と固定電極ＦＥＬ２とによって可変容量素子ＶＣＡＰ２が形成される。同様に、可動部ＶＵ２と固定電極ＦＥＬ３とによって可変容量素子ＶＣＡＰ３が形成され、かつ、可動部ＶＵ２と固定電極ＦＥＬ４とによって可変容量素子ＶＣＡＰ４が形成される。

ここで、本実施の形態１におけるセンサエレメントＳＥでは、質量体ＭＳがｚ方向に変位した場合、可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ２のうち、一方の可変容量素子の静電容量は増加するのに対し、他方の可変容量素子の静電容量は減少する。同様に、可変容量素子ＶＣＡＰ３と可変容量素子ＶＣＡＰ４のうち、一方の可変容量素子の静電容量は増加するのに対し、他方の可変容量素子の静電容量は減少する。

例えば、図４において、質量体ＭＳが＋ｚ方向に変位した場合、可変容量素子ＶＣＡＰ１を構成する可動電極ＶＥＬ１と固定電極ＦＥＬ１との電極間距離は狭まるので、可変容量素子ＶＣＡＰ１の静電容量は増加する一方、可変容量素子ＶＣＡＰ２を構成する可動電極ＶＥＬ２と固定電極ＦＥＬ２との電極間距離は広がるので、可変容量素子ＶＣＡＰ２の静電容量は減少する。同様に、図４において、質量体ＭＳが＋ｚ方向に変位した場合、可変容量素子ＶＣＡＰ３を構成する可動電極ＶＥＬ３と固定電極ＦＥＬ３との電極間距離は狭まるので、可変容量素子ＶＣＡＰ３の静電容量は増加する一方、可変容量素子ＶＣＡＰ４を構成する可動電極ＶＥＬ４と固定電極ＦＥＬ４との電極間距離は広がるので、可変容量素子ＶＣＡＰ４の静電容量は減少する。このように、本実施の形態１におけるセンサエレメントＳＥにおいては、同一のＳＯＩ層を加工することにより、互いに電気的に分離され、かつ、機械的に接合された可動部ＶＵ１と可動部ＶＵ２とを含む質量体ＭＳが形成されていることになる。

なお、図２と図４からわかるように、図４に示す固定電極ＦＥＬ１と固定電極ＦＥＬ４とは電気的に接続されて、図２に示す入力端子ＩＮ１に接続される。一方、図４に示す固定電極ＦＥＬ２と固定電極ＦＥＬ３とは電気的に接続されて、図２に示す入力端子ＩＮ２に接続される。この結果、図２および図４から、入力端子ＩＮ１と接続されている固定電極ＦＥＬ１と入力端子ＩＮ２と接続されている固定電極ＦＥＬ２には、互いに逆位相の電圧信号が入力される。同様に、入力端子ＩＮ１と接続されている固定電極ＦＥＬ４と入力端子ＩＮ２と接続されている固定電極ＦＥＬ３には、互いに逆位相の電圧信号が入力される。さらに、図４では図示されないが、可動部ＶＵ１は、第１出力部（図２の中間ノードＡ）と電気的に接続され、可動部ＶＵ２は、第２出力部（図２の中間ノードＢ）と電気的に接続される。そして、図２において、第１出力部は、ＣＶ変換部１０のチャージアンプＣＡＭＰ１の反転入力端子に接続され、第２出力部は、ＣＶ変換部１０のチャージアンプＣＡＭＰ２の反転入力端子に接続される。

以上のようにして、本実施の形態１におけるセンサエレメントＳＥが構成されている。以下では、このように構成されている本実施の形態１におけるセンサエレメントＳＥの特徴点について説明する。
＜実施の形態１におけるセンサエレメントの特徴＞

本実施の形態１におけるセンサエレメントＳＥの第１特徴点は、質量体ＭＳを構成する可動部ＶＵ１と可動部ＶＵ２とをＭＥＭＳ構造体の製造技術を使用して形成することを前提として、同一のＳＯＩ層を加工することにより形成されている点にある。これにより、まず、前提事項によって、可動部ＶＵ１と可動部ＶＵ２のいずれもＭＥＭＳ構造体として形成されるため、可動部ＶＵ１と可動部ＶＵ２との間の製造ばらつき（加工精度）を小さくすることができる。さらに、本実施の形態１におけるセンサエレメントＳＥでは、同一のＳＯＩ層を加工することにより、可動部ＶＵ１と可動部ＶＵ２とが形成されている。したがって、可動部ＶＵ１と可動部ＶＵ２とを別々の層を加工して形成する場合よりも、さらに、可動部ＶＵ１と可動部ＶＵ２との製造ばらつきを小さくすることができる。この点が本実施の形態１におけるセンサエレメントＳＥの第１特徴点であり、本実施の形態１によれば、上述した前提事項と第１特徴点との相乗効果によって、可動部ＶＵ１と可動部ＶＵ２との間の製造ばらつきを小さくすることができる。この結果、本実施の形態１によれば、例えば、図２に示すＭＥＭＳ容量１の静電容量とＭＥＭＳ容量２の静電容量とのずれ（「不一致」）を抑制することができる。

続いて、本実施の形態１におけるセンサエレメントＳＥの第２特徴点は、可動部ＶＵ１と可動部ＶＵ２とを同一のＳＯＩ層に形成する第１特徴点を前提として、さらに、可動部ＶＵ１と可動部ＶＵ２とを電気的に分離しながらも、機械的接合部ＭＣＵによって、機械的に接続している点にある。これにより、本実施の形態１におけるセンサエレメントＳＥによれば、さらに、図２に示すＭＥＭＳ容量１の静電容量とＭＥＭＳ容量２の静電容量とのずれ（「不一致」）を抑制することができる。

例えば、図４に示すように、可動部ＶＵ１と可動部ＶＵ２とが機械的接合部ＭＣＵで接続されている場合、互いに電気的に分離されながらも可動部ＶＵ１と可動部ＶＵ２とが機械的に一体的に形成されていることになる。このことは、図４において、可動部ＶＵ１の可動電極ＶＥＬ１と固定電極ＦＥＬ１との間の電極間距離と、可動部ＶＵ２の可動電極ＶＥＬ３と固定電極ＦＥＬ３との間の電極間距離とがほぼ等しくなるように、可動部ＶＵ１と可動部ＶＵ２とが形成されることを意味している。言い換えれば、図４において、可動部ＶＵ１の可動電極ＶＥＬ２と固定電極ＦＥＬ２との間の電極間距離と、可動部ＶＵ２の可動電極ＶＥＬ４と固定電極ＦＥＬ４との間の電極間距離とがほぼ等しくなるように、可動部ＶＵ１と可動部ＶＵ２とが形成されることも意味している。

このことから、本実施の形態１におけるセンサエレメントＳＥによれば、可変容量素子ＶＣＡＰ１の静電容量と可変容量素子ＶＣＡＰ３の静電容量とをほぼ等しくすることができ、かつ、可変容量素子ＶＣＡＰ２の静電容量と可変容量素子ＶＣＡＰ４の静電容量とをほぼ等しくすることができる。これにより、本実施の形態１によれば、上述した前提事項と第１特徴点と第２特徴点との相乗効果によって、例えば、図２に示すＭＥＭＳ容量１の静電容量とＭＥＭＳ容量２の静電容量とのずれ（「不一致」）を大幅に抑制することができる。

以上のことから、本実施の形態１によれば、入力端子ＩＮ１と入力端子ＩＮ２との間に２組のＭＥＭＳ容量（ＭＥＭＳ容量１とＭＥＭＳ容量２）を設けるという回路構成上の工夫点（図２参照）と、同一のＳＯＩ層に形成された可動部ＶＵ１と可動部ＶＵ２とを電気的に分離しながら機械的接合部ＭＣＵによって機械的に接合するというデバイス構造上の工夫点（図４参照）を有する。この結果、本実施の形態１によれば、回路構成上の工夫点とデバイス構造上の工夫点との相乗効果によって、Ｓ／Ｎ比が高い高感度の加速度センサを実現することができる。
（実施の形態２）

次に、本実施の形態２における加速度センサについて説明する。図５は、本実施の形態２における加速度センサの模式的な構成の一例を示す図である。図５において、本実施の形態２における加速度センサは、加速度を検出するセンサエレメントと、センサエレメントから出力される電気信号を処理する電子回路とから構成されている。このとき、センサエレメントは、ＭＥＭＳ（Micro Electro Mechanical Systems）構造体から構成され、電子回路は、ＡＳＩＣ（Application Specific Integrated Circuit）から構成されている。以下に、本実施の形態２における加速度センサを構成するＭＥＭＳ構造体およびＡＳＩＣについて説明する。
＜ＭＥＭＳ構造体（センサエレメント）の構成＞

図５に示すように、ＭＥＭＳ構造体は、枠体に固定された固定部と所定方向に変位可能な質量体ＭＳとを有するセンサエレメントから構成され、このセンサエレメントには、加速度を静電容量の変化として捉える検出容量部が形成されている。具体的に、この検出容量部は、可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ２からなる一対の容量対と、可変容量素子ＶＣＡＰ３と可変容量素子ＶＣＡＰ４からなるもう一対の容量対とから構成されている。このとき、例えば、図５において、可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ２は、質量体ＭＳの所定方向の変位に対して、一方の可変容量素子の静電容量は増加する一方、他方の可変容量素子の静電容量は減少するように構成されている。同様に、可変容量素子ＶＣＡＰ３と可変容量素子ＶＣＡＰ４も、質量体ＭＳの所定方向の変位に対して、一方の可変容量素子の静電容量は増加する一方、他方の可変容量素子の静電容量は減少するように構成されている。この構成は、前記実施の形態１と同様であり、本実施の形態２においても、加速度に起因して静電容量が変化する２組の容量対が設けられていることになる。これにより、２組の容量対が、ともにＭＥＭＳ構造体から構成されることになるため、いずれの容量対もＭＥＭＳ構造体の加工精度で形成することができる。このため、２組の容量対間の製造ばらつきを小さくすることができる。この結果、本実施の形態２における加速度センサによれば、前記実施の形態１で説明した理由によって、外部ノイズによる悪影響を低減することができる効果が得られる。

さらに、本実施の形態２においても、前記実施の形態１と同様に、２組の容量対を設け、かつ、１組の容量対の構成要素である可変容量素子ＶＣＡＰ１と、もう１組の容量対の構成要素である可変容量素子ＶＣＡＰ４には、同相の第１変調信号を印加している。そして、１組の容量対の他の構成要素である可変容量素子ＶＣＡＰ２と、もう１組の容量対の他の構成要素である可変容量素子ＶＣＡＰ３には、上述した第１変調信号とは逆相の第２変調信号を印加している。これにより、本実施の形態２においても、前記実施の形態１で説明した理由によって、加速度に対応した電気信号（シグナル）を大きくすることができる。

以上のことから、本実施の形態２における加速度センサによっても、前記実施の形態１と同様に、外部ノイズを小さくできる点と、シグナル（電気信号）の大きさを大きくできる点との相乗効果を得ることができ、これによって、Ｓ／Ｎ比を向上することができる。この結果、本実施の形態２によっても、Ｓ／Ｎ比の高い高感度な加速度センサを実現することができることになる。

続いて、本実施の形態２におけるセンサエレメントには、加速度に起因する質量体ＭＳの変位を打ち消す静電気力を発生させるサーボ電圧が印加されるサーボ容量部が形成されている。言い換えれば、このサーボ容量部は、サーボ電圧の印加によって、検出容量部の静電容量の変化を打ち消す静電気力を発生させる機能を有しているということもできる。このとき、サーボ電圧は、直流電圧成分と交流電圧成分とを含んでおり、例えば、直流電圧成分は、重力加速度を打ち消す成分であり、交流電圧成分は、微小振動加速度を打ち消す成分である。そして、サーボ電圧が直流電圧成分と交流電圧成分から構成されていることに対応して、本実施の形態２におけるサーボ容量部は、サーボ電圧の直流電圧成分が印加される容量部と、サーボ電圧の交流電圧成分が印加される容量部から構成されている。具体的に、本実施の形態２におけるサーボ容量部は、直流電圧印加用サーボ容量素子ＤＣＳ１と直流電圧印加用サーボ容量素子ＤＣＳ２からなる１組のＤＣサーボ容量対と、直流電圧印加用サーボ容量素子ＤＣＳ３と直流電圧印加用サーボ容量素子ＤＣＳ４からなるもう１組のＤＣサーボ容量対とを有している。さらに、本実施の形態２におけるサーボ容量部は、交流電圧印加用サーボ容量素子ＡＣＳ１と交流電圧印加用サーボ容量素子ＡＣＳ２からなる１組のＡＣサーボ容量対と、交流電圧印加用サーボ容量素子ＡＣＳ３と交流電圧印加用サーボ容量素子ＡＣＳ４からなるもう１組のＡＣサーボ容量対とを有している。つまり、本実施の形態２におけるセンサエレメントには、２組のＤＣサーボ容量対と２組のＡＣサーボ容量対とからなるサーボ容量部が形成されていることになる。

このように本実施の形態２におけるセンサエレメントには、サーボ容量部が形成されており、このサーボ容量部にサーボ電圧を印加することにより発生するクーロン力（静電気力）によって、加速度に基づく質量体ＭＳの変位を打ち消すように構成されている。これにより、センサエレメントに加速度が印加されても、質量体ＭＳは、ほとんど変位しないが、サーボ容量部には、加速度の大きさに比例したサーボ電圧が印加されることになるから、このサーボ電圧を出力することにより、結果的に、センサエレメントに印加された加速度を検出することができる。

このサーボ容量部を設ける利点は、質量体ＭＳに変位させることなく、加速度を検出することができる点にある。すなわち、サーボ容量部によるサーボ機構を設けることにより、センサエレメントに大きな加速度が印加された場合、質量体ＭＳの想定外の変位によって、質量体ＭＳと枠体とが接触することを防止することができる。

以上のようにして、ＭＥＭＳ構造体からなるセンサエレメントが構成されており、以下に、このセンサエレメントと電気的に接続されるＡＳＩＣの構成について説明する。
＜ＡＳＩＣの構成＞

図５において、本実施の形態２におけるＡＳＩＣは、ドライバＤＲＶ１、ＤＲＶ２と、チャージアンプ１０１ａ、１０１ｂと、アンプ１０２と、アナログフィルタ１０３と、Ａ／Ｄ変換器１０４と、ＤＣサーボ制御部１０５と、復調器１０６と、ＡＣサーボ制御部１０７と、１ビット量子化器１０８と、１ビットＤ／Ａ変換器１０９と、ローパスフィルタ（ＤＬＰＦ）１１０とを有している。

ドライバＤＲＶ１は、センサエレメントの可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ４とに電気的に接続されており、変調クロックに基づいて、可変容量素子ＶＣＡＰ１および可変容量素子ＶＣＡＰ４に同相の第１変調信号を印加するように構成されている。一方、ドライバＤＲＶ２は、センサエレメントの可変容量素子ＶＣＡＰ２と可変容量素子ＶＣＡＰ３と電気的に接続されており、逆相の変調クロックに基づいて、可変容量素子ＶＣＡＰ２および可変容量素子ＶＣＡＰ３に第１変調信号とは逆相の第２変調信号を印加するように構成されている。

チャージアンプ１０１ａは、オペアンプと、オペアンプの入出力間に並列接続された帰還容量および高抵抗素子とからなり、Ｃ／Ｖ変換部（容量／電圧変換部）を構成している。具体的に、チャージアンプ１０１ａは、センサエレメントの可変容量素子ＶＣＡＰ１および可変容量素子ＶＣＡＰ２と電気的に接続されており、可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ２とを合わせた静電容量の変化（２ΔＣ）を電圧値（２ΔＣＶ／Ｃｆ）の電圧信号に変換する機能を有している。

同様に、チャージアンプ１０１ｂは、オペアンプと、オペアンプの入出力間に並列接続された帰還容量および高抵抗素子とからなり、Ｃ／Ｖ変換部を構成している。具体的に、チャージアンプ１０１ｂは、センサエレメントの可変容量素子ＶＣＡＰ３および可変容量素子ＶＣＡＰ４と電気的に接続されており、可変容量素子ＶＣＡＰ３と可変容量素子ＶＣＡＰ４とを合わせた静電容量の変化（−２ΔＣ）を電圧値（−２ΔＣＶ／Ｃｆ）の電圧信号に変換する機能を有している。

次に、アンプ１０２は、入力がチャージアンプ１０１ａおよびチャージアンプ１０１ｂと電気的に接続されており、チャージアンプ１０１ａから出力された電圧値（２ΔＣＶ／Ｃｆ）の電圧信号と、チャージアンプ１０１ｂから出力された電圧値（−２ΔＣＶ／Ｃｆ）の電圧信号との差動を出力する機能を有している。したがって、アンプ１０２からは、電圧値（２ΔＣＶ／Ｃｆ）−電圧値（−２ΔＣＶ／Ｃｆ）＝差動電圧値（４ΔＣＶ／Ｃｆ）に基づく電圧信号が出力されることになる。

続いて、アナログフィルタ１０３は、アンプ１０２から出力された差動電圧値（４ΔＣＶ／Ｃｆ）の電圧信号に含まれる雑音成分を除去する機能を有している。そして、Ａ／Ｄ変換部１０４は、アナログフィルタ１０３で雑音成分が除去された電圧信号（アナログ信号）を電圧信号（デジタル信号）に変換する機能を有している。

ＤＣサーボ制御部１０５は、Ａ／Ｄ変換部１０４で変換された電圧信号（デジタル信号）を入力して、センサエレメントの２組のＤＣサーボ容量対（直流電圧印加用サーボ容量素子ＤＣＳ１、ＤＣＳ２、ＤＣＳ３、ＤＣＳ４）に印加するサーボ電圧の直流電圧成分を決定し、この決定したサーボ電圧の直流電圧成分を２組のＤＣサーボ容量対に印加するように構成されている。これにより、２組のＤＣサーボ容量対のそれぞれに、重力加速度を打ち消す静電気力が発生することになる。

一方、復調器１０６は、Ａ／Ｄ変換器１０４で変換された電圧信号（デジタル信号）と、変調クロックとを入力することにより、Ａ／Ｄ変換部１０４から入力した電圧信号（デジタル信号）を復調する機能を有している。これにより、Ａ／Ｄ変換部１０４から入力した電圧信号（デジタル信号）から微小振動加速度に対応した信号が抽出される。そして、ＡＣサーボ制御部１０７は、復調器１０６で復調された微小振動加速度に対応する信号を入力して、センサエレメントの２組のＡＣサーボ容量対（交流電圧印加用サーボ容量素子ＡＣＳ１、ＡＣＳ２、ＡＣＳ３、ＡＣＳ４）に印加するサーボ電圧の交流電圧成分を決定するように構成されている。

次に、１ビット量子化器１０８は、ＡＣサーボ制御部１０７で決定されたサーボ電圧の交流電圧成分を１ビットに量子化する機能を有している。ここで、１ビット量子化器１０８の出力は、ローパスフィルタ（ＤＬＰＦ）１１０に出力され、ローパスフィルタ１１０によって、１ビットに量子化されたサーボ電圧の交流電圧成分から高周波成分（量子化誤差）が除去される。これにより。最終的に加速度センサから１ビットに量子化されたサーボ電圧の交流電圧成分が出力され、この出力に基づいて、センサエレメントに印加されている微小振動加速度が算出されることになる。

また、１ビット量子化器１０８の出力は、１ビットＤ／Ａ変換器１０９に入力される。この１ビットＤ／Ａ変換器１０９は、１ビット量子化器１０８で１ビットに量子化されたサーボ電圧の交流電圧成分をアナログ電圧（例えば、±５Ｖ、あるいは、０Ｖ/１０Ｖ）に変換して、このアナログ電圧を２組のＡＣサーボ容量対（交流電圧印加用サーボ容量素子ＡＣＳ１、ＡＣＳ２、ＡＣＳ３、ＡＣＳ４）に印加するように構成されている。これにより、２組のＡＣサーボ容量対のそれぞれに、微小振動加速度を打ち消す静電気力が発生することになる。以上のようにして、センサエレメントに印加される加速度（重力加速度＋微小振動加速度）を打ち消す静電気力がセンサエレメントの質量体ＭＳに加わるサーボ機構が働き、これによって、加速度に起因する質量体ＭＳの変位が抑制されることになる。
＜加速度センサの動作＞

本実施の形態２における加速度センサは、上記のように構成されており、以下にその動作について、図５を参照しながら説明する。

まず、ドライバＤＲＶ１によって、センサエレメントの可変容量素子ＶＣＡＰ１および可変容量素子ＶＣＡＰ４に同相の第１変調信号が印加される。一方、ドライバＤＲＶ２によって、センサエレメントの可変容量素子ＶＣＡＰ２および可変容量素子ＶＣＡＰ３に第１変調信号とは逆相の第２変調信号が印加される。

この状態において、センサエレメントに加速度が印加されたとする。この場合、センサエレメントに加速度が印加されることに起因して、センサエレメントの構成要素である質量体ＭＳが変位する。この結果、センサエレメントの可変容量素子ＶＣＡＰ１〜ＶＣＡＰ４のそれぞれの静電容量が変化する。

具体的には、可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ２からなる容量対においては、可変容量素子ＶＣＡＰ１の静電容量の変化が＋ΔＣの場合、可変容量素子ＶＣＡＰ２の静電容量の変化は−ΔＣとなる。そして、可変容量素子ＶＣＡＰ１には、第１変調信号が印加され、かつ、可変容量素子ＶＣＡＰ２には、第１変調信号とは逆相の第２変調信号が印加されていることを考慮すると、可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ２からなる容量対の全体では、ΔＣ−（−ΔＣ）＝２ΔＣの静電容量の変化が生じる。

一方、可変容量素子ＶＣＡＰ３と可変容量素子ＶＣＡＰ４からなる容量対においては、可変容量素子ＶＣＡＰ３の静電容量の変化が＋ΔＣとなり、可変容量素子ＶＣＡＰ４の静電容量の変化は＋ΔＣとなる。そして、可変容量素子ＶＣＡＰ３には、第２変調信号が印加され、かつ、可変容量素子ＶＣＡＰ４には、第２変調信号とは逆相の第１変調信号が印加されていることを考慮すると、可変容量素子ＶＣＡＰ３と可変容量素子ＶＣＡＰ４からなる容量対の全体では、−ΔＣ−（＋ΔＣ）＝−２ΔＣの静電容量の変化が生じる。

次に、可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ２からなる容量対の静電容量の変化（２ΔＣ）は、チャージアンプ１０１ａによって、電圧値（２ΔＣＶ／Ｃｆ）の電圧信号に変換される。同様に、可変容量素子ＶＣＡＰ３と可変容量素子ＶＣＡＰ４からなる容量対の静電容量の変化（−２ΔＣ）は、チャージアンプ１０１ｂによって、電圧値（−２ΔＣＶ／Ｃｆ）の電圧信号に変換される。

その後、アンプ１０２によって、電圧値（２ΔＣＶ／Ｃｆ）の電圧信号と電圧値（−２ΔＣＶ／Ｃｆ）の電圧信号との差分が取られて、アンプ１０２から電圧値（４ΔＣＶ／Ｃｆ）の電圧信号が出力される。このアンプ１０２から出力された電圧信号は、アナログフィルタ１０３に入力して、雑音成分が除去される。そして、アナログフィルタ１０３で雑音成分が除去された電圧信号は、Ａ／Ｄ変換器１０４でデジタル電圧信号に変換される。

このデジタル電圧信号は、ＤＣサーボ制御部１０５に入力し、ＤＣサーボ制御部１０５において、センサエレメントの２組のＤＣサーボ容量対（直流電圧印加用サーボ容量素子ＤＣＳ１、ＤＣＳ２、ＤＣＳ３、ＤＣＳ４）に印加するサーボ電圧の直流電圧成分が決定され、この決定されたサーボ電圧の直流電圧成分が２組のＤＣサーボ容量対に印加される。これにより、２組のＤＣサーボ容量対のそれぞれに、重力加速度を打ち消す静電気力が発生することになる。

また、Ａ／Ｄ変換器１０４でＡ／Ｄ変換されたデジタル電圧信号は、復調器１０６に入力し、復調器１０６において、デジタル電圧信号と変調クロックとに基づいて、デジタル電圧信号の復調処理が行なわれる。これにより、Ａ／Ｄ変換部１０４から入力したデジタル電圧信号から微小振動加速度に対応した信号が抽出される。そして、ＡＣサーボ制御部１０７は、この微小振動加速度に対応する信号を入力し、ＡＣサーボ制御部１０７によって、センサエレメントの２組のＡＣサーボ容量対（交流電圧印加用サーボ容量素子ＡＣＳ１、ＡＣＳ２、ＡＣＳ３、ＡＣＳ４）に印加するサーボ電圧の交流電圧成分が決定される。

その後、１ビット量子化器１０８によって、ＡＣサーボ制御部１０７で決定されたサーボ電圧の交流電圧成分が１ビットに量子化される。そして、１ビット量子化器１０８の出力は、ローパスフィルタ（ＤＬＰＦ）１１０に出力され、ローパスフィルタ１１０によって、１ビットに量子化されたサーボ電圧の交流電圧成分から高周波成分（量子化誤差）が除去される。これにより、最終的に加速度センサから１ビットに量子化されたサーボ電圧の交流電圧成分が出力され、この出力に基づいて、センサエレメントに印加されている微小振動加速度が算出されることになる。

また、１ビット量子化器１０８の出力は、１ビットＤ／Ａ変換器１０９に入力される。そして、この１ビットＤ／Ａ変換器１０９によって、１ビットに量子化されたサーボ電圧の交流電圧成分がアナログ電圧（例えば、±５Ｖ、あるいは、０Ｖ/１０Ｖ）に変換される。そして、このアナログ電圧は、２組のＡＣサーボ容量対（交流電圧印加用サーボ容量素子ＡＣＳ１、ＡＣＳ２、ＡＣＳ３、ＡＣＳ４）に印加される。

このようにして、２組のＡＣサーボ容量対のそれぞれに、微小振動加速度を打ち消す静電気力が発生することになる。この結果、センサエレメントに印加される加速度（重力加速度＋微小振動加速度）を打ち消す静電気力がセンサエレメントの質量体ＭＳに加わり、これによって、加速度に起因する質量体ＭＳの変位が抑制されることになる。

以上のことから、本実施の形態２における加速度センサによれば、センサエレメントの検出容量部によって、加速度を静電容量の変化として捉える検出動作を実施しながら、サーボ容量部にサーボ電圧を印加するサーボ動作が行なわれることになる。つまり、本実施の形態２における加速度センサによれば、加速度の検出動作と、質量体ＭＳの変位を打ち消すサーボ動作とを同時に動作させることができる。
＜実施の形態２における特徴＞

次に、本実施の形態２における特徴点について説明する。本実施の形態２における第１特徴点は、質量体ＭＳに検出容量部（可変容量素子ＶＣＡＰ１〜ＶＣＡＰ４）を設けるとともに、質量体ＭＳに検出容量部とは別の構成要素として、サーボ容量部（直流電圧印加用サーボ容量素子ＤＣＳ１〜ＤＣＳ４、交流電圧印加用サーボ容量素子ＡＣＳ１〜ＡＣＳ４）を設けている点にある（図５参照）。これにより、上述したように、加速度の検出動作と、質量体ＭＳの変位を打ち消すサーボ動作とを同時に動作させることができる。

例えば、加速度センサには、検出容量部とサーボ容量部とを兼用する容量素子を設けることにより、加速度センサの小型化を図る技術がある。この技術では、検出容量部とサーボ容量部とを共用しているため、検出容量部およびサーボ容量部として機能する容量素子に対して、時分割処理によって、検出動作とサーボ動作を交互に繰り返す必要がある。さらには、時分割処理として、検出動作とサーボ動作との間にリセット動作を挟む技術もある。ところが、検出容量部およびサーボ容量部として機能する容量素子を設け、この容量素子に対し、時分割処理によって、検出動作とサーボ動作を繰り返す技術では、以下に示す改善の余地が存在することを本発明者は新たに見出したので、この点について説明する。

（１）すなわち、時分割処理を行なう場合、検出動作の信号処理帯域を維持しようとすると、検出動作とサーボ動作とを交互に繰り返す技術では、加速度センサの内部動作速度が２倍となり、さらには，リセット動作を加える技術では、加速度センサの内部動作速度が４倍となる。このことは、アンプやフィルタやＡ／Ｄ変換器などのアナログ回路と論理回路とサーボ制御部の消費電力が増加することを意味する。つまり、時分割処理を行なう技術では、検出容量部およびサーボ容量部の両方として機能する容量素子を設けることにより、加速度センサの小型化を図ることができる一方、同等の性能を維持しようとすると、加速度センサの消費電力が増加することになるのである。

（２）次に、時分割処理では、検出動作とサーボ動作とを切り換える必要があるため、検出動作とサーボ動作を切り換えるスイッチング動作が必要となる。このことは、時分割処理を行なう技術では、スイッチング動作に起因するサンプリング雑音（ｋＴ／Ｃ雑音、ｋはボルツマン定数）が不可避的に存在することを意味し、これによって、雑音密度が増加することになる。つまり、時分割処理を行なう技術では、必然的にサンプリング雑音が不可避的に存在し、これによって、加速度センサの雑音の増大を招くことになる。言い換えれば、時分割処理を行なう技術では、ノイズのレベルが大きくなることから、Ｓ／Ｎ比が劣化しやすく、加速度の検出精度が低下するおそれがある。

（３）さらに、時分割処理を行なう場合、実効的な静電気力を確保するために、サーボ電圧を高めるか、あるいは、容量素子の静電容量を増加させる必要がある。この点に関し、サーボ電圧を高めるためには、高電圧低雑音回路を使用する必要があるが、この高電圧低雑音回路の設計が困難であり、また、そもそも、高電圧低雑音回路を構成するＭＯＳＦＥＴの耐圧を確保することが困難となる。一方、容量素子の静電容量を増加させるということは、容量素子の電極面積を増加させることを意味し、このことは、そもそも、時分割処理によって、検出容量部とサーボ容量部とを兼用することにより、容量素子の小型化を図るという設計思想と逆行するものであり、検出容量部とサーボ容量部とを共用することによる小型化のメリットが失われてしまうことになる。

以上のことから、検出容量部およびサーボ容量部の両方として機能する容量素子を設け、この容量素子に対し、時分割処理によって、検出動作とサーボ動作を繰り返す技術では、上述したような改善の余地が存在するのである。

これに対し、本実施の形態２における加速度センサでは、例えば、図５に示すように、質量体ＭＳに検出容量部とは別の構成要素として、サーボ容量部（直流電圧印加用サーボ容量素子ＤＣＳ１〜ＤＣＳ４、交流電圧印加用サーボ容量素子ＡＣＳ１〜ＡＣＳ４）を設けている（第１特徴点）。これにより、本実施の形態２における加速度センサによれば、加速度の検出動作と、質量体ＭＳの変位を打ち消すサーボ動作とを同時に動作させることができる。すなわち、本実施の形態２における加速度センサによれば、質量体ＭＳに検出容量部とは別の構成要素として、サーボ容量部を設けているという第１特徴点によって、検出動作とサーボ動作の同時動作が可能となり、検出動作とサーボ動作を時分割処理で行なう必要がなくなることになる。この結果，本実施の形態２における加速度センサによれば、時分割処理を採用することに起因する改善の余地の顕在化を抑制することができる。つまり、本実施の形態２における加速度センサによれば、時分割処理に起因する（１）消費電力の増加や（２）加速度の検出精度の低下を抑制することができ、この結果、消費電力の増加を招くことなく、Ｓ／Ｎ比の高い高感度な加速度センサを提供することができる。

特に、本実施の形態２では、例えば、図５に示すように、質量体ＭＳに検出容量部とは別の構成要素として、サーボ容量部を設けているだけでなく、サーボ容量部を直流電圧印加用サーボ容量素子ＤＣＳ１〜ＤＣＳ４と交流電圧印加用サーボ容量素子ＡＣＳ１〜ＡＣＳ４とに分離して構成している。これにより、本実施の形態２によれば、サーボ容量部を直流電圧印加用サーボ容量素子ＤＣＳ１〜ＤＣＳ４と交流電圧印加用サーボ容量素子ＡＣＳ１〜ＡＣＳ４とに独立別個の電圧を印加することができる。このことから、本実施の形態２によれば、サーボ電圧の直流電圧成分とサーボ電圧の交流電圧成分とを個別に制御することができる。このように、直流電圧印加用サーボ容量素子ＤＣＳ１〜ＤＣＳ４を独立分離することにより、微小振動加速度に対応したサーボ電圧の交流電圧成分にオフセット電圧を印加する必要がなくなる。このことは、１ビットＤ／Ａ変換器１０９からの出力電圧を低減することができるとともに、交流電圧印加用サーボ容量素子ＡＣＳ１〜ＡＣＳ４の静電容量を低減することができることを意味する。したがって、本実施の形態２によれば、交流電圧印加用サーボ容量素子ＡＣＳ１〜ＡＣＳ４の充放電に費やす消費電力を低減することができる。このことから、本実施の形態２によれば、サーボ容量部を直流電圧印加用サーボ容量素子ＤＣＳ１〜ＤＣＳ４と交流電圧印加用サーボ容量素子ＡＣＳ１〜ＡＣＳ４とに分離して構成している点と、消費電力が増加する時分割処理を採用しない点との相乗要因によって、本実施の形態２における加速度センサによれば、大幅な消費電力の低減を図ることができる。

続いて、本実施の形態２における第２特徴点は、センサエレメントに形成されている検出容量部とサーボ容量部とが電気的に分離されている点にある。具体的には、図５に示すように、検出容量部を構成する可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ２とは、チャージアンプ１０１ａの入力（反転入力）と電気的に接続されている。一方、サーボ容量部を構成する直流電圧印加用サーボ容量素子ＤＣＳ１〜ＤＣＳ２と交流電圧印加用サーボ容量素子ＡＣＳ１〜ＡＣＳ２は、互いに電気的に接続され、かつ、端子ＴＥ１に接続されている。つまり、サーボ容量部を構成する直流電圧印加用サーボ容量素子ＤＣＳ１〜ＤＣＳ２と交流電圧印加用サーボ容量素子ＡＣＳ１〜ＡＣＳ２は、チャージアンプ１０１ａの入力と電気的に接続されていない。言い換えれば、サーボ容量部を構成する直流電圧印加用サーボ容量素子ＤＣＳ１〜ＤＣＳ２と交流電圧印加用サーボ容量素子ＡＣＳ１〜ＡＣＳ２は、チャージアンプ１０１ａの入力と電気的に分離（絶縁）されている。したがって、検出容量部（可変容量素子ＶＣＡＰ１および可変容量素子ＶＣＡＰ２）と、サーボ容量部（直流電圧印加用サーボ容量素子ＤＣＳ１〜ＤＣＳ２と交流電圧印加用サーボ容量素子ＡＣＳ１〜ＡＣＳ２）とは、電気的に分離（絶縁）されていることになる。

同様に、検出容量部を構成する可変容量素子ＶＣＡＰ３と可変容量素子ＶＣＡＰ４とは、チャージアンプ１０１ｂの入力（反転入力）と電気的に接続されている。一方、サーボ容量部を構成する直流電圧印加用サーボ容量素子ＤＣＳ３〜ＤＣＳ４と交流電圧印加用サーボ容量素子ＡＣＳ３〜ＡＣＳ４は、互いに電気的に接続され、かつ、端子ＴＥ２に接続されている。つまり、サーボ容量部を構成する直流電圧印加用サーボ容量素子ＤＣＳ３〜ＤＣＳ４と交流電圧印加用サーボ容量素子ＡＣＳ３〜ＡＣＳ４は、チャージアンプ１０１ｂの入力と電気的に接続されていない。言い換えれば、サーボ容量部を構成する直流電圧印加用サーボ容量素子ＤＣＳ３〜ＤＣＳ４と交流電圧印加用サーボ容量素子ＡＣＳ３〜ＡＣＳ４は、チャージアンプ１０１ｂの入力と電気的に分離（絶縁）されている。したがって、検出容量部（可変容量素子ＶＣＡＰ３および可変容量素子ＶＣＡＰ４）と、サーボ容量部（直流電圧印加用サーボ容量素子ＤＣＳ３〜ＤＣＳ４と交流電圧印加用サーボ容量素子ＡＣＳ３〜ＡＣＳ４）とは、電気的に分離（絶縁）されていることになる。

これにより、本実施の形態２によれば、以下に示す利点を得ることができるので、この利点について説明する。すなわち、検出容量部には、変調信号が印加されているが、検出容量部とサーボ容量部とが電気的に接続されている場合、この変調信号がサーボ容量部を介して、図５に示すＤＣサーボ制御部１０５や１ビットＤ／Ａ変換器１０９側へ漏洩するおそれがある。つまり、サーボ容量部は、容量素子から構成されており、容量素子は、交流信号を通過させることから、検出容量部とサーボ容量部とが電気的に接続されている場合には、検出容量部に印加される変調信号の一部がサーボ容量部を介して、ＡＳＩＣの回路内に漏洩することになる。この場合、漏洩した変調信号はノイズの原因となり、これによって、加速度の検出感度が低下するおそれがある。

この点に関し、本実施の形態２では、センサエレメントに形成されている検出容量部とサーボ容量部とが電気的に分離されている（第２特徴点）。したがって、本実施の形態２によれば、検出容量部に印加されている変調信号がサーボ容量部を介して、ＡＳＩＣ内に漏洩することを抑制することができる。このことは、変調信号の漏洩に起因するノイズの発生を抑制できることを意味し、この結果、本実施の形態２によれば、高いＳ／Ｎ比を維持できることになり、加速度の検出感度の向上を図ることができる。

さらに、本実施の形態２における第２特徴点によれば、以下に示す利点も得ることができる。例えば、加速度が印加されて、質量体ＭＳが変位すると、検出容量部を構成する可変容量素子ＶＣＡＰ１および可変容量素子ＶＣＡＰ２の静電容量が変化するとともに、サーボ容量部を構成する直流電圧印加用サーボ容量素子ＤＣＳ１〜ＤＣＳ２および交流電圧印加用サーボ容量素子ＡＣＳ１〜ＡＣＳ２の静電容量も変化する。したがって、検出容量部（可変容量素子ＶＣＡＰ１、ＶＣＡＰ２）とサーボ容量部（直流電圧印加用サーボ容量素子ＤＣＳ１、ＤＣＳ２および交流電圧印加用サーボ容量素子ＡＣＳ１、ＡＣＳ２）とが電気的に接続されていると、チャージアンプ１０１ａには、検出容量部の静電容量の変化に基づく電荷量の移動だけでなく、サーボ容量部の静電容量の変化に基づく電荷量の移動も生じる。このことは、チャージアンプ１０１ａで変換される電圧信号には、検出容量部の静電容量の変化に基づくシグナル成分（２ΔＣＶ／Ｃｆ）とともに、サーボ容量部の静電容量の変化に基づくノイズ成分（Ｎ１）も重畳されることになる。

同様に、加速度が印加されて、質量体ＭＳが変位すると、検出容量部を構成する可変容量素子ＶＣＡＰ３および可変容量素子ＶＣＡＰ４の静電容量が変化するとともに、サーボ容量部を構成する直流電圧印加用サーボ容量素子ＤＣＳ３〜ＤＣＳ４および交流電圧印加用サーボ容量素子ＡＣＳ３〜ＡＣＳ４の静電容量も変化する。したがって、検出容量部（可変容量素子ＶＣＡＰ３および可変容量素子ＶＣＡＰ４）とサーボ容量部（直流電圧印加用サーボ容量素子ＤＣＳ３〜ＤＣＳ４および交流電圧印加用サーボ容量素子ＡＣＳ３〜ＡＣＳ４）とが電気的に接続されているとする。この場合、チャージアンプ１０１ｂには、検出容量部の静電容量の変化に基づく電荷量の移動だけでなく、サーボ容量部の静電容量の変化に基づく電荷量の移動も生じることになる。このことは、チャージアンプ１０１ｂで変換される電圧信号には、検出容量部の静電容量の変化に基づくシグナル成分（−２ΔＣＶ／Ｃｆ）とともに、サーボ容量部の静電容量の変化に基づくノイズ成分（Ｎ２）も重畳されることになる。

ここで、本実施の形態２においても、前記実施の形態１と同様に、アンプ１０２によって、チャージアンプ１０１ａから出力される電圧信号と、チャージアンプ１０１ｂから出力される電圧信号との差分を取る差分構成が採用されている。したがって、チャージアンプ１０１ａから出力される電圧信号に含まれるノイズ成分（Ｎ１）と、チャージアンプ１０１ｂから出力される電圧信号に含まれるノイズ成分（Ｎ２）とは引き算される。このとき、サーボ容量部（直流電圧印加用サーボ容量素子ＤＣＳ１〜ＤＣＳ２および交流電圧印加用サーボ容量素子ＡＣＳ１〜ＡＣＳ２）と、サーボ容量部（直流電圧印加用サーボ容量素子ＤＣＳ３〜ＤＣＳ４および交流電圧印加用サーボ容量素子ＡＣＳ３〜ＡＣＳ４）とが、ほぼ同等の構成をしていると考えられる。このことから、サーボ容量部（直流電圧印加用サーボ容量素子ＤＣＳ１〜ＤＣＳ２および交流電圧印加用サーボ容量素子ＡＣＳ１〜ＡＣＳ２）の静電容量の変化に基づくノイズ成分（Ｎ１）と、サーボ容量部（直流電圧印加用サーボ容量素子ＤＣＳ３〜ＤＣＳ４および交流電圧印加用サーボ容量素子ＡＣＳ３〜ＡＣＳ４）の静電容量の変化に基づくノイズ成分（Ｎ２）とは同相で等しいと考えられる。したがって、上述した差分構成が採用されていると、チャージアンプ１０１ａから出力される電圧信号に含まれるノイズ成分（Ｎ１）と、チャージアンプ１０１ｂから出力される電圧信号に含まれるノイズ成分（Ｎ２）とはキャンセルされる。つまり、上述した差分構成が採用されている場合、検出容量部とサーボ容量部とが電気的に接続されていても、サーボ容量部の静電容量の変化に基づくノイズ成分はキャンセルされるため、サーボ容量部の静電容量の変化に基づくノイズ成分が大きく問題点として顕在化する可能性は低い。

ただし、例えば、加工精度のばらつきなどによって、サーボ容量部（直流電圧印加用サーボ容量素子ＤＣＳ１〜ＤＣＳ２および交流電圧印加用サーボ容量素子ＡＣＳ１〜ＡＣＳ２）と、サーボ容量部（直流電圧印加用サーボ容量素子ＤＣＳ３〜ＤＣＳ４および交流電圧印加用サーボ容量素子ＡＣＳ３〜ＡＣＳ４）とが、多少なりとも異なる構成をしていると考えることが現実的である。この場合、検出容量部とサーボ容量部とが電気的に接続されていると、サーボ容量部の静電容量の変化に基づくノイズ成分が重畳されることになるが、一般的に、一方のサーボ容量部の静電容量の変化に基づくノイズ成分（Ｎ１）と、他方のサーボ容量部の静電容量の変化に基づくノイズ成分（Ｎ２）とは異なる値になると考えられる。したがって、たとえ、上述した差分構成を採用したとしても、検出容量部とサーボ容量部とが電気的に接続されていると、サーボ容量部の静電容量の変化に基づくノイズ成分は完全にはキャンセルされないため、サーボ容量部の静電容量の変化に基づくノイズ成分が問題点として顕在化する可能性がある。

この点に関し、本実施の形態２では、センサエレメントに形成されている検出容量部とサーボ容量部とが電気的に分離されている（第２特徴点）。したがって、本実施の形態２によれば、そもそも、検出容量部とサーボ容量部とが電気的に分離されていることから、サーボ容量部の静電容量の変化に基づくノイズ成分は、チャージアンプの出力には重畳しないことになる。すなわち、本実施の形態２によれば、第２特徴点により、サーボ容量部の静電容量の変化に起因する電荷量の移動がチャージアンプの入力に混入することはなく、この結果、チャージアンプから出力される電圧信号には、サーボ容量部の静電容量の変化に基づくノイズ成分が重畳しないのである。このため、本実施の形態２によれば、たとえ、加工精度のばらつきなどによって、一方のサーボ容量部と、他方のサーボ容量部とが、多少なりとも異なる構成をしていても、サーボ容量部の静電容量の変化に基づくノイズ成分が問題点として顕在化することを抑制することができるのである。これにより、本実施の形態２における加速度センサによれば、高いＳ／Ｎ比を維持できることになり、加速度の検出感度の向上を図ることができるのである。

本実施の形態２における第２特徴点によれば、さらに、以下に示す利点を得ることができる。例えば、検出容量部とサーボ容量部とが電気的に接続されている場合、必然的に、サーボ容量部がチャージアンプの入力と電気的に接続されることになる。この場合、サーボ容量部に印加されるサーボ電圧が、チャージアンプの入力に混入することを意味し、これによって、チャージアンプから出力される電圧信号に、サーボ電圧の混入に起因するノイズ成分が重畳することになる。

したがって、一方のチャージアンプ１０１ａから出力される電圧信号に、サーボ電圧の混入に起因するノイズ成分（ＮＳ１）が含まれ、かつ、他方のチャージアンプ１０１ｂから出力される電圧信号に、サーボ電圧の混入に起因するノイズ成分（ＮＳ２）が含まれる。ただし、上述した差分構成を採用している場合には、一方のチャージアンプ１０１ａから出力される電圧信号に含まれるノイズ成分（ＮＳ１）と、他方のチャージアンプ１０１ｂから出力される電圧信号に含まれるノイズ成分（ＮＳ２）とが引き算される。

このとき、一方のサーボ容量部と、他方のサーボ容量部とが、ほぼ同等の構成をしていると考えられる場合には、一方のサーボ容量部に印加されるサーボ電圧の混入に基づくノイズ成分（ＮＳ１）と、他方のサーボ容量部に印加されるサーボ電圧の混入に基づくノイズ成分（ＮＳ２）とは同相で等しいと考えることができる。したがって、上述した差分構成が採用されていると、チャージアンプ１０１ａから出力される電圧信号に含まれるノイズ成分（ＮＳ１）と、チャージアンプ１０１ｂから出力される電圧信号に含まれるノイズ成分（ＮＳ２）とはキャンセルされる。

ただし、例えば、加工精度のばらつきなどによって、一方のサーボ容量部と、他方のサーボ容量部とが、多少なりとも異なる構成をしていると考えることが現実的である。この場合、検出容量部とサーボ容量部とが電気的に接続されていると、サーボ容量部に印加されるサーボ電圧の混入に基づくノイズ成分が重畳されることになるが、一般的に、一方のサーボ容量部に印加されるサーボ電圧の混入に基づくノイズ成分（ＮＳ１）と、他方のサーボ容量部に印加されるサーボ電圧の混入に基づくノイズ成分（ＮＳ２）とは異なる値になると考えられる。したがって、たとえ、上述した差分構成を採用したとしても、検出容量部とサーボ容量部とが電気的に接続されていると、サーボ容量部に印加されるサーボ電圧の混入に基づくノイズ成分は完全にはキャンセルされないため、サーボ容量部に印加されるサーボ電圧の混入に基づくノイズ成分が問題点として顕在化する可能性がある。

この点に関し、本実施の形態２では、センサエレメントに形成されている検出容量部とサーボ容量部とが電気的に分離されている（第２特徴点）。したがって、本実施の形態２によれば、そもそも、検出容量部とサーボ容量部とが電気的に分離されていることから、サーボ容量部に印加されるサーボ電圧の混入に基づくノイズ成分は、チャージアンプの出力には重畳しないことになる。すなわち、本実施の形態２によれば、第２特徴点により、サーボ容量部に印加されるサーボ電圧がチャージアンプの入力に混入することはなく、この結果、チャージアンプから出力される電圧信号には、サーボ容量部に印加されるサーボ電圧の混入に基づくノイズ成分が重畳しないのである。このため、本実施の形態２によれば、たとえ、加工精度のばらつきなどによって、一方のサーボ容量部と、他方のサーボ容量部とが、多少なりとも異なる構成をしていても、サーボ容量部に印加されるサーボ電圧の混入に基づくノイズ成分が問題点として顕在化することを抑制することができるのである。これにより、本実施の形態２における加速度センサによれば、高いＳ／Ｎ比を維持できることになり、加速度の検出感度の向上を図ることができるのである。
＜実施の形態２におけるセンサエレメントのデバイス構造＞
次に、本実施の形態２におけるセンサエレメントのデバイス構造について説明する。

図６は、本実施の形態２における加速度センサのセンサエレメントＳＥ１のデバイス構造を示す断面図である。図６において、本実施の形態２におけるセンサエレメントＳＥ１は、キャビティＣＡＶの内部に、ｚ方向の加速度に対して変位する質量体ＭＳを備えている。この質量体ＭＳは、互いに電気的に分離された可動部ＶＵ１、ＶＵ２、ＶＵ３、ＶＵ４と、可動部ＶＵ１と可動部ＶＵ２とを機械的に接続する機械的接合部ＭＣＵ１と、可動部ＶＵ２と可動部ＶＵ３とを機械的に接続する機械的接合部ＭＣＵ２と、可動部ＶＵ３と可動部ＶＵ４とを機械的に接続する機械的接合部ＭＣＵ３とを有している。

そして、質量体ＭＳは、絶縁層ＩＬと絶縁層ＩＬの表面上に形成された導体層ＣＬ１と絶縁層ＩＬの裏面上に形成された導体層ＣＬ２とからなるＳＯＩ層に形成されている。例えば、導体層ＣＬ１および導体層ＣＬ２は、シリコンからなる半導体層から形成され、絶縁層ＩＬは、酸化シリコン層から形成されている。

具体的に、可動部ＶＵ１は、導体層ＣＬ１を加工して形成された可動電極ＶＥＬ１と、導体層ＣＬ２を加工して形成された可動電極ＶＥＬ２とを含む。つまり、可動電極ＶＥＬ１と可動電極ＶＥＬ２とに挟まれるように絶縁層ＩＬが形成されており、この絶縁層ＩＬを貫通するプラグＰＬＧ１によって、可動電極ＶＥＬ１と可動電極ＶＥＬ２とは電気的に接続されていることになる。

可動部ＶＵ２は、導体層ＣＬ１を加工して形成された可動電極ＶＳＥＬ１と、導体層ＣＬ２を加工して形成された可動電極ＶＳＥＬ２とを含む。つまり、可動電極ＶＳＥＬ１と可動電極ＶＳＥＬ２とに挟まれるように絶縁層ＩＬが形成されており、この絶縁層ＩＬを貫通するプラグＰＬＧ２によって、可動電極ＶＳＥＬ１と可動電極ＶＳＥＬ２とは電気的に接続されていることになる。

可動部ＶＵ３は、導体層ＣＬ１を加工して形成された可動電極ＶＥＬ３と、導体層ＣＬ２を加工して形成された可動電極ＶＥＬ４とを含む。つまり、可動電極ＶＥＬ３と可動電極ＶＥＬ４とに挟まれるように絶縁層ＩＬが形成されており、この絶縁層ＩＬを貫通するプラグＰＬＧ３によって、可動電極ＶＥＬ３と可動電極ＶＥＬ４とは電気的に接続されていることになる。

可動部ＶＵ４は、導体層ＣＬ１を加工して形成された可動電極ＶＳＥＬ３と、導体層ＣＬ２を加工して形成された可動電極ＶＳＥＬ４とを含む。つまり、可動電極ＶＳＥＬ３と可動電極ＶＳＥＬ４とに挟まれるように絶縁層ＩＬが形成されており、この絶縁層ＩＬを貫通するプラグＰＬＧ４によって、可動電極ＶＳＥＬ３と可動電極ＶＳＥＬ４とは電気的に接続されていることになる。

ＳＯＩ層の導体層ＣＬ１には、エッチングにより導体層ＣＬ１の一部分を除去することにより、分離部ＩＳＵ１１が形成されている。これにより、導体層ＣＬ１に形成された可動部ＶＵ１の可動電極ＶＥＬ１と、導体層ＣＬ１に形成された可動部ＶＵ２の可動電極ＶＳＥＬ１とは、分離部ＩＳＵ１１によって分離されることになる。

一方、ＳＯＩ層の導体層ＣＬ２には、エッチングにより導体層ＣＬ２の一部分を除去することにより、分離部ＩＳＵ１２および分離部ＩＳＵ１３が形成されている。これにより、導体層ＣＬ２に形成された可動部ＶＵ１の可動電極ＶＥＬ２と、導体層ＣＬ２に形成された可動部ＶＵ２の可動電極ＶＳＥＬ２とは、分離部ＩＳＵ１２および分離部ＩＳＵ１３によって分離される。そして、ＳＯＩ層の導体層ＣＬ２には、分離部ＩＳＵ１２と分離部ＩＳＵ１３とに挟まれるように導体層ＣＬ２で形成された機械的接合部ＭＣＵ１が形成されている。これにより、ＳＯＩ層に形成されている可動部ＶＵ１と可動部ＶＵ２とは、分離部ＩＳＵ１１と分離部ＩＳＵ１２と分離部ＩＳＵ１３で電気的に分離されながらも、機械的接合部ＭＣＵ１によって、機械的に接続されていることになる。このとき、図６に示すように、断面視において、機械的接合部ＭＣＵ１上に分離部ＩＳＵ１１が形成され、機械的接合部ＭＣＵ１は、分離部ＩＳＵ１１を内包している。また、機械的接合部ＭＣＵ１は、分離部ＩＳＵ１２と分離部ＩＳＵ１３で挟まれるように設けられている。この機械的接合部ＭＣＵ１は、ｚ方向と直交するｘ方向に分離された可動部ＶＵ１と可動部ＶＵ２とを機械的に接続している。

ＳＯＩ層の導体層ＣＬ１には、エッチングにより導体層ＣＬ１の一部分を除去することにより、分離部ＩＳＵ２１が形成されている。これにより、導体層ＣＬ１に形成された可動部ＶＵ２の可動電極ＶＳＥＬ１と、導体層ＣＬ１に形成された可動部ＶＵ３の可動電極ＶＥＬ３とは、分離部ＩＳＵ２１によって分離されることになる。

一方、ＳＯＩ層の導体層ＣＬ２には、エッチングにより導体層ＣＬ２の一部分を除去することにより、分離部ＩＳＵ２２および分離部ＩＳＵ２３が形成されている。これにより、導体層ＣＬ２に形成された可動部ＶＵ２の可動電極ＶＳＥＬ２と、導体層ＣＬ２に形成された可動部ＶＵ３の可動電極ＶＥＬ４とは、分離部ＩＳＵ２２および分離部ＩＳＵ２３によって分離される。そして、ＳＯＩ層の導体層ＣＬ２には、分離部ＩＳＵ２２と分離部ＩＳＵ２３とに挟まれるように導体層ＣＬ２で形成された機械的接合部ＭＣＵ２が形成されている。これにより、ＳＯＩ層に形成されている可動部ＶＵ２と可動部ＶＵ３とは、分離部ＩＳＵ２１と分離部ＩＳＵ２２と分離部ＩＳＵ２３で電気的に分離されながらも、機械的接合部ＭＣＵ２によって、機械的に接続されていることになる。このとき、図６に示すように、断面視において、機械的接合部ＭＣＵ２上に分離部ＩＳＵ２１が形成され、機械的接合部ＭＣＵ２は、分離部ＩＳＵ２１を内包している。また、機械的接合部ＭＣＵ２は、分離部ＩＳＵ２２と分離部ＩＳＵ２３で挟まれるように設けられている。この機械的接合部ＭＣＵ２は、ｚ方向と直交するｘ方向に分離された可動部ＶＵ２と可動部ＶＵ３とを機械的に接続している。

ＳＯＩ層の導体層ＣＬ１には、エッチングにより導体層ＣＬ１の一部分を除去することにより、分離部ＩＳＵ３１が形成されている。これにより、導体層ＣＬ１に形成された可動部ＶＵ３の可動電極ＶＥＬ３と、導体層ＣＬ１に形成された可動部ＶＵ４の可動電極ＶＳＥＬ３とは、分離部ＩＳＵ３１によって分離されることになる。

一方、ＳＯＩ層の導体層ＣＬ２には、エッチングにより導体層ＣＬ２の一部分を除去することにより、分離部ＩＳＵ３２および分離部ＩＳＵ３３が形成されている。これにより、導体層ＣＬ２に形成された可動部ＶＵ３の可動電極ＶＥＬ４と、導体層ＣＬ２に形成された可動部ＶＵ４の可動電極ＶＳＥＬ４とは、分離部ＩＳＵ３２および分離部ＩＳＵ３３によって分離される。そして、ＳＯＩ層の導体層ＣＬ２には、分離部ＩＳＵ３２と分離部ＩＳＵ３３とに挟まれるように導体層ＣＬ２で形成された機械的接合部ＭＣＵ３が形成されている。これにより、ＳＯＩ層に形成されている可動部ＶＵ３と可動部ＶＵ４とは、分離部ＩＳＵ３１と分離部ＩＳＵ３２と分離部ＩＳＵ３３で電気的に分離されながらも、機械的接合部ＭＣＵ３によって、機械的に接続されていることになる。このとき、図６に示すように、断面視において、機械的接合部ＭＣＵ３上に分離部ＩＳＵ３１が形成され、機械的接合部ＭＣＵ３は、分離部ＩＳＵ３１を内包している。また、機械的接合部ＭＣＵ３は、分離部ＩＳＵ３２と分離部ＩＳＵ３３で挟まれるように設けられている。この機械的接合部ＭＣＵ３は、ｚ方向と直交するｘ方向に分離された可動部ＶＵ３と可動部ＶＵ４とを機械的に接続している。

可動部ＶＵ１と機械的接合部ＭＣＵ１は、ｘ方向およびｙ方向において、オーバーラップする領域がある。本実施の形態２では、そのオーバーラップする領域に、ｘｙ面に広がる絶縁層ＩＬが配置されている。これにより、可動部ＶＵ１と機械的接合部ＭＣＵ１とは、機械的に連結されて、電気的に分離されている。

可動部ＶＵ２と機械的接合部ＭＣＵ１は、ｘ方向およびｙ方向において、オーバーラップする領域がある。本実施の形態２では、そのオーバーラップする領域に、ｘｙ面に広がる絶縁層ＩＬが配置されている。これにより、可動部ＶＵ２と機械的接合部ＭＣＵ１とは、機械的に連結されて、電気的に分離されている。

以上のことから、可動部ＶＵ１と可動部ＶＵ２とは、分離部ＩＳＵ１１で電気的に分離されながら、機械的接合部ＭＣＵ１で機械的に接続されている。そして、可動部ＶＵ１と機械的接合部ＭＣＵ１の間には、絶縁層ＩＬが介在し、かつ、可動部ＶＵ２と機械的接合部ＭＣＵ２の間にも、絶縁層ＩＬが介在することから、可動部ＶＵ１と機械的接合部ＭＣＵ１とは、絶縁物質を介して機械的に接続されているということができるとともに、可動部ＶＵ２と機械的接合部ＭＣＵ１も、絶縁物質を介して機械的に接続されているということができる。同様に、可動部ＶＵ２と機械的接合部ＭＣＵ２とは、絶縁物質を介して機械的に接続され、かつ、可動部ＶＵ３と機械的接合部ＭＣＵ２も、絶縁物質を介して機械的に接続されている。さらに、可動部ＶＵ３と機械的接合部ＭＣＵ３とは、絶縁物質を介して機械的に接続され、かつ、可動部ＶＵ４と機械的接合部ＭＣＵ３も、絶縁物質を介して機械的に接続されている。

続いて、図６に示すように、本実施の形態２におけるセンサエレメントＳＥ１は、可動部ＶＵ１〜ＶＵ４と機械的接合部ＭＣＵ１〜ＭＣＵ３とが形成されたＳＯＩ層を空間（キャビティ）を介して囲むようにキャップ部およびベース部からなる固定部ＦＵが形成されている。そして、この固定部ＦＵには、固定電極ＦＥＬ１と、固定電極ＦＥＬ２と、固定電極ＦＥＬ３と、固定電極ＦＥＬ４と、固定電極ＤＳＥＬ１と、固定電極ＤＳＥＬ２と、固定電極ＤＳＥＬ３と、固定電極ＤＳＥＬ４と、固定電極ＡＳＥＬ１と、固定電極ＡＳＥＬ２と、固定電極ＡＳＥＬ３と、固定電極ＡＳＥＬ４とが形成されている。

具体的には、図６に示すように、固定電極ＦＥＬ１は、可動部ＶＵ１の可動電極ＶＥＬ１と対向するように固定部ＦＵのキャップ部に配置され、かつ、固定電極ＦＥＬ２は、可動部ＶＵ１の可動電極ＶＥＬ２と対向するように固定部ＦＵのベース部に配置されている。固定電極ＦＥＬ３は、可動部ＶＵ３の可動電極ＶＥＬ３と対向するように固定部ＦＵのキャップ部に配置され、かつ、固定電極ＦＥＬ４は、可動部ＶＵ３の可動電極ＶＥＬ４と対向するように固定部ＦＵのベース部に配置されている。同様に、固定電極ＤＳＥＬ１と固定電極ＡＳＥＬ１は、可動部ＶＵ２の可動電極ＶＳＥＬ１と対向するように固定部ＦＵのキャップ部に配置され、かつ、固定電極ＤＳＥＬ２と固定電極ＡＳＥＬ２は、可動部ＶＵ２の可動電極ＶＳＥＬ２と対向するように固定部ＦＵのベース部に配置されている。固定電極ＤＳＥＬ３と固定電極ＡＳＥＬ３は、可動部ＶＵ４の可動電極ＶＳＥＬ３と対向するように固定部ＦＵのキャップ部に配置され、かつ、固定電極ＤＳＥＬ４と固定電極ＡＳＥＬ４は、可動部ＶＵ４の可動電極ＶＳＥＬ４と対向するように固定部ＦＵのベース部に配置されている。

これにより、本実施の形態２おけるセンサエレメントＳＥ１では、可動部ＶＵ１と固定電極ＦＥＬ１とによって、容量検出部を構成する可変容量素子ＶＣＡＰ１が形成され、かつ、可動部ＶＵ１と固定電極ＦＥＬ２とによって、容量検出部を構成する可変容量素子ＶＣＡＰ２が形成される。同様に、可動部ＶＵ３と固定電極ＦＥＬ３とによって、検出容量部の可変容量素子ＶＣＡＰ３が形成され、かつ、可動部ＶＵ３と固定電極ＦＥＬ４とによって、検出容量部を構成する可変容量素子ＶＣＡＰ４が形成される。

このとき、センサエレメントＳＥ１に加速度が印加されて、質量体ＭＳは変位する場合、可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ２のうち、一方の静電容量は増加する一方、他方の静電容量は減少するように構成されている。同様に、センサエレメントＳＥ１に加速度が印加されて、質量体ＭＳは変位する場合、可変容量素子ＶＣＡＰ３と可変容量素子ＶＣＡＰ４のうち、一方の静電容量は増加する一方、他方の静電容量は減少するように構成されている。

また、可動部ＶＵ２と固定電極ＤＳＥＬ１とによって、サーボ容量部を構成する直流電圧印加用サーボ容量素子ＤＣＳ１が形成され、かつ、可動部ＶＵ２と固定電極ＤＳＥＬ２とによって、サーボ容量部を構成する直流電圧印加用サーボ容量素子ＤＣＳ２が形成される。同様に、可動部ＶＵ４と固定電極ＤＳＥＬ３とによって、サーボ容量部を構成する直流電圧印加用サーボ容量素子ＤＣＳ３が形成され、かつ、可動部ＶＵ４と固定電極ＤＳＥＬ４とによって、サーボ容量部を構成する直流電圧印加用サーボ容量素子ＤＣＳ４が形成される。さらに、可動部ＶＵ２と固定電極ＡＳＥＬ１とによって、サーボ容量部を構成する交流電圧印加用サーボ容量素子ＡＣＳ１が形成され、かつ、可動部ＶＵ２と固定電極ＡＳＥＬ２とによって、サーボ容量部を構成する交流電圧印加用サーボ容量素子ＡＣＳ２が形成される。同様に、可動部ＶＵ４と固定電極ＡＳＥＬ３とによって、サーボ容量部を構成する交流電圧印加用サーボ容量素子ＡＣＳ３が形成され、かつ、可動部ＶＵ４と固定電極ＡＳＥＬ４とによって、サーボ容量部を構成する交流電圧印加用サーボ容量素子ＡＣＳ４が形成される。

以上のようにして、本実施の形態２におけるセンサエレメントＳＥ１が構成されている。以下では、このように構成されている本実施の形態２におけるセンサエレメントＳＥ１の特徴点について説明する。
＜実施の形態２におけるセンサエレメントの特徴＞

本実施の形態２における第３特徴点は、質量体ＭＳを構成する可動部ＶＵ１〜ＶＵ４をＭＥＭＳ構造体の製造技術を使用して形成することを前提として、同一のＳＯＩ層を加工することにより形成している点にある。これにより、まず、前提事項によって、可動部ＶＵ１〜ＶＵ４のいずれもＭＥＭＳ構造体として形成されるため、可動部ＶＵ１〜ＶＵ４の間の製造ばらつき（加工精度）を小さくすることができる。

さらに、本実施の形態２におけるセンサエレメントＳＥ１では、同一のＳＯＩ層を加工することにより、可動部ＶＵ１〜ＶＵ４を形成している。したがって、可動部ＶＵ１〜ＶＵ４を別々の層として加工する場合よりも、可動部ＶＵ１〜ＶＵ４の製造ばらつきを小さくすることができる。

この点が本実施の形態２における第３特徴点であり、本実施の形態２によれば、上述した前提事項と第３特徴点との相乗効果によって、可動部ＶＵ１〜ＶＵ４の間の製造ばらつきを小さくすることができる。この結果、本実施の形態２によれば、例えば、図６に示す可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ２からなる検出容量対の静電容量と、可変容量素子ＶＣＡＰ３と可変容量素子ＶＣＡＰ４からなる検出容量対の静電容量とのずれ（「不一致」）を抑制することができる。

さらに、本実施の形態２によれば、直流電圧印加用サーボ容量素子ＤＣＳ１と直流電圧印加用サーボ容量素子ＤＣＳ２からなるサーボ容量対の静電容量と、直流電圧印加用サーボ容量素子ＤＣＳ３と直流電圧印加用サーボ容量素子ＤＣＳ４からなるサーボ容量対の静電容量とのずれ（「不一致」）を抑制することができる。

同様に、本実施の形態２によれば、交流電圧印加用サーボ容量素子ＡＣＳ１と交流電圧印加用サーボ容量素子ＡＣＳ２からなるサーボ容量対の静電容量と、交流電圧印加用サーボ容量素子ＡＣＳ３と交流電圧印加用サーボ容量素子ＡＣＳ４からなるサーボ容量対の静電容量とのずれ（「不一致」）を抑制することができる。

以上のことにより、本実施の形態２における加速度センサによれば、質量体ＭＳを構成する可動部ＶＵ１〜ＶＵ４の製造ばらつきに起因する静電容量のずれ（「不一致」）を抑制することができ、静電容量のずれに起因するノイズを抑えることができる。この結果、本実施の形態２によれば、ノイズが少なく、高いＳ／Ｎ比を有する高感度な加速度センサを提供することができることになる。

続いて、本実施の形態２における第４特徴点は、可動部ＶＵ１〜ＶＵ４を同一のＳＯＩ層に形成する第３特徴点を前提として、さらに、可動部ＶＵ１〜ＶＵ４とを電気的に分離しながらも、機械的接合部ＭＣＵ１〜ＭＣＵ３によって、機械的に接続している点にある。これにより、本実施の形態２におけるセンサエレメントＳＥ１によれば、図６に示す一方の検出容量対（可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ２）の静電容量と、他方の検出容量対（可変容量素子ＶＣＡＰ３と可変容量素子ＶＣＡＰ４）の静電容量との間のずれ（「不一致」）を抑制することができる。さらに、本実施の形態２におけるセンサエレメントＳＥ１によれば、図６に示す一方のＤＣサーボ容量対（直流電圧印加用サーボ容量素子ＤＣＳ１と直流電圧印加用サーボ容量素子ＤＣＳ２）の静電容量と、他方のＤＣサーボ容量対（直流電圧印加用サーボ容量素子ＤＣＳ３と直流電圧印加用サーボ容量素子ＤＣＳ４）の静電容量との間のずれ（「不一致」）を抑制することができる。同様に、本実施の形態２におけるセンサエレメントＳＥ１によれば、図６に示す一方のＡＣサーボ容量対（交流電圧印加用サーボ容量素子ＡＣＳ１と交流電圧印加用サーボ容量素子ＡＣＳ２）の静電容量と、他方のＡＣサーボ容量対（交流電圧印加用サーボ容量素子ＡＣＳ３と交流電圧印加用サーボ容量素子ＡＣＳ４）の静電容量との間のずれ（「不一致」）を抑制することができる。

例えば、図６に示すように、可動部ＶＵ１〜ＶＵ４が機械的接合部ＭＣＵ１〜ＭＣＵ３で接続されている場合、互いに電気的に分離されながらも可動部ＶＵ１〜ＶＵ４が機械的に一体的に形成されていることになる。これは、外部から慣性力が印加された場合でも、可動部ＶＵ〜ＶＵ４の導体層ＣＬ１に配置された可動電極（ＶＥＬ１、ＶＳＥＬ１、ＶＥＬ３、ＶＳＥＬ３）と、固定部ＦＵのキャップ部に配置された固定電極（ＦＥＦ１、ＤＳＥＬ１、ＡＳＥＬ１、ＦＥＬ３，ＤＳＥＬ３、ＡＳＥＬ３）との間の電極間距離が、ほぼ等しくなるように、可動部ＶＵ１〜ＶＵ４が形成されることを意味する。同様に、可動部ＶＵ１〜ＶＵ４の導体層ＣＬ２に配置された可動電極（ＶＥＬ２、ＶＳＥＬ２、ＶＥＬ４、ＶＳＥＬ４）と固定部ＦＵのベース部に配置された固定電極（ＦＥＬ２、ＤＳＥＬ２、ＡＳＥＬ２、ＦＥＬ４、ＤＳＥＬ４，ＡＳＥＬ４）との間の電極間距離が、ほぼ等しくなるように、可動部ＶＵ１〜ＶＵ４とが形成される。

本実施の形態２におけるセンサエレメントＳＥ１には、加速度を静電容量の変化として捉える検出容量部と、サーボ電圧が印加されるサーボ容量部とが形成され、かつ、検出容量部とサーボ容量部とは、絶縁物質を介して機械的に接続されていることになる。つまり、本実施の形態２において、検出容量部とサーボ容量部とは、絶縁物質を介して機械的に接続されていることから、基本的に、検出容量部とサーボ容量部とは、電気的に分離されているということができる。ただし、検出容量部とサーボ容量部との間に絶縁物質が介在しているということは、検出容量部とサーボ容量部との間に寄生容量が形成されることを意味し、この結果、厳密に言えば、検出容量部とサーボ容量部とは、直流的には電気的に分離されていると言えるが、交流的には、寄生容量を介して繋がっているという解釈も可能である。しかし、本実施の形態２において、検出容量部とサーボ容量部とが電気的に分離されているという趣旨は、設計思想的に検出容量部とサーボ容量部とが電気的に分離されていることを意味するものであって、不可避的に存在する寄生容量の影響は無視して考えるものとする。つまり、たとえ、不可避的に寄生容量が存在する場合であっても、寄生容量が無視できるレベルであれば、本実施の形態２では、検出容量部とサーボ容量部とが電気的に分離されているというものとする。例えば、本実施の形態２では、検出容量部の静電容量やサーボ容量部の静電容量は、１０ｐＦ程度である一方、寄生容量の静電容量は、０．２５ｐＦ程度である。したがって、寄生容量の静電容量は、検出容量部の静電容量やサーボ容量部の静電容量に比べて無視できる程度のレベルであり、検出容量部に印加される変調信号の周波数レベルでは、検出容量部とサーボ容量部とは、電気的に分離されているとみなすことができる。以上のことから、本実施の形態２における検出容量部とサーボ容量部とは、絶縁物質を介して機械的に接続され、電気的に分離されていることになる。
＜変形例＞（シーソ構造）

次に、本変形例におけるセンサエレメントＳＥ２のデバイス構造について説明する。図７は、本変形例におけるセンサエレメントＳＥ２のデバイス構造を示す図である。特に、図７（ａ）は、本変形例におけるセンサエレメントＳＥ２のデバイス構造を示す平面図であり、図７（ｂ）は、図７（ａ）のＡ−Ａ線での断面図であり、図７（ｃ）は、図７（ａ）のＢ−Ｂ線での断面図である。

まず、図７（ａ）に示すように、本変形例におけるセンサエレメントＳＥ２は、キャビティＣＡＶを囲む固定部ＦＵを有し、この固定部ＦＵの内部に、質量体ＭＳ１が設けられている。この質量体ＭＳ１は、矩形形状の可動部ＶＵ１と、矩形形状の可動部ＶＵ２と、可動部ＶＵ１と可動部ＶＵ２に挟まれた可動部ＶＵ３とから構成されている。そして、可動部ＶＵ１と可動部ＶＵ２と可動部ＶＵ３は、電気的に分離されながら、機械的接合部によって機械的に接合されている。

図７（ａ）において、可動部ＶＵ１は、出力部（出力電極）ＯＥＬ１と梁ＢＭ１を介して接続され、可動部ＶＵ２は、出力部（出力電極）ＯＥＬ２と梁ＢＭ２を介して接続されている。さらに、可動部ＶＵ３は、端子ＴＥと梁ＢＭ３を介して接続されている。

具体的に、図７（ａ）に示すように、平面視において、出力部ＯＥＬ１は、可動部ＶＵ１の中央部に配置され、可動部ＶＵ１の左側部の質量と可動部ＶＵ１の右側部の質量とは相違するように構成されている。つまり、可動部ＶＵ１は、左側部に形成された可動部ＶＵ１（Ｌ）と右側部に形成された可動部ＶＵ１（Ｒ）から構成されている。また、平面視において、出力部ＯＥＬ２は、可動部ＶＵ２の中央部に配置され、可動部ＶＵ２の左側部の質量と可動部ＶＵ２の右側部の質量とは相違するように構成されている。つまり、可動部ＶＵ２は、左側部に形成された可動部ＶＵ２（Ｌ）と右側部に形成された可動部ＶＵ２（Ｒ）から構成されている。同様に、平面視において、端子ＴＥは、可動部ＶＵ３の中央部に配置され、可動部ＶＵ３の左側部の質量と可動部ＶＵ３の右側部の質量とは相違するように構成されている。つまり、可動部ＶＵ３は、左側部に形成された可動部ＶＵ３（Ｌ）と右側部に形成された可動部ＶＵ３（Ｒ）から構成されている。

図７（ｂ）に示すように、可動部ＶＵ１（図７（ａ）参照）は、出力部ＯＥＬ１を中心として、右側に配置される可動部ＶＵ１（Ｒ）と、左側に配置される可動部ＶＵ１（Ｌ）から構成されている。このとき、可動部ＶＵ１（Ｒ）および可動部ＶＵ１（Ｌ）は、絶縁層ＩＬと導体層ＣＬ１と導体層ＣＬ２とからなるＳＯＩ層に形成されている。そして、可動部ＶＵ１（Ｒ）と可動部ＶＵ１（Ｌ）の両方とも、導体層ＣＬ１と導体層ＣＬ２とを加工することにより形成されているが、図７（ｂ）に示すように、可動部ＶＵ１（Ｌ）のサイズは、可動部ＶＵ１（Ｒ）のサイズよりも小さくなるように加工されている。この結果、可動部ＶＵ１（Ｒ）の質量と可動部ＶＵ１（Ｌ）の質量とが相違することになる。具体的には、可動部ＶＵ１（Ｌ）の質量は、可動部ＶＵ１（Ｒ）の質量よりも軽くなる。このようにして、本変形例におけるセンサエレメントＳＥ２では、中心部に配置された出力部ＯＥＬ１を中心にして左右の可動部ＶＵ１（Ｒ）と可動部ＶＵ１（Ｌ）の質量とが相違する「シーソ構造」のセンサエレメントＳＥ２が実現される。そして、可動部ＶＵ１（Ｌ）と対向するように固定電極ＦＥＬ１が配置され、可動部ＶＵ１（Ｒ）と対向するように固定電極ＦＥＬ２が配置されている。これにより、可動部ＶＵ１（Ｌ）の可動電極ＶＥＬ１と固定電極ＦＥＬ１によって、検出容量部を構成する可変容量素子ＶＣＡＰ１が形成され、可動部ＶＵ１（Ｒ）の可動電極ＶＥＬ２と固定電極ＦＥＬ２によって、検出容量部を構成する可変容量素子ＶＣＡＰ２が形成される。

次に、図７（ｃ）に示すように、可動部ＶＵ１（Ｌ）と可動部ＶＵ３（Ｌ）とは、電気的に分離されながら、機械的接合部ＭＣＵ１３によって接続され、可動部ＶＵ３（Ｌ）と可動部ＶＵ２（Ｌ）とは、電気的に分離されながら、機械的接合部ＭＣＵ２３によって接続されている。このとき、可動部ＶＵ１（Ｌ）には、可動電極ＶＥＬ１が形成されている一方、固定部ＦＵには、可動電極ＶＥＬ１と対向するように固定電極ＦＥＬ１が形成されている。これにより、可動部ＶＵ１（Ｌ）の可動電極ＶＥＬ１と固定電極ＦＥＬ１によって、可変容量素子ＶＣＡＰ１が形成されることになる。同様に、可動部ＶＵ２（Ｌ）には、可動電極ＶＥＬ３が形成されている一方、固定部ＦＵには、可動電極ＶＥＬ３と対向するように固定電極ＦＥＬ３が形成されている。これにより、可動部ＶＵ２（Ｌ）の可動電極ＶＥＬ３と固定電極ＦＥＬ３によって、可変容量素子ＶＣＡＰ３が形成されることになる。

また、可動部ＶＵ３（Ｌ）には、可動電極ＶＳＥＬが形成されている一方、固定部ＦＵには、可動電極ＶＳＥＬと対向するように固定電極ＦＳＥＬが形成されている。これにより、可動部ＶＵ３（Ｌ）の可動電極ＶＥＬと固定電極ＦＳＥＬによって、サーボ容量部を構成するサーボ容量素子ＳＣＡＰが形成されることになる。以上のようにして、本変形例におけるセンサエレメントＳＥ２が構成されていることになる。

本変形例におけるセンサエレメントＳＥ２は、ｚ方向に加速度が印加されると、質量体ＭＳ１はｚ方向に変位する。例えば、図７（ｂ）において、−ｚ方向と＋ｚ方向に振動する加速度が印加されると、可動部ＶＵ１（Ｌ）と可動部ＶＵ１（Ｒ）とがシーソ動作をする。このシーソ動作によって、例えば、可動部ＶＵ１（Ｌ）の可動電極ＶＥＬ１と固定電極ＦＥＬ１との電極間距離が狭まると、可動電極ＶＵ１（Ｒ）の可動電極ＶＥＬ２と固定電極ＦＥＬ２との電極間距離が広がることになる。一方、例えば、可動部ＶＵ１（Ｌ）の可動電極ＶＥＬ１と固定電極ＦＥＬ１との電極間距離が広がると、可動電極ＶＵ１（Ｒ）の可動電極ＶＥＬ２と固定電極ＦＥＬ２との電極間距離が狭まることになる。この結果、本変形例におけるセンサエレメントＳＥ２によれば、可変容量素子ＶＣＡＰ１の静電容量の変化と、可変容量素子ＶＣＡＰ２の静電容量の変化とを逆特性にすることができる。

さらに、本変形例におけるセンサエレメントＳＥ２では、可動部ＶＵ３にサーボ容量部が形成されている。したがって、本変形例によれば、センサエレメントＳＥ２に印加される加速度を打ち消す静電気力をセンサエレメントＳＥ２の質量体ＭＳ１に加えることができ、これによって、加速度に起因する質量体ＭＳ１の変位が抑制されることになる。

以上のことから、本変形例における加速度センサによれば、センサエレメントＳＥ２の検出容量部によって、加速度を静電容量の変化として捉える検出動作を実施しながら、サーボ容量部にサーボ電圧を印加するサーボ動作が行なわれることになる。つまり、本変形例における加速度センサによっても、加速度の検出動作と、質量体ＭＳ１の変位を打ち消すサーボ動作とを同時に動作させることができる。

本変形例におけるセンサエレメントＳＥ２に特有の利点としては、固定部ＦＵのキャップ部側にだけ固定電極を設ければよい点と、ＳＯＩ層にプラグを設けなくてもよい点を挙げることができる。この結果、本変形例におけるセンサエレメントＳＥ２の構造が簡素化されることになり、これによって、本変形例によれば、センサエレメントＳＥ２の製造が容易となる利点を得ることができる。
（実施の形態３）

図８は、本実施の形態３における加速度センサの構成を示す図である。図８において、本実施の形態３における加速度センサは、別々の質量体ＭＳ１と質量体ＭＳ２とを備えている点が、前記実施の形態２における加速度センサとの相違点である。

本実施の形態３において、質量体ＭＳ１には、可変容量素子ＶＣＡＰ１、ＶＣＡＰ２からなる検出容量部と、直流電圧印加用サーボ容量素子ＤＣＳ１、ＤＣＳ２と交流電圧印加用サーボ容量素子ＡＣＳ１、ＡＣＳ２からなるサーボ容量部が形成されている。このとき、本実施の形態３においても、検出容量部とサーボ容量部とは、電気的に分離されている。すなわち、質量体ＭＳ１に設けられている検出容量部は、チャージアンプ１０１ａの入力と電気的に接続されている一方、質量体ＭＳ１に設けられているサーボ容量部は、端子ＴＥ１と電気的に接続され、チャージアンプ１０１ａの入力とは電気的に接続されていない。

同様に、質量体ＭＳ２には、可変容量素子ＶＣＡＰ３、ＶＣＡＰ４からなる検出容量部と、直流電圧印加用サーボ容量素子ＤＣＳ３、ＤＣＳ４と交流電圧印加用サーボ容量素子ＡＣＳ３、ＡＣＳ４からなるサーボ容量部が形成されている。このとき、本実施の形態３においても、検出容量部とサーボ容量部とは、電気的に分離されている。すなわち、質量体ＭＳ２に設けられている検出容量部は、チャージアンプ１０１ｂの入力と電気的に接続されている一方、質量体ＭＳ２に設けられているサーボ容量部は、端子ＴＥ２と電気的に接続され、チャージアンプ１０１ｂの入力とは電気的に接続されていない。

以上のように構成されている本実施の形態３における加速度センサにおいても、前記実施の形態２と同様に、検出容量部とサーボ容量部とが電気的に分離されているため、サーボ容量部に起因するノイズのチャージアンプへの混入が抑制される。この結果、本実施の形態３における加速度センサにおいても、検出感度の向上を図ることができる。特に、本実施の形態３では、質量体ＭＳ１と質量体ＭＳ２とが分離されているため、質量体ＭＳ１に形成されている構成要素と質量体ＭＳ２に形成されている構成要素との間での寄生容量がほとんど存在しなくなることから、この観点からも、本実施の形態３における加速度センサによれば、検出感度の向上を図ることができる。
（実施の形態４）

図９は、本実施の形態４における加速度センサの構成を示す図である。図９において、本実施の形態４における加速度センサは、完全差動アンプからなるチャージアンプ１０１ｃを使用している点が、前記実施の形態２における加速度センサとの相違点である。すなわち、図５に示す前記実施の形態２における加速度センサでは、シングルエンドオペアンプからなるチャージアンプ１０１ａ、１０１ｂを使用している。これに対し、本実施の形態４における加速度センサでは、完全差動アンプからなるチャージアンプ１０１ｃを使用している。この構成であっても、本実施の形態４によれば、前記実施の形態２と同様に、検出容量部とサーボ容量部とが電気的に分離されているため、サーボ容量部に起因するノイズのチャージアンプへの混入が抑制される。この結果、本実施の形態４における加速度センサにおいても、検出感度の向上を図ることができる。特に、本実施の形態４によれば、Ｃ／Ｖ変換部として、１つの完全差動アンプからなるチャージアンプ１０１ｃを使用しているため、Ｃ／Ｖ変換部として、２つのシングルオペアンプを使用する前記実施の形態２の構成よりも消費電力を低減する観点から有利である。
（実施の形態５）

図１０は、本実施の形態５における加速度センサの構成を示す図である。図１０において、本実施の形態５における加速度センサは、前記実施の形態３の構成と前記実施の形態４の構成とを組み合わせた構成をしている。すなわち、本実施の形態５における加速度センサは、図１０に示すように、別々の質量体ＭＳ１と質量体ＭＳ２とを有するとともに、完全差動アンプからなるチャージアンプ１０１ｃを使用している。

このように構成されている本実施の形態５における加速度センサにおいても、前記実施の形態２と同様に、検出容量部とサーボ容量部とが電気的に分離されているため、サーボ容量部に起因するノイズのチャージアンプ１０１ｃへの混入が抑制される。この結果、本実施の形態５における加速度センサにおいても、検出感度の向上を図ることができる。

特に、本実施の形態５では、前記実施の形態３と同様に、質量体ＭＳ１と質量体ＭＳ２とが分離されているため、質量体ＭＳ１に形成されている構成要素と質量体ＭＳ２に形成されている構成要素との間での寄生容量がほとんど存在しなくなることから、この観点からも、本実施の形態５における加速度センサによれば、検出感度の向上を図ることができる。さらに、本実施の形態５では、前記実施の形態４と同様に、Ｃ／Ｖ変換部として、１つの完全差動アンプからなるチャージアンプ１０１ｃを使用しているため、Ｃ／Ｖ変換部として、２つのシングルオペアンプを使用する前記実施の形態２の構成よりも消費電力を低減する観点から有利である。
（実施の形態６）

図１１は、本実施の形態６における加速度センサの構成を示す図である。図１１において、本実施の形態６における加速度センサは、多値量子化器１１１と多値Ｄ／Ａ変換器１１２とを使用している点が、前記実施の形態２における加速度センサとの相違点である。すなわち、図５に示す前記実施の形態２における加速度センサでは、１ビット量子化器１０８と１ビットＤ／Ａ変換器１０９とを使用しているのに対し、本実施の形態６における加速度センサでは、多値量子化器１１１と多値Ｄ／Ａ変換器１１２とを使用している。これにより、質量体ＭＳには、交流電圧印加用サーボ容量素子ＡＣＳ１ａ、ＡＣＳ１ｂと交流電圧印加用サーボ容量素子ＡＣＳ２ａ、ＡＣＳ２ｂからなる一方のＡＣサーボ容量対と、交流電圧印加用サーボ容量素子ＡＣＳ３ａ、ＡＣＳ３ｂと交流電圧印加用サーボ容量素子ＡＣＳ４ａ、ＡＣＳ４ｂからなる他方のＡＣサーボ容量対とが形成される。

例えば、上述した一方のＡＣサーボ容量対に着目し、多値量子化器１１１によって、ＡＣサーボ制御部１０７で決定されたサーボ電圧の交流電圧成分が２ビットに量子化される場合を考える。この場合、多値量子化器１１１の出力は、多値Ｄ／Ａ変換器１１２に入力される。そして、この多値Ｄ／Ａ変換器１１２によって、２ビットに量子化されたサーボ電圧の交流電圧成分がアナログ電圧に変換される。例えば、２ビット（「００」、「０１」、「１０」、「１１」）に対応して、上位のビットが「１」の場合、交流電圧印加用サーボ容量素子ＡＣＳ１ａに第１交流電圧成分を印加し、交流電圧印加用サーボ容量素子ＡＣＳ２ａに逆位相の第１交流電圧成分（逆位相）を印加する。一方、下位のビットが「１」の場合、交流電圧印加用サーボ容量素子ＡＣＳ１ｂに第２交流電圧成分を印加し、交流電圧印加用サーボ容量素子ＡＣＳ２ｂに逆位相の第２交流電圧成分（逆位相）を印加する。

これにより、本実施の形態６によれば、センサエレメントに印加される微小振動加速度を打ち消す静電気力の大きさをきめ細やかに制御することができる。

なお、例えば、本実施の形態６では、図１１に示すように、直流電圧印加用サーボ容量素子ＤＣＳ１、ＤＣＳ２と端子ＴＥ１ａが電気的に接続され、交流電圧印加用サーボ容量素子ＡＣＳ１ａ、ＡＣＳ２ａと端子ＴＥ１ｂが電気的に接続されている。また、交流電圧印加用サーボ容量素子ＡＣＳ１ｂ、ＡＣＳ２ｂと端子ＴＥ１ｃが電気的に接続されている。

そして、端子ＴＥ１ａと端子ＴＥ１ｂと端子ＴＥ１ｃとは、互いに電気的に分離されている。このことから、ＤＣサーボ容量対（直流電圧印加用サーボ容量素子ＤＣＳ１、ＤＣＳ２）と、ＡＣサーボ容量対（交流電圧印加用サーボ容量素子ＡＣＳ１ａ、ＡＣＳ２ａ）と、ＡＣサーボ容量対（交流電圧印加用サーボ容量素子ＡＣＳ１ｂ、ＡＣＳ２ｂ）とは、互いに電気的に分離されていることになる。

同様に、直流電圧印加用サーボ容量素子ＤＣＳ３、ＤＣＳ４と端子ＴＥ２ａが電気的に接続され、交流電圧印加用サーボ容量素子ＡＣＳ３ａ、ＡＣＳ４ａと端子ＴＥ２ｂが電気的に接続されている。また、交流電圧印加用サーボ容量素子ＡＣＳ３ｂ、ＡＣＳ４ｂと端子ＴＥ２ｃが電気的に接続されている。

そして、端子ＴＥ２ａと端子ＴＥ２ｂと端子ＴＥ２ｃとは、互いに電気的に分離されている。このことから、ＤＣサーボ容量対（直流電圧印加用サーボ容量素子ＤＣＳ３、ＤＣＳ４）と、ＡＣサーボ容量対（交流電圧印加用サーボ容量素子ＡＣＳ３ａ、ＡＣＳ４ａ）と、ＡＣサーボ容量対（交流電圧印加用サーボ容量素子ＡＣＳ３ｂ、ＡＣＳ４ｂ）とは、互いに電気的に分離されていることになる。

以上のことから、本実施の形態６では、検出容量部とサーボ容量部とが電気的に分離されているだけでなく、サーボ容量部を構成する構成要素同士も電気的に分離されていることになる。この結果、本実施の形態６によれば、サーボ容量部に起因するノイズのチャージアンプへの混入が抑制されるだけでなく、サーボ容量部の構成要素同士間での信号の混入も抑制することができる。これにより、本実施の形態ｐ６における加速度センサによれば、検出動作の精度とともにサーボ動作の精度も高めることができ、これによって、加速度の検出感度を向上することができる。
（実施の形態７）

図１２は、本実施の形態７における加速度センサの構成を示す図である。図１２において、本実施の形態７における加速度センサは、別々の質量体ＭＳ１と質量体ＭＳ２とを備えている点が、前記実施の形態６における加速度センサとの相違点である。

以上のように構成されている本実施の形態７における加速度センサにおいても、前記実施の形態６と同様に、検出容量部とサーボ容量部とが電気的に分離されているだけでなく、サーボ容量部を構成する構成要素同士も電気的に分離されていることになる。この結果、本実施の形態６によれば、サーボ容量部に起因するノイズのチャージアンプへの混入が抑制されるだけでなく、サーボ容量部の構成要素同士間での信号の混入も抑制することができる。さらに、本実施の形態７では、質量体ＭＳ１と質量体ＭＳ２とが分離されているため、質量体ＭＳ１に形成されている構成要素と質量体ＭＳ２に形成されている構成要素との間での寄生容量がほとんど存在しなくなることから、この観点からも、本実施の形態７における加速度センサによれば、さらなる加速度の検出感度を向上することができる。
（実施の形態８）

図１３は、本実施の形態８における加速度センサの構成を示す図である。図１３において、本実施の形態８における加速度センサでは、検出容量部が、可変容量素子ＶＣＡＰ１と可変容量素子ＶＣＡＰ２から構成され、サーボ容量部が、直流電圧印加用サーボ容量素子ＤＣＳ１、ＤＣＳ２からなるＤＣサーボ容量対と、交流電圧印加用サーボ容量素子ＡＣＳ１、ＡＣＳ２からなるＡＣサーボ容量対から構成されている。

このように構成されている本実施の形態８における加速度センサにおいても、検出容量部とサーボ容量部とが電気的に分離されているため、サーボ容量部に起因するノイズのチャージアンプ１０１ａへの混入が抑制される。この結果、本実施の形態８における加速度センサにおいても、検出感度の向上を図ることができる。特に、本実施の形態８における加速度センサは、差動検出を行なわない単純なシングル構造となっているため、加速度センサの低消費電力化や小型化を図ることができる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

前記実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成要素を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、さらには、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

例えば、前記実施の形態では、サーボ容量部を構成するサーボ容量対として、ＤＣサーボ容量対とＡＣサーボ容量対とを有する構成を説明したが、本発明は、これに限らず、ＡＣサーボ容量対だけを有する構成にも適用可能である。この場合、例えば、ＤＣサーボ制御部は不要となり、ＡＣサーボ制御部等を有すればよい。ＡＣサーボ容量対とＡＣサーボ制御部によって、入力加速度信号の直流電圧成分と交流電圧成分にまとめて対応することができる。

なお、前記実施の形態では、物理量を静電容量の変化として捉え、静電容量の変化を打ち消す静電気力を発生させるサーボ電圧に基づいて、物理量を検出する慣性センサとして、加速度を検出する加速度センサを例に挙げて説明したが、本発明の技術的思想は、これに限らず、例えば、角速度を検出する角速度センサにも適用することができる。

ＡＣＳ１ 交流電圧印加用サーボ容量素子
ＡＣＳ２ 交流電圧印加用サーボ容量素子
ＡＣＳ３ 交流電圧印加用サーボ容量素子
ＡＣＳ４ 交流電圧印加用サーボ容量素子
ＤＣＳ１ 直流電圧印加用サーボ容量素子
ＤＣＳ２ 直流電圧印加用サーボ容量素子
ＤＣＳ３ 直流電圧印加用サーボ容量素子
ＤＣＳ４ 直流電圧印加用サーボ容量素子
ＭＳ 質量体
ＶＣＡＰ１ 可変容量素子
ＶＣＡＰ２ 可変容量素子
ＶＣＡＰ３ 可変容量素子
ＶＣＡＰ４ 可変容量素子

Claims (12)

1. 物理量を静電容量の変化として捉え、前記静電容量の変化を打ち消す電気力を発生させるサーボ電圧に基づいて、前記物理量を検出する慣性センサであって、
   前記慣性センサは、
   前記物理量を前記静電容量の変化として捉える検出容量部と、
   前記サーボ電圧が印加されるサーボ容量部と、
   を備え、
   前記検出容量部と前記サーボ容量部とは、絶縁物質を介して機械的に接続され、
   前記慣性センサは、第１方向に変位可能な質量体を備え、
   前記質量体は、
   第１可動部と、
   前記第１可動部とは電気的に分離された第２可動部と、
   前記第１可動部と前記第２可動部とを機械的に接続する機械的接合部と、
   を有し、
   前記慣性センサは、
   前記第１可動部と対向配置された第１固定電極と、
   前記第１可動部と対向配置された第２固定電極と、
   前記第２可動部と対向配置された第３固定電極と、
   前記第２可動部と対向配置された第４固定電極と、
   を有し、
   前記第１可動部と前記第１固定電極とによって第１容量が形成され、
   前記第１可動部と前記第２固定電極とによって第２容量が形成され、
   前記第２可動部と前記第３固定電極とによって第３容量が形成され、
   前記第２可動部と前記第４固定電極とによって第４容量が形成され、
   前記質量体が前記第１方向に変位した場合、
   前記第１容量と前記第２容量のうち、一方の容量は増加する一方、他方の容量は減少し、
   前記第３容量と前記第４容量のうち、一方の容量は増加する一方、他方の容量は減少し、
   前記検出容量部は、前記第１容量と前記第２容量から構成され、
   前記サーボ容量部は、前記第３容量と前記第４容量から構成され、
   前記第１可動部および前記第２可動部は、同層のＳＯＩ層から形成され、
   前記ＳＯＩ層は、
   絶縁層と、
   前記絶縁層の第１面に形成された第１導体層と、
   前記絶縁層の前記第１面とは反対の第２面に形成された第２導体層と、
   から形成され、
   前記第１可動部を構成する前記第１導体層と、前記第２可動部を構成する前記第１導体層とは、第１分離部で分離され、
   前記機械的接合部は、前記第２導体層から形成され、
   前記第１可動部を構成する前記第２導体層と前記機械的接合部は、第２分離部で分離され、かつ、前記第２可動部を構成する前記第２導体層と前記機械的接合部は、第３分離部で分離されている、慣性センサ。
2. 請求項１に記載の慣性センサにおいて、
   前記検出容量部と前記サーボ容量部とは、電気的に分離されている、慣性センサ。
3. 請求項１に記載の慣性センサにおいて、
   前記検出容量部は、検出容量対を含み、
   前記サーボ容量部は、サーボ容量対を含む、慣性センサ。
4. 請求項３に記載の慣性センサにおいて、
   前記サーボ電圧は、直流電圧成分と、交流電圧成分とを含み、
   前記サーボ容量部は、
   前記サーボ電圧の前記直流電圧成分が印加される直流電圧印加用サーボ容量対と、
   前記サーボ電圧の前記交流電圧成分が印加される交流電圧印加用サーボ容量対と、
   を有する、慣性センサ。
5. 請求項４に記載の慣性センサにおいて、
   前記直流電圧印加用サーボ容量対と前記交流電圧印加用サーボ容量対とは、電気的に接続されている、慣性センサ。
6. 請求項４に記載の慣性センサにおいて、
   前記直流電圧印加用サーボ容量対と前記交流電圧印加用サーボ容量対とは、電気的に分離されている、慣性センサ。
7. 請求項１に記載の慣性センサにおいて、
   前記慣性センサは、前記静電容量の変化を電圧値に変換する容量／電圧変換部を有し、
   前記容量／電圧変換部の入力は、前記容量検出部と電気的に接続され、
   前記容量／電圧変換部の入力は、前記サーボ容量部と電気的に分離されている、慣性センサ。
8. 請求項１に記載の慣性センサにおいて、
   前記検出容量部によって、前記物理量を前記静電容量の変化として捉える検出動作が行なわれている状態において、前記サーボ容量部に前記サーボ電圧を印加するサーボ動作が行なわれている、慣性センサ。
9. 請求項１に記載の慣性センサにおいて、
   前記機械的接合部は、前記第１方向と直交する第２方向に分離された前記第１可動部と前記第２可動部とを機械的に接続する、慣性センサ。
10. 請求項１に記載の慣性センサにおいて、
    断面視において、前記機械的接合部上に前記第１分離部が形成され、前記機械的接合部は、前記第１分離部を内包する、慣性センサ。
11. 請求項１に記載の慣性センサにおいて、
    前記第１導体層は、シリコン層から形成され、
    前記第２導体層は、シリコン層から形成され、
    前記絶縁層は、酸化シリコン層から形成される、慣性センサ。
12. 請求項１に記載の慣性センサにおいて、
    前記物理量は、加速度である、慣性センサ。

Images