[go: up one dir, main page]

JP6466121B2 - Snubber circuit - Google Patents

Snubber circuit Download PDF

Info

Publication number
JP6466121B2
JP6466121B2 JP2014195335A JP2014195335A JP6466121B2 JP 6466121 B2 JP6466121 B2 JP 6466121B2 JP 2014195335 A JP2014195335 A JP 2014195335A JP 2014195335 A JP2014195335 A JP 2014195335A JP 6466121 B2 JP6466121 B2 JP 6466121B2
Authority
JP
Japan
Prior art keywords
diode
reactor
capacitor
semiconductor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014195335A
Other languages
Japanese (ja)
Other versions
JP2016067151A (en
Inventor
谷津 誠
誠 谷津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Priority to JP2014195335A priority Critical patent/JP6466121B2/en
Priority to KR1020150067484A priority patent/KR102389810B1/en
Priority to US14/825,404 priority patent/US9531252B2/en
Priority to CN201510593726.5A priority patent/CN105471244B/en
Publication of JP2016067151A publication Critical patent/JP2016067151A/en
Application granted granted Critical
Publication of JP6466121B2 publication Critical patent/JP6466121B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Description

本発明は、スナバ回路に関する。   The present invention relates to a snubber circuit.

従来、半導体ブリッジ回路は、入力される電圧や電流の急峻な立ち上がりにより半導体スイッチング素子が破壊するのを防ぐため、スナバ回路を用いたソフトスイッチング動作が行われている(特許文献1及び特許文献2)。   2. Description of the Related Art Conventionally, in a semiconductor bridge circuit, a soft switching operation using a snubber circuit is performed in order to prevent the semiconductor switching element from being destroyed due to a sudden rise in input voltage or current (Patent Document 1 and Patent Document 2). ).

図5は、特許文献1に記載のスナバ回路を示す図である。図5に示すとおり、特許文献1に記載のスナバ回路は、リアクトル3a、3bとコンデンサ14a、14b及びコンデンサ6とダイオード7a、7bとチョッパ回路18a、18bとを有している。半導体ブリッジ回路20は、GTO(Gate Turn-Off thyristor)1a、1bとダイオード2a、2bとを有している。   FIG. 5 is a diagram showing a snubber circuit described in Patent Document 1. As shown in FIG. As shown in FIG. 5, the snubber circuit described in Patent Document 1 includes reactors 3a and 3b, capacitors 14a and 14b, a capacitor 6, diodes 7a and 7b, and chopper circuits 18a and 18b. The semiconductor bridge circuit 20 has GTO (Gate Turn-Off thyristor) 1a, 1b and diodes 2a, 2b.

GTO1a又はGTO1bのターンオン動作において、リアクトル3a及びリアクトル3bは、半導体ブリッジ回路20の出力端子Cの急峻な電流変化(di/dt)を抑制する。これにより、半導体ブリッジ回路20は、ZCS(Zero Current Switching)動作となる。また、GTO1a又はGTO1bのターンオフ時において、コンデンサ14a、コンデンサ14b及びコンデンサ6は、半導体ブリッジ回路20の出力端子Cの急峻な電圧変化(dv/dt)を抑制する。これにより、半導体ブリッジ回路20は、ZVS(Zero Voltage Switching)動作となる。   In the turn-on operation of the GTO 1a or GTO 1b, the reactor 3a and the reactor 3b suppress a steep current change (di / dt) at the output terminal C of the semiconductor bridge circuit 20. As a result, the semiconductor bridge circuit 20 performs a ZCS (Zero Current Switching) operation. Further, when the GTO 1a or GTO 1b is turned off, the capacitor 14a, the capacitor 14b, and the capacitor 6 suppress a steep voltage change (dv / dt) at the output terminal C of the semiconductor bridge circuit 20. As a result, the semiconductor bridge circuit 20 performs a ZVS (Zero Voltage Switching) operation.

上記一連のZCS及びZVS動作の中で、コンデンサ14a及びコンデンサ14bで吸収されたエネルギーは、補助スイッチ15a及び補助スイッ15bを備えたチョッパ回路18a及びチョッパ回路18bを用いて直流電源12a及び直流電源12bに回生される。   In the series of ZCS and ZVS operations, the energy absorbed by the capacitor 14a and the capacitor 14b is converted into a DC power supply 12a and a DC power supply 12b using the chopper circuit 18a and the chopper circuit 18b including the auxiliary switch 15a and the auxiliary switch 15b. It is regenerated.

図6は、特許文献2に記載のスナバ回路を示す図である。図6に示すとおり、特許文献2に記載のスナバ回路は、リアクトル210a、210bとコンデンサ240a、240b及びコンデンサ30とダイオード230a、230bと抵抗220とを有している。半導体ブリッジ回路40は、IGBT(Insulated Gate Bipolar Transistor)410a、410b及びダイオード420a、420bを有している。   FIG. 6 is a diagram showing a snubber circuit described in Patent Document 2. As shown in FIG. As shown in FIG. 6, the snubber circuit described in Patent Document 2 includes reactors 210 a and 210 b, capacitors 240 a and 240 b, a capacitor 30, diodes 230 a and 230 b, and a resistor 220. The semiconductor bridge circuit 40 includes IGBTs (Insulated Gate Bipolar Transistors) 410a and 410b and diodes 420a and 420b.

IGBT410a又はIGBT410bのターンオン動作において、リアクトル210a及びリアクトル210bは、半導体ブリッジ回路40の交流出力端子40eの急峻な電流変化(di/dt)を抑制する。これにより、半導体ブリッジ回路40は、ZCS動作となる。また、IGBT410a又はIGBT410bのターンオフ時において、コンデンサ240a、コンデンサ240b及びコンデンサ30は、半導体ブリッジ回路40の交流出力端子40eは、急峻な電圧変化(dv/dt)を抑制する。これにより、半導体ブリッジ回路40は、ZVS動作となる。   In the turn-on operation of the IGBT 410a or the IGBT 410b, the reactor 210a and the reactor 210b suppress a steep current change (di / dt) of the AC output terminal 40e of the semiconductor bridge circuit 40. Thereby, the semiconductor bridge circuit 40 becomes a ZCS operation. Further, when the IGBT 410a or the IGBT 410b is turned off, the capacitor 240a, the capacitor 240b, and the capacitor 30 suppress a steep voltage change (dv / dt) at the AC output terminal 40e of the semiconductor bridge circuit 40. As a result, the semiconductor bridge circuit 40 performs a ZVS operation.

上記一連のZCS及びZVS動作の中で、コンデンサ240aと240bで吸収されたエネルギーは、抵抗220を介して直流電源110に回生される。   In the series of ZCS and ZVS operations, energy absorbed by the capacitors 240a and 240b is regenerated to the DC power source 110 via the resistor 220.

特開平5−103481号公報JP-A-5-103481 特開2004−80880号公報JP 2004-80880 A

しかしながら、特許文献1に記載のスナバ回路では、スナバ回路のコンデンサに蓄えられたエネルギーを直流電源に回生するために、外部からの制御指令により制御される補助スイッチが必要である。したがって、スナバ回路の回路構成及びシステム構成が複雑かつ高価になる課題があった。また、特許文献2に記載のスナバ回路では、スナバ回路のコンデンサに蓄えられたエネルギーを直流電源に回生するために抵抗を使用しているため、その抵抗により損失が発生してしまう問題があった。   However, the snubber circuit described in Patent Document 1 requires an auxiliary switch that is controlled by an external control command in order to regenerate energy stored in the capacitor of the snubber circuit to the DC power source. Therefore, there is a problem that the circuit configuration and system configuration of the snubber circuit are complicated and expensive. Further, in the snubber circuit described in Patent Document 2, since a resistor is used to regenerate the energy stored in the capacitor of the snubber circuit to the DC power source, there is a problem that loss occurs due to the resistor. .

本発明は、このような事情に鑑みてなされたもので、その目的は、従来に比較して簡易な回路構成でかつ低損失化が可能なスナバ回路を提供することである。   The present invention has been made in view of such circumstances, and an object of the present invention is to provide a snubber circuit that has a simple circuit configuration and can reduce loss compared to the prior art.

本発明の一態様は、直流電源の正極と負極との間に並列に接続される半導体ブリッジ回路において、前記半導体ブリッジ回路と前記直流電源との間に接続され、前記半導体ブリッジ回路を構成する各半導体素子のターンオン時の急峻な電流変化di/dtを抑制するdi/dt抑制手段と、前記各半導体素子と並列に各々備え、前記各半導体素子のターンオフ時の急峻な電圧変化dv/dtを抑制するdv/dt抑制手段と、前記半導体素子のターンオン時にdi/dt抑制手段に蓄えられたエネルギーを前記半導体素子のターンオフ時に前記dv/dt抑制手段に一旦回収する回収手段と、前記半導体素子のターンオフ時に前記dv/dt抑制手段において蓄えられたエネルギーを半導体素子のターンオン時に前記半導体ブリッジ回路の交流側に放出する放出手段と、を備えることを特徴としたスナバ回路である。   One aspect of the present invention is a semiconductor bridge circuit connected in parallel between a positive electrode and a negative electrode of a DC power supply, and is connected between the semiconductor bridge circuit and the DC power supply, and constitutes the semiconductor bridge circuit. Di / dt suppression means for suppressing a steep current change di / dt at the time of turn-on of the semiconductor element and each of the semiconductor elements are provided in parallel, and a steep voltage change dv / dt at the time of turn-off of each semiconductor element is suppressed. A dv / dt suppression means for performing recovery, a recovery means for temporarily recovering energy stored in the di / dt suppression means when the semiconductor element is turned on to the dv / dt suppression means when the semiconductor element is turned off, and a turn-off of the semiconductor element. Sometimes the energy stored in the dv / dt suppression means is exchanged by the semiconductor bridge circuit when the semiconductor element is turned on. And release means for releasing the side, a snubber circuit which is characterized in that it comprises a.

また、本発明の一態様は、上述のスナバ回路であって、前記di/dt抑制手段は、直流電源の正極と半導体ブリッジ回路の正極との間に接続された第1のリアクトルを有し、前記dv/dt抑制手段は、前記半導体ブリッジ回路の正極にその一端が接続された第1のコンデンサと、前記半導体ブリッジ回路の負極にその一端が接続された第2のコンデンサと、前記半導体ブリッジ回路の交流出力端子に一端が接続された第3のコンデンサと、を有し、前記回収手段は、前記第1のコンデンサの他端と前記第2のコンデンサの他端との間に接続された第1のダイオードと第2のダイオードとを有し、前記第1のダイオードと前記第2のダイオードとの直列接続点に前記第3のコンデンサの他端が接続されたダイオード直列回路を有し、前記放出手段は、前記第1のコンデンサと前記ダイオード直列回路との接続点と前記半導体ブリッジ回路の負極との間に接続された第3のダイオードと第3のリアクトルとを有する第1のLD直列回路と、前記第2のコンデンサと前記ダイオード直列回路との接続点と前記半導体ブリッジ回路の正極との間に接続された第4のダイオードと第4のリアクトルを有する第2のLD直列回路と、を有する。   One aspect of the present invention is the above-described snubber circuit, wherein the di / dt suppression means includes a first reactor connected between a positive electrode of a DC power supply and a positive electrode of a semiconductor bridge circuit, The dv / dt suppressing means includes a first capacitor having one end connected to the positive electrode of the semiconductor bridge circuit, a second capacitor having one end connected to the negative electrode of the semiconductor bridge circuit, and the semiconductor bridge circuit. A third capacitor having one end connected to the AC output terminal, and the recovery means is connected between the other end of the first capacitor and the other end of the second capacitor. A diode series circuit including a first diode and a second diode, wherein the other end of the third capacitor is connected to a series connection point of the first diode and the second diode, Release The means includes: a first LD series circuit having a third diode and a third reactor connected between a connection point between the first capacitor and the diode series circuit and a negative electrode of the semiconductor bridge circuit; A fourth diode connected between a connection point between the second capacitor and the diode series circuit and a positive electrode of the semiconductor bridge circuit, and a second LD series circuit having a fourth reactor. .

また、本発明の一態様は、上述のスナバ回路であって、前記di/dt抑制手段は、直流電源の正極と半導体ブリッジ回路の正極との間に接続された第1のリアクトルと、前記直流電源の負極と前記半導体ブリッジ回路の負極との間に接続された第2のリアクトルと、を有し、前記dv/dt抑制手段は、前記半導体ブリッジ回路の正極にその一端が接続された第1のコンデンサと、前記半導体ブリッジ回路の負極にその一端が接続された第2のコンデンサと、前記半導体ブリッジ回路の交流出力端子に一端が接続された第3のコンデンサと、を有し、前記回収手段は、前記第1のコンデンサの他端と前記第2のコンデンサの他端との間に接続された第1のダイオードと第2のダイオードとを有し、前記第1のダイオードと前記第2のダイオードとの直列接続点に前記第3のコンデンサの他端が接続されたダイオード直列回路を有し、前記放出手段は、前記第1のコンデンサと前記ダイオード直列回路との接続点と前記直流電源の負極の間に接続された第3のダイオードと第3のリアクトルを有する第1のLD直列回路と、前記第2のコンデンサと前記ダイオード直列回路との接続点と前記直流電源の正極の間に接続された第4のダイオードと第4のリアクトルを有する第2のLD直列回路と、を有する。   One embodiment of the present invention is the above-described snubber circuit, wherein the di / dt suppressing means includes a first reactor connected between a positive electrode of a DC power supply and a positive electrode of the semiconductor bridge circuit; A second reactor connected between the negative electrode of the power source and the negative electrode of the semiconductor bridge circuit, and the dv / dt suppression means has a first end connected to the positive electrode of the semiconductor bridge circuit. And a second capacitor having one end connected to the negative electrode of the semiconductor bridge circuit, and a third capacitor having one end connected to the AC output terminal of the semiconductor bridge circuit, and the recovery means Comprises a first diode and a second diode connected between the other end of the first capacitor and the other end of the second capacitor, and the first diode and the second diode Dio A diode series circuit in which the other end of the third capacitor is connected to a series connection point with the power supply circuit, and the discharge means includes a connection point between the first capacitor and the diode series circuit, and the DC power supply. A first LD series circuit having a third diode and a third reactor connected between the negative electrodes, a connection point between the second capacitor and the diode series circuit, and a positive electrode of the DC power supply And a second LD series circuit having a fourth reactor.

また、本発明の一態様は、上述のスナバ回路であって、前記第3のリアクトル及び前記第4のリアクトルは、1つの鉄心に2つの巻線を備えた2巻線リアクトルにより構成される。   One embodiment of the present invention is the above-described snubber circuit, wherein the third reactor and the fourth reactor are configured by a two-winding reactor including two windings on one iron core.

また、本発明の一態様は、上述のスナバ回路であって、前記第1のリアクトル及び前記第2のリアクトルが前記直流電源からの配電線によるインダクタンス成分である。   One embodiment of the present invention is the above-described snubber circuit, in which the first reactor and the second reactor are inductance components by a distribution line from the DC power supply.

以上説明したように、本発明によれば、簡易な回路構成でかつ低損失化が可能なスナバ回路を提供することができる。   As described above, according to the present invention, it is possible to provide a snubber circuit having a simple circuit configuration and capable of reducing loss.

本発明の第1の実施形態におけるスナバ回路2の構成例を示す図である。It is a figure which shows the structural example of the snubber circuit 2 in the 1st Embodiment of this invention. 本発明の第2の実施形態におけるスナバ回路2Aの構成例を示す図である。It is a figure which shows the structural example of 2 A of snubber circuits in the 2nd Embodiment of this invention. 本発明の第3の実施形態におけるスナバ回路2Bの構成例を示す図である。It is a figure which shows the structural example of the snubber circuit 2B in the 3rd Embodiment of this invention. 本発明の第4の実施形態におけるスナバ回路2Cの構成例を示す図である。It is a figure which shows the structural example of the snubber circuit 2C in the 4th Embodiment of this invention. 従来のスナバ回路の1つ目の構成例を示す図である。It is a figure which shows the 1st structural example of the conventional snubber circuit. 従来のスナバ回路の2つ目の構成例を示す図である。It is a figure which shows the 2nd structural example of the conventional snubber circuit.

以下に、実施形態におけるスナバ回路を、図面を用いて説明する。
(第1の実施形態)
以下、第1の実施形態におけるスナバ回路2について、図面を用いて説明する。図1は、本発明の第1の実施形態におけるスナバ回路2の構成例を示す図である。
Below, the snubber circuit in embodiment is demonstrated using drawing.
(First embodiment)
Hereinafter, the snubber circuit 2 in the first embodiment will be described with reference to the drawings. FIG. 1 is a diagram illustrating a configuration example of the snubber circuit 2 according to the first embodiment of the present invention.

図1に示すように、スナバ回路2は、直流電源11及び半導体ブリッジ回路4との間に並列に接続されている。スナバ回路2は、半導体ブリッジ回路4の電圧や電流の急峻な立ち上がりを防止することで、半導体ブリッジ回路4のソフトスイッチング動作を実現する。   As shown in FIG. 1, the snubber circuit 2 is connected in parallel between the DC power supply 11 and the semiconductor bridge circuit 4. The snubber circuit 2 realizes a soft switching operation of the semiconductor bridge circuit 4 by preventing the voltage and current of the semiconductor bridge circuit 4 from rising sharply.

半導体ブリッジ回路4は、半導体スイッチ4a及び半導体スイッチ4bを備えている。半導体スイッチ4aは、半導体スイッチ4bに直列に接続されている。半導体スイッチ4aと半導体スイッチ4bとの直列接続点には、半導体ブリッジ回路4の出力端子である交流出力端子4cが接続されている。交流出力端子4cには、モータ等の負荷が接続される。半導体ブリッジ回路4は、半導体スイッチ4a又は半導体スイッチ4bをターンオフ又はターンオンすることで、半導体スイッチ4a及び半導体スイッチ4bのオン状態とオフ状態とを切り替える。これにより、半導体ブリッジ回路4は、交流出力端子4cに接続されたモータ等の誘導性負荷に直流電源11の電力を供給し駆動する。直流電源11は、例えばコンデンサである。その際、ターンオン動作時において、半導体ブリッジ回路4は、スナバ回路2のリアクトル21a(後述する)によりゼロ電流スイッチング(ZCS:Zero Current Switching)が実施される。一方、ターンオフ動作時において、半導体ブリッジ回路4は、スナバ回路2のコンデンサ26(後述する)によりゼロ電圧スイッチング(ZVS:Zero Voltage Switching)が実施される。   The semiconductor bridge circuit 4 includes a semiconductor switch 4a and a semiconductor switch 4b. The semiconductor switch 4a is connected in series with the semiconductor switch 4b. An AC output terminal 4c that is an output terminal of the semiconductor bridge circuit 4 is connected to a series connection point between the semiconductor switch 4a and the semiconductor switch 4b. A load such as a motor is connected to the AC output terminal 4c. The semiconductor bridge circuit 4 switches between the on state and the off state of the semiconductor switch 4a and the semiconductor switch 4b by turning off or turning on the semiconductor switch 4a or the semiconductor switch 4b. Thereby, the semiconductor bridge circuit 4 supplies and drives the power of the DC power supply 11 to an inductive load such as a motor connected to the AC output terminal 4c. The DC power supply 11 is a capacitor, for example. At this time, in the turn-on operation, the semiconductor bridge circuit 4 is subjected to zero current switching (ZCS) by a reactor 21a (described later) of the snubber circuit 2. On the other hand, during the turn-off operation, the semiconductor bridge circuit 4 is subjected to zero voltage switching (ZVS) by a capacitor 26 (described later) of the snubber circuit 2.

半導体スイッチ4aは、スイッチ素子42a及びダイオード41aを有している。スイッチ素子42aは、例えばバイポーラトランジスタ、MOSFET(metal-oxide-semiconductor field-effect transistor)、IGBT(Insulated Gate Bipolar Transistor)等である。スイッチ素子42aは、ダイオード41aに対して並列に接続されている。半導体スイッチ4bは、スイッチ素子42b及びダイオード41bを有している。スイッチ素子42bは、例えばバイポーラトランジスタ、MOSFET、IGBT等である。スイッチ素子42bは、ダイオード41bに対して並列に接続されている。半導体ブリッジ回路4の正極端子4dは、ダイオード41aのカソードに接続されている。半導体ブリッジ回路4の負極端子4eは、ダイオード41bのアノードに接続されている。   The semiconductor switch 4a has a switch element 42a and a diode 41a. The switch element 42a is, for example, a bipolar transistor, a MOSFET (metal-oxide-semiconductor field-effect transistor), an IGBT (Insulated Gate Bipolar Transistor), or the like. The switch element 42a is connected in parallel to the diode 41a. The semiconductor switch 4b has a switch element 42b and a diode 41b. The switch element 42b is, for example, a bipolar transistor, a MOSFET, or an IGBT. The switch element 42b is connected in parallel to the diode 41b. The positive terminal 4d of the semiconductor bridge circuit 4 is connected to the cathode of the diode 41a. The negative terminal 4e of the semiconductor bridge circuit 4 is connected to the anode of the diode 41b.

スナバ回路2は、リアクトル21a、コンデンサ22a、コンデンサ22b、ダイオード直列接続回路23、コンデンサ26、LD直列回路10及びLD直列回路20を備えている。
リアクトル21aは、直流電源正極端子1aと半導体ブリッジ回路4の正極端子4dとの間に接続されている。すなわち、リアクトル21aは、一端が直流電源正極端子1aに接続され、他端が正極端子4dに接続されている。
The snubber circuit 2 includes a reactor 21a, a capacitor 22a, a capacitor 22b, a diode series connection circuit 23, a capacitor 26, an LD series circuit 10, and an LD series circuit 20.
The reactor 21 a is connected between the DC power supply positive terminal 1 a and the positive terminal 4 d of the semiconductor bridge circuit 4. That is, the reactor 21a has one end connected to the DC power source positive terminal 1a and the other end connected to the positive terminal 4d.

コンデンサ22aは、一端が半導体ブリッジ回路4の正極端子4d及びリアクトル21aの他端に接続され、他端がダイオード直列接続回路23の一端に接続されている。   One end of the capacitor 22 a is connected to the positive terminal 4 d of the semiconductor bridge circuit 4 and the other end of the reactor 21 a, and the other end is connected to one end of the diode series connection circuit 23.

コンデンサ22bは、一端が半導体ブリッジ回路4の負極端子4eに接続されている。コンデンサ22bは、他端がダイオード直列接続回路23の他端に接続されている。   One end of the capacitor 22 b is connected to the negative terminal 4 e of the semiconductor bridge circuit 4. The other end of the capacitor 22 b is connected to the other end of the diode series connection circuit 23.

ダイオード直列接続回路23は、ダイオード23a及びダイオード23bを備えている。ダイオード23aは、ダイオード23bに対して直列に接続されている。すなわち、ダイオード23aは、カソードがダイオード23bのアノードに接続されている。ダイオード23aは、アノードがコンデンサ22aの他端に接続されている。ダイオード23bは、カソードがコンデンサ22bの他端に接続されている。   The diode series connection circuit 23 includes a diode 23a and a diode 23b. The diode 23a is connected in series with the diode 23b. That is, the cathode of the diode 23a is connected to the anode of the diode 23b. The anode of the diode 23a is connected to the other end of the capacitor 22a. The diode 23b has a cathode connected to the other end of the capacitor 22b.

コンデンサ26は、ダイオード23a及びダイオード23bの直列接続点と、半導体ブリッジ回路4の交流出力端子4cとの間に接続されている。コンデンサ26は、自身に蓄えられた電荷を放電することにより、交流出力端子4cにおける出力電圧の急峻な電圧変化dv/dtを抑制する。   The capacitor 26 is connected between the series connection point of the diode 23 a and the diode 23 b and the AC output terminal 4 c of the semiconductor bridge circuit 4. The capacitor 26 suppresses a steep voltage change dv / dt of the output voltage at the AC output terminal 4c by discharging the electric charge stored therein.

LD直列回路10は、ダイオード24a及びリアクトル25aを備えている。ダイオード24aは、リアクトル25aに対して直列に接続されている。ダイオード24aは、アノードがダイオード23bのカソードに接続され、カソードがリアクトル25aの一端に接続されている。リアクトル25aは、他端がリアクトル21aの他端に接続されている。
リアクトル25aは、コンデンサ22bに蓄えられた電荷をLD直列回路10を介して交流出力端子4cに回生する際に、その回生時の電流の急峻な電流変化di/dtを抑制する。
The LD series circuit 10 includes a diode 24a and a reactor 25a. The diode 24a is connected in series with the reactor 25a. The diode 24a has an anode connected to the cathode of the diode 23b and a cathode connected to one end of the reactor 25a. Reactor 25a has the other end connected to the other end of reactor 21a.
When the reactor 25a regenerates the electric charge stored in the capacitor 22b to the AC output terminal 4c via the LD series circuit 10, the reactor 25a suppresses a steep current change di / dt of the current during the regeneration.

LD直列回路20は、ダイオード24b及びリアクトル25bを備えている。ダイオード24bは、リアクトル25bに対して直列に接続されている。ダイオード24bは、カソードがダイオード23aのアノードに接続されている。ダイオード24aは、アノードがリアクトル25bの一端に接続されている。リアクトル25bは、他端が負極端子4eに接続されている。
リアクトル25bは、コンデンサ22aに蓄えられた電荷をLD直列回路20を介して交流出力端子4cに回生する際に、その回生時の電流の急峻な電流変化di/dtを抑制する。
The LD series circuit 20 includes a diode 24b and a reactor 25b. The diode 24b is connected in series with the reactor 25b. The diode 24b has a cathode connected to the anode of the diode 23a. The diode 24a has an anode connected to one end of the reactor 25b. The other end of the reactor 25b is connected to the negative electrode terminal 4e.
When reactor 25b regenerates the electric charge stored in capacitor 22a to AC output terminal 4c via LD series circuit 20, reactor 25b suppresses a steep current change di / dt of the current during the regeneration.

次に、本実施形態のスナバ回路2の動作について説明する。
まず、本実施形態のスナバ回路2における、半導体スイッチ4aがON状態、且つ半導体スイッチ4bがOFF状態から、半導体スイッチ4aがターンオフする動作について説明する。
半導体スイッチ4aがON状態、且つ半導体スイッチ4bがOFF状態である場合、直流電源11からの電流(以下、「出力電流」という。)は、直流電源11→直流電源正極端子1a→リアクトル21a→半導体スイッチ4a→交流出力端子4cの経路で流れている。そして、出力電流は、交流出力端子4cからモータ等の負荷に出力される。このとき、リアクトル21aに出力電流が流れるため、リアクトル21aにエネルギーが蓄積される。このとき、半導体スイッチ4aがON状態であるため、コンデンサ26には、電力が充電されていることになる。
Next, the operation of the snubber circuit 2 of this embodiment will be described.
First, an operation of turning off the semiconductor switch 4a from the semiconductor switch 4a in the snubber circuit 2 of the present embodiment when the semiconductor switch 4a is in the ON state and the semiconductor switch 4b is in the OFF state will be described.
When the semiconductor switch 4a is in the ON state and the semiconductor switch 4b is in the OFF state, the current from the DC power source 11 (hereinafter referred to as “output current”) is DC power source 11 → DC power source positive terminal 1a → reactor 21a → semiconductor. It flows through the path of the switch 4a → the AC output terminal 4c. The output current is output from the AC output terminal 4c to a load such as a motor. At this time, since an output current flows through the reactor 21a, energy is accumulated in the reactor 21a. At this time, since the semiconductor switch 4a is in the ON state, the capacitor 26 is charged with electric power.

半導体スイッチ4aがON状態、且つ半導体スイッチ4bがOFF状態から半導体スイッチ4aをターンオフする。出力電流は、ターンオフの過渡期において、直流電源11→直流電源正極端子1a→リアクトル21a→コンデンサ22a→ダイオード23a→コンデンサ26→交流出力端子4cの経路に転流する。これにより、リアクトル21aに蓄積されたエネルギーは、コンデンサ22a及び22bに蓄えられる。したがって、コンデンサ22a及びコンデンサ22bの電圧は、蓄積されたエネルギーにより上昇する。   The semiconductor switch 4a is turned off when the semiconductor switch 4a is in the ON state and the semiconductor switch 4b is in the OFF state. The output current commutates in the turn-off transition period in the path of DC power supply 11 → DC power supply positive terminal 1a → reactor 21a → capacitor 22a → diode 23a → capacitor 26 → AC output terminal 4c. Thereby, the energy stored in the reactor 21a is stored in the capacitors 22a and 22b. Therefore, the voltage of the capacitor 22a and the capacitor 22b rises due to the stored energy.

交流出力端子4cは、半導体スイッチ4aをターンオフすることにより電圧が低下する。その際、コンデンサ26に蓄えられた電力が放出される。したがって、交流出力端子4cの電位は、コンデンサ26の放電により、電圧変化dv/dtが抑制されながら半導体ブリッジ回路4の正極側電位から負極側電位まで下がる。すなわち、半導体スイッチ4aのターンオフ動作において、コンデンサ26の放電に伴い、交流出力端子4cの電位の急峻な電圧変化dv/dtを抑制する、ZVSによるソフトスイッチングが実現される。   The voltage of the AC output terminal 4c is lowered by turning off the semiconductor switch 4a. At that time, the electric power stored in the capacitor 26 is released. Therefore, the potential of the AC output terminal 4c is lowered from the positive potential of the semiconductor bridge circuit 4 to the negative potential while the voltage change dv / dt is suppressed by the discharge of the capacitor 26. That is, in the turn-off operation of the semiconductor switch 4a, soft switching by ZVS that suppresses a steep voltage change dv / dt of the potential of the AC output terminal 4c with the discharge of the capacitor 26 is realized.

また、交流出力端子4cの電位が半導体ブリッジ回路4の正極側電位から負極側電位まで下がるまでに、コンデンサ26から交流出力端子4cに流れていた出力電流は、さらにダイオード23b→コンデンサ22b→半導体スイッチ4b→交流出力端子4cに転流する。そして、最終的には、出力電流は、直流電源11→直流電源負極端子1b→半導体スイッチ4b→交流出力端子4cの経路で流れ、半導体スイッチ4aのターンオフ動作に伴う転流動作は完了する。   Further, the output current flowing from the capacitor 26 to the AC output terminal 4c until the potential of the AC output terminal 4c drops from the positive side potential to the negative side potential of the semiconductor bridge circuit 4 is further reduced to the diode 23b → the capacitor 22b → the semiconductor switch. 4b → commutates to AC output terminal 4c. Finally, the output current flows through the path of DC power supply 11 → DC power supply negative terminal 1b → semiconductor switch 4b → AC output terminal 4c, and the commutation operation accompanying the turn-off operation of the semiconductor switch 4a is completed.

次に、本実施形態のスナバ回路2における、半導体スイッチ4a及び半導体スイッチ4bがOFF状態から、半導体スイッチ4aがターンオンする動作について説明する。
次に、半導体スイッチ4aをOFF状態から再度ターンオンすると、交流出力端子4cからの出力電流は、上述した直流電源11→直流電源負極端子1b→半導体スイッチ4b→交流出力端子4cの経路だけでなく、以下に示す3つの経路にも流れる。1つ目は、リアクトル25b→ダイオード24b→コンデンサ22a→半導体スイッチ4aの第1の経路である。2つ目は、コンデンサ22b→ダイオード24a→リアクトル25a→半導体スイッチ4aの第2の経路である。3つ目は、直流電源11→直流電源正極端子1a→リアクトル21a→半導体スイッチ4aの経路である。
Next, the operation in which the semiconductor switch 4a is turned on from the OFF state of the semiconductor switch 4a and the semiconductor switch 4b in the snubber circuit 2 of the present embodiment will be described.
Next, when the semiconductor switch 4a is turned on again from the OFF state, the output current from the AC output terminal 4c is not only the path of the DC power supply 11 → DC power supply negative terminal 1b → semiconductor switch 4b → AC output terminal 4c described above, It also flows through the following three routes. The first is a first path of reactor 25b → diode 24b → capacitor 22a → semiconductor switch 4a. The second is a second path of capacitor 22b → diode 24a → reactor 25a → semiconductor switch 4a. The third is a path of DC power supply 11 → DC power supply positive terminal 1a → reactor 21a → semiconductor switch 4a.

第1の経路は、半導体スイッチ4aのターンオフ動作時において、コンデンサ22aに蓄えられたエネルギーを交流出力端子4c側に回生するための経路である。第2の経路は、半導体スイッチ4aのターンオフ動作時において、コンデンサ22bに蓄えられたエネルギーを交流出力端子4c側に回生するための経路である。   The first path is a path for regenerating the energy stored in the capacitor 22a to the AC output terminal 4c side during the turn-off operation of the semiconductor switch 4a. The second path is a path for regenerating energy stored in the capacitor 22b toward the AC output terminal 4c when the semiconductor switch 4a is turned off.

この時、半導体スイッチ4aのターンオン電流は、リアクトル21a、リアクトル25a、リアクトル25bのいずれかを経由する。そのため、半導体スイッチ4aのターンオン電流は、電流変化di/dtの急峻な変化が抑制されながらゆるやかに上昇する。一方、半導体スイッチ4bに流れていた出力電流は、減少していく。   At this time, the turn-on current of the semiconductor switch 4a passes through any one of the reactor 21a, the reactor 25a, and the reactor 25b. Therefore, the turn-on current of the semiconductor switch 4a rises slowly while suppressing a steep change in the current change di / dt. On the other hand, the output current flowing through the semiconductor switch 4b decreases.

半導体スイッチ4bの電流が0になり、OFF状態となった後、コンデンサ26は、半導体スイッチ4aを介して流れる電流により充電される。そのため、交流出力端子4cの電位は、半導体ブリッジ回路4の負極側電位から正極側電位まで急峻な電圧変化dv/dtが抑制されながら上昇していく。すなわち、半導体スイッチ4aのターンオン動作において、半導体スイッチ4aのターンオン動作でのターンオン電流の急峻な電流変化dv/dtの変化を抑制する、ZCSによるソフトスイッチングが実現される。   After the current of the semiconductor switch 4b becomes 0 and is turned off, the capacitor 26 is charged by the current flowing through the semiconductor switch 4a. Therefore, the potential of the AC output terminal 4c rises while suppressing a steep voltage change dv / dt from the negative side potential to the positive side potential of the semiconductor bridge circuit 4. That is, in the turn-on operation of the semiconductor switch 4a, soft switching by ZCS that suppresses a change in the current change dv / dt of the steep turn-on current in the turn-on operation of the semiconductor switch 4a is realized.

そして、最終的に全ての出力電流は、直流電源11→リアクトル21a→半導体スイッチ4a→交流出力端子4cの経路で流れ、半導体スイッチ4aのターンオン動作に伴う転流動作は完了する。   Finally, all output current flows through the path of the DC power supply 11 → the reactor 21a → the semiconductor switch 4a → the AC output terminal 4c, and the commutation operation accompanying the turn-on operation of the semiconductor switch 4a is completed.

このように、前回のターンオフ時にコンデンサ22aとコンデンサ22bとに蓄えられ、コンデンサ電圧を上昇させたリアクトル21の電流エネルギーは、今回のターンオン動作の過程の中で出力電流の転流に伴い出力側に放出される。このため、スナバ回路2における電気エネルギーの損失を発生させずリアクトル21の電流エネルギーを出力側に回生することができる。さらに、半導体スイッチ4aのターンオンにより生じる半導体スイッチ4bのダイオード41bでの逆回復動作においても、上記電流変化di/dtの抑制と電圧変化dv/dtの抑制がされているためソフトスイッチングを実現している。
なお、出力電流が逆向きにおける半導体スイッチ4bのターンオンおよびターンオフ動作においても、回路の対称性より同様の効果が得られるため、詳細な説明は省略する。
Thus, the current energy of the reactor 21 that has been stored in the capacitors 22a and 22b at the time of the previous turn-off and has increased the capacitor voltage is transferred to the output side along with the commutation of the output current in the process of the current turn-on operation. Released. For this reason, the current energy of the reactor 21 can be regenerated to the output side without causing loss of electric energy in the snubber circuit 2. Further, in the reverse recovery operation at the diode 41b of the semiconductor switch 4b caused by the turn-on of the semiconductor switch 4a, soft switching is realized because the current change di / dt and the voltage change dv / dt are suppressed. Yes.
Note that the same effect can be obtained from the symmetry of the circuit even in the turn-on and turn-off operations of the semiconductor switch 4b in the reverse direction of the output current, and detailed description thereof will be omitted.

上述したように、本実施形態のスナバ回路2は、電流変化di/dt抑制手段であるリアクトル21aを半導体ブリッジ回路4と直流電源11との間に備える。また、急峻な電圧変化dv/dt抑制手段であるコンデンサ22a、22b及び26を半導体スイッチと並列に備える。これにより、電流変化di/dt抑制手段において蓄えられたエネルギーを前記半導体ブリッジ回路4のターンオフ時に急峻な電圧変化dv/dt抑制手段に一旦回収することができる。さらに急峻な電圧変化dv/dt抑制手段において蓄えられたエネルギーを半導体ブリッジ回路4のターンオン時に半導体ブリッジ回路4の交流側に抵抗要素や可制御半導体素子(スイッチ)を用いずに放出することができる。したがって、従来方式に比較してスナバ回路2における電気エネルギーの損失と部品点数の両方または一方を削減することができ、装置の小形、低価格化、低損失化に寄与する。さらにソフトスイッチング動作により、スナバ回路2から放出されるEMIノイズが原理的に少なくなるため、ハードスイッチング方式の一般的な方式に比較してEMI対策が容易になる。   As described above, the snubber circuit 2 according to the present embodiment includes the reactor 21 a that is a current change di / dt suppression unit between the semiconductor bridge circuit 4 and the DC power supply 11. Further, capacitors 22a, 22b and 26, which are steep voltage change dv / dt suppression means, are provided in parallel with the semiconductor switch. As a result, the energy stored in the current change di / dt suppressing means can be temporarily recovered by the steep voltage change dv / dt suppressing means when the semiconductor bridge circuit 4 is turned off. Further, the energy stored in the steep voltage change dv / dt suppressing means can be released to the AC side of the semiconductor bridge circuit 4 without using a resistance element or a controllable semiconductor element (switch) when the semiconductor bridge circuit 4 is turned on. . Therefore, the loss of electrical energy and / or the number of parts in the snubber circuit 2 can be reduced as compared with the conventional method, which contributes to the downsizing, cost reduction, and loss reduction of the device. Furthermore, since the EMI noise emitted from the snubber circuit 2 is reduced in principle by the soft switching operation, the countermeasure against EMI becomes easier as compared with the general method of the hard switching method.

(第2の実施形態)
以下、第2の実施形態におけるスナバ回路2Aについて、図面を用いて説明する。図2は、本発明の第2の実施形態におけるスナバ回路2Aの構成例を示す図である。なお、第1の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
本実施形態のスナバ回路2Aは、第1の実施形態の構成に、リアクトル21Bをさらに備える。また、本実施形態のスナバ回路2Aは、第1の実施形態の構成のリアクトル25a及びリアクトル25bの接続位置を直流電源11の直流電源正極端子1aと直流電源負極端子1bに変更した構成である。
(Second Embodiment)
Hereinafter, the snubber circuit 2A in the second embodiment will be described with reference to the drawings. FIG. 2 is a diagram illustrating a configuration example of the snubber circuit 2A according to the second embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same structure as 1st Embodiment, and the description is abbreviate | omitted.
The snubber circuit 2A of the present embodiment further includes a reactor 21B in the configuration of the first embodiment. Further, the snubber circuit 2A of the present embodiment has a configuration in which the connection positions of the reactor 25a and the reactor 25b of the configuration of the first embodiment are changed to the DC power supply positive terminal 1a and the DC power supply negative terminal 1b of the DC power supply 11.

図2に示すように、スナバ回路2Aは、直流電源11及び半導体ブリッジ回路4との間に並列に接続されている。スナバ回路2Aは、半導体ブリッジ回路4の電圧や電流の急峻な立ち上がりを防止することで、半導体ブリッジ回路4のソフトスイッチング動作を実現する。   As shown in FIG. 2, the snubber circuit 2 </ b> A is connected in parallel between the DC power supply 11 and the semiconductor bridge circuit 4. The snubber circuit 2 </ b> A realizes a soft switching operation of the semiconductor bridge circuit 4 by preventing the voltage and current of the semiconductor bridge circuit 4 from rising sharply.

スナバ回路2Aは、リアクトル21A、リアクトル21B、コンデンサ22a、コンデンサ22b、ダイオード直列接続回路23、コンデンサ26、LD直列回路10及びLD直列回路20を備えている。
リアクトル21Aは、直流電源正極端子1aと半導体ブリッジ回路4の正極端子4dとの間に接続されている。また、リアクトル21Aは、コンデンサ22aの一端とLD直列回路10との間に接続されている。
The snubber circuit 2A includes a reactor 21A, a reactor 21B, a capacitor 22a, a capacitor 22b, a diode series connection circuit 23, a capacitor 26, an LD series circuit 10, and an LD series circuit 20.
The reactor 21 </ b> A is connected between the DC power supply positive terminal 1 a and the positive terminal 4 d of the semiconductor bridge circuit 4. Further, the reactor 21 </ b> A is connected between one end of the capacitor 22 a and the LD series circuit 10.

リアクトル21Bは、直流電源負極端子1bと半導体ブリッジ回路4の負極端子4eとの間に接続されている。すなわち、リアクトル21Bは、一端がLD直列回路20に接続されている。リアクトル21Bは、他端がコンデンサ22bの一端に接続されている。   The reactor 21 </ b> B is connected between the DC power supply negative terminal 1 b and the negative terminal 4 e of the semiconductor bridge circuit 4. That is, one end of the reactor 21 </ b> B is connected to the LD series circuit 20. Reactor 21B has the other end connected to one end of capacitor 22b.

LD直列回路10は、ダイオード24a及びリアクトル25aを備えている。ダイオード24aは、リアクトル25aに対して直列に接続されている。ダイオード24aは、アノードがダイオード23bのカソードに接続されている。ダイオード24aは、カソードがリアクトル25aの一端に接続されている。リアクトル25aは、他端がリアクトル21Aの一端に接続されている。   The LD series circuit 10 includes a diode 24a and a reactor 25a. The diode 24a is connected in series with the reactor 25a. The anode of the diode 24a is connected to the cathode of the diode 23b. The diode 24a has a cathode connected to one end of the reactor 25a. Reactor 25a has the other end connected to one end of reactor 21A.

LD直列回路20は、ダイオード24b及びリアクトル25bを備えている。ダイオード24bは、リアクトル25bに対して直列に接続されている。ダイオード24bは、カソードがダイオード23aのアノードに接続されている。ダイオード24aは、アノードがリアクトル25bの一端に接続されている。リアクトル25aは、他端がリアクトル21Bの一端に接続されている。   The LD series circuit 20 includes a diode 24b and a reactor 25b. The diode 24b is connected in series with the reactor 25b. The diode 24b has a cathode connected to the anode of the diode 23a. The diode 24a has an anode connected to one end of the reactor 25b. Reactor 25a has the other end connected to one end of reactor 21B.

次に、本実施形態のスナバ回路2Aの動作について説明する。
まず、本実施形態のスナバ回路2Aにおける、半導体スイッチ4aがON状態、且つ半導体スイッチ4bがOFF状態から、半導体スイッチ4aがターンオフする動作について説明する。
半導体スイッチ4aがON状態、且つ半導体スイッチ4bがOFF状態である場合、出力電流は、直流電源11→直流電源正極端子1a→リアクトル21A→半導体スイッチ4a→交流出力端子4cの経路で流れている。そして、出力電流は、交流出力端子4cからモータ等の負荷に出力される。このとき、リアクトル21Aに出力電流が流れるため、リアクトル21Aにエネルギーが蓄積される。このとき、半導体スイッチ4aがON状態であるため、コンデンサ26には、電力が充電されていることになる。
Next, the operation of the snubber circuit 2A of this embodiment will be described.
First, in the snubber circuit 2A of this embodiment, an operation in which the semiconductor switch 4a is turned off from the semiconductor switch 4a being turned on and the semiconductor switch 4b being turned off will be described.
When the semiconductor switch 4a is in the ON state and the semiconductor switch 4b is in the OFF state, the output current flows through the path of the DC power supply 11 → DC power supply positive terminal 1a → reactor 21A → semiconductor switch 4a → AC output terminal 4c. The output current is output from the AC output terminal 4c to a load such as a motor. At this time, since an output current flows through the reactor 21A, energy is accumulated in the reactor 21A. At this time, since the semiconductor switch 4a is in the ON state, the capacitor 26 is charged with electric power.

半導体スイッチ4aがON状態、且つ半導体スイッチ4bがOFF状態から半導体スイッチ4aをターンオフする。出力電流は、ターンオフの過渡期において、直流電源11→直流電源正極端子1a→リアクトル21A→コンデンサ22a→ダイオード23a→コンデンサ26→交流出力端子4cの経路に転流する。これにより、リアクトル21Aに蓄積されたエネルギーは、コンデンサ22a及びコンデンサ22bに蓄えられる。したがって、コンデンサ22a及びコンデンサ22bの電圧は、蓄積されたエネルギーにより上昇する。   The semiconductor switch 4a is turned off when the semiconductor switch 4a is in the ON state and the semiconductor switch 4b is in the OFF state. The output current commutates in the turn-off transition period in the path of DC power supply 11 → DC power supply positive terminal 1a → reactor 21A → capacitor 22a → diode 23a → capacitor 26 → AC output terminal 4c. Thereby, the energy stored in the reactor 21A is stored in the capacitor 22a and the capacitor 22b. Therefore, the voltage of the capacitor 22a and the capacitor 22b rises due to the stored energy.

交流出力端子4cは、半導体スイッチ4aをターンオフすることにより電圧が低下する。その際、コンデンサ26に蓄えられた電力が放出される。したがって、交流出力端子4cの電位は、コンデンサ26の放電により、急峻な電圧変化dv/dtが抑制されながら半導体ブリッジ回路4の正極側電位から負極側電位まで下がる。すなわち、半導体スイッチ4aのターンオフ動作において、コンデンサ26の放電に伴い、交流出力端子4cの電位の急峻な電圧変化dv/dtを抑制する、ZVSによるソフトスイッチングが実現される。   The voltage of the AC output terminal 4c is lowered by turning off the semiconductor switch 4a. At that time, the electric power stored in the capacitor 26 is released. Therefore, the potential of the AC output terminal 4c is lowered from the positive potential of the semiconductor bridge circuit 4 to the negative potential while the steep voltage change dv / dt is suppressed by the discharge of the capacitor 26. That is, in the turn-off operation of the semiconductor switch 4a, soft switching by ZVS that suppresses a steep voltage change dv / dt of the potential of the AC output terminal 4c with the discharge of the capacitor 26 is realized.

また、交流出力端子4cの電位が半導体ブリッジ回路4の正極側電位から負極側電位まで下がるまでに、コンデンサ26から交流出力端子4cに流れていた出力電流は、さらにダイオード23b→コンデンサ22b→半導体スイッチ4b→交流出力端子4cに転流する。そして、最終的には、出力電流は、直流電源11→直流電源負極端子1b→リアクトル21B→半導体スイッチ4b→交流出力端子4cの経路で流れ、半導体スイッチ4aのターンオフ動作に伴う転流動作は完了する。   Further, the output current flowing from the capacitor 26 to the AC output terminal 4c until the potential of the AC output terminal 4c drops from the positive side potential to the negative side potential of the semiconductor bridge circuit 4 is further reduced to the diode 23b → the capacitor 22b → the semiconductor switch. 4b → commutates to AC output terminal 4c. Finally, the output current flows through the path of DC power supply 11 → DC power supply negative terminal 1b → reactor 21B → semiconductor switch 4b → AC output terminal 4c, and the commutation operation accompanying the turn-off operation of the semiconductor switch 4a is completed. To do.

次に、本実施形態のスナバ回路2Aにおける、半導体スイッチ4a及び半導体スイッチ4bがOFF状態から、半導体スイッチ4aがターンオンする動作について説明する。
次に、半導体スイッチ4a及び半導体スイッチ4bがOFF状態から再度、半導体スイッチ4aをターンオンすると、出力電流は、上述した直流電源11→直流電源負極端子1b→リアクトル21B→半導体スイッチ4b→交流出力端子4cの経路だけでなく、以下に示す3つの経路にも流れる。1つ目は、リアクトル25b→ダイオード24b→コンデンサ22a→半導体スイッチ4aの第1の経路である。2つ目は、コンデンサ22b→ダイオード24a→リアクトル25a→半導体スイッチ4aの第2の経路である。3つ目は、直流電源11→直流電源正極端子1a→リアクトル21A→半導体スイッチ4aの経路である。
Next, an operation of turning on the semiconductor switch 4a from the semiconductor switch 4a and the semiconductor switch 4b in the snubber circuit 2A of the present embodiment from the OFF state will be described.
Next, when the semiconductor switch 4a and the semiconductor switch 4b are turned off again from the OFF state, when the semiconductor switch 4a is turned on again, the output current is the DC power supply 11 → DC power supply negative terminal 1b → reactor 21B → semiconductor switch 4b → AC output terminal 4c. In addition to this route, it also flows through the following three routes. The first is a first path of reactor 25b → diode 24b → capacitor 22a → semiconductor switch 4a. The second is a second path of capacitor 22b → diode 24a → reactor 25a → semiconductor switch 4a. The third is a path of DC power supply 11 → DC power supply positive terminal 1a → reactor 21A → semiconductor switch 4a.

第1の経路は、半導体スイッチ4aのターンオフ動作時において、コンデンサ22aに蓄えられたエネルギーを交流出力端子4c側に回生するための経路である。第2の経路は、半導体スイッチ4aのターンオフ動作時において、コンデンサ22bに蓄えられたエネルギーを交流出力端子4c側に回生するための経路である。   The first path is a path for regenerating the energy stored in the capacitor 22a to the AC output terminal 4c side during the turn-off operation of the semiconductor switch 4a. The second path is a path for regenerating energy stored in the capacitor 22b toward the AC output terminal 4c when the semiconductor switch 4a is turned off.

この時、半導体スイッチ4aのターンオン電流は、リアクトル21A、リアクトル21B、リアクトル25a、リアクトル25bのいずれかを経由する。そのため、半導体スイッチ4aのターンオン電流は、急峻な電流変化di/dtが抑制されながら上昇する。一方、半導体スイッチ4bに流れていた出力電流は、減少していく。   At this time, the turn-on current of the semiconductor switch 4a passes through any one of the reactor 21A, the reactor 21B, the reactor 25a, and the reactor 25b. Therefore, the turn-on current of the semiconductor switch 4a rises while suppressing the steep current change di / dt. On the other hand, the output current flowing through the semiconductor switch 4b decreases.

半導体スイッチ4bの電流が0になりOFF状態となった後、コンデンサ26は、半導体スイッチ4aを介して流れる電流により充電される。そのため、交流出力端子4cの電位は、半導体ブリッジ回路4の負極側電位から正極側電位まで急峻な電圧変化dv/dtが抑制されながら上昇していく。すなわち、半導体スイッチ4aのターンオン動作において、半導体スイッチ4aのターンオン動作でのターンオン電流の電流変化dv/dtを抑制する、ZCSによるソフトスイッチングが実現される。   After the current of the semiconductor switch 4b becomes 0 and becomes the OFF state, the capacitor 26 is charged by the current flowing through the semiconductor switch 4a. Therefore, the potential of the AC output terminal 4c rises while suppressing a steep voltage change dv / dt from the negative side potential to the positive side potential of the semiconductor bridge circuit 4. That is, in the turn-on operation of the semiconductor switch 4a, soft switching by ZCS that suppresses the current change dv / dt of the turn-on current in the turn-on operation of the semiconductor switch 4a is realized.

そして、最終的に全ての出力電流は、直流電源11→リアクトル21A→半導体スイッチ4a→交流出力端子4cの経路で流れ、半導体スイッチ4aのターンオン動作に伴う転流動作は完了する。   Finally, all output current flows through the path of the DC power source 11 → the reactor 21A → the semiconductor switch 4a → the AC output terminal 4c, and the commutation operation accompanying the turn-on operation of the semiconductor switch 4a is completed.

このように、前回のターンオフ時にコンデンサ22aとコンデンサ22bとに蓄えられ、コンデンサ電圧を上昇させたリアクトル21の電流エネルギーは、今回のターンオン動作の過程の中で出力電流の転流に伴い出力側に放出される。このため、スナバ回路2Aの損失を発生させずリアクトル21の電流エネルギーを出力側に回生することができる。さらに、半導体スイッチ4aのターンオンにより生じる半導体スイッチ4bのダイオード41bでの逆回復動作においても、上記電流変化di/dtの抑制と電圧変化dv/dtの抑制がされているためソフトスイッチングを実現している。
なお、出力電流が逆向きにおける半導体スイッチ4bのターンオンおよびターンオフ動作においても、回路の対称性より同様の効果が得られるため、詳細な説明は省略する。
Thus, the current energy of the reactor 21 that has been stored in the capacitors 22a and 22b at the time of the previous turn-off and has increased the capacitor voltage is transferred to the output side along with the commutation of the output current in the process of the current turn-on operation. Released. For this reason, the current energy of the reactor 21 can be regenerated to the output side without causing the loss of the snubber circuit 2A. Further, in the reverse recovery operation at the diode 41b of the semiconductor switch 4b caused by the turn-on of the semiconductor switch 4a, soft switching is realized because the current change di / dt and the voltage change dv / dt are suppressed. Yes.
Note that the same effect can be obtained from the symmetry of the circuit even in the turn-on and turn-off operations of the semiconductor switch 4b in the reverse direction of the output current, and detailed description thereof will be omitted.

上述したように、本実施形態のスナバ回路2Aは、電流変化di/dt抑制手段であるリアクトル21A及びリアクトル21Bを半導体ブリッジ回路4と直流電源11との間に備える。また、急峻な電圧変化dv/dt抑制手段であるコンデンサ22a、22b及び26を半導体スイッチと並列に備える。これにより、第1の実施形態と同様の効果を有する。   As described above, the snubber circuit 2 </ b> A of the present embodiment includes the reactor 21 </ b> A and the reactor 21 </ b> B that are current change di / dt suppression means between the semiconductor bridge circuit 4 and the DC power supply 11. Further, capacitors 22a, 22b and 26, which are steep voltage change dv / dt suppression means, are provided in parallel with the semiconductor switch. This has the same effect as the first embodiment.

(第3の実施形態)
以下、第3の実施形態におけるスナバ回路2Bについて、図面を用いて説明する。図3は、第3の実施形態におけるスナバ回路2Bの構成例を示す図である。なお、第1の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
本実施形態のスナバ回路2Bは、第1の実施形態の構成に、リアクトル25a及びリアクトル25bを2つの巻線(リアクトル27−1及びリアクトル27−2)を備える1つのリアクトル27に変更した構成である。なお、第1の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
(Third embodiment)
Hereinafter, the snubber circuit 2B in the third embodiment will be described with reference to the drawings. FIG. 3 is a diagram illustrating a configuration example of the snubber circuit 2B according to the third embodiment. In addition, the same code | symbol is attached | subjected to the same structure as 1st Embodiment, and the description is abbreviate | omitted.
The snubber circuit 2B of the present embodiment has a configuration in which the reactor 25a and the reactor 25b are changed to a single reactor 27 including two windings (reactor 27-1 and reactor 27-2) in the configuration of the first embodiment. is there. In addition, the same code | symbol is attached | subjected to the same structure as 1st Embodiment, and the description is abbreviate | omitted.

図3に示すように、スナバ回路2Bは、直流電源11及び半導体ブリッジ回路4との間に並列に接続されている。スナバ回路2Bは、半導体ブリッジ回路4の電圧や電流の急峻な立ち上がりを防止することで、半導体ブリッジ回路4のソフトスイッチング動作を実現する。   As shown in FIG. 3, the snubber circuit 2 </ b> B is connected in parallel between the DC power supply 11 and the semiconductor bridge circuit 4. The snubber circuit 2B realizes a soft switching operation of the semiconductor bridge circuit 4 by preventing the voltage and current of the semiconductor bridge circuit 4 from rising sharply.

スナバ回路2Bは、リアクトル21a、コンデンサ22a、コンデンサ22b、ダイオード直列接続回路23、コンデンサ26、リアクトル27、ダイオード24a及びダイオード24bを備えている。   The snubber circuit 2B includes a reactor 21a, a capacitor 22a, a capacitor 22b, a diode series connection circuit 23, a capacitor 26, a reactor 27, a diode 24a, and a diode 24b.

リアクトル27は、リアクトル27−1及びリアクトル27−2を備えている。リアクトル27は、リアクトル27−1及びリアクトル27−2の鉄心を共通化したリアクトルである。   The reactor 27 includes a reactor 27-1 and a reactor 27-2. The reactor 27 is a reactor in which the cores of the reactor 27-1 and the reactor 27-2 are made common.

ダイオード24aは、リアクトル25aに対して直列に接続されている。ダイオード24aは、アノードがダイオード23bのカソードに接続されている。ダイオード24aは、カソードがリアクトル27−1の一端に接続されている。リアクトル27−1は、他端がリアクトル21aの他端に接続されている。
リアクトル27−1は、コンデンサ22bに蓄えられた電荷をダイオード24a及びリアクトル27−1を介して交流出力端子4cに回生する際に、その回生時の電流の急峻な電流変化di/dtを抑制する。
The diode 24a is connected in series with the reactor 25a. The anode of the diode 24a is connected to the cathode of the diode 23b. The diode 24a has a cathode connected to one end of the reactor 27-1. Reactor 27-1 has the other end connected to the other end of reactor 21a.
When reactor 27-1 regenerates the electric charge stored in capacitor 22b to AC output terminal 4c via diode 24a and reactor 27-1, it suppresses a steep current change di / dt of the current during the regeneration. .

ダイオード24bは、リアクトル27−2に対して直列に接続されている。ダイオード24bは、カノードがダイオード23aのアノードに接続されている。ダイオード24aは、アノードがリアクトル27−2の一端に接続されている。リアクトル27−2は、他端が負極端子4eに接続されている。
リアクトル27−2は、コンデンサ22aに蓄えられた電荷をダイオード24b及びリアクトル27−2を介して交流出力端子4cに回生する際に、その回生時の電流の急峻な電流変化di/dtを抑制する。
なお、本実施形態のスナバ回路2Bの動作については、第1の実施形態と同様であるため説明を省略する。
The diode 24b is connected in series with the reactor 27-2. The diode 24b has a node connected to the anode of the diode 23a. The anode of the diode 24a is connected to one end of the reactor 27-2. The other end of the reactor 27-2 is connected to the negative electrode terminal 4e.
When reactor 27-2 regenerates the electric charge stored in capacitor 22a to AC output terminal 4c via diode 24b and reactor 27-2, reactor 27-2 suppresses a steep current change di / dt of the current during the regeneration. .
Note that the operation of the snubber circuit 2B of the present embodiment is the same as that of the first embodiment, and thus the description thereof is omitted.

上述したように、本実施形態のスナバ回路2Bは、電流変化di/dt抑制手段であるリアクトル21aを半導体ブリッジ回路4と直流電源11との間に備える。また、急峻な電圧変化dv/dt抑制手段であるコンデンサ22a、22b及び26を半導体スイッチと並列に備える。これにより、第1の実施形態と同様の効果を有する。また、本実施形態のスナバ回路2Bは、第1の実施形態の構成に、リアクトル25a及びリアクトル25bを2つの巻線(リアクトル27−1及びリアクトル27−2)を備える1つのリアクトル27に変更した構成である。したがって、本実施形態のスナバ回路2Bは、第1の実施形態と比較して、回路の小形及び低価格化が可能となる。   As described above, the snubber circuit 2 </ b> B of the present embodiment includes the reactor 21 a that is a current change di / dt suppression unit between the semiconductor bridge circuit 4 and the DC power supply 11. Further, capacitors 22a, 22b and 26, which are steep voltage change dv / dt suppression means, are provided in parallel with the semiconductor switch. This has the same effect as the first embodiment. Moreover, the snubber circuit 2B of this embodiment changed the reactor 25a and the reactor 25b into one reactor 27 provided with two windings (reactor 27-1 and reactor 27-2) in the structure of 1st Embodiment. It is a configuration. Therefore, the snubber circuit 2B of the present embodiment can be made smaller and less expensive than the first embodiment.

(第4の実施形態)
以下、第4の実施形態におけるスナバ回路2Cについて、図面を用いて説明する。図4は、第4の実施形態におけるスナバ回路2Cの構成例を示す図である。なお、第1の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
本実施形態のスナバ回路2Cは、第1の実施形態の構成のリアクトル21aが省略された構成である。ただし、本実施形態のスナバ回路2Cは、実際のスナバ回路を製作する場合において、配線(配電線)に存在するストレイインダクタンス成分28aと28bを構成要素として取り込んでいる。このストレイインダクタンス成分28aと28bの調整のためには、半導体ブリッジ回路4とスナバ回路2Cとは互いに直近に配置される。また、スナバ回路2Cと直流電源11との間は長く配線される。
(Fourth embodiment)
Hereinafter, the snubber circuit 2C in the fourth embodiment will be described with reference to the drawings. FIG. 4 is a diagram illustrating a configuration example of the snubber circuit 2C according to the fourth embodiment. In addition, the same code | symbol is attached | subjected to the same structure as 1st Embodiment, and the description is abbreviate | omitted.
The snubber circuit 2C of the present embodiment has a configuration in which the reactor 21a of the configuration of the first embodiment is omitted. However, the snubber circuit 2C of the present embodiment takes in the stray inductance components 28a and 28b existing in the wiring (distribution line) as components when manufacturing an actual snubber circuit. In order to adjust the stray inductance components 28a and 28b, the semiconductor bridge circuit 4 and the snubber circuit 2C are arranged closest to each other. In addition, the snubber circuit 2C and the DC power supply 11 are wired long.

スナバ回路2Cは、ストレイインダクタンス成分28a、ストレイインダクタンス成分28b、コンデンサ22a、コンデンサ22b、ダイオード直列接続回路23、コンデンサ26、LD直列回路10及びLD直列回路20を備えている。   The snubber circuit 2C includes a stray inductance component 28a, a stray inductance component 28b, a capacitor 22a, a capacitor 22b, a diode series connection circuit 23, a capacitor 26, an LD series circuit 10, and an LD series circuit 20.

ストレイインダクタンス成分28aは、直流電源正極端子1aと半導体ブリッジ回路4の正極端子4dとの間に接続されている。すなわち、ストレイインダクタンス成分28aは、一端が直流電源正極端子1aに接続されている。ストレイインダクタンス成分28aは、他端が正極端子4dに接続されている。   The stray inductance component 28 a is connected between the DC power source positive terminal 1 a and the positive terminal 4 d of the semiconductor bridge circuit 4. That is, one end of the stray inductance component 28a is connected to the DC power source positive terminal 1a. The other end of the stray inductance component 28a is connected to the positive terminal 4d.

ストレイインダクタンス成分28bは、直流電源負極端子1bと半導体ブリッジ回路4の負極端子4eとの間に接続されている。すなわち、ストレイインダクタンス成分28bは、一端が直流電源負極端子1bに接続されている。ストレイインダクタンス成分28bは、他端が負極端子4eに接続されている。   The stray inductance component 28 b is connected between the DC power source negative terminal 1 b and the negative terminal 4 e of the semiconductor bridge circuit 4. That is, one end of the stray inductance component 28b is connected to the DC power source negative terminal 1b. The other end of the stray inductance component 28b is connected to the negative electrode terminal 4e.

コンデンサ22aは、一端が半導体ブリッジ回路4の正極端子4d及びストレイインダクタンス成分28aの他端に接続されている。コンデンサ22aは、他端がダイオード直列接続回路23の一端に接続されている。   One end of the capacitor 22a is connected to the positive terminal 4d of the semiconductor bridge circuit 4 and the other end of the stray inductance component 28a. The other end of the capacitor 22 a is connected to one end of the diode series connection circuit 23.

コンデンサ22bは、一端が半導体ブリッジ回路4の負極端子4e及びストレイインダクタンス成分28bの他端に接続されている。コンデンサ22bは、他端がダイオード直列接続回路23の他端に接続されている。   One end of the capacitor 22b is connected to the negative terminal 4e of the semiconductor bridge circuit 4 and the other end of the stray inductance component 28b. The other end of the capacitor 22 b is connected to the other end of the diode series connection circuit 23.

リアクトル25aは、他端がストレイインダクタンス成分28aの他端に接続されている。リアクトル25bは、他端がストレイインダクタンス成分28bの他端に接続されている。
なお、本実施形態のスナバ回路2Cの動作については、第1の実施形態と同様であるため説明を省略する。
The other end of the reactor 25a is connected to the other end of the stray inductance component 28a. The other end of the reactor 25b is connected to the other end of the stray inductance component 28b.
Note that the operation of the snubber circuit 2C of this embodiment is the same as that of the first embodiment, and a description thereof will be omitted.

上述したように、本実施形態のスナバ回路2Cは、電流変化di/dt抑制手段として配線に存在するストレイインダクタンス成分28aと28bとを構成要素として取り込んでいる。また、急峻な電圧変化dv/dt抑制手段であるコンデンサ22a、22b及び26を半導体スイッチと並列に備える。これにより、第1の実施形態と同様の効果を有する。   As described above, the snubber circuit 2C of the present embodiment incorporates the stray inductance components 28a and 28b existing in the wiring as current change di / dt suppressing means. Further, capacitors 22a, 22b and 26, which are steep voltage change dv / dt suppression means, are provided in parallel with the semiconductor switch. This has the same effect as the first embodiment.

以上述べた実施形態は全て本発明の実施形態を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様および変更態様で実施することができる。   The above-described embodiments are all illustrative of the embodiments of the present invention and are not limited to the embodiments, and the present invention can be implemented in various other modifications and changes.

2…スナバ回路、4、20…半導体ブリッジ回路、4a、4b…半導体スイッチ、10、20…LD直列回路、11…直流電源、21a…リアクトル、22a、22b、26…コンデンサ、23…ダイオード直列接続回路   2 ... Snubber circuit, 4, 20 ... Semiconductor bridge circuit, 4a, 4b ... Semiconductor switch, 10, 20 ... LD series circuit, 11 ... DC power supply, 21a ... Reactor, 22a, 22b, 26 ... Capacitor, 23 ... Diode series connection circuit

Claims (4)

直流電源の正極と負極との間に並列に接続される半導体ブリッジ回路において、
前記半導体ブリッジ回路と前記直流電源との間に接続され、前記半導体ブリッジ回路を構成する各半導体素子のターンオン時の急峻な電流変化di/dtを抑制するdi/dt抑制手段と、
前記各半導体素子と並列に各々備え、前記各半導体素子のターンオフ時の急峻な電圧変化dv/dtを抑制するdv/dt抑制手段と、
前記半導体素子のターンオン時にdi/dt抑制手段に蓄えられたエネルギーを前記半導体素子のターンオフ時に前記dv/dt抑制手段に一旦回収する回収手段と、
前記半導体素子のターンオフ時に前記dv/dt抑制手段において蓄えられたエネルギーを半導体素子のターンオン時に前記半導体ブリッジ回路の交流側に放出する放出手段と、
を備え、
前記di/dt抑制手段は、直流電源の正極と半導体ブリッジ回路の正極との間に接続された第1のリアクトルを有し、
前記dv/dt抑制手段は、前記半導体ブリッジ回路の正極にその一端が接続された第1のコンデンサと、前記半導体ブリッジ回路の負極にその一端が接続された第2のコンデンサと、前記半導体ブリッジ回路の交流出力端子に一端が接続された第3のコンデンサと、を有し、
前記回収手段は、前記第1のコンデンサの他端と前記第2のコンデンサの他端との間に接続された第1のダイオードと第2のダイオードとを有し、前記第1のダイオードと前記第2のダイオードとの直列接続点に前記第3のコンデンサの他端が接続されたダイオード直列回路を有し、
前記放出手段は、
前記第1のコンデンサと前記ダイオード直列回路との接続点と前記半導体ブリッジ回路の負極との間に接続された第3のダイオードと第3のリアクトルとを有する第1のLD直列回路と、前記第2のコンデンサと前記ダイオード直列回路との接続点と前記半導体ブリッジ回路の正極との間に接続された第4のダイオードと第4のリアクトルを有する第2のLD直列回路と、
を有することを特徴とするスナバ回路。
In the semiconductor bridge circuit connected in parallel between the positive electrode and the negative electrode of the DC power supply,
Di / dt suppressing means connected between the semiconductor bridge circuit and the direct current power source for suppressing a steep current change di / dt at turn-on of each semiconductor element constituting the semiconductor bridge circuit;
Dv / dt suppressing means that is provided in parallel with each of the semiconductor elements, and suppresses a steep voltage change dv / dt when the semiconductor elements are turned off;
Recovery means for temporarily recovering energy stored in the di / dt suppression means when the semiconductor element is turned on to the dv / dt suppression means when the semiconductor element is turned off;
An emission means for releasing energy stored in the dv / dt suppressing means when the semiconductor element is turned off to the alternating current side of the semiconductor bridge circuit when the semiconductor element is turned on;
Bei to give a,
The di / dt suppression means has a first reactor connected between the positive electrode of the DC power supply and the positive electrode of the semiconductor bridge circuit,
The dv / dt suppressing means includes a first capacitor having one end connected to the positive electrode of the semiconductor bridge circuit, a second capacitor having one end connected to the negative electrode of the semiconductor bridge circuit, and the semiconductor bridge circuit. A third capacitor having one end connected to the AC output terminal of
The recovery means includes a first diode and a second diode connected between the other end of the first capacitor and the other end of the second capacitor, and the first diode and the second diode A diode series circuit in which the other end of the third capacitor is connected to a series connection point with the second diode;
The discharge means is
A first LD series circuit having a third diode and a third reactor connected between a connection point between the first capacitor and the diode series circuit and a negative electrode of the semiconductor bridge circuit; A second LD series circuit having a fourth diode and a fourth reactor connected between a connection point of two capacitors and the diode series circuit and a positive electrode of the semiconductor bridge circuit;
Snubber circuit and having a.
直流電源の正極と負極との間に並列に接続される半導体ブリッジ回路において、
前記半導体ブリッジ回路と前記直流電源との間に接続され、前記半導体ブリッジ回路を構成する各半導体素子のターンオン時の急峻な電流変化di/dtを抑制するdi/dt抑制手段と、
前記各半導体素子と並列に各々備え、前記各半導体素子のターンオフ時の急峻な電圧変化dv/dtを抑制するdv/dt抑制手段と、
前記半導体素子のターンオン時にdi/dt抑制手段に蓄えられたエネルギーを前記半導体素子のターンオフ時に前記dv/dt抑制手段に一旦回収する回収手段と、
前記半導体素子のターンオフ時に前記dv/dt抑制手段において蓄えられたエネルギーを半導体素子のターンオン時に前記半導体ブリッジ回路の交流側に放出する放出手段と、
を備え、
前記di/dt抑制手段は、直流電源の正極と半導体ブリッジ回路の正極との間に接続された第1のリアクトルと、前記直流電源の負極と前記半導体ブリッジ回路の負極との間に接続された第2のリアクトルと、を有し、
前記dv/dt抑制手段は、前記半導体ブリッジ回路の正極にその一端が接続された第1のコンデンサと、前記半導体ブリッジ回路の負極にその一端が接続された第2のコンデンサと、前記半導体ブリッジ回路の交流出力端子に一端が接続された第3のコンデンサと、を有し、
前記回収手段は、前記第1のコンデンサの他端と前記第2のコンデンサの他端との間に接続された第1のダイオードと第2のダイオードとを有し、前記第1のダイオードと前記第2のダイオードとの直列接続点に前記第3のコンデンサの他端が接続されたダイオード直列回路を有し、
前記放出手段は、
前記第1のコンデンサと前記ダイオード直列回路との接続点と前記直流電源の負極の間に接続された第3のダイオードと第3のリアクトルを有する第1のLD直列回路と、
前記第2のコンデンサと前記ダイオード直列回路との接続点と前記直流電源の正極の間に接続された第4のダイオードと第4のリアクトルを有する第2のLD直列回路と、
を有することを特徴とするスナバ回路。
In the semiconductor bridge circuit connected in parallel between the positive electrode and the negative electrode of the DC power supply,
Di / dt suppressing means connected between the semiconductor bridge circuit and the direct current power source for suppressing a steep current change di / dt at turn-on of each semiconductor element constituting the semiconductor bridge circuit;
Dv / dt suppressing means that is provided in parallel with each of the semiconductor elements, and suppresses a steep voltage change dv / dt when the semiconductor elements are turned off;
Recovery means for temporarily recovering energy stored in the di / dt suppression means when the semiconductor element is turned on to the dv / dt suppression means when the semiconductor element is turned off;
An emission means for releasing energy stored in the dv / dt suppressing means when the semiconductor element is turned off to the alternating current side of the semiconductor bridge circuit when the semiconductor element is turned on;
With
The di / dt suppression means is connected between the first reactor connected between the positive electrode of the DC power supply and the positive electrode of the semiconductor bridge circuit, and between the negative electrode of the DC power supply and the negative electrode of the semiconductor bridge circuit. A second reactor,
The dv / dt suppressing means includes a first capacitor having one end connected to the positive electrode of the semiconductor bridge circuit, a second capacitor having one end connected to the negative electrode of the semiconductor bridge circuit, and the semiconductor bridge circuit. A third capacitor having one end connected to the AC output terminal of
The recovery means includes a first diode and a second diode connected between the other end of the first capacitor and the other end of the second capacitor, and the first diode and the second diode A diode series circuit in which the other end of the third capacitor is connected to a series connection point with the second diode;
The discharge means is
A first LD series circuit having a third diode and a third reactor connected between a connection point of the first capacitor and the diode series circuit and a negative electrode of the DC power supply;
A second LD series circuit having a fourth diode and a fourth reactor connected between a connection point of the second capacitor and the diode series circuit and a positive electrode of the DC power supply;
Features and be away snubber circuit to have a.
前記第3のリアクトル及び前記第4のリアクトルは、1つの鉄心に2つの巻線を備えた2巻線リアクトルにより構成されたことを特徴とする請求項又は請求項に記載のスナバ回路。 The third reactor and the fourth reactor, the snubber circuit according to claim 1 or claim 2, characterized in that it is composed of two winding-reactor having two windings on a single core. 前記第1のリアクトル及び前記第2のリアクトルが前記直流電源からの配電線によるインダクタンス成分であることを特徴とする請求項に記載のスナバ回路。 3. The snubber circuit according to claim 2 , wherein the first reactor and the second reactor are inductance components due to a distribution line from the DC power supply.
JP2014195335A 2014-09-25 2014-09-25 Snubber circuit Active JP6466121B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014195335A JP6466121B2 (en) 2014-09-25 2014-09-25 Snubber circuit
KR1020150067484A KR102389810B1 (en) 2014-09-25 2015-05-14 Snubber circuit
US14/825,404 US9531252B2 (en) 2014-09-25 2015-08-13 Snubber circuit
CN201510593726.5A CN105471244B (en) 2014-09-25 2015-09-17 Buffer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014195335A JP6466121B2 (en) 2014-09-25 2014-09-25 Snubber circuit

Publications (2)

Publication Number Publication Date
JP2016067151A JP2016067151A (en) 2016-04-28
JP6466121B2 true JP6466121B2 (en) 2019-02-06

Family

ID=55799775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014195335A Active JP6466121B2 (en) 2014-09-25 2014-09-25 Snubber circuit

Country Status (2)

Country Link
JP (1) JP6466121B2 (en)
KR (1) KR102389810B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210037892A (en) 2019-09-30 2021-04-07 주식회사 해랑에너지 operating method of snubber circuit having Power factor improvement and low loss

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632564B2 (en) * 1984-07-11 1994-04-27 株式会社富士電機総合研究所 Inverter device
NL8700918A (en) * 1987-04-16 1988-11-16 Holec Syst & Componenten SYMMETRICAL ELECTRIC SNUBBER CIRCUIT.
JPH0449862A (en) * 1990-06-15 1992-02-19 Mitsubishi Electric Corp Gto inverter device
JP3070964B2 (en) * 1991-04-05 2000-07-31 三菱電機株式会社 Inverter device
JPH05103481A (en) * 1991-10-04 1993-04-23 Mitsubishi Electric Corp Inverter
JP2002272141A (en) * 2001-03-09 2002-09-20 Hitachi Metals Ltd Bridged converter and dc-dc converter therewith
JP2004080880A (en) * 2002-08-13 2004-03-11 Fuji Electric Holdings Co Ltd Snubber circuit
KR20040080880A (en) 2003-05-19 2004-09-20 주식회사 오토스광학 Safety helmet with the bone-conduction receiver

Also Published As

Publication number Publication date
KR102389810B1 (en) 2022-04-21
KR20160036469A (en) 2016-04-04
JP2016067151A (en) 2016-04-28

Similar Documents

Publication Publication Date Title
CN205725436U (en) Gate drive circuit and bridge circuit including gate drive circuit
JP4432953B2 (en) Semiconductor power converter
CN104205592B (en) DC voltage converter
CN101253677A (en) Pulse resistors (disconnecting resistors) for frequency converters in the high voltage and high power ranges
JP2016144340A (en) Snubber circuit
JP5382535B2 (en) Power supply device for gate drive circuit
JP4930582B2 (en) Resonant power converter
JP6725328B2 (en) Gate drive circuit
JP6233330B2 (en) Power converter
CN105471244B (en) Buffer circuit
KR102090665B1 (en) Electric power conversion circuit
JP6466121B2 (en) Snubber circuit
JP2015154651A (en) Power conversion apparatus for railway vehicle, and method for controlling power conversion apparatus for railway vehicle
JP5838977B2 (en) AC / DC converter circuit
JP4265356B2 (en) DC-DC converter
JP2008206283A (en) Snubber circuit
EP2870688B1 (en) Improved switch protection i auxiliary resonant circuit
JP6274348B1 (en) Drive circuit and semiconductor module
JPH10209832A (en) Semiconductor switch circuit
JP2006087284A (en) Dc/dc converter
JP7154972B2 (en) INVERTER DEVICE, CONTROL METHOD AND CONTROL PROGRAM THEREOF
Moin et al. A Novel Method to Reduce Effect of Negative Gate Voltage Spike and Oscillation to Protect Gate Driver
JP6679967B2 (en) Driving device for semiconductor element
JP5741672B2 (en) Power conversion circuit
JP2009268305A (en) Surge voltage suppression circuit of switching device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190109

R150 Certificate of patent or registration of utility model

Ref document number: 6466121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250