JP6466121B2 - Snubber circuit - Google Patents
Snubber circuit Download PDFInfo
- Publication number
- JP6466121B2 JP6466121B2 JP2014195335A JP2014195335A JP6466121B2 JP 6466121 B2 JP6466121 B2 JP 6466121B2 JP 2014195335 A JP2014195335 A JP 2014195335A JP 2014195335 A JP2014195335 A JP 2014195335A JP 6466121 B2 JP6466121 B2 JP 6466121B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- reactor
- capacitor
- semiconductor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 204
- 239000003990 capacitor Substances 0.000 claims description 119
- 230000008859 change Effects 0.000 claims description 42
- 230000001629 suppression Effects 0.000 claims description 20
- 238000011084 recovery Methods 0.000 claims description 10
- 238000004804 winding Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000001172 regenerating effect Effects 0.000 description 4
- 230000008929 regeneration Effects 0.000 description 4
- 238000011069 regeneration method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- PMVSDNDAUGGCCE-TYYBGVCCSA-L Ferrous fumarate Chemical group [Fe+2].[O-]C(=O)\C=C\C([O-])=O PMVSDNDAUGGCCE-TYYBGVCCSA-L 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Description
本発明は、スナバ回路に関する。 The present invention relates to a snubber circuit.
従来、半導体ブリッジ回路は、入力される電圧や電流の急峻な立ち上がりにより半導体スイッチング素子が破壊するのを防ぐため、スナバ回路を用いたソフトスイッチング動作が行われている(特許文献1及び特許文献2)。
2. Description of the Related Art Conventionally, in a semiconductor bridge circuit, a soft switching operation using a snubber circuit is performed in order to prevent the semiconductor switching element from being destroyed due to a sudden rise in input voltage or current (
図5は、特許文献1に記載のスナバ回路を示す図である。図5に示すとおり、特許文献1に記載のスナバ回路は、リアクトル3a、3bとコンデンサ14a、14b及びコンデンサ6とダイオード7a、7bとチョッパ回路18a、18bとを有している。半導体ブリッジ回路20は、GTO(Gate Turn-Off thyristor)1a、1bとダイオード2a、2bとを有している。
FIG. 5 is a diagram showing a snubber circuit described in
GTO1a又はGTO1bのターンオン動作において、リアクトル3a及びリアクトル3bは、半導体ブリッジ回路20の出力端子Cの急峻な電流変化(di/dt)を抑制する。これにより、半導体ブリッジ回路20は、ZCS(Zero Current Switching)動作となる。また、GTO1a又はGTO1bのターンオフ時において、コンデンサ14a、コンデンサ14b及びコンデンサ6は、半導体ブリッジ回路20の出力端子Cの急峻な電圧変化(dv/dt)を抑制する。これにより、半導体ブリッジ回路20は、ZVS(Zero Voltage Switching)動作となる。
In the turn-on operation of the
上記一連のZCS及びZVS動作の中で、コンデンサ14a及びコンデンサ14bで吸収されたエネルギーは、補助スイッチ15a及び補助スイッ15bを備えたチョッパ回路18a及びチョッパ回路18bを用いて直流電源12a及び直流電源12bに回生される。
In the series of ZCS and ZVS operations, the energy absorbed by the
図6は、特許文献2に記載のスナバ回路を示す図である。図6に示すとおり、特許文献2に記載のスナバ回路は、リアクトル210a、210bとコンデンサ240a、240b及びコンデンサ30とダイオード230a、230bと抵抗220とを有している。半導体ブリッジ回路40は、IGBT(Insulated Gate Bipolar Transistor)410a、410b及びダイオード420a、420bを有している。
FIG. 6 is a diagram showing a snubber circuit described in
IGBT410a又はIGBT410bのターンオン動作において、リアクトル210a及びリアクトル210bは、半導体ブリッジ回路40の交流出力端子40eの急峻な電流変化(di/dt)を抑制する。これにより、半導体ブリッジ回路40は、ZCS動作となる。また、IGBT410a又はIGBT410bのターンオフ時において、コンデンサ240a、コンデンサ240b及びコンデンサ30は、半導体ブリッジ回路40の交流出力端子40eは、急峻な電圧変化(dv/dt)を抑制する。これにより、半導体ブリッジ回路40は、ZVS動作となる。
In the turn-on operation of the
上記一連のZCS及びZVS動作の中で、コンデンサ240aと240bで吸収されたエネルギーは、抵抗220を介して直流電源110に回生される。
In the series of ZCS and ZVS operations, energy absorbed by the
しかしながら、特許文献1に記載のスナバ回路では、スナバ回路のコンデンサに蓄えられたエネルギーを直流電源に回生するために、外部からの制御指令により制御される補助スイッチが必要である。したがって、スナバ回路の回路構成及びシステム構成が複雑かつ高価になる課題があった。また、特許文献2に記載のスナバ回路では、スナバ回路のコンデンサに蓄えられたエネルギーを直流電源に回生するために抵抗を使用しているため、その抵抗により損失が発生してしまう問題があった。
However, the snubber circuit described in
本発明は、このような事情に鑑みてなされたもので、その目的は、従来に比較して簡易な回路構成でかつ低損失化が可能なスナバ回路を提供することである。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a snubber circuit that has a simple circuit configuration and can reduce loss compared to the prior art.
本発明の一態様は、直流電源の正極と負極との間に並列に接続される半導体ブリッジ回路において、前記半導体ブリッジ回路と前記直流電源との間に接続され、前記半導体ブリッジ回路を構成する各半導体素子のターンオン時の急峻な電流変化di/dtを抑制するdi/dt抑制手段と、前記各半導体素子と並列に各々備え、前記各半導体素子のターンオフ時の急峻な電圧変化dv/dtを抑制するdv/dt抑制手段と、前記半導体素子のターンオン時にdi/dt抑制手段に蓄えられたエネルギーを前記半導体素子のターンオフ時に前記dv/dt抑制手段に一旦回収する回収手段と、前記半導体素子のターンオフ時に前記dv/dt抑制手段において蓄えられたエネルギーを半導体素子のターンオン時に前記半導体ブリッジ回路の交流側に放出する放出手段と、を備えることを特徴としたスナバ回路である。 One aspect of the present invention is a semiconductor bridge circuit connected in parallel between a positive electrode and a negative electrode of a DC power supply, and is connected between the semiconductor bridge circuit and the DC power supply, and constitutes the semiconductor bridge circuit. Di / dt suppression means for suppressing a steep current change di / dt at the time of turn-on of the semiconductor element and each of the semiconductor elements are provided in parallel, and a steep voltage change dv / dt at the time of turn-off of each semiconductor element is suppressed. A dv / dt suppression means for performing recovery, a recovery means for temporarily recovering energy stored in the di / dt suppression means when the semiconductor element is turned on to the dv / dt suppression means when the semiconductor element is turned off, and a turn-off of the semiconductor element. Sometimes the energy stored in the dv / dt suppression means is exchanged by the semiconductor bridge circuit when the semiconductor element is turned on. And release means for releasing the side, a snubber circuit which is characterized in that it comprises a.
また、本発明の一態様は、上述のスナバ回路であって、前記di/dt抑制手段は、直流電源の正極と半導体ブリッジ回路の正極との間に接続された第1のリアクトルを有し、前記dv/dt抑制手段は、前記半導体ブリッジ回路の正極にその一端が接続された第1のコンデンサと、前記半導体ブリッジ回路の負極にその一端が接続された第2のコンデンサと、前記半導体ブリッジ回路の交流出力端子に一端が接続された第3のコンデンサと、を有し、前記回収手段は、前記第1のコンデンサの他端と前記第2のコンデンサの他端との間に接続された第1のダイオードと第2のダイオードとを有し、前記第1のダイオードと前記第2のダイオードとの直列接続点に前記第3のコンデンサの他端が接続されたダイオード直列回路を有し、前記放出手段は、前記第1のコンデンサと前記ダイオード直列回路との接続点と前記半導体ブリッジ回路の負極との間に接続された第3のダイオードと第3のリアクトルとを有する第1のLD直列回路と、前記第2のコンデンサと前記ダイオード直列回路との接続点と前記半導体ブリッジ回路の正極との間に接続された第4のダイオードと第4のリアクトルを有する第2のLD直列回路と、を有する。 One aspect of the present invention is the above-described snubber circuit, wherein the di / dt suppression means includes a first reactor connected between a positive electrode of a DC power supply and a positive electrode of a semiconductor bridge circuit, The dv / dt suppressing means includes a first capacitor having one end connected to the positive electrode of the semiconductor bridge circuit, a second capacitor having one end connected to the negative electrode of the semiconductor bridge circuit, and the semiconductor bridge circuit. A third capacitor having one end connected to the AC output terminal, and the recovery means is connected between the other end of the first capacitor and the other end of the second capacitor. A diode series circuit including a first diode and a second diode, wherein the other end of the third capacitor is connected to a series connection point of the first diode and the second diode, Release The means includes: a first LD series circuit having a third diode and a third reactor connected between a connection point between the first capacitor and the diode series circuit and a negative electrode of the semiconductor bridge circuit; A fourth diode connected between a connection point between the second capacitor and the diode series circuit and a positive electrode of the semiconductor bridge circuit, and a second LD series circuit having a fourth reactor. .
また、本発明の一態様は、上述のスナバ回路であって、前記di/dt抑制手段は、直流電源の正極と半導体ブリッジ回路の正極との間に接続された第1のリアクトルと、前記直流電源の負極と前記半導体ブリッジ回路の負極との間に接続された第2のリアクトルと、を有し、前記dv/dt抑制手段は、前記半導体ブリッジ回路の正極にその一端が接続された第1のコンデンサと、前記半導体ブリッジ回路の負極にその一端が接続された第2のコンデンサと、前記半導体ブリッジ回路の交流出力端子に一端が接続された第3のコンデンサと、を有し、前記回収手段は、前記第1のコンデンサの他端と前記第2のコンデンサの他端との間に接続された第1のダイオードと第2のダイオードとを有し、前記第1のダイオードと前記第2のダイオードとの直列接続点に前記第3のコンデンサの他端が接続されたダイオード直列回路を有し、前記放出手段は、前記第1のコンデンサと前記ダイオード直列回路との接続点と前記直流電源の負極の間に接続された第3のダイオードと第3のリアクトルを有する第1のLD直列回路と、前記第2のコンデンサと前記ダイオード直列回路との接続点と前記直流電源の正極の間に接続された第4のダイオードと第4のリアクトルを有する第2のLD直列回路と、を有する。 One embodiment of the present invention is the above-described snubber circuit, wherein the di / dt suppressing means includes a first reactor connected between a positive electrode of a DC power supply and a positive electrode of the semiconductor bridge circuit; A second reactor connected between the negative electrode of the power source and the negative electrode of the semiconductor bridge circuit, and the dv / dt suppression means has a first end connected to the positive electrode of the semiconductor bridge circuit. And a second capacitor having one end connected to the negative electrode of the semiconductor bridge circuit, and a third capacitor having one end connected to the AC output terminal of the semiconductor bridge circuit, and the recovery means Comprises a first diode and a second diode connected between the other end of the first capacitor and the other end of the second capacitor, and the first diode and the second diode Dio A diode series circuit in which the other end of the third capacitor is connected to a series connection point with the power supply circuit, and the discharge means includes a connection point between the first capacitor and the diode series circuit, and the DC power supply. A first LD series circuit having a third diode and a third reactor connected between the negative electrodes, a connection point between the second capacitor and the diode series circuit, and a positive electrode of the DC power supply And a second LD series circuit having a fourth reactor.
また、本発明の一態様は、上述のスナバ回路であって、前記第3のリアクトル及び前記第4のリアクトルは、1つの鉄心に2つの巻線を備えた2巻線リアクトルにより構成される。 One embodiment of the present invention is the above-described snubber circuit, wherein the third reactor and the fourth reactor are configured by a two-winding reactor including two windings on one iron core.
また、本発明の一態様は、上述のスナバ回路であって、前記第1のリアクトル及び前記第2のリアクトルが前記直流電源からの配電線によるインダクタンス成分である。 One embodiment of the present invention is the above-described snubber circuit, in which the first reactor and the second reactor are inductance components by a distribution line from the DC power supply.
以上説明したように、本発明によれば、簡易な回路構成でかつ低損失化が可能なスナバ回路を提供することができる。 As described above, according to the present invention, it is possible to provide a snubber circuit having a simple circuit configuration and capable of reducing loss.
以下に、実施形態におけるスナバ回路を、図面を用いて説明する。
(第1の実施形態)
以下、第1の実施形態におけるスナバ回路2について、図面を用いて説明する。図1は、本発明の第1の実施形態におけるスナバ回路2の構成例を示す図である。
Below, the snubber circuit in embodiment is demonstrated using drawing.
(First embodiment)
Hereinafter, the
図1に示すように、スナバ回路2は、直流電源11及び半導体ブリッジ回路4との間に並列に接続されている。スナバ回路2は、半導体ブリッジ回路4の電圧や電流の急峻な立ち上がりを防止することで、半導体ブリッジ回路4のソフトスイッチング動作を実現する。
As shown in FIG. 1, the
半導体ブリッジ回路4は、半導体スイッチ4a及び半導体スイッチ4bを備えている。半導体スイッチ4aは、半導体スイッチ4bに直列に接続されている。半導体スイッチ4aと半導体スイッチ4bとの直列接続点には、半導体ブリッジ回路4の出力端子である交流出力端子4cが接続されている。交流出力端子4cには、モータ等の負荷が接続される。半導体ブリッジ回路4は、半導体スイッチ4a又は半導体スイッチ4bをターンオフ又はターンオンすることで、半導体スイッチ4a及び半導体スイッチ4bのオン状態とオフ状態とを切り替える。これにより、半導体ブリッジ回路4は、交流出力端子4cに接続されたモータ等の誘導性負荷に直流電源11の電力を供給し駆動する。直流電源11は、例えばコンデンサである。その際、ターンオン動作時において、半導体ブリッジ回路4は、スナバ回路2のリアクトル21a(後述する)によりゼロ電流スイッチング(ZCS:Zero Current Switching)が実施される。一方、ターンオフ動作時において、半導体ブリッジ回路4は、スナバ回路2のコンデンサ26(後述する)によりゼロ電圧スイッチング(ZVS:Zero Voltage Switching)が実施される。
The semiconductor bridge circuit 4 includes a
半導体スイッチ4aは、スイッチ素子42a及びダイオード41aを有している。スイッチ素子42aは、例えばバイポーラトランジスタ、MOSFET(metal-oxide-semiconductor field-effect transistor)、IGBT(Insulated Gate Bipolar Transistor)等である。スイッチ素子42aは、ダイオード41aに対して並列に接続されている。半導体スイッチ4bは、スイッチ素子42b及びダイオード41bを有している。スイッチ素子42bは、例えばバイポーラトランジスタ、MOSFET、IGBT等である。スイッチ素子42bは、ダイオード41bに対して並列に接続されている。半導体ブリッジ回路4の正極端子4dは、ダイオード41aのカソードに接続されている。半導体ブリッジ回路4の負極端子4eは、ダイオード41bのアノードに接続されている。
The
スナバ回路2は、リアクトル21a、コンデンサ22a、コンデンサ22b、ダイオード直列接続回路23、コンデンサ26、LD直列回路10及びLD直列回路20を備えている。
リアクトル21aは、直流電源正極端子1aと半導体ブリッジ回路4の正極端子4dとの間に接続されている。すなわち、リアクトル21aは、一端が直流電源正極端子1aに接続され、他端が正極端子4dに接続されている。
The
The reactor 21 a is connected between the DC power supply
コンデンサ22aは、一端が半導体ブリッジ回路4の正極端子4d及びリアクトル21aの他端に接続され、他端がダイオード直列接続回路23の一端に接続されている。
One end of the
コンデンサ22bは、一端が半導体ブリッジ回路4の負極端子4eに接続されている。コンデンサ22bは、他端がダイオード直列接続回路23の他端に接続されている。
One end of the
ダイオード直列接続回路23は、ダイオード23a及びダイオード23bを備えている。ダイオード23aは、ダイオード23bに対して直列に接続されている。すなわち、ダイオード23aは、カソードがダイオード23bのアノードに接続されている。ダイオード23aは、アノードがコンデンサ22aの他端に接続されている。ダイオード23bは、カソードがコンデンサ22bの他端に接続されている。
The diode
コンデンサ26は、ダイオード23a及びダイオード23bの直列接続点と、半導体ブリッジ回路4の交流出力端子4cとの間に接続されている。コンデンサ26は、自身に蓄えられた電荷を放電することにより、交流出力端子4cにおける出力電圧の急峻な電圧変化dv/dtを抑制する。
The
LD直列回路10は、ダイオード24a及びリアクトル25aを備えている。ダイオード24aは、リアクトル25aに対して直列に接続されている。ダイオード24aは、アノードがダイオード23bのカソードに接続され、カソードがリアクトル25aの一端に接続されている。リアクトル25aは、他端がリアクトル21aの他端に接続されている。
リアクトル25aは、コンデンサ22bに蓄えられた電荷をLD直列回路10を介して交流出力端子4cに回生する際に、その回生時の電流の急峻な電流変化di/dtを抑制する。
The
When the
LD直列回路20は、ダイオード24b及びリアクトル25bを備えている。ダイオード24bは、リアクトル25bに対して直列に接続されている。ダイオード24bは、カソードがダイオード23aのアノードに接続されている。ダイオード24aは、アノードがリアクトル25bの一端に接続されている。リアクトル25bは、他端が負極端子4eに接続されている。
リアクトル25bは、コンデンサ22aに蓄えられた電荷をLD直列回路20を介して交流出力端子4cに回生する際に、その回生時の電流の急峻な電流変化di/dtを抑制する。
The
When
次に、本実施形態のスナバ回路2の動作について説明する。
まず、本実施形態のスナバ回路2における、半導体スイッチ4aがON状態、且つ半導体スイッチ4bがOFF状態から、半導体スイッチ4aがターンオフする動作について説明する。
半導体スイッチ4aがON状態、且つ半導体スイッチ4bがOFF状態である場合、直流電源11からの電流(以下、「出力電流」という。)は、直流電源11→直流電源正極端子1a→リアクトル21a→半導体スイッチ4a→交流出力端子4cの経路で流れている。そして、出力電流は、交流出力端子4cからモータ等の負荷に出力される。このとき、リアクトル21aに出力電流が流れるため、リアクトル21aにエネルギーが蓄積される。このとき、半導体スイッチ4aがON状態であるため、コンデンサ26には、電力が充電されていることになる。
Next, the operation of the
First, an operation of turning off the
When the
半導体スイッチ4aがON状態、且つ半導体スイッチ4bがOFF状態から半導体スイッチ4aをターンオフする。出力電流は、ターンオフの過渡期において、直流電源11→直流電源正極端子1a→リアクトル21a→コンデンサ22a→ダイオード23a→コンデンサ26→交流出力端子4cの経路に転流する。これにより、リアクトル21aに蓄積されたエネルギーは、コンデンサ22a及び22bに蓄えられる。したがって、コンデンサ22a及びコンデンサ22bの電圧は、蓄積されたエネルギーにより上昇する。
The
交流出力端子4cは、半導体スイッチ4aをターンオフすることにより電圧が低下する。その際、コンデンサ26に蓄えられた電力が放出される。したがって、交流出力端子4cの電位は、コンデンサ26の放電により、電圧変化dv/dtが抑制されながら半導体ブリッジ回路4の正極側電位から負極側電位まで下がる。すなわち、半導体スイッチ4aのターンオフ動作において、コンデンサ26の放電に伴い、交流出力端子4cの電位の急峻な電圧変化dv/dtを抑制する、ZVSによるソフトスイッチングが実現される。
The voltage of the
また、交流出力端子4cの電位が半導体ブリッジ回路4の正極側電位から負極側電位まで下がるまでに、コンデンサ26から交流出力端子4cに流れていた出力電流は、さらにダイオード23b→コンデンサ22b→半導体スイッチ4b→交流出力端子4cに転流する。そして、最終的には、出力電流は、直流電源11→直流電源負極端子1b→半導体スイッチ4b→交流出力端子4cの経路で流れ、半導体スイッチ4aのターンオフ動作に伴う転流動作は完了する。
Further, the output current flowing from the
次に、本実施形態のスナバ回路2における、半導体スイッチ4a及び半導体スイッチ4bがOFF状態から、半導体スイッチ4aがターンオンする動作について説明する。
次に、半導体スイッチ4aをOFF状態から再度ターンオンすると、交流出力端子4cからの出力電流は、上述した直流電源11→直流電源負極端子1b→半導体スイッチ4b→交流出力端子4cの経路だけでなく、以下に示す3つの経路にも流れる。1つ目は、リアクトル25b→ダイオード24b→コンデンサ22a→半導体スイッチ4aの第1の経路である。2つ目は、コンデンサ22b→ダイオード24a→リアクトル25a→半導体スイッチ4aの第2の経路である。3つ目は、直流電源11→直流電源正極端子1a→リアクトル21a→半導体スイッチ4aの経路である。
Next, the operation in which the
Next, when the
第1の経路は、半導体スイッチ4aのターンオフ動作時において、コンデンサ22aに蓄えられたエネルギーを交流出力端子4c側に回生するための経路である。第2の経路は、半導体スイッチ4aのターンオフ動作時において、コンデンサ22bに蓄えられたエネルギーを交流出力端子4c側に回生するための経路である。
The first path is a path for regenerating the energy stored in the
この時、半導体スイッチ4aのターンオン電流は、リアクトル21a、リアクトル25a、リアクトル25bのいずれかを経由する。そのため、半導体スイッチ4aのターンオン電流は、電流変化di/dtの急峻な変化が抑制されながらゆるやかに上昇する。一方、半導体スイッチ4bに流れていた出力電流は、減少していく。
At this time, the turn-on current of the
半導体スイッチ4bの電流が0になり、OFF状態となった後、コンデンサ26は、半導体スイッチ4aを介して流れる電流により充電される。そのため、交流出力端子4cの電位は、半導体ブリッジ回路4の負極側電位から正極側電位まで急峻な電圧変化dv/dtが抑制されながら上昇していく。すなわち、半導体スイッチ4aのターンオン動作において、半導体スイッチ4aのターンオン動作でのターンオン電流の急峻な電流変化dv/dtの変化を抑制する、ZCSによるソフトスイッチングが実現される。
After the current of the
そして、最終的に全ての出力電流は、直流電源11→リアクトル21a→半導体スイッチ4a→交流出力端子4cの経路で流れ、半導体スイッチ4aのターンオン動作に伴う転流動作は完了する。
Finally, all output current flows through the path of the
このように、前回のターンオフ時にコンデンサ22aとコンデンサ22bとに蓄えられ、コンデンサ電圧を上昇させたリアクトル21の電流エネルギーは、今回のターンオン動作の過程の中で出力電流の転流に伴い出力側に放出される。このため、スナバ回路2における電気エネルギーの損失を発生させずリアクトル21の電流エネルギーを出力側に回生することができる。さらに、半導体スイッチ4aのターンオンにより生じる半導体スイッチ4bのダイオード41bでの逆回復動作においても、上記電流変化di/dtの抑制と電圧変化dv/dtの抑制がされているためソフトスイッチングを実現している。
なお、出力電流が逆向きにおける半導体スイッチ4bのターンオンおよびターンオフ動作においても、回路の対称性より同様の効果が得られるため、詳細な説明は省略する。
Thus, the current energy of the reactor 21 that has been stored in the
Note that the same effect can be obtained from the symmetry of the circuit even in the turn-on and turn-off operations of the
上述したように、本実施形態のスナバ回路2は、電流変化di/dt抑制手段であるリアクトル21aを半導体ブリッジ回路4と直流電源11との間に備える。また、急峻な電圧変化dv/dt抑制手段であるコンデンサ22a、22b及び26を半導体スイッチと並列に備える。これにより、電流変化di/dt抑制手段において蓄えられたエネルギーを前記半導体ブリッジ回路4のターンオフ時に急峻な電圧変化dv/dt抑制手段に一旦回収することができる。さらに急峻な電圧変化dv/dt抑制手段において蓄えられたエネルギーを半導体ブリッジ回路4のターンオン時に半導体ブリッジ回路4の交流側に抵抗要素や可制御半導体素子(スイッチ)を用いずに放出することができる。したがって、従来方式に比較してスナバ回路2における電気エネルギーの損失と部品点数の両方または一方を削減することができ、装置の小形、低価格化、低損失化に寄与する。さらにソフトスイッチング動作により、スナバ回路2から放出されるEMIノイズが原理的に少なくなるため、ハードスイッチング方式の一般的な方式に比較してEMI対策が容易になる。
As described above, the
(第2の実施形態)
以下、第2の実施形態におけるスナバ回路2Aについて、図面を用いて説明する。図2は、本発明の第2の実施形態におけるスナバ回路2Aの構成例を示す図である。なお、第1の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
本実施形態のスナバ回路2Aは、第1の実施形態の構成に、リアクトル21Bをさらに備える。また、本実施形態のスナバ回路2Aは、第1の実施形態の構成のリアクトル25a及びリアクトル25bの接続位置を直流電源11の直流電源正極端子1aと直流電源負極端子1bに変更した構成である。
(Second Embodiment)
Hereinafter, the
The
図2に示すように、スナバ回路2Aは、直流電源11及び半導体ブリッジ回路4との間に並列に接続されている。スナバ回路2Aは、半導体ブリッジ回路4の電圧や電流の急峻な立ち上がりを防止することで、半導体ブリッジ回路4のソフトスイッチング動作を実現する。
As shown in FIG. 2, the
スナバ回路2Aは、リアクトル21A、リアクトル21B、コンデンサ22a、コンデンサ22b、ダイオード直列接続回路23、コンデンサ26、LD直列回路10及びLD直列回路20を備えている。
リアクトル21Aは、直流電源正極端子1aと半導体ブリッジ回路4の正極端子4dとの間に接続されている。また、リアクトル21Aは、コンデンサ22aの一端とLD直列回路10との間に接続されている。
The
The reactor 21 </ b> A is connected between the DC power supply
リアクトル21Bは、直流電源負極端子1bと半導体ブリッジ回路4の負極端子4eとの間に接続されている。すなわち、リアクトル21Bは、一端がLD直列回路20に接続されている。リアクトル21Bは、他端がコンデンサ22bの一端に接続されている。
The reactor 21 </ b> B is connected between the DC power supply
LD直列回路10は、ダイオード24a及びリアクトル25aを備えている。ダイオード24aは、リアクトル25aに対して直列に接続されている。ダイオード24aは、アノードがダイオード23bのカソードに接続されている。ダイオード24aは、カソードがリアクトル25aの一端に接続されている。リアクトル25aは、他端がリアクトル21Aの一端に接続されている。
The
LD直列回路20は、ダイオード24b及びリアクトル25bを備えている。ダイオード24bは、リアクトル25bに対して直列に接続されている。ダイオード24bは、カソードがダイオード23aのアノードに接続されている。ダイオード24aは、アノードがリアクトル25bの一端に接続されている。リアクトル25aは、他端がリアクトル21Bの一端に接続されている。
The
次に、本実施形態のスナバ回路2Aの動作について説明する。
まず、本実施形態のスナバ回路2Aにおける、半導体スイッチ4aがON状態、且つ半導体スイッチ4bがOFF状態から、半導体スイッチ4aがターンオフする動作について説明する。
半導体スイッチ4aがON状態、且つ半導体スイッチ4bがOFF状態である場合、出力電流は、直流電源11→直流電源正極端子1a→リアクトル21A→半導体スイッチ4a→交流出力端子4cの経路で流れている。そして、出力電流は、交流出力端子4cからモータ等の負荷に出力される。このとき、リアクトル21Aに出力電流が流れるため、リアクトル21Aにエネルギーが蓄積される。このとき、半導体スイッチ4aがON状態であるため、コンデンサ26には、電力が充電されていることになる。
Next, the operation of the
First, in the
When the
半導体スイッチ4aがON状態、且つ半導体スイッチ4bがOFF状態から半導体スイッチ4aをターンオフする。出力電流は、ターンオフの過渡期において、直流電源11→直流電源正極端子1a→リアクトル21A→コンデンサ22a→ダイオード23a→コンデンサ26→交流出力端子4cの経路に転流する。これにより、リアクトル21Aに蓄積されたエネルギーは、コンデンサ22a及びコンデンサ22bに蓄えられる。したがって、コンデンサ22a及びコンデンサ22bの電圧は、蓄積されたエネルギーにより上昇する。
The
交流出力端子4cは、半導体スイッチ4aをターンオフすることにより電圧が低下する。その際、コンデンサ26に蓄えられた電力が放出される。したがって、交流出力端子4cの電位は、コンデンサ26の放電により、急峻な電圧変化dv/dtが抑制されながら半導体ブリッジ回路4の正極側電位から負極側電位まで下がる。すなわち、半導体スイッチ4aのターンオフ動作において、コンデンサ26の放電に伴い、交流出力端子4cの電位の急峻な電圧変化dv/dtを抑制する、ZVSによるソフトスイッチングが実現される。
The voltage of the
また、交流出力端子4cの電位が半導体ブリッジ回路4の正極側電位から負極側電位まで下がるまでに、コンデンサ26から交流出力端子4cに流れていた出力電流は、さらにダイオード23b→コンデンサ22b→半導体スイッチ4b→交流出力端子4cに転流する。そして、最終的には、出力電流は、直流電源11→直流電源負極端子1b→リアクトル21B→半導体スイッチ4b→交流出力端子4cの経路で流れ、半導体スイッチ4aのターンオフ動作に伴う転流動作は完了する。
Further, the output current flowing from the
次に、本実施形態のスナバ回路2Aにおける、半導体スイッチ4a及び半導体スイッチ4bがOFF状態から、半導体スイッチ4aがターンオンする動作について説明する。
次に、半導体スイッチ4a及び半導体スイッチ4bがOFF状態から再度、半導体スイッチ4aをターンオンすると、出力電流は、上述した直流電源11→直流電源負極端子1b→リアクトル21B→半導体スイッチ4b→交流出力端子4cの経路だけでなく、以下に示す3つの経路にも流れる。1つ目は、リアクトル25b→ダイオード24b→コンデンサ22a→半導体スイッチ4aの第1の経路である。2つ目は、コンデンサ22b→ダイオード24a→リアクトル25a→半導体スイッチ4aの第2の経路である。3つ目は、直流電源11→直流電源正極端子1a→リアクトル21A→半導体スイッチ4aの経路である。
Next, an operation of turning on the
Next, when the
第1の経路は、半導体スイッチ4aのターンオフ動作時において、コンデンサ22aに蓄えられたエネルギーを交流出力端子4c側に回生するための経路である。第2の経路は、半導体スイッチ4aのターンオフ動作時において、コンデンサ22bに蓄えられたエネルギーを交流出力端子4c側に回生するための経路である。
The first path is a path for regenerating the energy stored in the
この時、半導体スイッチ4aのターンオン電流は、リアクトル21A、リアクトル21B、リアクトル25a、リアクトル25bのいずれかを経由する。そのため、半導体スイッチ4aのターンオン電流は、急峻な電流変化di/dtが抑制されながら上昇する。一方、半導体スイッチ4bに流れていた出力電流は、減少していく。
At this time, the turn-on current of the
半導体スイッチ4bの電流が0になりOFF状態となった後、コンデンサ26は、半導体スイッチ4aを介して流れる電流により充電される。そのため、交流出力端子4cの電位は、半導体ブリッジ回路4の負極側電位から正極側電位まで急峻な電圧変化dv/dtが抑制されながら上昇していく。すなわち、半導体スイッチ4aのターンオン動作において、半導体スイッチ4aのターンオン動作でのターンオン電流の電流変化dv/dtを抑制する、ZCSによるソフトスイッチングが実現される。
After the current of the
そして、最終的に全ての出力電流は、直流電源11→リアクトル21A→半導体スイッチ4a→交流出力端子4cの経路で流れ、半導体スイッチ4aのターンオン動作に伴う転流動作は完了する。
Finally, all output current flows through the path of the
このように、前回のターンオフ時にコンデンサ22aとコンデンサ22bとに蓄えられ、コンデンサ電圧を上昇させたリアクトル21の電流エネルギーは、今回のターンオン動作の過程の中で出力電流の転流に伴い出力側に放出される。このため、スナバ回路2Aの損失を発生させずリアクトル21の電流エネルギーを出力側に回生することができる。さらに、半導体スイッチ4aのターンオンにより生じる半導体スイッチ4bのダイオード41bでの逆回復動作においても、上記電流変化di/dtの抑制と電圧変化dv/dtの抑制がされているためソフトスイッチングを実現している。
なお、出力電流が逆向きにおける半導体スイッチ4bのターンオンおよびターンオフ動作においても、回路の対称性より同様の効果が得られるため、詳細な説明は省略する。
Thus, the current energy of the reactor 21 that has been stored in the
Note that the same effect can be obtained from the symmetry of the circuit even in the turn-on and turn-off operations of the
上述したように、本実施形態のスナバ回路2Aは、電流変化di/dt抑制手段であるリアクトル21A及びリアクトル21Bを半導体ブリッジ回路4と直流電源11との間に備える。また、急峻な電圧変化dv/dt抑制手段であるコンデンサ22a、22b及び26を半導体スイッチと並列に備える。これにより、第1の実施形態と同様の効果を有する。
As described above, the
(第3の実施形態)
以下、第3の実施形態におけるスナバ回路2Bについて、図面を用いて説明する。図3は、第3の実施形態におけるスナバ回路2Bの構成例を示す図である。なお、第1の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
本実施形態のスナバ回路2Bは、第1の実施形態の構成に、リアクトル25a及びリアクトル25bを2つの巻線(リアクトル27−1及びリアクトル27−2)を備える1つのリアクトル27に変更した構成である。なお、第1の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
(Third embodiment)
Hereinafter, the
The
図3に示すように、スナバ回路2Bは、直流電源11及び半導体ブリッジ回路4との間に並列に接続されている。スナバ回路2Bは、半導体ブリッジ回路4の電圧や電流の急峻な立ち上がりを防止することで、半導体ブリッジ回路4のソフトスイッチング動作を実現する。
As shown in FIG. 3, the
スナバ回路2Bは、リアクトル21a、コンデンサ22a、コンデンサ22b、ダイオード直列接続回路23、コンデンサ26、リアクトル27、ダイオード24a及びダイオード24bを備えている。
The
リアクトル27は、リアクトル27−1及びリアクトル27−2を備えている。リアクトル27は、リアクトル27−1及びリアクトル27−2の鉄心を共通化したリアクトルである。
The
ダイオード24aは、リアクトル25aに対して直列に接続されている。ダイオード24aは、アノードがダイオード23bのカソードに接続されている。ダイオード24aは、カソードがリアクトル27−1の一端に接続されている。リアクトル27−1は、他端がリアクトル21aの他端に接続されている。
リアクトル27−1は、コンデンサ22bに蓄えられた電荷をダイオード24a及びリアクトル27−1を介して交流出力端子4cに回生する際に、その回生時の電流の急峻な電流変化di/dtを抑制する。
The
When reactor 27-1 regenerates the electric charge stored in
ダイオード24bは、リアクトル27−2に対して直列に接続されている。ダイオード24bは、カノードがダイオード23aのアノードに接続されている。ダイオード24aは、アノードがリアクトル27−2の一端に接続されている。リアクトル27−2は、他端が負極端子4eに接続されている。
リアクトル27−2は、コンデンサ22aに蓄えられた電荷をダイオード24b及びリアクトル27−2を介して交流出力端子4cに回生する際に、その回生時の電流の急峻な電流変化di/dtを抑制する。
なお、本実施形態のスナバ回路2Bの動作については、第1の実施形態と同様であるため説明を省略する。
The
When reactor 27-2 regenerates the electric charge stored in
Note that the operation of the
上述したように、本実施形態のスナバ回路2Bは、電流変化di/dt抑制手段であるリアクトル21aを半導体ブリッジ回路4と直流電源11との間に備える。また、急峻な電圧変化dv/dt抑制手段であるコンデンサ22a、22b及び26を半導体スイッチと並列に備える。これにより、第1の実施形態と同様の効果を有する。また、本実施形態のスナバ回路2Bは、第1の実施形態の構成に、リアクトル25a及びリアクトル25bを2つの巻線(リアクトル27−1及びリアクトル27−2)を備える1つのリアクトル27に変更した構成である。したがって、本実施形態のスナバ回路2Bは、第1の実施形態と比較して、回路の小形及び低価格化が可能となる。
As described above, the
(第4の実施形態)
以下、第4の実施形態におけるスナバ回路2Cについて、図面を用いて説明する。図4は、第4の実施形態におけるスナバ回路2Cの構成例を示す図である。なお、第1の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
本実施形態のスナバ回路2Cは、第1の実施形態の構成のリアクトル21aが省略された構成である。ただし、本実施形態のスナバ回路2Cは、実際のスナバ回路を製作する場合において、配線(配電線)に存在するストレイインダクタンス成分28aと28bを構成要素として取り込んでいる。このストレイインダクタンス成分28aと28bの調整のためには、半導体ブリッジ回路4とスナバ回路2Cとは互いに直近に配置される。また、スナバ回路2Cと直流電源11との間は長く配線される。
(Fourth embodiment)
Hereinafter, the snubber circuit 2C in the fourth embodiment will be described with reference to the drawings. FIG. 4 is a diagram illustrating a configuration example of the snubber circuit 2C according to the fourth embodiment. In addition, the same code | symbol is attached | subjected to the same structure as 1st Embodiment, and the description is abbreviate | omitted.
The snubber circuit 2C of the present embodiment has a configuration in which the reactor 21a of the configuration of the first embodiment is omitted. However, the snubber circuit 2C of the present embodiment takes in the
スナバ回路2Cは、ストレイインダクタンス成分28a、ストレイインダクタンス成分28b、コンデンサ22a、コンデンサ22b、ダイオード直列接続回路23、コンデンサ26、LD直列回路10及びLD直列回路20を備えている。
The snubber circuit 2C includes a
ストレイインダクタンス成分28aは、直流電源正極端子1aと半導体ブリッジ回路4の正極端子4dとの間に接続されている。すなわち、ストレイインダクタンス成分28aは、一端が直流電源正極端子1aに接続されている。ストレイインダクタンス成分28aは、他端が正極端子4dに接続されている。
The
ストレイインダクタンス成分28bは、直流電源負極端子1bと半導体ブリッジ回路4の負極端子4eとの間に接続されている。すなわち、ストレイインダクタンス成分28bは、一端が直流電源負極端子1bに接続されている。ストレイインダクタンス成分28bは、他端が負極端子4eに接続されている。
The
コンデンサ22aは、一端が半導体ブリッジ回路4の正極端子4d及びストレイインダクタンス成分28aの他端に接続されている。コンデンサ22aは、他端がダイオード直列接続回路23の一端に接続されている。
One end of the
コンデンサ22bは、一端が半導体ブリッジ回路4の負極端子4e及びストレイインダクタンス成分28bの他端に接続されている。コンデンサ22bは、他端がダイオード直列接続回路23の他端に接続されている。
One end of the
リアクトル25aは、他端がストレイインダクタンス成分28aの他端に接続されている。リアクトル25bは、他端がストレイインダクタンス成分28bの他端に接続されている。
なお、本実施形態のスナバ回路2Cの動作については、第1の実施形態と同様であるため説明を省略する。
The other end of the
Note that the operation of the snubber circuit 2C of this embodiment is the same as that of the first embodiment, and a description thereof will be omitted.
上述したように、本実施形態のスナバ回路2Cは、電流変化di/dt抑制手段として配線に存在するストレイインダクタンス成分28aと28bとを構成要素として取り込んでいる。また、急峻な電圧変化dv/dt抑制手段であるコンデンサ22a、22b及び26を半導体スイッチと並列に備える。これにより、第1の実施形態と同様の効果を有する。
As described above, the snubber circuit 2C of the present embodiment incorporates the
以上述べた実施形態は全て本発明の実施形態を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様および変更態様で実施することができる。 The above-described embodiments are all illustrative of the embodiments of the present invention and are not limited to the embodiments, and the present invention can be implemented in various other modifications and changes.
2…スナバ回路、4、20…半導体ブリッジ回路、4a、4b…半導体スイッチ、10、20…LD直列回路、11…直流電源、21a…リアクトル、22a、22b、26…コンデンサ、23…ダイオード直列接続回路 2 ... Snubber circuit, 4, 20 ... Semiconductor bridge circuit, 4a, 4b ... Semiconductor switch, 10, 20 ... LD series circuit, 11 ... DC power supply, 21a ... Reactor, 22a, 22b, 26 ... Capacitor, 23 ... Diode series connection circuit
Claims (4)
前記半導体ブリッジ回路と前記直流電源との間に接続され、前記半導体ブリッジ回路を構成する各半導体素子のターンオン時の急峻な電流変化di/dtを抑制するdi/dt抑制手段と、
前記各半導体素子と並列に各々備え、前記各半導体素子のターンオフ時の急峻な電圧変化dv/dtを抑制するdv/dt抑制手段と、
前記半導体素子のターンオン時にdi/dt抑制手段に蓄えられたエネルギーを前記半導体素子のターンオフ時に前記dv/dt抑制手段に一旦回収する回収手段と、
前記半導体素子のターンオフ時に前記dv/dt抑制手段において蓄えられたエネルギーを半導体素子のターンオン時に前記半導体ブリッジ回路の交流側に放出する放出手段と、
を備え、
前記di/dt抑制手段は、直流電源の正極と半導体ブリッジ回路の正極との間に接続された第1のリアクトルを有し、
前記dv/dt抑制手段は、前記半導体ブリッジ回路の正極にその一端が接続された第1のコンデンサと、前記半導体ブリッジ回路の負極にその一端が接続された第2のコンデンサと、前記半導体ブリッジ回路の交流出力端子に一端が接続された第3のコンデンサと、を有し、
前記回収手段は、前記第1のコンデンサの他端と前記第2のコンデンサの他端との間に接続された第1のダイオードと第2のダイオードとを有し、前記第1のダイオードと前記第2のダイオードとの直列接続点に前記第3のコンデンサの他端が接続されたダイオード直列回路を有し、
前記放出手段は、
前記第1のコンデンサと前記ダイオード直列回路との接続点と前記半導体ブリッジ回路の負極との間に接続された第3のダイオードと第3のリアクトルとを有する第1のLD直列回路と、前記第2のコンデンサと前記ダイオード直列回路との接続点と前記半導体ブリッジ回路の正極との間に接続された第4のダイオードと第4のリアクトルを有する第2のLD直列回路と、
を有することを特徴とするスナバ回路。 In the semiconductor bridge circuit connected in parallel between the positive electrode and the negative electrode of the DC power supply,
Di / dt suppressing means connected between the semiconductor bridge circuit and the direct current power source for suppressing a steep current change di / dt at turn-on of each semiconductor element constituting the semiconductor bridge circuit;
Dv / dt suppressing means that is provided in parallel with each of the semiconductor elements, and suppresses a steep voltage change dv / dt when the semiconductor elements are turned off;
Recovery means for temporarily recovering energy stored in the di / dt suppression means when the semiconductor element is turned on to the dv / dt suppression means when the semiconductor element is turned off;
An emission means for releasing energy stored in the dv / dt suppressing means when the semiconductor element is turned off to the alternating current side of the semiconductor bridge circuit when the semiconductor element is turned on;
Bei to give a,
The di / dt suppression means has a first reactor connected between the positive electrode of the DC power supply and the positive electrode of the semiconductor bridge circuit,
The dv / dt suppressing means includes a first capacitor having one end connected to the positive electrode of the semiconductor bridge circuit, a second capacitor having one end connected to the negative electrode of the semiconductor bridge circuit, and the semiconductor bridge circuit. A third capacitor having one end connected to the AC output terminal of
The recovery means includes a first diode and a second diode connected between the other end of the first capacitor and the other end of the second capacitor, and the first diode and the second diode A diode series circuit in which the other end of the third capacitor is connected to a series connection point with the second diode;
The discharge means is
A first LD series circuit having a third diode and a third reactor connected between a connection point between the first capacitor and the diode series circuit and a negative electrode of the semiconductor bridge circuit; A second LD series circuit having a fourth diode and a fourth reactor connected between a connection point of two capacitors and the diode series circuit and a positive electrode of the semiconductor bridge circuit;
Snubber circuit and having a.
前記半導体ブリッジ回路と前記直流電源との間に接続され、前記半導体ブリッジ回路を構成する各半導体素子のターンオン時の急峻な電流変化di/dtを抑制するdi/dt抑制手段と、
前記各半導体素子と並列に各々備え、前記各半導体素子のターンオフ時の急峻な電圧変化dv/dtを抑制するdv/dt抑制手段と、
前記半導体素子のターンオン時にdi/dt抑制手段に蓄えられたエネルギーを前記半導体素子のターンオフ時に前記dv/dt抑制手段に一旦回収する回収手段と、
前記半導体素子のターンオフ時に前記dv/dt抑制手段において蓄えられたエネルギーを半導体素子のターンオン時に前記半導体ブリッジ回路の交流側に放出する放出手段と、
を備え、
前記di/dt抑制手段は、直流電源の正極と半導体ブリッジ回路の正極との間に接続された第1のリアクトルと、前記直流電源の負極と前記半導体ブリッジ回路の負極との間に接続された第2のリアクトルと、を有し、
前記dv/dt抑制手段は、前記半導体ブリッジ回路の正極にその一端が接続された第1のコンデンサと、前記半導体ブリッジ回路の負極にその一端が接続された第2のコンデンサと、前記半導体ブリッジ回路の交流出力端子に一端が接続された第3のコンデンサと、を有し、
前記回収手段は、前記第1のコンデンサの他端と前記第2のコンデンサの他端との間に接続された第1のダイオードと第2のダイオードとを有し、前記第1のダイオードと前記第2のダイオードとの直列接続点に前記第3のコンデンサの他端が接続されたダイオード直列回路を有し、
前記放出手段は、
前記第1のコンデンサと前記ダイオード直列回路との接続点と前記直流電源の負極の間に接続された第3のダイオードと第3のリアクトルを有する第1のLD直列回路と、
前記第2のコンデンサと前記ダイオード直列回路との接続点と前記直流電源の正極の間に接続された第4のダイオードと第4のリアクトルを有する第2のLD直列回路と、
を有することを特徴とするスナバ回路。 In the semiconductor bridge circuit connected in parallel between the positive electrode and the negative electrode of the DC power supply,
Di / dt suppressing means connected between the semiconductor bridge circuit and the direct current power source for suppressing a steep current change di / dt at turn-on of each semiconductor element constituting the semiconductor bridge circuit;
Dv / dt suppressing means that is provided in parallel with each of the semiconductor elements, and suppresses a steep voltage change dv / dt when the semiconductor elements are turned off;
Recovery means for temporarily recovering energy stored in the di / dt suppression means when the semiconductor element is turned on to the dv / dt suppression means when the semiconductor element is turned off;
An emission means for releasing energy stored in the dv / dt suppressing means when the semiconductor element is turned off to the alternating current side of the semiconductor bridge circuit when the semiconductor element is turned on;
With
The di / dt suppression means is connected between the first reactor connected between the positive electrode of the DC power supply and the positive electrode of the semiconductor bridge circuit, and between the negative electrode of the DC power supply and the negative electrode of the semiconductor bridge circuit. A second reactor,
The dv / dt suppressing means includes a first capacitor having one end connected to the positive electrode of the semiconductor bridge circuit, a second capacitor having one end connected to the negative electrode of the semiconductor bridge circuit, and the semiconductor bridge circuit. A third capacitor having one end connected to the AC output terminal of
The recovery means includes a first diode and a second diode connected between the other end of the first capacitor and the other end of the second capacitor, and the first diode and the second diode A diode series circuit in which the other end of the third capacitor is connected to a series connection point with the second diode;
The discharge means is
A first LD series circuit having a third diode and a third reactor connected between a connection point of the first capacitor and the diode series circuit and a negative electrode of the DC power supply;
A second LD series circuit having a fourth diode and a fourth reactor connected between a connection point of the second capacitor and the diode series circuit and a positive electrode of the DC power supply;
Features and be away snubber circuit to have a.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014195335A JP6466121B2 (en) | 2014-09-25 | 2014-09-25 | Snubber circuit |
KR1020150067484A KR102389810B1 (en) | 2014-09-25 | 2015-05-14 | Snubber circuit |
US14/825,404 US9531252B2 (en) | 2014-09-25 | 2015-08-13 | Snubber circuit |
CN201510593726.5A CN105471244B (en) | 2014-09-25 | 2015-09-17 | Buffer circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014195335A JP6466121B2 (en) | 2014-09-25 | 2014-09-25 | Snubber circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016067151A JP2016067151A (en) | 2016-04-28 |
JP6466121B2 true JP6466121B2 (en) | 2019-02-06 |
Family
ID=55799775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014195335A Active JP6466121B2 (en) | 2014-09-25 | 2014-09-25 | Snubber circuit |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6466121B2 (en) |
KR (1) | KR102389810B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210037892A (en) | 2019-09-30 | 2021-04-07 | 주식회사 해랑에너지 | operating method of snubber circuit having Power factor improvement and low loss |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0632564B2 (en) * | 1984-07-11 | 1994-04-27 | 株式会社富士電機総合研究所 | Inverter device |
NL8700918A (en) * | 1987-04-16 | 1988-11-16 | Holec Syst & Componenten | SYMMETRICAL ELECTRIC SNUBBER CIRCUIT. |
JPH0449862A (en) * | 1990-06-15 | 1992-02-19 | Mitsubishi Electric Corp | Gto inverter device |
JP3070964B2 (en) * | 1991-04-05 | 2000-07-31 | 三菱電機株式会社 | Inverter device |
JPH05103481A (en) * | 1991-10-04 | 1993-04-23 | Mitsubishi Electric Corp | Inverter |
JP2002272141A (en) * | 2001-03-09 | 2002-09-20 | Hitachi Metals Ltd | Bridged converter and dc-dc converter therewith |
JP2004080880A (en) * | 2002-08-13 | 2004-03-11 | Fuji Electric Holdings Co Ltd | Snubber circuit |
KR20040080880A (en) | 2003-05-19 | 2004-09-20 | 주식회사 오토스광학 | Safety helmet with the bone-conduction receiver |
-
2014
- 2014-09-25 JP JP2014195335A patent/JP6466121B2/en active Active
-
2015
- 2015-05-14 KR KR1020150067484A patent/KR102389810B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR102389810B1 (en) | 2022-04-21 |
KR20160036469A (en) | 2016-04-04 |
JP2016067151A (en) | 2016-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN205725436U (en) | Gate drive circuit and bridge circuit including gate drive circuit | |
JP4432953B2 (en) | Semiconductor power converter | |
CN104205592B (en) | DC voltage converter | |
CN101253677A (en) | Pulse resistors (disconnecting resistors) for frequency converters in the high voltage and high power ranges | |
JP2016144340A (en) | Snubber circuit | |
JP5382535B2 (en) | Power supply device for gate drive circuit | |
JP4930582B2 (en) | Resonant power converter | |
JP6725328B2 (en) | Gate drive circuit | |
JP6233330B2 (en) | Power converter | |
CN105471244B (en) | Buffer circuit | |
KR102090665B1 (en) | Electric power conversion circuit | |
JP6466121B2 (en) | Snubber circuit | |
JP2015154651A (en) | Power conversion apparatus for railway vehicle, and method for controlling power conversion apparatus for railway vehicle | |
JP5838977B2 (en) | AC / DC converter circuit | |
JP4265356B2 (en) | DC-DC converter | |
JP2008206283A (en) | Snubber circuit | |
EP2870688B1 (en) | Improved switch protection i auxiliary resonant circuit | |
JP6274348B1 (en) | Drive circuit and semiconductor module | |
JPH10209832A (en) | Semiconductor switch circuit | |
JP2006087284A (en) | Dc/dc converter | |
JP7154972B2 (en) | INVERTER DEVICE, CONTROL METHOD AND CONTROL PROGRAM THEREOF | |
Moin et al. | A Novel Method to Reduce Effect of Negative Gate Voltage Spike and Oscillation to Protect Gate Driver | |
JP6679967B2 (en) | Driving device for semiconductor element | |
JP5741672B2 (en) | Power conversion circuit | |
JP2009268305A (en) | Surge voltage suppression circuit of switching device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6466121 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |