[go: up one dir, main page]

JP6457345B2 - 電子部品搭載用パッケージおよび電子装置 - Google Patents

電子部品搭載用パッケージおよび電子装置 Download PDF

Info

Publication number
JP6457345B2
JP6457345B2 JP2015126724A JP2015126724A JP6457345B2 JP 6457345 B2 JP6457345 B2 JP 6457345B2 JP 2015126724 A JP2015126724 A JP 2015126724A JP 2015126724 A JP2015126724 A JP 2015126724A JP 6457345 B2 JP6457345 B2 JP 6457345B2
Authority
JP
Japan
Prior art keywords
electronic component
component mounting
recess
mounting surface
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015126724A
Other languages
English (en)
Other versions
JP2017007059A (ja
Inventor
永江 謙一
謙一 永江
重俊 犬山
重俊 犬山
将 山崎
将 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2015126724A priority Critical patent/JP6457345B2/ja
Publication of JP2017007059A publication Critical patent/JP2017007059A/ja
Application granted granted Critical
Publication of JP6457345B2 publication Critical patent/JP6457345B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features

Landscapes

  • Micromachines (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電子部品搭載用パッケージおよび電子装置に関する。
電子部品が実装される電子装置は、電子部品が収容される収容空間を形成する凹部を有する基体を備えたパッケージと、該パッケージにおける基体の凹部の平坦な底面に搭載された電子部品と、を含んで構成される(特許文献1参照)。
特開平4−322452号公報
電子部品として、圧力センサや、加速度センサおよび角速度センサなどの慣性センサ等の、可動部を有するMEMS(Micro Electro Mechanical Systems)素子が実装される電子装置では、パッケージの外部からの熱が、基体の凹部の底面に搭載されたMEMS素子に伝わると、センサとしての検出精度が低下するおそれがある。
このような、パッケージの外部からの熱による、MEMS素子のセンサとしての検出精度が低下する現象は、電子装置の小型化に伴うパッケージの小型化が進むと、より顕在化する。
そこで、パッケージの外部からの熱が、パッケージ内に搭載される電子部品に伝わることを抑制可能なパッケージ構造が必要となるが、従来技術のパッケージでは、電子部品に対する伝熱を十分に抑制することができない。
本発明の目的は、電子部品が搭載される電子部品搭載用パッケージにおいて、パッケージの外部からの熱が、パッケージ内に搭載される電子部品に伝わることを抑制することができる電子部品搭載用パッケージ、および該電子部品搭載用パッケージを備えた電子装置を提供することである。
本発明の一態様の電子部品搭載用パッケージは、電子部品が搭載される電子部品搭載用パッケージであって、第1凹部が設けられた基体と、電子部品が搭載される環状の電子部品搭載面を有する、平面視における外形寸法が前記第1凹部の底面の寸法より小さく、前記第1凹部の底面から突出する突出部であって、第2凹部が設けられ、前記環状の電子部品搭載面が前記第2凹部の開口を規定する、突出部と、を含み、前記突出部は、前記第2凹部の開口縁部が面取りされた形状であることを特徴とするものである。
また本発明の一態様の電子装置は、前記電子部品搭載用パッケージと、前記突出部の前記電子部品搭載面の内周端に設けられる接着剤層と、前記突出部の前記電子部品搭載面に、前記第2凹部を覆うように前記接着剤層を介して接着されて搭載される電子部品と、を含むことを特徴とするものである。
本発明によれば、電子部品搭載用パッケージは、電子部品が搭載される電子部品搭載面が、基体における第1凹部の底面から突出する突出部に形成された構成であるので、第1
凹部の底面が電子部品搭載面である構成と比較して、パッケージ外部からの熱が、パッケージ内に搭載される電子部品に伝わることを抑制することができる。
さらに、電子部品搭載用パッケージにおいて、突出部は、第2凹部を有し、環状の電子部品搭載面が第2凹部の開口を規定するように構成される。このような構成の電子部品搭載用パッケージでは、電子部品は、突出部における環状の電子部品搭載面に、第2凹部を覆うように搭載されることになる。すなわち、電子部品は、第2凹部の開口に対応した部分が突出部に接触しないので、電子部品と突出部との間の接触面積を小さくすることができ、これによって、パッケージ外部からの電子部品に対する伝熱をより抑制することができる。
また本発明によれば、電子装置は、パッケージ外部からの電子部品に対する伝熱を抑制可能な電子部品搭載用パッケージを備えているので、電子部品の特性劣化を抑制することができ、ひいては電子装置の特性劣化を抑制することができる。
本発明の第1実施形態に係る電子部品搭載用パッケージ2を備えた電子装置1の構成を示す断面図である。 電子装置1の構成を示す分解斜視図である。 本発明の第2実施形態に係る電子部品搭載用パッケージ2Aを備えた電子装置1Aの構成を示す断面図である。 本発明の第3実施形態に係る電子部品搭載用パッケージ2Bを備えた電子装置1Bの構成を示す断面図である。
以下、本発明を添付の図面を参照して詳細に説明する。図1は本発明の第1実施形態に係る電子部品搭載用パッケージ2を備えた電子装置1の構成を示す断面図であり、図2は電子装置1の構成を示す分解斜視図である。
本実施形態の電子装置1は、電子部品搭載用パッケージ2と、電子部品3と、蓋体4とを含んで構成される。
ここで、電子部品3は、たとえば、圧力センサや、加速度センサおよび角速度センサなどの慣性センサ、スイッチング素子、ならびにマイクロミラー素子等の、可動部を有するMEMS素子である。以下では、電子部品3がMEMS素子である場合を例にして、本実施形態の電子装置1および電子部品搭載用パッケージ2の構成を説明する。なお、以下では、電子部品3を「MEMS素子3」と称する。MEMS素子3は、基板3aと、基板3aに実装される可動部3bとを含んで構成される。
電子部品搭載用パッケージ2は、MEMS素子3が搭載されるパッケージであり、基体21と、突出部22とを含んで構成される。
基体21は、MEMS素子3が搭載される搭載空間を形成する第1凹部211を有する。本実施形態では、基体21は、平面視したときに、外形形状が矩形状である。また、第1凹部211の底面211aは平坦であり、その底面211aの形状は、矩形状である。平面視において基体21の外形寸法は、たとえば、長辺の長さが1〜60mmであり、短辺の長さが0.5〜40mmである。また、平面視において第1凹部211の底面211aの寸法は、たとえば、長辺の長さが0.8〜56mmであり、短辺の長さが0.3〜36mmである。
基体21は、たとえばアルミナセラミックスまたはガラス−セラミックスなどのセラミックス材料である絶縁部材からなる。基体21は、絶縁部材からなるセラミック層を1層用いたものであっても、絶縁部材からなるセラミック層を複数積層したものであってもよい。
本実施形態に係る基体21には、最外層のセラミック層に外部電極パッド24が設けられ、各セラミック層の間に内層パッド25が設けられ、外部電極パッド24と内層パッド25とを電気的に接続する貫通導体27がセラミック層を貫通して設けられる。また、内層パッド25は、貫通導体26を介して、後述する突出部22の電子部品搭載面221aに設けられる導体層である電極パッド23と電気的に接続されている。
最外層のセラミック層の表層となる基体21の下面に設けられる外部電極パッド24は、プリント基板などの外部回路基板に実装される端子である。
また、電極パッド23、外部電極パッド24、内層パッド25および貫通導体26,27は、たとえばタングステン、モリブデン、銅、銀または銀パラジウムなどの金属粉末の焼結体等から構成されている。
突出部22は、基体21における第1凹部211の平坦な底面211aから搭載空間内に突出して設けられ、MEMS素子3が搭載される環状の電子部品搭載面221aと、第2凹部221とを有する。突出部22において、環状の電子部品搭載面221aは、第2凹部221の開口を規定する。なお、本実施形態では、第2凹部221の底面は、基体21の第1凹部211の底面211aと一致する。突出部22は、環状の電子部品搭載面221aを有する筒体である。
突出部22は、基体21と同一のセラミックス材料からなる。本実施形態では、基体21と突出部22とは、セラミックス材料によって一体的に形成されている。
本実施形態では、突出部22は、平面視したときに、外形形状が矩形状である。また、第2凹部221の開口の形状、換言すれば、環状の電子部品搭載面221aの開口の形状は、矩形状である。平面視において突出部22の外形寸法は、たとえば、長辺の長さが0.6〜52mmであり、短辺の長さが0.2〜32mmである。また、平面視において第2凹部221の開口の寸法は、たとえば、長辺の長さが0.5〜42mmであり、短辺の長さが0.1〜22mmである。
また、突出部22の環状の電子部品搭載面221aには、MEMS素子3と電気的に接続される導体層である電極パッド23が設けられる。本実施形態では、電極パッド23は、その表面が電子部品搭載面221aと同一平面上となるように、突出部22に埋設される。このように、電極パッド23が突出部22に埋設されることによって、電極パッド23と電子部品搭載面221aとの間の固着強度を向上させることができる。
また、電子部品搭載面221aに搭載されるMEMS素子3と電極パッド23とは、たとえばボンディングワイヤ6によって電気的に接続されるが、電極パッド23が電子部品搭載面221aに設けられることによって、このボンディングワイヤ6を短くすることができる。これによって、信号の伝送損失を少なくすることができる。
以上のように構成される電子部品搭載用パッケージ2は、MEMS素子3が搭載される電子部品搭載面221aが、基体21における第1凹部211の底面211aから突出する突出部22に形成された構成であるので、第1凹部211の底面211aが電子部品搭載面である構成と比較して、電子部品搭載用パッケージ2の外部からの熱が、電子部品搭
載用パッケージ2内に搭載されるMEMS素子3に伝わることを抑制することができる。
さらに、電子部品搭載用パッケージ2において、突出部22は、第2凹部221を有し、環状の電子部品搭載面221aが第2凹部221の開口を規定するように構成される。このような構成の電子部品搭載用パッケージ2では、MEMS素子3は、突出部22における環状の電子部品搭載面221aに、第2凹部221を覆うように搭載されることになる。すなわち、MEMS素子3は、第2凹部221の開口に対応した部分が突出部22に接触しないので、MEMS素子3と突出部22との間の接触面積を小さくすることができ、これによって、電子部品搭載用パッケージ2の外部からのMEMS素子3に対する伝熱をより抑制することができる。
また、本実施形態の電子部品搭載用パッケージ2において、環状の電子部品搭載面221aを有する筒体である突出部22は、第2凹部221の開口縁部221bが面取りされた形状であることが好ましい。なお、本実施形態では、突出部22は、電子部品搭載面221a側の外周縁端部221cも面取りされた形状である。具体的には、突出部22を断面視したときに、突出部22は、第2凹部221によって2つの部分に分割されるが、これら2つの部分それぞれの断面形状が台形である。少なくとも、第2凹部221の開口縁部221bが面取りされた形状の突出部22は、MEMS素子3と突出部22との間の接触面積が小さくなるので、電子部品搭載用パッケージ2の外部からのMEMS素子3に対する伝熱をより抑制することができる。
次に、電子部品搭載用パッケージ2の製造方法について、以下に説明する。
電子部品搭載用パッケージ2は、前述したように、複数のセラミック層が積層された積層構造を有する。このような積層構造は、各セラミック層に対応した熱可塑性シートを用いて形成することができる。ここで、熱可塑性シートは、加熱することで軟化して流動するセラミックシートである。なお、熱可塑性シートとしては、たとえばアルミナ、窒化アルミニウム、ガラスセラミックスを主成分に、バインダーや可塑剤などの有機成分を調整して、60〜80℃における弾性率を低く調整したテープを用いている。
電子部品搭載用パッケージ2の製造方法では、熱可塑性シート、鋳型を用いたモールド工法により、電子部品搭載用パッケージ2を製造する。鋳型は、電子部品搭載用パッケージ2の第1凹部211の底面211aの形状、および、第2凹部221を有する突出部22の形状に対して、反転形状の構造を有する。
電子部品搭載用パッケージ2の製造方法では、まず、熱可塑性シートに厚み方向に貫通する貫通孔を形成し、この貫通孔に貫通導体26,27用の導電性ペーストを充填する。
次に、電極パッド23、外部電極パッド24、および内層パッド25に対応して導電性ペーストを、従来公知のスクリーン印刷法により印刷する。
次に、各熱可塑性シートを重ね合わせて積層体を作製し、この積層体に鋳型を、加熱下で押しつけて、変形させる。このとき、基体21の第1凹部211の底面211aが鋳型に合うように盛り上がって、突出部22が形成される。そして、変形後の積層体を焼成することによって、電子部品搭載用パッケージ2を製造することができる。
また、電子装置1は、図1,2に示すように、上記の電子部品搭載用パッケージ2と、MEMS素子3と、蓋体4と、接着剤層5と、を含んで構成される。
接着剤層5は、弾性率が1GPa以下の合成樹脂を主成分とする、従来公知の接着剤か
らなる。接着剤の主成分の合成樹脂としては、たとえば、エポキシ樹脂およびシリコーン樹脂などが挙げられる。接着剤層5は、突出部22の環状の電子部品搭載面221aの内周端の全周にわたって設けられる。
MEMS素子3は、突出部22の環状の電子部品搭載面221aに、第2凹部221を覆うように接着剤層5を介して接着されて搭載される。具体的には、MEMS素子3は、可動部3bが第2凹部221内に収容され、基板3aの周縁端部が接着剤層5を介して電子部品搭載面221aに接着されて、第2凹部221を覆うように、電子部品搭載面221aに搭載される。このように、可動部3bが第2凹部221内に収容された状態で、MEMS素子3が電子部品搭載面221aに搭載されることによって、可動部3bが、第2凹部221および基体21の第1凹部211による空間内に密閉されることになる。これによって、MEMS素子3のセンサとしての検出精度が低下することを抑制することができる。そして、MEMS素子3は、電子部品搭載面221aに設けられた電極パッド23とボンディングワイヤ6によって電気的に接続される。
蓋体4は、たとえば、鉄、ニッケルまたはコバルトの少なくともいずれかを含む合金、ガラス材料またはシリコン等からなる。このような蓋体4は、真空状態にある第1凹部211、あるいは窒素ガスなどが充填された第1凹部211を気密的に封止するためのものである。具体的には、蓋体4は、所定雰囲気で、基体21上に載置される。そして、基体21上の枠部分に形成された封止用導体パターンと蓋体4とが溶接されるように蓋体4に所定電流を印加してシーム溶接を行うことにより、基体21に接合する。また、蓋体と基体21とがガラス等の接合材を介して接合されていてもよく、陽極接合によって接合されていてもよい。
以上のように構成される電子装置1は、電子部品搭載用パッケージ2の外部からのMEMS素子3に対する伝熱を抑制可能な電子部品搭載用パッケージ2を備えているので、MEMS素子のセンサとしての検出精度が低下することを抑制することができ、ひいては電子装置1の特性劣化を抑制することができる。なお、平面視において、MEMS素子3のうち突出部22の電子部品搭載面221aに接合される範囲は、例えば、MEMS素子3の下面の外周から内側に、MEMS素子の1辺の長さの約1/5程度以下の幅の帯状の範囲に設定されている。
図3は、本発明の第2実施形態に係る電子部品搭載用パッケージ2Aを備えた電子装置1Aの構成を示す断面図である。図3(1)は電子部品搭載用パッケージ2Aおよび電子装置1Aの構成を示し、図3(2)は要部を拡大して示す。
電子部品搭載用パッケージ2Aは、突出部22の電子部品搭載面221aの内周端における、接着剤層5を介したMEMS素子3との接着構造が前述した接着構造と異なること以外は、電子部品搭載用パッケージ2と同様に構成される。また、電子装置1Aは、電子部品搭載用パッケージ2Aを備えたこと以外は、電子装置1と同様に構成される。このように本実施形態の電子部品搭載用パッケージ2Aおよび電子装置1Aは、前述した第1実施形態に係る電子部品搭載用パッケージ2および電子装置1と同様の部分を有する。したがって、以下の説明および図において、対応する同様の部分については同一の参照符号を付すとともに、説明を省略する。
電子部品搭載用パッケージ2Aは、前述した電子部品搭載用パッケージ2と同様に、第1凹部211を有する基体21と、環状の電子部品搭載面221aおよび第2凹部221を有する、第1凹部211の底面211aから突出する突出部22と、を含んで構成される。
本実施形態の電子部品搭載用パッケージ2Aにおいて、突出部22の電子部品搭載面221aの内周端には、MEMS素子3を接着する接着剤層5を形成するための凹溝222aを有する、電子部品搭載面221aから上方に隆起する隆起部222が設けられている。
このような、凹溝222aを有する隆起部222によって、凹溝222a内に一定量の接着剤が充填された接着剤層5を形成することができる。これによって、接着剤が流れ出し広がることを抑制できる。したがって、MEMS素子3をより精度よく一定の高さで固定できることにより、接着剤の外部からの応力緩和の効果をより安定させることができる。なお、上記のような鋳型を用いた製造方法であれば、このような比較的微細な凹溝222aの形成も容易であり、寸法の精度も高い。
図4は、本発明の第3実施形態に係る電子部品搭載用パッケージ2Bを備えた電子装置1Bの構成を示す断面図である。図4(1)は電子部品搭載用パッケージ2Bおよび電子装置1Bの構成を示し、図4(2)は要部を拡大して示す。
電子部品搭載用パッケージ2Bは、突出部22の電子部品搭載面221aの内周端における、接着剤層5を介したMEMS素子3との接着構造が前述した接着構造と異なること以外は、電子部品搭載用パッケージ2と同様に構成される。また、電子装置1Bは、電子部品搭載用パッケージ2Bを備えたこと以外は、電子装置1と同様に構成される。このように本実施形態の電子部品搭載用パッケージ2Bおよび電子装置1Bは、前述した第1実施形態に係る電子部品搭載用パッケージ2および電子装置1と同様の部分を有する。したがって、以下の説明および図において、対応する同様の部分については同一の参照符号を付すとともに、説明を省略する。
電子部品搭載用パッケージ2Bは、前述した電子部品搭載用パッケージ2と同様に、第1凹部211を有する基体21と、環状の電子部品搭載面221aおよび第2凹部221を有する、第1凹部211の底面211aから突出する突出部22と、を含んで構成される。
本実施形態の電子部品搭載用パッケージ2Bにおいて、突出部22の電子部品搭載面221aの内周端には、MEMS素子3を接着する接着剤層5を形成するための凹溝223が設けられている。
このような、凹溝223によって、凹溝223内に一定量の接着剤が充填された接着剤層5を形成することができる。これによって、接着剤が流れ出し広がることを抑制できる。MEMS素子3を一定の高さで固定できることにより、接着剤の外部からの応力緩和の効果をより安定させることができる。
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を加えることは何ら差し支えない。例えば、可動部を有する電子部品3としてSAW素子(表面弾性波素子)が搭載されるものであってもよい。
1,1A,1B 電子装置
2,2A,2B 電子部品搭載用パッケージ
3 MEMS素子
3a 基板
3b 可動部
4 蓋体
5 接着剤層
6 ボンディングワイヤ
21 基体
211 第1凹部
211a 底面
22 突出部
221 第2凹部
221a 電子部品搭載面
222 隆起部
222a,223 凹溝
23 電極パッド
24 外部電極パッド
25 内層パッド
26,27 貫通導体

Claims (7)

  1. 電子部品が搭載される電子部品搭載用パッケージであって、
    第1凹部が設けられた基体と、
    電子部品が搭載される環状の電子部品搭載面を有する、平面視における外形寸法が前記第1凹部の底面の寸法より小さく、前記第1凹部の底面から突出する突出部であって、第2凹部が設けられ、前記環状の電子部品搭載面が前記第2凹部の開口を規定する、突出部と、を含み、
    前記突出部は、前記第2凹部の開口縁部が面取りされた形状であることを特徴とする電子部品搭載用パッケージ。
  2. 前記基体と前記突出部とが、セラミックス材料によって一体的に形成されていることを特徴とする請求項1に記載の電子部品搭載用パッケージ。
  3. 前記電子部品搭載面に設けられる、電子部品と電気的に接続される導体層を、さらに含むことを特徴とする請求項1または2に記載の電子部品搭載用パッケージ。
  4. 前記電子部品搭載面の内周端には、電子部品を接着する接着剤層を形成するための凹溝が設けられていることを特徴とする請求項1〜のいずれか1つに記載の電子部品搭載用パッケージ。
  5. 前記電子部品搭載面の内周端には、電子部品を接着する接着剤層を形成するための凹溝を有する、前記電子部品搭載面から上方に隆起する隆起部が設けられていることを特徴とする請求項1〜のいずれか1つに記載の電子部品搭載用パッケージ。
  6. 請求項1〜のいずれか1つに記載の電子部品搭載用パッケージと、
    前記突出部の前記電子部品搭載面の内周端に設けられる接着剤層と、
    前記突出部の前記電子部品搭載面に、前記第2凹部を覆うように前記接着剤層を介して接着されて搭載される電子部品と、を含むことを特徴とする電子装置。
  7. 前記電子部品は、基板と、該基板に実装される可動部とを有するMEMS素子であり、
    前記MEMS素子は、可動部が前記第2凹部内に収容され、基板の周縁端部が前記接着剤層を介して前記電子部品搭載面に接着されて、該第2凹部を覆うように、該電子部品搭載面に搭載されることを特徴とする請求項に記載の電子装置。
JP2015126724A 2015-06-24 2015-06-24 電子部品搭載用パッケージおよび電子装置 Active JP6457345B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015126724A JP6457345B2 (ja) 2015-06-24 2015-06-24 電子部品搭載用パッケージおよび電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015126724A JP6457345B2 (ja) 2015-06-24 2015-06-24 電子部品搭載用パッケージおよび電子装置

Publications (2)

Publication Number Publication Date
JP2017007059A JP2017007059A (ja) 2017-01-12
JP6457345B2 true JP6457345B2 (ja) 2019-01-23

Family

ID=57760453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015126724A Active JP6457345B2 (ja) 2015-06-24 2015-06-24 電子部品搭載用パッケージおよび電子装置

Country Status (1)

Country Link
JP (1) JP6457345B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021140944A1 (ja) * 2020-01-10 2021-07-15 京セラ株式会社 圧電共振デバイス
JP7538015B2 (ja) * 2020-11-27 2024-08-21 京セラ株式会社 圧電共振デバイス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0371030A (ja) * 1989-08-10 1991-03-26 Nec Corp 圧力センサーチップの接着方法
JPH0485721U (ja) * 1990-11-29 1992-07-24
JP4309643B2 (ja) * 2002-11-29 2009-08-05 日本特殊陶業株式会社 セラミック電子部品の製造方法
JP2008032560A (ja) * 2006-07-28 2008-02-14 Sony Corp 電気機械素子とこれを用いたセンサ素子、光変調装置及び画像表示装置
US20080251866A1 (en) * 2007-04-10 2008-10-16 Honeywell International Inc. Low-stress hermetic die attach
JP5482015B2 (ja) * 2009-08-19 2014-04-23 セイコーエプソン株式会社 アクチュエータ、光スキャナおよび画像形成装置
JP5939385B2 (ja) * 2012-04-13 2016-06-22 日本電気株式会社 赤外線センサパッケージ、赤外線センサモジュール、および電子機器

Also Published As

Publication number Publication date
JP2017007059A (ja) 2017-01-12

Similar Documents

Publication Publication Date Title
JP6496865B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP6457345B2 (ja) 電子部品搭載用パッケージおよび電子装置
JP6677595B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP5944224B2 (ja) 電子部品素子収納用パッケージ及びその製造方法
JP6652367B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2007235289A (ja) 圧電発振器
JP6813682B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP6555960B2 (ja) 電子部品搭載用パッケージおよび電子装置
JP2014086842A (ja) 圧電振動デバイス
JP6129491B2 (ja) 多数個取り配線基板
JP2018137534A (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
KR20170078079A (ko) 세라믹 패키지
JP5101192B2 (ja) 圧電デバイス
JP2007010377A (ja) 加速度センサ
JP7345404B2 (ja) Mems装置
JP2012034221A (ja) 通信モジュール
JP6605971B2 (ja) センサ用パッケージおよびセンサ装置
JP7118632B2 (ja) マイクロフォン用パッケージおよびマイクロフォン装置
JP4167614B2 (ja) 電子部品収納用パッケージ
JP6567878B2 (ja) 水晶デバイス
JP4771667B2 (ja) 圧力検出装置用パッケージおよび圧力検出装置
JP2017022334A (ja) 多数個取り配線基板及びその製造方法
WO2018173527A1 (ja) 振動センサ
JP5240932B2 (ja) 圧電デバイス及びその製造方法
JP2005210027A (ja) 電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181220

R150 Certificate of patent or registration of utility model

Ref document number: 6457345

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150