[go: up one dir, main page]

JP6456400B2 - 基板を表面処理する方法及び装置 - Google Patents

基板を表面処理する方法及び装置 Download PDF

Info

Publication number
JP6456400B2
JP6456400B2 JP2016557318A JP2016557318A JP6456400B2 JP 6456400 B2 JP6456400 B2 JP 6456400B2 JP 2016557318 A JP2016557318 A JP 2016557318A JP 2016557318 A JP2016557318 A JP 2016557318A JP 6456400 B2 JP6456400 B2 JP 6456400B2
Authority
JP
Japan
Prior art keywords
substrate surface
substrate
ion
ion beam
impurities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016557318A
Other languages
English (en)
Other versions
JP2017513216A (ja
Inventor
ラゼク ナセル
ラゼク ナセル
Original Assignee
エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーファウ・グループ・エー・タルナー・ゲーエムベーハー filed Critical エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Publication of JP2017513216A publication Critical patent/JP2017513216A/ja
Application granted granted Critical
Publication of JP6456400B2 publication Critical patent/JP6456400B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02Pretreatment of the material to be coated
    • C23C14/021Cleaning or etching treatments
    • C23C14/022Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/06Sources
    • H01J2237/08Ion sources
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/31Processing objects on a macro-scale
    • H01J2237/3132Evaporating
    • H01J2237/3137Plasma-assisted co-operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/31Processing objects on a macro-scale
    • H01J2237/3151Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Cleaning In General (AREA)

Description

本発明は、請求項1に記載の方法並びに請求項9に記載の相応する装置に関する。
半導体工業において、表面処理のため、殊に表面清浄化及び表面活性化のために、多様な湿式化学的エッチング法及び/又はドライエッチング法が使用されている。これらのエッチング法は、特に自然表面酸化物及び/又は炭素化合物の除去のために用いられる。湿式化学エッチング法と、ドライエッチング法との間の重大な相違点は、使用される清浄剤種の物理的状態である。基板表面を清浄化するために、湿式化学的エッチング法の場合には液体が使用されるが、ドライエッチング法の場合には気体又はプラズマが使用される。湿式化学エッチング法は、いくつかの適用の場合にはいまだにその理由を有するが、ここ数年では多くの他の適用分野においてドライエッチング装置に交換されている。
ドライエッチングのために、主にプラズマ装置又はイオンスパッタリング装置が使用される。
プラズマ装置とは、準中性のガス、いわゆるプラズマを生成することができる装置であると解釈される。2つの電極間に電圧を印加することによりプロセスガスを電離し、電離した準中性のガス、いわゆるプラズマが形成される。この装置は、「容量結合プラズマ(CCP)」−プラズマ装置といわれる。いわゆる「誘導結合プラズマ(ICP)」−プラズマ装置中での磁気的装置によるプラズマの生成も考えられる。この場合、プラズマの生成のために電磁誘導が用いられる。更に、プラズマを生成するために他の方法が存在するが、これらの方法についてここでは詳細に述べることはしない。更なる説明は、一般に全てのプラズマ装置に当てはまるが、CCP−プラズマ装置を用いて記載する、というのもこの構造が比較的簡単なためである。
このプラズマを、その特徴付けられた特性により、好ましくは2つの電極のうちの一方に又は2つの電極のうちの一方の付近に存在する基板の表面に作用させる。一般に、不活性又は反応性のプロセスガスを使用することができる。プラズマ装置の場合に、2つの電極間の電圧、ガス組成及びガス圧が予め設定される。この場合、低温プラズマは、臨界圧力より上で点火する。この臨界圧力は、高真空チャンバ中の圧力と比べて大きいが、1bar未満である。低温プラズマは、大抵は、酸素、窒素、希ガス又は比較的複雑なガス状の有機化合物からなる。この低温プラズマは、基板表面を、イオン衝撃によって物理的にも、プラズマ中に生成されたラジカルによって化学的にも改質する(出典:S . Vallon, A. Hofrichter et. Al著、Journal of Adhesion Science and Technology、(1996)第10巻、no. 12、1287)。物理的改質は、特に、高い速度及びそれに伴ってガス原子及びプラズマ原子と基板表面の原子との衝突エネルギに起因することができる。
それに対して、イオンスパッタリング装置は、イオン源、及び加速ユニットを有する。イオン源中でプロセスガスを電離して、加速ユニットを介して基板表面方向に加速させる。加速されたイオンは、平均直径、相応する発散又は収束及びエネルギ密度を有する、いわゆるイオンビームを形成する。この加速されたイオンは、この運動エネルギが、不純物と基板表面との間の結合エネルギより大きいか又は少なくとも同じ大きさである場合に、基板表面から不純物を剥離させることができる。このプロセスの際に、イオンの運動エネルギは、もちろん基板表面自体にも影響を及ぼしかねない。この影響は、基板表面の微細構造の変化、点欠陥の形成、結晶格子中に組み込まれたイオン、塑性変形などに現れる。
不純物の除去は、スパッタともいわれる。完全を期すために、表面への原子の堆積過程もスパッタと言うことができることを指摘する。更なる過程で、スパッタリングとは、もちろん常に原子の取り去りだけであると解釈される。
この技術的課題は、所与の周囲条件下で基板上の除去されるべき不純物とイオンとの間で反応が生じることがあり、この場合に不純物が基板表面から除去されないという点にある。更に、このイオンは、大抵は、除去されるべき不純物の下側に存在する、清浄化されるべき基本材料とも反応する。これは、不均一な除去及びそれによる表面粗さが増す結果となる。
更に、頻繁にガス原子及び/又はプラズマ原子が基板の表面に吸着する。
殊に水素を用いた不純物の除去は、先行技術に従って、主に次の方法の使用下で行われる:
プラズマ法
1. 基板表面に水素プラズマを照射する。この場合、表面の温度は、大抵はプラズマによって極めて著しく上昇する。一般に、多様な材料に対して多様なプラズマプロセスも使用される。InPのために、例えばいわゆるECR(英語:electron cyclotron resonance)プラズマが使用される(出典:A. J. Nelson, S . Frigo, D. Mancini及びR. Rosenberg著、J. Appl. Phys. 70, 5619 (1991))。GaAsの全ての表面不純物の除去は、380℃の温度でのRF(英語:radio-frequency)プラズマを用いて水素照射によって約30分後に観察された(出典:S. W. Robey及びSinniah著、J. Appl. Phys. 88, 2994 (2000))。CuInSe2について、例えば200℃の試料温度での水素−ECR−プラズマの使用による表面酸化物の除去が記載されている(出典:A. J. Nelson, S. P. Frigo及びR. Rosenberg著、J. Appl. Phys. 73 , 8561 (1993))。
2. 基板表面は、分子状水素の作用下で真空中で500℃より高く加熱される。GaAsの場合には、このために例えば2時間までの清浄化時間が必要である(出典:独国特許出願公開第10048374号明細書)。
3. 基板表面は、原子状水素の適用下で真空中で加熱される。GaAsの場合に、これは、例えば好ましくは350℃〜400℃の温度範囲で行われる。この方法は、文献箇所(出典:Y. Ide及びM. Yamada著、J. Vac. Sei. Technol. A 12, 1858 (1994)又はT. Akatsu、A. Ploessl、H. Stenzel及びU. Goesele著、J. Appl. Phys. 86, 7146 (1999)及び独国特許出願公開第10048374号明細書)に詳細に記載されている。
イオンビーム法
イオンビーム法の不活性ガス(Ar、N2、キセノン、…)を用いた表面不純物の除去は、主に、純粋なスパッタリング除去を基礎とする(出典:J. G. C. Labanda, S . A. Barnett及びL. Huitman著、「Sputter cleaning and smoothening of GaAs(001) using glancingangle ion bombardment」、Appl . Phys. Lett. 66, 3 1 14 (1995))。反応性ガス(H2、O2、N2、CF5)の使用は、それに対して主に、プロセスガスと表面不純物との化学反応及び引き続くこの反応生成物の除去に基づく(脱着、部分的に熱的又はイオン衝撃によって促進)。この場合、水素は、半導体の表面上の多様な表面酸化物及び炭化水素不純物の除去のために好ましいプロセスガスであることが判明した(出典:独国特許出願公開第10210253号明細書)。
表面清浄化の先行技術に挙げられた方法は、一般に、後続のプロセス用の基板表面の前処理のために利用される。後続のプロセスは、例えば、フォトレジストによる被覆、気相堆積プロセス、例えばPVD(英語:physical vapor deposition)又はCVD(英語:chemical vapor deposition)による1種以上の原子又は分子の堆積である。
このイオンにより、特に半導体材料において表面欠陥が生成され、この表面欠陥は素子の電気的機能を決定的に損ないかねない。更に、先行技術の場合に、プラズマ装置及びスパッタリング装置が基板表面を基本的に常に改質し、従って大抵は損なってしまうという基本的問題が生じる。
例えばSi、SiC、石英又は3A−5B半導体表面の清浄化又は活性化のためにプラズマプロセス又はイオンスパッタリングプロセスを使用する場合、本質的な欠点として、半導体の表面の付加的な損傷が生じる(例えば粗面化、金属相の形成、酸化物層の成長、薄い水膜の形成)。このプラズマ装置によって、大抵の不純物の場合に、検出可能な有効な表面清浄化が行われるが、特に有機成分の場合には、この有機化合物を完全に除去するために、この清浄化法は十分でないことは明らかである。
プラズマ装置による損傷の発生についての主要な原因は、主にプラズマが半導体表面と直接接触すること、及びそれにより生じる、プラズマ成分(例えばイオン、ラジカルの及び高励起された分子/原子、電子及びUV光子)と基板表面の原子との間の相互作用である。殊に、プラズマの高励起された、それにより高エネルギの粒子又はイオン、又はイオンスパッタリング装置の粒子又はイオンは、高確率で、基板表面、殊に高度に敏感な半導体表面の不利な損傷プロセスを引き起こす。
酸素、窒素、希ガス又は比較的複雑なガス状の有機化合物によって生成される低温プラズマは、イオン衝撃によっても、並びにプラズマ中に存在するラジカルによる表面反応によっても、基板表面を改質する(出典:K. Harth, Hibst,H.著、Surface and Coatings technology (1993) vol. 59, no. 1-3, 350)。更に、ガス原子は表面に吸収される(出典:K. Scheerschmidt, D. Conrad, A. Belov, H. Stenzel著、「UHV-Silicon Wafer Bonding at Room temperature: Molecular Dynamics and Experiment」、Proc. 4. Int. Symp. on Semiconductor Wafer Bonding, September 1997, Paris, France, p. 381)。
真空雰囲気での原子状又は分子状の水素の作用下で半導体表面を清浄化する場合の決定的な欠点は、通常少なくとも400℃〜500℃の高い温度が必要な点である(参照:独国特許出願公開第10048374号明細書)。この高いプロセス温度は、水素と不純物との効果的な反応を可能にしかつ生じる反応生成物の粒子の脱着を可能にするために必要である。
分子状及び/又は原子状の水素を用いて半導体表面を清浄化する、先行技術に記載された方法の別の欠点は、長いプロセス時間であり、この時間は分子状水素の場合に少なくとも2時間である(参照:独国特許出願公開第10048374号明細書)。
特許文献の独国特許出願公開第10210253号明細書からの発明の実施態様の使用は十分に有効ではない、というのも、水素イオンを用いて純粋に化学的プロセスによる、Si、SiO2、SiC、石英及びゼロデュア(Zerodur)からの不純物の除去は、完全な除去を引き起こさないためである。
従って、本発明の課題は、基板表面の最少の損傷で、基板表面での又はバルク内での付加的な障害(例えば表面粗さの向上、化学量論の変化及び結晶格子の障害)を生じることなく、基板、殊に半導体の表面上での化学的不純物又は有害な基板表面層(例えば、自然酸化物を含めた酸化物、炭素及び炭素化合物)の除去を可能にする新規方法を提供することである。
この課題は、請求項1の特徴によって解決される。本発明の好ましい実施形態は、従属請求項に記載されている。明細書、特許請求の範囲及び/又は図面に記載された特徴の少なくとも2つからなる全ての組み合わせも、本発明の範囲に含まれる。記載された値の範囲は、限界値としての記載された限界にある値内にも明らかに通用し、かつ任意の組み合わせも利用することができる。
本発明の基本思想は、基板の基板表面を後続の加工の前にプロセスチャンバ中で指向性のイオンビームを用いて不純物を除去し、ここで、このイオンビームは第1の成分、殊にガス状の第1の成分を含み、かつ第2の成分、殊にガス状の第2の成分又は作業ガスをプロセスチャンバ内に導入することである。第2の成分は、剥離された不純物の結合のために利用される。好ましくは、第2の成分は、プロセスチャンバから不純物を搬出するために、プロセスチャンバに一定の流動速度で導通される。
第1の成分又は第2の成分には、本発明の場合に、特にガス混合物又は純粋なガス、特に純粋な希ガスが含まれる。
本発明は、換言すると、室温(R)で又は極めて低い温度で、イオンスパッタリング、殊に低エネルギイオンスパッタリング及び/又はフォーミングガスを用いて、多様な材料、殊に半導体材料の表面清浄化する方法及び装置に関する。この場合、温度は、500℃未満、好ましくは300℃未満、更に好ましくは100℃未満、最も好ましくは室温である。
フォーミングガスは、好ましくは20パーセントより多くの水素割合を含む。この場合、フォーミングガスとは、好ましくは、アルゴン(Ar)と水素(H2)とのガス混合物、又は窒素(N2)と水素(H2)とのガスイオン混合物であると解釈される。しかしながら、このフォーミングガスは、単独のガス成分だけからなる、特にアルゴンだけからなる又は水素だけからなることも考えられる。
従って、本発明は、特に基板表面を損なうことなく、できる限り低い温度で、好ましくは室温で基板表面から不純物を除去する方法及び装置に関する。この方法は、好ましくは半導体又は半導体構造の低コストの清浄化のために使用することができる。好ましくは、本発明による装置及び方法は、引き続く接合のため、殊に持続的な接合のために基板表面を準備する目的に使用される。
好ましい実施形態は、基板表面の表面清浄化のために広帯域イオンビームを使用する。
好ましい実施形態の場合に、この表面清浄化は、全面に行うのではなく、位置選択的に実施される。この実施形態は、殊に、基板表面の定義された/所定の領域だけを清浄化するために、光学、光電子工学及びセンサ工学の分野で使用される。この場合、位置選択的表面清浄化は、直接集束により生じる狭帯域イオンビームによるか又は広帯域イオンビームから絞りを用いて生じる狭帯域イオンビームによって行われる。本発明による別の可能性は、相応して照射される及び化学的に処理されるフォトレジストを用いた基板のマスキングである。フォトレジストを、ポジ型マスク又はネガ型マスクとして利用する。本発明による別の可能性は、機械的シャドーマスクの使用である。
本発明による思想は、殊に、第1の成分のイオンをイオン源により、殊に広域ビームイオン源により、基板表面に向けて加速させる点にある。このプロセスチャンバは、付加的に、第2の成分としてフォーミングガス、又は好ましくは純水素によってパージされる。基板を、殊にサンプルホルダと接触を介して、加熱、好ましくはできる限りわずかに加熱することも考えられる。広域ビームイオン源を使用する場合に、基板上の化学的汚染(自然酸化物、炭素、不純物)を低エネルギイオン(<1000eV)によって、基板の表面に有害な影響を及ぼすことなく除去することができる。広域ビームイオン源を使用する別の利点は、極めて大きな基板表面、極端な場合に基板表面全体を含む、基板表面の面積部分を清浄化することにある。
この場合、本発明は、殊に、イオンを基板表面に撃ち込む低エネルギイオンスパッタリング装置の使用に基づく。このイオンは、好ましくは、広帯域イオンビームの場合に基板表面に撃ち込まれる。広帯域イオンビームとは、その平均直径が、基板の直径のオーダーの範囲内にあるイオンビームであると解釈される。この場合、イオンビーム直径と基板の直径との比率は、殊に、1/100より大きく、好ましくは1/10より大きく、より好ましくは1/2より大きく、最も好ましくは1より大きい。この広帯域イオンビームは、好ましくは基板表面栓体をカバーする。
基板表面上でのイオンビームの直径が、基板表面の直径よりも小さい場合、本発明により、基板表面上の清浄化すべき全ての位置に達するために、殊にイオンビームと基板表面との間で相対運動が行われる。好ましくは、この相対運動は、基板サンプルホルダを、イオン源に対して相対して動かすことにより行われる。この実施形態の場合に、基板表面の、位置特異的、従って位置分解的な清浄化が可能となる。殊に、この場合、狭帯域イオンビームの使用が考えられ、この場合、イオンビームの直径と基板表面の直径との比率は1未満、好ましくは1/10未満、更に好ましくは1/100未満、最も好ましくは1/1000未満に調節される。この比率が小さくなれば、清浄化過程の分解が大きくなるが、清浄化すべき基板上の相応する領域を相対運動により清浄化するためにより長い時間が必要となる。狭帯域イオンビームを、光学素子により直接集束するか又はマスク及び絞り技術によって広帯域イオンビームから作製することができる。この光学素子は、殊に電気式レンズ及び/又は磁気レンズからなり、これらは光学レンズの概念に含まれる。マスク及び絞り技術を使用する場合に、マスク又は多様な開口数を有する絞りを迅速に交換するために、好ましくは自動化ユニット、殊にロボットを使用することができる。相応して小さな断面を有するイオン源による狭帯域イオンビームの作製も考えられる。
本発明による観点は、使用したイオンビーム直径とは無関係に、殊に低エネルギイオンスパッタリング装置を、相応するフォーミングガス、殊に純アルゴン又は純水素ガス(第2の成分)と関連して使用することにある。このフォーミングガスは、この場合に、イオン生成のためのプロセスガスとしてイオンスパッタリング装置のイオン源内で、及び/又はパージガスとしてプロセスチャンバ内で使用される。低エネルギイオンスパッタリング装置と相応するフォーミングガスとの本発明による組み合わせによって、基板表面から不純物は除去されるが、基板表面は改質されず又は全く損傷されないことが保証される。従って、本発明による観点は、低エネルギイオンをイオンスパッタリング装置によって基板表面に向けて加速するが、このエネルギは、基板の特記すべき改質又は損傷を引き起こすためには十分でない点にある。この損傷は、せいぜい極めてわずかであり、かつ基板のマイクロ構造の変化が検出可能である深さ領域によって示される。この深さ領域は、本発明による方法及び装置の適用によって、殊に10μm未満、好ましくは1μm未満、更に好ましくは100nm未満、より好ましくは15nm未満、更により好ましくは7nm未満、更により好ましくは3nm未満、更に好ましくは1.5nm未満、最も好ましくはゼロである。つまり、理想的な場合にイオン衝撃によって全く損傷が生じない。
不純物及び/又は基板表面に対して特別に合わせた第1の成分(殊にフォーミングガス)は、不純物のスパッタリングされた原子/分子と反応し、それにより本発明の場合に、基板表面への新たな堆積は抑制される。このように形成された、第1の成分により結合された化合物は、好ましくは真空系により吸引されるか又は沈積によりプロセスチャンバ内に結合するので、基板表面への新たな堆積は阻止される。プロセスチャンバを第2の成分(殊にフォーミングガス、好ましくはイオン源で電離されるフォーミングガスと同じフォーミングガス)で付加的にパージすることにより、本発明によるプロセスを最適化及び支援することができる。殊に好ましくは、全面の清浄化を実施するために、広帯域イオンビームを使用することができる。
本発明による実施形態及び装置は、表面不純物、殊に炭素含有不純物を除去するために有効な低コストの可能性を示す。本発明による実施形態は、基本的に全ての種類の基板表面に適用することができるが、特に極めて低い粗さを示す基板表面の場合に、特に効果的である。この粗さは、算術平均粗さ、二乗平均平方根高さ、又は十点平均粗さとして示される。算術平均粗さ、二乗平均平方根高さ及び十点平均粗さについての平均値は、一般にその測定区域又は測定面について区別されるが、同じオーダーの範囲にある。従って、粗さについての次の数値範囲は、算術平均粗さ、二乗平均平方根高さ又は十点平均粗さについての値として解釈される。この粗さは、本発明の場合に、殊に100μm未満、好ましくは10μm未満、より好ましくは1μm未満、更に好ましくは100nm未満、最も好ましくは10nm未満である。本発明による実施形態は、殊に、光学素子に仕上げられる基板の清浄化のためにも適している。更に、比較的複雑なトポグラフィーを示す機能素子、例えば回折格子、フレネルレンズ、MEMデバイス、LEDの収容のためのキャビティを備えた基板の清浄化も可能である。
同時に、イオンの十分に低い運動エネルギの選択により、半導体材料中での損傷の発生は抑制される。
本発明による第1の実施形態の場合に、本発明による装置は、付加的に接続されたカウフマン(Kaufmann)型の広域ビームイオン源又はRF−広域イオン源を備えた少なくとも1種の高真空チャンバを含む(出典:K. Otte、A. Schindler、F. Bigl及びH. Schlemm著、Rev. Sei. Instrum., 69, 1499 (1998))。広帯域イオン源の直径は、本発明の場合に、殊に10mm〜1000mm、好ましくは20mm〜800mm、より好ましくは30mm〜600mm、より好ましくは40mm〜400mmである。
本発明によるイオン装置は、一実施形態の場合に、完全に排気されることができる。プロセスチャンバのこの種の排気は、殊に作業ガス又は第2の成分の導入の前に行われる。このイオン装置は、1bar未満、好ましくは10-3mbar未満、より好ましくは10-5mbar未満、更に好ましくは10-7mbar未満、最も好ましくは10-8mbar未満の圧力に排気されることができる。この排気後に、作業ガスを用いたイオン装置のパージが行われる。このパージは、作業圧力に達するまで行われる。
イオンチャンバ内の作業圧力は、この場合、殊に、10-8mbar〜1bar、好ましくは10-6mbar〜1bar、更に好ましくは10-6mbar〜1mbar、最も好ましくは10-5mbar〜1mbarである。
第2の成分又は作業ガスの作業圧力は、殊に1×10-3mbar〜8×10-4mbarである。基板表面の清浄化のために使用される広域ビームイオン源中に、ガス混合物(水素を含むアルゴン)、(水素を含む窒素)のガス混合物、又は純水素の、1〜100sccm/min(「標準cm3/min」=「標準条件でのcm3/min」)の制御されたガス流束を導入する。特別な実施形態の場合に、水素、殊に純水素を使用する。
特に好ましい第1の実施形態の場合に、基板サンプルホルダは、テーブル上に取り付けかつ固定されていて、このテーブルは少なくとも1つの回転自由度、好ましくは少なくとも2つの回転自由度、最も好ましくは、殊に相互に垂直に配置された3つの回転自由度を提供する。
好ましい第2の実施形態の場合に、基板サンプルホルダは、テーブル上に取り付けかつ固定されていて、このテーブルは複数の並進自由度及び回転自由度を提供する。このテーブルは、少なくともX方向と、このX方向に対して垂直のY方向に沿って運動することができる。好ましくは、このテーブルは、X方向及びY方向に対して垂直に延びるZ方向の自由度も有する。特に好ましい実施形態の場合に、このテーブルは、更に別の回転自由度、殊に精確に3つの別の回転自由度を有する。従って、基板サンプルホルダは、プロセスチャンバ内で、全ての方向に走行することができかつ全ての方向に合わせることができる。イオン入射角は、イオンビーム(より正確には、イオンビームの中心軸又は対称軸)と、基板表面上での法線との間の角度として定義される。イオン入射角は、0°(垂直方向の入射)から90°(基板表面に対して平行方向の入射)の間で自由に調節可能である。イオン入射角は、殊に90°未満であり、好ましくは70°未満であり、より好ましくは50°未満であり、更に好ましくは30°未満であり、最も好ましくは0°である。イオン源は好ましくはプロセスチャンバに対して静止固定されているので、イオン入射角は基板の回転によって、殊に基板サンプルホルダの傾きによって調節される。本発明の場合に、好ましくない場合でも、運動可能なイオン源も、かつそれによりイオン源の運動によって相応するイオン入射角の調節も考えられる。
特別な広帯域イオン源の使用、及びこの種のイオン源により基板の全面を比較的均質にイオンで照射できるという事実によって、特別な実施形態の場合に、静止基板サンプルホルダ及び/又は静止テーブルも考慮される。
基板サンプルホルダとイオン源の出口開口部との間の距離は、殊に100cm未満、好ましくは80cm未満、より好ましくは60cm未満、最も好ましくは40cm未満である。全く特別な実施形態の場合に、基板表面でのイオンのエネルギは、イオン源の出口開口部に対する基板の距離によって、精確に調節されるフォーミングガス密度との関連で調節することができる。殊に、このために、この距離を測定するための測定手段が設けられている。
基板サンプルホルダは、清浄化プロセスの間に、少なくとも1つのヒータ、殊に複数のヒータによって、0℃〜500℃の温度に加熱することができる。基板温度は、殊に温度センサとの関連で、0℃〜500℃、好ましくは0℃〜400℃、更に好ましくは0℃〜300℃、より好ましくは0℃〜200℃、最も好ましくは0℃〜250℃に調節される。
この基板サンプルホルダは、好ましくは、コンピュータ及び/又はマイクロコントローラ及び/又はファームウェア及び/又は相応するソフトウェアによって制御可能である。
特に好ましくは、始動位置をプログラミングすることができるので、基板サンプルホルダは基板表面の所与の領域を全自動で走査することができる。従って、最適な走査技術を記憶し、ボタンを押すことで再び呼び出すことができる。この可能性は、特に、狭帯域イオン源を使用する場合に、基板表面の清浄化すべき全ての位置に達するために合目的である。広帯域イオン源を使用する場合に、イオンの照射の間の基板サンプルホルダの移動、殊に線形移動及び/又は回転移動は、本発明による効果の均質化に寄与することができる。この場合、特に、高周波数の線形運動及び回転運動が好ましい。基板サンプルホルダの周波数、つまり基板サンプルホルダが1秒当たり1つの任意の方向へ行う振動数は、この場合、殊に1/100より大、好ましくは1/10より大、更に好ましくは1より大、より好ましくは10より大、最も好ましくは100より大である。基板サンプルホルダの1分当たりの回転数(英語:rounds-per-minute rpm)は、1/10より大、好ましくは1より大、更に好ましくは10より大、最も好ましくは100より大である。
イオン源
本発明により好ましく使用されるイオン源の内部構造は、例えばカウフマン型に相当する。相違点は、殊に、引き出しグリッドシステム(Extraktionsgittersystem)にある。プラズマチャンバから引き出されたイオンは、付加的なグリッドシステム中で、HF交番電場(20MHz)の印加によって分離される。この場合、全体の透過率は約<20%である。これは、1〜100μA/cm2のイオン電流密度に相当する。質量分離なしで大きな電流密度を使用することができる所定の適用のために、いわゆるISモード(英語:Ion-Source-Mode)を利用することができる。
イオン源は、RAHモードで、イオンビーム中の不純物の抑制の他に、所定の電荷状態を示す特有のイオン種の適切な選択が可能である。この欠点は、低いイオンエネルギーeV及び低いイオン電流密度(質量分離しないISモードでEion<800eV及びJion<500μA/cm2又は質量分離するRAHモードでEion<500eV及びJion<50μA/cm2)である。イオン源の機能様式の精確な記載については、相応する文献(出典:K. Otte、A. Schindler、F. Bigl及びH. Schlemm著、Rev. Sei. Instrum., 69, 1499 (1998))を指摘する。
本発明による一実施形態の場合に、イオン源からの出口直後のイオン電流についてのイオン電流密度は、10-5μA/cm2〜105μA/cm2、好ましくは10-3μA/cm2〜103μA/cm2、更に好ましくは1μA/cm2〜500μA/cm2が示される。基板表面での相応するイオン電流密度は、好ましくはこの密度のイオン電流密度と同じである。一般に、確かに、殊にイオン電流の発散によっても、意図した又は意図しない減少が生じる。基板表面でのイオン電流のイオン電流密度は、10-5μA/cm2〜105μA/cm2、好ましくは10-3μA/cm2〜103μA/cm2、更に好ましくは1μA/cm2〜500μA/cm2である。
作業ガス(第1の成分及び/又は第2の成分)
作業ガスとして、殊に次の種類の原子又は分子を使用する:
・ フォーミングガスFG(アルゴン+水素)及び/又は
・ フォーミングガスRRG(水素+アルゴン)及び/又は
・ フォーミングガスNFG(アルゴン+窒素)及び/又は
・ 水素、殊に純水素、及び/又は
・ アルゴン、殊に純アルゴン
Figure 0006456400
本発明による装置
この章では、フォーミングガスRFGx(0%〜50%のArを含む水素割合100%〜50%)を用いた基板表面の清浄化方法を記載する。本発明による装置は、イオンビーム源と、任意のヒータを備えた基板サンプルホルダとを有する。基板は、基板サンプルホルダに固定される。イオン源を作動するために、制御された量のフォーミングガスを導入する。
このガス流は、殊に0.001〜100000sccm/min、好ましくは0.01〜10000sccm/min、更に好ましくは0.1〜1000sccm/min、最も好ましくは1〜100sccm/minに調節される。プロセスチャンバ内の圧力は、使用するガスの種類並びに使用するポンプシステムに依存するが、10-8mbar〜1bar、好ましくは10-7mbar〜10-2bar、更に好ましくは10-6mbar〜10-3barに調節される。イオン源と基板表面との間の電位差は、殊に1V〜5000V、好ましくは30V〜2500V、最も好ましくは50V〜800Vに調節される。基板でのイオンビーム電流密度は、殊に、0.001〜5000μA/cm2、好ましくは0.01〜2500μA/cm2、更に好ましくは0.1〜1000μA/cm2、最も好ましくは1〜500μA/cm2の範囲内にある。好ましくは50°未満、好ましくは40°未満、更に好ましくは30°未満、より好ましくは22°未満のイオン入射角を使用する。基板表面の照射時間及び加熱は、殊に、使用する半導体材料の種類及び表面の汚染層の厚さに依存する。イオン源に対する基板の距離は、殊に1〜100cm、好ましくは10〜80cm、更に好ましくは20〜50cm、最も好ましくは約30cm(イオン源の出口開口部から測定)に調節される。所定の温度への基板表面の加熱は、使用する半導体材料の種類にも依存する。水素の不動態化作用は、一般にかつ最も簡単な場合に、次の化学反応により記載される(出典:A. J. Pearton及びJ. W. Lee著、vol. 61、N. H. Nickel編(Academic press, San Diego) p. 442 (1999)):
Figure 0006456400
式中、D+は、電離した供与体を表し、かつA-は、電離した受容体を表す。
Figure 0006456400
本発明による特別な実施形態の場合に、プロセスチャンバ、殊に高真空イオンチャンバに複数の、殊に1より多くの、好ましくは2より多くの、更に好ましくは3より多くのイオン源を接続することができる。複数のイオン源の使用により、一方で基板の表面でのイオン密度を高めかつ良好に制御することができる。更に、複数のイオン源は、複数の異なるイオン種を使用することもでき、この異なるイオン種は、製造の間では互いに別々に存在し、イオン源を離れた後に初めて、殊に基板表面で初めて又は基板表面の直前で初めて出会う。本発明による方法は、全ての種類の基板表面の清浄化のために使用することができる。殊に好ましくは、この方法は、もちろん、次の材料/材料の組み合わせからなる基板表面の清浄化のために適している:
・ ケイ素、熱により酸化されたケイ素、石英、ゼロデュア(Zerodur)、炭化ケイ素、モリブデン及び/又は3A−5B半導体材料、
・ 特別な適用のため:
○ ウェハの直接的接合の際の同種半導体構造及び/又は
○ GaAs/GaAs、InP/InP、Ge/Ge、Si/Si、Si、SiO2及び/又は
○ ウェハの直接的接合の際の異種半導体構造及び/又は
○ GaAs/InP、GaAs/Ge、GaAs/Si、Ge/Si、Ge/InP、InP/Si及び/又は
○ 金属及び/又は
○ Cu、Al、W、Mo、Ag、Au、Pt、Zn、Ni、Co及び/又は
○ 合金及び/又は
○ 任意の、殊に上述の材料の組み合わせ
基板表面を本発明により清浄化した後、これを後続のプロセス工程に供給することができる。リソグラフィープロセス、例えばインプリンティングプロセス又はフォトリソグラフィー、被覆プロセス、エッチングプロセス、湿式化学清浄化プロセス及び/又は真空堆積プロセスが考えられる。本発明による好ましい真空堆積プロセスには、殊に次のものが挙げられる:
・ 物理蒸着(PVD)、
・ 化学蒸着(CVD)、
・ 分子線エピタキシー(MBE)、
・ プラズマ化学蒸着(PECVD)、
・ プラズマ物理蒸着(PEPVD)、
・ 原子層堆積(ALD)。
特に好ましくは、本発明による方法は、第2の基板の第2の基板表面との引き続く接合作業のための準備の目的で、基板表面を清浄化するために適している。特に、金属接合プロセス又は融合接合プロセスのような持続的接合プロセスの場合、両方の基板表面は、この両方の基板表面の良好な結合を可能にするために、好ましくは極端に高い純度及び平坦度を示す。いかなる種類の不純物も、この接合プロセスを決定的に妨害する。第2の基板表面は、好ましくは同じ方法で清浄化される/清浄化されている。直接的接合が特に好ましい。本発明により処理された2つの金属表面の接触時に、好ましくは自動的に持続的接合が行われる。例えばケイ素又は酸化ケイ素のような基板表面の場合には、まずいわゆる予備的接合を行い、この予備的接合を引き続く熱処理プロセスにより持続的接合に変換することもできる。予備的接合の作製は、好ましくは室温で行われる。更に特に好ましい実施形態の場合には、基板表面は、持続的接合の製造のために必要な温度を最低にまで低減することができるほどの純度である。理想的な場合には、持続的接合の作製は、全ての種類の基板表面に対して、即座にかつ予備的接合工程なしで、殊に付加的熱処理工程なしで行われる。
直接的接合とは、この場合、2つの基板表面の、(原子の)共有結合によるだけの結合であると解釈される。最初の段階で、いわゆる予備的接合の形成を行い、この予備的接合は、両方の基板表面の間で、ファンデルワールス力により生じる、いまだに可逆的な、従って解除可能な結合により特徴付けられる。両方の基板表面を、まず一度予備的接合により相互に結合する場合、少なくともこれらの基板表面の更なる又は新たな汚染はもはや不可能である。この予備的接合は、その後で熱処理によって、持続的、つまり不可逆な、もはや解除不能な直接的接合に変換することができる。この直接的接合は、殊に基板表面間の共有結合の形成により特徴付けられる。この共有結合は、殊にSi−Siの又はSi−Oの共有結合である。従って、記載された本発明による実施形態及び装置は、特に、2つの基板を相互に少なくとも一度で接合なければならないプロセスのために使用される。従って、特に好ましくは、本発明による装置は、真空クラスタ、好ましくは高真空クラスタ、更に好ましくは超高真空クラスタの一部であり、かつ、この中で、相応するプロセス中で基板を清浄化しかつ接合用に準備するために、特にアライメント装置及び/又は接合装置との関連で使用される。上述の真空クラスタ内の圧力は、殊に1bar未満、好ましくは10-1mbar未満、更に好ましくは10-3mbar未満、より好ましくは10-5mbar未満、最も好ましくは10-8mbar未満である。
本発明による方法は、金属接合、殊に拡散接合、共晶接合、陽極接合又は任意の他の接合によって相互に結合する基板の表面清浄化のためにも用いることができる。従って、殊に、本発明による方法は、金属及び/又はセラミック表面の清浄化のためにも使用することができる。
本発明による装置は、殊に好ましくは、同じ真空クラスタ内でアライメント装置(英語:aligner)によって相互にアライメントし、かつ接合装置により相互に結合させる基板の表面を清浄化するために使用される。アライメント装置は、この場合、例えば、オーストリア国特許発明第405775号明細書、特許協力条約/欧州特許出願第2013/062473号又は特許協力条約/欧州特許出願第2013/075831号に挙げられたようなアライメント装置であることができ、この点でこれらの文献が指摘される。特に好ましくは、基板はアライメント装置と接合装置との間で磁気的部材によって固定される。この種の固定装置は、特許文献の特許協力条約/欧州特許出願第2013/056620号に詳細に述べられていて、この点でこの文献が参照される。
清浄化されるべき表面の例
次の章では、言及された基板表面の場合に不純物、殊に炭素含有不純物及び自然酸化物の完全な除去が生じる複数の最適なパラメータセットを示す。
GaAs基板表面
本発明によるプロセスは、GaAs表面の場合に、専らではないが主に酸化物除去のために利用される。
GaAs表面のために使用される作業ガスは、フォーミングガスRFG1(水素100%)又はRFG2(表1参照)である。イオンエネルギーは、この場合、100eV〜500eV、好ましくは200eV〜400eV、最も好ましくはちょうど300eVである。電流密度は、2.5μA/cm2〜6.5μA/cm2、好ましくは3.5μA/cm2〜5.5μA/cm2、より好ましくはちょうど4.5μA/cm2である。基板表面の温度は、100℃〜200℃、好ましくは125℃〜175℃、より好ましくはちょうど150℃である。基板表面の処理時間は、10sより長く、好ましくは50sより長く、更に好ましくは100sより長く、最も好ましくは300sより長い。イオンのイオン線量は、1012イオン/cm2s〜1016イオン/cm2s、より好ましくは1013イオン/cm2s〜1015イオン/cm2s、最も好ましくはちょうど1.5・1014イオン/cm2sである。
Hイオンの衝撃によるGaAs表面の酸化物除去のメカニズムは、恐らく、水素イオン又はラジカル水素とヒ素酸化物との間の化学反応に基づく。生じるヒ素酸化物は真空下で蒸発する。相応する化学反応を次に示す:
Figure 0006456400
この場合、χ=3又は5、これはGaAs表面のヒ素の多様な酸化物に応じる。この電子は、「無電位の試料」の中和又は伝導帯に由来する(出典:E. Petit、F. Houzay及びJ. Moison著、J. Vac. Sei. Technol. A 10, 2172 (1992))。
相応する事象は、酸化ガリウムの清浄化の際に期待される。
Figure 0006456400
Ga2Oの昇華は、同様に、基板表面からのGa酸化物の除去のために重要な工程である。低い温度で、殊に200℃未満の温度では、Ga2Oの昇華は行われず、原子状の水素によるヒ化ガリウムの還元が行われることも考慮できる。それにより、ガリウムと水とが生じ、この水は相応して蒸発する。
Figure 0006456400
Ge基板表面
本発明によるプロセスは、ゲルマニウム表面の場合に、主に酸化物除去及び有機化合物の清浄化のために利用される。
Ge表面のために使用される作業ガスは、フォーミングガス混合物RFG1、RFG3、RFG4及びRFG5(表1参照)である。イオンエネルギーは、殊に、100eV〜800eV、好ましくは150eV〜400eV、最も好ましくはちょうど350eV、200eV、400eV(表2参照)である。電流密度は、4.5μA/cm2〜8.5μA/cm2、好ましくは5.5μA/cm2〜7.5μA/cm2、最も好ましくはちょうど6.5μA/cm2である。基板表面の温度は、275℃〜350℃、好ましくは300℃〜325℃、最も好ましくはちょうど300℃である。基板表面の処理時間は、殊に10sより長く、好ましくは300sより長く、更に好ましくは600sより長く、最も好ましくは1200sより長い。プラズマのイオン線量は、殊に1012イオン/cm2s〜1016イオン/cm2s、より好ましくは1013イオン/cm2s〜1015イオン/cm2s、最も好ましくはちょうど5×1014イオン/cm2sである。
Figure 0006456400
Ge表面からの自然酸化物及び炭素の完全な除去が、プロセスチャンバ中の不純物が要因となり得る相対的に低い割合(<1%)を除き、表2のプロセスパラメータによるイオン衝撃によって実現された。表面温度を室温から約350℃に高める場合、炭素及び酸化膜は、ゲルマニウム基板表面から完全に除去することができる。水素イオンビームによる酸化ゲルマニウムの除去のための可能な化学反応を、次に記載することができる:
Figure 0006456400
InP基板表面
本発明によるプロセスは、InP表面の場合に、専らではないが主に酸化物除去のために利用される。
InP表面のために使用される作業ガスは、フォーミングガス混合物RFG1、RFG3及びNFG5(窒素50%+アルゴン50%)である。イオンエネルギーは、100eV〜500eV、好ましくは200eV〜400eV、最も好ましくはちょうど300eVである。電流密度は、2.5μA/cm2〜6.5μA/cm2、好ましくは3.5μA/cm2〜5.5μA/cm2、より好ましくはちょうど4.5μA/cm2である。基板表面の温度は、125℃〜225℃、好ましくは150℃〜200℃、より好ましくはちょうど175℃である。基板表面の処理時間は、10sより長く、好ましくは100sより長く、更に好ましくは300sより長く、最も好ましくは600sより長い。プラズマのイオン線量は、1012イオン/cm2s〜1016イオン/cm2s、より好ましくは1013イオン/cm2s〜1015イオン/cm2s、最も好ましくはちょうど1.5×1014イオン/cm2sである。
Figure 0006456400
Figure 0006456400
Si基板表面
ケイ素表面のために使用される作業ガスは、フォーミングガス混合物FG0、FG1、FG3、RFG5、NFG3(表1参照)である。イオンエネルギーは、150eV〜800eV、好ましくは150eV〜500eV、最も好ましくはちょうど500eVである。電流密度は、20μA/cm2〜70μA/cm2、好ましくは30μA/cm2〜60μA/cm2、より好ましくは40μA/cm2〜50μA/cm2である。基板表面の温度は、300℃〜400℃、好ましくは325℃〜375℃、より好ましくはちょうど350℃である。基板表面の処理時間は、10sより長く、好ましくは50sより長く、更に好ましくは100sより長く、最も好ましくは300sより長い。プラズマのイオン線量は、1013イオン/cm2s〜1017イオン/cm2s、より好ましくは1014イオン/cm2s〜1016イオン/cm2s、最も好ましくはちょうど1.5・1015イオン/cm2sである。
Figure 0006456400
酸化ケイ素の除去は、好ましくは次の反応式によって記載される:
Figure 0006456400
SiO2基板表面
熱による酸化ケイ素のために使用される作業ガスは、フォーミングガス混合物FG0、FG2、FG5(表1参照)である。イオンエネルギーは、150eV〜800eV、好ましくは475eV〜525eV、最も好ましくはちょうど500eVである。電流密度は、20μA/cm2〜70μA/cm2、好ましくは30μA/cm2〜60μA/cm2、より好ましくは40μA/cm2〜50μA/cm2である。基板表面の温度は、300℃〜400℃、好ましくは325℃〜375℃、最も好ましくはちょうど350℃である。基板表面の処理時間は、10sより長く、好ましくは50sより長く、更に好ましくは100sより長く、最も好ましくは300sより長い。プラズマのイオン線量は、1013イオン/cm2s〜1017イオン/cm2s、より好ましくは1014イオン/cm2s〜1016イオン/cm2s、最も好ましくはちょうど1.5・1015イオン/cm2sである。
Figure 0006456400
酸化ケイ素の除去は、好ましくは次の反応式によって記載される:
Figure 0006456400
ゼロデュア(Zerodur(AlSiO2))表面
酸化アルミニウムケイ素のために使用される作業ガスは、フォーミングガス混合物FG5(アルゴン50%及び水素50%)である(表1参照)。イオンエネルギーは、450eV〜550eV、好ましくは475eV〜525eV、最も好ましくはちょうど500eVである。電流密度は、5μA/cm2〜500μA/cm2、好ましくは30μA/cm2〜60μA/cm2、最も好ましくはちょうど500μA/cm2である。基板表面の温度は、室温〜400℃、最も好ましくはちょうど室温である。基板表面の処理時間は、10sより長く、好ましくは50sより長く、更に好ましくは100sより長く、最も好ましくは120sより長い。プラズマのイオン線量は、1013イオン/cm2s〜1017イオン/cm2s、より好ましくは1014イオン/cm2s〜1016イオン/cm2s、最も好ましくはちょうど1.5・1015イオン/cm2sである。
本発明による処理前及び処理後の基板表面の定量化を、X線光電子分光法(XPS)によって行った。
本発明によるプロセスの一般的記載
本発明によるプロセスを、殊に次のように制御することができる:
第1のガス、殊にフォーミングガス、更に好ましくは2つの成分だけからなるフォーミングガス、最も好ましくはアルゴンからなるフォーミングガスを、イオン源中で電離し、加速ユニットにより基板表面の一点に加速する。広帯域イオンビームの好ましい使用の場合には、このイオンビームは、殊に基板全体をカバーする。第1の成分は、基板表面の汚染されていない箇所に当たり、かつ柔軟に制御され、従って基板表面中での改質/損傷の原因とはならず、かつそれにより物理的及び/又は化学的変化を引き起こさない。第2の考えられる場合には、第1の成分は不純物に当たる。不純物と基板表面との間の結合エネルギは、本発明の場合に、基板表面自体の変化のために必要なエネルギよりも低く、殊にその数分の一に調節される。これとは別に又はこれに対して付加的に、不純物と基板表面との間の結合エネルギは、第1の成分の運動エネルギよりも低く、殊に数分の一に調節される。従って、第1の成分は、基板表面自体を損なうことなく不純物を基板表面から除去することができる。第2の本発明による段階では、第2のガス、殊にフォーミングガス、更に好ましくは1つの成分だけからなるフォーミングガス、好ましくは水素が、雰囲気中に存在するスパッタリングされた不純物を、あまり害のない、もはや容易には基板表面に堆積しない化合物に変換するために使用する。この化合物は、好ましくは、相応する周囲環境中で気体の状態で存在しかつ従ってプロセスチャンバから搬出することができる化合物である。イオン源中で生じたガスは、特別な実施形態の場合では、不純物を、あまり害のない、もはや容易には基板表面に堆積しない化合物に変換する第2のガスと同じであってもよい。
更に、本発明による方法をできる限り有効に適用することができる本発明による装置が示される。本発明による装置は、少なくとも1つのイオン源、少なくとも1つのプロセスチャンバ、作業ガスをプロセスチャンバ内へ導入するための少なくとも1つのバルブ、並びに基板の固定のため及び殊に運動のための基板サンプルホルダからなる。本発明による装置は、好ましくはクラスタの一部、より好ましくは高真空クラスタの一部、更に好ましくは超高真空クラスタの一部である。上述の真空クラスタ内の圧力は、殊に1bar未満、好ましくは10-1mbar未満、更に好ましくは10-3mbar未満、より好ましくは10-5mbar未満、最も好ましくは10-8mbar未満である。更に特に好ましい実施態様の場合に、本発明による装置は、基板を相互に貼り合わせるために、特に接合装置及び/又はアライメント装置と一緒に使用される。
更に、本発明による製品として、極端に高い表面純度及び極めて低い損傷表面範囲により特徴付けられる基板が示される。この表面純度は、この場合、好ましくは不純物原子の、基板表面原子の数に対する比率により表される。この表面純度は、従って無次元の比の数である。好ましくはこの数は、極めて小さな数となり、従ってppm(英語:parts per million)、ppb(英語:parts per billion)又はppt(英語:parts per trillion)で表される。本発明による清浄化プロセスの前に、基板表面全体を不純物が覆い、それにより、上記に規定された表面単位は、1以上であってもよい。本発明による方法によって、この表面純度は相応して低減される。基板表面の不純物は、本発明による方法を適用した後で、1(106ppm)未満、好ましくは10-3(1000ppm)未満、更に好ましくは10-6(1ppm)未満、より好ましくは10-9(1ppt)未満、殊に好ましくはゼロである。
損傷の強度は、最も好ましくは、基板のマイクロ構造の変化がまだ検出可能である深さ領域により示される。この深さ領域は、本発明による方法及び装置の適用によって、10μm未満、好ましくは1μm未満、更に好ましくは100nm未満、より好ましくは10nm未満、より好ましくは1nm未満、最も好ましくはゼロである。つまり、理想的な場合にイオン衝撃によって全く損傷が生じない。このような損傷の検出は、本発明による方法により処理された第1の基板の表面又は表面近傍領域のマイクロ構造を、本発明による方法により処理していないが、好ましくは同じバッチに由来する第2の基板の表面又は表面近傍領域のマイクロ構造と比較することにより行うことができる。マイクロ構造は、この場合、好ましくはTEM(透過型電子顕微鏡)及び/又はAFM(英語:atomic force microscopy)及び/又はSEM(英語:scanning electron raicroscopy)及び/又はX線散乱及び/又は電子散乱によって調査される。
本発明の他の利点、特徴及び細部は、好ましい実施例の次の記載から並びに図面により明らかにされる。
本発明による第1の実施形態の略図を表す。 本発明による第2の実施形態の略図を表す。 本発明による第3の実施形態の略図を表す。 本発明による第4の実施形態の略図を表す。 複数の原子の、処理時間による濃度依存性の学術的グラフを表す。 XPS信号の、ケイ素材料についての波長による強度依存性の学術的グラフを表す。 本発明による処理前の基板表面の顕微鏡による表面写真を表す。 本発明による処理後の基板表面の顕微鏡による表面写真を表す。 XPS信号の、酸化ケイ素材料についての波長による強度依存性の学術的グラフを表す。 XPS信号の、ゼロデュア(Zerodur)材料についての波長による強度依存性の学術的グラフを表す。 XPS信号の、金材料についての波長による強度依存性の学術的グラフを表す。
図中で、同じ特徴又は同様に作用する特徴は、同じ符号で表されている。
図1は、イオンビーム3、殊に広帯域イオンビームを作製するイオン源2を備えたイオンスパッタリング装置1からなる本発明による好ましい第1の実施形態を示す。このイオンビーム3は、基板サンプルホルダ5に固定された基板7の基板表面7oに当たる。この基板サンプルホルダ5は、テーブル4に固定されていて、かつ好ましくは交換可能である。基板7は、ロボットによって、ゲート9を介してプロセスチャンバ8内へ導入することができる。バルブ6を介してプロセスチャンバ8を排気することができ及び/又はプロセスガスでパージすることができる。テーブル4は、x方向及び/又はy方向及び/又はz方向への並進移動及び/又はx軸及び/又はy軸及び/又はz軸を中心とする回転移動ができることによって、基板表面7oは、イオンビーム3に対して各々の任意の位置及び任意の方向にすることができる。
プロセスガスは、好ましくは、イオンビーム3を作製するためにイオン源2により使用されるものと同じフォーミングガスが使用されている。
図2は、第2のイオン源2′を拡張した、第2の実施形態を示す。この第2のイオン源2′は、第2のフォーミングガスをプロセスチャンバ8内へ導入するために使用できるか又はこの第2のイオン源2′は、イオンビーム3のイオンビーム3′による適切な操作のために利用できる。例えば、第2のイオンガスを第2のイオン源2′中で作製し、この第2のイオンガスが第1のイオン源2のイオンビーム3中のイオンを還元又は酸化することにより、イオンビーム3中のイオン密度をイオンビーム3′により操作することが考えられる。第2のイオン源2′が電子源であり、この電子源を用いて電子をイオンビーム3に向けて撃ち込むことも考えられる。次いで、このイオンビーム3′の電子は、イオンビーム3の正電荷のイオンを低減する。高い電子密度によって、イオンビーム3のイオンの酸化状態を高めることもでき、従って、このイオンは負電荷となる。
図3は、図1に類似する、本発明による第3の実施形態を示し、ここでは、イオン源2″は、狭帯域イオンビーム3″を使用して、基板表面7oの本発明による清浄化を実施する。基板表面7oでの全体の望ましい位置に達するために、基板サンプルホルダ5を基板7と共に、イオンビーム3″に対して相対運動させる。この実施形態の場合でも、少なくとも1つの他のイオン源2′の使用が考えられる。
図4は、図2及び図3に類似する、本発明による第4の実施形態を示し、ここでは、イオン源2は絞り10の上側で広帯域イオンビーム3を作製する。絞り10は、この広帯域イオンビーム3を狭帯域イオンビーム3″に変換する。第2のイオン源2′は、この本発明による実施形態の場合に、イオンビーム3″の操作のためだけでなく、殊に好ましくは、特に絞り10から剥がれる不純物と結合する。そうでないと、この不純物は、基板7に堆積し、基板7を汚染しかねないためである。図4中に示された、イオン源2、広帯域イオンビーム3及び絞り10の組み合わせは、相応する狭帯域イオンビーム3″の作製のために極めて頻繁に使用されるため、この本発明による実施形態も、相応して高い技術的意義及び高い経済的意義がある。絞り10は、殊に、炭素又は炭素含有材料から作製され、従って、基板7の汚染、特に有機物による汚染に相応して深く関与する。しかしながら、本発明によるこの実施形態によって、殊にイオン銃として構成された第2のイオン源2′及び/又は導入されたフォーミングガスによって、絞り10による不純物の堆積を十分に抑制できるか、又はそれどころか完全に排除できる。第2のイオン源2′のイオンビーム3′は、絞り10の相応する位置決めの際に、絞り10と第1のイオン源2との間でも、つまり広帯域イオンビーム3の範囲でも使用することができる。更に特に好ましい実施形態の場合に、イオン源2′は、イオンビーム3′が絞り10の上方及び下方で使用することができるように変向することができる。もちろん、イオンビーム3′は、更に基板表面7oの方向に向けて使用することもできる。基板表面7oでの全体の望ましい位置に達するために、また、基板サンプルホルダ5を基板7と共に、イオンビーム3″に対して相対運動させることができる。
図5は、実施されたXPS(X線光電子分光法)測定の学術的グラフを示し、このグラフは、GaAs基板表面7oでのガリウム、ヒ素、炭素及び酸素の原子濃度の、本発明によるイオンスパッタリング装置及び本発明によるフォーミングガス混合物を用いた衝撃時間の関数として記載されている。酸素濃度及び炭素濃度の低減及びそれと関連してガリウム濃度及びヒ素濃度の増大を明らかに認識することができる。この場合に、ここに示された清浄化プロセスは、基板表面の特記すべき程の損傷なしで、極端に低い温度でかつ極めて短時間でこのような結果を可能にすることが考慮される。殊に、特記すべき程の損傷とは、深さ領域内でのマイクロ構造の変化であると解釈する。この深さ領域は、殊に15nm未満、好ましくは7nm未満、更に好ましくは3nm未満、最も好ましくは1.5nm未満である。
図6aは、2つの強度スペクトルの、実施したXPS(X線光電子分光法)測定の学術的グラフを示す。上側の強度スペクトルは、特徴的な強度プロフィールにより、酸素及び炭素、並びにケイ素の存在を示す。ケイ素表面の本発明による清浄化後に記録された下側の強度スペクトルでは、特徴的な酸素プロフィール及び炭素プロフィールが消失している。図6b及び6cは、調査した基板表面の、本発明による方法の適用前後のAFM(英語:atomic force microscopy)写真を示す。炭素不純物の除去並びに酸化物の除去による粗さの低減を明らかに認識できる。本発明による方法は、イオンスパッタリング技術を使用するのにも係わらず、表面の粗面化を引き起こさず、不純物を除去し、かつ基板表面を、後続のプロセス工程のために最適に準備する。
図7は、3つの強度スペクトルの、実施したXPS(X線光電子分光法)測定の学術的グラフを示す。上側の強度スペクトルは、炭素並びに二酸化ケイ素の酸素の存在を示す。第1の試験において、炭素を純アルゴンによって除去することを試した。純アルゴンを用いたイオン衝撃後に、第2の、中央の強度プロフィールが記録された。第2の強度プロフィールの場合には、炭素濃度の上昇を明らかに認識することができる。この炭素濃度の上昇は、多くの原因がある。ただし、この炭素がプロセスチャンバ8に由来することが重大である。この炭素は、プロセスチャンバ8に集まり、壁部に堆積し、イオンスパッタリング装置の部材を介して又はゲートを通して持ち込まれる。本発明によるフォーミングガスとの関連での本発明の技術による基板表面7oの本発明による処理により初めて、同じ波長で、第3の下側の強度プロフィールで、炭素プロフィールの不存在を明らかに認識することができるような炭素不含の基板表面が提供される。
同様の考察が、図8により、ゼロデュア(Zerodur)で実施した試験についても当てはまる。
図9は、最後に、金表面での炭素の除去を示す。これにより、本発明による装置及び方法が、金属表面の清浄化のためにも極めて適していることを示すことができる。特に好ましくは、本発明による方法は、次のプロセス工程で接合するために、銅のような金属表面の清浄化のためにも使用できる。
1 イオンスパッタリング装置
2,2′,3″ イオン源
3,3′,3″ イオンビーム
4 テーブル
5 基板サンプルホルダ
6 バルブ
7 基板
7o 基板表面
8 プロセスチャンバ
9 ゲート
10 絞り

Claims (9)

  1. 板表面(7o)をプロセスチャンバ(8)内に配置する工程と、
    記基板表面(7o)から不純物を剥離するために、前記基板表面(7o)に、イオンビーム源(2,2′,2″)により作製され、前記基板表面(7o)に向けられた、第1の成分を含む、1000eV未満のイオンエネルギーを有するイオンビーム(3,3′,3″)を当てる工程と、
    離された前記不純物の結合のために、前記プロセスチャンバ(8)に、アルゴン及び水素及び窒のうちの少なくとも一つを含む第2の成分をガスとして導入する工程を含む、
    基板(7)の基板表面(7o)を表面処理する方法。
  2. 前記プロセスチャンバ(8)を、第2の成分の導入前に、0barより大きく1bar未満の圧力に排気する、請求項1に記載の方法。
  3. 前記イオンビーム(3,3′,3″)を、前記基板表面(7o)に、0.001μA/cm 2 以上5000μA/cm2 以下のイオンビーム密度で当たるように調節する、請求項1又は2に記載の方法。
  4. 前記イオンビーム(3,3′,3″)は、前記基板表面(7o)全体を捕らえる広帯域イオンビームとして形成されている、請求項1から3までのいずれか1項に記載の方法。
  5. 前記基板表面(7o)は円形に形成されており、
    前記イオンビーム(3,3′,3″)を、前記基板表面(7o)に当たるイオンビーム(3,3′,3″)の直径が、前記基板表面(7o)の直径の1/100より大きくなるように調節する、請求項1から4までのいずれか1項に記載の方法。
  6. 前記基板表面(7o)及び第1のイオンビーム(3,3′,3″)の少なくとも一方に、第2のイオンビーム源(2′)により作製された第2のイオンビーム(3,3′,3″)を当てる、請求項1から5までのいずれか1項に記載の方法。
  7. 第1の成分及び第2の成分の少なくとも一方を、ガス状で、前記プロセスチャンバ(8)内に導入する、請求項1から6までのいずれか1項に記載の方法。
  8. 前記基板(7)を、基板サンプルホルダ(5)に固定する、請求項1から7までのいずれか1項に記載の方法。
  9. 板(7)を収容するためのプロセスチャンバ(8)と、
    板表面(7o)から不純物を剥離するために、前記基板表面(7o)に向けられた、000eV未満のイオンエネルギーを有する第1の成分を含むイオンビーム(3,3′,3″)を作製するためのイオンビーム源(2,2′,2″)と、
    離された前記不純物の結合のために、前記プロセスチャンバ(8)に、アルゴン及び水素及び窒のうちの少なくとも一つを含む第2の成分をガスとして導入するための手段とを備えた、
    基板(7)の基板表面(7o)を表面処理する装置。
JP2016557318A 2014-04-01 2014-04-01 基板を表面処理する方法及び装置 Active JP6456400B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2014/056545 WO2015149846A1 (de) 2014-04-01 2014-04-01 Verfahren und vorrichtung zur oberflächenbehandlung von substraten

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018235686A Division JP6726264B2 (ja) 2018-12-17 2018-12-17 基板を表面処理する方法及び装置

Publications (2)

Publication Number Publication Date
JP2017513216A JP2017513216A (ja) 2017-05-25
JP6456400B2 true JP6456400B2 (ja) 2019-01-23

Family

ID=50439364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016557318A Active JP6456400B2 (ja) 2014-04-01 2014-04-01 基板を表面処理する方法及び装置

Country Status (8)

Country Link
US (3) US9960030B2 (ja)
EP (2) EP3127141B1 (ja)
JP (1) JP6456400B2 (ja)
KR (2) KR102203973B1 (ja)
CN (3) CN106463342B (ja)
SG (1) SG11201607719TA (ja)
TW (2) TWI709652B (ja)
WO (1) WO2015149846A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9555441B2 (en) * 2013-05-03 2017-01-31 Abb Schweiz Ag Dynamic synchronized masking and coating
SG11201610455TA (en) 2014-06-24 2017-01-27 Ev Group E Thallner Gmbh Method and device for surface treatment of substrates
KR20210125602A (ko) 2014-12-23 2021-10-18 에베 그룹 에. 탈너 게엠베하 기판들을 예비고정하기 위한 방법 및 장치
WO2018084285A1 (ja) * 2016-11-07 2018-05-11 ボンドテック株式会社 基板接合方法、基板接合システムおよび親水化処理装置の制御方法
EP3586356B1 (de) 2017-02-21 2023-11-08 EV Group E. Thallner GmbH Verfahren zum bonden von substraten
CN111758144B (zh) * 2018-02-28 2023-06-02 株式会社日立高新技术 离子铣削装置及离子铣削装置的离子源调整方法
US11742231B2 (en) * 2019-10-18 2023-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Movable wafer holder for film deposition chamber having six degrees of freedom
CN112975117B (zh) * 2020-08-27 2022-09-13 重庆康佳光电技术研究院有限公司 一种激光剥离方法及装置
JP7551542B2 (ja) 2021-03-05 2024-09-17 キオクシア株式会社 半導体装置の製造方法
KR102445655B1 (ko) * 2022-04-14 2022-09-23 주식회사 위드텍 열탈착을 이용한 분석 자동화 시스템 및 이를 이용한 분석 방법
WO2023224235A1 (ko) * 2022-05-20 2023-11-23 (주)넥스틴 반도체 공정 시스템의 정전기 조절 장치
CN118866797B (zh) * 2024-09-25 2024-12-03 江苏西米半导体有限公司 晶圆片脱蜡设备及晶圆片脱蜡方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142958A (en) * 1978-04-13 1979-03-06 Litton Systems, Inc. Method for fabricating multi-layer optical films
US4547432A (en) * 1984-07-31 1985-10-15 The United States Of America As Represented By The United States Department Of Energy Method of bonding silver to glass and mirrors produced according to this method
JPS6187338A (ja) * 1984-10-05 1986-05-02 Nec Corp 多重ビ−ム照射Si表面ドライ洗浄法
JPS6187338U (ja) 1984-11-14 1986-06-07
JPS61160938A (ja) * 1985-01-09 1986-07-21 Nec Corp ドライエツチング後Si表面の損傷除去方法
JPS6423538A (en) 1987-07-20 1989-01-26 Nec Corp Method and equipment for manufacturing semiconductor device
JPH0513394A (ja) * 1991-07-02 1993-01-22 Nissin Electric Co Ltd 基体の膜形成面清浄化方法
US5616179A (en) * 1993-12-21 1997-04-01 Commonwealth Scientific Corporation Process for deposition of diamondlike, electrically conductive and electron-emissive carbon-based films
AT405775B (de) 1998-01-13 1999-11-25 Thallner Erich Verfahren und vorrichtung zum ausgerichteten zusammenführen von scheibenförmigen halbleitersubstraten
GB9822294D0 (en) * 1998-10-14 1998-12-09 Univ Birmingham Contaminant removal method
ATE458261T1 (de) * 1998-12-11 2010-03-15 Surface Technology Systems Plc Plasmabehandlungsgerät
SE9903213D0 (sv) 1999-06-21 1999-09-10 Carl Fredrik Carlstroem Dry etching process of compound semiconductor materials
DE10048374B4 (de) 1999-10-01 2009-06-10 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zum großflächigen Verbinden von Verbindungshalbleitermaterialien
US6758223B1 (en) * 2000-06-23 2004-07-06 Infineon Technologies Ag Plasma RIE polymer removal
US6319842B1 (en) * 2001-01-02 2001-11-20 Novellus Systems Incorporated Method of cleansing vias in semiconductor wafer having metal conductive layer
US6554950B2 (en) 2001-01-16 2003-04-29 Applied Materials, Inc. Method and apparatus for removal of surface contaminants from substrates in vacuum applications
JP2002279002A (ja) 2001-03-22 2002-09-27 Fujitsu Denso Ltd 図面管理システム及び図面管理方法
DE10210253A1 (de) 2002-03-10 2003-10-02 Inst Oberflaechenmodifizierung Verfahren zur Reinigung von Halbleiteroberflächen
KR100781719B1 (ko) 2004-04-20 2007-12-03 학교법인 포항공과대학교 이온빔 식각을 이용한 쌍곡면 드럼형 소자의 제조방법
TWI287816B (en) * 2004-07-22 2007-10-01 Asia Optical Co Inc Improved ion source with particular grid assembly
US7838083B1 (en) * 2005-01-28 2010-11-23 Sandia Corporation Ion beam assisted deposition of thermal barrier coatings
US8052799B2 (en) * 2006-10-12 2011-11-08 International Business Machines Corporation By-product collecting processes for cleaning processes
JP5044813B2 (ja) * 2007-02-19 2012-10-10 エスアイアイ・ナノテクノロジー株式会社 集束イオンビーム装置及び荷電粒子光学系の調整方法
JP2008227283A (ja) * 2007-03-14 2008-09-25 Mitsui Eng & Shipbuild Co Ltd SiCパーティクルモニタウエハの製造方法
CN101669193B (zh) * 2007-04-27 2012-02-15 株式会社半导体能源研究所 Soi衬底及其制造方法和半导体器件
US20080287323A1 (en) 2007-05-16 2008-11-20 Leiming Li Treatment and Reuse of Oilfield Produced Water
CN101687696A (zh) * 2007-06-29 2010-03-31 旭硝子株式会社 从玻璃衬底表面除去杂质的方法和处理玻璃衬底表面的方法
JP4593601B2 (ja) 2007-08-03 2010-12-08 キヤノンアネルバ株式会社 汚染物質除去方法、半導体製造方法、及び薄膜形成加工装置
US7989329B2 (en) * 2007-12-21 2011-08-02 Applied Materials, Inc. Removal of surface dopants from a substrate
KR20090102547A (ko) * 2008-03-26 2009-09-30 주식회사 하이닉스반도체 불순물 제거 방법
JP5355928B2 (ja) * 2008-05-09 2013-11-27 株式会社半導体エネルギー研究所 貼り合わせ法による半導体基板の製造方法
SG166060A1 (en) * 2009-04-22 2010-11-29 Semiconductor Energy Lab Method of manufacturing soi substrate
CN101957554A (zh) * 2009-07-14 2011-01-26 中芯国际集成电路制造(上海)有限公司 去除光罩上的保护膜胶的方法
TW201118050A (en) * 2009-11-24 2011-06-01 Taiwan Hi Tech Corp A high temperature pretreatment method on surface of glass substrate for anti-reflection film
US8512586B2 (en) * 2011-09-01 2013-08-20 Tel Epion Inc. Gas cluster ion beam etching process for achieving target etch process metrics for multiple materials
JP5851951B2 (ja) * 2011-09-21 2016-02-03 東京エレクトロン株式会社 エッチング方法、エッチング装置、および記憶媒体
SG2014013023A (en) 2013-03-27 2015-02-27 Ev Group E Thallner Gmbh Retaining system, device and method for handling substrate stacks
EP3011589B9 (de) 2013-06-17 2018-09-05 Ev Group E. Thallner GmbH Vorrichtung und verfahren zum ausrichten von substraten
KR101741384B1 (ko) 2013-12-06 2017-05-29 에베 그룹 에. 탈너 게엠베하 기질들을 정렬하기 위한 장치 및 방법
JP6187338B2 (ja) 2014-03-14 2017-08-30 富士ゼロックス株式会社 定着装置、画像形成装置

Also Published As

Publication number Publication date
CN111326405A (zh) 2020-06-23
TW201600619A (zh) 2016-01-01
JP2017513216A (ja) 2017-05-25
CN111261498A (zh) 2020-06-09
US11901172B2 (en) 2024-02-13
TW202106901A (zh) 2021-02-16
KR102306979B1 (ko) 2021-09-30
CN106463342B (zh) 2020-04-03
US20210125821A1 (en) 2021-04-29
CN111261498B (zh) 2024-08-20
KR102203973B1 (ko) 2021-01-18
EP3127141B1 (de) 2021-03-24
EP3859766A1 (de) 2021-08-04
CN106463342A (zh) 2017-02-22
US10867783B2 (en) 2020-12-15
KR20210007039A (ko) 2021-01-19
KR20160140620A (ko) 2016-12-07
WO2015149846A1 (de) 2015-10-08
SG11201607719TA (en) 2016-11-29
CN111326405B (zh) 2024-08-23
US20170069483A1 (en) 2017-03-09
EP3127141A1 (de) 2017-02-08
US9960030B2 (en) 2018-05-01
US20180204717A1 (en) 2018-07-19
TWI709652B (zh) 2020-11-11
TWI829968B (zh) 2024-01-21

Similar Documents

Publication Publication Date Title
JP6456400B2 (ja) 基板を表面処理する方法及び装置
JP5574586B2 (ja) 基板構造及びその形成方法
EP2854158B1 (en) Layer deposition on III-V semiconductors
WO2020008295A1 (en) Covalently bonded semiconductor interfaces
US20070262050A1 (en) Patterning by energetically-stimulated local removal of solid-condensed-gas layers and solid state chemical reactions produced with such layers
Weber et al. Direct growth of patterned graphene
JP6726264B2 (ja) 基板を表面処理する方法及び装置
JP2008522848A (ja) 固体凝縮ガス層のエネルギー誘導局所除去を用いるリフトオフパターニング方法
Kondou et al. Room-temperature si-si and si-sin wafer bonding
Bishop Fundamental advances in focused electron beam induced processing
JP2737613B2 (ja) 微細パターンの形成方法
JP2985321B2 (ja) マスクパタ−ン形成方法
Rahman et al. Shrinking of spin-on-glass films induced by synchrotron radiation and its application to three-dimensional microfabrications
Wang et al. Patterning SiO 2 thin films using synchrotron radiation stimulated etching with a Co contact mask
JPH02183530A (ja) 半導体素子の作製方法
Saris Surface Science and Semiconductor Processing
Rao et al. Sputtered silicon dioxide layers forMEMS applications
JPH04360526A (ja) 微細パターン形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181218

R150 Certificate of patent or registration of utility model

Ref document number: 6456400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250