JP6448712B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP6448712B2 JP6448712B2 JP2017117637A JP2017117637A JP6448712B2 JP 6448712 B2 JP6448712 B2 JP 6448712B2 JP 2017117637 A JP2017117637 A JP 2017117637A JP 2017117637 A JP2017117637 A JP 2017117637A JP 6448712 B2 JP6448712 B2 JP 6448712B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- frame
- semiconductor device
- sealing body
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体装置、半導体装置の製造装置および半導体装置の製造方法、ならびに半導体モジュールに関し、特にパワー半導体素子が全周囲を封止体で覆われて外部と電気的に絶縁されているフルモールド型の半導体装置、半導体装置の製造装置および半導体装置の製造方法、ならびに半導体モジュールに関する。 The present invention relates to a semiconductor device, a semiconductor device manufacturing apparatus, a semiconductor device manufacturing method, and a semiconductor module, and more particularly, a full mold in which a power semiconductor element is covered with a sealing body and electrically insulated from the outside. The present invention relates to a type semiconductor device, a semiconductor device manufacturing apparatus, a semiconductor device manufacturing method, and a semiconductor module.
大電力を扱うことができる半導体装置は、一般にパワーデバイスと呼ばれる。このような半導体装置は大電力を扱うために、高い絶縁耐力が要求される。 A semiconductor device that can handle large power is generally called a power device. Such a semiconductor device is required to have a high dielectric strength in order to handle high power.
フルモールド型半導体装置では、高い絶縁耐力を実現するために、パワー半導体素子の全周囲が電気的絶縁性を有する封止体により覆われている。 In a full mold type semiconductor device, the entire periphery of the power semiconductor element is covered with a sealing body having electrical insulation in order to realize high dielectric strength.
特開2003−289085号公報には、ネジを用いて放熱フィンへ緊締固定される半導体装置であって、封止樹脂に取り付け穴が設けられているフルモールド型の半導体装置が記載されている。 Japanese Patent Application Laid-Open No. 2003-289085 describes a semiconductor device that is fastened and fixed to a heat radiating fin using screws, and is a full mold type semiconductor device in which a mounting hole is provided in a sealing resin.
しかしながら、従来のフルモールド型半導体装置では、十分な絶縁耐力が得られない場合があった。 However, in the conventional full mold type semiconductor device, there is a case where sufficient dielectric strength cannot be obtained.
一般に半導体装置は、その外部においてねじ等により放熱体と接続固定される。その際にパワー半導体素子と電気的に接続されているリードやパワー半導体素子を搭載しているダイパッドが放熱体やねじ等と近接している場合に、半導体装置は十分な絶縁耐力が得られない。 In general, a semiconductor device is connected and fixed to a heat radiator with screws or the like outside. At that time, when the lead electrically connected to the power semiconductor element or the die pad mounting the power semiconductor element is close to the heat radiator or the screw, the semiconductor device cannot obtain a sufficient dielectric strength. .
本発明は、上記のような課題を解決するためになされたものである。本発明の主たる目的は、高い絶縁耐力を有している半導体装置、半導体装置の製造装置および半導体装置の製造方法、ならびに半導体モジュールを提供することにある。 The present invention has been made to solve the above-described problems. A main object of the present invention is to provide a semiconductor device having a high dielectric strength, a semiconductor device manufacturing apparatus, a semiconductor device manufacturing method, and a semiconductor module.
本発明に従った半導体装置は、半導体素子と、第1面および第1面と反対側に位置する第2面を有し、第1面上に半導体素子を保持するとともに、半導体素子と電気的に接続されているフレームと、電気絶縁性を有し、半導体素子とフレームとを封止する封止体とを備える半導体装置である。封止体には貫通孔が形成されており、貫通孔は第1面と交差する方向に延びる孔軸を有しており、貫通孔に隣接するフレームの第1面および第2面のうち少なくとも一方の面には、封止体を形成するときに封止体となるべき流動性材料の流動方向を制限する整流パターンが形成されている。 A semiconductor device according to the present invention has a semiconductor element and a first surface and a second surface located opposite to the first surface, holds the semiconductor element on the first surface, and is electrically connected to the semiconductor element. And a sealing body that has electrical insulation and seals the semiconductor element and the frame. A through hole is formed in the sealing body, the through hole has a hole axis extending in a direction intersecting the first surface, and at least one of the first surface and the second surface of the frame adjacent to the through hole On one surface, a rectifying pattern is formed that restricts the flow direction of the flowable material to be the sealing body when the sealing body is formed.
本発明によれば、高い絶縁耐力を有している半導体装置、半導体装置の製造装置および半導体装置の製造方法、ならびに半導体モジュールを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device which has high dielectric strength, the manufacturing apparatus of a semiconductor device, the manufacturing method of a semiconductor device, and a semiconductor module can be provided.
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.
(実施の形態1)
図1および図2を参照して、実施の形態1に係る半導体装置について説明する。実施の形態1に係る半導体装置100は、半導体素子1と、フレーム2と、封止体3とを備える。
(Embodiment 1)
The semiconductor device according to the first embodiment will be described with reference to FIGS. The
半導体素子1は、任意のパワー半導体素子とすることができるが、例えば絶縁ゲートバイポーラトランジスタ(IGBT)やMOS型電界効果トランジスタ(MOSFET)である。半導体装置100において、半導体素子1は複数形成されていてもよい。
The
フレーム2は、第1面2Aと第1面2Aと反対側に位置する第2面2Bとを有し、第1面2A上に半導体素子1を保持するとともに、半導体素子1と電気的に接続されている。フレーム2は後述する封止体3の外部にまで延びており、半導体素子1と外部とを電気的に接続する役割を担っている。実施の形態1に係る半導体装置100は、フレーム2を複数備えてもよい。フレーム2は、封止体3から表出している接続部7(図2参照)と、封止体3に覆われている端部2E(図1参照)とを有している。フレーム2を構成する材料は、導電性を有する任意の材料とすることができるが、例えば銅(Cu)を含む材料である。なお、フレーム2は、半導体素子1を保持しているダイパッド5(図7参照)と、ダイパッド5と接続されているフレーム本体部6(図7参照)とを有していてもよい。接続部7は、第1面2Aに対して垂直な方向に屈曲するように設けられていてもよいし、第1面2Aと同一面上に延びるように設けられていてもよい。
The
封止体3は、電気絶縁性を有している。封止体3は、半導体素子1とフレーム2の少なくとも一部とを覆うことにより、これらを物理的および化学的に保護している。封止体3を構成する材料は、電気的絶縁性を有するとともに、所定の条件下で流動性を有する任意の材料を採用可能であるが、例えばエポキシ樹脂である。封止体3は例えばトランスファモールド法により形成可能である。
The sealing
封止体3の外周面は、半導体素子1およびフレーム2の上方に位置する上面3A、それらの下方に位置する下面3B、および上面3Aと下面3Bとを接続する側方端面3Cを有している。上面3Aおよび下面3Bは、フレーム2の第1面2Aに沿うように形成されており、好ましくは第1面2Aと平行となるように形成されている。封止体3には、上面3Aから下面3Bに至る貫通孔4が形成されている。すなわち、貫通孔4の孔軸は第1面2Aと交差する方向に延びている。好ましくは、貫通孔4の孔軸は第1面2Aと垂直に設けられている。なお、孔軸とは、貫通孔4の中心を通り、貫通孔4に沿って延びる軸を意味する。
The outer peripheral surface of the sealing
貫通孔4は、任意の形状を有していればよいが、たとえば所定の形状を有する貫通孔の一部が封止体3により充填されている形状を有している。貫通孔4は、たとえば孔径H2(半径H1)の円形状であって従来のパワー半導体装置に形成される一般的な貫通孔内部の半分の領域が、封止体3により充填された半円形状を有している。この場合、貫通孔4の平面形状は、孔径H2と同等の長さを有する一辺と、半径H1の半円弧とを有している。
The through
貫通孔4において、孔径H2と同等の長さを有する一辺はフレーム2に最も近接した位置に形成されていてもよい。異なる観点から言えば、実施の形態1に係る半導体装置100の貫通孔4は、従来のパワー半導体装置の一般的な貫通孔の一部(たとえば半分)と重なる位置に形成されているとともに、フレーム2に近接している側の部分(貫通孔の内周端面のうちフレーム2との距離が最短となる領域を含む部分)が封止体3により充填されている形状を有していてもよい。
In the
貫通孔4の孔径H2は、固定部材12の軸の直径(たとえばネジの有効径)に依らず任意に決めることができる。貫通孔4の孔径H2は、固定部材12の軸の直径と同一であってもよいし、短くてもよい。
The hole diameter H2 of the
貫通孔4は、フレーム2と重ならない領域に形成されている。このとき、貫通孔4の内部に表出している封止体3の内周端面4Eと、フレーム2の端部2Eとは、所定の距離だけ離れている。
The through
半導体装置100は、封止体3の下面3Bが接触して載置されている放熱体11に対し、封止体3の上面3Aを上方から押圧する押圧部材13が固定部材12により固定されて、半導体モジュール500を構成する。放熱体11には、貫通孔4に対応する位置に固定部材12を固定可能な孔が形成されている。固定部材12は、導電性を有する材料で構成されていてもよく、たとえば鋼材で構成されたネジであってもよい。放熱体11の上記孔は固定部材12を緊締可能に設けられているネジ穴である。押圧部材13には、貫通孔4に対応する位置に固定部材12を通すことができる孔が形成されている。押圧部材13はたとえば板バネである。
In the
実施の形態1に係る半導体装置100において、固定部材12は、放熱体11と接続固定されているとともに、半導体装置100の外部において押圧部材13とを接続するように設けられている。貫通孔4は固定部材12を通すための孔ではない。そのため、上述のように、貫通孔4の半径H1は固定部材12の有効径等によらず任意に決めることができる。
In the
貫通孔4は、押圧部材13が固定部材12により放熱体11に対して固定されることによって半導体装置100が放熱体11と押圧部材13との間に挟持されたときに、押圧部材13と重なる位置に設けられている。貫通孔4の孔径H2は、たとえば押圧部材13の幅(短手方向の幅)と同等程度とすることができる。
The through-
次に、実施の形態1に係る半導体装置100の製造方法について説明する。実施の形態1に係る半導体装置100の製造方法は、封止体3内に貫通孔4を形成することができる限りにおいて任意の方法とすることができるが、たとえば封止体3となるべき流動性材料に熱硬化性樹脂を金型内に供給するトランスファモールド法である。
Next, a method for manufacturing the
はじめに、半導体素子1と、表面上に半導体素子1を保持しているフレーム2とを備える封止対象材8を準備する。封止対象材8において、半導体素子1とフレーム2とは電気的に接続されている。次に、金型を準備する。金型は、封止体3の外周面(上面3A、下面3B、側方端面3C)に対応した内周面と、貫通孔4の内周端面4Eに対応した構成体とで囲まれた空間を有し、当該空間内に封止対象材8を保持可能に設けられている。なお、金型は、上記空間と金型の外部とを接続している接続経路を有している。
First, the sealing
次に、金型の内部に封止体となるべき流動性を有する材料(以下、流動性材料という)を供給する。流動性材料は、たとえばエポキシ樹脂である。流動性材料は、金型に設けられている接続経路を通って封止対象材8が保持されている金型の内部の上記空間に充填される。流動性材料の充填は金型の内部に空隙が無くなるまで実施される。
Next, a fluid material (hereinafter referred to as fluid material) to be a sealing body is supplied into the mold. The fluid material is, for example, an epoxy resin. The flowable material is filled into the space inside the mold in which the
次に、流動性材料を加熱し硬化させる。これにより、封止対象材8が封止体3により覆われているとともに、封止体3に貫通孔4が形成されている半導体装置100を得ることができる。
Next, the fluid material is heated and cured. Thereby, the
次に、実施の形態1に係る半導体装置100の作用効果について説明する。半導体装置100は、半導体素子1と、第1面2Aを有し、第1面2A上に半導体素子1を保持するとともに、半導体素子1と電気的に接続されているフレーム2と、電気絶縁性を有し、半導体素子1とフレーム2とを封止する封止体3とを備える。封止体3には貫通孔4が形成されており、貫通孔4は第1面2Aと交差する方向に延びる孔軸を有しており、貫通孔4の内部に表出している封止体3の内周端面4Eは上記孔軸に対して傾斜している。
Next, functions and effects of the
また、貫通孔4は、半導体素子1を放熱体11に固定する固定部材12が挿入され緊締される穴ではなく、固定部材12は半導体素子1の封止体3の外部に設けられている。そのため、フレーム2の端部2Eと固定部材12との間の距離を長くすることができる。これにより、封止体3に形成されている貫通孔4を固定部材12の挿入孔として用いる従来のパワー半導体素子と比べて、半導体素子1の絶縁耐力を向上させることができる。
The through
さらに、貫通孔4の内周端面4Eは半径H1と等しい長さを有する一辺を有する面であり、貫通孔4の内部において内周端面4Eはフレーム2に対し反対側を向いて表出している場合には、フレーム2の端部2Eと貫通孔4の内周端面4Eとの間の最短距離L1を長くすることができる。
Further, the inner
なお、貫通孔4は、押圧部材13が固定部材12により放熱体11に対して固定されることによって半導体装置100が放熱体11と押圧部材13との間に挟持されたときに、押圧部材13と重なる位置に設けられている。そのため、貫通孔4は、放熱体11に固定部材12を介して接続されている押圧部材13に対する半導体装置100の位置決めの際に用いられるガイドとして機能し得る。特に、貫通孔4の孔径H2を押圧部材13の幅(短手方向の幅)と同等程度とした場合には、半導体モジュール500を上面視したときに押圧部材13の下から貫通孔4が全く表出していない状態となるように半導体モジュール500を設計しておくことで、組み立て時においてより容易に位置あわせを行うことができる。なお、貫通孔4は、上面3Aから所定の距離だけ下面3B側まで延びるように形成されており、下面3Bまで貫通していなくてもよい。言い換えると、貫通孔4は上面3Aに対する凹部として形成されていてもよい。この場合には、凹部としての貫通孔4は封止体3からなる底面を有するが、好ましくは上面3Aと当該底面との距離は、半導体装置100においてフレーム2と上面3Aとの距離よりも短く設けられている。このようにしても、高い絶縁耐力を有するとともに、半導体モジュール500を組み立てる際に容易に位置決めすることができる半導体装置100を得ることができる。
Note that the through-
(実施の形態2)
次に、図3を参照して、実施の形態2に係る半導体装置100について説明する。実施の形態2に係る半導体装置100は、実施の形態1に係る半導体装置100と基本的に同様の構成を備えるが、貫通孔4が固定部材12を通すための孔であって、貫通孔4の内部に表出している封止体3の内周端面4Eが、貫通孔4の孔軸に対して傾斜している点で異なる。
(Embodiment 2)
Next, the
貫通孔4の孔軸は、フレーム2の第1面2Aに対して任意の角度を有して交差する方向に延びていればよいが、たとえばフレーム2の第1面2Aと封止体3の上面3Aおよび下面3Bとが平行であって、これらと垂直な方向に延びるように形成されている。
The hole axis of the through
貫通孔4の内周端面4Eは、封止体3において放熱体11と接触しない上面3Aおよび封止体3において放熱体11と接触する下面3Bに対して垂直ではなく、所定の角度を有して傾斜している。内周端面4Eが、上面3Aと交差する角度は鈍角であり、下面3Bと交差する角度は鋭角であるように設けられているのが好ましい。異なる観点から言えば、上面3Aでの貫通孔4の開口面積が下面3Bでの貫通孔4の開口面積より大きくなるように、内周端面4Eが設けられているのが好ましい。なお、下面3Bでの貫通孔4の寸法は固定部材12の軸の寸法と同等以上の大きさとして設けられている。
The inner
このようにすれば、上面3Aでの貫通孔4の開口面積が従来のパワー半導体装置に設けられている固定部材を通すための貫通孔と同等に設けられていても、貫通孔4の内周端面4Eが上面3Aおよび下面3Bと垂直な方向に延びるように形成されている従来のパワー半導体装置と比べて、フレーム2の端部2Eと内周端面4Eとの間の最短距離L1を長くすることができる。その結果、貫通孔4に固定部材12を通したときにも、フレーム2の端部2Eと固定部材12との間の距離は従来のパワー半導体装置と同等としながらも、両者の間に設けられている封止体3をより厚く形成することができるため、半導体装置100の絶縁耐力を高めることができる。
In this way, even if the opening area of the through
フレーム2は、半導体装置100において、鉛直方向の下方側に位置する半分の領域内に設けられているのが好ましい。このようにすれば、フレーム2の端部2Eと貫通孔4の内周端面4Eとの最短距離L1をより長くすることができ、半導体装置100の絶縁耐力を高めることができる。
In the
固定部材12は、頭部を含めて全体が貫通孔4の内部に収容されていてもよいし、頭部が貫通孔4の外部に突出していてもよい。また、たとえば固定部材12の軸が貫通孔4の内周端面4Eに沿って延びるように形成されていてもよい。
The entire fixing
なお、実施の形態2に係る半導体装置100は、貫通孔4内に挿入された固定部材12により放熱体11と接続固定されるため、押圧部材13を不要とすることができる。
In addition, since the
(実施の形態3)
次に、図4および図5を参照して、実施の形態3に係る半導体装置100について説明する。実施の形態3に係る半導体装置100は、実施の形態2に係る半導体装置100と基本的に同様の構成を備えるが、貫通孔4に隣接するフレーム2の第1面2Aに、封止体3を形成するときに封止体3となるべき流動性材料の流動方向を制限する整流パターン20が形成されている点で異なる。
(Embodiment 3)
Next, the
整流パターン20は、フレーム2の第1面2A上において複数設けられている。各整流パターン20は、所定の間隔を空けて互いに独立に設けられている。各整流パターン20は、フレーム2の第1面2Aから第1面2Aに垂直な方向に突出するように設けられており、かつ貫通孔4の近傍に位置するフレーム2の端部2Eに向かって延びるように設けられている。なお、整流パターン20は、流動性材料の流動方向を制限できれば、任意の形状とすることができる。
A plurality of
このようにすれば、半導体素子1とフレーム2とを含む封止対象材8が保持されている金型の内部の空間に封止体3となるべき流動性材料を供給する際、流動性材料の流動方向が整流パターン20によって制限される。このとき、流動性材料は、貫通孔4が形成される領域の近傍に位置するフレーム2の端部2Eに向かって延びるように形成されている整流パターン20に導かれて金型内を流動する。この結果、フレーム2と貫通孔4の内周端面4Eとの最短距離L1が従来の半導体装置と比べて長くなることによって、封止体3となるべき流動性材料がフレーム2に沿って流動する距離が短くなっても、それに伴う流動性材料の流動方向の変化を抑制することができる。言い換えると、フレーム2に形成されている整流パターン20が、従来の半導体装置においてフレームが担っていた樹脂封止工程における封止体となるべき流動性材料の流動方向の制御という役割を負うことができるため、フレーム2自体の長さを短くしても貫通孔4の周囲に効率的に流動性材料を流動させることができる。これにより、半導体装置100は高い絶縁耐力を有するとともに、貫通孔4の成形性を高めることができる。
In this way, when supplying the fluid material to be the sealing
フレーム2の第1面2Aにおける平面形状は、任意の形状を採ることができる。たとえば、フレーム2は、半導体装置100を上面3A側から見たときに、円形状に設けられている貫通孔4と対向する2辺を含む端部2Eを有し、かつ当該2辺が直交するように設けられていてもよい。
The planar shape of the
この場合、フレーム2と貫通孔4の内周端面4Eとの最短距離L1が上述のように従来の半導体装置よりも長いことにより、貫通孔4に固定部材12を挿入して放熱体11などに緊締し半導体素子1を固定する場合にも、フレーム2と固定部材12との距離は上記最短距離L1以上となる。そのため、半導体装置100は高い絶縁耐力を有することができる。さらにフレーム2と貫通孔4の内周端面4Eとが封止体3を介して対向する領域の大部分では、両者の距離が当該最短距離L1よりも長く設けられているため、絶縁破壊が生じるリスクをより低減することができる。
In this case, since the shortest distance L1 between the
なお、整流パターン20はフレーム2の第1面2Aおよび第2面2Bのうち少なくとも一方に形成されていればよい。また、フレーム2がダイパッド5(図7参照)とフレーム本体部6とを有する場合には、貫通孔4に近接するダイパッド5およびフレーム本体部6の少なくとも一方に形成されていればよく、さらにそれらの少なくとも一方の表面上に形成されていればよい。
The rectifying
(実施の形態4)
次に、図6を参照して、実施の形態4に係る半導体装置100について説明する。実施の形態4に係る半導体装置100は、実施の形態2に係る半導体装置100と基本的に同様の構成を備えるが、貫通孔4の内部に表出している封止体3の内周端面4Eと対向配置されているフレーム2の端部2Eが第1面2Aと交差する方向に屈曲している点で異なる。
(Embodiment 4)
Next, a
フレーム2は、板状に設けられている導電性部材が、その端部2Eから所定の距離だけ離れた点(以下、屈曲点という)で上方もしくは下方に屈曲した構造を有している。フレーム2を構成する当該導電性部材は、屈曲されていない状態において、従来の半導体装置におけるフレームと同等の構成を有していてもよく、具体的には同等の寸法を有していてもよい。このようにしても、フレーム2を平面視したときのフレーム2における上記屈曲点から端部2Eが位置する点までの最短距離は、フレーム2の屈曲点から端部2Eまでに位置する屈曲部を斜辺とする三角形の底辺の長さに相当するため、当該屈曲点から端部2Eまでの長さ、すなわち屈曲されていない従来のフレームにおける当該最短距離よりも短くなっている。そのため、貫通孔4内に固定部材12を設けて半導体装置100を放熱体11等に固定する場合であって、従来の半導体装置と同等の寸法を有する貫通孔4および固定部材12とを用いる場合であっても、フレーム2と固定部材12との最短距離を長くすることができ、半導体装置100の絶縁耐力を高めることができる。
The
なお、フレーム2の上記屈曲部の形状は、任意の形状とすることができ、たとえば下方に屈曲されていてもよいし、第1面2Aに対して垂直に屈曲されていてもよい。このようにしても、貫通孔4内に配置されている固定部材12に対してフレーム2の端部2Eを従来の半導体装置よりも十分に離すことができる。その結果、従来の半導体装置に対して寸法の変更等をすることなく絶縁耐力を高めることができる。
The shape of the bent portion of the
上述した実施の形態2〜実施の形態4に係る半導体装置100では、半導体モジュール500は押圧部材13を用いずに固定部材12のみによって放熱体11に対して固定されているが、これに限られるものではない。各実施の形態に係る半導体装置100は、実施の形態1に係る半導体装置100と同様に押圧部材13を用いて半導体モジュール500として構成されてもよい。
In the
(実施の形態5)
次に、図7を参照して、実施の形態5に係る半導体装置200について説明する。実施の形態5に係る半導体装置200は、半導体素子1と、フレーム2と、半導体素子1およびフレーム2を封止する封止体3とを備える。フレーム2は、表面上に少なくとも1つの半導体素子1を保持しているダイパッド5と、ダイパッド5と接続されているフレーム本体部6とを含み、半導体素子1と電気的に接続されている。
(Embodiment 5)
Next, a
半導体装置200において、ダイパッド5は、フレーム本体部6の鉛直方向の下方に位置しており、フレーム本体部6と接続されている。ダイパッド5において、フレーム本体部6との接続部側に位置する第1端部51と第1端部51と反対側に位置する第2端部52とを有している。
In the
ダイパッド5は、フレーム本体部6や封止体3の下面3Bと平行に設けられていなくてもよい。つまり、第2端部52は、フレーム本体部6に垂直な方向において第1端部51よりもフレーム本体部6に近接する側に位置していてもよいし離間する側に位置してもよい。このとき、フレーム2は、フレーム本体部6と垂直な方向において、ダイパッド5の第2端部52が第1端部51に対して所定の位置関係にあるように設けられている。
The
具体的には、第2端部52は、フレーム本体部6と垂直な方向において、第1端部51よりもフレーム本体部6に50μmを上限値として近接するように設けられていてもよい。また、第2端部52は、第1端部51よりもフレーム本体部6から離れる方向に100μmを上限値として離間するように設けられていてもよい。言い換えると、フレーム本体部6と垂直な方向(半導体装置200を組み立てたときの鉛直方向)において、第1端部51が位置する点をゼロ点としてかつフレーム本体部6と離間する側を正としたときに、第2端部52は−50μm以上100μm以下の範囲(図7中の範囲t3)内に設けられている。
Specifically, the
実施の形態5に係る半導体装置200は、このようなフレーム2におけるフレーム本体部6と封止体3の下面3Bとが略平行となるように構成されている。このとき、ダイパッド5の第2端部52と封止体3の外周面との最短距離は、第2端部52と下面3Bとの最短距離t2であり、第1端部51と封止体3の外周面(下面3B)との最短距離t1より100μm短い下限距離以上、かつ第1端部51と封止体3の外周面(下面3B)との最短距離t1より50μm長い上限距離以下となる。
The
ダイパッド5の第1端部51と封止体3の外周面との最短距離は、第1端部51と下面3Bとの最短距離t1である。第1端部51と下面3Bとの最短距離t1は、従来の半導体装置と同様の値とすることができ、たとえば500μm以上である。第1端部51と下面3Bとの最短距離t1を500μmとした場合に、第2端部52と下面3Bとの最短距離t2を400μm以上550μm以下とすることができる。
The shortest distance between the
つまり、実施の形態5に係る半導体装置200は、ダイパッド5の第1端部51と第2端部52とが上述した相対的な距離関係を有するように設けられたフレーム2を備えている。
That is, the
ここで、従来の半導体装置に用いられているフレームでは、ダイパッドの第2端部が、フレーム本体部と垂直な方向において、第1端部よりもフレーム本体部に近接するように設けられていない。つまり、従来のフレームにおけるダイパッドは、フレーム本体部と垂直な方向において、第1端部と重なっている0μmを下限値とし、かつ第1端部よりもフレーム本体部から離れる方向にたとえば150μmを上限値として離間するように設けられていた。この場合、封止体の厚みを増すことなく第2端部と封止体の下面との最短距離を長くして絶縁耐力を高めることは、困難であった。 Here, in the frame used in the conventional semiconductor device, the second end of the die pad is not provided closer to the frame body than the first end in the direction perpendicular to the frame body. . In other words, the die pad in the conventional frame has a lower limit of 0 μm overlapping the first end in the direction perpendicular to the frame main body, and an upper limit of 150 μm, for example, in the direction away from the frame main body from the first end. It was provided to be separated as a value. In this case, it is difficult to increase the dielectric strength by increasing the shortest distance between the second end portion and the lower surface of the sealing body without increasing the thickness of the sealing body.
これに対し、半導体装置200に用いられているフレーム2は、ダイパッド5の第1端部51と第2端部52とが上記の関係を有しているため、封止体3の厚みを増すことなく第2端部52と封止体3の下面3Bとの最短距離t2を長くすることができる。その結果、半導体装置200のパッケージ絶縁不良率を低減することができる。
On the other hand, the
次に、図8および図9を参照して、実施の形態5に係る半導体装置の製造装置300(以下、単に製造装置という)について説明する。製造装置300は、実施の形態5に係る半導体装置200を製造するために用いられるものである。具体的には、半導体素子1とフレーム2とを含む封止対象材8を覆うように封止体3を形成する際に用いる製造装置である。製造装置300は、金型21と、封止体3となるべき流動性材料を供給するための供給部30と、金型21および供給部30を制御する制御部40とを備える。
Next, a semiconductor device manufacturing apparatus 300 (hereinafter simply referred to as a manufacturing apparatus) according to the fifth embodiment will be described with reference to FIGS. The
金型21は、上記封止対象材8を配置する空間Sと、空間Sと外部とを接続するための接続経路22とが内部に形成されている。このとき、金型21は、空間Sにおいて、フレーム本体部6よりもダイパッド5が鉛直方向上側に位置した封止対象材8を保持可能である。つまり、金型21は、空間Sにおいて、フレーム本体部6よりもダイパッド5が鉛直方向上側に位置した封止対象材8を保持可能である。このとき、図9を参照して、接続経路22は、たとえば上記封止対象材8を金型21に配置したときに、フレーム2の延在方向に沿うように設けられていてもよい。図9に示す接続経路22は水平方向に延びるように形成されている。金型21は、たとえば上金型と下金型とからなり、上記空間Sは上金型の端面21Aと下金型の端面21Bとに囲まれた領域である。
In the
供給部30は、金型21の接続経路22を経て空間Sに封止体3となるべき流動性材料を供給する。制御部40は、金型21および供給部30を制御する。具体的には、たとえば金型21に対する加熱条件、加圧条件や、封止体となるべき流動性材料の供給量を制御している。
The
次に、図8〜図10を参照して、実施の形態5に係る半導体装置の製造方法について説明する。実施の形態5に係る半導体装置の製造方法は、ダイパッド5に保持されている半導体素子1と、ダイパッド5を有するフレーム2とを含む封止対象材8が封止体3により封止されてなる半導体装置の製造方法であり、上述した実施の形態5に係る半導体装置の製造装置300を用いて実施される。
Next, with reference to FIGS. 8-10, the manufacturing method of the semiconductor device which concerns on
はじめに、金型21の内部にフレーム本体部6よりもダイパッド5が鉛直方向上側に位置するように封止対象材8を配置する(工程(S10))。つまり、金型21に配置され保持された封止対象材8は、半導体素子1およびフレーム2が半導体装置200におけるそれらに対して上下反転するように配置される。これにより、フレーム本体部6よりもダイパッド5が鉛直方向上側に位置するように封止対象材8が配置されているため、ダイパッド5の第2端部52は、重力を受けて第1端部51よりも鉛直方向下方、すなわちフレーム本体部6側に位置することになる。なお、フレーム2は、このときのフレーム本体部6に垂直な方向におけるダイパッド5の第2端部52とフレーム本体部6との距離が、第1端部51とフレーム本体部6との距離よりも50μm短い下限距離以上となるように設けられている。言い換えると、金型21に封止対象材8を配置したときに、金型21の上金型の端面21Aとダイパッド5の第2端部52との最短距離は、端面21Aと第1端部51との最短距離よりも長くなるように設けられている。
First, the sealing
次に、封止対象材8が配置されている金型21の内部に封止体3となるべき流動性の材料を導入した後、当該材料を固化することにより封止体3によって封止対象材8を封止する(工程(S20))。封止体3となるべき材料は、たとえばエポキシ樹脂であり、矢印Aの方向から接続経路22を通って空間Sに導入される。このとき、金型21の空間S内では、先の工程(S10)によってダイパッド5の第2端部52が第1端部51よりもフレーム本体部6側に配置された状態にある。そのため、本工程(S20)において、このような状態にある封止対象材8の周囲に封止体3となるべき流動性材料が導入され硬化されることにより、得られた半導体装置200においてダイパッド5の第2端部52と封止体3の下面3Bとの最短距離t2は、第1端部51と封止体3の下面3Bとの最短距離t1よりも最大で50μm長くすることができる。つまり、本工程(S20)により、金型21の上金型の上端面21Aとダイパッド5の第2端部52との最短距離が封止体3の下面3Bとダイパッド5の第2端部52との最短距離t2となり、金型21の上金型の上端面21Aと第1端部51との最短距離が封止体3の下面3Bとダイパッド5の第1端部51との最短距離t1となるため、ダイパッド5の第2端部52と封止体3の下面3Bとの最短距離t2が第1端部51と封止体3の下面3Bとの最短距離t1よりも最大で50μm長い半導体装置200を得ることができる。
Next, after introducing a fluid material to be the sealing
その結果、封止する工程(S20)において、ダイパッド5の第2端部52が半導体素子1の重さや自重を受けて鉛直方向下方側に変形しても、ダイパッド5の第2端部52と封止体3の下面3Bとの最短距離の短縮を防止することができるため、半導体装置200の絶縁耐力の低下を防ぐことができる。
As a result, in the sealing step (S20), even if the
なお、実施の形態5に係る半導体装置200は、上述のように、第2端部52が第1端部51よりもフレーム本体部6から離れる方向に100μmを上限値として離間するように設けられていてもよいが、このような半導体装置200も実施の形態5に係る半導体装置の製造方法により得ることができる。この場合には、たとえば、工程(S10)において封止対象材8を金型21に配置したときに、鉛直方向において第1端部51が位置する点をゼロ点としかつ下方を正として、第2端部52が−50μm以上100μm以下の範囲内に設けられていればよい。このようにすれば、ダイパッド5の第2端部52と封止体3の下面3Bとの最短距離t2が第1端部51と封止体3の下面3Bとの最短距離t1より短い場合であっても、両距離の差(t1−t2)が100μm以下に抑えられている半導体装置200を得ることができる。
In addition, as described above, the
実施の形態5に係る製造装置300において、接続経路22はフレーム2が延びる方向に沿って設けられているが、これに限られるものではない。図11を参照して、接続経路22は、たとえば金型21において空間Sに対し鉛直方向上方に設けられていてもよい。このようにしても、ダイパッド5の第2端部52が第1端部51よりも鉛直方向下方に配置された状態で、金型21の空間S内に矢印Aの方向へ流動性材料を供給することができるため、実施の形態5に係る製造装置300と同様の効果を奏することができる。好ましくは、接続経路22はダイパッド5の直上に位置するように金型21(たとえば上金型)に設けられている。このようにすれば、鉛直方向上方から下方に向けて流動性材料が供給される際に、ダイパッド5が流動性材料により下方に押圧されるため、ダイパッド5の第2端部52と封止体3の下面3Bとの近接をより確実に抑制することができる。その結果、高い絶縁耐力を有し、パッケージ絶縁不良率が低減された半導体装置200を得ることができる。なお、この場合の金型21は、たとえば分割面を有した割型であってもよい。
In the
以上のように本発明の実施の形態について説明を行なったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。 Although the embodiment of the present invention has been described above, the above-described embodiment can be variously modified. The scope of the present invention is not limited to the above-described embodiment. The scope of the present invention is defined by the terms of the claims, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明は、フルモールド型の半導体装置に特に有利に適用される。 The present invention is particularly advantageously applied to a full mold type semiconductor device.
1 半導体素子、2 フレーム、2A 第1面、2B 第2面、2E 端部、3 封止体、3A 上面、3B 下面、3C 側方端面、4 貫通孔、4E 内周端面、5 ダイパッド、6 フレーム本体部、7 接続部、8 封止対象材、11 放熱体、12 固定部材、13 押圧部材、20 整流パターン、21 金型、22 接続経路、30 供給部、40 制御部、51 第1端部、52 第2端部、100,200 半導体装置、300 製造装置、500 半導体モジュール。
DESCRIPTION OF
Claims (1)
第1面および前記第1面と反対側に位置する第2面を有し、前記第1面上に前記半導体素子を保持するとともに、前記半導体素子と電気的に接続されているフレームと、
電気絶縁性を有し、前記半導体素子と前記フレームとを封止する封止体とを備える半導体装置であって、
前記封止体には前記フレームの端の外に貫通孔が形成されており、
前記貫通孔は前記第1面と交差する方向に延びる孔軸を有しており、前記貫通孔は孔内に放熱体に接続される固定部材が挿入されものであり、
前記貫通孔に隣接する前記フレームの前記第1面に、前記封止体を形成するときに前記封止体となるべき流動性材料の流動方向を制限する整流パターンが形成され、
前記整流パターンは前記フレームの端に向かって延びるように設けられており、
前記フレームの端は前記貫通孔と対向する2辺を含み、前記2辺が直交するように設けられている、半導体装置。 A semiconductor element;
A frame having a first surface and a second surface located opposite to the first surface, holding the semiconductor element on the first surface, and being electrically connected to the semiconductor element;
A semiconductor device having electrical insulation and comprising a sealing body that seals the semiconductor element and the frame,
A through hole is formed outside the end of the frame in the sealing body,
The through-hole has a hole axis extending in a direction intersecting the first surface, and the through-hole is a hole in which a fixing member connected to a radiator is inserted,
A rectification pattern is formed on the first surface of the frame adjacent to the through hole to restrict the flow direction of the flowable material to be the sealing body when forming the sealing body ,
The rectification pattern is provided so as to extend toward an end of the frame,
An end of the frame includes two sides facing the through hole, and is provided so that the two sides are orthogonal to each other .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017117637A JP6448712B2 (en) | 2017-06-15 | 2017-06-15 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017117637A JP6448712B2 (en) | 2017-06-15 | 2017-06-15 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014105223A Division JP6162643B2 (en) | 2014-05-21 | 2014-05-21 | Semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018227534A Division JP2019054280A (en) | 2018-12-04 | 2018-12-04 | Semiconductor device and semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017188694A JP2017188694A (en) | 2017-10-12 |
JP6448712B2 true JP6448712B2 (en) | 2019-01-09 |
Family
ID=60045770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017117637A Active JP6448712B2 (en) | 2017-06-15 | 2017-06-15 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6448712B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61102040A (en) * | 1984-10-25 | 1986-05-20 | Sanken Electric Co Ltd | Manufacture of resin seal type semiconductor device |
JPS63170949A (en) * | 1987-01-09 | 1988-07-14 | Fuji Electric Co Ltd | semiconductor equipment |
IT1252624B (en) * | 1991-12-05 | 1995-06-19 | Cons Ric Microelettronica | SEMICONDUCTOR RESIN ENCLOSED AND ELECTRICALLY INSULATED DEVICE WITH IMPROVED INSULATION CHARACTERISTICS, AND RELATED MANUFACTURING PROCESS |
-
2017
- 2017-06-15 JP JP2017117637A patent/JP6448712B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017188694A (en) | 2017-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6162643B2 (en) | Semiconductor device | |
US9030003B2 (en) | Encapsulated semiconductor device and method for manufacturing the same | |
US9640453B2 (en) | Power semiconductor device | |
JP5279632B2 (en) | Semiconductor module | |
US7839004B2 (en) | Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame | |
US20140284783A1 (en) | Semiconductor device | |
US20160183405A1 (en) | Electronic device and method for manufacturing the electronic device | |
JP5818102B2 (en) | Manufacturing method of semiconductor device | |
US9123709B2 (en) | Semiconductor device and method of manufacturing the same | |
JP6208072B2 (en) | Electronic circuit device and manufacturing method thereof | |
KR20190005736A (en) | Semiconductor module | |
JP5161688B2 (en) | Semiconductor device and semiconductor module | |
JP2016219778A (en) | Power semiconductor device | |
JP6448712B2 (en) | Semiconductor device | |
JP2019054280A (en) | Semiconductor device and semiconductor module | |
CN103109366A (en) | Semiconductor module | |
JP6021695B2 (en) | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
KR20150129269A (en) | Clip structure for semiconductor package and semiconductor package including the same, methods of manufacturing for the same | |
US11924960B2 (en) | Circuit board and method for manufacturing circuit board | |
JP2009016380A (en) | Semiconductor apparatus and manufacturing method thereof | |
WO2021019594A1 (en) | Semiconductor module | |
WO2022153501A1 (en) | Semiconductor device, method for producing same and semiconductor package | |
JP6409879B2 (en) | Packaged power semiconductor and packaged power semiconductor mounting structure | |
JP2015144204A (en) | semiconductor device | |
JP2006319084A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6448712 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |