[go: up one dir, main page]

JP6427461B2 - 受信装置、無線通信システム、及び無線通信方法 - Google Patents

受信装置、無線通信システム、及び無線通信方法 Download PDF

Info

Publication number
JP6427461B2
JP6427461B2 JP2015087629A JP2015087629A JP6427461B2 JP 6427461 B2 JP6427461 B2 JP 6427461B2 JP 2015087629 A JP2015087629 A JP 2015087629A JP 2015087629 A JP2015087629 A JP 2015087629A JP 6427461 B2 JP6427461 B2 JP 6427461B2
Authority
JP
Japan
Prior art keywords
block
bit information
processing
bit
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015087629A
Other languages
English (en)
Other versions
JP2016208263A (ja
Inventor
敬亮 山本
敬亮 山本
矢野 隆
隆 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2015087629A priority Critical patent/JP6427461B2/ja
Priority to PCT/JP2016/054847 priority patent/WO2016170832A1/ja
Priority to US15/561,806 priority patent/US10050644B2/en
Publication of JP2016208263A publication Critical patent/JP2016208263A/ja
Application granted granted Critical
Publication of JP6427461B2 publication Critical patent/JP6427461B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H03M13/2796Two or more interleaving operations are performed jointly, e.g. the first and second interleaving operations defined for 3GPP UMTS are performed jointly in a single interleaving operation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0047Decoding adapted to other signal detection operation
    • H04L1/005Iterative decoding, including iteration between signal detection and decoding operation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/01Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/015Simulation or testing of codes, e.g. bit error rate [BER] measurements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2732Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45Soft decoding, i.e. using symbol reliability information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

本発明は、送信側において符号化されインタリーブ(ビット順序入れ替え)された情報を、受信側において、復調器、デインタリーバ、復号器、インタリーバを用いて繰り返し復号処理を行う無線通信技術に関するものである。
BICM−ID(繰り返し復号処理: Bit Interleaved Coded Modulation with Iterative Decoding)方式は、復調器と復号器が、情報ビットの順序を乱数的に入れ替えるインタリーブ処理、及び元の順序に戻すデインタリーブ処理を介して、繰り返し復号を行う事によりMAP(Maximum a posteriori probability)復号を行う方式である。
近年、繰り返し復号処理の収束性を解析する、EXIT(Extrinsic Information Transfer)解析と呼ばれる手法が提案され、次のことが明らかになっている。すなわち、BICM−IDにおける符号化方式と変調方式は、それぞれ、単体の特性が優れていない場合でも、両者の整合を適切に取ることにより、全体として優れた復号特性を示す。
特許文献1では、本来マッピング可能なビット数よりも多くのビットを割当てる拡張マッピングと、反復符号とを組み合わせて優れた特性を得る方法が開示されている。特許文献2では、拡張マッピングに一定の規則性を持たせて演算量を削減しつつ、反復符号と整合を取り、優れた特性を実現可能な規則的拡張マッピングを用いる方法が開示されている。
これらのBIDM-ID方式では、一般に、復調器と復号器の間で、ビット尤度情報をやり取りし、繰り返し復号処理を行う。そのため、復調器と復号器の間でビットの順序を乱数的に入れ替えるインタリーブ処理とデインタリーブ処理は、ビット尤度情報を一定数のビット毎にまとめてグループ化したブロック単位で行われ、復調器と復号器は、同一ブロックのビット尤度情報に対して、復調処理と復号処理を行う。
一方で、無線通信方式においては、非特許文献1や非特許文献2に示すように、インタリーブ処理として、ブロック型のインタリーブと畳み込みインタリーブを組み合わせて用いる方式が存在する。
特開2020224367 特開2020240397
ARIB STD―B33 ARIB STD―B57
非特許文献1および非特許文献2の方式では、ビットインタリーブとして畳み込みインタリーブを用い、複数のビットをまとめたシンボルの単位で順序入れ替えを行うブロック型のランダムインタリーブと組み合わせて、インタリーブ処理を行う。このような方式では、繰り返し復号処理を用いない場合は、簡易な構成でビットインタリーブが行えるという利点がある。しかし、BICM―ID処理に適用する場合は、畳み込みインタリーブによるビットの順序入れ替えが、シンボルインタリーブを行う単一のブロック内に閉じておらず、複数のブロックに亘って行われるため、復調器で処理するビット尤度情報のグループと復号器で処理するビット尤度情報のグループに違いが生じる。
BICM−IDで用いる繰り返し復号処理においては、理想的な特性を得るためには、復調器および復号器において、それぞれが処理する全てのビット尤度情報が含まれるブロック単位(インタリーブを行うブロックの単位)で処理を行うことが必要である。そのため、復調器と復号器の扱うビット尤度情報のグループにずれが生じていると、両者において、全てのビット尤度情報を揃えたブロックの単位として、無限の長さのブロックが必要となり、現実的ではない。
本発明が解決しようとする課題は、畳み込みインタリーブとブロックインタリーブを組み合わせて用いるような無線通信方式、つまり、シンボルインタリーブを行うブロックを跨ってビットの順序入れ替えが行われる無線通信方式において、復調器と復号器がビット尤度情報を交換して繰り返し復号処理を行う際に、復調器と復号器が処理するビット尤度情報が含まれるブロックが異なるために、繰り返し復号処理で必要とされるビット尤度情報を揃えることが困難な点である。すなわち、上記したシンボルインタリーブを行うブロックを跨ってビットの順序入れ替えが行われる無線通信方式に、BICM−ID処理を適用することが困難な点である。
従って、本発明の目的は、シンボルインタリーブを行うブロックを跨ってビットの順序入れ替えが行われる無線通信方式に、BICM−ID処理を適用できるようにすることである。
本願は上記課題を解決する手段を複数含んでいるが、本発明に係る受信装置の代表的な構成は、次のとおりである。すなわち、
符号化された後、複数のシンボルの順序を入れ替えるシンボルインタリーブ処理を含む第1のインタリーブ処理が施され、シンボル単位で変調されて送信された無線信号を受信する受信装置であって、前記第1のインタリーブ処理では、前記シンボルインタリーブ処理が行われるブロックを跨ってビットの順序の入れ替えが行われ、
前記受信装置は、
事前情報を用いて前記無線信号の復調処理を行い、第1のビット情報を出力する復調器と、
前記第1のビット情報に対し、前記第1のインタリーブ処理で入れ替えられたビットの順序を元に戻すデインタリーブ処理を行い、第2のビット情報を出力するデインタリーバと、
前記第2のビット情報を復号して、第3のビット情報を出力する復号器と、
前記第3のビット情報に対し、前記デインタリーブ処理の逆処理となる第2のインタリーブ処理を行い、第4のビット情報を出力するインタリーバと、を備え、
前記第4のビット情報を前記事前情報として前記復調器へ入力することにより、繰り返し復号処理を行い、
前記繰り返し復号処理を行うときに、前記繰り返し復号処理の結果を取得する対象である結果取得対象ブロックの、少なくとも前後のブロックを含む有限長のブロックのビット情報を用いることを特徴とする受信装置。
また、本発明に係る無線通信システムの代表的な構成は、次のとおりである。すなわち、
無線信号を送信する送信装置と、前記送信装置から送信された無線信号を受信する受信装置とを備える無線通信システムであって、
前記送信装置は、
送信用ビット情報を符号化した後、1つのブロック内で複数のシンボルの順序を入れ替えるシンボルインタリーブ処理と、前記ブロックを跨ってビットの順序を入れ替えるビットインタリーブ処理とを含む第1のインタリーブ処理を行い、シンボル単位で変調して無線信号を送信し、
前記受信装置は、
事前情報を用いて前記無線信号の復調処理を行い、第1のビット情報を出力する復調器と、
前記第1のビット情報に対し、前記第1のインタリーブ処理で入れ替えられたビットの順序を元に戻すデインタリーブ処理を行い、第2のビット情報を出力するデインタリーバと、
前記第2のビット情報を復号して、第3のビット情報を出力する復号器と、
前記第3のビット情報に対し、前記デインタリーブ処理の逆処理となる第2のインタリーブ処理を行い、第4のビット情報を出力するインタリーバと、を備え、
前記第4のビット情報を前記事前情報として前記復調器へ入力することにより、繰り返し復号処理を行い、
前記繰り返し復号処理を行うときに、前記繰り返し復号処理の結果を取得する対象である結果取得対象ブロックの、少なくとも前後のブロックを含む有限長のブロックのビット情報を用いる、
ことを特徴とする無線通信システム。
また、本発明に係る無線通信方法の代表的な構成は、次のとおりである。すなわち、
符号化した後、複数のシンボルの順序を入れ替えるシンボルインタリーブ処理と、前記シンボルインタリーブ処理の際にブロックを跨ってビットの順序を入れ替えるビットインタリーブ処理とを含む第1のインタリーブ処理を行い、シンボル単位で変調して無線信号を送信するステップと、
事前情報を用いて前記無線信号の復調処理を行い、第1のビット情報を出力する復調ステップと、
前記第1のビット情報に対し、前記第1のインタリーブ処理で入れ替えられたビットの順序を元に戻すデインタリーブ処理を行い、第2のビット情報を出力するデインタリーブ処理ステップと、
前記第2のビット情報を復号して、第3のビット情報を出力する復号ステップと、
前記第3のビット情報に対し、前記デインタリーブ処理の逆処理となる第2のインタリーブ処理を行い、第4のビット情報を出力する第2のインタリーブ処理ステップと、を備え、
前記第4のビット情報を前記事前情報として前記復調ステップで用いることにより、繰り返し復号処理を行い、前記繰り返し復号処理を行うときに、前記繰り返し復号処理の結果を取得する対象である結果取得対象ブロックの、少なくとも前後のブロックを含む有限長のブロックのビット情報を用いることを特徴とする無線通信方法。
上記の構成によれば、シンボルインタリーブを行うブロックを跨ってビットの順序入れ替えが行われる無線通信方式、例えば、畳み込みインタリーブとブロックインタリーブを組み合わせて用いる無線通信方式に、BICM−ID処理を適用することができる。
本発明の実施形態における無線通信システムの構成を示す図である。 本発明の実施形態におけるインタリーバの構成を示す図である。 本発明の実施形態におけるデインタリーバの構成を示す図である。 本発明の実施形態におけるシンボルインタリーブ処理手順を示す図である。 本発明の実施形態におけるビットインタリーブ処理手順を示す図である。 第1実施例のBICM−ID方式の処理手順を示す図である。 第1実施例のBICM−ID方式の処理手順を示す図である。 第2実施例のBICM−ID方式の処理手順を示す図である。 第3実施例のBICM−ID方式の処理手順を示す図である。 第4実施例の無線通信システムの構成を示す図である。 ビット誤り率特性を示す図である。
以下、本発明の実施形態を、図面を用いて説明する。
図1は、本発明の実施形態における無線通信システムの構成、つまり、BICM−IDを用いた送信装置及び受信装置の基本構成を示す図である。
送信装置は、符号化器10と、情報ビットの順序を乱数的に入れ替えるインタリーバ11と、変調器12と、アンテナ12aとを含むように構成される。インタリーバ11は、後述する畳み込みインタリーバ20とブロックインタリーバ23とを含むように構成される。このような送信装置の構成は、公知である。
受信装置は、アンテナ15aと、復調器15と、情報ビットの順序を元の順序に戻すデインタリーバ16と、復号器17と、インタリーバ18とを含むように構成される。インタリーバ18の構成は、インタリーバ11と同じである。デインタリーバ16は、インタリーバ18と逆の動作を行う、つまり、インタリーバ11又はインタリーバ18で入れ替えた情報ビットの順序を元に戻すものである。デインタリーバ16は、後述するブロックデインタリーバ30と畳み込みデインタリーバ31とを含むように構成される。
送信装置(変調器12)のアンテナ12aから無線送信された信号は、無線チャネル、つまり無線伝搬路14を介して、受信装置(復調器15)のアンテナ15aで受信される。受信装置で受信された受信信号には、無線伝搬路14の状態を示すチャネル情報14aやノイズが反映される。
送信装置において、符号化器10は、入力される所定のひとまとまりのビット情報10a(例えばビット数g)を符号化し、ビット情報10b(例えばビット数h)として、インタリーバ11に出力する。インタリーバ11は、符号化された符号語ビット(ビット情報10b)のビット順序を乱数的に入れ替えるインタリーブ処理を行って、ビット情報11aを生成し、変調器12へ出力する。変調器12では、無線伝搬路14に応じた変調処理を行い、送信シンボル単位で変調信号をアンテナ12aから出力する。
詳しくは、インタリーバ11は、符号化されたビット情報10bに対し、複数のシンボルの順序を入れ替えるシンボルインタリーブ処理を含むインタリーブ処理を施し、ビット情報11aを出力する。後述するように、このインタリーブ処理では、シンボルインタリーブ処理が行われるブロックを跨ってビットの順序の入れ替えが行われる。変調器12は、ビット情報11aをシンボル単位で変調し、該変調した無線信号を送信する。
例えば、図1の変調器12に対応する変調器として、SNR(signal to Noise Ratio)に応じて、QAM(Quadrature Amplitude Modulation)、ASK(Amplitude Shift Keying)、PSK(Phase Shift Keying)、FSK(Frequency Shift Keying)等の通常の変調を用いることができる。変調器12は、入力されたビット情報11aの信号を、例えばPSKを用いてシンボル単位で多値変調(例えば6ビット毎に64値変調)し、アンテナ12aから送信シンボル単位で送信信号を出力する。
受信装置において、復調器15は、アンテナ15aから入力された受信信号(受信シンボル)に対して復調処理を行い、ビット情報15b(第1の外部情報)をデインタリーバ16に出力する。デインタリーバ16は、送信側で符号化されインタリーブされた全符号語ビット(ビット情報11a)に対応するビット尤度信号を一旦蓄えて、送信側のインタリーバ11で入れ替えられたビット列の順序を元に戻すデインタリーブ処理を行い、ビット情報16a(第2の外部情報)を復号器17に出力する。復号器17は、ビット情報16aを復号して、ビット情報17b(第3の外部情報)を出力する。インタリーバ18は、ビット情報17bに対しインタリーブ処理を施し、ビット情報18a(第4の外部情報)を復調器15に供給する。復調器15は、復号器17からの情報に基づくビット情報18a(第4の外部情報)を、事前情報として用いて再度復調処理を行い、さらに精度の良い復調結果を出力する。
このように、復調器15とデインタリーバ16と復号器17とインタリーバ18とから、繰り返し復号処理部19が構成される。BICM−IDでは、繰り返し復号処理部19で、前記繰り返し復号処理を繰り返し行い、得られた信号の事後確率を最大化した後に、最終的な復号器出力17a(送信側の入力ビット情報10aに対応)を得る。
復調器15と復号器17の間でやり取りされるビット情報には、ビット単位の対数尤度比(LLR:Log Likelihood Ratio)を用いるのが一般的である。LLRは、当該ビットが0である確率と1である確率の比の対数表現であり、次の(数1)で表すことができる。(数1)において、P(b=0)はbが0である確率、P(b=1)はbが1である確率を意味する。
Figure 0006427461
図2は、本発明の実施形態におけるインタリーバの構成を示す図である。
図2に示すように、本実施形態では、インタリーバ11は、畳み込みインタリーバ20とブロックインタリーバ23を含むように構成される。なお、インタリーバ11と同じ機能を、別の構成のインタリーバにより実現してもよい。インタリーバ18の構成も、インタリーバ11と同様である。
畳み込みインタリーバ20は、シリアル/パラレル変換器21と、少なくとも1つの遅延器22とを含むように構成される。シリアル/パラレル変換器21は、畳み込みインタリーバ20に入力されるビット情報10bを、シンボル単位で、シリアル/パラレル変換する。図2の例では、シリアル/パラレル変換器21は、シリアル入力されるビット情報10bのうち1シンボル分のn個のビット情報(b0〜b(n−1))をパラレル変換し、次のシンボルのビット情報が入力されるまで維持する。例えば、パラレル出力のビットb1(シンボルの2番目のビット)は、シリアル入力10bとしてビットb1が出現したときから出力され、次のシンボルの2番目のビットが出現するまで維持される。
遅延器22は、シリアル/パラレル変換されたビット情報の少なくとも1つのビットに対し、遅延を与える。図2の例では、遅延器22は、ビットb1に対する遅延器22(1)、ビットb2に対する遅延器22(2)、・・・、ビットb(n−1)に対する遅延器22(n−1)を含むように構成される。例えば、遅延器22(1)は、ビットb1に対し50ビット分の遅延を与え、遅延器22(2)は、ビットb2に対し100ビット分の遅延を与える。遅延器22の少なくとも1つは、後述するように、ブロックインタリーバ23で順序が入れ換えられる複数のシンボルの範囲外となる遅延を与える。遅延器22(1)・・・遅延器22(n−1)を代表させるときは遅延器22と称する。
ビットb0(シンボルの1番目のビット)には遅延器22が挿入されてないので、ビットb0の遅延量はゼロである。ビットb1には、遅延量がMの遅延器22(1)が挿入されているので、畳み込みインタリーバ20から出力されるビットb1の遅延量はMである。同様に、ビットb2の遅延量はMであり、ビットb(n−1)の遅延量はMn−1である。
こうして、畳み込みインタリーバ20は、入力されたnビット(1シンボル分のビット情報)をシリアル/パラレル変換し、パラレル出力される複数のビット(nビット)にそれぞれ異なる遅延量を与えることにより、1シンボル分のビット情報のビット順序を入れ替えるビットインタリーブ処理を行う。
ブロックインタリーバ23は、畳み込みインタリーバ20からの出力、つまり、1シンボル分のビット数(nビット)の出力を、複数シンボル分蓄えた後、該蓄えた複数シンボルのビット情報に対し、シンボル単位のインタリーブを行うシンボルインタリーバである。例えば、ブロックインタリーバ23は、第1〜第4シンボルの4シンボル分のビット情報を蓄えた後、該蓄えたシンボルのビット情報に対し、シンボル単位のインタリーブを行い、例えば、第3シンボル、第1シンボル、第4シンボル、第2シンボルの順に入れ替え、この順に、ビット情報をシリアル出力する。
例えば、インタリーバ11にビット情報10b(b0〜b95)が入力され、1シンボルが6ビット(b0〜b5,b6〜b11,b12〜b17,b18〜b23,b24〜b29,b30〜b35,・・・)で構成され、遅延器22(1)が2番目のビット情報(b1,b7,b13,b19,・・・)を20ビット分遅延させ、ブロックインタリーバ23が4シンボル分のビット情報の順序を、第3シンボル、第1シンボル、第4シンボル、第2シンボルの順に入れ替える場合を説明する。
この場合、畳み込みインタリーバ20からの出力は、順に、第1シンボル(b0,f,b2〜b5)、第2シンボル(b6,f,b8〜b11)、第3シンボル(b12,f,b14〜b17)、第4シンボル(b18,b1,b20〜b23)、第5シンボル(b24,b7,b31〜b29)、第6シンボル(b30,b13,b32〜b35)、第7シンボル(b36,b19,b38〜b41)、第8シンボル(b42,b25,b44〜b47)、・・・となる。ただし、この出力において、第1〜第3シンボルの2番目のビット情報fは、ビット情報10b(b0〜b95)の中には存在しない、ビット情報10b(b0〜b95)以前に入力されたビット情報となるため、初回送信時には不定、若しくは既知の信号となり、不定の場合には、受信側の処理では後述するイレイジャーを用いる。一般的には、送信されるビット情報の数は、前記インタリーバの遅延の大きさやブロックインタリーバのブロックサイズよりも十分に大きく、前記不定のビット情報は全体のビット情報の一部となり、通信システムの効率に大きな影響を与えない場合が多い。
したがって、ブロックインタリーバ23からの1回目の出力、つまり、インタリーバ11からの1回目の出力は、第1〜第4シンボルの順序が入れ換えられ、第3シンボル(b12,f,b14〜b17)、第1シンボル(b0,f,b2〜b5)、第4シンボル(b18,b1,b20〜b23)、第2シンボル(b6,f,b8〜b11)が、この順に、シリアル出力される。
次に、インタリーバ11からの2回目の出力は、第5〜第8シンボルの順序が入れ換えられ、第7シンボル(b36,b19,b38〜b41)、第5シンボル(b24,b7,b31〜b29)、第8シンボル(b42,b25,b44〜b47)、第6シンボル(b30,b13,b32〜b35)が、この順に、シリアル出力される。
このように、遅延器22は、シリアル/パラレル変換器21でシリアル/パラレル変換されたビット情報の少なくとも1つのビットに対し、ブロックインタリーバ23で順序が入れ換えられる複数のシンボルの範囲外となる遅延を与える。つまり、ブロックインタリーバ23でシンボルインタリーブされる1ブロックの範囲外となる遅延を与える。換言すれば、ブロックインタリーバ23でシンボルインタリーブを行うときに、複数のブロックに跨ってビットの順序入れ替えが行われるように遅延を与える。
こうして、インタリーバ11は、ブロックインタリーバ23でシンボルインタリーブを行うときに、複数のブロックに跨ってビットの順序入れ替えを行う。
図3は、本発明の実施形態におけるデインタリーバの構成を示す図である。
デインタリーバ16は、インタリーバ11と逆の機能、つまり、インタリーバ11で複数のブロックに跨って入れ替えられたビットの順序を、元の順序(インタリーバ11で入れ替える前の順序)に戻す機能を有する。
図3に示すように、本実施形態では、デインタリーバ16は、ブロックデインタリーバ30と畳み込みデインタリーバ31とを含むように構成される。ブロックデインタリーバ30と畳み込みデインタリーバ31は、それぞれ、上述したブロックインタリーバ23及び畳み込みインタリーバ20と逆の動作を行う。なお、デインタリーバ16と同じ機能を、別の構成のデインタリーバにより実現してもよい。
ブロックデインタリーバ30は、復調器15からのシンボル出力15bを、シリアル/パラレル変換した後、送信側のブロックインタリーバ23で順序が入れ替えられる前のシンボル順序に戻す。畳み込みデインタリーバ31は、ブロックデインタリーバ30からパラレル出力される各ビットの遅延を、送信側の遅延器22で遅延される前の状態に戻すことにより、送信側のインタリーバ11に入力される前のビット順序に戻す。
このように、デインタリーバ16を、復調器15の出力に対し、ブロック内においてシンボルの順序を入れ替えて元に戻すシンボルデインタリーバ(つまり、ブロックデインタリーバ30)と、該シンボルデインタリーバからの出力をパラレル/シリアル変換するとともにビット順序を入れ替えて元に戻す畳み込みデインタリーバ31とを含むように構成したので、デインタリーバを容易に実現できる。
畳み込みデインタリーバ31は、ブロックデインタリーバ30からパラレル出力されたビットのうち、少なくとも1つのビットに対し遅延を与える遅延器32と、遅延器32からのパラレル出力をシリアル変換するパラレル/シリアル変換器33とを含むように構成される。
図3の例では、遅延器32は、ビットb0(シンボルの1番目のビット)に対する遅延器32(n−1)、・・・ビットb(n−3)に対する遅延器32(2)、ビットb(n−2)に対する遅延器32(1)を含むように構成される。ビットb(n−3)は、シンボルの(n−2)番目のビットであり、ビットb(n−2)は、シンボルの(n−1)番目のビットである。遅延器32(n−1)・・・遅延器32(1)を代表させるときは遅延器32と称する。
遅延器32(n−1)は、ビットb0に対し、遅延量M(n−1)を与える。遅延器32(1)は、ビットb(n−2)に対し、遅延量Mを与える。シンボルのn番目のビットであるビットb(n−1)は、遅延されていない。
遅延器32は、送信側の遅延器22で遅延された各ビットの遅延量を相殺する。例えば、送信側の遅延器22で遅延されなかったb0(シンボルの1番目のビット)に対し、最大のPの遅延量を与える。送信側の遅延器22でM遅延させたb1(シンボルの2番目のビット)に対し、P=(P−M)の遅延量を与える。送信側の遅延器22でM遅延させたb2(シンボルの3番目のビット)に対し、P=(P−M)の遅延量を与える。こうして、遅延器32は、ブロックデインタリーバ30から出力される各ビットの遅延を、送信側の遅延器22で遅延される前の状態に戻す。
例えば、図2の例において遅延量M(n−1)が最大である場合、図3に示すように、遅延量がゼロであったビットb0(シンボルの1番目のビット)に対し、最大の遅延量であるM(n−1)を与える。送信側の遅延器22でM遅延させたb1(シンボルの2番目のビット)に対し、(M(n−1)−M)の遅延量を与える。送信側の遅延器22でM(n−1)遅延させたb(n−1)(シンボルのn番目のビット)に対し、(M(n−1)−M(n−1))=0の遅延量を与える。
パラレル/シリアル変換器33は、遅延器32からのパラレル出力をシリアル変換し、送信側のインタリーバ11に入力される前のビット情報10bと同じビット順序に戻す。
このように、畳み込みデインタリーバ31を、ブロックデインタリーバ30からパラレル出力されたビットのうち、少なくとも1つのビットを遅延させる遅延器32と、遅延器32からのパラレル出力をシリアル変換するパラレル/シリアル変換器33とを備えるように構成し、また、遅延器32を、送信側のインタリーブ処理で入れ替えられたビットの順序を元に戻すように遅延させるよう構成したので、畳み込みデインタリーバ31を容易に実現できる。
図4は、本発明の実施形態におけるシンボルインタリーブ処理手順を示す図であり、シンボルインタリーブ処理と繰り返し復号処理の関係を示す。
図4では、インタリーバ18のブロックインタリーバ23がシンボルインタリーブを行う単位であるブロック41で、受信信号(Rx Signal)を区切り、該区切った受信信号に時刻(Time)を示すi−1, i, ..., i+2のインデックスを付与している。そして、時刻iにおいて繰り返し復号処理の対象となる受信信号のデータ40と、復調器(DEM)15が復調処理するときに用いる復号器(DEC)17からの出力データと、復号器17が復号処理するときに用いる復調器15からの出力データとの関係を示している。
図4の矢印は、インタリーバ18(詳しくはブロックインタリーバ23)とデインタリーバ16(詳しくはブロックデインタリーバ30)において順序入れ替えが行われるシンボル42の例を示している。図4に示すように、シンボル単位で見ると、復調器15と復号器17は、同一のブロック内でデータ(シンボル)のやり取りを行う。
復調器15と復号器17で取り扱うデータが同一のブロック内に全て存在する場合、繰り返し復号処理を1ブロック単位で行うことが可能である。しかしながら、BICM−ID方式において処理結果の妥当性が保証されるのは、復調器と復号器の間で、ビットが乱数的に置き換えられる場合であり、シンボル単位ではなくビット単位でのデータのやり取りを考慮する必要がある。
図5は、本発明の実施形態におけるビットインタリーブ処理手順を示す図であり、ビットインタリーブ処理と繰り返し復号処理の関係を示す図である。本実施形態のインタリーバ18は、ビット順序を入れ替える畳み込みインタリーバ20とシンボル順序を入れ替えるブロックインタリーバ23を含むように構成されている。そのため、復調器15と復号器17の間でやり取りされるビットの順序入れ替えは、同一ブロック内のデータと、異なるブロック間のデータの両方に対して行われる。
図5の例では、復調器15で、時刻(i−1)においてデータ201〜204が処理され、時刻iにおいてデータ205〜208が処理され、時刻(i+1)においてデータ209〜212が処理され、時刻(i+2)においてデータ213〜216が処理される。また、復号器17で、時刻(i−1)においてデータ221〜224が処理され、時刻iにおいてデータ225〜228が処理され、時刻(i+1)においてデータ229〜232が処理され、時刻(i+2)においてデータ233〜236が処理される。
図5の例で、時刻iにおいて繰り返し復号処理の対象となるデータ50の処理に着目すると、復調器15のiブロックの処理(データ205〜208の処理)には、復号器17の(i−1)ブロックのビット情報(データ221とデータ224)とiブロックのビット情報(データ226とデータ227)が必要となり、復号器17のiブロックの処理(データ225〜228の処理)には、復調器15のiブロックのビット情報(データ205とデータ207)と(i+1)ブロックのビット情報(データ210とデータ212)が必要となる。
また、復調器15の(i+1)ブロックのビット情報(データ209〜212)を得るためには、つまり、復調器15の(i+1)ブロックの処理(データ209〜212の処理)には、復号器17のiブロックのビット情報(データ225とデータ228)と(i+1)ブロックのビット情報(データ230とデータ231)が必要となり、復号器17の(i+1)ブロックの処理には、復調器15の(i+1)ブロックのビット情報(データ209とデータ211)と(i+2)ブロックのビット情報(データ214とデータ216)が必要となる。
このように、本実施形態においては、全てのブロックのビット情報が互いに関連を持つことになるので、繰り返し処理に関わる全てのビット情報が必要とされるような完全なBICM−ID方式の適用は困難となる。
(第1実施例)
そこで、上記の課題を解決するための本実施形態の第1実施例を、図6と図7を用いて説明する。図6と図7は、本実施形態の第1実施例のBICM−ID方式の処理手順を示す図である。図6は、繰り返し復号処理の結果(ビット情報)を取得する対象が、ブロック60である場合を示し、図7は、繰り返し復号処理の結果(ビット情報)を取得する対象が、ブロック70である場合を示す。
第1実施例では、1番目のブロック(最初の時刻のブロック)からビット情報を取得する処理を行った後、次のブロックからビット情報を取得する処理を行い、こうして順次、各ブロックからビット情報を取得する処理を行い、最後に、最後のブロック(最後の時刻のブロック)からビット情報を取得する処理を行う。その途中において、時刻iのブロック60からビット情報を取得する処理(図6)を行った後、時刻(i+1)のブロック70からビット情報を取得する処理(図7)を行う。
図6に示すように、第1実施例では、時刻(i−1)と時刻iと時刻(i+1)における受信信号を蓄えた後、繰り返し復号処理結果の取得対象となる1つのブロック(ブロック60)に対して、当該ブロックとその前後1ブロックに含まれるビット情報を用いて、繰り返し復号処理を行う。つまり、繰り返し復号処理の結果(ビット情報)を取得する対象である結果取得対象ブロック60と、その前後1ブロックに対して、繰り返し復号処理を行う。
このとき、結果取得対象ブロック60とその前後1ブロックとに含まれないビット情報(ブロック60及びその前後の1ブロック以外のブロックのビット情報)は、繰り返し復号処理に用いない。図6の61は、ブロック60とその前後1ブロックの計3ブロック、つまり、繰り返し復号処理の対象となるデータが含まれるブロック(つまり、繰り返し復号処理を行うブロック)を示す。
時刻iにおける受信信号の繰り返し復号処理の結果は、iブロックに含まれるビット情報の出力で得られるが、繰り返し復号処理においては、復号器17と復調器15の間で、(i−1)ブロック、iブロック、(i+1)ブロックの計3ブロックで構成されるブロック61のビット情報をやり取りする。このように有限長のブロックに対して繰り返し復号処理を行うと、繰り返し復号処理の対象となるブロック60の前後のブロックで、一部、ビット情報が存在しないデータ(図6のデータ202,204,229,232)が発生する。
このようなビット情報が存在しないデータには、公知のイレイジャーを用いて、処理結果に大きな影響がでないような構成とする事が望ましい。例えば、ビット単位の情報に対するイレイジャーは、ビットが0である確率と1である確率が等しいことを示す値である。ビット情報として、上述の(数1)で表わされるLLRを用いる場合、イレイジャーの値は0となる。なお、イレイジャーを用いずに適当なデータを用いることもできるが、その場合、イレイジャーを用いる場合に比べて、良好な結果を得にくい。
図6の例では、まず、(i−1)ブロックとiブロックと(i+1)ブロックの受信データを蓄え、これらのデータに対し、復調器15で復調処理を行う。次に、(i−1)ブロックとiブロックと(i+1)ブロックのデータの復調結果を、それぞれ、この順に、デインタリーバ16を介して、復号器17へ出力する。つまり、ブロック毎にデインタリーバ16によるデインタリーブ処理を行い、復号器17へ出力する。このとき、(i−1)ブロックの復調処理については、(i−1)ブロックにおけるビット情報中にデータ202,204が存在しないので、データ202,204としてイレイジャーを用いる。
復号器17では、デインタリーバ16を介して得られた(i−1)ブロックとiブロックと(i+1)ブロックの復調結果を用いて、復号処理を行う。次に、(i−1)ブロックとiブロックと(i+1)ブロックのデータの復号結果を、それぞれ、この順に、インタリーバ18を介して、復調器15へ出力する。つまり、ブロック毎にインタリーバ18によるインタリーブ処理を行い、復調器15へ出力する。このとき、(i+1)ブロックの復号処理については、(i+1)ブロックにおけるビット情報中にデータ229,232が存在しないので、データ229,232としてイレイジャーを用いる。
次に、復調器15では、インタリーバ18を介して得られた(i−1)ブロックとiブロックと(i+1)ブロックの復号結果を用いて、復調処理を行う。こうして、複数回の繰り返し復号処理が行われた後、繰り返し復号処理結果の取得対象であるブロック60のビット情報を取得する。
このように、時刻(i−1)と時刻iと時刻(i+1)における受信信号を蓄えた後、繰り返し復号処理結果の取得対象となる1つのブロック60に対して、当該ブロックとその前後1ブロックに含まれるビット情報を用いて、繰り返し復号処理を行った後、図7に示すように、時刻iと時刻(i+1)と時刻(i+2)における受信信号を蓄えた後、繰り返し復号処理結果の取得対象となる1つのブロック70に対して、当該ブロックとその前後1ブロックに含まれるビット情報を用いて、繰り返し復号処理を行う。
同様の処理を、ブロックを1つずつずらしながら順次、最後の時刻のブロックまで行う。なお、最後の時刻のブロック(最後のブロック)においては、その次の時刻のブロックが存在しないので、その次の時刻のブロックのデータも存在しない。そこで、これら存在しないデータには、イレイジャーを用いる。
また、最初の時刻のブロック(1番目のブロック)においては、その前の時刻のブロックが存在しないので、その前の時刻のブロックのデータも存在しない。そこで、これら存在しないデータには、イレイジャーを用いる。
このように、最初のブロックと最後のブロックのデータは、信頼性が低いので、最初のブロックと最後のブロックには例えば既知のデータを用い、受信側では、最初のブロックのデータと最後のブロックのデータを捨てる、つまり、正常な受信データとして扱わないようにするのが好ましい。
なお、第1実施例では、繰り返し復号処理の対象となるデータが含まれるブロック61を、繰り返し復号処理結果の取得対象となるブロック60とその前後1ブロックとしたが、本発明はこれに限られない。繰り返し復号処理の対象となるデータが含まれるブロック61を、例えば、ブロック60とその前後2ブロックとするなど、ブロック60とその前後の有限長ブロックとすればよい。この場合、ブロック60の前ブロックと後ブロックの数を異ならせる構成も可能である。
ただし、発明者の検討結果によれば、繰り返し復号処理の対象となるデータが含まれるブロック61を、繰り返し復号処理結果の取得対象となるブロック60とその前後1ブロックとすれば十分であることが多い。繰り返し復号処理の対象となるデータが含まれるブロック61を、ブロック60とその前後1ブロックに限定することにより、繰り返し復号処理に要する時間を短縮することができる。
第1実施例によれば、少なくとも次の効果を得ることができる。
(A1)繰り返し復号処理結果の取得対象となる1つのブロックに対して、当該ブロックとその前後の有限長ブロックに含まれるビット情報を用いて、繰り返し復号処理を行うように構成したので、シンボルインタリーブを行うブロックを跨ってビットの順序入れ替えが行われたデータに対するBICM−ID処理を実現することができる。
(A2)繰り返し復号処理結果の取得対象となる1つのブロックに対して、当該ブロックとその前後の1ブロックに含まれるビット情報を用いて、繰り返し復号処理を行うように構成したので、BICM−ID処理に要する時刻を短縮することができる。例えば、畳み込みインタリーブとブロックインタリーブを組み合わせて用いる無線通信方式にBICM−ID処理を適用する際の処理量を抑えることができる。
(A3)繰り返し復号処理結果の取得対象となるブロックの前後のブロックにビット情報のデータが存在しないときに、該存在しないデータの代わりにイレイジャーを用いるように構成したので、処理結果に悪影響がでることを抑制できる。
(A4)デインタリーバを、復調器の出力に対し、ブロック内においてシンボルの順序を元に戻すシンボルデインタリーバと、該シンボルデインタリーバからの出力をパラレル/シリアル変換するとともにビット順序を元に戻す畳み込みデインタリーバとを含むように構成したので、デインタリーバを容易に実現できる。
(A5)畳み込みデインタリーバを、シンボルデインタリーバからパラレル出力された少なくとも1つのビットに対し遅延を与える遅延器と、遅延器からのパラレル出力をシリアル変換するパラレル/シリアル変換器とを備えるように構成したので、畳み込みデインタリーバを容易に実現できる。
(A6)遅延器を、送信側のインタリーブ処理で入れ替えられたビットの順序を元に戻すように遅延させるよう構成したので、畳み込みデインタリーバを容易に実現できる。
(A7)繰り返し復号処理結果の取得対象となるブロックのうち、少なくとも、最初のブロックと最後のブロックのビット情報を、正常な受信データとして扱わないように構成したので、繰り返し復号処理結果のデータの信頼性を向上することができる。
(第2実施例)
次に、本実施形態の第2実施例を説明する。
図8は、第2実施例のBICM−ID方式の処理手順を示す図であり、繰り返し復号処理結果の取得対象となるブロック80が、複数のブロックである場合を示す。図8の例では、ブロック80は、iブロックと(i+1)ブロックの計2ブロックであるが、3以上の複数とすることも可能である。
81は、繰り返し復号処理の対象となるデータが含まれるブロックであり、図8の例では、(i−1)ブロック〜(i+2)ブロックの計4ブロックである。図8の例では、繰り返し復号処理結果の取得対象となるブロック80の前後1ブロックを加えて、ブロック81を構成しているが、第1実施例で述べたように、ブロック80の前後にそれぞれ複数ブロックを加えて、ブロック81を構成することも可能である。
第2実施例では、時刻(i−1)〜時刻(i+2)における受信信号を蓄えた後、繰り返し復号処理結果の取得対象となる2つのブロック80に対して、当該ブロック80とその前後1ブロックに含まれるビット情報を用いて、繰り返し復号処理を行う。このとき、ブロック80とその前後1ブロックに含まれないビット情報は、繰り返し復号処理に用いない。
繰り返し処理では、復号器17と復調器15の間で、(i−1)ブロック〜(i+2)ブロックの計4ブロック81のビット情報をやり取りする。このように有限長のブロックに対して繰り返し復号処理を行うと、繰り返し復号処理結果の取得対象となるブロック80の前後のブロックで、一部、ビット情報が存在しないデータ(図8のデータ202,204,233,236)が発生するが、そのデータには、公知のイレイジャーを用いて、処理結果に大きな影響がでないような構成とする事が望ましい。
図8の例では、まず、(i−1)ブロック〜(i+2)ブロックの受信データを蓄え、これらのデータに対し、復調器15で復調処理を行う。次に、(i−1)ブロック〜(i+2)ブロックのデータの復調結果を、それぞれ、この順に、デインタリーバ16を介して、復号器17へ出力する。つまり、ブロック毎にデインタリーバ16によるデインタリーブ処理を行い、復号器17へ出力する。このとき、(i−1)ブロックの復調処理については、(i−1)ブロックにおけるビット情報中にデータ202,204が存在しないので、データ202,204としてイレイジャーを用いる。
復号器17では、デインタリーバ16を介して得られた(i−1)ブロック〜(i+2)ブロックの復調結果を用いて、復号処理を行う。次に、(i−1)ブロック〜(i+2)ブロックのデータの復号結果を、それぞれ、この順に、インタリーバ18を介して、復調器15へ出力する。つまり、ブロック毎にインタリーバ18によるインタリーブ処理を行い、復調器15へ出力する。このとき、(i+2)ブロックの復号処理については、(i+2)ブロックにおけるビット情報中にデータ233,236が存在しないので、データ233,236としてイレイジャーを用いる。
次に、復調器15では、インタリーバ18を介して得られた(i−1)ブロック〜(i+2)ブロックの復号結果を用いて、復調処理を行う。こうして、複数回の繰り返し復号処理が行われた後、繰り返し復号処理結果の取得対象であるブロック80のビット情報を取得する。
このように、第2実施例の場合にも、繰り返し復号処理結果の取得対象となるブロック80に少なくとも前後1ブロックを加えたブロック81に含まれるビット情報を、繰り返し復号処理に用いる。繰り返し復号処理結果の取得対象となるブロック長を大きくすることにより、1回の繰り返し復号処理に必要なハードウェア規模は大きくなるものの、繰り返し復号処理結果の取得対象となるブロック80と、繰り返し復号処理に用いるブロック81の長さの比が小さくなるため、繰り返し復号処理におけるオーバーヘッドが小さくなり、演算量を削減することが可能となる。
第2実施例によれば、少なくとも次の効果を得ることができる。
(B1)繰り返し復号処理結果の取得対象となるブロックを複数としたので、繰り返し復号処理の演算量を削減することができる。
(第3実施例)
次に、本実施形態の第3実施例を説明する。
第1〜第2実施例では、繰り返し復号処理結果の取得対象となるブロックの少なくとも前後1ブロックに含まれるビット情報を、繰り返し復号処理に用いることにより、BICM−ID方式を実現した。第3実施例では、繰り返し復号処理結果の取得対象となるブロックの、少なくとも一つ前のブロックの処理結果を蓄えるメモリ(記憶部)を有しており、前のブロックに関するビット情報については、メモリに蓄えられた処理結果を参照する。
図9は、第3実施例のBICM−ID方式の処理手順を示す図である。図9に示すように、第3実施例では、繰り返し復号処理結果の取得対象となるブロック90の直前の1ブロックに含まれるビット情報を記憶しておき、繰り返し復号処理の対象となるデータが含まれるブロック91を、ブロック90と当該ブロック90の後1ブロックとする。そして、繰り返し復号処理を行うときに、記憶していた直前ブロックのビット情報を用いる。
91は、繰り返し復号処理の対象となるデータが含まれるブロックであり、図9の例では、iブロックと(i+1)ブロックの計2ブロックである。図9の例では、繰り返し復号処理結果の取得対象となるブロック90の後に1ブロックを加えて、ブロック91を構成しているが、ブロック90の後に複数ブロックを加えて、ブロック91を構成することも可能である。
第3実施例では、時刻i〜時刻(i+1)における受信信号を蓄えた後、繰り返し復号処結果の取得対象となる1つのブロック90に対して、当該ブロック90及びその後1ブロックに含まれるビット情報と、メモリに蓄えられたビット情報(ブロック90の直前の1ブロックに含まれるビット情報)とを用いて、繰り返し復号処理を行う。このとき、ブロック90及びその後1ブロック以外のブロックに含まれるビット情報や、メモリに蓄えられたビット情報以外のビット情報は、繰り返し復号処理に用いない。
繰り返し処理では、復号器17と復調器15の間で、iブロックと(i+1)ブロックの計2ブロック91のビット情報と、メモリに蓄えられた(i−1)ブロックのビット情報をやり取りする。このとき、繰り返し復号処理結果の取得対象となるブロック90の前後のブロックのビット情報において、一部、ビット情報が存在しないデータ(図9のデータ229,232等)が発生するが、そのデータには、公知のイレイジャーを用いて、処理結果に大きな影響がでないような構成とする事が望ましい。
詳しく説明すると、まず、iブロックと(i+1)ブロックの受信データを蓄え、これらのデータに対し、復調器15で復調処理を行う。次に、iブロックと(i+1)ブロックのデータの復調結果を、それぞれ、この順に、デインタリーバ16を介して、復号器17へ出力する。つまり、ブロック毎にデインタリーバ16によるデインタリーブ処理を行い、復号器17へ出力する。このとき、iブロックの復調処理については、iブロックにおけるビット情報中にデータ206,208が存在しないが、これらは、メモリに蓄えられた(i−1)ブロックのビット情報から取得する。
復号器17では、デインタリーバ16を介して得られたiブロックと(i+1)ブロックの復調結果を用いて、復号処理を行う。次に、iブロックと(i+1)ブロックのデータの復号結果を、それぞれ、この順に、インタリーバ18を介して、復調器15へ出力する。つまり、ブロック毎にインタリーバ18によるインタリーブ処理を行い、復調器15へ出力する。このとき、(i+1)ブロックの復号処理については、(i+1)ブロックにおけるビット情報中にデータ229,232が存在しないので、データ229,232としてイレイジャーを用いる。
次に、復調器15では、インタリーバ18を介して得られたiブロックと(i+1)ブロックの復号結果を用いて、復調処理を行う。こうして、複数回の繰り返し復号処理が行われた後、繰り返し復号処理結果の取得対象であるブロック90のビット情報を取得する。
このように、第3実施例では、繰り返し処理に用いられるブロックは、繰り返し復号処理結果の取得対象となるブロックと、その少なくとも一つ後ろの時刻のブロックを合わせたブロック91となる。図9の例では、iブロックの処理を行う際には、ひとつ前の時刻で(i−1)ブロックに関する処理結果は既に得られて、メモリに蓄えられており、(i−1)ブロックに関するビット情報206,208は、メモリに蓄えられている前のブロックの処理結果を参照する。
この手法では、前の時刻の少なくとも1ブロックに含まれるビット情報を格納するためのメモリが必要となるが、繰り返し処理に必要となるブロックはiブロックと(i+1)ブロックの計2ブロックとなる。すなわち、繰り返し処理に用いるブロックが、第1実施例よりも減少するため、繰り返し復号処理の演算量を第1実施例よりも削減する事が可能となる。
第3実施例によれば、少なくとも次の効果を得ることができる。
(B1)繰り返し復号処理結果の取得対象となるブロック90の直前の1ブロックに含まれるビット情報を記憶しておき、該直前のブロックに関するビット情報については、メモリに蓄えられた処理結果を用いるように構成したので、繰り返し処理に必要となるブロック数を削減でき、繰り返し復号処理の演算量を第1実施例よりも削減することができる。
(第4実施例)
次に、本実施形態の第4実施例を説明する。
図10は、第4実施例の無線通信システムの構成を示す図であり、MIMO(Multiple Input Multiple Output)技術を用いる無線通信システムに、本発明を適用した構成を示す。
図10に示すように、送信装置の構成において、図1の符号化器10として公知の畳み込み符号化器100を用い、変調器12として公知のMIMO変調器102を用い、アンテナ12aとして複数のアンテナ102aを用い、受信装置の構成において、アンテナ15aとして複数のアンテナ105aを用い、復調器15として公知のMIMO復調器105を用い、復号器17として公知のBCJR復号器107を用いること以外は、図1のBICM−IDの構成と同じ構成である。図1と同じ構成には、図1と同符号を付す。
送信装置において、畳み込み符号化器100は、入力されるビット情報100aを畳み込み符号化し、インタリーバ11に出力する。インタリーバ11は、複数ブロックに跨ってビット順序を乱数的に入れ替えるインタリーブ処理を行い、MIMO変調器102へ出力する。インタリーバ11は、第1実施例で述べたように、ビット順序を入れ替える畳み込みインタリーバ20と、シンボル順序を入れ替えるブロックインタリーバ23の組み合わせで構成される。
受信装置では、MIMO復調器105は、アンテナ105aから入力された受信信号に対して復調処理を行い、処理結果105bをデインタリーバ16に出力する。デインタリーバ16では、処理結果105bに対し、インタリーバ11で入れ替えられたビット列とシンボル列の順序を元に戻すデインタリーブ処理を行い、処理結果16aをBCJR復号器107に出力する。BCJR復号器107の出力107bは、インタリーバ18で再度インタリーブ処理を行われ、処理結果18aがMIMO復調器105に供給される。MIMO復調器105では、インタリーバ18を介した復号器107からの情報18aを用いて再度、復調処理を行う。こうして、繰り返し復号処理部109でBICM−ID処理を行う。
こうして、MIMO技術を用い、かつ、複数ブロックに跨ってビット順序を乱数的に入れ替えるインタリーブ処理を行う図10のような構成の無線通信システムにおいて、本発明の手法を用いる事により、該無線通信システムにBICM−ID処理を適用する事が可能となる。
図11は、図10の構成において、畳み込み符号化器100の畳み込み符号として符号化率1/2、拘束長7の符号を用い、MIMO変調器102、復調器105として送信アンテナ2本、受信アンテナ2本、QPSK変調を用いた場合のビット誤り率特性(BER特性)である。
図11において、特性111は、従来のBER特性、つまり、BICM−IDを適用しない場合のBER特性を示す。特性112は、BICM−ID適用時のBER特性、つまり、本発明の手法を用いた場合のBER特性である。特性112は、繰り返し復号処理の対象となるブロックの前後1ブロックを繰り返し処理部で用いた場合(第1実施例)のBER特性を示している。図11より、本発明の手法を用いることにより、繰り返し処理による利得が5dB程度得られることが解る。
第4実施例によれば、少なくとも次の効果を得ることができる。
(D1)MIMO技術を用い、シンボルインタリーブを行うブロックを跨ってビットの順序入れ替えが行われる無線通信システムにも、BICM−ID処理を適用することができる。
なお、本発明は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々に変更が可能であることはいうまでもない。
10…符号化器、11…インタリーバ、12…変調器、12a…アンテナ、14…無線伝搬路(無線チャネル)、14a…チャネル情報、15…復調器、15a…アンテナ、15b…第1の外部情報、16…デインタリーバ、16a…第2の外部情報、17…復号器、17a…最終的な復号器出力、17b…第3の外部情報、18…インタリーバ、18a…第4の外部情報、19…繰り返し復号処理部、20…畳み込みインタリーバ、21…シリアル/パラレル変換器、22…遅延器、23…ブロックインタリーバ(シンボルインタリーバ)、30…ブロックデインタリーバ(シンボルデインタリーバ)、31…畳み込みデインタリーバ、32…遅延器、33…パラレル/シリアル変換器、40…繰り返し復号処理の対象となるデータ、41…ブロック(シンボルインタリーブの処理単位)、42…シンボル、50…繰り返し復号処理の対象となるデータ、60…繰り返し復号処理の結果を取得する対象であるブロック、61…繰り返し復号処理の対象となるデータが含まれるブロック、70…繰り返し復号処理の結果を取得する対象であるブロック、71…繰り返し復号処理の対象となるデータが含まれるブロック、80…繰り返し復号処理の結果を取得する対象であるブロック、81…繰り返し復号処理の対象となるデータが含まれるブロック、90…繰り返し復号処理の結果を取得する対象であるブロック、91…繰り返し復号処理の対象となるデータが含まれるブロック、100…畳み込み符号化器、102…MIMO変調器、102a…アンテナ、105…MIMO復調器、105a…アンテナ、107…BCJR復号器、109…繰り返し復号処理部、111…従来のBER特性、112…BICM−ID適用時のBER特性、201〜216,221〜236…ビット情報。

Claims (11)

  1. 符号化された後、複数のシンボルの順序を入れ替えるシンボルインタリーブ処理を含む第1のインタリーブ処理が施され、シンボル単位で変調されて送信された無線信号を受信する受信装置であって、前記第1のインタリーブ処理では、前記シンボルインタリーブ処理が行われるブロックを跨ってビットの順序の入れ替えが行われ、
    前記受信装置は、
    事前情報を用いて前記無線信号の復調処理を行い、第1のビット情報を出力する復調器と、
    前記第1のビット情報に対し、前記第1のインタリーブ処理で入れ替えられたビットの順序を元に戻すデインタリーブ処理を行い、第2のビット情報を出力するデインタリーバと、
    前記第2のビット情報を復号して、第3のビット情報を出力する復号器と、
    前記第3のビット情報に対し、前記デインタリーブ処理の逆処理となる第2のインタリーブ処理を行い、第4のビット情報を出力するインタリーバと、を備え、
    前記第4のビット情報を前記事前情報として前記復調器へ入力することにより、繰り返し復号処理を行い、
    前記繰り返し復号処理を行うときに、前記繰り返し復号処理の結果を取得する対象である結果取得対象ブロックの、少なくとも前後のブロックを含む有限長のブロックのビット情報を用いることを特徴とする受信装置。
  2. 請求項1に記載された受信装置であって、
    前記繰り返し復号処理を行うときに、前記結果取得対象ブロック及びその前後の1ブロックのビット情報を用い、前記結果取得対象ブロック及びその前後の1ブロック以外のブロックのビット情報を用いないことを特徴とする受信装置。
  3. 請求項1に記載された受信装置であって、
    前記結果取得対象ブロックの1つ前のブロックである直前ブロックのビット情報を記憶しておき、前記繰り返し復号処理を行うときに、前記直前ブロックのビット情報を用いることを特徴とする受信装置。
  4. 請求項1に記載された受信装置であって、
    前記結果取得対象ブロックが複数のブロックで構成されることを特徴とする受信装置。
  5. 請求項1に記載された受信装置であって、
    前記有限長のブロックにビット情報のデータが存在しないときに、該存在しないデータの代わりにイレイジャーを用いることを特徴とする受信装置。
  6. 請求項1に記載された受信装置であって、
    前記受信装置は、
    前記結果取得対象ブロックのうち、少なくとも、最初のブロックと最後のブロックのビット情報を、正常な受信データとして扱わないことを特徴とする受信装置。
  7. 請求項1に記載された受信装置であって、
    前記デインタリーバは、前記第1のビット情報に対し、前記第1のインタリーブ処理で入れ替えられたシンボルの順序を元に戻すシンボルデインタリーバと、該シンボルデインタリーバからの出力をパラレル/シリアル変換するとともに前記第1のインタリーブ処理で入れ替えられたビットの順序を元に戻す畳み込みデインタリーバとを含むように構成されることを特徴とする受信装置。
  8. 請求項7に記載された受信装置であって、
    前記畳み込みデインタリーバは、前記シンボルデインタリーバからパラレル出力された少なくとも1つのビットに対し遅延を与える遅延器と、前記遅延器からのパラレル出力をシリアル変換するパラレル/シリアル変換器とを備えることを特徴とする受信装置。
  9. 請求項8に記載された受信装置であって、
    前記遅延器は、前記第1のインタリーブ処理で入れ替えられたビットの順序を元に戻すように遅延させることを特徴とする受信装置。
  10. 無線信号を送信する送信装置と、前記送信装置から送信された無線信号を受信する受信装置とを備える無線通信システムであって、
    前記送信装置は、
    送信用ビット情報を符号化した後、1つのブロック内で複数のシンボルの順序を入れ替えるシンボルインタリーブ処理と、前記ブロックを跨ってビットの順序を入れ替えるビットインタリーブ処理とを含む第1のインタリーブ処理を行い、シンボル単位で変調して無線信号を送信し、
    前記受信装置は、
    事前情報を用いて前記無線信号の復調処理を行い、第1のビット情報を出力する復調器と、
    前記第1のビット情報に対し、前記第1のインタリーブ処理で入れ替えられたビットの順序を元に戻すデインタリーブ処理を行い、第2のビット情報を出力するデインタリーバと、
    前記第2のビット情報を復号して、第3のビット情報を出力する復号器と、
    前記第3のビット情報に対し、前記デインタリーブ処理の逆処理となる第2のインタリーブ処理を行い、第4のビット情報を出力するインタリーバと、を備え、
    前記第4のビット情報を前記事前情報として前記復調器へ入力することにより、繰り返し復号処理を行い、
    前記繰り返し復号処理を行うときに、前記繰り返し復号処理の結果を取得する対象である結果取得対象ブロックの、少なくとも前後のブロックを含む有限長のブロックのビット情報を用いる、
    ことを特徴とする無線通信システム。
  11. 符号化した後、複数のシンボルの順序を入れ替えるシンボルインタリーブ処理と、前記シンボルインタリーブ処理の際にブロックを跨ってビットの順序を入れ替えるビットインタリーブ処理とを含む第1のインタリーブ処理を行い、シンボル単位で変調して無線信号を送信するステップと、
    事前情報を用いて前記無線信号の復調処理を行い、第1のビット情報を出力する復調ステップと、
    前記第1のビット情報に対し、前記第1のインタリーブ処理で入れ替えられたビットの順序を元に戻すデインタリーブ処理を行い、第2のビット情報を出力するデインタリーブ処理ステップと、
    前記第2のビット情報を復号して、第3のビット情報を出力する復号ステップと、
    前記第3のビット情報に対し、前記デインタリーブ処理の逆処理となる第2のインタリーブ処理を行い、第4のビット情報を出力する第2のインタリーブ処理ステップと、を備え、
    前記第4のビット情報を前記事前情報として前記復調ステップで用いることにより、繰り返し復号処理を行い、前記繰り返し復号処理を行うときに、前記繰り返し復号処理の結果を取得する対象である結果取得対象ブロックの、少なくとも前後のブロックを含む有限長のブロックのビット情報を用いることを特徴とする無線通信方法。
JP2015087629A 2015-04-22 2015-04-22 受信装置、無線通信システム、及び無線通信方法 Active JP6427461B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015087629A JP6427461B2 (ja) 2015-04-22 2015-04-22 受信装置、無線通信システム、及び無線通信方法
PCT/JP2016/054847 WO2016170832A1 (ja) 2015-04-22 2016-02-19 受信装置、無線通信システム、及び無線通信方法
US15/561,806 US10050644B2 (en) 2015-04-22 2016-02-19 Receiver, wireless communication system, and wireless communication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015087629A JP6427461B2 (ja) 2015-04-22 2015-04-22 受信装置、無線通信システム、及び無線通信方法

Publications (2)

Publication Number Publication Date
JP2016208263A JP2016208263A (ja) 2016-12-08
JP6427461B2 true JP6427461B2 (ja) 2018-11-21

Family

ID=57143916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015087629A Active JP6427461B2 (ja) 2015-04-22 2015-04-22 受信装置、無線通信システム、及び無線通信方法

Country Status (3)

Country Link
US (1) US10050644B2 (ja)
JP (1) JP6427461B2 (ja)
WO (1) WO2016170832A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI735808B (zh) 2017-12-05 2021-08-11 日商日本煙草產業股份有限公司 吸煙物品用填充物

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10395701B1 (en) * 2018-05-09 2019-08-27 Micron Technology, Inc. Memory device with a latching mechanism
JP2024027962A (ja) * 2022-08-19 2024-03-01 株式会社東芝 インタリーブ回路および通信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242726B2 (en) * 2000-09-12 2007-07-10 Broadcom Corporation Parallel concatenated code with soft-in soft-out interactive turbo decoder
US6845482B2 (en) * 2001-02-28 2005-01-18 Qualcomm Incorporated Interleaver for turbo decoder
US7095812B2 (en) * 2002-06-24 2006-08-22 Agere Systems Inc. Reduced complexity receiver for space-time- bit-interleaved coded modulation
DE102006026895B3 (de) * 2006-06-09 2007-11-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Interleaver-Vorrichtung, Empfänger für ein von der Interleaver-Vorrichtung erzeugtes Signal, Sender zum Erzeugen eines Sendesignals, Verfahren zum Verarbeiten eines Codeworts, Verfahren zum Empfangen eines Signals und Computer-Programm
MX2009012385A (es) * 2007-05-16 2009-12-01 Thomson Licensing Aparato y metodo para codificar y descodificar señales.
US8325840B2 (en) * 2008-02-25 2012-12-04 Ntt Docomo, Inc. Tree position adaptive soft output M-algorithm receiver structures
JP2013207381A (ja) * 2012-03-27 2013-10-07 Nec Corp インタリーブ処理装置及びインタリーブ処理方法
JP2015050541A (ja) * 2013-08-30 2015-03-16 株式会社Jvcケンウッド インタリーブ装置、デインタリーブ装置、インタリーブ方法、デインタリーブ方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI735808B (zh) 2017-12-05 2021-08-11 日商日本煙草產業股份有限公司 吸煙物品用填充物

Also Published As

Publication number Publication date
WO2016170832A1 (ja) 2016-10-27
US10050644B2 (en) 2018-08-14
JP2016208263A (ja) 2016-12-08
US20180131393A1 (en) 2018-05-10

Similar Documents

Publication Publication Date Title
US8291287B2 (en) Encoding and modulating method, and decoding method for wireless communication apparatus
JP5506878B2 (ja) 低密度パリティ検査符号のパリティ検査行列生成方法
US7447984B2 (en) System correcting random and/or burst errors using RS (Reed-Solomon) code, turbo/LDPC (Low Density Parity Check) code and convolutional interleave
KR20090127878A (ko) 데이터를 인코딩 및 디코딩하기 위한 방법 및 장치
US7447981B2 (en) System correcting random and/or burst errors using RS (Reed-Solomon) code, turbo/LDPC (Low Density Parity Check) code and convolutional interleave
US9059829B2 (en) Receiver and received signal decoding method
CA2556419A1 (en) Method and apparatus for communications using turbo like codes
KR102576527B1 (ko) 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 256-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
WO2008156335A2 (en) Method of performing interleaving and data transmission apparatus
JP5122480B2 (ja) 高速な符号化方法および復号方法ならびに関連する装置
KR102546125B1 (ko) 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 4096-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
KR102482110B1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
JP6427461B2 (ja) 受信装置、無線通信システム、及び無線通信方法
US20130007568A1 (en) Error correcting code decoding device, error correcting code decoding method and error correcting code decoding program
CN101326728A (zh) 用于实现低帧差错率的改进型turbo码交织器
US7873897B2 (en) Devices and methods for bit-level coding and decoding of turbo codes
US7573962B1 (en) Diversity code combining scheme for turbo coded systems
KR20160031781A (ko) 이진 직렬 연결된 부호를 사용하는 시스템에서 복호 방법 및 장치
KR102536691B1 (ko) 길이가 16200이며, 부호율이 10/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 bicm 수신 장치 및 이를 이용한 방법
KR102487767B1 (ko) 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 64-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
KR102487817B1 (ko) 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 256-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
KR102538290B1 (ko) 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 bicm 수신 장치 및 이를 이용한 방법
KR101426558B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법
KR101353094B1 (ko) 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템
CN102055487A (zh) 用于卷积turbo编码的子块交织器和交织方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181029

R150 Certificate of patent or registration of utility model

Ref document number: 6427461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350