JP6385883B2 - Module and module manufacturing method - Google Patents
Module and module manufacturing method Download PDFInfo
- Publication number
- JP6385883B2 JP6385883B2 JP2015089722A JP2015089722A JP6385883B2 JP 6385883 B2 JP6385883 B2 JP 6385883B2 JP 2015089722 A JP2015089722 A JP 2015089722A JP 2015089722 A JP2015089722 A JP 2015089722A JP 6385883 B2 JP6385883 B2 JP 6385883B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- insulating layer
- substrate
- acoustic wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 214
- 239000002184 metal Substances 0.000 claims description 214
- 239000000758 substrate Substances 0.000 claims description 65
- 239000011888 foil Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 10
- 238000005304 joining Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 194
- 239000010408 film Substances 0.000 description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 5
- 238000007747 plating Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
本発明は、多層配線基板に弾性波チップが内蔵されたモジュールおよびモジュールの製造方法に関する。 The present invention relates to a module in which an acoustic wave chip is built in a multilayer wiring board and a method for manufacturing the module.
携帯電話などの移動通信機器に用いられるフィルタや分波器に、弾性波を利用した弾性波デバイスが使用されている。また、移動通信機器の小型化に伴い、弾性波デバイスが実装されたモジュールの小型化が求められている。モジュールを小型化するために、多層配線基板内に弾性波デバイスを内蔵することが知られている(例えば、特許文献1〜3)。また、電気絶縁性基材内に半導体素子を内蔵したモジュールも知られている(例えば、特許文献4)。 2. Description of the Related Art Elastic wave devices using elastic waves are used in filters and duplexers used in mobile communication devices such as mobile phones. Further, along with miniaturization of mobile communication devices, miniaturization of modules on which acoustic wave devices are mounted is required. In order to reduce the size of the module, it is known to incorporate an elastic wave device in a multilayer wiring board (for example, Patent Documents 1 to 3). A module in which a semiconductor element is incorporated in an electrically insulating base material is also known (for example, Patent Document 4).
弾性波を励振する機能部は、振動が妨げられないよう、空隙に露出され且つ気密封止される。例えば、弾性波チップを実装基板上にフリップチップ実装することで機能部を空隙に露出させ、且つ弾性波チップを実装基板上に設けた封止部で封止した弾性波デバイスが知られている。しかしながら、このような弾性波デバイスを多層配線基板に内蔵してモジュールを形成した場合、モジュールが大型化してしまう。 The functional part that excites the elastic wave is exposed to the air gap and hermetically sealed so that the vibration is not hindered. For example, an acoustic wave device is known in which a functional unit is exposed to a gap by flip chip mounting an acoustic wave chip on a mounting substrate, and the acoustic wave chip is sealed with a sealing portion provided on the mounting substrate. . However, when a module is formed by incorporating such an acoustic wave device in a multilayer wiring board, the module becomes large.
本発明は、上記課題に鑑みなされたものであり、小型化が可能なモジュールおよびモジュールの製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and an object thereof is to provide a module that can be miniaturized and a method for manufacturing the module.
本発明は、複数の絶縁層と複数の配線層とが積層された多層配線基板と、前記多層配線基板に内蔵され、基板の主面に弾性波を励振する機能部が設けられた弾性波チップと、を備え、前記弾性波チップは、前記機能部を囲んで前記基板の前記主面に設けられた金属枠体と、前記多層配線基板に設けられ、前記基板の前記主面に平行な方向において前記基板より大きい形状であり且つ前記積層の方向において同じ位置で前記複数の絶縁層に挟まれる前記配線層と同じ材料且つ同じ膜厚を有する金属層と、が接合することで、前記機能部が空隙に露出すると共に封止されて、前記多層配線基板に内蔵されていることを特徴とするモジュールである。本発明によれば、モジュールを小型化することができる。 The present invention relates to a multilayer wiring board in which a plurality of insulating layers and a plurality of wiring layers are laminated, and an acoustic wave chip provided in the multilayer wiring board and provided with a functional unit that excites an acoustic wave on the main surface of the substrate. And the elastic wave chip surrounds the functional part and is provided on the main surface of the substrate and a direction parallel to the main surface of the substrate. And the metal layer having the same material and the same film thickness as the wiring layer sandwiched between the plurality of insulating layers at the same position in the stacking direction in the stacking direction. Is exposed to a gap and sealed, and is built in the multilayer wiring board. According to the present invention, the module can be reduced in size.
上記構成において、前記複数の絶縁層の少なくとも1層を貫通するビア配線を備え、前記金属層は、前記基板の前記主面を覆う第1金属部と前記第1金属部から延びた第2金属部とを有し、前記ビア配線は、前記金属層の前記第2金属部に接続されている構成とすることができる。 In the above configuration, a via wiring that penetrates at least one of the plurality of insulating layers is provided, and the metal layer includes a first metal portion that covers the main surface of the substrate and a second metal that extends from the first metal portion. And the via wiring is connected to the second metal portion of the metal layer.
上記構成において、前記ビア配線は、前記金属層の前記第1金属部には接続されていない構成とすることができる。 The said structure WHEREIN: The said via | veer wiring can be set as the structure which is not connected to the said 1st metal part of the said metal layer.
上記構成において、前記金属枠体と前記金属層は直接接合している構成とすることができる。 The said structure WHEREIN: The said metal frame and the said metal layer can be set as the structure joined directly .
上記構成において、前記多層配線基板の主面のうちの前記基板に対して前記金属層とは反対側の主面に設けられ、前記基板を貫通する電極を介して前記機能部に電気的に接続された電子部品を備える構成とすることができる。 In the above configuration, the main surface of the multilayer wiring substrate is provided on the main surface opposite to the metal layer with respect to the substrate, and is electrically connected to the functional unit via an electrode penetrating the substrate. It can be set as the structure provided with the made electronic component.
本発明は、基板の主面に弾性波を励振する機能部と前記機能部を囲む金属枠体とが設けられた弾性波チップを準備する工程と、金属層と開口を有する第1絶縁層とが接合された積層体の前記開口で露出した前記金属層に、前記弾性波チップの前記機能部が露出する空隙が形成され且つ前記機能部が封止されるように、前記弾性波チップの前記金属枠体を接合する工程と、前記金属枠体を接合した後、前記第1絶縁層を挟んで複数の絶縁層と複数の配線層とを積層させて、前記弾性波チップを内蔵する多層配線基板を形成する工程と、を備えることを特徴とするモジュールの製造方法である。本発明によれば、モジュールを小型化することができる。 The present invention provides a step of preparing an elastic wave chip provided with a functional part for exciting an elastic wave on a main surface of a substrate and a metal frame surrounding the functional part, a first insulating layer having a metal layer and an opening, The gap of the elastic wave chip is formed in the metal layer exposed at the opening of the laminate to which the functional part of the elastic wave chip is exposed, and the functional part is sealed. A step of joining a metal frame, and a multi-layer wiring that incorporates the acoustic wave chip by laminating a plurality of insulating layers and a plurality of wiring layers with the first insulating layer interposed therebetween after joining the metal frame And a step of forming a substrate. According to the present invention, the module can be reduced in size.
上記構成において、前記金属枠体を前記金属層に接合する工程は、前記開口を有する前記第1絶縁層の下面全面に金属箔が接合され、前記開口で露出した前記金属箔上に、前記金属枠体と前記金属箔とが向かい合うように、前記弾性波チップを搭載する工程と、前記弾性波チップを搭載した後、前記金属箔をエッチングして、前記第1絶縁層の前記開口より大きい前記金属層を形成する工程と、前記金属箔をエッチングして前記金属層を形成した後、前記金属枠体を前記金属層に接合する工程と、を含む構成とすることができる。 In the above configuration, the step of bonding the metal frame to the metal layer is performed by bonding a metal foil to the entire lower surface of the first insulating layer having the opening, and on the metal foil exposed at the opening. The step of mounting the elastic wave chip so that the frame and the metal foil face each other, and after mounting the elastic wave chip, the metal foil is etched to be larger than the opening of the first insulating layer. The method may include a step of forming a metal layer, and a step of bonding the metal frame to the metal layer after the metal foil is etched to form the metal layer.
上記構成において、前記複数の絶縁層および前記第1絶縁層のうちの少なくとも1層を貫通する貫通孔を形成する工程と、前記貫通孔に金属を埋め込んでビア配線を形成する工程と、を備え、前記貫通孔を形成する工程は、前記第1絶縁層の前記開口を覆う第1金属部と前記第1金属部から延びた第2金属部とを有する前記金属層の前記第2金属部が露出した前記貫通孔を形成し、前記第1金属部が露出した前記貫通孔は形成しない構成とすることができる。 In the above configuration, the method includes a step of forming a through hole penetrating at least one of the plurality of insulating layers and the first insulating layer, and a step of forming a via wiring by embedding a metal in the through hole. In the step of forming the through hole, the second metal portion of the metal layer includes a first metal portion covering the opening of the first insulating layer and a second metal portion extending from the first metal portion. The exposed through hole may be formed, and the through hole from which the first metal portion is exposed may not be formed.
上記構成において、前記多層配線基板を形成する前に、前記第1絶縁層の前記開口のうちの前記基板および前記金属枠体と前記第1絶縁層との間を第2絶縁層で埋め込む工程を備える構成とすることができる。 In the above configuration, before forming the multilayer wiring board, a step of filling a space between the substrate, the metal frame, and the first insulating layer in the opening of the first insulating layer with a second insulating layer It can be set as the structure provided.
本発明によれば、モジュールの小型化が可能となる。 According to the present invention, the module can be miniaturized.
以下、図面を参照して、本発明の実施例について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1は、実施例1に係るモジュール100を示す断面図である。実施例1のモジュール100は、図1のように、多層配線基板10と、多層配線基板10に内蔵(すなわち、多層配線基板10内に配置)された弾性波チップ40と、多層配線基板10の上面に実装された電子部品60と、を備える。
FIG. 1 is a cross-sectional view illustrating a
多層配線基板10は、複数の絶縁層12、14、16、18、20と、複数の配線層22、24、26、28、30、32と、が積層されて形成されている。複数の配線層同士は、絶縁層を貫通する配線であるビア配線34により、互いに電気的に接続されている。絶縁層12〜20は、例えばエポキシ樹脂、ポリイミド樹脂、または熱可塑性の液晶ポリマーシートなどで形成されている。配線層22〜32は、例えば銅などの金属で形成されている。
The
弾性波チップ40は、例えば弾性表面波チップである。図2は、弾性波チップ40を示す平面図である。図2のように、弾性波チップ40は、圧電基板42の主面にIDT(Interdigital Transducer)44および反射器46が形成されている。なお、以下において、圧電基板42のIDT44が形成された主面を上面と称し、上面とは反対側の主面を下面と称すこととする。圧電基板42は、例えばタンタル酸リチウム基板またはニオブ酸リチウム基板である。IDT44は、圧電基板42内または表面に弾性波を励振する機能部である。反射器46は、弾性波を反射する。IDT44および反射器46は、例えば共振器などの弾性波素子48を形成する。IDT44および反射器46は、例えばアルミニウム、銅、または銅が添加されたアルミニウムなどの金属で形成されている。弾性波チップ40は、複数の弾性波素子48が組み合わされて、フィルタや分波器が形成されている。
The
圧電基板42の上面に、配線50と電極52が形成されている。配線50は、弾性波素子48同士、および/または、弾性波素子48と電極52とを電気的に接続する。電極52は、圧電基板42を貫通して設けられたビア電極である(図1参照)。配線50は、例えばチタン膜と金膜などが積層された金属膜である。電極52は、例えば銅膜などの金属膜である。圧電基板42の上面に形成された複数の弾性波素子48は、入力電極INと出力電極OUTとの間に、配線50を介して、直列に接続されている。
A
圧電基板42の上面に、金属枠体54が形成されている。金属枠体54は、圧電基板42の外周部に、複数の弾性波素子48、配線50、および電極52をまとめて囲んで形成されている。金属枠体54は、例えば金などの柱状金属層である。また、金属枠体54は、配線50を介して、反射器46に電気的に接続されている。
A
図1のように、多層配線基板10に内蔵された弾性波チップ40の金属枠体54は、多層配線基板10内に形成された金属層36に接合されている。これにより、圧電基板42と金属層36との間に、IDT44が露出する空隙38が形成されている。また、IDT44は、金属枠体54と金属層36とによって、気密封止されている。金属層36は、ビア配線34を介して、配線層32に電気的に接続されている。金属層36は、例えば銅などの金属で形成されている。
As shown in FIG. 1, the
図3は、図1のA−A間の断面図である。なお、図3では、絶縁層16を透視して金属層36を図示し、ビア配線34の図示は省略している。図3のように、圧電基板42の上面および下面に平行な方向において、金属層36は圧電基板42よりも大きな形状をしている。
3 is a cross-sectional view taken along a line AA in FIG. In FIG. 3, the
図1のように、多層配線基板10の上面に実装された電子部品60は、例えば、抵抗素子、インダクタ、またはキャパシタなどのチップ部品、および、パワーアンプ、アンテナスイッチ、または高周波IC(Integrated Circuit)などの能動素子から構成されている。多層配線基板10の上面に形成された配線層22は、上記のような電子部品60を実装するための端子として機能する。電子部品60は、例えば半田62によって配線層22に固定される。電子部品60は、ビア配線34などを介して、弾性波チップ40(すなわち、弾性波素子48)に電気的に接続されている。電子部品60は、モールド樹脂64で封止されている。
As shown in FIG. 1, the
多層配線基板10の下面に形成された配線層32は、モジュールにおける外部接続用の端子として機能する。すなわち、実施例1のモジュール100は、多層配線基板10の下面に形成された配線層32を介して、電子機器のマザーボードにおける端子などと電気的に接続される。
The
次に、実施例1に係るモジュールの製造方法を説明する。図4(a)から図8(b)は、実施例1に係るモジュールの製造方法を示す断面図である。図9(a)から図9(c)は、実施例1に係るモジュールの製造方法を示す平面図である。 Next, a method for manufacturing the module according to the first embodiment will be described. FIG. 4A to FIG. 8B are cross-sectional views illustrating the module manufacturing method according to the first embodiment. FIG. 9A to FIG. 9C are plan views showing the module manufacturing method according to the first embodiment.
図4(a)のように、絶縁層16の下面全面に金属箔72が接合された積層体70を準備する。積層体70は、例えば絶縁層16と金属箔72とが接着剤で接合されることで形成される場合や、金属箔72上に液体状の絶縁層16を塗布して固めることで形成される場合など、どのような方法で形成されてもよい。絶縁層16の厚さは、例えば100μm〜200μm程度、金属箔72の厚さは、例えば5μm〜20μm程度である。
As shown in FIG. 4A, a laminate 70 in which a
図4(b)および図9(a)のように、弾性波チップ40を搭載する領域の絶縁層16を除去して、金属箔72が露出した開口74を形成する。絶縁層16の除去は、例えばウエットエッチングまたはドライエッチングなどによって行うことができる。
As shown in FIGS. 4B and 9A, the insulating
図4(c)および図9(b)のように、予め準備しておいた弾性波チップ40を、金属枠体54が金属箔72に向かい合うように、絶縁層16の開口74内の金属箔72上に載せ置き、金属枠体54と金属箔72とを熱圧着する。なお、弾性波チップ40は、周知の手段を用いて形成することができる。例えば弾性波チップ40のIDT44、反射器46などは、蒸着法およびリフトオフ法を用いて形成することができ、電極52、金属枠体54などは、電解めっき法を用いて形成することができる。また、弾性波チップ40を金属箔72上に搭載した後において、圧電基板42の下面は、絶縁層16の上面と同一面となっているか、または、絶縁層16の上面よりも金属箔72側に位置していることが好ましい。
As shown in FIGS. 4C and 9B, the metal foil in the
図4(d)のように、絶縁層16の開口74内において、弾性波チップ40の周りに樹脂を埋め込んで絶縁層16aを形成する。すなわち、絶縁層16aは、絶縁層16の開口74のうちの圧電基板42および金属枠体54と絶縁層16との間に埋め込まれて形成される。なお、図4(d)および図5(a)以外の図面においては、絶縁層16aも絶縁層16として図示している。
As shown in FIG. 4D, the insulating
図5(a)および図9(c)のように、金属箔72をエッチングすることで、絶縁層16の開口74(すなわち、絶縁層16aの外側の輪郭)よりも少し大きい金属層36を形成すると共に、ビア配線34が形成される領域に配線層28を形成する。これにより、積層体70は、金属層36と絶縁層16とが接合された積層体となる。なお、金属箔72をエッチングする理由は、金属箔72をエッチングしないと、多層配線基板10の上面から下面にかけて信号配線を引き延ばすことができないためである。一方で、金属箔72をエッチングして形成した金属層36が絶縁層16の開口74よりも小さくなると、金属層36が絶縁層16から分離することが起こり得るため、金属層36を絶縁層16の開口74よりも少し大きい形状とする。したがって、金属層36の大きさは、絶縁層16との間で接合状態を維持できる程度の大きさである場合が好ましい。なお、図9(c)においては、絶縁層16を透視して、金属層36を図示している。
As shown in FIGS. 5A and 9C, the
図5(b)のように、弾性波チップ40と金属層36とを上下方向から支持体76を用いて加熱および加圧する。これにより、金属枠体54と金属層36とが接合され、IDT44は空隙38に露出され且つ気密封止される。
As shown in FIG. 5B, the
図5(c)のように、絶縁層16を貫通して配線層28の上面を露出させた貫通孔78を形成する。貫通孔78は、例えば絶縁層16にレーザ光を照射することで形成できる。
As shown in FIG. 5C, a through-
図5(d)のように、貫通孔78に金属(例えば銅)を埋め込んで、ビア配線34を形成する。ビア配線34は、例えば最初に無電解めっき法を用いてシードメタルを形成し、当該シードメタルを給電線とした電解めっき法により形成することができる。絶縁層16の上面にもめっき層が形成される。なお、絶縁層16の下面に金属層36および配線層28を覆うレジスト膜などを形成しておくことで、絶縁層16の下面にめっき層が形成されることを抑制できる。その後、絶縁層16の上面に形成されためっき層に対して、例えばレジスト層(不図示)をマスクにエッチング処理を施すことで、配線層26がパターニングされる。
As shown in FIG. 5D, the via
図6のように、絶縁層16の上面側にプリプレグの絶縁層14と配線層24とを順に配置すると共に、絶縁層16の下面側にプリプレグの絶縁層18と配線層30とを順に配置する。その後、絶縁層14、18および配線層24、30を加熱し、支持体80を用いて絶縁層14、18および配線層24、30を絶縁層16側に加圧する。これにより、図7(a)のように、絶縁層14、18および配線層24、30が絶縁層16に圧着される。
As shown in FIG. 6, the
次に、図7(b)のように、配線層24、30に対し、例えばレジスト層(不図示)をマスクにエッチング処理を施すことで、配線層24、30に開口を形成する。開口で露出した絶縁層14、18に、例えばレーザ光を照射することで、絶縁層14、18を貫通する貫通孔82を形成する。これにより、配線層26、28が露出する。
Next, as shown in FIG. 7B, openings are formed in the wiring layers 24 and 30 by performing an etching process on the wiring layers 24 and 30 using, for example, a resist layer (not shown) as a mask. By irradiating the insulating
図7(c)のように、貫通孔82に金属(例えば銅)を埋め込んで、ビア配線34を形成する。ビア配線34は、例えば最初に無電解めっき法を用いてシードメタルを形成し、当該シードメタルを給電線とした電解めっき法により形成することができる。また、絶縁層14の上面および絶縁層18の下面にもめっき層が形成されるため、絶縁層14の上面全面および絶縁層18の下面全面に配線層24、30が再度形成される。
As shown in FIG. 7C, a metal (for example, copper) is embedded in the through
図8(a)のように、配線層24、30に対して、例えばレジスト層(不図示)をマスクにエッチング処理を施すことで、配線層24、30を所望の形状にパターニングする。 As shown in FIG. 8A, the wiring layers 24 and 30 are patterned into a desired shape by etching the wiring layers 24 and 30 using, for example, a resist layer (not shown) as a mask.
次に、図8(b)のように、図6から図7(c)で説明した処理と同一または同等の処理を繰り返し、弾性波チップ40が内蔵された多層配線基板10を形成する。その後、多層配線基板10の上面の配線層22に対し、半田62を供給してリフローすることにより電子部品60を搭載した後、電子部品60をモールド樹脂64で封止して、図1に示すモジュール100が形成される。
Next, as shown in FIG. 8B, the same or equivalent processing as the processing described with reference to FIGS. 6 to 7C is repeated to form the
ここで、実施例1のモジュール100の効果を説明するにあたり、比較例1のモジュール500をまず説明する。図10は、比較例1に係るモジュール500を示す断面図である。図10のように、比較例1のモジュール500は、多層配線基板300に弾性波デバイス400が内蔵されている。弾性波デバイス400は、圧電基板402の主面にIDT404などが形成された弾性波チップ406が、バンプ408を用いて、実装基板410にフリップチップ実装されている。弾性波チップ406は、実装基板410上に形成された半田412とリッド414とからなる封止部416によって封止されている。封止部416の表面には、ニッケルなどの金属膜418が形成されている。
Here, in describing the effect of the
比較例1のモジュール500では、多層配線基板300に内蔵された弾性波デバイス400は、弾性波チップ406が実装基板410上にフリップチップ実装され且つ実装基板410上に形成された封止部416で封止された構造をしている。このため、弾性波デバイス400は、比較的大きな形状となっている。したがって、このような弾性波デバイス400を多層配線基板300に内蔵するモジュール500は、比較的大きな形状となってしまう。
In the
一方、実施例1のモジュール100では、図1のように、弾性波チップ40が、IDT44を囲んで圧電基板42の上面に設けられた金属枠体54と多層配線基板10に設けられた金属層36とが接合することで、IDT44が空隙38に露出され且つ封止されて、多層配線基板10に内蔵されている。これにより、モジュール100を小型化(例えば低背化)することができる。また、実施例1のモジュール100は、以下の工程を含んで形成される。すなわち、金属層36と開口74を有する絶縁層16とが積層された積層体70の開口74で露出した金属層36に、IDT44が露出する空隙38が形成され且つIDT44が封止されるように、弾性波チップ40の金属枠体54を接合する(図5(b))。その後、絶縁層16を挟んで複数の絶縁層12、14、18、20と複数の配線層22、24、30、32とを積層させて、弾性波チップ40を内蔵する多層配線基板10を形成する(図8(b))。このような製造方法により、図1および図3のように、金属層36は、圧電基板42の上面に平行な方向において、圧電基板42よりも大きな形状となる。
On the other hand, in the
また、実施例1によれば、金属枠体54を金属層36に接合することは、以下の工程を含んで行われる。すなわち、開口74を有する絶縁層16の下面全面に金属箔72が接合され、開口74で露出した金属箔72上に、金属枠体54と金属箔72とが向かい合うように、弾性波チップ40を搭載する(図4(c))。その後、金属箔72をエッチングして、絶縁層16の開口74より大きい金属層36を形成する(図5(a))。その後に、金属枠体54を金属層36に接合する(図5(b))。これにより、弾性波チップ40は、絶縁層16の下面全面に接合された金属箔72上に搭載するため、その際の衝撃によって金属箔72が絶縁層16から剥がれることを抑制できる。
Moreover, according to Example 1, joining the
また、実施例1によれば、図1のように、多層配線基板10の上面(すなわち、圧電基板42に対して金属層36とは反対側の主面)に、電子部品60が設けられている。電子部品60は、圧電基板42を貫通する電極52を介して、IDT44に電気的に接続されている。これにより、IDT44と電子部品60との間を接続する配線(ビア配線および配線層)を短くすることができ、特性を改善することができる。
Further, according to the first embodiment, as shown in FIG. 1, the
また、実施例1によれば、図4(d)のように、絶縁層16の開口74のうちの圧電基板42および金属枠体54と絶縁層16との間を絶縁層16aで埋め込んでいる。これにより、多層配線基板10内に余分な空洞が形成されることを抑制でき、モジュールの強度を向上させることができる。
Further, according to the first embodiment, as shown in FIG. 4D, the insulating
また、実施例1によれば、金属層36は、ビア配線34を介して配線層32に接続されている。配線層32は外部接続用の端子として機能することから、金属層36をグランド電位に接続させることができる。これにより、IDT44などを外部の電磁界から遮蔽することができる。また、弾性波チップ40で発生した熱を、金属層36を介して逃がすことができる。
Further, according to the first embodiment, the
なお、実施例1においては、金属箔72と開口74を有する絶縁層16とが接合された積層体70の金属箔72に対してエッチングを施して金属層36を形成した後に、開口74で露出した金属層36上に弾性波チップ40を搭載してもよい。
In Example 1, the
図11は、実施例2に係るモジュール200を示す断面図である。図12は、図11のA−A間の断面図である。なお、図12では、絶縁層16を透視して金属層36を図示し、ビア配線34の図示は省略している。
FIG. 11 is a cross-sectional view illustrating the
実施例2のモジュール200においては、図11および図12のように、金属層36は、圧電基板42の上面を覆う第1金属部36aと、第1金属部36aから引き出された第2金属部36bと、で構成されている。第1金属部36aと第2金属部36bとは、同一面に同じ材料且つ同じ膜厚で形成されている。なお、第1金属部36aは、矩形形状をしている場合に限られないが、圧電基板42と同様の形状をしている場合が好ましい。金属層36の第2金属部36bにはビア配線34が接続されている。一方、金属層36の第1金属部36aにはビア配線34は接続されていない。金属層36は、第2金属部36bに接続されたビア配線34を介して、多層配線基板10の配線層22、32に電気的に接続されている。その他の構成は、実施例1と同一または同等であるため説明を省略する。
In the
図13(a)から図13(c)は、実施例2に係るモジュール200の製造方法を示す断面図である。実施例2のモジュール200の製造方法は、まず、実施例1の図4(a)から図4(d)で説明した処理と同一または同等の処理を実施する。その後、図13(a)のように、金属箔72をエッチングして、絶縁層16の開口74(すなわち、絶縁層16aの外側の輪郭)よりも少し大きい形状をした第1金属部36aと、第1金属部36aから延びた第2金属部36bと、を有する金属層36を形成する。また、金属層36の形成と同時に、ビア配線34を形成する領域に配線層28を形成する。その後、実施例1の図5(b)で説明した処理と同一または同等の処理を実施して、金属枠体54を金属層36に接合させる。
FIG. 13A to FIG. 13C are cross-sectional views illustrating a method for manufacturing the
次に、図13(b)のように、絶縁層16を貫通して、金属層36の第2金属部36bの上面を露出させる貫通孔78と、配線層28の上面を露出させる貫通孔78と、を形成する。貫通孔78は、例えば絶縁層16にレーザ光を照射することで形成できる。
Next, as shown in FIG. 13B, a through
図13(c)のように、貫通孔78に金属(例えば銅)を埋め込んでビア配線34を形成すると共に、絶縁層16の上面にパターニングされた配線層26を形成する。ビア配線34および配線層26は、実施例1の図5(d)で説明した処理と同一または同等の処理によって形成できる。
As shown in FIG. 13C, a metal (for example, copper) is embedded in the through
その後、実施例1の図6から図8(b)で説明した処理と同一または同等の処理を実施することで、実施例2のモジュール200が形成される。
Thereafter, the
実施例2によれば、図11および図12のように、金属層36は、圧電基板42の上面を覆う第1金属部36aと、第1金属部36aから延びた第2金属部36bと、を有する。そして、金属層36の第2金属部36bにビア配線34が接続されている。これにより、多層配線基板10の上面側および/または下面側から金属層36に電気的にコンタクトすることが可能となる。なお、図11においては、ビア配線34は、金属層36の第2金属部36bの上面および下面の両方に接続されているが、少なくとも一方に接続されている場合であればよい。
According to the second embodiment, as shown in FIGS. 11 and 12, the
また、実施例2によれば、図11のように、ビア配線34は、金属層36の第2金属部36bには接続されているが、金属層36の第1金属部36aには接続されていない。ビア配線は、複数の絶縁層の少なくとも1層を貫通する貫通孔を形成し、当該貫通孔に金属を埋め込むことで形成されることから、金属層36の第2金属部36bが露出した貫通孔は形成されるが、第1金属部36aが露出した貫通孔は形成されない。ビア配線34が弾性波チップ40の近くに形成されると、貫通孔を形成する際の影響が弾性波チップ40に及んで、特性および/または信頼性の劣化が生じる恐れがある。しかしながら、実施例2では、金属層36の第1金属部36aに接続されるビア配線34は形成されていないことから、貫通孔は弾性波チップ40から離れて形成されることになり、特性および/または信頼性の劣化を抑制できる。
Further, according to the second embodiment, as illustrated in FIG. 11, the via
例えば、実施例2では、貫通孔はレーザ光を用いて形成されているため、レーザの熱の影響が懸念されるが、貫通孔が弾性波チップ40から離れて形成されるため、レーザの熱の影響が弾性波チップ40に及ぶことを抑制できる。なお、貫通孔は、レーザ光を用いて形成される場合に限られず、例えばエッチングによって形成される場合でもよい。この場合でも、貫通孔が弾性波チップ40から離れて形成されることで、エッチングの影響が弾性波チップ40に及ぶことを抑制できる。
For example, in Example 2, since the through-hole is formed using laser light, there is a concern about the influence of the heat of the laser, but since the through-hole is formed away from the
また、実施例2によれば、図13(a)のように、第1金属部36aと第2金属部36bを有する金属層36は、金属箔72をエッチングすることで形成される。このため、第1金属部36aと第2金属部36bは、同じ材料で形成され且つ同じ膜厚を有する。これにより、第1金属部36aと第2金属部36bを有する金属層36を容易に形成することができる。
Further, according to the second embodiment, as shown in FIG. 13A, the
また、実施例2によれば、金属層36と電子部品60とを同じビア配線34を介してグランド電位に接続させることが可能となるため、ビア配線や配線層を削減することができる。
Further, according to the second embodiment, the
なお、実施例2においては、金属層36の第2金属部36bに接続するビア配線34は、複数の絶縁層12、14、16、18、20のうちの少なくとも1層を貫通している場合であればよい。
In the second embodiment, the via
なお、実施例1、2において、弾性波チップ40は、圧電基板42が支持基板上に接合されている場合でもよい。この場合、電極52は、圧電基板42と支持基板とを貫通して形成されることになる。
In the first and second embodiments, the
なお、実施例1、2において、弾性波チップ40は、弾性表面波を用いる弾性波チップである場合に限られず、バルク波を用いる弾性波チップ(例えば、圧電薄膜共振器など)を用いることもできる。図14は、圧電薄膜共振器を示す断面図である。図14のように、圧電薄膜共振器は、シリコン、石英、ガラス、セラミック、又はガリウム砒素などの基板86上に、下部電極88、圧電膜90、上部電極92がこの順に積層されている。下部電極88および上部電極92は、クロム、ルテニウム、アルミニウム、チタン、銅、モリブデン、タングステン、タンタル、白金、ロジウム、又はイリジウムなどの単層膜又はこれらの積層膜を用いることができる。圧電膜90は、窒化アルミニウム膜、酸化亜鉛膜、チタン酸ジルコン酸鉛膜、又はチタン酸鉛膜などを用いることができる。
In the first and second embodiments, the
圧電膜90を挟み下部電極88と上部電極92とが重なる領域が共振領域94である。共振領域94は、例えば楕円形状または多角形形状を有し、厚み縦振動モードの弾性波が励振する領域(機能部)である。共振領域94の下方の基板86の上面には空隙96となる凹部が形成されている。なお、凹部は基板86を貫通して形成されていてもよい。また、基板86の上面は平坦形状をしていて、基板86の上面と下部電極88との間にドーム型の空隙が形成されている場合でもよい。また、空隙の代わりに弾性波を反射する音響反射膜が形成されている場合でもよい。
A region where the
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.
10 多層配線基板
12〜20 絶縁層
16a 絶縁層
22〜32 配線層
34 ビア配線
36 金属層
36a 第1金属部
36b 第2金属部
38、96 空隙
40 弾性波チップ
42 圧電基板
44 IDT
50 配線
52 電極
54 金属枠体
60 電子部品
70 積層体
72 金属箔
74 開口
78、82 貫通孔
86 基板
88 下部電極
90 圧電膜
92 上部電極
94 共振領域
DESCRIPTION OF
DESCRIPTION OF
Claims (9)
前記多層配線基板に内蔵され、基板の主面に弾性波を励振する機能部が設けられた弾性波チップと、を備え、
前記弾性波チップは、前記機能部を囲んで前記基板の前記主面に設けられた金属枠体と、前記多層配線基板に設けられ、前記基板の前記主面に平行な方向において前記基板より大きい形状であり且つ前記積層の方向において同じ位置で前記複数の絶縁層に挟まれる前記配線層と同じ材料且つ同じ膜厚を有する金属層と、が接合することで、前記機能部が空隙に露出すると共に封止されて、前記多層配線基板に内蔵されていることを特徴とするモジュール。 A multilayer wiring board in which a plurality of insulating layers and a plurality of wiring layers are laminated;
An acoustic wave chip provided in the multilayer wiring board and provided with a functional unit for exciting an acoustic wave on a main surface of the board;
The elastic wave chip surrounds the functional part and is provided on the main surface of the substrate and on the multilayer wiring substrate, and is larger than the substrate in a direction parallel to the main surface of the substrate. The functional part is exposed to the gap by joining the metal layer having the same material and the same film thickness as the wiring layer sandwiched between the plurality of insulating layers at the same position in the stacking direction. And a module embedded in the multilayer wiring board.
前記金属層は、前記基板の前記主面を覆う第1金属部と前記第1金属部から延びた第2金属部とを有し、
前記ビア配線は、前記金属層の前記第2金属部に接続されていることを特徴とする請求項1記載のモジュール。 A via wiring penetrating at least one of the plurality of insulating layers;
The metal layer has a first metal part that covers the main surface of the substrate and a second metal part that extends from the first metal part,
The module according to claim 1, wherein the via wiring is connected to the second metal portion of the metal layer.
金属層と開口を有する第1絶縁層とが接合された積層体の前記開口で露出した前記金属層に、前記弾性波チップの前記機能部が露出する空隙が形成され且つ前記機能部が封止されるように、前記弾性波チップの前記金属枠体を接合する工程と、
前記金属枠体を接合した後、前記第1絶縁層を挟んで複数の絶縁層と複数の配線層とを積層させて、前記弾性波チップを内蔵する多層配線基板を形成する工程と、を備えることを特徴とするモジュールの製造方法。 Preparing an elastic wave chip provided with a functional part that excites an elastic wave on a main surface of the substrate and a metal frame surrounding the functional part;
A gap exposing the functional part of the acoustic wave chip is formed in the metal layer exposed at the opening of the laminate in which the metal layer and the first insulating layer having the opening are joined, and the functional part is sealed. The step of joining the metal frame of the acoustic wave chip,
Forming a multilayer wiring board containing the acoustic wave chip by laminating a plurality of insulating layers and a plurality of wiring layers with the first insulating layer interposed therebetween after joining the metal frame. A method for manufacturing a module.
前記開口を有する前記第1絶縁層の下面全面に金属箔が接合され、前記開口で露出した前記金属箔上に、前記金属枠体と前記金属箔とが向かい合うように、前記弾性波チップを搭載する工程と、
前記弾性波チップを搭載した後、前記金属箔をエッチングして、前記第1絶縁層の前記開口より大きい前記金属層を形成する工程と、
前記金属箔をエッチングして前記金属層を形成した後、前記金属枠体を前記金属層に接合する工程と、を含むことを特徴とする請求項6記載のモジュールの製造方法。 The step of joining the metal frame to the metal layer includes:
A metal foil is bonded to the entire lower surface of the first insulating layer having the opening, and the elastic wave chip is mounted on the metal foil exposed through the opening so that the metal frame and the metal foil face each other. And a process of
After mounting the acoustic wave chip, etching the metal foil to form the metal layer larger than the opening of the first insulating layer;
The method of manufacturing a module according to claim 6, further comprising: joining the metal frame body to the metal layer after etching the metal foil to form the metal layer.
前記貫通孔に金属を埋め込んでビア配線を形成する工程と、を備え、
前記貫通孔を形成する工程は、前記第1絶縁層の前記開口を覆う第1金属部と前記第1金属部から延びた第2金属部とを有する前記金属層の前記第2金属部が露出した前記貫通孔を形成し、前記第1金属部が露出した前記貫通孔は形成しないことを特徴とする請求項6または7記載のモジュールの製造方法。 Forming a through hole penetrating at least one of the plurality of insulating layers and the first insulating layer;
Forming a via wiring by embedding a metal in the through hole, and
The step of forming the through hole exposes the second metal part of the metal layer having a first metal part covering the opening of the first insulating layer and a second metal part extending from the first metal part. The method for manufacturing a module according to claim 6 or 7, wherein the through hole is formed, and the through hole from which the first metal portion is exposed is not formed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015089722A JP6385883B2 (en) | 2015-04-24 | 2015-04-24 | Module and module manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015089722A JP6385883B2 (en) | 2015-04-24 | 2015-04-24 | Module and module manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016208367A JP2016208367A (en) | 2016-12-08 |
JP6385883B2 true JP6385883B2 (en) | 2018-09-05 |
Family
ID=57490566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015089722A Expired - Fee Related JP6385883B2 (en) | 2015-04-24 | 2015-04-24 | Module and module manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6385883B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102016489B1 (en) * | 2014-12-02 | 2019-09-02 | 삼성전기주식회사 | Printed circuit board and manufacturing method thereof |
CN211830723U (en) * | 2017-09-07 | 2020-10-30 | 株式会社村田制作所 | Elastic wave filter device and composite filter device |
US10461668B2 (en) | 2017-11-09 | 2019-10-29 | Toyota Motor Engineering & Manufacturing North America, Inc. | Systems for protecting and monitoring power electronic devices |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004005668B4 (en) * | 2004-02-05 | 2021-09-16 | Snaptrack, Inc. | Electrical component and manufacturing process |
JP2006156482A (en) * | 2004-11-25 | 2006-06-15 | Sony Corp | Circuit module and its manufacturing method |
JP2009159195A (en) * | 2007-12-26 | 2009-07-16 | Nippon Dempa Kogyo Co Ltd | Piezoelectric component and manufacturing method thereof |
DE112012005948T5 (en) * | 2012-02-27 | 2014-12-11 | Taiyo Yuden Co., Ltd. | Acoustic wave device |
JP5358724B1 (en) * | 2012-06-28 | 2013-12-04 | 太陽誘電株式会社 | Elastic wave device built-in module and communication apparatus |
JP2014155132A (en) * | 2013-02-13 | 2014-08-25 | Murata Mfg Co Ltd | Circuit board, and method of manufacturing the same |
-
2015
- 2015-04-24 JP JP2015089722A patent/JP6385883B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016208367A (en) | 2016-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6311724B2 (en) | Electronic component module | |
US7427824B2 (en) | Piezoelectric device and method for producing same | |
KR102436686B1 (en) | Embedded rf filter package structure and method of manufacturing thereof | |
JP6106404B2 (en) | Electronic component module | |
US8748755B2 (en) | Electronic component, electronic device, and method for manufacturing the electronic component | |
US11152911B2 (en) | Piezoelectric resonator device | |
JP5188752B2 (en) | Piezoelectric oscillator | |
JP6385883B2 (en) | Module and module manufacturing method | |
JP5873311B2 (en) | Elastic wave device and multilayer substrate | |
JP6368091B2 (en) | module | |
US20180151794A1 (en) | Electronic component and method of fabricating the same | |
KR102611168B1 (en) | Acoustic wave device and manufacturing method thereof | |
JP2016201780A (en) | Elastic wave device | |
US11069645B2 (en) | Electronic component module | |
CN110800101A (en) | Electronic component module | |
JP6130162B2 (en) | Manufacturing method of electronic parts | |
US20240405744A1 (en) | Acoustic wave devices | |
JP5075448B2 (en) | Method for manufacturing piezoelectric oscillator | |
JP2005183669A (en) | Mounting substrate and electronic component using it | |
JP6068220B2 (en) | Manufacturing method of electronic parts | |
JP2022169399A (en) | Acoustic wave device, module provided with acoustic wave device, and method for manufacturing acoustic wave device | |
JP5075417B2 (en) | Method for manufacturing piezoelectric oscillator | |
JP2006157511A (en) | Crystal oscillator | |
JP2005244643A (en) | Piezoelectric oscillator | |
JP2011101214A (en) | Vibration device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6385883 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |