[go: up one dir, main page]

JP6379358B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6379358B2
JP6379358B2 JP2015528123A JP2015528123A JP6379358B2 JP 6379358 B2 JP6379358 B2 JP 6379358B2 JP 2015528123 A JP2015528123 A JP 2015528123A JP 2015528123 A JP2015528123 A JP 2015528123A JP 6379358 B2 JP6379358 B2 JP 6379358B2
Authority
JP
Japan
Prior art keywords
electrode
source
gate
semiconductor layer
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015528123A
Other languages
English (en)
Other versions
JPWO2015011870A1 (ja
Inventor
渉 金賀
渉 金賀
河野　広明
広明 河野
松田　慎吾
慎吾 松田
克彦 川島
克彦 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2015011870A1 publication Critical patent/JPWO2015011870A1/ja
Application granted granted Critical
Publication of JP6379358B2 publication Critical patent/JP6379358B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、電界効果トランジスタ、特に高周波増幅器に用いられる電界効果トランジスタに関するものである。
例えばＧａＮやＡｌＧａＮで表される窒化物半導体は、電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、ＦＥＴ）の構成材料として知られている。この窒化物半導体を用いた電界効果トランジスタは、マイクロ波帯での電力増幅器に広く用いられている。
高利得かつ高出力電力特性を有する電力増幅器を得るためには、電界効果トランジスタの線形性を高めることが重要である。
電界効果トランジスタの線形性を高める技術としては、例えば特許文献１に示すように、異なったゲートリセス深さを含むトランジスタを少なくとも２つ有するものが知られている。
特表２０１０−５３９６９１号公報
電界効果トランジスタの線形性を高めるためには、ｇｍ(相互コンダクタンス)−Ｖｇｓ(ゲート−ソース間電圧)特性曲線が平坦であることが重要である。
一方、前記従来のゲートリセス構造を有する半導体装置においては、ｇｍ−Ｖｇｓ特性曲線の平坦化をゲートリセス深さの異なる複数個のトランジスタを合成することによって実現している。しかしながら個々のトランジスタについてゲートリセス深さは設計意図に反してばらついた状態で出来上がってしまう。なぜならば、ゲートリセスを形成するエッチング工程のエッチング量制御が難しく、ゲートリセスをばらつきなく、また再現性よく形成するのが困難であるためである。
ここで、ＧａＮをキャリア走行層、ＡｌＧａＮをバリア層とし、バリア層に直接ゲート電極を形成した電界効果トランジスタについて、ＡｌＧａＮの誘電率をεs、ゲート電極直下のバリア層の層厚をｄ、ゲート電極とバリア層との電位障壁の高さをφＢｎ、ＡｌＧａＮとＧａＮとの界面における伝導帯の不連続量をΔＥｃ、NDをキャリア濃度（ただしND（ｘ）は位置ｘでのキャリア濃度）、素電荷をｑとしたとき、しきい値電圧Ｖｔｈとバリア層の層厚ｄとの関係は、（数１）、（数２）で示すことができる。
Figure 0006379358
Figure 0006379358
（数１）、（数２）から明らかなように、しきい値電圧Ｖｔｈはゲート電極直下のバリア層の層厚ｄの２乗に比例して変化する。また、しきい値電圧Ｖｔｈはｇｍ−Ｖｇｓ特性曲線の立ち上がり位置なので、しきい値電圧Ｖｔｈの変化はｇｍ−Ｖｇｓ特性曲線のＶｇｓ軸に対する左右位置の変化となる。ここでのバリア層の層厚ｄはゲートリセス形成によって残ったバリア層の層厚なので、ゲートリセス深さがばらつくとそのトランジスタのｇｍ−Ｖｇｓ特性曲線のＶｇｓ軸に対する左右位置がばらつく。
これらのことから、ゲートリセス深さの異なる複数個のトランジスタ合成による、合成トランジスタのｇｍ−Ｖｇｓ特性曲線は、ゲートリセス深さの出来上がりばらつきによって、設計したとおりにｇｍ−Ｖｇｓ特性曲線の合成が成されず、目論んだ平坦性は得られず、電界効果トランジスタの線形性を得ることができない。
また、ゲートリセス深さを多段に形成しようとするとエッチング深さ方向に対する制御がさらに複雑になり、歩留が低下するという問題がある。
すなわち、前記従来のゲートリセス構造を有する半導体装置においては、平坦なｇｍ−Ｖｇｓ特性が容易に得られない。
一方、ｇｍは（数３）に示すようにゲート−ソース間のチャネルに沿った方向のインピーダンス成分Ｒｓにも依存する。そこで本発明は、ゲートリセスの深さを一定としてＶｔｈを変動させずに、Ｒｓを変動させることでｇｍ−Ｖｇｓ特性を平坦化し、線形性の優れた電界効果トランジスタを容易に得ることを目的とする。
Figure 0006379358
なお、（数３）においてＲｓはソース抵抗、ｇｍ０は真性の相互コンダクタンス、ｇｍは相互コンダクタンスである。
上記の課題を解決するために、本発明の半導体装置は、基板と、基板の上に形成された第１の窒化物半導体層と、第１の窒化物半導体層の上に形成され且つ第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層とを有する半導体積層体とを有する。さらに半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、ソース電極部とドレイン電極との間に、ソース電極部及びドレイン電極と間隔をおいて形成されたゲート電極とを有する。さらにソース電極部は、第１の窒化物半導体層に生成される２次元電子ガス層と直接接触する第１のリセス電極と、ゲート電極と第１のリセス電極との間の第２の窒化物半導体層の上面に直接接触するように形成され、２次元電子ガス層との間を第２の窒化物半導体層を介して導通する表面電極とを有する。さらに表面電極と第１のリセス電極が実質的にソース電位と同電位であり、表面電極のゲート・ソース間方向の幅が表面電極のゲート側端とゲート電極のソース側端との間隔の０．４倍以上であるものである。
この構成により、ゲート・ソース間電圧の増加に対し相互コンダクタンスの変化を緩やかにすることができる。
本発明の半導体装置は、さらにソース電極部は、第１のリセス電極と表面電極のゲート側端との間に位置する第２のリセス電極とを有し、第２のリセス電極の底面位置が、第２の窒化物半導体層の底面位置より上方であることが好ましい。この好ましい構成によれば、第２のリセス電極直下の第２の窒化物半導体層を残しつつその厚さを薄くすることができるので、第２のリセス電極と２次元電子ガス層との間の抵抗を小さくすることができ、２次元電子ガス層から第２のリセス電極へ流れる電流を大きくすることができることになる。そのためゲート・ソース間電圧の増加に対し相互コンダクタンスの変化をさらに緩やかにすることができる。
本発明の半導体装置は、さらに表面電極下方の第２の窒化物半導体層の少なくとも一部は、第２の窒化物半導体層と比べてバンドギャップが大きい第３の窒化物半導体層で形成されていることが好ましい。この好ましい構成によれば、表面電極下方において第３の窒化物半導体層のバンドギャップが第２の窒化物半導体層より大きいことにより２次元電子ガス層のキャリア濃度が高くなるので、ゲート・ソース間抵抗を低減することができる。そのため、相互コンダクタンスの値を増加させることができてゲート・ソース間電圧の増加に対し相互コンダクタンスの変化をさらに緩やかにすることができる。
本発明の半導体装置は、さらに表面電極下方の第２の窒化物半導体層は、第１の厚みからなる第１の部分と、第１の厚みより大きい第２の厚みからなる第２の部分とを有することが好ましい。この好ましい構成によれば、第２の窒化物半導体層の第１の部分の厚みと第２の部分の厚みとが異なることで、相互コンダクタンスに対する第１の部分の寄与分と第２の部分の寄与分とを異ならしめることができ、ゲート・ソース間電圧の増加に対し相互コンダクタンスの変化をさらに緩やかにすることができる。
本発明の半導体装置は、さらに表面電極のゲート・ソース間方向の幅が異なる複数の半導体装置が並列接続されていることが好ましい。この好ましい構成によれば、表面電極のゲート・ソース間方向の幅が異なることで半導体装置の相互コンダクタンスの値を複数有するようにでき、ゲート・ソース間電圧の増加に対し相互コンダクタンスの変化をさらに緩やかにすることができる。
本発明の半導体装置は、基板と、基板の上に形成された第１の窒化物半導体層と、第１の窒化物半導体層の上に形成され且つ第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層とを有する半導体積層体とを有する。さらに半導体積層体の上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、ソース電極部とドレイン電極との間に、ソース電極部及びドレイン電極と間隔をおいて形成されたゲート電極とを有する。さらにソース電極部は、第１の窒化物半導体層に生成される２次元電子ガス層と直接接触する第１のリセス電極と、ゲート電極と第１のリセス電極との間に配置され、２次元電子ガス層との間を導通する表面電極とを有し、表面電極とリセス電極にソース電位が与えられ、表面電極のゲート・ソース間方向の幅が異なる複数の半導体装置が並列接続されているものである。
この構成により、表面電極のゲート・ソース間方向の幅が異なることにより、ｇｍの最大値近傍でのゲート・ソース間電圧の増加に対し相互コンダクタンスの変化を緩やかにすることができる。
本発明によれば、ゲート・ソース間電圧の変化に対する相互コンダクタンスの変化を緩やかにすることができ、もって線形性の優れた高出力動作の高周波増幅装置を得ることができる。
本発明の第１の実施形態に係る半導体装置の断面図である。 第１の実施形態に係る半導体装置のソース・ゲート間部分の拡大断面図である。 （ａ）第１の実施形態に係る半導体装置に係るｇｍ−Ｖｇｓ特性曲線を示すグラフであり、（ｂ）図３（ａ）のｇｍ−Ｖｇｓ特性曲線の変曲点近傍にかかる拡大図である。 第１の実施形態に係る半導体装置に係るｇｍ−Ｖｇｓ特性曲線を示すグラフである。 本発明の第２の実施形態に係る半導体装置のソース・ゲート間部分の拡大断面図である。 本発明の第３の実施形態に係る半導体装置のソース・ゲート間部分の拡大断面図である。 本発明の第４の実施形態に係る半導体装置のソース・ゲート間部分の拡大断面図である。 （ａ）（ｃ）本発明の第５の実施形態に係る半導体装置のソース・ゲート間部分の拡大上面図であり、（ｂ）図８（ａ）のＡ−Ａ’位置での断面図であり、（ｄ）図８（ｃ）のＢ−Ｂ’位置での断面図である。
以下、本発明を実施するための形態について、図面を用いて説明する。
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置の断面図を図１に示し、この半導体装置のソース電極部近傍の拡大断面図を図２に示す。
図１に示すように、本発明の半導体装置は、Ｓｉよりなる基板１０１と、基板１０１の上に形成されたアンドープＧａＮ（以下、ｉ−ＧａＮという）よりなる層厚１μｍの第１の窒化物半導体層１０２と、第１の窒化物半導体層１０２の上に形成されかつアンドープＡｌＧａＮ（以下、ｉ−ＡｌＧａＮという）よりなる層厚３０ｎｍの第２の窒化物半導体層１０３が形成されている。第１の窒化物半導体層１０２と第２の窒化物半導体層１０３との界面近傍の第１の窒化物半導体層１０２内に２次元電子ガス層１０４（２−ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ、２ＤＥＧ）が形成されている。第２の窒化物半導体層１０３の上にはＳｉＮよりなる厚さ１００ｎｍのパッシベーション膜１０５が形成されている。パッシベーション膜１０５には開口部１０７が設けられ、この開口部１０７の位置にゲート電極１１０が形成されている。また、第１の窒化物半導体層１０２および第２の窒化物半導体層１０３には２箇所リセスが形成され、当該リセス内にはそれぞれソース電極部１０６及びドレイン電極１０８が形成されている。また、ソース電極部１０６近傍においてパッシベーション膜１０５が除去された領域１０９が形成されている。ソース電極部１０６は、２次元電子ガス層１０４と直接接触するリセス電極１１２と、表面電極１１４とを有する。表面電極１１４は、ゲート電極１１０とリセス電極１１２との間に配置され、領域１０９上に形成されかつ第２の窒化物半導体層１０３に接する。この図１に示す半導体装置は、金属−半導体電界効果トランジスタ（ｍｅｔａｌ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ、ＭＥＳＦＥＴ）である。
また、ソース電極部１０６を構成する電極は、金属のＴｉとＡｌとの多層構造（例えば、Ｔｉ／Ａｌ／Ｔｉの積層構造で第２の窒化物半導体層１０３にはＴｉが接する）よりなり、ドレイン電極１０８を構成する電極は、金属のＴｉとＡｕとの多層構造（例えば、Ｔｉ／Ａｕ／Ｔｉの積層構造で第２の窒化物半導体層１０３にはＴｉが接する）よりなる。また、ゲート電極１１０を構成する電極は、金属のＮｉとＡｕとの多層構造（例えば、Ｎｉ／Ａｕの積層構造で第２の窒化物半導体層１０３にはＮｉが接する）よりなる。
また、ゲート電極１１０については、ゲート長Ｌｇ（ゲート電極１１０の、第２の窒化物半導体層１０３に接する部分の幅）は０．７μｍであり、パッシベーション膜１０５の上面に接する部分（いわゆる庇）は開口部１０７の両側に設けられ、その幅（いわゆる庇の幅）は２つの庇とも０．３５μｍである。
また、ソース電極部１０６のゲート側端（表面電極１１４のゲート側端）とゲート電極１１０のソース側端との間隔Ｌｓｇは１．７μｍである。ここで、「ソース電極部１０６のゲート側端」とは、ソース電極部１０６の第２の窒化物半導体層１０３に接する面の端の内、ゲート電極１１０に近い側の端を示し、「ゲート電極１１０のソース側端」とは、ゲート電極１１０の第２の窒化物半導体層１０３に接する面の端の内、ソース電極部１０６に近い側の端を示す。また、ゲート電極１１０のドレイン側端とドレイン電極１０８のゲート側端との間隔Ｌｇｄは５μｍである。ここで、「ドレイン電極１０８のゲート側端」とは、ドレイン電極１０８の第２の窒化物半導体層１０３に接する面の端の内、ゲート電極１１０に近い側の端を示し、「ゲート電極１１０のドレイン側端」とは、ゲート電極１１０の第２の窒化物半導体層１０３に接する面の端の内、ドレイン電極１０８に近い側の端を示す。
この図１にかかる半導体装置について、表面電極１１４のゲート・ソース間方向（ゲート電極１１０からソース電極部１０６へ向かう方向と平行な方向）の幅Ｌｆをパラメータとし、表面電極１１４とリセス電極１１２にソース電位を与え、ゲート・ソース間電圧Ｖｇｓの変化によるドレイン・ソース間電流Ｉｄｓの変化を測定した。
なお、開口部１０７がある場合とない場合との両方について検討した。検討したサンプルＡ〜Ｅについて、表１に示す。
Figure 0006379358
ゲート・ソース間電圧Ｖｇｓの変化によるドレイン・ソース間電流Ｉｄｓの変化の測定結果について以下に説明する。
まず、開口部１０７を設けたサンプル（サンプルＣおよびサンプルＥ）について、Ｌｆが０．７５μｍ（サンプルＣ）および１．８μｍ（サンプルＥ）の時のｇｍ−Ｖｇｓ特性およびＩｄｓ−Ｖｇｓ特性を表すグラフを図３（ａ）および図３（ｂ）に示す。図３（ｂ）は図３（ａ）におけるｇｍ−Ｖｇｓ曲線のピーク位置近傍での拡大図を示す。
図３（ａ）より、立ち上がり電圧ＶｔｈはＶｔｈ＝−２．５Ｖであり、サンプルＣとサンプルＥとで変化がなかった。このことからＶｔｈについてはＬｆに依存しないことがわかった。
図３（ｂ）においてＬｆ＝０．７５μｍ(グラフＣ)の時のＶｇｓ＝０Ｖ付近の変曲点をＡとする。また、Ｌｆ＝１．８μｍ(グラフＥ)の時の変曲点をＢとする。
一般に、２次元電子ガス層１０４よりリセス電極１１２のみを介して電流が流れる場合、ｇｍはあるＶｇｓのときに最大値ｇｍｍａｘとなるが、Ｖｇｓがより大きくなるとｇｍは急減し、変曲点を生じることはない。
本発明の場合、図３（ｂ）にて変曲点Ａ、変曲点Ｂが生じているが、これは２次元電子ガス層１０４より第２の窒化物半導体層１０３を介して表面電極１１４に電流が流れたことによるものと考えられ、この現象はトンネル効果による電流と考えられる。すなわち、この電流に起因する相互コンダクタンスがトランジスタのｇｍに寄与することにより、変曲点Ａ、変曲点Ｂが生じていると考えられる。
また、図３（ｂ）において変曲点Ｂが変曲点Ａと比べてｇｍのピーク位置（ｇｍ−Ｖｇｓ曲線においてｇｍｍａｘとなる位置）に近いが、これは変曲点ＢのときのＬｆが変曲点ＡのときのＬｆよりも大きいことによると考えられる。すなわち、表面電極１１４のゲート・ソース間方向の幅Ｌｆが大きいほど２次元電子ガス層１０４より表面電極１１４へ流れる電流が大きくなり、それによる相互コンダクタンスが大きくなり、よりｇｍに寄与するためであると考えられる。
また、Ｌｆ値を増加させると、ゲート電極１１０とリセス電極１１２との間の距離が長くなり、ゲート・ソース間抵抗Ｒｓが増加する。トランジスタのｇｍ特性は一般的に（数３）で表されるので、Ｌｆ値を増加させるとｇｍ値は減少する。よって、ｇｍｍａｘが減少する。
このように、本発明の電界効果トランジスタによれば、Ｌｆを広げることで、Ｖｔｈを変動させることなくｇｍ−Ｖｇｓ曲線に平坦領域を生じさせることができる。なお、図３（ｂ）より、Ｌｆが大きいほどｇｍ−Ｖｇｓ曲線の平坦領域が大きいことがわかる。
次に、ゲートリセスがないサンプル（サンプルＡ、サンプルＢおよびサンプルＤ）について、Ｌｆが０．４５μｍ（サンプルＡ）、０．７５μｍ（サンプルＢ）および０．９５μｍ（サンプルＤ）の時のｇｍ−Ｖｇｓ特性およびＩｄｓ−Ｖｇｓ特性を表すグラフを図４に示す。
まず、図４より、Ｉｄｓ−Ｖｇｓ曲線については、サンプルＡ、サンプルＢおよびサンプルＤとの間で大きな差異は見られなかった。
図４において、サンプルＡにかかるｇｍ−Ｖｇｓ曲線については上記図３で説明した変曲点は存在せず、Ｖｇｓが増大するにつれてｇｍが単調に減少するのみであり、ｇｍ−Ｖｇｓ曲線において平坦領域は存在しなかった。一方、サンプルＢおよびサンプルＤにかかるｇｍ−Ｖｇｓ曲線については上記図３で説明した変曲点が存在し、ｇｍがほぼ一定となる領域（平坦領域）が存在することがわかった。
このことについては以下のように説明できる。
サンプルＡにおいて、表面電極１１４の面積は小さく２次元電子ガス層１０４より第２の窒化物半導体層１０３を介して表面電極１１４に流れる電流が小さくなる。そのため表面電極１１４へ２次元電子ガス層１０４より流れる電流による相互コンダクタンスがあまりｇｍに寄与せず、変曲点が生じないと考えられる。
一方、サンプルＢ、Ｅにおいては、表面電極１１４へ２次元電子ガス層１０４より流れる電流が大きくなり、その電流による相互コンダクタンスがｇｍに寄与するようになり、変曲点が生じると考えられる。
以上の結果をふまえ、本発明におけるＬｆとＬｓｇとの間隔との関係を表２に示す。なお、Ｌｓｇは、図２に示すように表面電極１１４のゲート側端とゲート電極１１０のソース側端との間隔である。
Figure 0006379358
本発明においては、ＬｆがＬｓｇの０．４倍以上であるように電界効果トランジスタを設計すれば平坦領域を有するｇｍ−Ｖｇｓ曲線を得ることができる。このｇｍの最大値を与えるＶｇｓの近傍の電圧を動作点に選ぶことにより、線形性の優れた高出力動作の高周波電力増幅器を作製することができる。
なお、表面電極１１４とリセス電極１１２は離れていても平坦領域を有するｇｍ−Ｖｇｓ曲線が得られるので、高出力用件および線形領域を鑑みた上で、適宜設計すればよい。
以上の説明から、表面電極１１４とリセス電極１１２にソース電位が与えられ、表面電極１１４のゲート・ソース間方向の幅を表面電極１１４のゲート側端とゲート電極１１０のソース側端との間隔Ｌｓｇの０．４倍以上にすることでｇｍ−Ｖｇｓ特性を平坦化できることがわかる。
このように、本発明によれば、平坦領域を有するｇｍ−Ｖｇｓ曲線が得られるので、ｇｍｍａｘを与えるＶｇｓの近傍の電圧を動作点に選ぶことにより、線形性の優れた高出力動作の半導体装置を作製することができる。
（第２の実施形態）
本実施形態では、第１の実施形態と異なる点を中心に説明する。第１の実施形態に関する半導体装置と同様の構成については説明を省略する。
本発明の第２の実施形態に係る半導体装置の断面図を図５に示す。図５は、半導体装置のソース・ゲート部分を示している。なお、ゲート・ドレイン間は図１と同様であるので省略している。なお、この半導体装置は、ＦＥＴである。
第１の実施形態に係る半導体装置との違いは、ソース電極部１０６において、第１のリセス電極１１２と表面電極１１４のゲート側端との間に第２リセス電極１１６を有している。また、第２リセス電極１１６が形成される第２の窒化物半導体層１０３のリセスの深さ（第２リセス電極１１６の厚さ）は、第２の窒化物半導体層１０３の厚さより薄い。即ち、第２リセス電極１１６の底面位置が、第２の窒化物半導体層１０３の底面位置より上方である。
ここで、表面電極１１４のゲート・ソース間方向の幅をＬｆ１、第２リセス電極１１６のゲート・ソース間方向の幅をＬｆ２とする。Ｌｆ１は図２のＬｆと同じ大きさである。ここで、Ｌｆ２について着目し、ｇｍ−Ｖｇｓ曲線にかかる変曲点について説明する。
図５に示す半導体装置の、Ｌｆ２の領域においては第２の窒化物半導体層１０３が薄くなることにより第２リセス電極１１６と２次元電子ガス層１０４との間の抵抗が小さくなる。そのため、２次元電子ガス層１０４より第２の窒化物半導体層１０３および第２リセス電極１１６を介して表面電極１１４へ流れる電流は、図２に示す半導体装置と比較して増加することになる。その増加した電流による相互コンダクタンスｇｍへの寄与が、図２に示す半導体装置と比較してより大きくなる。このことから図５に示す半導体装置のＬｆ２の領域により、図２に示す半導体装置と比較して、変曲点がよりｇｍのピーク位置に近づくことになる。よって、ｇｍ−Ｖｇｓ曲線の平坦領域がさらに広がるので、ｇｍの最大値を与えるＶｇｓの近傍の電圧を動作点に選ぶことにより、線形性の優れた高出力動作の半導体装置を作製することができる。
なお、第２リセス電極１１６の厚さと幅Ｌｆ２、及び表面電極１１４の幅Ｌｆ１は出力動作条件、使用する線形領域を鑑みた上で、適宜設計すればよい。
（第３の実施形態）
本実施形態では、第１の実施形態と異なる点を中心に説明する。第１の実施形態に関する半導体装置と同様の構成については説明を省略する。
本発明の第３の実施形態に係る半導体装置の断面図を図６に示す。図６は、半導体装置のソース・ゲート部分を示している。なお、ゲート・ドレイン間は図１と同様であるので省略している。なお、この半導体装置は、ＦＥＴである。
表面電極１１４の下方の第２の窒化物半導体層１０３の少なくとも一部は、第２の窒化物半導体層１０３と比べてバンドギャップが大きい第３の窒化物半導体層１１８で形成されていることを特徴とする。
第２の窒化物半導体層１０３及び第３の窒化物半導体層１１８と接する表面電極１１４のゲート・ソース間方向の幅をＬｆ３とし、第３の窒化物半導体層１１８と接する表面電極１１４のゲート・ソース間方向の幅をＬｆ４とする。Ｌｆ３は図２のＬｆと同じ大きさである。
ここで、Ｌｆ４について着目し、変曲点Ａの左右位置について説明する。この構成においてＬｆ４の領域においては、第３の窒化物半導体層１１８のバンドギャップが第２の窒化物半導体層１０３より大きいためΔＥｃが大きくなり、２次元電子ガス層１０４のキャリア濃度が高くなるので、ゲート・ソース間抵抗Ｒｓを低減することができる。つまり、ｇｍ値は（数３）の関係から増加する。以上の説明から、図６に示す半導体装置は、図２に示す半導体装置と比較して、変曲点Ａより右側の領域は増加する。よって、ｇｍ−Ｖｇｓ曲線の平坦領域がさらに広がるので、このｇｍの最大値を与えるＶｇｓの近傍の電圧を動作点に選ぶことにより、線形性の優れた高出力動作の高周波電力増幅器を作製することができる。なお、第３の窒化物半導体層１１８の組成比とＬｆ３とＬｆ４の組み合わせは、出力動作条件、使用する線形領域を鑑みた上で、適宜設計すればよい。
（第４の実施形態）
本実施形態では、実施形態１と異なる点を中心に説明する。第１の実施形態に関する半導体装置と同様の構成については説明を省略する。
本発明の第４の実施形態に係る半導体装置の断面図を図７に示す。図７は、半導体装置のソース・ゲート部分を示している。なお、ゲート・ドレイン間は図１と同様であるので省略している。なお、この半導体装置は、ＦＥＴである。
表面電極１１４下方の第２の窒化物半導体層１０３は、第１の厚みからなる第１の部分１１９と、基板１０１の表面に向かって第１の厚みより大きい第２の厚みからなる第２の部分１２０とを有することを特徴とする。
ここで、表面電極１１４のゲート・ソース間方向の幅をＬｆ５とし、第２の部分１２０のゲート・ソース間方向の幅をＬｆ６とする。Ｌｆ５は図２のＬｆと同じ大きさである。ここで、Ｌｆ６について着目し、変曲点Ａの左右位置について説明する。この構成においてＬｆ６の領域では、Ｌｆ５の領域より第２の窒化物半導体層１０３の膜厚が厚いため、ピエゾ効果による分極が大きくなり、２次元電子ガス層１０４のキャリア濃度が高くなるので、ゲート・ソース間抵抗Ｒｓを低減することができる。つまり、ｇｍ値は（数３）の関係から増加する。以上の説明から、図７に示す半導体装置は、図２に示す半導体装置と比較して、変曲点Ａより右側の領域が増加する。よって、ｇｍ−Ｖｇｓ曲線の平坦領域がさらに広がるので、ｇｍの最大値近傍を動作点に選ぶことにより、線形性の優れた高出力動作の半導体装置を作製することができる。
なお、第２の部分１２０の膜厚とＬｆ５とＬｆ６の組み合わせは、出力動作条件、使用する線形領域を鑑みた上で、適宜設計すればよい。また、第２の部分１２０は、表面電極１１４の下方、かつゲート電極１１０とリセス電極１１２との間であればいずれの場所に形成してもよい。
（第５の実施形態）
本実施形態では、実施形態１と異なる点を中心に説明する。第１の実施形態に関する半導体装置と同様の構成については説明を省略する。
本発明の第５の実施形態に係る半導体装置の上面図及び断面図を図８に示す。図８は、半導体装置のソース・ゲート部分を示している。なお、ゲート・ドレイン間は図１と同様であるので省略している。図８（ａ）および図８（ｃ）は半導体装置の上面図を表し、図８（ｂ）は図８（ａ）におけるＡ−Ａ’線での断面図、図８（ｄ）は図８（ｃ）におけるＢ−Ｂ’線での断面図である。なお、図８（ａ）と図８（ｃ）とは同じ半導体装置の上面を示す。なお、この半導体装置は、ＦＥＴである。
この半導体装置は、ソース電極部１０６のゲート・ソース間方向の幅が異なる複数のトランジスタが並列接続されていることを特徴とする。
Ａ−Ａ'線に示す部位でのトランジスタの表面電極１２２の幅は、Ｂ−Ｂ'線に示す部位でのトランジスタの表面電極１２４の幅より短い。
Ａ−Ａ'線に示す部位でのトランジスタの表面電極１２２の幅をＬｆ７、Ｂ−Ｂ'線に示す部位でのトランジスタの表面電極１２４の幅をＬｆ８とする。Ｌｆ８は図２のＬｆと同じ大きさであり、Ｌｆ８＞Ｌｆ７とする。ここで、ｇｍ−Ｖｇｓ曲線における変曲点の位置について説明する。第１の実施形態のところで説明したように、Ｌｆが大きいほど変曲点がｇｍのピーク位置に近づくので、幅Ｌｆ８の表面電極１２４を有するトランジスタは、幅Ｌｆ７の表面電極１２２を有するトランジスタと比べて変曲点がｇｍのピーク位置に近づくことになる。これらＬｆ７とＬｆ８を有する表面電極が半導体装置の平面方向に混在することで、ｇｍのピーク位置からみて近い変曲点と遠い変曲点とを同じｇｍ−Ｖｇｓ曲線にもたらすことができ、ｇｍ−Ｖｇｓ曲線をさらに平坦化することができる。よって、ｇｍの最大値を与えるＶｇｓの近傍の電圧を動作点に選ぶことにより、線形性の優れた高出力動作の半導体装置を作製することができる。
なお、表面電極１２２の幅Ｌｆ７及び表面電極１２４の幅Ｌｆ８は出力動作条件、使用する線形領域を鑑みた上で、適宜設計すればよい。
なお、以上の実施形態は適宜組み合わせて実施してもよい。また、以上の実施形態における説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。
本発明は、線形性の優れた高出力動作の高周波増幅装置に適用することができ、産業上大変有用なものである。
１０１ 基板
１０２ 第１の窒化物半導体層
１０３ 第２の窒化物半導体層
１０４ ２次元電子ガス層
１０６ ソース電極部
１０７ 開口部
１０８ ドレイン電極
１１０ ゲート電極
１１２ リセス電極
１１４，１２２，１２４ 表面電極
１１６ 第２リセス電極
１１８ 第３の窒化物半導体層
１１９ 第１の部分
１２０ 第２の部分

Claims (12)

  1. 基板と、
    前記基板の上に形成された第１の窒化物半導体層と、前記第１の窒化物半導体層の上に形成され且つ前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層とを有する半導体積層体と、
    前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
    前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有し、
    前記ソース電極部は、
    前記第１の窒化物半導体層に生成される２次元電子ガス層と直接接触するように形成されたリセス電極と、
    前記ゲート電極と前記リセス電極との間の前記第２の窒化物半導体層の上面に直接接触するように形成され、かつ前記２次元電子ガス層との間を前記第２の窒化物半導体層を介して導通するように形成された表面電極とを有し、
    前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
    前記表面電極のゲート・ソース間方向の幅が前記表面電極のゲート側端と前記ゲート電極のソース側端との間隔の０．４倍以上であり、
    前記表面電極下方の第２の窒化物半導体層の少なくとも一部は、前記第２の窒化物半導体層と比べてバンドギャップが大きい第３の窒化物半導体層で形成されていることを特徴とする半導体装置。
  2. 基板と、
    前記基板の上に形成された第１の窒化物半導体層と、前記第１の窒化物半導体層の上に形成され且つ前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層とを有する半導体積層体と、
    前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
    前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有し、
    前記ソース電極部は、
    前記第１の窒化物半導体層に生成される２次元電子ガス層と直接接触するように形成されたリセス電極と、
    前記ゲート電極と前記リセス電極との間の前記第２の窒化物半導体層の上面に直接接触するように形成され、かつ前記２次元電子ガス層との間を前記第２の窒化物半導体層を介して導通するように形成された表面電極とを有し、
    前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
    前記表面電極のゲート・ソース間方向の幅が前記表面電極のゲート側端と前記ゲート電極のソース側端との間隔の０．４倍以上であり、
    前記表面電極下方の前記第２の窒化物半導体層は、第１の厚みからなる第１の部分と、前記第１の厚みより大きい第２の厚みからなる第２の部分を有することを特徴とする半導体装置。
  3. 基板と、
    前記基板の上に形成された第１の窒化物半導体層と、前記第１の窒化物半導体層の上に形成され且つ前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層とを有する半導体積層体と、
    前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
    前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有し、
    前記ソース電極部は、
    前記第１の窒化物半導体層に生成される２次元電子ガス層と直接接触するように形成されたリセス電極と、
    前記ゲート電極と前記リセス電極との間の前記第２の窒化物半導体層の上面に直接接触するように形成され、かつ前記２次元電子ガス層との間を前記第２の窒化物半導体層を介して導通するように形成された表面電極とを有し、
    前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
    前記表面電極のゲート・ソース間方向の幅が前記表面電極のゲート側端と前記ゲート電極のソース側端との間隔の０．４倍以上であり、
    前記表面電極の前記ゲート・ソース間方向の幅が第１の長さの第１のトランジスタと、前記表面電極の前記ゲート・ソース間方向の幅が前記第１の長さよりも長い第２の長さの第２のトランジスタとは、電気的に並列に接続され、かつ前記ゲート・ソース間方向に対して垂直な方向に隣接して配置され、
    前記表面電極の前記ゲート電極側の端部と前記ゲート電極の前記表面電極側の端部との間隔は、前記ゲート・ソース間方向に対して垂直な方向に沿って一定であることを特徴とする半導体装置。
  4. 基板と、
    前記基板の上に形成された第１の窒化物半導体層と、前記第１の窒化物半導体層の上に形成され且つ前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層とを有する半導体積層体と、
    前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
    前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有し、
    前記ソース電極部は、
    前記第１の窒化物半導体層に生成される２次元電子ガス層と直接接触するように形成されたリセス電極と、
    前記ゲート電極と前記リセス電極との間の前記第２の窒化物半導体層の上面に直接接触するように形成され、かつ前記２次元電子ガス層との間を前記第２の窒化物半導体層を介して導通するように形成された表面電極とを有し、
    前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
    前記表面電極のゲート・ソース間方向の幅が前記表面電極のゲート側端と前記ゲート電極のソース側端との間隔の０．４倍以上、かつ１．１倍以下であり、
    前記表面電極下方の前記第２の窒化物半導体層の少なくとも一部は、前記第２の窒化物半導体層と比べてバンドギャップが大きい第３の窒化物半導体層で形成されていることを特徴とする半導体装置。
  5. 基板と、
    前記基板の上に形成された第１の窒化物半導体層と、前記第１の窒化物半導体層の上に形成され且つ前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半
    導体層とを有する半導体積層体と、
    前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
    前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有し、
    前記ソース電極部は、
    前記第１の窒化物半導体層に生成される２次元電子ガス層と直接接触するように形成されたリセス電極と、
    前記ゲート電極と前記リセス電極との間の前記第２の窒化物半導体層の上面に直接接触するように形成され、かつ前記２次元電子ガス層との間を前記第２の窒化物半導体層を介して導通するように形成された表面電極とを有し、
    前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
    前記表面電極のゲート・ソース間方向の幅が前記表面電極のゲート側端と前記ゲート電極のソース側端との間隔の０．４倍以上、かつ１．１倍以下であり、
    前記表面電極下方の前記第２の窒化物半導体層は、第１の厚みからなる第１の部分と、前記第１の厚みより大きい第２の厚みからなる第２の部分を有することを特徴とする半導体装置。
  6. 基板と、
    前記基板の上に形成された第１の窒化物半導体層と、前記第１の窒化物半導体層の上に形成され且つ前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層とを有する半導体積層体と、
    前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
    前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有し、
    前記ソース電極部は、
    前記第１の窒化物半導体層に生成される２次元電子ガス層と直接接触するように形成されたリセス電極と、
    前記ゲート電極と前記リセス電極との間の前記第２の窒化物半導体層の上面に直接接触するように形成され、かつ前記２次元電子ガス層との間を前記第２の窒化物半導体層を介して導通するように形成された表面電極とを有し、
    前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
    前記表面電極のゲート・ソース間方向の幅が前記表面電極のゲート側端と前記ゲート電極のソース側端との間隔の０．４倍以上、かつ１．１倍以下であり、
    前記表面電極の前記ゲート・ソース間方向の幅が第１の長さの第１のトランジスタと、前記表面電極の前記ゲート・ソース間方向の幅が前記第１の長さよりも長い第２の長さの第２のトランジスタとは、電気的に並列に接続され、かつ前記ゲート・ソース間方向に対して垂直な方向に隣接して配置され、
    前記表面電極の前記ゲート電極側の端部と前記ゲート電極の前記表面電極側の端部との間隔は、前記ゲート・ソース間方向に対して垂直な方向に沿って一定であることを特徴とする半導体装置。
  7. 基板と、
    前記基板の上に形成された第１の窒化物半導体層と、前記第１の窒化物半導体層の上に形成され且つ前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層とを有する半導体積層体と、
    前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
    前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有する半導体装置であって、
    前記ソース電極部は、
    前記第１の窒化物半導体層に生成される２次元電子ガス層と直接接触するように形成されたリセス電極と、
    前記ゲート電極と前記リセス電極との間の前記第２の窒化物半導体層の上面に直
    接接触するように形成され、かつ前記２次元電子ガス層との間を前記第２の窒化物半導体層を介して導通するように形成された表面電極とを有し、
    前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
    前記半導体装置のゲート・ソース間に印加する電圧の変化量に対するドレイン・ソース間に流れる電流の変化量の比である相互コンダクタンスをｇｍ、ゲート・ソース間に印加する電圧をＶｇｓとしたとき、Ｖｇｓに対するｇｍ特性のグラフにおいて、Ｖｇｓの増加に伴いｇｍの最大値からｇｍの値が低下していく区間にｇｍの変化率が小さい平坦領域に変化する変曲点を有し、
    前記変曲点におけるＶｇｓの値は、前記表面電極のゲート・ソース間方向の幅の値に依存して変化し、
    前記表面電極下方の前記第２の窒化物半導体層の少なくとも一部は、前記第２の窒化物半導体層と比べてバンドギャップが大きい第３の窒化物半導体層で形成されていることを特徴とする半導体装置。
  8. 基板と、
    前記基板の上に形成された第１の窒化物半導体層と、前記第１の窒化物半導体層の上に形成され且つ前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層とを有する半導体積層体と、
    前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
    前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有する半導体装置であって、
    前記ソース電極部は、
    前記第１の窒化物半導体層に生成される２次元電子ガス層と直接接触するように形成されたリセス電極と、
    前記ゲート電極と前記リセス電極との間の前記第２の窒化物半導体層の上面に直
    接接触するように形成され、かつ前記２次元電子ガス層との間を前記第２の窒化物半導体層を介して導通するように形成された表面電極とを有し、
    前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
    前記半導体装置のゲート・ソース間に印加する電圧の変化量に対するドレイン・ソース間に流れる電流の変化量の比である相互コンダクタンスをｇｍ、ゲート・ソース間に印加する電圧をＶｇｓとしたとき、Ｖｇｓに対するｇｍ特性のグラフにおいて、Ｖｇｓの増加に伴いｇｍの最大値からｇｍの値が低下していく区間にｇｍの変化率が小さい平坦領域に変化する変曲点を有し、
    前記変曲点におけるＶｇｓの値は、前記表面電極のゲート・ソース間方向の幅の値に依存して変化し、
    前記表面電極下方の前記第２の窒化物半導体層は、第１の厚みからなる第１の部分と、前記第１の厚みより大きい第２の厚みからなる第２の部分を有することを特徴とする半導体装置。
  9. 基板と、
    前記基板の上に形成された第１の窒化物半導体層と、前記第１の窒化物半導体層の上に形成され且つ前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層とを有する半導体積層体と、
    前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
    前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有し、
    前記ソース電極部は、
    前記第１の窒化物半導体層に生成される２次元電子ガス層と直接接触するように形成されたリセス電極と、
    前記ゲート電極と前記リセス電極との間の前記第２の窒化物半導体層の上面に直接接触するように形成され、かつ前記２次元電子ガス層との間を前記第２の窒化物半導体層を介して導通するように形成された表面電極とを有し、
    前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
    前記表面電極のゲート・ソース間方向の幅が前記表面電極のゲート側端と前記ゲート電極のソース側端との間隔の０．４倍以上であり、
    前記表面電極の前記ゲート・ソース間方向の幅が第１の長さの第１のトランジスタと、前記表面電極の前記ゲート・ソース間方向の幅が前記第１の長さよりも長い第２の長さの第２のトランジスタとは、電気的に並列に接続され、かつ前記ゲート・ソース間方向に対して垂直な方向に隣接して配置され、
    前記第１のトランジスタの前記リセス電極の前記ゲート・ソース間方向の幅を第３の長さとし、前記第２のトランジスタの前記リセス電極の前記ゲート・ソース間方向の幅を第４の長さとしたとき、前記第１の長さと前記第３の長さとの和と、前記第２の長さと前記第４の長さとの和は等しく、かつ前記ゲート・ソース間方向に対して垂直な方向に沿って一定であることを特徴とする半導体装置。
  10. 基板と、
    前記基板の上に形成された第１の窒化物半導体層と、前記第１の窒化物半導体層の上に形成され且つ前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層とを有する半導体積層体と、
    前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
    前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有し、
    前記ソース電極部は、
    前記第１の窒化物半導体層に生成される２次元電子ガス層と直接接触するように形成されたリセス電極と、
    前記ゲート電極と前記リセス電極との間の前記第２の窒化物半導体層の上面に直接接触するように形成され、かつ前記２次元電子ガス層との間を前記第２の窒化物半導体層を介して導通するように形成された表面電極とを有し、
    前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
    前記表面電極のゲート・ソース間方向の幅が前記表面電極のゲート側端と前記ゲート電極のソース側端との間隔の０．４倍以上、かつ１．１倍以下であり、
    前記表面電極の前記ゲート・ソース間方向の幅が第１の長さの第１のトランジスタと、前記表面電極の前記ゲート・ソース間方向の幅が前記第１の長さよりも長い第２の長さの第２のトランジスタとは、電気的に並列に接続され、かつ前記ゲート・ソース間方向に対して垂直な方向に隣接して配置され、
    前記第１のトランジスタの前記リセス電極の前記ゲート・ソース間方向の幅を第３の長さとし、前記第２のトランジスタの前記リセス電極の前記ゲート・ソース間方向の幅を第４の長さとしたとき、前記第１の長さと前記第３の長さとの和と、前記第２の長さと前記第４の長さとの和は等しく、かつ前記ゲート・ソース間方向に対して垂直な方向に沿って一定であることを特徴とする半導体装置。
  11. 前記リセス電極と前記表面電極との間に形成された他のリセス電極を有し、前記他のリセス電極の底面位置が、前記第２の窒化物半導体層の底面位置より上方であることを特徴とする請求項３、６、９、１０のいずれか１項に記載の半導体装置。
  12. 前記第１のトランジスタと、前記第２のトランジスタとは、前記ゲート・ソース間方向に対して垂直な方向に交互に配置されたことを特徴とする請求項３、６、９、１０のいずれか１項に記載の半導体装置。
JP2015528123A 2013-07-25 2014-06-17 半導体装置 Active JP6379358B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013154250 2013-07-25
JP2013154250 2013-07-25
PCT/JP2014/003232 WO2015011870A1 (ja) 2013-07-25 2014-06-17 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2015011870A1 JPWO2015011870A1 (ja) 2017-03-02
JP6379358B2 true JP6379358B2 (ja) 2018-08-29

Family

ID=52392938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015528123A Active JP6379358B2 (ja) 2013-07-25 2014-06-17 半導体装置

Country Status (3)

Country Link
US (1) US9425302B2 (ja)
JP (1) JP6379358B2 (ja)
WO (1) WO2015011870A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
US10978583B2 (en) * 2017-06-21 2021-04-13 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity
US10615273B2 (en) * 2017-06-21 2020-04-07 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity
CN112397582B (zh) * 2019-08-14 2024-05-14 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
TW202443918A (zh) 2023-03-30 2024-11-01 日商新唐科技日本股份有限公司 半導體裝置及半導體裝置的製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03120902A (ja) * 1989-10-03 1991-05-23 Matsushita Electric Ind Co Ltd 半導体装置及びミキサ回路
JPH0992818A (ja) * 1995-09-28 1997-04-04 Toshiba Corp 電界効果トランジスタ
JPH09115926A (ja) * 1995-10-20 1997-05-02 Matsushita Electron Corp 電界効果トランジスタ
JP2757848B2 (ja) 1996-01-23 1998-05-25 日本電気株式会社 電界効果型半導体装置
US7462891B2 (en) * 2005-09-27 2008-12-09 Coldwatt, Inc. Semiconductor device having an interconnect with sloped walls and method of forming the same
JP5182835B2 (ja) * 2005-11-14 2013-04-17 独立行政法人産業技術総合研究所 リサーフ構造を用いた窒化物半導体ヘテロ接合トランジスタ
JP2007305954A (ja) * 2006-03-27 2007-11-22 Nichia Chem Ind Ltd 電界効果トランジスタ及びその装置
EP2040299A1 (en) 2007-09-12 2009-03-25 Forschungsverbund Berlin e.V. Electrical devices having improved transfer characteristics and method for tailoring the transfer characteristics of such an electrical device
JP5487749B2 (ja) * 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
JP5590874B2 (ja) * 2009-12-18 2014-09-17 パナソニック株式会社 窒化物半導体素子
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
GB2482308A (en) * 2010-07-28 2012-02-01 Univ Sheffield Super junction silicon devices
JP5596495B2 (ja) * 2010-10-29 2014-09-24 パナソニック株式会社 半導体装置
US8772842B2 (en) * 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US9087718B2 (en) * 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices

Also Published As

Publication number Publication date
US9425302B2 (en) 2016-08-23
JPWO2015011870A1 (ja) 2017-03-02
US20160133739A1 (en) 2016-05-12
WO2015011870A1 (ja) 2015-01-29

Similar Documents

Publication Publication Date Title
US11233142B2 (en) Intrinsically tunable and ultra-linear multi-fin MIS-HEMT devices
JP6379358B2 (ja) 半導体装置
Kamath et al. Double-channel AlGaN/GaN high electron mobility transistor with back barriers
US9711616B2 (en) Dual-channel field effect transistor device having increased amplifier linearity
US8338871B2 (en) Field effect transistor with electric field and space-charge control contact
US11749726B2 (en) Field effect transistor with source-connected field plate
JP2015170821A (ja) 窒化物半導体装置、電界効果トランジスタおよびカスコード接続回路
US20150179782A1 (en) Field effect transistor
WO2008069074A1 (ja) 半導体装置及び半導体装置の製造方法
JP2014003222A (ja) 電界効果トランジスタ
Sharma et al. Design and investigation of recessed-T-gate double channel HEMT with InGaN back barrier for enhanced performance
CN105409007A (zh) 具有降低的输出电容的氮化镓器件及其制法
JP2002118122A (ja) ショットキゲート電界効果トランジスタ
KR20230088915A (ko) 적어도 부분적으로 함몰된 필드 플레이트를 갖는 전계 효과 트랜지스터
Sinha et al. Study of high Al fraction in AlGaN barrier HEMT and GaN and InGaN channel HEMT with In 0.17 Al 0.83 N barrier
Mukherjee et al. Enhancement in analog/RF and power performance of underlapped dual-gate GaN-based MOSHEMTs with quaternary InAlGaN barrier of varying widths
JP2006286952A (ja) 半導体装置およびその製造方法
US20160087090A1 (en) Rf power transistor
CN107787524B (zh) 具有有凹口的台面的场效应晶体管结构
Rao et al. Performance analysis of normally-on dual gate AlGaN/GaN HEMT
Poornachandran et al. Noise analysis of double gate composite InAs based HEMTs for high frequency applications
Soma Enhancing AlGaN/GaN HEMT Performance through Gate-All-Around AlN Passivation: A Comparative Study with a Planar MIS-HEMT
ElKashlan et al. Large-signal characterisation and analysis of AlN/GaN MISHEMTs on Si with a PAE> 62% at 28 GHz
US20160079403A1 (en) Field effect transistor
Dominijanni et al. Dual step EBL Gate fabrication technology for GaN-HEMT wideband applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180702

R151 Written notification of patent or utility model registration

Ref document number: 6379358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

SZ03 Written request for cancellation of trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z03

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250