JP6370126B2 - Voltage regulator - Google Patents
Voltage regulator Download PDFInfo
- Publication number
- JP6370126B2 JP6370126B2 JP2014127939A JP2014127939A JP6370126B2 JP 6370126 B2 JP6370126 B2 JP 6370126B2 JP 2014127939 A JP2014127939 A JP 2014127939A JP 2014127939 A JP2014127939 A JP 2014127939A JP 6370126 B2 JP6370126 B2 JP 6370126B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- detection circuit
- circuit
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
本発明は、出力電圧を一定にする電圧レギュレータに係り、特に、動作特性の向上等を図ったものに関する。 The present invention relates to a voltage regulator that keeps an output voltage constant, and more particularly to a voltage regulator that improves operational characteristics.
この種の回路としては、例えば、低飽和出力のリニアレギュレータ回路等が種々提案されている（例えば、特許文献１等参照）。
図９には、特許文献１に開示されているリニアレギュレータ回路が示されており、以下、同図を参照しつつ、この従来回路について説明する。
このリニアレギュレータ回路は、誤差増幅器１１Ａ、とバッファ回路１２Ａと、出力トランジスタＴｒ１とを主たる構成要素として構成されたものとなっている。
For example, various low-saturation output linear regulator circuits have been proposed as this type of circuit (see, for example, Patent Document 1).
FIG. 9 shows a linear regulator circuit disclosed in
This linear regulator circuit is configured with an
すなわち、リニアレギュレータ回路は、出力トランジスタＴｒ１のドレインとグランドとの間に直列接続された抵抗器Ｒ１ａ，Ｒ２ａの相互の接続点に得られる出力電圧Ｖｏに対応したフィードバック電圧と基準電圧ｅ１とを比較する誤差増幅器１１Ａの出力信号が、バッファ回路１２Ａを介して出力トランジスタＴｒ１のゲートに印加され、出力トランジスタＴｒ１が出力電圧Ｖｏに応じて動作制御されるよう構成されたものとなっている。
That is, the linear regulator circuit compares the reference voltage e1 with the feedback voltage corresponding to the output voltage Vo obtained at the connection point between the resistors R1a and R2a connected in series between the drain of the output transistor Tr1 and the ground. The output signal of the
かかる従来回路においては、出力電圧Ｖｏが低下して、フィードバック電圧が低下すると、誤差増幅器１１Ａの動作により出力トランジスタＴｒ１のゲート電圧が低下して、出力トランジスタＴｒ１のオン抵抗が減少し、出力電圧Ｖｏが引き上げられる。
また、出力電圧Ｖｏが上昇すると、誤差増幅器１１Ａの動作により、出力トランジスタＴｒ１のゲート電圧が上昇して、出力トランジスタＴｒ１のオン抵抗が増大し、出力電圧Ｖｏが引き下げられる。
In such a conventional circuit, when the output voltage Vo decreases and the feedback voltage decreases, the gate voltage of the output transistor Tr1 decreases due to the operation of the
When the output voltage Vo increases, the operation of the
基準電圧ｅ１は、出力トランジスタＴｒ１がオン抵抗の小さい領域で動作するよう設定されるものとなっている。
また、出力端子Ｔｏとグランドとの間に設けられている容量Ｃ１は、出力端子Ｔｏに接続される負荷による出力電圧Ｖｏの変動を抑圧するよう作用するものとなっている。
The reference voltage e1 is set so that the output transistor Tr1 operates in a region with a small on-resistance.
Further, the capacitor C1 provided between the output terminal To and the ground acts to suppress the fluctuation of the output voltage Vo due to the load connected to the output terminal To.
このように従来回路においては、出力電圧Ｖｏの変動が誤差増幅器１１Ａ及び容量Ｃ１により抑圧され、入力電圧Ｖｉからの電圧降下の小さな出力電圧Ｖｏが出力されるという動作特性を有する。
さらに、出力電圧Ｖｏの低周波数の変動は、誤差増幅器１１Ａの変動により抑圧され、高周波数の変動は容量Ｃ１により抑制されるものとなっている。
As described above, the conventional circuit has an operation characteristic that the fluctuation of the output voltage Vo is suppressed by the
Further, the low frequency fluctuation of the output voltage Vo is suppressed by the fluctuation of the
図１０には、特許文献１に開示された、上述の誤差増幅器１１Ａ及びバッファ回路１２Ａの具体的な回路構成例が示されており、以下、同図について説明する。
基準電圧ｅ１と抵抗器Ｒ１ａ，Ｒ２ａの相互の接続点に得られるフィードバック電圧は、差動増幅回路を構成する入力トランジスタＴｒ２，Ｔｒ３に入力される。
そして、トランジスタＴｒ２のドレイン電流に基づいてトランジスタＴｒ４，Ｔｒ５がカレントミラー動作をなすと共に、トランジスタＴｒ５のドレイン電流に基づいてトランジスタＴｒ６，Ｔｒ７がカレントミラー動作をなすようになっている。
FIG. 10 shows a specific circuit configuration example of the above-described
The feedback voltage obtained at the connection point between the reference voltage e1 and the resistors R1a and R2a is input to the input transistors Tr2 and Tr3 constituting the differential amplifier circuit.
The transistors Tr4 and Tr5 perform a current mirror operation based on the drain current of the transistor Tr2, and the transistors Tr6 and Tr7 perform a current mirror operation based on the drain current of the transistor Tr5.
また、トランジスタＴｒ３のドレイン電流に基づいてトランジスタＴｒ８，Ｔｒ９がカレントミラー動作をなすようになっている。
そして、トランジスタＴｒ７，Ｔｒ９のドレインがバッファ回路１２ＡのトランジスタＴｒ１０のゲートに接続されている。
トランジスタＴｒ１０には、ＰチャンネルＭＯＳトランジスタが用いられており、そのソースには定電流Ｉ３ａが供給され、ドレインはグランドに接続されている。
Further, the transistors Tr8 and Tr9 perform a current mirror operation based on the drain current of the transistor Tr3.
The drains of the transistors Tr7 and Tr9 are connected to the gate of the transistor Tr10 in the
A P-channel MOS transistor is used as the transistor Tr10, a constant current I3a is supplied to the source, and the drain is connected to the ground.
そして、トランジスタＴｒ１０のソースが出力トランジスタＴｒ１のゲートに接続されている。
また、出力端子ＴｏとトランジスタＴｒ４，Ｔｒ５のゲートとの間には、容量Ｃ４ａが接続されており、出力電圧Ｖｏの高周波の変動に対する誤差増幅器１１Ａの応答性が向上されるようになっている。
The source of the transistor Tr10 is connected to the gate of the output transistor Tr1.
Further, a capacitor C4a is connected between the output terminal To and the gates of the transistors Tr4 and Tr5, so that the responsiveness of the
しかして、上述の従来回路においては、誤差増幅器１１Ａの出力端子と入力電圧Ｖｉが供給されるノードとの間に直列接続された容量Ｃ３ａ及び抵抗器Ｒ３ａにより、入力電圧Ｖｉの変動の高周波成分を、誤差増幅器１１Ａとバッファ回路１２Ａで構成されるフィードバックループに加えることで、入力電圧Ｖｉの変動に対する出力電圧Ｖｏの変動の比、すなわち、入力リップル除去比が高められるものとなっている。
Therefore, in the above-described conventional circuit, the high frequency component of the fluctuation of the input voltage Vi is generated by the capacitor C3a and the resistor R3a connected in series between the output terminal of the
しかしながら、図１０に示された回路における容量Ｃ４ａにより、リニアレギュレータ回路の動作を安定化させるため、上述のフィードバックループの位相補償を行っているが、先の容量Ｃ３ａ及び抵抗器Ｒ３ａがフィードバックループに入るため、新たなポール周波数とゼロ周波数が発生し、容量Ｃ４ａと容量Ｃ３ａと抵抗器Ｒ３ａの組み合わせで位相補償を行わなくてはならず、位相補償が複雑化してしまうという問題がある。 However, in order to stabilize the operation of the linear regulator circuit by the capacitor C4a in the circuit shown in FIG. 10, the above-described feedback loop phase compensation is performed. However, the capacitor C3a and the resistor R3a are replaced with the feedback loop. Therefore, a new pole frequency and zero frequency are generated, and phase compensation must be performed by a combination of the capacitor C4a, the capacitor C3a, and the resistor R3a, and there is a problem that the phase compensation becomes complicated.
本発明は、上記実状に鑑みてなされたもので、回路安定化のための位相補償を複雑化することなく高いリップル除去比を確保可能な電圧レギュレータを提供するものである。 The present invention has been made in view of the above circumstances, and provides a voltage regulator capable of ensuring a high ripple rejection ratio without complicating phase compensation for circuit stabilization.
上記本発明の目的を達成するため、本発明に係る電圧レギュレータは、
外部からの電圧が印加される入力ノードと、安定化された電圧が出力される出力ノードとの間に、入出力電位差の最小値が最小飽和電圧となるメイントランジスタが設けられると共に、前記入力ノードに接続されバイアス電流を出力するバイアス回路と、出力電圧の変動を検出する電圧検出回路が設けられ、前記電圧検出回路の出力段は、前記電圧検出回路の出力に応じて定電流を発生する電圧制御電流源に接続され、前記電圧制御電流源の出力段は、電流減算回路の入力段に接続され、前記電流減算回路の出力段は、前記メイントランジスタの動作を制御するトランジスタ駆動回路に接続され、
前記電流減算回路は、前記バイアス回路から供給される前記バイアス電流と前記電圧制御電流源の出力電流の差分に応じた電流を出力可能に構成され、
前記トランジスタ駆動回路は、前記電流減算回路の出力電流を前記メイントランジスタの制御電圧に変換して前記メイントランジスタの動作を制御するよう構成され、前記トランジスタ駆動回路による前記メイントランジスタの動作制御により一定の出力電圧を出力可能としてなるものである。
In order to achieve the above object of the present invention, a voltage regulator according to the present invention comprises:
Between the input node to which an external voltage is applied and the output node from which the stabilized voltage is output, a main transistor having a minimum value of input / output potential difference as a minimum saturation voltage is provided, and the input node a bias circuit for outputting a connected bias current, the voltage detection circuit is provided for detecting the variation of the output voltage, the output stage of the voltage detection circuit, a voltage for generating a constant current in accordance with the output of said voltage detecting circuit Connected to a control current source, an output stage of the voltage controlled current source is connected to an input stage of a current subtraction circuit, and an output stage of the current subtraction circuit is connected to a transistor drive circuit that controls the operation of the main transistor. ,
The current subtraction circuit is configured to be capable of outputting a current corresponding to a difference between the bias current supplied from the bias circuit and an output current of the voltage controlled current source,
The transistor driving circuit is configured to control an operation of the main transistor by converting an output current of the current subtracting circuit into a control voltage of the main transistor, and is controlled by the operation control of the main transistor by the transistor driving circuit. The output voltage can be output.
本発明によれば、出力電圧を安定化させるフィードバック回路に相当する電圧検出回路や電流減算回路において、電圧検出回路を出力ノードに接続する一方、電流減算回路のバイアス電流を、入力段に接続された定電流源から供給されるようにすることで、入力電圧の変動を受けにくく、そのため、入力リップル除去比が従来に比してより向上される。
また、フィードバック回路において、出力電圧の変動を電流変化の信号に変換し、その電流変化の信号をトランジスタ駆動回路において電圧信号に変換しているので、電圧検出回路からトランジスタ駆動回路へ至る経路において発生するポール周波数を高くすることができ、それ故、位相補償の複雑化を回避することができる。
また、バイアス回路がスタータの機能を果たすため、回路の確実な起動が可能となる。
さらに、電流減算回路にカレントミラー回路を用いることにより、回路に発生するポール周波数を高くすることができ、また、カレントミラー回路の構成によってフィードバックループの利得調整が可能となる。
またさらに、トランジスタ駆動回路を、抵抗成分を有する電流・電圧変換回路を用いた構成とすることにより、出力トランジスタの制御電圧を入力電圧の変動に関わらず一定に保持することができるので、入力電圧変動に対して一定の負荷電流を供給することができ、出力電圧の変動を抑圧して入力リップル除去比を高くすることが可能となる。
また、電圧検出回路において、差動増幅器を用い、その入力端子の一方に基準電圧を、他方に出力電圧に対応した電圧を、それぞれ印加する構成とすることで、基準電圧と差動増幅器とで出力電圧の検出を行うことから出力電圧の精度を確保することが可能となる。
さらに、電圧検出回路及び電圧制御電流源に、バンドギャップ回路を適用することで、先に述べたように出力電圧の変動を抑圧して高い入力リップル除去比を得ることができるという基本的な効果に加えて、温度変動に殆ど依存することがない安定した出力電圧を得ることができる電圧レギュレータを提供することが可能となる。
According to the present invention, in the voltage detection circuit and the current subtraction circuit corresponding to the feedback circuit that stabilizes the output voltage, the voltage detection circuit is connected to the output node, while the bias current of the current subtraction circuit is connected to the input stage. By being supplied from the constant current source, the input voltage is less susceptible to fluctuations, so that the input ripple rejection ratio is further improved as compared with the conventional case.
Also, in the feedback circuit, the output voltage fluctuation is converted into a current change signal, and the current change signal is converted into a voltage signal in the transistor drive circuit, so it occurs in the path from the voltage detection circuit to the transistor drive circuit. Thus, the pole frequency to be increased can be increased, and therefore the complication of phase compensation can be avoided.
In addition, since the bias circuit serves as a starter, the circuit can be reliably started.
Furthermore, by using a current mirror circuit for the current subtraction circuit, the pole frequency generated in the circuit can be increased, and the gain of the feedback loop can be adjusted by the configuration of the current mirror circuit.
Furthermore, by using a current / voltage conversion circuit having a resistance component in the transistor drive circuit, the control voltage of the output transistor can be held constant regardless of the fluctuation of the input voltage. A constant load current can be supplied with respect to the fluctuation, and the fluctuation of the output voltage can be suppressed and the input ripple rejection ratio can be increased.
In the voltage detection circuit, a differential amplifier is used, and a reference voltage is applied to one of its input terminals, and a voltage corresponding to the output voltage is applied to the other. Since the output voltage is detected, it is possible to ensure the accuracy of the output voltage.
Furthermore, by applying a band gap circuit to the voltage detection circuit and the voltage controlled current source, as described above, it is possible to obtain a high input ripple rejection ratio by suppressing fluctuations in the output voltage. In addition, it is possible to provide a voltage regulator that can obtain a stable output voltage that hardly depends on temperature fluctuations.
以下、本発明の実施の形態について、図１乃至図８を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施例における電圧レギュレータの基本回路構成例について、図１を参照しつつ説明する。
本発明の実施の形態における電圧レギュレータは、電圧検出回路１０１と、電圧制御電流源１０２と、電流減算回路１０３と、バイアス回路１０４と、トランジスタ駆動回路１０５と、出力トランジスタ（図１においては「Ｍｐ１」と表記）１とを主たる構成要素として構成されたものとなっている。
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 8.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, a basic circuit configuration example of a voltage regulator in an embodiment of the present invention will be described with reference to FIG.
The voltage regulator according to the embodiment of the present invention includes a
電圧検出回路１０１は、出力ノードとしての出力端子４６における出力電圧ＶOUTの基準電圧に対する変動を検出し、その検出結果に応じた電圧を電圧制御電流源１０２へ出力するようになっているものである。
電圧制御電流源１０２は、電圧検出回路１０１の出力電圧に応じた電流を出力するよう構成されてなるもので、その出力段は電流減算回路１０３の入力段に接続されたものとなっている（詳細は後述）。
電流減算回路１０３は、バイアス回路１０４から供給される電流と電圧制御電流源１０２の出力電流との減算結果に比例した電流をトランジスタ駆動回路１０５へ供給するよう構成されてなるものである。
バイアス回路１０４は、入力電圧ＶINが印加される入力ノードとしての入力端子４５と電流減算回路１０３との間に接続されて、後述するように所定のバイアス電流を電流減算回路１０３へ供給するよう構成されたものである。
The
The voltage control
The
The
トランジスタ駆動回路１０５は、上述したように電流減算回路１０３から供給された電流を電圧に変換して、メイントランジスタとしての出力トランジスタ１のゲートへ印加するよう構成されてなるものである。
本発明の実施の形態において、出力トランジスタ１には、Ｐ型ＭＯＳトランジスタが用いられており、そのソースには、入力端子４５を介して入力電圧ＶINが印加されるようになっている一方、ドレインとグランドとの間には、出力コンデンサ（図１においては「ＣOUT」と表記）４１が直列接続されて設けられている。
As described above, the
In the embodiment of the present invention, a P-type MOS transistor is used as the
次に、かかる構成における基本的動作について説明する。
入力電圧ＶINが印加されると、バイアス回路１０４からバイアス電流Ｉbias1が電流減算回路１０３へ供給開始される。このとき、出力電圧ＶOUTの電圧上昇が生じておらず、電圧制御電流源１０２には電流は流れていないとする。
電流減算回路１０３からバイアス電流Ｉbias1に比例した電流Ｉbias2が出力されてトランジスタ駆動回路１０５へ入力されて、出力トランジスタ１のゲートには、電流Ｉbias2に応じた電圧が印加される。
Next, a basic operation in such a configuration will be described.
When the input voltage VIN is applied, supply of the bias current Ibias1 from the
A current Ibias2 proportional to the bias current Ibias1 is output from the
ゲート電圧の印加により、出力トランジスタ１が導通して出力電圧ＶOUTが上昇する。そして、入力電圧ＶINをさらに上昇させてゆき、それによって出力電圧ＶOUTが電圧検出回路１０１の基準電圧より高くなると、電圧検出回路１０１からは所定の電圧が出力され、それに応じて、電圧制御電流源１０２から電流ＩFBが出力されることとなる。
電圧制御電流源１０２にフィードバック電流ＩFBが流れると、電流減算回路１０３の出力電流は、下記する式１で表されるように、起動時の出力電流Ｉbias2より少なくなる。
By applying the gate voltage, the
When the feedback current IFB flows through the voltage controlled
Ｉbias2＝Ａ２×（Ｉbias1−ＩFB）・・・式１
Ibias2 = A2 × (Ibias1-IFB)
ここで、Ａ２は、電流減算回路１０３の電流増幅率であり、Ｉbias1は、バイアス回路１０４から供給されるバイアス電流である。
この式１で表されるバイアス電流Ｉbias2により、トランジスタ駆動回路１０５は、出力トランジスタ１のゲート・ソース間電圧を低下させて出力トランジスタ１を飽和領域で動作せしめる電圧を、出力トランジスタ１へ出力することとなり、そのため、出力トランジスタ１に流れる電流は、一定電流に制限されることとなる。
かかる出力トランジスタ１の動作により、出力電圧ＶOUTは、電圧検出回路１０１において設定されている電圧で安定することとなる。
なお、出力トランジスタ１は、入力端子４５と出力端子４６の間の電位差（入出力電位差）の最小値が、最小飽和電圧となるものを用いると好適である。
Here, A2 is a current amplification factor of the
With the bias current Ibias2 expressed by
Due to the operation of the
It is preferable that the
出力端子４６に流れる電流により、出力電圧ＶOUTが、ΔＶOUT変動した際の制御動作は、まず、電圧検出回路１０１により変動電圧ΔＶOUTが検出されて、Ａ１倍増幅されて電圧制御電流源１０２へ出力される。
この場合の電圧検出回路１０１の出力電圧Ｖ１は、下記する式２により表される。
In the control operation when the output voltage VOUT fluctuates by ΔVOUT due to the current flowing through the
In this case, the output voltage V1 of the
Ｖ１＝Ａ１×ΔＶOUT・・・式２
V1 = A1 ×
そして、電圧制御電流源１０２のコンダクタンスをＧ１とすると、フィードバック電流ＩFBの変化分ΔＩFBは、下記する式３で表される。
When the conductance of the voltage control
ΔＩFB＝Ｇ１×Ｖ１＝Ｇ１×Ａ１×ΔＶOUT・・・式３
ΔIFB = G1 × V1 = G1 × A1 ×
また、電流減算回路１０３の出力のバイアス電流Ｉbias2の変化分ΔＩbias2は、式１に基づいて、下記する式４により表される。
A change ΔIbias2 of the bias current Ibias2 output from the
ΔＩbias2＝Ａ２×（−ΔＩFB）＝−Ｇ１×Ａ１×Ａ２×ΔＶOUT・・・式４
ΔIbias2 = A2 × (−ΔIFB) = − G1 × A1 × A2 ×
トランジスタ駆動回路１０５のコンダクタンスをＧ２とすると、電流ΔＩbias2が流れることによってトランジスタ駆動回路１０５から出力される電圧ΔＶGは、下記する式５で表される。
When the conductance of the
ΔＶG＝ΔＩbias2／Ｇ２＝−（Ｇ１／Ｇ２）×Ａ１×Ａ２×ΔＶOUT・・・式５ ΔVG = ΔIbias2 / G2 = − (G1 / G2) × A1 × A2 × ΔVOUT Equation 5
そして、出力トランジスタ１のコンダクタンスをｇｍ１とすると、出力トランジスタ１のドレイン電流の変化分、すなわち、出力電流の変化分ΔＩOUTは、下記する式６により表される。
When the conductance of the
ΔＩOUT＝ｇｍ１×ΔＶG＝−ｇｍ１×（Ｇ１／Ｇ２）×Ａ１×Ａ２×ΔＶOUT・・・式６
ΔIOUT = gm1 × ΔVG = −gm1 × (G1 / G2) × A1 × A2 ×
したがって、この式６は、出力電圧ＶOUTがΔＶOUT変化した際の出力トランジスタ１から出力される出力電流の変化分を表すものである。
一般的に、出力端子４６に負荷ＲL（図示せず）が接続されると、出力電圧ＶOUTと出力電流ＩOUTの関係は、下記する式７で表されるものとなる。
Therefore,
In general, when a load RL (not shown) is connected to the
ＶOUT＝ＩOUT×ＲL・・・式７
VOUT = IOUT × RL ...
ここで、ＲLは負荷の抵抗値である。
負荷ＲLが小さくなった際に、出力電圧ＶOUTを一定にしようとすると、式７から出力電流ＩOUTを増やす必要があることが解る。負荷ＲLが小さくなった瞬間においては、負荷ＲLが小さくなる直前の出力電流ＩOUTが流れ続けているので、出力電圧ＶOUTがΔＶOUT低下することとなる。つまり、ΔＶOUTが負となって、電圧検出回路１０１からのフィードバックにより、出力トランジスタ１の出力電流ＩOUTが制御されて、式６に示されたようにΔＩOUTの電流が増える。
Here, RL is the resistance value of the load.
When the output voltage VOUT is made constant when the load RL becomes small, it can be seen from
一方、負荷ＲLが大きくなった場合には、出力電圧ＶOUTを一定にしようとすると、出力電流は減らす必要がある。負荷ＲLが大きくなった瞬間においては、出力電圧ＶOUTは高くなる。つまり、ΔＶOUTが正となるので、電圧検出回路１０１からのフィードバックにより、出力トランジスタ１の出力電流ＩOUTは、式６に示されたΔＩOUTの電流減少となる。
このようにして、本発明の実施の形態における電圧レギュレータは一定電圧を出力する動作を実現するものとなっている。
On the other hand, when the load RL increases, the output current needs to be reduced in order to keep the output voltage VOUT constant. At the moment when the load RL becomes large, the output voltage VOUT becomes high. That is, since ΔVOUT becomes positive, the output current IOUT of the
Thus, the voltage regulator in the embodiment of the present invention realizes an operation of outputting a constant voltage.
次に、図１に示された基本回路構成例をより具体化した第１の具体回路構成例について図２を参照しつつ説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第１の具体回路構成例は、特に、電流減算回路１０３と、トランジスタ駆動回路１０５の具体回路例を示したものである。
電流減算回路１０３は、減算用第１及び第２のＭＯＳトランジスタ（図２においては、それぞれ「Ｍｎ１」、「Ｍｎ２」と表記）２，３によるカレントミラー回路で構成されたものとなっている。
Next, a first specific circuit configuration example that is more specific than the basic circuit configuration example shown in FIG. 1 will be described with reference to FIG.
The same components as those shown in FIG. 1 are denoted by the same reference numerals, detailed description thereof will be omitted, and different points will be mainly described below.
This first specific circuit configuration example particularly shows specific circuit examples of the
The
減算用第１及び第２のＭＯＳトランジスタ２，３には、Ｎ型ＭＯＳトランジスタが用いられており、各々のゲートは、相互に接続されると共に、第１のＭＯＳトランジスタ２のドレインと接続されたものとなっている。
また、減算用第１及び第２のＭＯＳトランジスタ２，３の各々のソースは、共にグランドに接続される一方、減算用第１のＭＯＳトランジスタ２のドレインは、電圧制御電流源１０２の出力段及びバイアス回路１０４の出力段に接続されたものとなっている。また、減算用第２のＭＯＳトランジスタ３のドレインは、トランジスタ駆動回路１０５を構成する第１の抵抗器（図２においては「Ｒ１」と表記）３１の一端に接続されると共に、出力トランジスタ１のゲートに接続されている。
N-type MOS transistors are used as the first and
The sources of the first and
トランジスタ駆動回路１０５は、第１の抵抗器３１を用いてなり、その一端は出力トランジスタ１のソースと共に、入力端子４５に接続される一方、他端は先に述べたように電圧制御電流源１０２の減算用第２のＭＯＳトランジスタ３のドレインと共に出力トランジスタ１のゲートに接続されたものとなっている。
The
次に、かかる構成における動作等について説明する。
まず、減算用第１のＭＯＳトランジスタ２のチャンネル長をＬ１、チャンネル幅をＷ１とし、また、減算用第２のＭＯＳトランジスタ３のチャンネル長をＬ２、チャンネル幅をＷ２とし、減算用第１のＭＯＳトランジスタ２のアスペクト比（Ｗ１／Ｌ１）に対する減算用第２のＭＯＳトランジスタ３のアスペクト比（Ｗ２／Ｌ２）の比率を表すサイズ比をｍとすると、ｍは、下記する式８で表される。
Next, the operation | movement etc. in this structure are demonstrated.
First, the channel length of the first
ｍ＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１）・・・式８ m = (W2 / L2) / (W1 / L1) Expression 8
減算用第１のＭＯＳトランジスタ２におけるカレントミラー回路の入力電流は、（Ｉbias2−ＩFB）となるので、減算用第１及び第２のＭＯＳトランジスタ２，３によるカレントミラー回路の出力電流Ｉbias2は、下記する式９で表される。
Since the input current of the current mirror circuit in the
Ｉbias2＝ｍ×（Ｉbias1−ＩFB）・・・式９
Ibias2 = m × (Ibias1−IFB)
このバイアス電流Ｉbias2は、トランジスタ駆動回路１０５の第１の抵抗器３１に流れることでゲート電圧に変換され、出力トランジスタ１のゲートへ印加されることで、出力トランジスタ１の動作が制御されるようになっている。
The bias current Ibias2 is converted into a gate voltage by flowing through the
なお、図２に示された減算用第１及び第２のＭＯＳトランジスタ２，３により構成されたカレントミラー回路は、基本的な構成例であるが、この構成に限定される必要はなく、例えば、カスコード型などの他の構成のカレントミラー回路を適用しても良い。カスコード型などの出力抵抗が大きいカレントミラー回路を適用した場合には、ロードレギュレーション特性の向上が可能となる。
また、基本的な回路動作は、図１に示された回路構成例について説明した動作と同様であるので、ここでの再度の詳細な説明は省略することとする。
The current mirror circuit configured by the first and second
Further, the basic circuit operation is the same as the operation described for the circuit configuration example shown in FIG. 1, and therefore detailed description thereof will be omitted here.
次に、図１に示された基本回路構成例をより具体化した第２の具体回路構成例について図３を参照しつつ説明する。
なお、図１、図２に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第２の具体回路構成例は、特に、電圧検出回路１０１の具体回路例を示したものである。
Next, a second specific circuit configuration example that is more specific than the basic circuit configuration example shown in FIG. 1 will be described with reference to FIG.
The same components as those shown in FIGS. 1 and 2 are denoted by the same reference numerals, detailed description thereof is omitted, and different points will be mainly described below.
The second specific circuit configuration example particularly shows a specific circuit example of the
すなわち、電圧検出回路１０１は、差動増幅器（図３においては「ＡＭＰ」と表記）２０を用いて構成されたものとなっている。
差動増幅器２０は、非反転入力端子が出力端子４６に接続される一方、反転端子には、基準電圧Ｖref1が印加されるようになっている。そして、差動増幅器２０の出力端子は、電圧制御電流源１０２の入力段に接続されたものとなっている。
That is, the
In the
なお、この第２の具体回路構成例においては、位相補償のためのコンデンサ（図３においては「Ｃｃ」と表記）４２が出力トランジスタ１のゲートと出力端子４６との間に直列接続されて設けられている。かかるコンデンサ４２は、差動増幅器２０を用いると、フィードバックループの利得が大きくなり、出力電圧ＶOUTが安定しなくなる可能性があるため、位相補償を行い回路動作の安定性を確保するためのものである。
In the second specific circuit configuration example, a phase compensation capacitor (indicated as “Cc” in FIG. 3) 42 is connected in series between the gate of the
次に、かかる構成における動作について説明する。
差動増幅器２０の入力において、出力電圧ＶOUTの変動分ΔＶOUTが検出されるが、かかる変動分ΔＶOUTは、下記する式１０で表される。
Next, the operation in this configuration will be described.
At the input of the
ΔＶOUT＝ＶOUT−Ｖref1・・・式１０ ΔVOUT = VOUT−Vref1 Equation 10
差動増幅器２０の増幅率は、先に述べたようにＡ１であるので、式１０は、下記する式１１のように表すことができる。
Since the amplification factor of the
Ａ１×ΔＶOUT＝Ａ１×（ＶOUT−Ｖref1）・・・式１１
A1 × ΔVOUT = A1 × (VOUT−Vref1)
すなわち、この第２の具体回路構成例においては、上述のように出力電圧ＶOUTの変動分ΔＶOUTが差動増幅器２０により増幅されるため、出力電圧が高い精度で確保されることとなる。
なお、上述の点を除けば、他の基本的な回路動作は、図１に示された回路構成例について説明した動作と同様であるので、ここでの再度の詳細な説明は省略することとする。
That is, in the second specific circuit configuration example, as described above, the variation ΔVOUT of the output voltage VOUT is amplified by the
Except for the above points, the other basic circuit operations are the same as the operations described in the circuit configuration example shown in FIG. To do.
次に、図１に示された基本回路構成例をより具体化した第３の具体回路構成例について図４を参照しつつ説明する。
なお、図１乃至図３に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第３の具体回路構成例は、特に、次述するような構成の電圧検出回路１０１Ａを有する点が、先の図２に示された第２の具体回路構成例と異なるものである。
Next, a third specific circuit configuration example, which is a more specific example of the basic circuit configuration shown in FIG. 1, will be described with reference to FIG.
The same constituent elements as those shown in FIGS. 1 to 3 are denoted by the same reference numerals, detailed description thereof is omitted, and different points will be mainly described below.
The third specific circuit configuration example is different from the second specific circuit configuration example shown in FIG. 2 in that the third specific circuit configuration example has a
この電圧検出回路１０１Ａは、差動増幅器２０を用いて、出力電圧ＶOUTの分圧電圧を入力可能に構成されたものとなっている。
具体的には、まず、出力端子４６とグランドとの間に、出力端子４６側から第１の分圧抵抗器（図４においては「ＲA」と表記）３７、第２の分圧抵抗器（図４においては「ＲB」と表記）３８が直列接続されて設けられており、相互の接続点が、差動増幅器２０の非反転入力端子に接続されたものとなっている。
かかる構成においては、出力電圧ＶOUTの変動分ΔＶOUTが生ずると、差動増幅器２０の出力は、下記する式１２で表される値となる。
The
Specifically, first, between the
In such a configuration, when the variation ΔVOUT of the output voltage VOUT occurs, the output of the
Ａ１×ΔＶOUT×ＲB／（ＲA＋ＲB）＝Ａ１×｛ＶOUT×ＲB／（ＲA＋ＲB）−Ｖref1｝・・・式１２
A1 × ΔVOUT × RB / (RA + RB) = A1 × {VOUT × RB / (RA + RB) −Vref1}
すなわち、この第３の具体回路構成例においては、上述のように出力電圧ＶOUTの変動分ΔＶOUTが増幅される点は、先の図３に示された第２の具体回路構成例と同一であり、その増幅度が異なるのみで、出力電圧が高い精度で確保されることとなる点は同一である。
なお、上述の点を除けば、他の基本的な回路動作は、図１に示された回路構成例について説明した動作と同様であるので、ここでの再度の詳細な説明は省略することとする。
That is, in the third specific circuit configuration example, the variation ΔVOUT of the output voltage VOUT is amplified as described above, which is the same as the second specific circuit configuration example shown in FIG. The only difference is that the output voltage is ensured with high accuracy only in the degree of amplification.
Except for the above points, the other basic circuit operations are the same as the operations described in the circuit configuration example shown in FIG. To do.
次に、図３、図４に示された差動増幅器２０の具体回路構成例と電圧制御電流源１０２の具体回路構成例について図５を参照しつつ説明する。
差動増幅器２０は、増幅器用第１及び第２のＰ型ＭＯＳトランジスタ（図５においては、それぞれ「Ｍp11」、「Ｍp12」と表記）４，５と、増幅器用第１及び第２のＮ型ＭＯＳトランジスタ（図５においては、それぞれ「Ｍn11」、「Ｍn12」と表記）６，７と、定電流源９とを有して構成されたものとなっている。
Next, a specific circuit configuration example of the
The
増幅器用第１及び第２のＰ型ＭＯＳトランジスタ４，５は、各々のソースが相互に接続されて、その接続点と図示されない電源との間には、定電流源９が直列接続されて設けられるようになっている。
増幅器用第１のＰ型ＭＯＳトランジスタ４のゲートは，非反転入力端子として、増幅器用第２のＰ型ＭＯＳトランジスタ５のゲートは，反転入力端子として、それぞれ用いられるようになっており、増幅器用第１及び第２のＰ型ＭＯＳトランジスタ４，５は、差動増幅器２０の差動入力段を構成するものとなっている。
The first and second P-
The gate of the first P-
また、増幅器用第１及び第２のＮ型ＭＯＳトランジスタ６，７は、増幅器用第１及び第２のＰ型ＭＯＳトランジスタ４，５に対するカレントミラー負荷回路となっている。
すなわち、増幅器用第１及び第２のＮ型ＭＯＳトランジスタ６，７は、各々のゲートが相互に接続されると共に、増幅器用第１のＮ型ＭＯＳトランジスタ６のドレインと共に増幅器用第１のＰ型ＭＯＳトランジスタ４のドレインに接続されている。
The amplifier first and second N-
That is, the first and second N-
また、増幅器用第２のＮ型ＭＯＳトランジスタ７のドレインは、増幅器用第２のＰ型ＭＯＳトランジスタ５のドレインに接続され、増幅器用第１及び第２のＮ型ＭＯＳトランジスタ６，７のソースは、共にグランドに接続されている。
一方、電圧制御電流源１０２は、電流源用Ｎ型ＭＯＳトランジスタ（図５においては「Ｍn21」と表記）８を用いて構成されたものとなっている。
すなわち、電流源用Ｎ型ＭＯＳトランジスタ８のドレインは電流減算回路１０３の減算用第１のＭＯＳトランジスタ２のソースに接続される一方（図３、図４参照）、電流源用Ｎ型ＭＯＳトランジスタ８のソースはグランドに接続されたものとなっている。
The drain of the amplifier second N-
On the other hand, the voltage controlled
That is, the drain of the current source N-type MOS transistor 8 is connected to the source of the subtraction
そして、電流源用Ｎ型ＭＯＳトランジスタ８のゲートには、先の増幅器用第２のＮ型ＭＯＳトランジスタ７のドレインが接続されている。
かかる電圧制御電流源１０２は、電流源用Ｎ型ＭＯＳトランジスタ８のトランスコンダクタにより、電流源用Ｎ型ＭＯＳトランジスタ８のゲート電圧を出力電流ＩFBに変換して出力するものとなっている。
The drain of the second N-type MOS transistor for
The voltage control
次に、上記構成を、図４に示された回路に適用した場合の回路動作について説明する。
入力電圧ＶINが印加されて差動増幅器２０の非反転入力端子の電圧が、未だ基準電圧Ｖref1に達していない場合は、増幅器用第１のＰ型ＭＯＳトランジスタ４のドレイン電流が、増幅器用第２のＰ型ＭＯＳトランジスタ５のドレイン電流より大となるので、増幅器用第２のＮ型ＭＯＳトランジスタ７のドレイン電圧は、論理値Ｌｏｗに相当するレベルとなり、同時に、電圧制御電流源１０２の電流源用Ｎ型ＭＯＳトランジスタ８ゲートも論理値Ｌｏｗに相当するレベルとなるため、電流源用Ｎ型ＭＯＳトランジスタ８のドレイン電流ＩFBは流れない。
Next, circuit operation when the above configuration is applied to the circuit shown in FIG. 4 will be described.
When the input voltage VIN is applied and the voltage at the non-inverting input terminal of the
そのため、バイアス回路１０４のバイアス電流Ｉbias1が電流減算回路１０３のカレントミラー回路により折り返されて、トランジスタ駆動回路１０５のバイアス電流Ｉbias2として供給され、第１の抵抗器３１に生ずる電圧によって出力トランジスタ１はオン状態となり、入力電圧ＶINと出力電圧ＶOUTがほぼ等しくなる。
Therefore, the bias current Ibias1 of the
次いで、入力電圧ＶINがさらに高くなり、差動増幅器２０の非反転入力端子の電圧が基準電圧Ｖref1よりわずかに高くなると、増幅器用第２のＰ型ＭＯＳトランジスタ５のドレイン電流が、増幅器用第１のＰ型ＭＯＳトランジスタ４のドレイン電流よりも大となるので、増幅器用第２のＮ型ＭＯＳトランジスタ７のドレイン電圧が上昇して、電圧制御電流源１０２の電流源用Ｎ型ＭＯＳトランジスタ８にドレイン電流ＩFBが流れることとなる。
Next, when the input voltage VIN further increases and the voltage at the non-inverting input terminal of the
その結果、電流減算回路１０３からトランジスタ駆動回路１０５へのバイアス電流Ｉbias2は減り、第１の抵抗器３１の電圧は小さくなるため、出力トランジスタ１は飽和領域で動作して、差動増幅器２０の非反転入力端子と反転入力端子の電圧が等しくなるように制御され、出力電圧OUTは一定となる。
As a result, the bias current Ibias2 from the
次に、入力電圧ＶINが変動した場合の出力電圧OUTの状態について説明する。
入力端子４５に接続されているのは、バイアス回路１０４とトランジスタ駆動回路１０５であり、他の回路は、電圧検出回路１０１は出力端子４６に接続され、電圧制御電流源１０２と電流減算回路１０３はグランドのみ接続されており、入力端子４５とは接続されていない。
入力電圧ＶINが変動した際、バイアス回路１０４のバイアス電流Ｉbias1は定電流源１０４ａから得られるものであるので、入力電圧ＶINが変動の影響を受けることは殆ど無い。
Next, the state of the output voltage OUT when the input voltage VIN varies will be described.
The
When the input voltage VIN varies, the bias current Ibias1 of the
また、入力電圧ＶINが変動した直後にあっては、出力電圧ＶOUTは、出力コンデンサ４１の作用によって変動せず、電圧検出回路１０１の出力電圧、及び、電圧制御電流源１０２の出力電流ＩFBは変化しない。
そのため、電流減算回路１０３の出力電流Ｉbias2も入力電圧ＶINの変動の影響を殆ど受けず、トランジスタ駆動回路１０５の第１の抵抗器３１の電圧もあまり変化せず、出力トランジスタ１のゲート・ソース間電圧は、力電圧ＶINが変動してもほぼ一定となり、結局、出力電流ＩOUTは殆ど変化しない。
Immediately after the input voltage VIN fluctuates, the output voltage VOUT does not fluctuate due to the action of the
Therefore, the output current Ibias2 of the
したがって、入力電圧ＶINが変動したときに出力端子４６における負荷抵抗が変化しなければ、出力電圧ＶOUTは、ほぼ一定に保たれることとなる。
つまり、本発明の実施の形態における回路は、入力電圧ＶINの変動に対する出力電圧ＶOUTの変動は僅かとなり、いわゆる入力リップル除去比を高くすることが可能となっている。
Therefore, if the load resistance at the
That is, in the circuit according to the embodiment of the present invention, the variation of the output voltage VOUT with respect to the variation of the input voltage VIN becomes small, and the so-called input ripple rejection ratio can be increased.
さらに、出力電圧ＶOUTのフィードバック制御の安定性は、次述するようになる。
電圧制御電流源１０２の電流源用Ｎ型ＭＯＳトランシスタ８のドレイン側から見た小信号抵抗は、減算用第１のＭＯＳトランジスタ２のトランスコンダクタンスｇｍｎ１の逆数１／ｇｍｎ１となり、ゲートやドレインの寄生容量で生ずるポール周波数は高くなる。
Further, the stability of the feedback control of the output voltage VOUT is as described below.
The small signal resistance seen from the drain side of the current source N-type MOS transistor 8 of the voltage control
また、電流減算回路１０３の減算用第２のＭＯＳトランジスタ３のゲートの容量で生ずるポール周波数は、減算用第２のＭＯＳトランジスタ３のゲート側から見た小信号抵抗が、減算用第１のＭＯＳトランジスタ２のトランスコンダクタンスｇｍｎ１の逆数１／ｇｍｎ１となるので、減算用第１のＭＯＳトランジスタ２で発生するポール周波数と同じく高くなる。そうすると、出力トランジスタ１のゲート側から見た小信号抵抗が、第１の抵抗器３１と減算用第２のＭＯＳトランジスタ３の出力抵抗ｒｄｎ２の合成抵抗となる。そのため、出力トランジスタ１のドレイン側から見た小信号抵抗が出力負荷抵抗ＲL（図示せず）と出力トランジスタ１の出力抵抗ｒｄｎ１の合成となり、出力トランジスタ１のゲート及びドレインの寄生容量や出力コンデンサ４１とで発生するポール周波数が電圧レギュレータのフィードバックループのメインのポール周波数となりうるため、位相補償のコンデンサ４２を出力端子４６と出力トランジスタ１のゲートとの間に接続することで、出力電圧ＶOUTのフィードバック制御の安定性が確保される。
Also, the pole frequency generated by the capacitance of the gate of the subtraction
なお、出力コンデンサ４１の値や出力負荷抵抗ＲLの範囲、トランジスタ駆動回路１０５の第１抵抗器３１の値、電圧検出回路１０１などのフィードバックループの利得などによっては、位相補償のコンデンサ４２を必要としない場合も有り得る。
したがって、位相補償を複雑にすることなく、リップル除去比を高めることが可能となる。
Depending on the value of the
Therefore, the ripple rejection ratio can be increased without complicating phase compensation.
次に、図１に示された基本回路構成例をより具体化した第４の具体回路構成例について図６を参照しつつ説明する。
なお、図１乃至図５に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この構成例は、特に、電圧検出回路１０１の他の具体回路構成例として、電圧検出回路１０１Ｂを示すと共に、電圧制御電流源１０２及びバイアス回路１０４の具体回路構成例を示したものである。
Next, a fourth specific circuit configuration example that is a more specific example of the basic circuit configuration shown in FIG. 1 will be described with reference to FIG.
The same components as those shown in FIGS. 1 to 5 are denoted by the same reference numerals, detailed description thereof is omitted, and different points will be mainly described below.
This configuration example particularly shows a
電圧検出回路１０１Ｂは、カレントミラー回路を構成する検出回路用第１及び第２のＰＮＰ型トランジスタ（図６においては、それぞれ「Ｑｐ２」、「Ｑｐ３」と表記）１２，１３を主たる構成要素として構成されたものとなっている。
すなわち、検出回路用第１及び第２のＰＮＰ型トランジスタ１２，１３は、各々のベースが相互に接続されると共に、検出回路用第１のＰＮＰ型トランジスタ１２のコレクタと接続されている。
The
In other words, the first and
検出回路用第２のＰＮＰ型トランジスタ１３のエミッタは、検出回路用第１の抵抗器（図６においては「Ｒ４」と表記）３４を介して検出回路用第１のＰＮＰ型トランジスタ１２のエミッタと接続され、その接続点は、出力端子４６と接続されている。
一方、検出回路用第１のＰＮＰ型トランジスタ１２のコレクタは、検出回路用第２の抵抗器（図６においては「Ｒ５」と表記）３５を介して、検出回路用第２のＰＮＰ型トランジスタ１３のコレクタは、検出回路用第３の抵抗器（図６においては「Ｒ６」と表記）３６を介して、共に検出回路用第３のＰＮＰ型トランジスタ（図６においては「Ｑｐ５」と表記）１５のエミッタに接続されている。
The emitter of the second PNP transistor for
On the other hand, the collector of the detection circuit
また、検出回路用第２のＰＮＰ型トランジスタ１３のコレクタは、電圧制御電流源１０２の入力段に接続されている。
そして、検出回路用第３のＰＮＰ型トランジスタ１５のベースとコレクタは、共にグランドに接続されたものとなっている。
The collector of the detection circuit
The base and collector of the detection circuit
電圧制御電流源１０２は、電流源用ＰＮＰ型トランジスタ（図６においては「Ｑｐ４」と表記）１４と、電流源用第１及び第２のＮ型ＭＯＳトランジスタ（図６においては、それぞれ「Ｍｎ３」、「Ｍｎ４」と表記）１６，１７を有して構成されたものとなっている。
電流源用ＰＮＰ型トランジスタ１４は、エミッタが出力端子４６に接続される一方、コレクタは、次述するようにカレントミラー回路を構成する電流源用第１のＮ型ＭＯＳトランジスタ１６のドレインに接続され、ベースは、先の検出回路用第２のＰＮＰ型トランジスタ１３のコレクタと接続されている。
The voltage control
In the current source PNP transistor 14, the emitter is connected to the
電流源用第１及び第２のＮ型ＭＯＳトランジスタ１６，１７は、各々のゲートが相互に接続されると共に、電流源用第１のＮ型ＭＯＳトランジスタ１６のドレインと接続されている。
また、電流源用第１及び第２のＮ型ＭＯＳトランジスタ１６，１７は、各々のソースが共にグランドに接続される一方、電流源用第２のＮ型ＭＯＳトランジスタ１７のドレインは、電流減算回路１０３を構成する減算用第１のＭＯＳトランジスタ２のドレインに接続されている。かかる電流源用第１及び第２のＮ型ＭＯＳトランジスタ１６，１７により、電流源用カレントミラー回路が構成されたものとなっている。
The gates of the first and second N-
The first and second N-
バイアス回路１０４は、バイアス回路用ＰＮＰ型トランジスタ（図６においては「Ｑｐ１」）１１と、第２及び第３の抵抗器（図６においては、それぞれ「Ｒ２」、「Ｒ３」と表記）３２，３３を有して構成されたものとなっている。
第２の抵抗器３２は、その一端が入力端子４５に接続される一方、他端が第３の抵抗器３３の一端と接続され、第３の抵抗器３３の他端は、電流減算回路１０３を構成する減算用第１のＭＯＳトランジスタ２のドレインに接続されている。
また、バイアス回路用ＰＮＰ型トランジスタ１１は、そのコレクタがグランドに接続される一方、エミッタは、第２の抵抗器３２と第３の抵抗器３３の接続点に接続され、ベースは、第３の抵抗器３３と共に、減算用第１のＭＯＳトランジスタ２のドレインに接続されている。
The
The
The bias
次に、かかる構成における回路動作について説明する。
この構成例においては、電圧検出回路１０１Ｂと電圧制御電流源１０２は、バンドギャップ回路が構成されたものとなっており、検出回路用第１のＰＮＰ型トランジスタ１２と検出回路用第２のＰＮＰ型トランジスタ１３の面積比率を１対ｎとすると検出回路用第１の抵抗器３４に流れる電流ＩR4は、下記する式１３により表される値となる。なお、検出回路用第１の抵抗器３４の抵抗値をＲ４とする。
Next, the circuit operation in such a configuration will be described.
In this configuration example, the
ＩR4＝ＶT×ｌｎ（ｎ）／Ｒ４・・・式１３
IR4 = VT * ln (n) /
ここで、ＶTは熱電圧であり、下記する式１４により表される。 Here, VT is a thermal voltage, and is expressed by the following equation (14).
ＶT＝ｋ・Ｔ／ｑ・・・式１４ VT = k · T / q Equation 14
式１４において、ｋはボルツマン係数、Ｔは絶対温度、ｑは電荷量である。
検出回路用第３の抵抗器３６には、上述の電流ＩR4が流れるので、検出回路用第３の抵抗器３６に発生する電圧ＶR6は、下記する式１５により表される値となる。
In Equation 14, k is a Boltzmann coefficient, T is an absolute temperature, and q is a charge amount.
Since the above-described current IR4 flows through the
ＶR6＝（Ｒ６／Ｒ４）×ＶT×ｌｎ（ｎ）・・・式１５
VR6 = (R6 / R4) × VT × ln (n)
検出回路用第３の抵抗器３６の一方には、検出回路用第３のＰＮＰ型トランジスタ１５のベース・エミッタ間の電圧ＶBE5が生じ、他方には、出力電圧ＶOUTから電流源用ＰＮＰ型トランジスタ１４のベース・エミッタ間電圧ＶBE4分だけ下がった電圧が生じているため、これにより出力電圧ＶOUTは、下記する式１６のように表される。
The voltage VBE5 between the base and the emitter of the
ＶOUT＝ＶBE4＋ＶBE5＋ＶR6＝２・ＶBE＋（Ｒ６／Ｒ４）×ＶT×ｌｎ（ｎ）・・・式１６
VOUT = VBE4 + VBE5 + VR6 = 2 · VBE + (R6 / R4) × VT × ln (n)
しかして、この式１６で表された電圧が電圧レギュレータの設定電圧となる。
バイポーラトランジスタのベース・エミッタ間電圧ＶBEは、負の温度特性があり、熱電圧ＶTは正の温度特性となることから、式１６より、第４及び第６の抵抗器３４，３６、並びに、面積比ｎの値を調整することで、出力電圧OUTの温度特性の相殺が可能であることが理解できる。
Therefore, the voltage represented by the
Since the base-emitter voltage VBE of the bipolar transistor has a negative temperature characteristic, and the thermal voltage VT has a positive temperature characteristic, the fourth and
次に、バイアス回路１０４においては、第３の抵抗器３３に生じる電圧は、バイアス回路用ＰＮＰ型トランジスタ１１のベース・エミッタ間電圧ＶBE1であるため、バイアス電流Ｉbias1は、下記する式１７で表される。
Next, in the
Ｉbias1＝ＶBE1／Ｒ３・・・式１７
Ibias1 = VBE1 /
ここで、Ｒ３は、第３の抵抗器３３の抵抗値である。
なお、第２の抵抗器３２に流れる電流ＩR2は、バイアス回路用ＰＮＰ型トランジスタ１１のエミッタに生じる電圧が、電圧ＶBE1と減算用第１のＭＯＳトランジスタ２のゲート・ソース間電圧ＶGSn1との和となるので、下記する式１８で表される値となる。
Here, R3 is the resistance value of the
The current IR2 flowing through the
ＩR2＝（ＶIN−ＶBE1−ＶGSn1）／Ｒ３・・・式１８ IR2 = (VIN-VBE1-VGSn1) / R3 Expression 18
また、バイアス回路用ＰＮＰ型トランジスタ１１のコレクタ電流は、（ＩR2−Ｉbias1）となる。
しかして、この構成例においては、電流減算回路１０３の動作により、バイアス回路１０４からの電流Ｉbias1から電圧制御電流源１０２のフィードバック電流ＩFBを差し引いた差分の電流に比例した電流Ｉbias2を、トランジスタ回路１０５に出力して、出力トランジスタ１を制御することで、出力電圧が電圧検出回路１０１Ｂで設定された電圧に一定に維持されることとなる。
電流減算回路１０３による制御による出力トランジスタ１の動作の詳細は、先に図１、図２で説明した通りであるので、ここでの再度の詳細な説明は省略する。
The collector current of the
In this configuration example, the
Details of the operation of the
次に、図１に示された基本回路構成例をより具体化した第５の具体回路構成例について図７を参照しつつ説明する。
なお、図１乃至図６に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この構成例は、特に、電圧検出回路１０１及び電圧制御電流源１０２の他の具体回路構成例として、電圧検出回路１０１Ｃ及び電圧制御電流源１０２Ａの具体回路構成例を示したもので、他の具体回路構成部分は、図６に示されたものと同一である。
Next, a fifth specific circuit configuration example that is more specific than the basic circuit configuration example shown in FIG. 1 will be described with reference to FIG.
The same components as those shown in FIGS. 1 to 6 are denoted by the same reference numerals, detailed description thereof is omitted, and different points will be mainly described below.
This configuration example shows a specific circuit configuration example of the
電圧検出回路１０１Ｃは、検出回路用第１及び第２のＮＰＮ型トランジスタ（図７においては、それぞれ「Ｑｎ１」、「Ｑｎ２」と表記）２１，２２と、検出回路用第３のＮＰＮ型トランジスタ（図７においては「Ｑｎ４」と表記）２４を主たる構成要素として構成されたものとなっている。
検出回路用第１及び第２のＮＰＮ型トランジスタ２１，２２は、カレントミラー回路を構成するよう設けられたものとなっている。
すなわち、検出回路用第１及び第２のＮＰＮ型トランジスタ２１，２２は、各々のベースが相互に接続されると共に、検出回路用第１及び第２のＮＰＮ型トランジスタ２１のコレクタと接続されている。
The
The detection circuit first and
That is, the first and
また、検出回路用第１のＮＰＮ型トランジスタ２１のエミッタはグランドに接続される一方、検出回路用第２のＮＰＮ型トランジスタ２２のエミッタは、検出回路用第１の抵抗器３４を介してグランドに接続されている。
さらに、検出回路用第１のＮＰＮ型トランジスタ２１のコレクタは、検出回路用第２の抵抗器３５を介して、検出回路用第２のＮＰＮ型トランジスタ２２のコレクタは、検出回路用第３の抵抗器３６を介して、共に検出回路用第３のＮＰＮ型トランジスタ２４のエミッタに接続されると共に、検出回路用第２のＮＰＮ型トランジスタ２２のコレクタは、電圧制御電流源１０２Ａの入力段に後述するように接続されている。
The emitter of the detection circuit
Further, the collector of the first NPN transistor for
検出回路用第３のＮＰＮ型トランジスタ２４は、コレクタが出力端子４６に接続されたものとなっている一方、ベースは、第１及び第２の分圧抵抗器３７，３８の相互の接続点に接続されたものとなっている。
The
電圧制御電流源１０２Ａは、電流源用ＮＰＮ型トランジスタ２３を用いて構成されたものとなっている。
すなわち、電流源用ＮＰＮ型トランジスタ２３は、コレクタが電流減算回路１０３の減算用第１のＭＯＳトランジスタ２のドレインに接続される一方、エミッタは、グランドに接続されている。
そして、電流源用ＮＰＮ型トランジスタ２３のベースには、先の検出回路用第２のＮＰＮ型トランジスタ２２のコレクタが接続されている。
The voltage-controlled
That is, the
The collector of the
次に、かかる構成における回路動作について説明する。
この構成例も、図６に示された構成例同様、電圧検出回路１０１Ｃと電圧制御電流源１０２Ａは、バンドギャップ回路の構成を用いたものとなっている。
第１及び第２の分圧抵抗器３７，３８による分圧電圧をＶABとすると、下記する式１９により表される。
Next, the circuit operation in such a configuration will be described.
In this configuration example, as in the configuration example shown in FIG. 6, the
When the divided voltage by the first and second
ＶAB＝ＶOUT×ＲB／（ＲA＋ＲB）・・・式１９ VAB = VOUT × RB / (RA + RB) Equation 19
ここで、ＲAは第１の分圧抵抗器３７の抵抗値、ＲBは第２の分圧抵抗器３８の抵抗値とする。
また、分圧電圧ＶABは、検出回路用第３のＮＰＮ型トランジスタ２４のベース・エミッタ間電圧ＶBE4と、検出回路用第３の抵抗器３６の電圧降下ＶR6と、電流源用ＮＰＮ型トランジスタ２３のベース・エミッタ間電圧ＶBE3とを加算した電圧として表すことができる（式２０参照）。
Here, RA is the resistance value of the first
The divided voltage VAB includes the base-emitter voltage VBE4 of the detection circuit
ＶAB＝ＶBE3＋ＶBE4＋ＶR6・・・式２０
VAB = VBE3 + VBE4 +
検出回路用第３の抵抗器３６の電圧ＶR6は、検出回路用第３の抵抗器３６に流れる電流により発生する。また、検出回路用第１のＮＰＮ型トランジスタ２１と検出回路用第２のＮＰＮ型トランジスタ２２の面積比率を１対ｎとすると、検出回路用第１の抵抗器３４に流れる電流ＩR4は、下記する式２１により表される。
The voltage VR6 of the
ＩR4＝ＶT×ｌｎ（ｎ）／Ｒ４・・・式２１
IR4 = VT × ln (n) /
ここで、Ｒ４は、検出回路用第１の抵抗器３４の抵抗値であり、ＶTは熱電圧で、式１４に示した通りである。
検出回路用第３の抵抗器３６に流れる電流ＩR6は、電流ＩR4とほぼ同じであるので、検出回路用第３の抵抗器３６の電圧ＶR6は下記する式２２により表される。
Here, R4 is a resistance value of the
Since the current IR6 flowing through the detection circuit
ＶR6＝（Ｒ６／Ｒ４）×ＶT×ｌｎ（ｎ）・・・式２２
VR6 = (R6 / R4) × VT × ln (n)
したがって、分圧電圧ＶABは、下記する式２３により表される。
Therefore, the divided voltage VAB is expressed by the following
ＶAB＝ＶBE3＋ＶBE4＋（Ｒ６／Ｒ４）×ＶT×ｌｎ（ｎ）＝２×ＶBE＋（Ｒ６／Ｒ４）×ＶT×ｌｎ（ｎ）・・・式２３
VAB = VBE3 + VBE4 + (R6 / R4) * VT * ln (n) = 2 * VBE + (R6 / R4) * VT * ln (n)
そのため、出力電圧ＶOUTは、下記する式２４により表すことができる。
Therefore, the output voltage VOUT can be expressed by the following
ＶOUT＝（１＋ＲA/ＲB）×｛２×ＶBE＋（Ｒ６／Ｒ４）×ＶT×ｌｎ（ｎ）｝・・・式２４
VOUT = (1 + RA / RB) × {2 × VBE + (R6 / R4) × VT × ln (n)}
この式は、式１６と同様であり、式１６で説明したように出力電圧ＶOUTの温度特性を相殺させることができることを意味するものである。
電圧制御電流源１０２Ａの電流源用ＮＰＮ型トランジスタ２３のコレクタからフィードバック電流ＩFBが流れ、電流減算回路１０３とトランジスタ駆動回路１０５、並びに、出力トランジスタ１の動作により、出力電圧ＶOUTは式２４で表される値に保持されることとなる、
This expression is the same as
The feedback current IFB flows from the collector of the current
次に、図１に示された基本回路構成例をより具体化した第６の具体回路構成例について図８を参照しつつ説明する。
なお、図１乃至図７に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この構成例は、特に、電圧検出回路１０１の他の具体回路構成例として、電圧検出回路１０１Ｄの具体回路構成例を示したもので、他の具体回路構成部分は、図６に示されたものと同一である。
Next, a sixth specific circuit configuration example that is a more specific example of the basic circuit configuration shown in FIG. 1 will be described with reference to FIG.
The same components as those shown in FIGS. 1 to 7 are denoted by the same reference numerals, detailed description thereof will be omitted, and different points will be mainly described below.
This configuration example shows a specific circuit configuration example of the
電圧検出回路１０１Ｄは、検出回路用第１及び第２のＰＮＰ型トランジスタ１２，１３と、検出回路用第１及び第２のＮＰＮ型トランジスタ２１，２２を有して構成されたものとなっている。
この構成例も、先の図７の構成例同様、電圧検出回路１０１Ｄは、バンドギャップ回路を適用したものである。
以下、具体的に説明すれば、まず、検出回路用第１及び第２のＮＰＮ型トランジスタ２１，２２は、各々のベースが相互に接続されると共に、その接続点は、第１及び第２の分圧抵抗器３７，３８の相互の接続点に接続されている。
The
In this configuration example, similarly to the configuration example of FIG. 7, the
Specifically, first, the first and
検出回路用第１のＮＰＮ型トランジスタ２１のエミッタは第４及び第５の抵抗器３４，３５を介してグランドに接続される一方、検出回路用第２のＮＰＮ型トランジスタ２２のエミッタは、第４及び第５の抵抗器３４，３５の相互の接続点に接続されている。
The emitter of the detection circuit
一方、検出回路用第１及び第２のＰＮＰ型トランジスタ１２，１３はカレントミラー回路を構成するように設けられている。
すなわち、検出回路用第１及び第２のＰＮＰ型トランジスタ１２，１３の各々のベースは相互に接続されると共に、検出回路用第１のＰＮＰ型トランジスタ１２のコレクタに接続されている。
On the other hand, the first and
That is, the bases of the detection circuit first and
また、検出回路用第１及び第２のＰＮＰ型トランジスタ１２，１３のエミッタは共に出力端子４６に接続される一方、検出回路用第１のＰＮＰ型トランジスタ１２のコレクタは、検出回路用第１のＮＰＮ型トランジスタ２１のコレクタに接続され、検出回路用第２のＰＮＰ型トランジスタ１３のコレクタは、検出回路用第２のＰＮＰ型トランジスタ１３のコレクタ及び電流源用ＰＮＰ型トランジスタ１４のベースに接続されている。
The emitters of the detection circuit first and
次に、かかる構成における回路動作について説明する。
電圧検出回路１０１Ｄにおける第１及び第２の分圧抵抗器３７，３８による分圧電圧をＶABは、図７に示された構成例と同様、先の式１９により表される。
電圧ＶABは、検出回路用第２のＮＰＮ型トランジスタ２２のベース・エミッタ電圧ＶBE2と、検出回路用第２の抵抗器３５の電圧ＶR5との和となるので、下記する式２５により表される。
Next, the circuit operation in such a configuration will be described.
The voltage VAB divided by the first and second
Since the voltage VAB is the sum of the base-emitter voltage VBE2 of the
ＶAB＝ＶBE2＋ＶR5・・・式２５ VAB = VBE2 + VR5 Equation 25
検出回路用第２の抵抗器３５に流れる電流ＩR5は、検出回路用第１の抵抗器３４に流れる電流ＩR4と、電流ＩR4が検出回路用第１及び第２のＰＮＰ型トランジスタ１２，１３により構成されたカレントミラー回路で折り返される電流との和となる。
検出回路用第１及び第２のＰＮＰ型トランジスタ１２，１３により構成されたカレントミラー回路の電流比を１対１とすると電流ＩR5は、下記する式２６により表される。
The current IR5 flowing through the detection circuit
If the current ratio of the current mirror circuit formed by the first and
ＩR5＝２×ＩR4・・・式２６ IR5 = 2 × IR4 ... Equation 26
検出回路用第１及び第２のＮＰＮ型トランジスタ２１，２２の面積比率を１対ｎとすると、検出回路用第１の抵抗器３４に流れる電流ＩR4は、先の図７に示された回路における電流ＩR4と同じになるので、電圧ＶABは、下記する式２７により表される。
When the area ratio of the first and
ＶAB＝ＶBE2＋２（Ｒ５／Ｒ４）×ＶT×ｌｎ（ｎ）｝・・・式２７ VAB = VBE2 + 2 (R5 / R4) × VT × ln (n)} Equation 27
ここで、ＶTは、熱電圧であり、式１４に示された通りである。
したがって、出力電圧ＶOUTは、下記する式２８により表される。
Here, VT is a thermal voltage, as shown in Equation 14.
Therefore, the output voltage VOUT is expressed by the following equation 28.
ＶOUT＝（１＋ＲA/ＲB）×｛ＶBE＋２（Ｒ５／Ｒ４）×ＶT×ｌｎ（ｎ）｝・・・式２８ VOUT = (1 + RA / RB) × {VBE + 2 (R5 / R4) × VT × ln (n)} Equation 28
この式も式１６と同様に、バイポーラトランジスタのベース・エミッタ間電圧ＶBEと熱電圧ＶTの温度特性から第４及び第５の抵抗器３４，３５の抵抗値、並びに、検出回路用第１及び第２のＮＰＮ型トランジスタ２１，２２の面積比率１対ｎを調整することで、出力電圧ＶOUTの温度特性を相殺させることができることを意味するものである。
In the same manner as
そして、電圧制御電流源１０２から電流減算回路１０３を経由してトランジスタ駆動回路１０５により出力トランジスタ１が制御されて、出力電圧ＶOUTを一定とする動作は、先の図５に示された回路の動作説明と同様となるが、式２７で表される電圧ＶABが成立するように検出回路用第２のＮＰＮ型トランジスタ２２のコレクタ電圧の動作点が定まり、それに応じて電圧制御電流源１０２によりフィードバック電流ＩFBが出力されることとなる。
The operation in which the
なお、図６乃至図８で説明した３種類のバンドギャップ回路を適応した構成例においても、入力リップル除去比を高めることになることや位相補償が複雑となるないことのなどの利点は、図４に示された電圧レギュレータに図５の具体回路を適用した場合の回路について説明したと同様である。 Even in the configuration example in which the three types of band gap circuits described with reference to FIGS. 6 to 8 are applied, advantages such as an increased input ripple rejection ratio and less complicated phase compensation are shown in FIG. 5 is the same as that described for the circuit when the specific circuit of FIG. 5 is applied to the voltage regulator shown in FIG.
回路安定化のための位相補償を複雑化することなく高いリップル除去比を確保が所望される電圧レギュレータに適用できる。 The present invention can be applied to a voltage regulator that is desired to ensure a high ripple rejection ratio without complicating phase compensation for circuit stabilization.
１０１…電圧検出回路
１０２…電圧制御電流源
１０３…電流減算回路
１０４…バイアス回路
１０５…トランジスタ駆動回路
DESCRIPTION OF
Claims (7)
前記電流減算回路は、前記バイアス回路から供給される前記バイアス電流と前記電圧制御電流源の出力電流の差分に応じた電流を出力可能に構成され、
前記トランジスタ駆動回路は、前記電流減算回路の出力電流を前記メイントランジスタの制御電圧に変換して前記メイントランジスタの動作を制御するよう構成され、前記トランジスタ駆動回路による前記メイントランジスタの動作制御により一定の出力電圧を出力可能としたことを特徴とする電圧レギュレータ。 Between the input node to which an external voltage is applied and the output node from which the stabilized voltage is output, a main transistor having a minimum value of input / output potential difference as a minimum saturation voltage is provided, and the input node a bias circuit for outputting a connected bias current, the voltage detection circuit is provided for detecting the variation of the output voltage, the output stage of the voltage detection circuit, a voltage for generating a constant current in accordance with the output of said voltage detecting circuit Connected to a control current source, an output stage of the voltage controlled current source is connected to an input stage of a current subtraction circuit, and an output stage of the current subtraction circuit is connected to a transistor drive circuit that controls the operation of the main transistor. ,
The current subtraction circuit is configured to be capable of outputting a current corresponding to a difference between the bias current supplied from the bias circuit and an output current of the voltage controlled current source,
The transistor driving circuit is configured to control an operation of the main transistor by converting an output current of the current subtracting circuit into a control voltage of the main transistor, and is controlled by the operation control of the main transistor by the transistor driving circuit. A voltage regulator characterized by enabling output voltage output.
前記検出回路用第１のＰＮＰ型トランジスタのコレクタは、検出回路用第２の抵抗器を介して、前記検出回路用第２のＰＮＰ型トランジスタのコレクタは、検出回路用第３の抵抗器を介して、共に前記検出回路用第３のＰＮＰ型トランジスタのエミッタに接続され、前記検出回路用第３のＰＮＰ型トランジスタのベース及びコレクタは、共にグランドに接続されてなる一方、
前記電圧制御電流源は、電流源用ＰＮＰ型トランジスタと電流源用カレントミラー回路を有し、前記電流源用ＰＮＰ型トランジスタのベースは前記電圧検出回路の前記検出回路用第２のＰＮＰ型トランジスタのコレクタに接続され、エミッタは、前記出力ノードに接続される一方、コレクタは、前記電流源用カレントミラー回路の入力段に接続され、前記電流源用カレントミラー回路の出力段に、電圧制御電流を出力可能としてなることを特徴とする請求項１記載の電圧レギュレータ。 The voltage detection circuit includes first to third PNP transistors for detection circuit, and the first and second PNP transistors for detection circuit have their bases connected to each other and the detection Connected to the collector of the first PNP transistor for circuit, the emitter of the first PNP transistor for detection circuit is connected to the output node, and the emitter of the second PNP transistor for detection circuit is detected Connected to the output node via a first circuit resistor;
The collector of the first PNP transistor for the detection circuit is passed through the second resistor for the detection circuit, and the collector of the second PNP transistor for the detection circuit is passed through the third resistor for the detection circuit. And both are connected to the emitter of the third PNP transistor for the detection circuit, and the base and collector of the third PNP transistor for the detection circuit are both connected to the ground,
The voltage control current source includes a current source PNP transistor and a current source current mirror circuit, and the base of the current source PNP transistor is the second PNP transistor for the detection circuit of the voltage detection circuit. The collector is connected to the output node, while the collector is connected to the input stage of the current source current mirror circuit, and the voltage control current is applied to the output stage of the current source current mirror circuit. 2. The voltage regulator according to claim 1, wherein output is possible.
前記検出回路用第１及び第２のＮＰＮ型トランジスタは、各々のベースが相互に接続されると共に、前記検出回路用第１のＮＰＮ型トランジスタのコレクタに接続され、前記検出回路用第１のＮＰＮ型トランジスタのエミッタはグランドに、前記検出回路用第２のＮＰＮ型トランジスタのエミッタは、検出回路用第３の抵抗器を介してグランドに、それぞれ接続されてなる一方、
前記電圧制御電流源は、電流源用ＮＰＮ型トランジスタを有し、前記電流源用ＮＰＮ型トランジスタのベースは前記電圧検出回路の前記検出回路用第２のＮＰＮ型トランジスタのコレクタに接続され、エミッタは、グランドに接続される一方、コレクタに電圧制御電流を出力可能としてなることを特徴とする請求項１記載の電圧レギュレータ。 The voltage detection circuit includes first to third NPN transistors for detection circuit, and a base of the third NPN transistor for detection circuit has a divided voltage obtained by dividing the output voltage at the output node. On the other hand, the collector is connected to the output node, the emitter is connected to the collector of the first NPN transistor for detection circuit via the second resistor for detection circuit, and 3 is connected to the collector of the second NPN transistor for the detection circuit through the resistor 3,
The first and second NPN transistors for the detection circuit have their bases connected to each other and connected to the collector of the first NPN transistor for the detection circuit, and the first NPN for the detection circuit. The emitter of the type transistor is connected to the ground, and the emitter of the second NPN type transistor for the detection circuit is connected to the ground via the third resistor for the detection circuit.
The voltage control current source has an NPN transistor for current source, the base of the NPN transistor for current source is connected to the collector of the second NPN transistor for detection circuit of the voltage detection circuit, and the emitter is The voltage regulator according to claim 1, wherein the voltage regulator current can be output to the collector while being connected to the ground.
前記検出回路用第１及び第２のＰＮＰ型トランジスタは、各々のベースが相互に接続されると共に、前記検出回路用第１のＰＮＰ型トランジスタのコレクタに接続され、前記検出回路用第１及び第２のＰＮＰ型トランジスタのエミッタは、共に前記出力ノードに接続される一方、
前記検出回路用第１及び第２のＮＰＮ型トランジスタは、各々のベースが相互に接続されると共に、前記出力ノードにおける出力電圧を分圧した分圧電圧が印加可能とされ、前記検出回路用第１のＮＰＮ型トランジスタのコレクタは、前記検出回路用第１のＰＮＰ型トランジスタのコレクタに、前記検出回路用第２のＮＰＮ型トランジスタのコレクタは、前記検出回路用第２のＰＮＰ型トランジスタのコレクタに、それぞれ接続され、
前記検出回路用第１のＮＰＮ型トランジスタのエミッタは、検出回路用第１及び第２の抵抗器を介してグランドに接続され、前記検出回路用第２のＮＰＮ型トランジスタのエミッタは、前記検出回路用第１及び第２の抵抗器の相互の接続点に接続されてなる一方、
前記電圧制御電流源は、電流源用ＰＮＰ型トランジスタと電流源用カレントミラー回路を有し、前記電流源用ＰＮＰ型トランジスタのベースは前記電圧検出回路の前記検出回路用第２のＰＮＰ型トランジスタのコレクタに接続され、エミッタは、前記出力ノードに接続される一方、コレクタは、前記電流源用カレントミラー回路の入力段に接続され、前記電流源用カレントミラー回路の出力段に、電圧制御電流を出力可能としてなることを特徴とする請求項１記載の電圧レギュレータ。 The voltage detection circuit includes first and second PNP transistors for detection circuit and first and second NPN transistors for detection circuit,
The first and second PNP transistors for the detection circuit are connected to the collectors of the first PNP transistors for the detection circuit, and the bases of the first and second PNP transistors for the detection circuit are connected to each other. The emitters of the two PNP transistors are both connected to the output node,
The first and second NPN transistors for the detection circuit have their bases connected to each other and can apply a divided voltage obtained by dividing the output voltage at the output node. The collector of the first NPN transistor for the detection circuit is the collector of the first PNP transistor for the detection circuit, and the collector of the second NPN transistor for the detection circuit is the collector of the second PNP transistor for the detection circuit. Each connected,
The emitter of the first NPN transistor for the detection circuit is connected to the ground via the first and second resistors for detection circuit, and the emitter of the second NPN transistor for the detection circuit is connected to the detection circuit. While being connected to the mutual connection point of the first and second resistors for use,
The voltage control current source includes a current source PNP transistor and a current source current mirror circuit, and the base of the current source PNP transistor is the second PNP transistor for the detection circuit of the voltage detection circuit. The collector is connected to the output node, while the collector is connected to the input stage of the current source current mirror circuit, and the voltage control current is applied to the output stage of the current source current mirror circuit. 2. The voltage regulator according to claim 1, wherein output is possible.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014127939A JP6370126B2 (en) | 2014-06-23 | 2014-06-23 | Voltage regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014127939A JP6370126B2 (en) | 2014-06-23 | 2014-06-23 | Voltage regulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016009230A JP2016009230A (en) | 2016-01-18 |
| JP6370126B2 true JP6370126B2 (en) | 2018-08-08 |
Family
ID=55226765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014127939A Active JP6370126B2 (en) | 2014-06-23 | 2014-06-23 | Voltage regulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6370126B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101796769B1 (en) | 2016-04-27 | 2017-11-10 | 한양대학교 산학협력단 | Capacitorless low drop out regulator and controlling circuit therefor |
| KR101878091B1 (en) * | 2017-01-13 | 2018-07-12 | 울산과학기술원 | Apparatus and method for low drop-out voltage regulating |
| CN112805655B (en) * | 2018-10-10 | 2022-11-08 | 索尼半导体解决方案公司 | Power circuits and transmitters |
| JP7165562B2 (en) * | 2018-10-31 | 2022-11-04 | ローム株式会社 | linear power supply circuit |
| JP7177661B2 (en) * | 2018-10-31 | 2022-11-24 | ローム株式会社 | linear power supply circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9721908D0 (en) * | 1997-10-17 | 1997-12-17 | Philips Electronics Nv | Voltage regulator circuits and semiconductor circuit devices |
| US6271652B1 (en) * | 2000-09-29 | 2001-08-07 | International Business Machines Corporation | Voltage regulator with gain boosting |
-
2014
- 2014-06-23 JP JP2014127939A patent/JP6370126B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016009230A (en) | 2016-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4817825B2 (en) | Reference voltage generator | |
| JP5527056B2 (en) | Differential amplifier circuit and series regulator | |
| JP4722502B2 (en) | Band gap circuit | |
| US9740229B2 (en) | Curvature-corrected bandgap reference | |
| US10671109B2 (en) | Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation | |
| JP6370126B2 (en) | Voltage regulator | |
| CN108664072B (en) | High-order temperature compensation band gap reference circuit | |
| JP5690469B2 (en) | Differential amplifier, reference voltage generation circuit, differential amplification method, and reference voltage generation method | |
| JP2008108009A (en) | Reference voltage generation circuit | |
| WO2012160734A1 (en) | Reference voltage generating circuit and reference voltage source | |
| TWI612408B (en) | Low dropout regulator of pmos power transistor | |
| CN107305399B (en) | PMOS power transistor linear step-down regulator circuit | |
| JP2007219856A (en) | Constant voltage power source circuit | |
| US7436245B2 (en) | Variable sub-bandgap reference voltage generator | |
| US11860659B2 (en) | Low drop-out (LDO) linear regulator | |
| Ng et al. | A Sub-1 V, 26$\mu $ W, Low-Output-Impedance CMOS Bandgap Reference With a Low Dropout or Source Follower Mode | |
| JP2007233657A (en) | Amplifier, step-down regulator using it, and operational amplifier | |
| JP5382697B2 (en) | Reference circuit | |
| CN112596576A (en) | Band gap reference circuit | |
| JP2008048393A (en) | Db-linear variable voltage gain amplifier | |
| JP4838760B2 (en) | Operational amplifier | |
| JP2019033386A (en) | Differential amplifier circuit | |
| JP4749105B2 (en) | Reference voltage generation circuit | |
| JP5169419B2 (en) | Differential amplifier circuit and power supply circuit using the same | |
| JP4761361B2 (en) | Reference circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170428 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180320 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180710 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6370126 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |