[go: up one dir, main page]

JP6368332B2 - Filters and duplexers - Google Patents

Filters and duplexers Download PDF

Info

Publication number
JP6368332B2
JP6368332B2 JP2016042817A JP2016042817A JP6368332B2 JP 6368332 B2 JP6368332 B2 JP 6368332B2 JP 2016042817 A JP2016042817 A JP 2016042817A JP 2016042817 A JP2016042817 A JP 2016042817A JP 6368332 B2 JP6368332 B2 JP 6368332B2
Authority
JP
Japan
Prior art keywords
resonator
resonators
bumps
parallel
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016042817A
Other languages
Japanese (ja)
Other versions
JP2017158160A (en
Inventor
基 山内
基 山内
治 川内
治 川内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2016042817A priority Critical patent/JP6368332B2/en
Publication of JP2017158160A publication Critical patent/JP2017158160A/en
Application granted granted Critical
Publication of JP6368332B2 publication Critical patent/JP6368332B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、フィルタおよびデュプレクサに関し、例えばラダー型フィルタおよびデュプレクサに関する。   The present invention relates to a filter and a duplexer, for example, a ladder-type filter and a duplexer.

弾性波デバイスを用いた弾性波フィルタは、例えば移動多通信用のデュプレクサに用いられている。弾性波フィルタとして、例えば弾性表面波フィルタが用いられる。弾性表面波フィルタには、圧電基板上に弾性表面波を励振するIDT(Interdigital Transducer)が形成されている。弾性波フィルタが形成されたチップをバンプを用い基板にフリップチップ実装することが知られている(特許文献1から4)。バンプをチップの放熱に用いることが知られている。   An elastic wave filter using an elastic wave device is used, for example, in a duplexer for mobile multi-communication. For example, a surface acoustic wave filter is used as the acoustic wave filter. In the surface acoustic wave filter, an IDT (Interdigital Transducer) that excites surface acoustic waves is formed on a piezoelectric substrate. It is known that a chip on which an acoustic wave filter is formed is flip-chip mounted on a substrate using bumps (Patent Documents 1 to 4). It is known to use bumps for heat dissipation of the chip.

特開2007−184690号公報JP 2007-184690 A 特開2006−042007号公報JP 2006-042007 A 特開2000−196407号公報JP 2000-196407 A 特開2007−116628号公報JP 2007-116628 A

圧電基板は、線熱膨張係数が大きい。このため、温度が変化すると、フィルタの通過帯域等の周波数が変化してしまう。   A piezoelectric substrate has a large linear thermal expansion coefficient. For this reason, when temperature changes, frequencies, such as a pass band of a filter, will change.

本発明は、上記課題に鑑みなされたものであり、周波数の温度依存性を抑制することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to suppress the temperature dependence of the frequency.

本発明は、圧電基板と、前記圧電基板上に設けられたIDTを有し、入力端子と出力端子との間に直列に接続された複数の直列共振器と、前記圧電基板上に設けられたIDTを有し、前記入力端子と前記出力端子との間の線路に対し並列に接続された1または複数の並列共振器と、前記圧電基板上に設けられ、前記複数の直列共振器のうち最も反共振周波数の高い直列共振器である第1共振器の弾性波の伝搬方向に設けられた第1バンプを含む1または複数のバンプと、前記圧電基板の弾性波の伝搬方向の線熱膨張係数より小さい線熱膨張係数を有し、前記1または複数のバンプを用い前記圧電基板をフリップチップ実装する実装基板と、を具備し、前記第1共振器は前記複数の直列共振器のうち一部の直列共振器と反共振周波数が異なり、前記一部の直列共振器の少なくとも1つの直列共振器の前記弾性波の伝搬方向には前記1または複数のバンプは設けられていないフィルタである。 The present invention includes a piezoelectric substrate, a plurality of series resonators having an IDT provided on the piezoelectric substrate, and connected in series between an input terminal and an output terminal, and the piezoelectric substrate. One or a plurality of parallel resonators having an IDT and connected in parallel to a line between the input terminal and the output terminal; and provided on the piezoelectric substrate, and being the most of the plurality of series resonators One or a plurality of bumps including a first bump provided in the elastic wave propagation direction of the first resonator which is a series resonator having a high anti-resonance frequency, and a linear thermal expansion coefficient of the piezoelectric substrate in the elastic wave propagation direction A mounting substrate having a smaller linear thermal expansion coefficient and flip-chip mounting the piezoelectric substrate using the one or a plurality of bumps , wherein the first resonator is a part of the plurality of series resonators The antiresonance frequency is different from the series resonator of Serial to the propagation direction of the elastic wave of at least one of the series resonators of the part of the series resonators wherein the one or more bumps is a filter not provided.

本発明は、圧電基板と、前記圧電基板上に設けられたIDTを有し、入力端子と出力端子との間に直列に接続された複数の直列共振器と、前記圧電基板上に設けられたIDTを有し、前記入力端子と前記出力端子との間の線路に対し並列に接続された複数の並列共振器と、前記圧電基板上に設けられ、前記複数の直列共振器のうち最も反共振周波数の高い直列共振器と、前記複数の並列共振器のうち最も共振周波数の低い並列共振器と、である第1共振器の各々の弾性波の伝搬方向に設けられた第1バンプを含む1または複数のバンプと、前記圧電基板の弾性波の伝搬方向の線熱膨張係数より小さい線熱膨張係数を有し、前記1または複数のバンプを用い前記圧電基板をフリップチップ実装する実装基板と、を具備し、前記複数の直列共振器のうち少なくとも1つは他の直列共振器と共振周波数が異なり、前記複数の並列共振器のうち少なくとも1つは他の並列共振器と共振周波数が異なり、前記第1共振器は、前記複数の直列共振器と前記複数の並列共振器とにそれぞれ設けられ、前記複数の直列共振器のうち前記第1共振器以外の直列共振器の前記弾性波の伝搬方向には前記1または複数のバンプはいずれも設けられておらず、前記複数の並列共振器のうち前記第1共振器以外の並列共振器の前記弾性波の伝搬方向には前記1または複数のバンプはいずれも設けられていないフィルタである The present invention includes a piezoelectric substrate, a plurality of series resonators having an IDT provided on the piezoelectric substrate, and connected in series between an input terminal and an output terminal, and the piezoelectric substrate. A plurality of parallel resonators having an IDT and connected in parallel to a line between the input terminal and the output terminal, and provided on the piezoelectric substrate, are most anti-resonant among the plurality of series resonators 1 including a first bump provided in the propagation direction of each elastic wave of the first resonator, which is a series resonator having a high frequency and a parallel resonator having the lowest resonance frequency among the plurality of parallel resonators. Or a plurality of bumps, a mounting substrate having a linear thermal expansion coefficient smaller than the linear thermal expansion coefficient in the propagation direction of the elastic wave of the piezoelectric substrate, and mounting the piezoelectric substrate flip chip using the one or more bumps, A plurality of the series resonators Out at least one different resonant frequency and the second series resonator, at least one of the plurality of parallel resonators have different resonant frequencies and other parallel resonators, the first resonator, the plurality of series The one or the plurality of bumps are provided in the resonator and the plurality of parallel resonators, respectively, and in the propagation direction of the elastic wave of the series resonators other than the first resonator among the plurality of series resonators. not be provided, is a filter that is not provided any said in the first propagation direction of the acoustic wave parallel resonator other than the resonator wherein the one or more bumps of the plurality of parallel resonators .

上記構成において、前記第1バンプは前記第1共振器の前記弾性波の伝搬方向の両側に設けられている構成とすることができる。 The said structure WHEREIN : The said 1st bump can be set as the structure provided in the both sides of the propagation direction of the said elastic wave of the said 1st resonator.

上記構成において、前記第1バンプは、前記第1共振器の開口の弾性波の伝搬方向に設けられている構成とすることができる。 The said structure WHEREIN: The said 1st bump can be set as the structure provided in the propagation direction of the elastic wave of opening of the said 1st resonator.

上記構成において、前記第1バンプと前記第1共振器との距離は、前記1または複数のバンプのうち前記第1共振器以外の第2共振器の弾性波の伝搬方向に設けられた第2バンプと前記第2共振器との距離より小さい構成とすることができる。 In the above configuration, the distance between the first bump and the first resonator is a second distance provided in the propagation direction of the elastic wave of the second resonator other than the first resonator among the one or the plurality of bumps . The distance between the bump and the second resonator can be smaller.

上記構成において、前記第1共振器は、前記1または複数の直列共振器と前記1または複数の並列共振器のうち前記第1共振器以外の第2共振器と弾性波の伝搬方向が異なる構成とすることができる。   In the above configuration, the first resonator has a configuration in which the propagation direction of the elastic wave is different from that of the one or more series resonators and the one or more parallel resonators other than the second resonator other than the first resonator. It can be.

上記構成において、前記第1バンプは、ダミーまたはグランドに接続されている構成とすることができる。 In the above configuration, the first bump may be connected to a dummy or a ground.

本発明は上記フィルタを含むデュプレクサである。   The present invention is a duplexer including the filter.

上記構成において、共通端子と第1端子との間に接続された第1フィルタと、前記第1フィルタの通過帯域より高い通過帯域を有し、前記共通端子と第2端子との間に接続された第2フィルタと、を具備し、前記第1フィルタが前記フィルタのとき、前記第1共振器は直列共振器であり、前記第2フィルタが前記フィルタのとき、前記第1共振器は並列共振器である構成とすることができる。   In the above configuration, the first filter connected between the common terminal and the first terminal, the pass band higher than the pass band of the first filter, and connected between the common terminal and the second terminal. When the first filter is the filter, the first resonator is a series resonator, and when the second filter is the filter, the first resonator is in parallel resonance. It can be set as the device.

本発明によれば、周波数の温度依存性を抑制することができる。   According to the present invention, the temperature dependence of frequency can be suppressed.

図1(a)および図1(b)は、シミュレーションに用いたサンプルの断面図である。FIG. 1A and FIG. 1B are cross-sectional views of samples used for simulation. 図2(a)から図2(d)は、シミュレーションしたサンプルA1からA4およびB1からB4の平面図である。FIGS. 2A to 2D are plan views of simulated samples A1 to A4 and B1 to B4. 図3(a)から図3(c)は、シミュレーションしたサンプルA5からA7およびB5からB7の平面図である。FIGS. 3A to 3C are plan views of simulated samples A5 to A7 and B5 to B7. 図4は、サンプルA1からA7における線熱膨張係数を示す図である。FIG. 4 is a diagram showing linear thermal expansion coefficients in samples A1 to A7. 図5は、サンプルB1からB7における線熱膨張係数を示す図である。FIG. 5 is a diagram showing linear thermal expansion coefficients in samples B1 to B7. 図6は、実施例1に用いられるチップの平面図である。FIG. 6 is a plan view of a chip used in the first embodiment. 図7(a)および図7(b)は、図6のA−A断面図である。7A and 7B are cross-sectional views taken along the line AA in FIG. 図8(a)は、実施例1で用いる共振器の平面図、図8(b)は、図8(a)のA−A断面図である。FIG. 8A is a plan view of the resonator used in the first embodiment, and FIG. 8B is a cross-sectional view taken along line AA of FIG. 図9は、実施例1における各共振器の減衰特性を示す図である。FIG. 9 is a diagram illustrating attenuation characteristics of the resonators according to the first embodiment. 図10は、実施例1の変形例1に用いられるチップの平面図である。FIG. 10 is a plan view of a chip used in the first modification of the first embodiment. 図11は、実施例1の変形例2に用いられるチップの平面図である。FIG. 11 is a plan view of a chip used in the second modification of the first embodiment. 図12は、実施例1の変形例3に用いられるチップの平面図である。FIG. 12 is a plan view of a chip used in the third modification of the first embodiment. 図13は、実施例1の変形例4に用いられるチップの平面図である。FIG. 13 is a plan view of a chip used in the fourth modification of the first embodiment. 図14は、実施例2に係るデュプレクサの回路図である。FIG. 14 is a circuit diagram of a duplexer according to the second embodiment.

周波数の温度係数(TCF:Temperature Coefficient of Frequency)は、線熱膨張係数(TEC:Thermal Expansion Coefficient)と位相速度の温度係数(TCV:Temperature Coefficient of Velocity)との和で定まる。そこで、線熱膨張係数に着目した。バンプ等の突起電極を用い、周波数の温度係数を0に近づける(すなわち絶対値を小さくする)ことを検討した。   The temperature coefficient of frequency (TCF) is determined by the sum of the coefficient of linear thermal expansion (TEC) and the temperature coefficient of phase velocity (TCV: Temperature Coefficient of Velocity). Therefore, attention was paid to the linear thermal expansion coefficient. Using protruding electrodes such as bumps, the temperature coefficient of the frequency was approached to 0 (that is, the absolute value was reduced).

図1(a)および図1(b)は、シミュレーションに用いたサンプルの断面図である。図1(a)に示すように、サンプルAでは、チップ11は主に圧電基板10を備えている。実装基板20上にチップ11がバンプ22を用いフリップチップ実装されている。バンプ22と実装基板20とは、互いに接合されている。圧電基板10の厚さは厚さT11である。図1(b)に示すように、サンプルBでは、チップ11は主に圧電基板10および支持基板28を備えている。圧電基板10は支持基板28の上面(図1(b)では下面)に貼り付けられている。圧電基板10および支持基板28の厚さはそれぞれT12およびT13である。その他の構成は、サンプルAと同じであり、説明を省略する。   FIG. 1A and FIG. 1B are cross-sectional views of samples used for simulation. As shown in FIG. 1A, in the sample A, the chip 11 mainly includes a piezoelectric substrate 10. The chip 11 is flip-chip mounted on the mounting substrate 20 using bumps 22. The bump 22 and the mounting substrate 20 are bonded to each other. The thickness of the piezoelectric substrate 10 is the thickness T11. As shown in FIG. 1B, in the sample B, the chip 11 mainly includes a piezoelectric substrate 10 and a support substrate 28. The piezoelectric substrate 10 is attached to the upper surface (the lower surface in FIG. 1B) of the support substrate 28. The thicknesses of the piezoelectric substrate 10 and the support substrate 28 are T12 and T13, respectively. Other configurations are the same as those of the sample A, and a description thereof will be omitted.

サンプルAおよびBについて、以下のサンプルA1からA7、およびサンプルB1からB7の線熱膨張係数をシミュレーションした。図2(a)から図3(c)は、シミュレーションしたサンプルA1からA7およびB1からB7の平面図である。図2(a)に示すように、チップ11は、長さL1の短辺および長さL2の長辺を有する。チップ11の短辺方向をX方向、長辺方向をY方向、チップ11上面の法線方向をZ方向とする。なお、X方向、Y方向およびZ方向は圧電基板10の結晶方位のX軸方向、Y軸方向およびZ軸方向とは必ずしも一致しない。領域23は、他のサンプルでバンプ22を形成しているが、このサンプルではバンプ22を形成していない領域である。線熱膨張係数をシミュレーションするためのポイントは、チップ11の中心のポイント50aと、中心から−X方向に距離L3のポイント50bと、中心から+X方向に距離L3のポイント50cである。ポイント50aから50cは、圧電基板10上に形成されたIDTを想定している。サンプルA1およびB1では、チップ11上面にバンプは形成されていない。   For samples A and B, the linear thermal expansion coefficients of the following samples A1 to A7 and samples B1 to B7 were simulated. FIGS. 2A to 3C are plan views of simulated samples A1 to A7 and B1 to B7. As shown in FIG. 2A, the chip 11 has a short side with a length L1 and a long side with a length L2. The short side direction of the chip 11 is the X direction, the long side direction is the Y direction, and the normal direction of the top surface of the chip 11 is the Z direction. The X direction, the Y direction, and the Z direction do not necessarily match the X axis direction, the Y axis direction, and the Z axis direction of the crystal orientation of the piezoelectric substrate 10. The region 23 is a region where the bumps 22 are formed with other samples, but the bumps 22 are not formed with this sample. The points for simulating the linear thermal expansion coefficient are a point 50a at the center of the chip 11, a point 50b at a distance L3 in the −X direction from the center, and a point 50c at a distance L3 in the + X direction from the center. Points 50 a to 50 c are assumed to be IDTs formed on the piezoelectric substrate 10. In samples A1 and B1, bumps are not formed on the upper surface of the chip 11.

図2(b)に示すように、サンプルA2およびB2では、バンプ22が形成されている。バンプ22は、ポイント50aから50cの周辺には設けられていない。その他の構成は、図2(a)と同じであり説明を省略する。図2(c)に示すように、サンプルA3およびB3では、ポイント50bの−X方向に距離L4の位置にバンプ22aが設けられている。ポイント50cの+X方向にはバンプは設けられていない。その他の構成は、図2(b)と同じであり説明を省略する。図2(d)に示すように、サンプルA4およびB4では、ポイント50cの+X方向に距離L4の位置にバンプ22bが設けられている。ポイント50bの−X方向にはバンプは設けられていない。その他の構成は、図2(b)と同じであり説明を省略する。   As shown in FIG. 2B, bumps 22 are formed in samples A2 and B2. The bump 22 is not provided around the points 50a to 50c. Other configurations are the same as those in FIG. As shown in FIG. 2C, in the samples A3 and B3, the bump 22a is provided at the position of the distance L4 in the −X direction of the point 50b. Bumps are not provided in the + X direction of the point 50c. Other configurations are the same as those in FIG. As shown in FIG. 2D, in the samples A4 and B4, the bump 22b is provided at the position of the distance L4 in the + X direction of the point 50c. Bumps are not provided in the −X direction of the point 50b. Other configurations are the same as those in FIG.

図3(a)に示すように、サンプルA5およびB5では、ポイント50bの−X方向に距離L4および−Y方向に距離L5の位置にバンプ22aが設けられている。ポイント50cの+X方向に距離L4および−Y方向に距離L5の位置にバンプ22bが設けられている。その他の構成は、図2(b)と同じであり説明を省略する。図3(b)に示すように、サンプルA6およびB6では、ポイント50bの−X方向に距離L4および−Y方向に距離L6の位置にバンプ22aが設けられている。ポイント50cの+X方向に距離L4および−Y方向に距離L6の位置にバンプ22bが設けられている。その他の構成は、図2(b)と同じであり説明を省略する。図3(c)に示すように、サンプルA7およびB7では、ポイント50bの−X方向に距離L4の位置にバンプ22aが設けられている。ポイント50cの+X方向に距離L4の位置にバンプ22bが設けられている。その他の構成は、図2(b)と同じであり説明を省略する。   As shown in FIG. 3A, in the samples A5 and B5, the bump 22a is provided at the position of the distance L4 in the −X direction and the distance L5 in the −Y direction of the point 50b. A bump 22b is provided at a position of a distance L4 in the + X direction and a distance L5 in the -Y direction of the point 50c. Other configurations are the same as those in FIG. As shown in FIG. 3B, in the samples A6 and B6, the bump 22a is provided at the position of the distance L4 in the −X direction and the distance L6 in the −Y direction of the point 50b. A bump 22b is provided at a position of a distance L4 in the + X direction and a distance L6 in the -Y direction of the point 50c. Other configurations are the same as those in FIG. As shown in FIG. 3C, in the samples A7 and B7, the bump 22a is provided at the position of the distance L4 in the −X direction of the point 50b. A bump 22b is provided at a distance L4 in the + X direction of the point 50c. Other configurations are the same as those in FIG.

シミュレーションの条件を以下に示す。
圧電基板10:42°回転YカットX伝搬タンタル酸リチウム基板
ヤング率 :254Gpa
ポアソン比:0.21
線熱膨張係数:16.1ppm/℃(X方向)、9.5ppm(Y方向)/℃、10.7ppm/℃(Z方向)
支持基板28:サファイア基板
ヤング率:470GPa
ポアソン比:0.245
線熱膨張係数:7.35ppm/℃
サンプルAの圧電基板10の厚さT11:0.28mm
サンプルBの圧電基板10の厚さT12:0.03mm
サンプルBの支持基板28の厚さT13:0.25mm
チップ11の短辺の長さL1:0.88mm
チップ11の長辺の長さL2:1.03mm
実装基板20の線熱膨張係数:0ppm/℃
バンプ22:Au層(膜厚:12.5μm)
バンプ22の径:75μm
距離L3:0.165mm
距離L4:0.1475mm
距離L5:0.10mm
距離L6:0.05mm
The simulation conditions are shown below.
Piezoelectric substrate 10: 42 ° rotation Y-cut X-propagation lithium tantalate substrate Young's modulus: 254 Gpa
Poisson's ratio: 0.21
Linear thermal expansion coefficient: 16.1 ppm / ° C. (X direction), 9.5 ppm (Y direction) / ° C., 10.7 ppm / ° C. (Z direction)
Support substrate 28: Sapphire substrate Young's modulus: 470 GPa
Poisson's ratio: 0.245
Linear thermal expansion coefficient: 7.35 ppm / ° C
Thickness T11 of piezoelectric substrate 10 of sample A: 0.28 mm
Thickness T12 of sample B piezoelectric substrate 10: 0.03 mm
Thickness T13 of support substrate 28 of sample B: 0.25 mm
Chip 11 short side length L1: 0.88 mm
Long side length L2 of chip 11: 1.03 mm
Linear thermal expansion coefficient of the mounting substrate 20: 0 ppm / ° C.
Bump 22: Au layer (film thickness: 12.5 μm)
Bump 22 diameter: 75 μm
Distance L3: 0.165mm
Distance L4: 0.1475mm
Distance L5: 0.10mm
Distance L6: 0.05mm

温度を−40℃から125℃に変化させ、ポイント50aから50cの距離の変化から線熱膨張係数をシミュレーションした。図4は、サンプルA1からA7における線熱膨張係数を示す図である。各サンプルの線熱膨張係数を以下に示す。
サンプルA1:16.10ppm/℃
サンプルA2:15.35ppm/℃
サンプルA3:14.47ppm/℃
サンプルA4:13.98ppm/℃
サンプルA5:13.12ppm/℃
サンプルA6:12.83ppm/℃
サンプルA7:12.61ppm/℃
The temperature was changed from −40 ° C. to 125 ° C., and the linear thermal expansion coefficient was simulated from the change in the distance from the points 50a to 50c. FIG. 4 is a diagram showing linear thermal expansion coefficients in samples A1 to A7. The linear thermal expansion coefficient of each sample is shown below.
Sample A1: 16.10 ppm / ° C
Sample A2: 15.35 ppm / ° C
Sample A3: 14.47 ppm / ° C
Sample A4: 13.98 ppm / ° C
Sample A5: 13.12 ppm / ° C
Sample A6: 12.83 ppm / ° C
Sample A7: 12.61 ppm / ° C

図4に示すように、バンプ22が設けられていないサンプルA1の線熱膨張係数は圧電基板10のX方向の線熱膨張係数となる。サンプルA2のように、バンプ22が形成されると、線熱膨張係数はサンプルA1より若干小さくなる。サンプルA3およびA4のように、バンプ22aおよび22bのいずれかが、ポイント50bおよび50cのX方向に設けられると、線熱膨張係数がサンプルA2より小さくなる。サンプルA3とA4で線熱膨張係数が異なるのは、バンプ22aおよび22b以外のバンプ22の配置がX方向に対称でないためと考えられる。サンプルA5からA7のように、バンプ22aおよび22bの両方が設けられると、線熱膨張係数は、サンプルA3およびA4より小さくなる。サンプルA5およびA6のように、バンプ22aおよび22bはポイント50bおよび50cのX方向からY方向にずれて設けられていてもよい。バンプ22aおよび22bのY方向のずれ(距離L5およびL6)が小さい方が線熱膨張係数は小さくなる。   As shown in FIG. 4, the linear thermal expansion coefficient of the sample A <b> 1 where the bumps 22 are not provided is the linear thermal expansion coefficient in the X direction of the piezoelectric substrate 10. When the bump 22 is formed as in the sample A2, the linear thermal expansion coefficient is slightly smaller than that in the sample A1. When any of the bumps 22a and 22b is provided in the X direction of the points 50b and 50c like the samples A3 and A4, the linear thermal expansion coefficient is smaller than that of the sample A2. The reason why the samples A3 and A4 have different linear thermal expansion coefficients is considered because the arrangement of the bumps 22 other than the bumps 22a and 22b is not symmetrical in the X direction. When both the bumps 22a and 22b are provided as in the samples A5 to A7, the linear thermal expansion coefficient is smaller than those of the samples A3 and A4. Like the samples A5 and A6, the bumps 22a and 22b may be provided so as to be shifted in the Y direction from the X direction of the points 50b and 50c. The linear thermal expansion coefficient becomes smaller as the deviation in the Y direction (distances L5 and L6) of the bumps 22a and 22b is smaller.

図5は、サンプルB1からB7における線熱膨張係数を示す図である。各サンプルの線熱膨張係数を以下に示す。
サンプルB1:9.55ppm/℃
サンプルB2:9.31ppm/℃
サンプルB3:8.95ppm/℃
サンプルB4:8.65ppm/℃
サンプルB5:8.30ppm/℃
サンプルB6:8.17ppm/℃
サンプルB7:8.08ppm/℃
FIG. 5 is a diagram showing linear thermal expansion coefficients in samples B1 to B7. The linear thermal expansion coefficient of each sample is shown below.
Sample B1: 9.55 ppm / ° C
Sample B2: 9.31 ppm / ° C
Sample B3: 8.95 ppm / ° C
Sample B4: 8.65 ppm / ° C
Sample B5: 8.30 ppm / ° C
Sample B6: 8.17 ppm / ° C
Sample B7: 8.08 ppm / ° C

図5に示すように、サンプルB1からB7は、サンプルA1からA7に比べ線熱膨張係数が小さい。これは、支持基板28の線熱膨張係数が圧電基板10より小さいためである。すなわち、支持基板28により、圧電基板10の表面の熱による伸縮が抑制されるためである。サンプルB1からB7の線熱膨張係数の傾向はサンプルA1からA7と同じである。   As shown in FIG. 5, samples B1 to B7 have a smaller linear thermal expansion coefficient than samples A1 to A7. This is because the linear thermal expansion coefficient of the support substrate 28 is smaller than that of the piezoelectric substrate 10. That is, the support substrate 28 suppresses expansion and contraction of the surface of the piezoelectric substrate 10 due to heat. The tendency of the linear thermal expansion coefficient of samples B1 to B7 is the same as that of samples A1 to A7.

以上のシミュレーション結果に基づき、実施例として、通過帯域の温度依存性の小さいフィルタを有する弾性波デバイスについて説明する。   Based on the above simulation results, an acoustic wave device having a filter with a small temperature dependence of the passband will be described as an example.

図6は、実施例1に用いられるチップの平面図である。図7(a)および図7(b)は、図6のA−A断面図である。図7(a)は、支持基板が設けられていない例であり、図7(b)は、支持基板28上に圧電基板10が貼り付けられた例である。図6および図7(a)に示すように、チップ11において、圧電基板10上に1または複数の直列共振器S1からS4、1または複数の並列共振器P1からP3、配線34および1または複数のバンプ22が設けられている。各共振器は、IDT30とIDT30の両側に設けられた反射器32を備えている。バンプ22は、入力バンプT1、出力バンプT2、グランドバンプTg、バンプ22aおよび22bを含む。チップ11はバンプ22を用い実装基板20にフリップチップ実装(またはフェースダウン実装)されている。これにより、入力バンプT1、出力バンプT2およびグランドバンプTgは、実装基板20上に形成された電極パッド等に電気的に接続される。配線34は、各共振器間、および各共振器とバンプ22間を電気的に接続する。配線34は、Cu(銅)膜、Al(アルミニウム)膜またはAu(金)膜等の金属膜であり、金属膜18(図8(b)参照)を含んでもよい。突起電極であるバンプ22はスタッドAuバンプ、めっき法により形成されたCuピラー、またはAuSn、SnAgCuもしくはSnAg等のはんだボール等でもよい   FIG. 6 is a plan view of a chip used in the first embodiment. 7A and 7B are cross-sectional views taken along the line AA in FIG. FIG. 7A is an example in which the support substrate is not provided, and FIG. 7B is an example in which the piezoelectric substrate 10 is attached on the support substrate 28. As shown in FIGS. 6 and 7A, in the chip 11, one or more series resonators S1 to S4, one or more parallel resonators P1 to P3, wirings 34 and one or more on the piezoelectric substrate 10 are provided. Bumps 22 are provided. Each resonator includes an IDT 30 and reflectors 32 provided on both sides of the IDT 30. The bump 22 includes an input bump T1, an output bump T2, a ground bump Tg, and bumps 22a and 22b. The chip 11 is flip-chip mounted (or face-down mounted) on the mounting substrate 20 using bumps 22. Thereby, the input bump T1, the output bump T2, and the ground bump Tg are electrically connected to an electrode pad or the like formed on the mounting substrate 20. The wiring 34 electrically connects each resonator and between each resonator and the bump 22. The wiring 34 is a metal film such as a Cu (copper) film, an Al (aluminum) film, or an Au (gold) film, and may include the metal film 18 (see FIG. 8B). The bumps 22 that are protruding electrodes may be stud Au bumps, Cu pillars formed by plating, or solder balls such as AuSn, SnAgCu, or SnAg.

直列共振器S1からS4は、入力バンプT1(すなわち入力端子)と出力バンプT2(すなわち出力端子)との間に、配線34を介し直列に接続されている。並列共振器P1からP3は、入力バンプT1と出力バンプT2との間の線路に対し、配線34を介し並列に接続されている。このように、直列共振器S1からS4および並列共振器P1からP3はラダー型フィルタとして機能する。直列共振器S3および並列共振器P2のX方向(弾性波の伝搬方向)の両側にバンプ22aおよび22bが形成されている。   The series resonators S1 to S4 are connected in series via the wiring 34 between the input bump T1 (ie, input terminal) and the output bump T2 (ie, output terminal). The parallel resonators P1 to P3 are connected in parallel via the wiring 34 to the line between the input bump T1 and the output bump T2. Thus, the series resonators S1 to S4 and the parallel resonators P1 to P3 function as a ladder type filter. Bumps 22a and 22b are formed on both sides of the series resonator S3 and the parallel resonator P2 in the X direction (acoustic wave propagation direction).

図8(a)は、実施例1で用いる共振器の平面図、図8(b)は、図8(a)のA−A断面図である。図8(a)および図8(b)に示すように、1ポート共振器では、圧電基板10上にIDT30および反射器32が形成されている。圧電基板10は、例えばニオブ酸リチウム基板またはタンタル酸リチウム基板である。IDT30および反射器32は、圧電基板10に形成された金属膜18により形成される。金属膜18は例えばCu(銅)膜またはAl(アルミニウム)膜である。IDT30は、対向する一対の櫛型電極16を備える。櫛型電極16は、複数の電極指12と、複数の電極指12が接続されたバスバー14を備える。一対の櫛型電極16は、電極指12がほぼ互い違いとなるように、対向して設けられている。IDT30は主に電極指12の配列方向(X方向)に伝搬する弾性波を励振する。弾性波は反射器32により反射される。櫛型電極16における電極指12のピッチは櫛型電極16が励振する弾性波の波長λにほぼ相当する。   FIG. 8A is a plan view of the resonator used in the first embodiment, and FIG. 8B is a cross-sectional view taken along line AA of FIG. As shown in FIGS. 8A and 8B, in the 1-port resonator, the IDT 30 and the reflector 32 are formed on the piezoelectric substrate 10. The piezoelectric substrate 10 is, for example, a lithium niobate substrate or a lithium tantalate substrate. The IDT 30 and the reflector 32 are formed by the metal film 18 formed on the piezoelectric substrate 10. The metal film 18 is, for example, a Cu (copper) film or an Al (aluminum) film. The IDT 30 includes a pair of opposing comb electrodes 16. The comb electrode 16 includes a plurality of electrode fingers 12 and a bus bar 14 to which the plurality of electrode fingers 12 are connected. The pair of comb-shaped electrodes 16 are provided facing each other such that the electrode fingers 12 are substantially staggered. The IDT 30 mainly excites an elastic wave propagating in the arrangement direction (X direction) of the electrode fingers 12. The elastic wave is reflected by the reflector 32. The pitch of the electrode fingers 12 in the comb electrode 16 substantially corresponds to the wavelength λ of the elastic wave excited by the comb electrode 16.

図9は、実施例1における各共振器の減衰特性を示す図である。図9に示すように、ラダー型フィルタの通過帯域の高周波側の減衰極は、直列共振器S1からS4の反共振点により形成される。通過帯域の低周波側の減衰極は、並列共振器P1からP3の共振点により形成される。通過帯域の高周波側のスカート特性に最も影響するのは直列共振器のうち反共振周波数の最も高い直列共振器S3である。通過帯域の低周波側のスカート特性に最も影響するのは並列共振器のうち共振周波数の最も低い並列共振器P2である。通過帯域の温度依存性を抑制するためには、直列共振器S3および並列共振器P2の温度依存性を小さくすることが有効である。   FIG. 9 is a diagram illustrating attenuation characteristics of the resonators according to the first embodiment. As shown in FIG. 9, the attenuation pole on the high frequency side of the pass band of the ladder filter is formed by the antiresonance points of the series resonators S1 to S4. The attenuation pole on the low frequency side of the pass band is formed by the resonance points of the parallel resonators P1 to P3. The series resonator S3 having the highest anti-resonance frequency among the series resonators has the greatest influence on the skirt characteristic on the high frequency side of the pass band. The parallel resonator P2 having the lowest resonance frequency among the parallel resonators has the most influence on the skirt characteristic on the low frequency side of the pass band. In order to suppress the temperature dependence of the passband, it is effective to reduce the temperature dependence of the series resonator S3 and the parallel resonator P2.

そこで、図6のように、直列共振器S3および並列共振器P2のそれぞれのX方向の両側にバンプ22aおよび22bを設ける。これにより、サンプルA7およびB7と同様に、直列共振器S3および並列共振器P2における線熱膨張係数が小さくなる。直列共振器S3および並列共振器P2のTCFが抑制される。よって、通過特性のスカート特性の温度依存が小さくなり、通過地域の温度依存が小さくなる。   Therefore, as shown in FIG. 6, bumps 22a and 22b are provided on both sides in the X direction of each of the series resonator S3 and the parallel resonator P2. Thereby, like the samples A7 and B7, the linear thermal expansion coefficients in the series resonator S3 and the parallel resonator P2 are reduced. The TCF of the series resonator S3 and the parallel resonator P2 is suppressed. Therefore, the temperature dependence of the skirt characteristic of the passage characteristic is reduced, and the temperature dependence of the passage area is reduced.

反共振周波数と共振周波数との間隔は共振器によって変わらない。よって、直列共振器S3は直列共振器S1からS4のうち共振周波数の最も高い直列共振器ともいえる。また、並列共振器P2は並列共振器P1からP3のうち反共振周波数の最も低い並列共振器ともいえる。   The interval between the antiresonance frequency and the resonance frequency does not change depending on the resonator. Therefore, the series resonator S3 can be said to be the series resonator having the highest resonance frequency among the series resonators S1 to S4. The parallel resonator P2 can be said to be the parallel resonator having the lowest antiresonance frequency among the parallel resonators P1 to P3.

サンプルA1からA7およびB1からB7を用いた実験では実装基板20の線熱膨張係数を0と仮定した。実施例1では、圧電基板10のX方向の線熱膨張係数より小さい線熱膨張係数を有する実装基板20を用いる。例えば、タンタル酸リチウム基板のX方向の線熱膨張係数は16.1ppm/℃である。そこで、実装基板20としてセラミックスを用いる。例えばアルミナを用いたファインセラミックスの線熱膨張係数は7.2ppm/℃である。これにより、共振器における線熱膨張係数を小さくすることができる。実装基板20として、樹脂等の有機材料を用いてもよい。   In the experiment using samples A1 to A7 and B1 to B7, the linear thermal expansion coefficient of the mounting substrate 20 was assumed to be zero. In the first embodiment, the mounting substrate 20 having a linear thermal expansion coefficient smaller than the linear thermal expansion coefficient in the X direction of the piezoelectric substrate 10 is used. For example, the linear thermal expansion coefficient in the X direction of the lithium tantalate substrate is 16.1 ppm / ° C. Therefore, ceramics are used as the mounting substrate 20. For example, the linear thermal expansion coefficient of fine ceramics using alumina is 7.2 ppm / ° C. Thereby, the linear thermal expansion coefficient in a resonator can be made small. As the mounting substrate 20, an organic material such as a resin may be used.

図7(b)の例では、圧電基板10が支持基板28に接合されている。その他の構成は図7(a)と同じであり説明を省略する。支持基板28上に圧電基板10を貼り付けた場合、実装基板20の線熱膨張係数は圧電基板10の線熱膨張係数より小さければ効果があるが、支持基板28の線熱膨張係数より小さいことが好ましい。   In the example of FIG. 7B, the piezoelectric substrate 10 is bonded to the support substrate 28. Other configurations are the same as those in FIG. When the piezoelectric substrate 10 is pasted on the support substrate 28, it is effective if the linear thermal expansion coefficient of the mounting substrate 20 is smaller than the linear thermal expansion coefficient of the piezoelectric substrate 10, but smaller than the linear thermal expansion coefficient of the support substrate 28. Is preferred.

実施例1によれば、圧電基板10上であって、複数の直列共振器S1からS4のうち最も反共振周波数の高い直列共振器S3(第1共振器)の弾性波の伝搬方向にバンプ22aおよび22bを設ける。複数の並列共振器P1からP3のうち最も共振周波数の低い並列共振器P2(第1共振器)の弾性波の伝搬方向にバンプ22aおよび22bを設ける。これにより、通過帯域の温度特性を抑制できる。バンプ22aおよび22bは、直列共振器S3および並列共振器P2の少なくとも一方に設けられていればよい。   According to the first embodiment, the bump 22a is formed on the piezoelectric substrate 10 in the elastic wave propagation direction of the series resonator S3 (first resonator) having the highest antiresonance frequency among the plurality of series resonators S1 to S4. And 22b are provided. Bumps 22a and 22b are provided in the elastic wave propagation direction of the parallel resonator P2 (first resonator) having the lowest resonance frequency among the plurality of parallel resonators P1 to P3. Thereby, the temperature characteristic of a pass band can be suppressed. The bumps 22a and 22b may be provided on at least one of the series resonator S3 and the parallel resonator P2.

直列共振器S1からS4の反共振周波数は全て同じでもよい。この場合、バンプ22aおよび22bは直列共振器S1からS4の少なくとも1つのX方向に設けられていればよい。また、並列共振器P1からP3の共振周波数は全て同じでもよい。この場合、バンプ22aおよび22bは並列共振器P1からP3の少なくとも1つのX方向に設けられていればよい。   The antiresonance frequencies of the series resonators S1 to S4 may all be the same. In this case, the bumps 22a and 22b may be provided in at least one X direction of the series resonators S1 to S4. Further, the resonance frequencies of the parallel resonators P1 to P3 may all be the same. In this case, the bumps 22a and 22b may be provided in at least one X direction of the parallel resonators P1 to P3.

直列共振器S1からS4のうち少なくとも1つは他の直列共振器と反共振周波数が異なっていてもよい。この場合、バンプ22aおよび22bは最も反共振周波数の高い直列共振器S3のX方向に設けられていればよい。並列共振器P1からP3のうち少なくとも1つは他の並列共振器と共振周波数が異なっていてもよい。この場合、バンプ22aおよび22bは最も共振周波数の低い並列共振器P2のX方向に設けられていればよい。   At least one of the series resonators S1 to S4 may have a different antiresonance frequency from the other series resonators. In this case, the bumps 22a and 22b may be provided in the X direction of the series resonator S3 having the highest antiresonance frequency. At least one of the parallel resonators P1 to P3 may have a resonance frequency different from that of the other parallel resonators. In this case, the bumps 22a and 22b may be provided in the X direction of the parallel resonator P2 having the lowest resonance frequency.

直列共振器S1からS4のうち一部の直列共振器S1、S2またはS4のX方向にはバンプ22aおよび22bは設けなくてもよい。並列共振器P1からP3のうち一部の並列共振器P1およびP2のX方向にはバンプ22aおよび22bは設けなくてもよい。これらにより、バンプ22の数を減らすことができる。よって、チップ11の面積を小さくできる。   The bumps 22a and 22b may not be provided in the X direction of some of the series resonators S1, S2, or S4 among the series resonators S1 to S4. The bumps 22a and 22b may not be provided in the X direction of some of the parallel resonators P1 and P2 among the parallel resonators P1 to P3. As a result, the number of bumps 22 can be reduced. Therefore, the area of the chip 11 can be reduced.

反共振周波数の高い直列共振器S3と最も共振周波数の低い並列共振器P2との両方にバンプ22aおよび22bが設けられている場合、直列共振器S3以外の直列共振器S1、S2およびS4の弾性波の伝搬方向にはバンプ22aおよび22bを設けず、並列共振器P2以外の並列共振器P1およびP3の弾性波の伝搬方向にはバンプ22aおよび22bを設けないことが好ましい。これにより、通過地域の温度依存が小さくなり、かつチップ11の面積を小さくできる。   When the bumps 22a and 22b are provided on both the series resonator S3 having a high anti-resonance frequency and the parallel resonator P2 having the lowest resonance frequency, the elasticity of the series resonators S1, S2, and S4 other than the series resonator S3 is provided. It is preferable not to provide the bumps 22a and 22b in the wave propagation direction and to provide the bumps 22a and 22b in the elastic wave propagation direction of the parallel resonators P1 and P3 other than the parallel resonator P2. Thereby, the temperature dependence of the passing area is reduced, and the area of the chip 11 can be reduced.

サンプルA3、A4、B3およびB4のように、バンプ22aおよび22bはいずれか一方のみが設けられていてもよい。サンプルA7およびB7のように、より線熱膨張係数を小さくするため、バンプ22aおよび22bは直列共振器S3および並列共振器P2のX方向の両側に設けられていることが好ましい。   As in the samples A3, A4, B3, and B4, only one of the bumps 22a and 22b may be provided. As in the samples A7 and B7, the bumps 22a and 22b are preferably provided on both sides of the series resonator S3 and the parallel resonator P2 in the X direction in order to reduce the linear thermal expansion coefficient.

バンプ22aおよび22bは、並列共振器P2に対応するバンプ22bのようにグランドバンプでもよい。バンプ22aおよび22bは、他のバンプ22aおよび22bのようにダミーバンプでもよい。グランドバンプはグランドに電気的に接続されるバンプである。グランドバンプとグランドとの間にグランド配線が設けられている。熱は配線を介し伝導しやすい。そこで、バンプ22aおよび22bの少なくとも1つをグランドバンプとすることで、放熱性を高めることができる。ダミーバンプは、グランド配線または信号配線と接続されておらず、電気的にフローティングである。よって、バンプ22aおよび22bの少なくとも1つをダミーとすることで、バンプと共振器等の干渉を抑制できる。   The bumps 22a and 22b may be ground bumps like the bump 22b corresponding to the parallel resonator P2. The bumps 22a and 22b may be dummy bumps like the other bumps 22a and 22b. The ground bump is a bump electrically connected to the ground. A ground wiring is provided between the ground bump and the ground. Heat is easily conducted through the wiring. Therefore, heat dissipation can be improved by using at least one of the bumps 22a and 22b as a ground bump. The dummy bump is not connected to the ground wiring or the signal wiring and is electrically floating. Therefore, by making at least one of the bumps 22a and 22b a dummy, interference between the bump and the resonator can be suppressed.

(実施例1の変形例1)
図10は、実施例1の変形例1に用いられるチップの平面図である。図10に示すように、直列共振器S3および並列共振器P2に加え、並列共振器P3のX方向にもバンプ22bが設けられている。直列共振器S3と並列共振器P3はバンプ22bを共有している。その他の構成は、実施例1と同じであり説明を省略する。
(Modification 1 of Example 1)
FIG. 10 is a plan view of a chip used in the first modification of the first embodiment. As shown in FIG. 10, in addition to the series resonator S3 and the parallel resonator P2, bumps 22b are also provided in the X direction of the parallel resonator P3. The series resonator S3 and the parallel resonator P3 share the bump 22b. Other configurations are the same as those in the first embodiment, and a description thereof is omitted.

実施例1の変形例1のよう、バンプ22aおよび22bは、並列共振器P1からP3のうち複数の並列共振器P2およびP3に設けられていてもよい。直列共振器においても複数の直列共振器にバンプ22aおよび22bが設けられていてもよい。また、複数の共振器でバンプ22aまたは22bを共有してもよい。   As in the first modification of the first embodiment, the bumps 22a and 22b may be provided in a plurality of parallel resonators P2 and P3 among the parallel resonators P1 to P3. Also in the series resonator, bumps 22a and 22b may be provided on a plurality of series resonators. Further, the bump 22a or 22b may be shared by a plurality of resonators.

(実施例1の変形例2)
図11は、実施例1の変形例2に用いられるチップの平面図である。図11に示すように、直列共振器S3および並列共振器P2のX方向に延伸する中線54に対しバンプ22aおよび22bが−Y方向にシフトして設けられている。その他の構成は実施例1と同じであり、説明を省略する。
(Modification 2 of Example 1)
FIG. 11 is a plan view of a chip used in the second modification of the first embodiment. As shown in FIG. 11, bumps 22 a and 22 b are provided by shifting in the −Y direction with respect to the middle line 54 extending in the X direction of the series resonator S <b> 3 and the parallel resonator P <b> 2. Other configurations are the same as those of the first embodiment, and the description thereof is omitted.

サンプルA5、A6、B5およびB6のように、バンプ22aおよび22bは、共振器の中心線からY方向にずれていてもよい。平面視においてバンプ22aおよび22bの少なくとも一部はX方向からみて共振器と重なることが好ましい。また、バンプ22aおよび22bの少なくとも一部はX方向からみて共振器の開口(IDTにおいて電極指が重なる領域)と重なることがより好ましい。さらに、バンプ22aおよび22bの少なくとも一部は共振器のX方向に延伸する中心線と重なることがさらに好ましい。   Like the samples A5, A6, B5, and B6, the bumps 22a and 22b may be shifted in the Y direction from the center line of the resonator. It is preferable that at least a part of the bumps 22a and 22b overlap with the resonator when viewed from the X direction in plan view. Further, it is more preferable that at least a part of the bumps 22a and 22b overlap with the opening of the resonator (a region where electrode fingers overlap in the IDT) when viewed from the X direction. Furthermore, it is more preferable that at least a part of the bumps 22a and 22b overlap with a center line extending in the X direction of the resonator.

(実施例1の変形例3)
図12は、実施例1の変形例3に用いられるチップの平面図である。図12に示すように、直列共振器S3のX方向に位置するバンプ22aおよび22bの平面視形状は楕円形である。並列共振器P2のX方向に位置するバンプ22aおよび22bの平面視形状は矩形である。その他の構成は実施例1と同じであり、説明を省略する。
(Modification 3 of Example 1)
FIG. 12 is a plan view of a chip used in the third modification of the first embodiment. As shown in FIG. 12, the planar view shapes of the bumps 22a and 22b located in the X direction of the series resonator S3 are elliptical. The bumps 22a and 22b located in the X direction of the parallel resonator P2 have a rectangular shape in plan view. Other configurations are the same as those of the first embodiment, and the description thereof is omitted.

実施例1の変形例3のように、バンプの形状は任意に設定できる。バンプ22aおよび22bをスタッドバンプすると、平面視形状は円状となる。はんだボールを用いると、バンプ22aおよび22bは球状となる。メッキバンプを用いると、平面視の形状を任意にすることができる。   As in the third modification of the first embodiment, the shape of the bump can be arbitrarily set. When the bumps 22a and 22b are stud bumps, the shape in plan view is circular. When solder balls are used, the bumps 22a and 22b are spherical. When the plated bump is used, the shape in plan view can be made arbitrary.

(実施例1の変形例4)
図13は、実施例1の変形例4に用いられるチップの平面図である。図13に示すように、並列共振器P3の弾性波の伝搬方向はY方向である。並列共振器P3のY方向にバンプ22aおよび22bが設けられている。その他の構成は実施例1と同じであり説明を省略する。
(Modification 4 of Example 1)
FIG. 13 is a plan view of a chip used in the fourth modification of the first embodiment. As shown in FIG. 13, the propagation direction of the elastic wave of the parallel resonator P3 is the Y direction. Bumps 22a and 22b are provided in the Y direction of the parallel resonator P3. Other configurations are the same as those of the first embodiment, and the description thereof is omitted.

実施例1の変形例4のように、共振器の少なくとも1つは弾性波の伝搬方向が異なっていてもよい。YカットX伝搬タンタル酸リチウム基板を用いると、圧電基板10の上面のうちX方向(X軸方向)の線熱膨張係数が最も大きい。例えば、並列共振器P3が並列共振器P1からP3のうち最も共振周波数が低いとき、並列共振器P3の弾性波の伝搬方向をY方向とすると、線熱膨張係数が小さくなる。さらに、共振器のY方向にバンプ22aおよび22bを設ける。これにより、線熱膨張係数がより小さくなる。このように、より周波数の温度依存性を小さくする共振器(例えば並列共振器P3)の弾性波の伝搬方向を、直列共振器S1からS4および並列共振器P1およびP3のうち並列共振器P3以外の共振器(第2共振器)と異ならせ、かつバンプ22aおよび22bを設けてもよい。   As in the fourth modification of the first embodiment, at least one of the resonators may have a different propagation direction of the elastic wave. When a Y-cut X-propagating lithium tantalate substrate is used, the linear thermal expansion coefficient in the X direction (X-axis direction) of the upper surface of the piezoelectric substrate 10 is the largest. For example, when the parallel resonator P3 has the lowest resonance frequency among the parallel resonators P1 to P3, if the propagation direction of the elastic wave of the parallel resonator P3 is the Y direction, the linear thermal expansion coefficient becomes small. Further, bumps 22a and 22b are provided in the Y direction of the resonator. Thereby, a linear thermal expansion coefficient becomes smaller. As described above, the propagation direction of the elastic wave of the resonator (for example, the parallel resonator P3) that reduces the temperature dependence of the frequency is set to the series resonators S1 to S4 and the parallel resonators P1 and P3 other than the parallel resonator P3. And the bumps 22a and 22b may be provided.

バンプ22aおよび22bは、温度依存性を抑制する共振器に最も近いことが好ましい。すなわち、反共振周波数の最も高い直列共振器S3に最も近いバンプ22aおよび22bと直列共振器S3との距離は、直列共振器S3以外の直列共振器S1、S2またはS4(第2共振器)に最も近いバンプ22(第2バンプ)と直列共振器S1、S2またはS4との距離より小さい。また、共振周波数の最も低い並列共振器P2に最も近いバンプ22aおよび22bと並列共振器P2との距離は、並列共振器P2以外の並列共振器P1またはP3(第2共振器)に最も近いバンプ22(第2バンプ)と並列共振器P1またはP3との距離より小さい。これにより、通過帯域の温度依存性に最も影響する共振器の線熱膨張係数を低減できる。   The bumps 22a and 22b are preferably closest to the resonator that suppresses temperature dependency. That is, the distance between the series resonator S3 and the bumps 22a and 22b closest to the series resonator S3 having the highest antiresonance frequency is set to the series resonator S1, S2 or S4 (second resonator) other than the series resonator S3. The distance between the nearest bump 22 (second bump) and the series resonator S1, S2 or S4 is smaller. The distance between the parallel resonator P2 and the bumps 22a and 22b closest to the parallel resonator P2 having the lowest resonance frequency is the bump closest to the parallel resonator P1 or P3 (second resonator) other than the parallel resonator P2. It is smaller than the distance between 22 (second bump) and the parallel resonator P1 or P3. This can reduce the linear thermal expansion coefficient of the resonator that most affects the temperature dependence of the passband.

実施例1およびその変形例における直列共振器および並列共振器の個数は適宜設定できる。チップ11に1つのフィルタを形成する例を説明したが、チップ11に複数のフィルタを形成してもよい。弾性波として弾性表面波を用いる例を説明したが、弾性境界波またはラブ波を用いてもよい。   The number of series resonators and parallel resonators in the first embodiment and its modifications can be set as appropriate. Although an example in which one filter is formed on the chip 11 has been described, a plurality of filters may be formed on the chip 11. Although the example which uses a surface acoustic wave as an elastic wave was demonstrated, you may use a boundary acoustic wave or a Love wave.

実施例2はデュプレクサの例である。図14は、実施例2に係るデュプレクサの回路図である。図14に示すように、共通端子Antと送信端子Tx(第1端子)との間に送信フィルタ44(第1フィルタ)が接続されている。共通端子Antと受信端子Rx(第2端子)との間に受信フィルタ46(第2フィルタ)が接続されている。送信フィルタ44は、送信端子Txから入力された信号のうち送信帯域の信号を送信信号として共通端子Antに通過させ、他の周波数の信号を抑圧する。受信フィルタ46は、共通端子Antから入力された信号のうち受信帯域の信号を受信信号として受信端子Rxに通過させ、他の周波数の信号を抑圧する。送信フィルタ44および受信フィルタ46の少なくとも一方を実施例1およびその変形例のフィルタとすることができる。   Example 2 is an example of a duplexer. FIG. 14 is a circuit diagram of a duplexer according to the second embodiment. As shown in FIG. 14, a transmission filter 44 (first filter) is connected between the common terminal Ant and the transmission terminal Tx (first terminal). A reception filter 46 (second filter) is connected between the common terminal Ant and the reception terminal Rx (second terminal). The transmission filter 44 passes a signal in the transmission band among signals input from the transmission terminal Tx as a transmission signal to the common terminal Ant, and suppresses signals of other frequencies. The reception filter 46 passes the signal in the reception band among the signals input from the common terminal Ant to the reception terminal Rx as a reception signal, and suppresses signals of other frequencies. At least one of the transmission filter 44 and the reception filter 46 can be the filter of the first embodiment and its modification.

例えば、受信フィルタ46の通過帯域が送信フィルタ44の通過帯域より周波数が高い。受信フィルタ46の通過帯域と送信フィルタ44の通過帯域との間はガードバンドである。通過帯域のうちガードバンド側のスカート特性の温度変化は小さいことが好ましい。よって、送信フィルタ44においては、最も反共振周波数の高い直列共振器の弾性波の伝搬方向にバンプ22aおよび22bを設けることが好ましい。受信フィルタ46においては、最も共振周波数の低い並列共振器の弾性波の伝搬方向にバンプ22aおよび22bを設けることが好ましい。   For example, the pass band of the reception filter 46 is higher than the pass band of the transmission filter 44. A band between the pass band of the reception filter 46 and the pass band of the transmission filter 44 is a guard band. It is preferable that the temperature change of the skirt characteristic on the guard band side in the pass band is small. Therefore, in the transmission filter 44, it is preferable to provide the bumps 22a and 22b in the propagation direction of the elastic wave of the series resonator having the highest antiresonance frequency. In the reception filter 46, it is preferable to provide the bumps 22a and 22b in the propagation direction of the elastic wave of the parallel resonator having the lowest resonance frequency.

第1フィルタとして送信フィルタ44、第2フィルタとして受信フィルタ46の例を説明したが、第1フィルタが受信フィルタ46、第2フィルタが送信フィルタ44でもよい。   Although the example of the transmission filter 44 as the first filter and the reception filter 46 as the second filter has been described, the first filter may be the reception filter 46 and the second filter may be the transmission filter 44.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

10 圧電基板
16 櫛型電極
18 金属膜
20 実装基板
22 バンプ
28 支持基板
30 IDT
32 反射器
DESCRIPTION OF SYMBOLS 10 Piezoelectric substrate 16 Comb-shaped electrode 18 Metal film 20 Mounting substrate 22 Bump 28 Support substrate 30 IDT
32 Reflector

Claims (12)

圧電基板と、
前記圧電基板上に設けられたIDTを有し、入力端子と出力端子との間に直列に接続された複数の直列共振器と、
前記圧電基板上に設けられたIDTを有し、前記入力端子と前記出力端子との間の線路に対し並列に接続された1または複数の並列共振器と、
前記圧電基板上に設けられ、前記複数の直列共振器のうち最も反共振周波数の高い直列共振器である第1共振器の弾性波の伝搬方向に設けられた第1バンプを含む1または複数のバンプと、
前記圧電基板の弾性波の伝搬方向の線熱膨張係数より小さい線熱膨張係数を有し、前記1または複数のバンプを用い前記圧電基板をフリップチップ実装する実装基板と、
を具備し、
前記第1共振器は前記複数の直列共振器のうち一部の直列共振器と反共振周波数が異なり、前記一部の直列共振器の少なくとも1つの直列共振器の前記弾性波の伝搬方向には前記1または複数のバンプは設けられていないフィルタ。
A piezoelectric substrate;
A plurality of series resonators having an IDT provided on the piezoelectric substrate and connected in series between an input terminal and an output terminal;
One or more parallel resonators having an IDT provided on the piezoelectric substrate and connected in parallel to a line between the input terminal and the output terminal;
One or more including a first bump provided on the piezoelectric substrate and provided in the propagation direction of the elastic wave of the first resonator which is the series resonator having the highest antiresonance frequency among the plurality of series resonators. With bumps ,
A mounting substrate having a linear thermal expansion coefficient smaller than the linear thermal expansion coefficient in the propagation direction of elastic waves of the piezoelectric substrate, and flip-chip mounting the piezoelectric substrate using the one or more bumps ;
Equipped with,
The first resonator has a different anti-resonance frequency from some of the plurality of series resonators, and the acoustic wave propagation direction of at least one series resonator of the some series resonators is different from that of the series resonators. A filter in which the one or more bumps are not provided .
前記一部の直列共振器のいずれにおいても前記弾性波の伝搬方向には前記1または複数のバンプは設けられていない請求項1記載のフィルタ。  2. The filter according to claim 1, wherein none of the one or more series resonators is provided with the one or more bumps in a propagation direction of the elastic wave. 圧電基板と、  A piezoelectric substrate;
前記圧電基板上に設けられたIDTを有し、入力端子と出力端子との間に直列に接続された1または複数の直列共振器と、  One or more series resonators having an IDT provided on the piezoelectric substrate and connected in series between an input terminal and an output terminal;
前記圧電基板上に設けられたIDTを有し、前記入力端子と前記出力端子との間の線路に対し並列に接続された複数の並列共振器と、  A plurality of parallel resonators having an IDT provided on the piezoelectric substrate and connected in parallel to a line between the input terminal and the output terminal;
前記複数の並列共振器のうち最も共振周波数の低い並列共振器である第1共振器の弾性波の伝搬方向に設けられた第1バンプを含む1または複数のバンプと、  One or a plurality of bumps including a first bump provided in the elastic wave propagation direction of the first resonator which is the parallel resonator having the lowest resonance frequency among the plurality of parallel resonators;
前記圧電基板の弾性波の伝搬方向の線熱膨張係数より小さい線熱膨張係数を有し、前記1または複数のバンプを用い前記圧電基板をフリップチップ実装する実装基板と、を具備し、  A mounting substrate having a linear thermal expansion coefficient smaller than the linear thermal expansion coefficient in the propagation direction of elastic waves of the piezoelectric substrate, and flip-chip mounting the piezoelectric substrate using the one or a plurality of bumps,
前記第1共振器は前記複数の並列共振器のうち一部の並列共振器と共振周波数が異なり、前記一部の並列共振器の少なくとも1つの並列共振器の前記弾性波の伝搬方向には前記1または複数のバンプは設けられていないフィルタ。  The first resonator has a resonance frequency different from that of some of the plurality of parallel resonators, and the elastic wave is propagated in at least one parallel resonator of the some parallel resonators in the propagation direction of the elastic wave. A filter without one or more bumps.
前記一部の並列共振器のいずれにおいても前記弾性波の伝搬方向には前記1または複数のバンプは設けられていない請求項3記載のフィルタ。  The filter according to claim 3, wherein none of the one or more parallel resonators is provided with the one or more bumps in the propagation direction of the elastic wave. 圧電基板と、
前記圧電基板上に設けられたIDTを有し、入力端子と出力端子との間に直列に接続された複数の直列共振器と、
前記圧電基板上に設けられたIDTを有し、前記入力端子と前記出力端子との間の線路に対し並列に接続された複数の並列共振器と、
前記圧電基板上に設けられ、前記複数の直列共振器のうち最も反共振周波数の高い直列共振器と、前記複数の並列共振器のうち最も共振周波数の低い並列共振器と、である第1共振器の各々の弾性波の伝搬方向に設けられた第1バンプを含む1または複数のバンプと、
前記圧電基板の弾性波の伝搬方向の線熱膨張係数より小さい線熱膨張係数を有し、前記1または複数のバンプを用い前記圧電基板をフリップチップ実装する実装基板と、
を具備し、
前記複数の直列共振器のうち少なくとも1つは他の直列共振器と共振周波数が異なり、
前記複数の並列共振器のうち少なくとも1つは他の並列共振器と共振周波数が異なり、
前記第1共振器は、前記複数の直列共振器と前記複数の並列共振器とにそれぞれ設けられ、
前記複数の直列共振器のうち前記第1共振器以外の直列共振器の前記弾性波の伝搬方向には前記1または複数のバンプはいずれも設けられておらず、
前記複数の並列共振器のうち前記第1共振器以外の並列共振器の前記弾性波の伝搬方向には前記1または複数のバンプはいずれも設けられていないフィルタ。
A piezoelectric substrate;
A plurality of series resonators having an IDT provided on the piezoelectric substrate and connected in series between an input terminal and an output terminal;
A plurality of parallel resonators having an IDT provided on the piezoelectric substrate and connected in parallel to a line between the input terminal and the output terminal;
A first resonance provided on the piezoelectric substrate and having a highest anti-resonance frequency among the plurality of series resonators and a parallel resonator having the lowest resonance frequency among the plurality of parallel resonators. One or more bumps including a first bump provided in the propagation direction of each elastic wave of the vessel;
A mounting substrate having a linear thermal expansion coefficient smaller than the linear thermal expansion coefficient in the propagation direction of elastic waves of the piezoelectric substrate, and flip-chip mounting the piezoelectric substrate using the one or more bumps;
Comprising
At least one of the plurality of series resonators has a resonance frequency different from other series resonators,
At least one of the plurality of parallel resonators has a resonance frequency different from other parallel resonators,
The first resonator is provided in each of the plurality of series resonators and the plurality of parallel resonators,
None of the one or the plurality of bumps is provided in the propagation direction of the elastic wave of the series resonator other than the first resonator among the plurality of series resonators,
The filter in which none of the one or the plurality of bumps is provided in the propagation direction of the elastic wave of the parallel resonator other than the first resonator among the plurality of parallel resonators.
前記第1バンプは前記第1共振器の前記弾性波の伝搬方向の両側に設けられている請求項1からいずれか一項記載のフィルタ。 Wherein the first bump is the first resonator the acoustic wave filter of claim 1 which are provided on both sides of the propagation direction 5 any one claim of. 前記第1バンプは、前記第1共振器の開口の弾性波の伝搬方向に設けられている請求項1からのいずれか一項記載のフィルタ。 The filter according to any one of claims 1 to 6 , wherein the first bump is provided in a propagation direction of an elastic wave at an opening of the first resonator. 前記第1バンプと前記第1共振器との距離は、前記1または複数のバンプのうち前記第1共振器以外の第2共振器の弾性波の伝搬方向に設けられた第2バンプと前記第2共振器との距離より小さい請求項1からのいずれか一項記載のフィルタ。 The distance between the first bump and the first resonator is the second bump provided in the elastic wave propagation direction of the second resonator other than the first resonator among the one or the plurality of bumps and the first bump . The filter according to any one of claims 1 to 7 , wherein the filter is smaller than a distance from two resonators. 前記第1共振器は、前記1または複数の直列共振器と前記1または複数の並列共振器のうち前記第1共振器以外の第2共振器と弾性波の伝搬方向が異なる請求項記載のフィルタ。 Wherein the first resonator, the one or more series resonators and the one or more parallel resonators the first second propagation direction of the resonator and the acoustic wave other than resonators of different claims 5, wherein among the filter. 前記第1バンプは、ダミーまたはグランドに接続されていることを特徴とする請求項1からのいずれか一項記載のフィルタ。 The filter according to any one of claims 1 to 9 , wherein the first bump is connected to a dummy or a ground. 請求項1から10のいずれか一項記載のフィルタを含むデュプレクサ。 Duplexer including a filter according to any one of claims 1 10. 請求項5に記載のフィルタを含み、
共通端子と第1端子との間に接続された第1フィルタと、
前記第1フィルタの通過帯域より高い通過帯域を有し、前記共通端子と第2端子との間に接続された第2フィルタと、
を具備し、
前記第1フィルタが前記フィルタのとき、前記第1共振器は直列共振器であり、
前記第2フィルタが前記フィルタのとき、前記第1共振器は並列共振器であるデュプレクサ
Including a filter according to claim 5;
A first filter connected between the common terminal and the first terminal;
A second filter having a higher pass band than the pass band of the first filter and connected between the common terminal and the second terminal;
Comprising
When the first filter is the filter, the first resonator is a series resonator;
The duplexer , wherein when the second filter is the filter, the first resonator is a parallel resonator.
JP2016042817A 2016-03-04 2016-03-04 Filters and duplexers Active JP6368332B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016042817A JP6368332B2 (en) 2016-03-04 2016-03-04 Filters and duplexers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016042817A JP6368332B2 (en) 2016-03-04 2016-03-04 Filters and duplexers

Publications (2)

Publication Number Publication Date
JP2017158160A JP2017158160A (en) 2017-09-07
JP6368332B2 true JP6368332B2 (en) 2018-08-01

Family

ID=59810835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016042817A Active JP6368332B2 (en) 2016-03-04 2016-03-04 Filters and duplexers

Country Status (1)

Country Link
JP (1) JP6368332B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11082027B2 (en) 2017-02-02 2021-08-03 Taiyo Yuden Co., Ltd. Acoustic wave device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242799A (en) * 1997-02-26 1998-09-11 Kyocera Corp Surface acoustic wave filter
JP2001267881A (en) * 2000-03-17 2001-09-28 Fujitsu Media Device Kk Surface acoustic wave device, communication equipment using the same and antenna duplexer
JP2006025183A (en) * 2004-07-08 2006-01-26 Matsushita Electric Ind Co Ltd Surface acoustic wave device
KR100898703B1 (en) * 2005-07-13 2009-05-20 가부시키가이샤 무라타 세이사쿠쇼 Elastic wave filter

Also Published As

Publication number Publication date
JP2017158160A (en) 2017-09-07

Similar Documents

Publication Publication Date Title
JP7169083B2 (en) Acoustic wave devices and multiplexers
US10367468B2 (en) Multiplexer, high-frequency front end circuit, and communication apparatus
JP6534366B2 (en) Elastic wave device
JP3931767B2 (en) Surface acoustic wave device, communication device
US9203376B2 (en) Ladder-type surface acoustic wave filter and duplexer including the same
JP6461036B2 (en) Elastic wave device
JP5799990B2 (en) Tunable filter
JP5976096B2 (en) Elastic wave filter
WO2018003268A1 (en) Elastic wave filter device, multiplexer, high-frequency front end circuit, and communication device
JP7374629B2 (en) Acoustic wave devices, filters and multiplexers
JP6509151B2 (en) Elastic wave resonator, filter and multiplexer
JP4270207B2 (en) Surface acoustic wave filter and communication device
JP6430977B2 (en) Elastic wave device
WO2007049754A1 (en) Surface acoustic wave apparatus and communication apparatus
JP6935220B2 (en) Elastic wave elements, filters and multiplexers
JP6656135B2 (en) Filters and multiplexers
JP2019201345A (en) Acoustic wave resonator, filter and multiplexer
JP2009206688A (en) Balance filter
JP2018182460A (en) Elastic wave resonator, filter and multiplexer
US10177738B2 (en) Elastic wave device
JP6368332B2 (en) Filters and duplexers
JP2010245722A (en) Surface acoustic wave element and surface acoustic wave device using the same
JP6949607B2 (en) Elastic wave device
WO2018117060A1 (en) Acoustic wave resonator, filter device, and multiplexer
JP7646189B2 (en) Acoustic wave device and module including the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180706

R150 Certificate of patent or registration of utility model

Ref document number: 6368332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250