JP6365360B2 - Electronic device and manufacturing method thereof - Google Patents
Electronic device and manufacturing method thereof Download PDFInfo
- Publication number
- JP6365360B2 JP6365360B2 JP2015049820A JP2015049820A JP6365360B2 JP 6365360 B2 JP6365360 B2 JP 6365360B2 JP 2015049820 A JP2015049820 A JP 2015049820A JP 2015049820 A JP2015049820 A JP 2015049820A JP 6365360 B2 JP6365360 B2 JP 6365360B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- mold
- circuit board
- wiring
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、電子部品が実装された回路基板がモールド樹脂で封止された電子装置、及びその製造方法に関する。 The present invention relates to an electronic device in which a circuit board on which electronic components are mounted is sealed with a mold resin, and a manufacturing method thereof.
従来、上記のような電子装置の一例として、特許文献1に開示されたモールドパッケージがある。モールドパッケージは、回路基板の一面とモールド樹脂の端部との間に、配線を被覆する一体物としての樹脂膜(以下、保護樹脂)が設けられている。この保護樹脂は、モールド工程時に金型によって押し潰されている部位を含んでいる。
Conventionally, as an example of the electronic device as described above, there is a mold package disclosed in
ところで、モールドパッケージは、モールド樹脂外において、保護樹脂が回路基板上と配線上とに亘って設けられている。つまり、保護樹脂は、モールド樹脂外において、配線上に配置された部位と、配線上に配置されることなく回路基板上に配置された部位とを含んでいる。このため、保護樹脂は、周辺温度の変化に伴う両部位間での伸縮量に違いが生じる。よって、保護樹脂は、両部位間での伸縮量に違いによって、応力が集中してクラックが発生するという問題がある。 By the way, in the mold package, a protective resin is provided over the circuit board and the wiring outside the mold resin. That is, the protective resin includes a portion disposed on the wiring and a portion disposed on the circuit board without being disposed on the wiring outside the mold resin. For this reason, a difference arises in the amount of expansion and contraction between the two parts of the protective resin due to a change in ambient temperature. Therefore, the protective resin has a problem that stress concentrates and cracks occur due to the difference in the amount of expansion and contraction between the two parts.
本発明は、上記問題点に鑑みなされたものであり、保護樹脂にクラックが発生することを抑制できる電子装置、及びその製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide an electronic device that can suppress the occurrence of cracks in a protective resin, and a method for manufacturing the same.
上記目的を達成するために本発明は、
絶縁基材(11)に配線(12〜15)が形成された回路基板(10,10a)と、
回路基板に実装され、配線と電気的に接続された回路素子(21,22)と、
回路素子と、回路基板における回路素子が実装された実装面とを封止しているモールド樹脂(30,30a)と、
回路基板の実装面に設けられるものであり、モールド樹脂の縁部に沿って、モールド樹脂の内部と外部に亘って設けられたダミー配線(40)と、
ダミー配線上に設けられた保護樹脂(50,50a)と、を備えており、
保護樹脂は、モールド樹脂の内部と外部に亘って設けられており、モールド樹脂の外部に配置された部位が、回路基板に触れることなく、ダミー配線を覆っていることを特徴とする。
In order to achieve the above object, the present invention provides:
A circuit board (10, 10a) in which wiring (12-15) is formed on an insulating base (11);
A circuit element (21, 22) mounted on a circuit board and electrically connected to the wiring;
A mold resin (30, 30a) for sealing the circuit element and a mounting surface on which the circuit element is mounted on the circuit board;
A dummy wiring (40) provided on the mounting surface of the circuit board, provided along the edge of the mold resin, and inside and outside the mold resin;
Protective resin (50, 50a) provided on the dummy wiring,
The protective resin is provided between the inside and the outside of the mold resin, and a portion arranged outside the mold resin covers the dummy wiring without touching the circuit board.
このように、本発明は、モールド樹脂の外部において、保護樹脂が回路基板に触れることなくダミー配線を覆っている。このため、本発明は、モールド樹脂の外部に設けられた保護樹脂において、伸縮量の違いが生じる部位を減らすことができる。よって、本発明は、保護樹脂にクラックが発生することを抑制できる。 Thus, the present invention covers the dummy wiring outside the mold resin without the protective resin touching the circuit board. For this reason, this invention can reduce the site | part which the difference in expansion-contraction amount produces in the protective resin provided in the exterior of mold resin. Therefore, this invention can suppress that a crack generate | occur | produces in protective resin.
また、本発明のさらなる特徴は、
絶縁基材(11)に配線(12〜15)が形成された回路基板(10,10a)と、回路基板に実装され配線と電気的に接続された回路素子(21,22)と、回路基板の回路素子が実装された実装面におけるモールド樹脂(30,30a)の形成領域の縁部に沿って形成領域の内部と外部に亘って設けられたダミー配線と、を備えた第1構造体(200a)を用意する用意工程と、
ダミー配線上に、形成領域の内部と外部に亘って保護樹脂を形成する工程であり、保護樹脂のうち形成領域の外部に配置された部位が回路基板に触れることなく形成する保護樹脂形成工程と、
モールド樹脂の外形に対応したキャビティを有する成型用の金型(400,410,400a,410a)を、保護樹脂が形成された構造体における実装面にキャビティを対向させた状態で、モールド樹脂を成型することで、回路素子と、実装面と、保護樹脂の一部とを封止するモールド工程と、を備え、
モールド工程では、金型における保護樹脂が形成された構造体の実装面側を押さえる押圧部(400,400a)で、保護樹脂のうち形成領域の外部を押し潰した状態で、モールド樹脂の成型を行う点にある。
Further features of the invention include
A circuit board (10, 10a) in which wirings (12-15) are formed on an insulating base (11); circuit elements (21, 22) mounted on the circuit board and electrically connected to the wiring; and circuit board A first structure including dummy wirings provided inside and outside the formation region along the edge of the formation region of the mold resin (30, 30a) on the mounting surface on which the circuit element is mounted ( 200a) preparing step;
Forming a protective resin on the dummy wiring over the inside and outside of the formation region, and forming the protective resin without touching the circuit board with a portion of the protective resin disposed outside the formation region; ,
Molding mold (400, 410, 400a, 410a) having a cavity corresponding to the outer shape of the molding resin is molded with the cavity facing the mounting surface of the structure on which the protective resin is formed. A mold process for sealing the circuit element, the mounting surface, and a part of the protective resin,
In the molding process, the molding resin is molded in a state in which the outside of the forming region of the protective resin is crushed by the pressing portion (400, 400a) that holds down the mounting surface side of the structure on which the protective resin is formed in the mold. There is in point to do.
このように、本発明は、ダミー配線上に、モールド樹脂が形成される形成領域の内部と外部に亘って保護樹脂を形成する際に、保護樹脂のうち形成領域の外部に配置された部位が回路基板に触れることなく形成する。そして、本発明は、金型における保護樹脂が形成された構造体の実装面側を押さえる押圧部で、保護樹脂のうち、モールド樹脂が形成される形成領域の外部を押し潰した状態で、モールド樹脂の成型を行う。このため、本発明は、モールド樹脂の外部に設けられた保護樹脂において、伸縮量の違いが生じる部位を減らすことができる。よって、本発明は、保護樹脂にクラックが発生しにくい電子装置を製造できる。 As described above, according to the present invention, when the protective resin is formed on the dummy wiring over the inside and outside of the formation region where the mold resin is formed, the portion of the protection resin disposed outside the formation region is It is formed without touching the circuit board. The present invention provides a pressing portion that holds down the mounting surface side of the structure in which the protective resin is formed in the mold, and in the state in which the outside of the formation region where the mold resin is formed is crushed in the protective resin. Mold the resin. For this reason, this invention can reduce the site | part which the difference in expansion-contraction amount produces in the protective resin provided in the exterior of mold resin. Therefore, the present invention can manufacture an electronic device in which cracks are unlikely to occur in the protective resin.
なお、特許請求の範囲、及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。 The reference numerals in parentheses described in the claims and in this section indicate the correspondence with the specific means described in the embodiments described later as one aspect, and the technical scope of the invention is as follows. It is not limited.
以下において、図面を参照しながら、発明を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。 Hereinafter, a plurality of embodiments for carrying out the invention will be described with reference to the drawings. In each embodiment, portions corresponding to the matters described in the preceding embodiment may be denoted by the same reference numerals and redundant description may be omitted. In each embodiment, when only a part of the configuration is described, the other configurations described above can be applied to other portions of the configuration.
本実施形態にかかる電子装置100の構成に関して、図1,図2を用いて説明する。電子装置100は、例えば、自動車などの車両に搭載され、車両用の各種装置を駆動するための装置として適用することができる。
The configuration of the
電子装置100は、回路基板10と、半導体素子21及び受動素子22と、モールド樹脂30と、ダミー配線40と、保護樹脂50とを備えて構成されている。
The
回路基板10は、絶縁基材11に配線が形成されたものである。回路基板10は、一面に半導体素子21及び受動素子22が実装されている。よって、回路基板10の一面は、実装面S1と言うことができる。回路基板10は、絶縁基材11としてエポキシ樹脂やガラスエポキシ樹脂等の樹脂を主成分として構成されたプリント基板や、絶縁基材11としてセラミックスを主成分として構成されたセラミック基板などを採用できる。また、回路基板10は、貫通基板やビルドアップ基板を採用できる。配線は、図示を省略しているが、例えば銅などの金属を主成分として構成されている。
The
半導体素子21及び受動素子22は、実装面S1に搭載されており、特許請求の範囲における回路素子に相当する。半導体素子21及び受動素子22は、はんだなどの導電性の接着部材を介して、回路基板10の配線と電気的に接続されている。また、半導体素子21は、MOSFET、マイコン、制御素子等である。受動素子22は、チップ抵抗、チップコンデンサ、水晶振動子等である。しかしながら、本発明はこれに限定されない。本発明は、回路基板10の配線と電気的に接続された回路素子であれば採用できる。
The
モールド樹脂30は、半導体素子21及び受動素子22と、実装面S1とを封止している。また、モールド樹脂30は、ダミー配線40及び保護樹脂50上に達するように設けられている。モールド樹脂30は、半導体素子21及び受動素子22と、回路基板10の実装面S1と、保護樹脂50の一部に密着しつつ、これらを覆っている。このように、電子装置100は、ハーフモールド構造のモールドパッケージと言うことができる。
The mold resin 30 seals the
なお、モールド樹脂30は、例えば熱硬化性エポキシ樹脂などを採用できる。また、モールド樹脂30は、必要に応じて、エポキシ樹脂中にアルミナやシリカ等のフィラーが含有されたものであっても採用できる。このモールド樹脂30は、後程説明するモールド工程において、トランスファーモールド法やコンプレッションモールド法等により形成される。
The
ダミー配線40は、モールド工程時において、金型のクランプ部400によって押圧される部位である。ダミー配線40は、銅などの金属を主成分として形成されており、実装面S1に設けられている。ダミー配線40は、モールド樹脂30の縁部(言い換えると側壁)に沿って、モールド樹脂30の内部と外部に亘って設けられている。本実施形態では、回路基板10における対向する二辺に亘り、且つ他の対向する二辺に沿って設けられた二本のダミー配線40を採用している。また、ダミー配線40は、モールド樹脂30の側壁に沿った仮想平面で囲まれた領域に配置された部位と、その領域外に設けられた部位とを備えていると言える。
The
また、本実施形態では、直方体形状のダミー配線40を採用している。よって、ダミー配線40は、モールド樹脂30の内部と外部の夫々に角部が形成されている。この角部は、肩部と言い換えることもできる。
In this embodiment, a rectangular
ダミー配線40は、回路基板10と半導体素子21などの回路素子とによって構成された回路と電気的に接続されていない。また、ダミー配線40は、回路基板10の実装面S1に対して突出形成された導体部である。
The
保護樹脂50は、ダミー配線40上に設けられている。よって、本実施形態では、ダミー配線40に沿って、回路基板10における対向する二辺に亘って設けられた保護樹脂50を採用している。また、保護樹脂50は、モールド樹脂30の内部と外部に亘って設けられており、モールド樹脂30の外部に配置された部位が、回路基板10に触れることなく、ダミー配線40を覆っている。よって、保護樹脂50は、一部がモールド樹脂30で覆われており、残りの部分がモールド樹脂30から露出している。また、保護樹脂50のモールド樹脂30から露出している部位は、ダミー配線40上にのみ設けられている。言い換えると、保護樹脂50は,モールド樹脂30外におけるダミー配線40の肩部上には形成されていない。
The
保護樹脂50は、モールド工程時において、回路基板10と金型のクランプ部400との間に隙間が生じて、モールド樹脂が漏れ出すことを抑制するための樹脂である。言い換えると、保護樹脂50は、クランプ部400との対向面積を広くするための樹脂である。
The
なお、保護樹脂50のモールド樹脂30で覆われている部位は、ダミー配線40の肩部上に形成され、回路基板10に接していてもよい。保護樹脂50のモールド樹脂30で覆われている部位は、モールド樹脂30で覆われているため、回路基板10に接している部位と、ダミー配線40上の部位との界面に応力が集中することを抑制できる。よって、電子装置100は、モールド樹脂30内において、保護樹脂50にクラックが発生することを抑制しつつ、クランプ部400が接触する面積を確保できる。
The portion of the
保護樹脂50は、例えば絶縁性のソルダーレジストを採用できる。回路基板10は、半導体素子21などのはんだ接続部などの周辺にソルダーレジストが形成されていることがある。電子装置100は、このソルダーレジストと保護樹脂50とを同時に形成することができるので好ましい。しかしながら、本発明は、これに限定されない。また、保護樹脂50は、はんだ接続部などの周辺に設けられたソルダーレジストと異なるポリイミド、アクリル樹脂、エポキシ樹脂等の樹脂であっても採用できる。
For example, an insulating solder resist can be employed as the
なお、ダミー配線40と保護樹脂50は、後程説明するモールド工程において、金型のクランプ部400で押圧される部位であり、型踏み部と言うことができる。この型踏み部に関しては、本出願人による特開2014−220305号公報を参照されたい。また、ダミー配線40と保護樹脂50は、モールド樹脂30の外郭に沿って設けられていてもよい。
In addition, the
電子装置100は、図1に示すように、回路基板10の一部がモールド樹脂30から露出している。回路基板10におけるモールド樹脂30から露出した部位は耳部と言うことができる。よって、電子装置100は、耳部にスルーホールが形成されていてもよい。スルーホールは、回路基板10を厚み方向に貫通し、配線の一部である導体で覆われた貫通穴であり、電気的な接続に用いられる接続部である。
As shown in FIG. 1, the
次に、本実施形態にかかる電子装置100の製造方法について、図3〜図6を用いて説明する。本製造方法では、電子装置100における回路基板10が複数個一体に連結された多連状態の回路基板10を用いる。そして、本製造方法では、この多連状態の回路基板10に半導体素子21及び受動素子22を実装し、モールド樹脂30の成型を行った後、モールド樹脂30と共に回路基板10をカットして各電子装置100に個片化する。つまり、本製造方法は、所謂MAP成型を採用する。しかしながら、本製造方法は、電子装置100における一つの回路基板10を用いた場合でも適用できる。なお、MAPは、Mold Array Packageの略称である。また、図3,図4,図6においては、個片化前の各構成要素に、個片化後の構成要素の符号を付与している。
Next, a method for manufacturing the
まず、本製造方法は、図3に示す第1モールド前構造体200aを用意する用意工程を行う。第1モールド前構造体200aは、特許請求の範囲における第1構造体に相当する。第1モールド前構造体200aは、回路基板10と、半導体素子21及び受動素子22と、ダミー配線40とを備えている。
First, the manufacturing method performs a preparation process for preparing the first
回路基板10は、絶縁基材11に配線が形成されており、三つの電子装置100における回路基板10が一体化された多連状態のものである。半導体素子21及び受動素子22は、リフローはんだ付けなどによって、回路基板10における電子装置100の形成領域毎に実装されている。そして、ダミー配線40は、導体層をパターニングするなどによって、回路基板10の実装面S1におけるモールド樹脂30の形成領域の縁部に沿って、形成領域の内部と外部に亘って設けられている。また、ダミー配線40は、図3に示すように、第1モールド前構造体200aの状態で環状に形成されている。
The
なお、図3における二点鎖線は、モールド樹脂30の形成領域を示している。つまり、モールド工程では、この二点鎖線で挟まれた領域にモールド樹脂30が形成される。また、図4における二点鎖線もモールド樹脂30の形成領域を示している。
Note that a two-dot chain line in FIG. 3 indicates a region where the
次に、本製造方法は、図4に示す第2モールド前構造体200bを形成する保護樹脂形成工程を行う。保護樹脂形成工程は、第1モールド前構造体200aにおけるダミー配線40上に、周知のソルダーレジスト形成方法などによって、モールド樹脂30の形成領域の内部と外部に亘って保護樹脂50を形成する。また、保護樹脂50は、図4に示すように、第2モールド前構造体200bの状態で環状に形成されている。
Next, this manufacturing method performs the protective resin formation process which forms the 2nd
保護樹脂形成工程では、保護樹脂50のうち形成領域の外部に配置された部位が回路基板10に触れることなく形成する。保護樹脂形成工程では、このようにして第2モールド前構造体200bを形成する。また、第2モールド前構造体200bは、保護樹脂50が形成された第1モールド前構造体200aである。
In the protective resin forming step, the
このように、本製造方法では、用意工程と保護樹脂形成工程とを行うことで、第2モールド前構造体200bを製造することができる。この用意工程と保護樹脂形成工程は、後程説明するモールド工程に対して、基板製造工程と言うこともできる。つまり、本製造方法では、用意工程と保護樹脂形成工程とを纏めて基板製造工程と言うこともできる。
Thus, in this manufacturing method, the 2nd
その後、本製造方法は、図5に示すモールド工程を行う。ここでは、コンプレッションモールド法を採用する。しかしながら、本発明は、トランスファーモールド法であっても採用できる。 Then, this manufacturing method performs the molding process shown in FIG. Here, the compression molding method is adopted. However, the present invention can be employed even with the transfer mold method.
モールド工程では、モールド樹脂30の外形に対応したキャビティを有する成型用の金型400,410を用いて行う。符号400は、第2モールド前構造体200bを押さえつけるクランプ部である。符号410は、キャビティ内に配置されたモールド樹脂30の構成材料を圧縮する可動部である。クランプ部400は、特許請求の範囲における押圧部に相当する。また、クランプ部400は、第1モールド前構造体200aの実装面S1側を押さえる部位である。
In the molding process, molding dies 400 and 410 having cavities corresponding to the outer shape of the
そして、モールド工程では、第2モールド前構造体200bにおける実装面S1にキャビティを対向させた状態で、金型400,410によってモールド樹脂30の構成材料を加熱しつつ加圧することで、モールド樹脂30を成型する。特に、モールド工程では、クランプ部400で、保護樹脂50のうち形成領域の外部を押し潰した状態で、モールド樹脂30の成型を行う。このようにして、モールド工程では、半導体素子21及び受動素子22と、実装面S1と、ダミー配線40の一部と、保護樹脂50の一部とを封止する。これによって、本製造方法は、図6に示すモールド構造体300を製造できる。図6に示すように、モールド構造体300は、保護樹脂50がモールド樹脂30の内部と外部に亘って設けられており、保護樹脂50におけるモールド樹脂30の外部に配置された部位が、回路基板10に触れることなく、ダミー配線40を覆っている。なお、本製造方法は、モールド構造体をダイシングラインDLに沿って切断することで、電子装置100を製造できる。
In the molding step, the
このように、電子装置100は、モールド樹脂30の外部において、保護樹脂50が回路基板10に触れることなくダミー配線40を覆っている。このため、電子装置は、モールド樹脂30の外部に設けられた保護樹脂50において、伸縮量の違いが生じる部位を減らすことができる。よって、電子装置100は、保護樹脂50にクラックが発生することを抑制できる。つまり、電子装置100は、冷熱環境で使用されたとしても、保護樹脂50に伸縮量の違いが生じにくくクラックの発生を抑えることができる。なお、冷熱環境とは、例えば、氷点下などの低温と、100度を超す高温とで繰り返し変化する環境である。
As described above, the
例えば、保護樹脂は、モールド樹脂の外部において、回路基板上と表層導体上とに亘って設けられていた場合、上記のようにクラックが発生する可能性がある。この場合、電子装置は、保護樹脂にクラックが発生することによって、回路基板に応力が印加されることが考えられる。しかしながら、電子装置100は、保護樹脂50にクラックが発生することを抑制できるので、保護樹脂50のクラックに伴う回路基板10への応力の印加を抑制できる。
For example, when the protective resin is provided over the circuit board and the surface layer conductor outside the mold resin, cracks may occur as described above. In this case, in the electronic device, it is conceivable that stress is applied to the circuit board due to the occurrence of cracks in the protective resin. However, since the
また、以上のように、本製造方法は、ダミー配線40上に、モールド樹脂30の形成領域の内部と外部に亘って保護樹脂50を形成する際に、保護樹脂50のうち形成領域の外部に配置された部位が回路基板10に触れることなく形成する。そして、本製造方法は、クランプ部400で、保護樹脂50のうち、モールド樹脂30の形成領域の外部を押し潰した状態で、モールド樹脂30の成型を行う。このため、本製造方法は、モールド樹脂30の外部に設けられた保護樹脂50において伸縮量の違いが生じる部位を減らすことができる。よって、本製造方法は、保護樹脂50におけるクラックの発生が抑制された電子装置100を製造できる。
Further, as described above, in the present manufacturing method, when the
以上、本発明の好ましい実施形態について説明した。しかしながら、本発明は、上述した実施形態に何ら制限されることはなく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本発明の変形例1,2に関して説明する。上述の実施形態及び変形例1,2は、夫々単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本発明は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。
The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the embodiments described above, and various modifications can be made without departing from the spirit of the present invention. Hereinafter,
(変形例1)
ここで、図7,図8を用いて、変形例1の電子装置100a及びその製造方法に関して説明する。電子装置100aは、電子装置100とモールド樹脂30a及び保護樹脂50aの形状が異なる。
(Modification 1)
Here, with reference to FIGS. 7 and 8, an
図7に示すように、モールド樹脂30aは、ダミー配線40上に、ダミー配線40に近づくにつれて幅が広くなった第1テーパ部31aを含んでいる。保護樹脂50aは、第1テーパ部31aに沿って傾斜した第2テーパ部51aを含んでいる。このような形状は、モールド工程を行う際に用いるクランプ部400aで形成される。
As shown in FIG. 7, the
本変形例の製造方法では、図8に示すように、金型であるクランプ部400aと可動部410aを用いる。特に、クランプ部400aは、ダミー配線40に近づくにつれてキャビティの開口面積が広くなるように傾斜した金型テーパ部401aが形成されている。
In the manufacturing method of this modification, as shown in FIG. 8, a
本変形例の製造方法では、このクランプ部400aを用いてモールド構成を行うので、金型410a,400aからモールド構造体を離型する際の離型性を向上できる。つまり、本変形例の製造方法では、モールド工程後に、金型410a,400aからモールド構造体を抜きやすい。よって、本変形例の製造方法では、金型410a,400aからモールド樹脂30aを抜く際に、電子装置100aに応力が印加されることを抑制できる。
In the manufacturing method of this modification, since the mold configuration is performed using the
なお、本変形例の製造方法は、電子装置100の製造方法と同様の効果を奏することができる。また、電子装置100aは、電子装置100と同様の効果を奏することができる。
Note that the manufacturing method of the present modification can achieve the same effects as the manufacturing method of the
(変形例2)
ここで、図9を用いて、変形例2の電子装置100bに関して説明する。電子装置100bは、電子装置100と回路基板10aの構成が異なる。
(Modification 2)
Here, the
回路基板10aは、配線として、第1表層配線14と、内層パターン12と、層間接続部13と、第2表層配線15とを備えている。第1表層配線14は、モールド樹脂30の内部に設けられ半導体素子21や受動素子22と電気的に接続されている。つまり、第1表層配線14は、モールド樹脂30で封止されている。
The
内層パターン12と層間接続部13とは、特許請求の範囲における内層配線に相当する。内層パターン12は、絶縁基材11内において、絶縁基材11を介してダミー配線40と交差して設けられている。内層パターン12は、層間接続部13と電気的及び機械的に接続されている。そして、層間接続部13は、第1表層配線14と電気的及び機械的に接続されており、且つ、第2表層配線15と電気的及び機械的に接続されている。
The
第2表層配線15は、モールド樹脂30の外部に設けられ、層間接続部13を介して内層パターン12と電気的に接続されている。つまり、第2表層配線15は、モールド樹脂30に封止されておらず、モールド樹脂30の外部に露出している。
The second
このように、電子装置100bは、モールド樹脂30の縁部に沿ってダミー配線40が設けられた構造であっても、半導体素子21や受動素子22に接続された配線をモールド樹脂30の外部に引き出すことができる。なお、電子装置100bは、電子装置100と同様の効果を奏することができる。また、変形例2は、変形例1と組み合わせて実施することもできる。
Thus, even if the
10,10a 回路基板、11 樹脂基材、12 内層パターン、13 層間接続部、14,15 表層配線、21 半導体素子、22 受動素子、30,30a モールド樹脂、31a 第1テーパ斜部、40 ダミー配線、50,50a 保護樹脂、51a 第2テーパ部、100,100a,100b 電子装置、200a 第1モールド前構造体、200b 第2モールド前構造体、300 モールド構造体、400,400a クランプ部、410,410a 可動部、401a 金型テーパ部、S1 実装面、DL ダイシングライン 10, 10a Circuit board, 11 Resin base material, 12 Inner layer pattern, 13 Interlayer connection part, 14, 15 Surface layer wiring, 21 Semiconductor element, 22 Passive element, 30, 30a Mold resin, 31a First taper oblique part, 40 Dummy wiring , 50, 50a Protective resin, 51a Second tapered portion, 100, 100a, 100b Electronic device, 200a First pre-mold structure, 200b Second pre-mold structure, 300 Mold structure, 400, 400a Clamp portion, 410, 410a movable part, 401a mold taper part, S1 mounting surface, DL dicing line
Claims (5)
前記回路基板に実装され、前記配線と電気的に接続された回路素子(21,22)と、
前記回路素子と、前記回路基板における前記回路素子が実装された実装面とを封止しているモールド樹脂(30,30a)と、
前記回路基板の実装面に設けられるものであり、前記モールド樹脂の縁部に沿って、前記モールド樹脂の内部と外部に亘って設けられたダミー配線(40)と、
前記ダミー配線上に設けられた保護樹脂(50,50a)と、を備えており、
前記保護樹脂は、前記モールド樹脂の内部と外部に亘って設けられており、前記モールド樹脂の外部に配置された部位が、前記回路基板に触れることなく、前記ダミー配線を覆っていることを特徴とする電子装置。 A circuit board (10, 10a) in which wiring (12-15) is formed on an insulating base (11);
Circuit elements (21, 22) mounted on the circuit board and electrically connected to the wiring;
A mold resin (30, 30a) sealing the circuit element and a mounting surface of the circuit board on which the circuit element is mounted;
Dummy wiring (40) provided on the mounting surface of the circuit board, and provided along the edge of the mold resin and inside and outside the mold resin,
A protective resin (50, 50a) provided on the dummy wiring,
The protective resin is provided between the inside and outside of the mold resin, and a portion arranged outside the mold resin covers the dummy wiring without touching the circuit board. An electronic device.
前記モールド樹脂の内部に設けられ前記回路素子と電気的に接続された第1表層配線(14)と、
前記絶縁基材内において前記絶縁基材を介して前記ダミー配線と交差して設けられ、前記第1表層配線と電気的に接続された内層配線(12,13)と、
前記モールド樹脂の外部に設けられ前記内層配線と電気的に接続された第2表層配線(15)と、を備えていることを特徴とする請求項1に記載の電子装置。 The circuit board (10a) is used as the wiring (12 to 14).
A first surface layer wiring (14) provided in the mold resin and electrically connected to the circuit element;
Inner layer wiring (12, 13) provided in the insulating base material so as to intersect with the dummy wiring via the insulating base material and electrically connected to the first surface layer wiring;
The electronic device according to claim 1, further comprising a second surface layer wiring (15) provided outside the mold resin and electrically connected to the inner layer wiring.
前記保護樹脂(50a)は、前記第1テーパ部に沿って傾斜した第2テーパ部(51a)を含んでいることを特徴とする請求項1又は2に記載の電子装置。 The mold resin (30a) includes, on the dummy wiring, a first taper portion (31a) that becomes wider as it approaches the dummy wiring,
The electronic device according to claim 1 or 2, wherein the protective resin (50a) includes a second taper portion (51a) inclined along the first taper portion.
前記ダミー配線上に、前記形成領域の内部と外部に亘って保護樹脂を形成する工程であり、前記保護樹脂のうち前記形成領域の外部に配置された部位が前記回路基板に触れることなく形成する保護樹脂形成工程と、
前記モールド樹脂の外形に対応したキャビティを有する成型用の金型(400,410,400a,410a)を、前記保護樹脂が形成された前記第1構造体における前記実装面に前記キャビティを対向させた状態で、前記モールド樹脂を成型することで、前記回路素子と、前記実装面と、前記保護樹脂の一部とを封止するモールド工程と、を備え、
前記モールド工程では、前記金型における前記保護樹脂が形成された前記第1構造体の前記実装面側を押さえる押圧部(400,400a)で、前記保護樹脂のうち前記形成領域の外部を押し潰した状態で、前記モールド樹脂の成型を行うことを特徴とする電子装置の製造方法。 A circuit board (10, 10a) in which wiring (12-15) is formed on an insulating base (11), circuit elements (21, 22) mounted on the circuit board and electrically connected to the wiring, Dummy wiring (40) provided across the inside and outside of the formation region along the edge of the formation region of the mold resin (30, 30a) on the mounting surface of the circuit board on which the circuit elements are mounted; Preparing a first structure (200a) comprising:
A step of forming a protective resin on the dummy wiring over the inside and outside of the formation region, and a portion of the protection resin disposed outside the formation region is formed without touching the circuit board; A protective resin forming step;
A molding die (400, 410, 400a, 410a) having a cavity corresponding to the outer shape of the mold resin is made to face the mounting surface of the first structure on which the protective resin is formed. In the state, by molding the mold resin, it comprises a molding step for sealing the circuit element, the mounting surface, and a part of the protective resin,
In the molding step, a pressing portion (400, 400a) for pressing the mounting surface side of the first structure on which the protective resin is formed in the mold is crushed outside the formation region of the protective resin. A method of manufacturing an electronic device, wherein the molding resin is molded in a state where
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015049820A JP6365360B2 (en) | 2015-03-12 | 2015-03-12 | Electronic device and manufacturing method thereof |
PCT/JP2016/001203 WO2016143317A1 (en) | 2015-03-12 | 2016-03-04 | Electronic device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015049820A JP6365360B2 (en) | 2015-03-12 | 2015-03-12 | Electronic device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016171203A JP2016171203A (en) | 2016-09-23 |
JP6365360B2 true JP6365360B2 (en) | 2018-08-01 |
Family
ID=56879399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015049820A Expired - Fee Related JP6365360B2 (en) | 2015-03-12 | 2015-03-12 | Electronic device and manufacturing method thereof |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6365360B2 (en) |
WO (1) | WO2016143317A1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6520889B2 (en) * | 2016-11-01 | 2019-05-29 | 株式会社デンソー | Electronic device |
JP7490377B2 (en) * | 2020-02-05 | 2024-05-27 | キヤノン株式会社 | Image sensor package |
JP7444711B2 (en) | 2020-06-24 | 2024-03-06 | 株式会社日立製作所 | Power module and power conversion device using it |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236560A (en) * | 1995-03-01 | 1996-09-13 | Hitachi Ltd | Semiconductor integrated circuit device and manufacturing method thereof |
JPH11317472A (en) * | 1998-03-06 | 1999-11-16 | Toshiba Corp | Semiconductor device and manufacture thereof |
DE10010461A1 (en) * | 2000-03-03 | 2001-09-13 | Infineon Technologies Ag | Process for packing electronic components comprises injection molding components into ceramic substrate having conducting pathways, contact connection surfaces and pressure contacts |
JP2009188086A (en) * | 2008-02-05 | 2009-08-20 | Seiko Instruments Inc | Circuit board, electronic equipment using this, and method for manufacturing the circuit board |
JP5051189B2 (en) * | 2009-07-10 | 2012-10-17 | アイシン・エィ・ダブリュ株式会社 | Electronic circuit equipment |
JP5949667B2 (en) * | 2013-06-03 | 2016-07-13 | 株式会社デンソー | Mold package and manufacturing method thereof |
-
2015
- 2015-03-12 JP JP2015049820A patent/JP6365360B2/en not_active Expired - Fee Related
-
2016
- 2016-03-04 WO PCT/JP2016/001203 patent/WO2016143317A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2016143317A1 (en) | 2016-09-15 |
JP2016171203A (en) | 2016-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6193510B2 (en) | Lead frame, semiconductor device, lead frame manufacturing method, and semiconductor device manufacturing method | |
US7521290B2 (en) | Method of manufacturing circuit device | |
JP5051189B2 (en) | Electronic circuit equipment | |
TWI575617B (en) | An electronic component, an electronic component manufacturing method, and an electronic component manufacturing apparatus | |
JP4626919B2 (en) | Semiconductor device | |
JP2008288610A (en) | Manufacturing method of circuit module | |
JP6365360B2 (en) | Electronic device and manufacturing method thereof | |
JP4967701B2 (en) | Power semiconductor device | |
JP3893301B2 (en) | Manufacturing method of semiconductor device and manufacturing method of semiconductor module | |
JP7075810B2 (en) | Electronic component storage packages, electronic devices, and electronic modules | |
JP5949667B2 (en) | Mold package and manufacturing method thereof | |
JP6111832B2 (en) | Multilayer substrate, electronic device using the same, and method for manufacturing electronic device | |
JP4942452B2 (en) | Circuit equipment | |
JP4010860B2 (en) | Hybrid integrated circuit device and manufacturing method thereof | |
JP5983523B2 (en) | Multilayer substrate, electronic device using the same, and method for manufacturing electronic device | |
JP5146358B2 (en) | Electronic equipment | |
JP6610460B2 (en) | Electronic device and method of manufacturing electronic device | |
EP4135028A1 (en) | Electronic component with moulded package | |
JP3705235B2 (en) | Manufacturing method of semiconductor device | |
JP2018182029A (en) | Semiconductor mounting substrate, semiconductor package including semiconductor mounting substrate, and method for manufacturing the same | |
JP5078451B2 (en) | Electronic component built-in module | |
JP2017204536A (en) | Electronic apparatus and manufacturing method thereof | |
JP2010238994A (en) | Semiconductor module and method of manufacturing the same | |
JP2015082528A (en) | Method for manufacturing electronic device | |
JP2015002244A (en) | Electronic device with electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180618 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6365360 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |