JP6355297B2 - Infrared imaging device - Google Patents
Infrared imaging device Download PDFInfo
- Publication number
- JP6355297B2 JP6355297B2 JP2013102935A JP2013102935A JP6355297B2 JP 6355297 B2 JP6355297 B2 JP 6355297B2 JP 2013102935 A JP2013102935 A JP 2013102935A JP 2013102935 A JP2013102935 A JP 2013102935A JP 6355297 B2 JP6355297 B2 JP 6355297B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- concentration
- type impurity
- infrared imaging
- junction diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003331 infrared imaging Methods 0.000 title claims description 76
- 239000012535 impurity Substances 0.000 claims description 210
- 238000001514 detection method Methods 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 13
- 239000010408 film Substances 0.000 description 89
- 239000010409 thin film Substances 0.000 description 32
- 239000004065 semiconductor Substances 0.000 description 31
- 239000010410 layer Substances 0.000 description 23
- 239000011229 interlayer Substances 0.000 description 19
- 230000035945 sensitivity Effects 0.000 description 17
- 230000005527 interface trap Effects 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000009825 accumulation Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000005684 electric field Effects 0.000 description 11
- 238000002955 isolation Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 230000001629 suppression Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 230000008030 elimination Effects 0.000 description 5
- 238000003379 elimination reaction Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、赤外線撮像素子に関し、特にｐｎ接合ダイオードを感温素子として備えた熱型赤外線撮像素子に関する。 The present invention relates to an infrared imaging device, and more particularly to a thermal infrared imaging device including a pn junction diode as a temperature sensitive device.
冷却装置が不要な非冷却熱型赤外線撮像素子は、小型化、低消費電力化が可能であり、様々な手法で高感度化され、民生用途としても普及しつつある。このような熱型赤外線撮像素子で、温度検知部にＰＮ接合ダイオードを用いた方式がある。この方式では、温度センサのｐｎ接合ダイオードはシリコン基板またはＳＯＩ基板上に形成されて、縦方向にｐ型不純物領域とｎ型不純物領域がそれぞれ１層以上形成された構造となっており、このｐｎ接合ダイオードを含む温度検知部を支持脚によって基板より断熱状態にすることにより、赤外線を検知することができる。また、複数のダイオードを直列に接続することにより感度が高められる。
また、低雑音化のためには、個々のダイオードが逆バイアスとなる箇所を電気的に接続するために形成されるコンタクトホールの底部に金属シリサイド膜を設ける構造（例えば、特許文献１参照）や、ｐｎ接合ダイオードを構成する半導体層の不純物に分布を持たせ、半導体層を流れる電気伝導キャリアを半導体層の中央部に多く偏在させる構造（例えば、特許文献２参照）が提案されている。
An uncooled thermal infrared imaging element that does not require a cooling device can be reduced in size and power consumption, and is highly sensitive by various methods and is becoming popular for consumer use. In such a thermal infrared imaging device, there is a method in which a PN junction diode is used for a temperature detection unit. In this system, the pn junction diode of the temperature sensor is formed on a silicon substrate or SOI substrate, and has a structure in which one or more p-type impurity regions and n-type impurity regions are formed in the vertical direction. Infrared light can be detected by bringing the temperature detection unit including the junction diode into a heat insulating state from the substrate by the support legs. Further, the sensitivity can be increased by connecting a plurality of diodes in series.
Further, in order to reduce noise, a structure in which a metal silicide film is provided at the bottom of a contact hole formed to electrically connect a portion where each diode is reverse-biased (for example, see Patent Document 1) A structure has been proposed in which impurities in a semiconductor layer constituting a pn junction diode are distributed and a large number of electrically conductive carriers flowing in the semiconductor layer are unevenly distributed in the central portion of the semiconductor layer (see, for example, Patent Document 2).
熱型赤外線撮像素子のｐｎ接合ダイオードは、隣接するｐｎ接合ダイオードとの分離や電気的絶縁のために、分離絶縁膜や保護膜により周囲が囲まれているが、これら分離絶縁膜とｐｎ接合ダイオードを構成する半導体層との界面には、結晶欠陥が存在する。このため、結晶欠陥に起因する界面トラップで電気伝導キャリアが生成および再結合することにより雑音が発生し、しかも、このような界面で発生する雑音は、上述のような半導体層の不純物分布の制御等では低減できない。また、ｐｎ不純物領域それぞれの電極間にかかる電界により、電流経路は最短経路、つまり分離絶縁膜とｐｎ接合ダイオードの半導体界面付近を流れようとするため、電流集中が発生し、かつ実効的なｐｎ接合面積が小さくなり、雑音が増大すると共に、ｐｎダイオードの温度感度が低下する。このため、ｐｎ接合ダイオードの出力のＳ／Ｎ（信号／雑音）比、最終的な熱型赤外線撮像素子の出力のＳ／Ｎ比が低下するという問題があった。 The pn junction diode of the thermal infrared imaging element is surrounded by an isolation insulating film and a protective film for isolation and electrical isolation from adjacent pn junction diodes. These isolation insulating film and pn junction diode There is a crystal defect at the interface with the semiconductor layer constituting the. For this reason, noise is generated due to the generation and recombination of electrically conductive carriers at the interface trap caused by crystal defects, and the noise generated at such an interface is responsible for controlling the impurity distribution of the semiconductor layer as described above. Etc. cannot be reduced. In addition, the electric field applied between the electrodes of the pn impurity regions causes the current path to flow in the shortest path, that is, near the semiconductor interface between the isolation insulating film and the pn junction diode, so that current concentration occurs and effective pn The junction area is reduced, noise is increased, and the temperature sensitivity of the pn diode is lowered. For this reason, there has been a problem that the S / N (signal / noise) ratio of the output of the pn junction diode and the S / N ratio of the output of the final thermal infrared imaging device are lowered.
そこで、本発明は、半導体層と絶縁膜との界面で発生する雑音を低減し、良好なＳ／Ｎ比の出力が可能な熱型赤外線撮像素子を提供することを目的とする。 Accordingly, an object of the present invention is to provide a thermal infrared imaging device capable of reducing noise generated at the interface between a semiconductor layer and an insulating film and capable of outputting an excellent S / N ratio.
本発明は、支持脚により基板上に保持された赤外線検知部を有する赤外線撮像素子であって、赤外線検知部は、第１不純物領域と第２不純物領域とが接合面で接合するｐｎ接合ダイオードと、ｐｎ接合ダイオードを覆うように設けられた絶縁膜と、絶縁膜に設けられた開口部中に露出した第１不純物領域に接続され、ｐｎ接合ダイオードにバイアスを印加する配線層とを含み、配線層は、接合面が絶縁膜と接する接触領域に対して、絶縁層を挟んで対向する位置に設けられることを特徴とする赤外線撮像素子に関する。 The present invention is an infrared imaging device having an infrared detection unit held on a substrate by a support leg, the infrared detection unit including a pn junction diode in which a first impurity region and a second impurity region are bonded at a bonding surface; An insulating film provided to cover the pn junction diode, and a wiring layer connected to the first impurity region exposed in the opening provided in the insulating film and applying a bias to the pn junction diode, The layer relates to an infrared imaging device, wherein the bonding surface is provided at a position facing a contact region where the bonding surface is in contact with the insulating film with the insulating layer interposed therebetween.
本発明の赤外線撮像素子では、ｐｎダイオードを設けた半導体層と、半導体層を囲む絶縁膜との界面を流れるダイオード電流を抑制することにより、界面領域における電気伝導キャリアの生成および再結合による雑音を低減することができ、また、ｐｎ電極間の電界による電流集中を抑制することで、実効的なｐｎ接合面積を大きくすることにより、雑音低減とｐｎダイオードの温度感度の向上が可能となる。これにより、良好なＳ／Ｎ比を有する赤外線撮像素子を提供できる。 In the infrared imaging device of the present invention, by suppressing the diode current flowing through the interface between the semiconductor layer provided with the pn diode and the insulating film surrounding the semiconductor layer, noise due to generation and recombination of electrically conductive carriers in the interface region is reduced. In addition, by suppressing current concentration due to the electric field between the pn electrodes, the effective pn junction area can be increased, thereby reducing noise and improving the temperature sensitivity of the pn diode. Thereby, an infrared imaging device having a good S / N ratio can be provided.
実施の形態１．
図１は、全体が１００で表される、本発明の実施の形態１にかかる熱型赤外線撮像装置の概略を示す斜視図である。熱型赤外線撮像装置１００は、アレイ状に設けられた赤外線検出素子１を含む。赤外線検出素子１の周囲には、駆動走査回路４と信号走査回路５とが設けられている。また、赤外線検出素子１の間には、駆動走査回路４に接続された選択線２と、信号走査回路５に接続された信号線３が設けられ、それぞれの赤外線検出素子１に接続されている。信号走査回路５には出力アンプ６が接続されている。
FIG. 1 is a perspective view schematically showing the thermal infrared imaging device according to the first embodiment of the present invention, the whole being represented by 100. FIG. The thermal
赤外線検出素子１は、マイクロマシニング技術を用いて作製された断熱構造体と、断熱構造体の上に設けられ、光電変換を行う、例えばｐｎ接続ダイオードのような熱電気変換素子とを有する。赤外線検出素子１に赤外光が入射すると断熱構造体上の検知部の温度が上昇し、その温度上昇を熱電気変換素子が検出して電気信号として出力する。出力された電気信号は、駆動走査回路４と信号走査回路５とのスキャン動作によりそれぞれの赤外線検出素子１から時系列で読み出され、赤外画像信号が得られる。
The
図２Ａは、図１に示した熱型赤外線撮像装置１００に含まれる赤外線検出素子１の、断面Ａにおける断面図であり、図２Ｂは、赤外線検出素子１の上面図である。
図２Ａ、図２Ｂに示すように、赤外線検出素子１は、例えばシリコンからなる基板１２と、その上に設けられた例えば酸化シリコンからなる絶縁膜１０を有し（例えばＳＯＩ基板）、基板１２は回路領域と画素領域とに分けられる。
2A is a cross-sectional view of the
As shown in FIGS. 2A and 2B, the
回路領域には、ＭＯＳ型の半導体素子を含む回路部１５と、回路部１５に接続された回路部配線１６が設けられている。一方、画素領域には空洞部１３が設けられ、その上に赤外線検知部８が支持脚１４で支持されている。赤外線検知部８には、温度によって電気特性が変化する感温素子として、ｐｎ接合ダイオード２３が設けられている。図２Ｂに示すように、複数のｐｎダイオード２３を直列に接続することにより、検出感度を向上させることができる。赤外線検知部８の上には傘構造をした赤外線吸収部９が設けられている。赤外線検知部８と隣接する赤外線検知部（図示せず）との間には配線（縦方向が信号線、横方向が選択線）１１が設けられている。配線１１とｐｎ接合ダイオード２３とは、支持脚１４に設けられた薄膜配線２２により電気的に接続されている。薄膜配線２２は、例えば窒化シリコンからなる保護膜１９で覆われている。
In the circuit region, a
図３Ａは、図２Ｂに示す赤外線検出素子１の断面Ｂにおける断面図であり、ダイオード電流が流れる方向の断面を示す。また、図３Ｂは、図２Ｂに示す赤外線検出素子１の断面Ｃにおける断面図であり、ｐｎ接合ダイオード２３の高濃度ｐ型不純物領域２５が形成された領域の断面を示す。
3A is a cross-sectional view of the
図３Ａ、図３Ｂに示すように、ｐｎ接合ダイオード２３は、シリコン等の半導体からなり、低濃度ｎ型不純物領域２４と、その中に形成された高濃度ｐ型不純物領域２５とを有する。低濃度ｎ型不純物領域２４と高濃度ｐ型不純物領域２５との接合部がｐｎ接合となる。図３Ａ、図３Ｂに示すように、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との接合面積が大きくなるように、深さ方向にもｐｎ接合面が形成されている。即ち、ｐｎ接合ダイオード２３を構成する低濃度ｎ型不純物領域２４が、高濃度ｐ型不純物領域２５を、上面を除いて３次元的に内包するように形成されている。
As shown in FIGS. 3A and 3B, the
低濃度ｎ型不純物領域２４の不純物濃度のピーク値は、１×１０１８／ｃｍ３以下で、高濃度ｐ型不純物領域２５の不純物濃度に比べて２桁以上低くなっている。このため、電気伝導は正孔電流が支配的となる。また、ｐｎ接合ダイオード２３の下層は、基板（図示せず）の上に設けられた酸化シリコンからなる絶縁膜１０であり、上部も酸化シリコンからなる層間膜１７で覆われている。このように、ｐｎ接合ダイオード２３は、その周囲が絶縁膜１０、層間膜１７に接している。ｐｎ接合ダイオード２３を形成する半導体層と絶縁膜１０、層間膜１７との界面には、通常、結晶欠陥が多く存在し、界面トラップで電気伝導キャリアが生成、再結合し、雑音発生の原因となる。
The peak value of the impurity concentration in the low-concentration n-
低濃度ｎ型不純物領域２４、高濃度ｐ型不純物領域２５には、例えばＴｉ、ＴｉＮ等からなる薄膜配線２２が、層間膜１７、１８に設けられた開口部を通って接続され、その上には、例えば窒化シリコンからなる保護膜１９が形成されている。図３Ａ、図３Ｂの構造では、高濃度ｐ型不純物領域２５にバイアスを印加する薄膜配線２２は、高濃度ｐ型不純物領域２５よりも大きく、低濃度ｎ型不純物領域２４の上部の層間膜１７、１８の上まで延在している。熱型赤外線撮像素子の動作時には、高濃度ｐ型不純物領域２５には正のバイアスが印加され、高濃度ｐ型不純物領域２５から低濃度ｎ型不純物領域２４に向かって正孔が移動する。
A
正孔電流が流れ込む低濃度ｎ型不純物領域２４は、層間膜１７、１８を挟んで薄膜配線２２と対向配置されているため、高濃度ｐ型不純物領域２５に接続された薄膜配線２２に正のバイアスが印加された場合、層間膜１７、１８を介して低濃度ｎ型不純物領域２４の表面にも正のバイアスが印加される。これにより、正孔電流は、ｐｎ接合ダイオード２３と層間膜１７との界面近傍を正孔電流が流れるのを抑制でき、雑音を低減できる。
Since the low-concentration n-
まず、図３Ａおよび図３Ｂに示す熱型赤外線撮像素子１の赤外線検知部の製造工程について、図４を参照しながら説明する。かかる製造工程は、後述する熱型赤外線撮像素子１の製造工程の一部を抜き出したものであり、実際には熱型赤外線撮像素子１の製造工程のフローの中で行われる。図４は、図３Ｂと同じく断面Ｃにおける、赤外線検出素子１の製造工程の断面図を示す。赤外線検出素子１の製造工程は、以下の工程ａ〜ｄを含む。
First, the manufacturing process of the infrared detector of the thermal
工程ａ：図４（ａ）に示すように、赤外線検知部８の絶縁膜１０の上に、シリコン等の半導体層を形成し、その上に窒化膜２７を形成して熱酸化を行い、ＬＯＣＯＳ（Local Oxidation of Silicon）分離を行う。
Step a: As shown in FIG. 4 (a), a semiconductor layer such as silicon is formed on the insulating
工程ｂ：図４（ｂ）に示すように、ＬＯＣＯＳ分離膜１０と窒化膜２７を選択的に除去した後に、半導体層（活性領域）にｎ型不純物を注入して低濃度ｎ型不純物領域２４を形成する。
Step b: As shown in FIG. 4B, after selectively removing the
工程ｃ：図４（ｃ）に示すように、低濃度ｎ型不純物領域２４中にｐ型不純物を注入し、低濃度ｎ型不純物領域２４の一部に高濃度ｐ型不純物領域２５を形成する。続いて、酸化シリコンからなる層間膜１７、１８を形成する。
Step c: As shown in FIG. 4C, a p-type impurity is implanted into the low-concentration n-
工程ｄ：図４（ｄ）に示すように、スパッタおよびパターニングを用いて、Ｔｉ、ＴｉＮ等からなる薄膜配線２２を形成し、最後に保護膜１９を形成する。薄膜配線２２は、高濃度ｐ型不純物領域２５の上面よりも大きく、ダイオード電流が流れる低濃度ｎ型不純物領域２４の上方まで広がるように形成される。
Step d: As shown in FIG. 4D, a
次に、図５を参照しながら、図２Ａに示す赤外線検出素子１の製造方法について説明する。図５は、図２Ａと同じく、図１の断面Ａにおける断面図であり、図５中、図２Ａ、図２Ｂと同一符号は、同一または相当箇所を示す。赤外線検出素子１の製造方法は、以下の工程１〜６を含む。
Next, a method for manufacturing the
工程１：図５（ａ）に示すように、基板１２の回路領域にＭＯＳ型半導体素子等の回路部１５を形成する。続いて、基板１２上に、絶縁膜１０の一部を形成し、その上に、回路部１５に接続された回路部配線１６と、複数のｐｎ接合ダイオード（図示せず）を含む赤外線検出部８とを形成する。更に、その上に、絶縁膜１０を形成する。この工程１で、上述の工程ａ〜ｃが行われる。
Step 1: As shown in FIG. 5A, a
工程２：図５（ｂ）に示すように、フォトレジスト２０を全面に形成し、赤外線検知部８の上のみを開口する。
Step 2: As shown in FIG. 5B, a
工程３：図５（ｃ）に示すように、赤外線検出部８上の絶縁膜１０をエッチングする。絶縁膜１０のエッチングは、弗化水素酸溶液を用いたウェットエッチングにより行う。弗化水素酸溶液によりフォトレジスト２０が開口している領域の絶縁膜１０のみがエッチングされ、赤外線検知部８の上の絶縁膜１０も薄膜化される。ドライエッチングにより絶縁膜１０をエッチングしても良い。エッチング後にフォトレジスト２０を除去する。
Process 3: As shown in FIG.5 (c), the insulating
工程４：図５（ｄ）に示すように、赤外線検知部８と赤外線検知部８を中空に保持する支持脚部分に薄膜配線２２を形成する。そして、酸化シリコン等からなる層間膜１８を所望の膜厚だけ堆積する。この工程で、上述の工程ｄが行われる。
Process 4: As shown in FIG.5 (d), the
工程５：図５（ｅ）に示すように、Ａｌ、Ｔｉ、ＴｉＮ、Ｗ、ＷＳｉ等からなる配線１１を形成する。配線１１の形成後、例えば酸化シリコン等からなる保護膜１９を全面に形成する。
Step 5: As shown in FIG. 5E, a
工程６：図５（ｆ）に示すように、ドライエッチングで、絶縁膜１０、層間膜１８にエッチングホール２１を形成した後、赤外線検知部８の上に赤外線吸収部９を形成する。続いて、ＸｅＦ２等を用いたドライエッチングにより、基板１２をエッチングして空洞部１３を形成し、赤外線検知部８を中空構造にする。ここでは、１つの赤外線検出素子１を例に説明したが、実際にはアレイ状に形成された複数の赤外線検出素子１が同時に形成される。この結果、画素領域にアレイ状の赤外線検出素子１を有し、回路領域に回路部１５や回路部配線１６を有する非冷却の熱型赤外線撮像装置１００が完成する。
Step 6: As shown in FIG. 5F, after the
この熱型赤外線撮像装置１００では、入射した赤外線が赤外線吸収部９で吸収されて熱に変換される。この熱は赤外線検知部８に伝わり、これにより赤外線検知部８の温度が上昇し、赤外線検知部８に形成されたｐｎ接合ダイオード２３の電気特性が変化する。この電気特性の変化は、電気信号として配線１１を介して回路部１５に送られる。回路部１５では、各画素の電気信号の変化から赤外線検知部８に入射した赤外線の量を決定する。
In the thermal
本発明の実施の形態１にかかる熱型赤外線撮像装置１００では、図３Ａ、３Ｂに示すように、ｎ型不純物領域２４は、層間膜１７、１８を挟んで薄膜配線２２と対向配置されているため、高濃度ｐ型不純物領域２５に接続された薄膜配線２２に正のバイアスが印加された場合、層間膜１７、１８を介して低濃度ｎ型不純物領域２４の表面にも正のバイアスが印加される。これにより、ｐｎ接合ダイオード２３と層間膜１７との界面近傍を正孔電流が流れるのを抑制でき、界面領域の界面トラップに、電気伝導キャリア（ここでは正孔）が捕獲されにくくなる。この結果、ｐｎ接合ダイオード２３の雑音が低減でき、良好なＳ／Ｎ比を有する熱型赤外線撮像装置１００を得ることができる。
In the thermal
なお、本発明の実施の形態１にかかる熱型赤外線撮像素子１では、高濃度ｐ型不純物領域２５が低濃度ｎ型不純物領域２４に三次元的に包括されているような形状としたが、ｐ型不純物領域とｎ型不純物領域を三次元的に設置していれば良く、包括関係が反転、もしくは高濃度、低濃度の関係が反転しても良い。例えば、高濃度ｎ型不純物領域が低濃度ｐ型不純物領域に三次元的に包括されている、もしくは、低濃度ｐ型不純物領域が高濃度ｎ型不純物領域に三次元的に包括されている、もしくは低濃度ｎ型不純物領域が高濃度ｐ型不純物領域に三次元的に包括されている、いずれの組み合わせでも良い。
In the thermal
実施の形態２．
図６Ａは、本発明の実施の形態２にかかる熱型赤外線撮像素子の画素領域の上面図である。実施の形態１と異なる点は、配線層２２とは別に、酸化膜を挟んでダイオードに対向している配線層（以降、バイアス印加用配線３１と呼ぶ）が、バイアス印加用絶縁膜３０を介して半導体表面の高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との境界上に配置されている点である。
FIG. 6A is a top view of a pixel region of the thermal infrared imaging device according to the second exemplary embodiment of the present invention. The difference from the first embodiment is that, apart from the
図６Ｂは、図６Ａに複数個直列配置されたｐｎ接合ダイオード２３の内、一つを拡大した上面図である。ｐｎ接合ダイオード２３中には、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４が配置されており、低濃度不純物領域コンタクトホール３２、高濃度不純物領域コンタクトホール３３を介して、薄膜配線２２と接続され、電圧が印加されるまた、上記二つの不純物領域の一部分を覆う形で、バイアス印加用絶縁膜３０を介してバイアス印加用配線３１が配置されており、低濃度不純物領域コンタクトホール３２により薄膜配線２２と接続することで、低濃度ｎ型不純物領域２４とバイアス印加用配線３１は同電位に保たれている。
FIG. 6B is an enlarged top view of one of the plurality of
ここで、低濃度ｎ型不純物領域２４とバイアス印加用配線３１の両方が電気的に接続されていれば良く、本実施の形態２のような低濃度不純物領域コンタクトホール３２による一括開口に限らない。例えば、低濃度ｎ型不純物領域２４とバイアス印加用配線３１のそれぞれに１箇所ずつコンタクトホールを設けてもよく、また複数個設けても良い。
Here, both the low-concentration n-
図７は、本発明の実施の形態２にかかる熱型赤外線撮像素子に含まれるｐｎ接合ダイオード２３の、ダイオード電流が流れる方向に平行な断面Ｇにおける断面図である。ダイオード順方向電圧印加時、低濃度不純物領域コンタクトホール３２を介してバイアス印加用配線３１に印加された電圧は、高濃度不純物領域コンタクトホール３３に印加された電圧と比較して低く設定されている。
FIG. 7 is a cross-sectional view of a
図８Ａは、図７に示すＡ−Ｂ間のバンド図を示す。バイアス印加用配線３１に印加された電圧により、高濃度ｐ型不純物領域２５に電界が発生し、バイアス印加用絶縁膜３０付近に正孔が引き寄せられ、蓄積状態（ａｃｃｕｍｕｌａｔｉｏｎ状態）となる。一方、低濃度ｎ型不純物領域２４に関しては、低濃度ｎ型不純物領域２４とバイアス印加用配線３１が同電位に設定されているため、バンドレベルは変化しない。上記現象から、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４間のバンドレベル差が広がり、Ａ−Ｂ間においてｐｎ接合ダイオード２３が順方向動作する閾値電圧が大きくなる。
FIG. 8A shows a band diagram between A and B shown in FIG. An electric field is generated in the high-concentration p-
図８Ｂは、図７に示すＣ−Ｄ間のバンド図を示す。高濃度ｐ型不純物領域２５および低濃度ｎ型不純物領域２４にバイアスは印加されないため、バンドレベル差は広がらず、Ｃ−Ｄ間においてｐｎ接合ダイオード２３が順方向動作する閾値電圧は変化しない。
FIG. 8B shows a band diagram between CD shown in FIG. Since no bias is applied to the high-concentration p-
上述のようにＡ−Ｂ間においてｐｎ接合ダイオード２３が順方向動作する閾値電圧が大きくなるため、Ａ−Ｂ間の順方向動作が起きにくくなり、電流経路がＡ−Ｂ領域を避けて、Ｃ−Ｄ領域に広がるよう、電流経路が変化する。
As described above, the threshold voltage at which the
通常、ｐｎ不純物領域それぞれの電極間にかかる電界により、電流経路は最短経路、つまり分離絶縁膜とｐｎ接合ダイオードの半導体界面付近を流れようとする力が働く。分離絶縁膜とｐｎ接合ダイオードの半導体層との界面には、結晶欠陥が存在し、界面トラップで電気伝導キャリアが生成再結合することで雑音が発生する。同時に、電流集中が発生し、かつ実効的なｐｎ接合面積が小さくなるため、雑音は増大すると共に、ｐｎダイオードの温度感度が低下する。 Usually, due to the electric field applied between the electrodes of each of the pn impurity regions, a current path acts as a shortest path, that is, a force to flow near the semiconductor interface between the isolation insulating film and the pn junction diode. Crystal defects exist at the interface between the isolation insulating film and the semiconductor layer of the pn junction diode, and noise is generated due to generation and recombination of electrically conductive carriers by the interface trap. At the same time, current concentration occurs and the effective pn junction area decreases, so that noise increases and the temperature sensitivity of the pn diode decreases.
これに対して、本実施の形態２によれば、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上が可能である。 On the other hand, according to the second embodiment, the current path can be dispersed from the shortest path, interface trap suppression at the oxide film / semiconductor interface, elimination of current concentration, and effective pn junction area can be achieved. Since it can be increased, noise reduction and pn junction diode temperature sensitivity can be improved.
なお、本実施の形態２では、バイアス印加用絶縁膜３０およびバイアス印加用配線３１はそれぞれ層間膜１８と薄膜配線２２と別層として形成したが、これには限定されない。例えば、バイアス印加用絶縁膜３０と層間膜１８を共通としても良いし、層間膜１８の一部分のみ加工を加えてバイアス印加用絶縁膜３０を形成しても良い。また、バイアス印加用配線３１と薄膜配線２２を共通にしても良い。
In the second embodiment, the bias
なお、本実施の形態２では、高濃度ｐ型不純物領域２５が低濃度ｎ型不純物領域２４に三次元的に包括されているような形状としたが、これには限定されない。
In the second embodiment, the high-concentration p-
図９Ａは、本発明の実施の形態２にかかる他の熱型赤外線撮像素子の上面図であり、高濃度ｐ型不純物領域２５の配置が異なる。図９Ｂは、ｐｎ接合ダイオード２３のダイオード電流が流れる方向に平行な、図９Ａ中に示す断面Ｈにおける断面図である。図９Ａ、９Ｂに示すように、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４が上下方向に接合界面を持っていれば良い。
FIG. 9A is a top view of another thermal infrared imaging device according to the second exemplary embodiment of the present invention, in which the arrangement of the high-concentration p-
一方、図１０Ａは、本発明の実施の形態２にかかる他の熱型赤外線撮像素子の上面図であり、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４の配置が異なる。図１０Ｂは、ｐｎ接合ダイオード２３のダイオード電流が流れる方向に平行な、図１０Ａ中に示す断面Ｉにおける断面図である。図に示すとおり、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４が縦方向に境界面を持っていれば良く、上記二領域の包括関係、および上下関係が逆転しても良い。
On the other hand, FIG. 10A is a top view of another thermal infrared imaging device according to the second exemplary embodiment of the present invention, and the arrangement of the high-concentration p-
図９Ａや図１０Ｂに構造においても、図７の構造と同様に、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上が可能である。 9A and 10B, as in the structure of FIG. 7, it is possible to disperse the current path from the shortest path, suppress interface traps at the oxide film and semiconductor interface, eliminate current concentration, and effectively Since the pn junction area can be increased, noise reduction and pn junction diode temperature sensitivity can be improved.
ここで、図１１Ａ〜１１Ｄは、図７に示す本発明の実施の形態２にかかる、バイアス印加用配線３１を備えたｐｎ接合ダイオード２３の製造工程の断面図である。
Here, FIGS. 11A to 11D are cross-sectional views of a manufacturing process of the
まず、図１１Ａに示すように素子分離を行い、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４に不純物注入を行うことでｐｎ接合ダイオード２３を形成する。
First, as shown in FIG. 11A, element isolation is performed, and
次に、図１１Ｂに示すようにバイアス印加用絶縁膜３０およびバイアス印加用配線３１の成膜を行い、ｐｎ両方の不純物領域の一部分を覆う形で前記二層のパターン形成を行う。
Next, as shown in FIG. 11B, the bias applying insulating
次に、図１１Ｃに示すように層間膜１８を堆積し、低濃度不純物領域コンタクトホール３２、高濃度不純物領域コンタクトホール３３を形成する。ここで、低濃度不純物領域コンタクトホール３２は低濃度ｎ型不純物領域２４およびバイアス印加用配線３１両方にコンタクトが取れるように形成する。
Next, as shown in FIG. 11C, an
その後、図１１Ｄに示すように薄膜配線２２を成膜、形成を行い、保護膜１９を成膜することで、図７に示すｐｎ接合ダイオード２３が完成する。
Thereafter, as shown in FIG. 11D, the
実施の形態３．
図１２は、本発明の実施の形態３にかかる熱型赤外線撮像素子に含まれるｐｎ接合ダイオード２３の、ダイオード電流が流れる方向に平行な断面での断面図である。薄膜配線２２から高濃度不純物領域コンタクトホール３３を介して高濃度ｐ型不純物領域２５に流入した電流は、高濃度ｐ型不純物領域２５から低濃度ｎ型不純物領域２４へと流れ込み、低濃度不純物領域コンタクトホール３２を介して薄膜配線２２へと引き出されることで、ｐｎ接合ダイオード２３の順方向動作は行われる。
FIG. 12 is a cross-sectional view of the
実施の形態２と異なる点は、バイアス印加用配線３１が高濃度ｐ型不純物領域２５と同電位になるように薄膜配線２２により接続されている点である。ダイオード順方向電圧印加時、高濃度不純物領域コンタクトホール３３を介してバイアス印加用配線３１に印加された電圧は、低濃度不純物領域コンタクトホール３２に印加された電圧と比較して高く設定されている。
The difference from the second embodiment is that the
図１３Ａは、図１２に記載したＥ−Ｆ間のバンド図を示す。バイアス印加用配線３１に印加された電圧により、低濃度ｎ型不純物領域２４に電界が発生し、バイアス印加用絶縁膜３０付近に電子が引き寄せられ、蓄積状態（ａｃｃｕｍｕｌａｔｉｏｎ状態）となる。一方、高濃度ｐ型不純物領域２５に関しては、高濃度ｐ型不純物領域２５とバイアス印加用配線３１が同電位に設定されているため、バンドレベルは変化しない。上記現象から、低濃度ｎ型不純物領域２４と高濃度ｐ型不純物領域２５間のバンドレベル差が広がり、Ｅ−Ｆ間においてｐｎ接合ダイオード２３が順方向動作する閾値電圧が大きくなる。
FIG. 13A shows a band diagram between EF described in FIG. An electric field is generated in the low-concentration n-
図１３Ｂは、図１２に記載したＨ−Ｇ間のバンド図を示す。低濃度ｎ型不純物領域２４および高濃度ｐ型不純物領域２５にバイアスは印加されないため、バンドレベル差は広がらず、Ｈ−Ｇ間においてｐｎ接合ダイオード２３が順方向動作する閾値電圧は変化しない。
FIG. 13B shows a band diagram between HG described in FIG. Since no bias is applied to the low-concentration n-
上記閾値電圧の変化により、Ｅ−Ｆ間の順方向動作が起きにくくなり、電流経路がＥ−Ｆ領域を避け、Ｈ−Ｇ領域に広がるような形状に変化する。 Due to the change in the threshold voltage, the forward operation between E and F is less likely to occur, and the current path changes to a shape that avoids the EF region and extends to the HG region.
通常、ｐｎ不純物領域それぞれの電極間にかかる電界により、電流経路は最短経路、つまり分離絶縁膜とｐｎ接合ダイオードの半導体界面を流れようとする力が働く。分離絶縁膜とｐｎ接合ダイオードの半導体層との界面には、結晶欠陥が存在し、界面トラップで電気伝導キャリアが生成再結合することで雑音が発生する。同時に、電流集中が発生し、かつ実効的なｐｎ接合面積が小さくなるため、雑音は増大すると共に、ｐｎダイオードの温度感度が低下する。 Usually, due to the electric field applied between the electrodes of each of the pn impurity regions, a current path has a shortest path, that is, a force that flows through the semiconductor interface between the isolation insulating film and the pn junction diode. Crystal defects exist at the interface between the isolation insulating film and the semiconductor layer of the pn junction diode, and noise is generated due to generation and recombination of electrically conductive carriers by the interface trap. At the same time, current concentration occurs and the effective pn junction area decreases, so that noise increases and the temperature sensitivity of the pn diode decreases.
これに対して、本実施の形態３によれば、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上という、実施の形態２と同様の効果が得られる。 On the other hand, according to the third embodiment, the current path can be dispersed from the shortest path, interface trap suppression at the oxide film and semiconductor interface, elimination of current concentration, and effective pn junction area can be achieved. Since it can be increased, the same effects as those of the second embodiment, such as noise reduction and pn junction diode temperature sensitivity improvement, can be obtained.
実施の形態４．
図１４Ａは、本発明の実施の形態４にかかる熱型赤外線撮像素子に含まれるｐｎ接合ダイオード２３の上面図である。図１４Ｂは、ダイオード電流が流れる方向に平行な断面Ｊでの断面図である。薄膜配線２２から高濃度不純物領域コンタクトホール３３を介して高濃度ｐ型不純物領域２５に流入した電流は、高濃度ｐ型不純物領域２５から低濃度ｎ型不純物領域２４へと流れ込み、低濃度不純物領域コンタクトホール３２を介して薄膜配線２２へと引き出されることで、ｐｎ接合ダイオード２３の順方向動作は行われる。
FIG. 14A is a top view of the
実施の形態２、３と異なる点は、バイアス印加用配線３１をより広い領域に配置し、ｐｎ接合ダイオード２３表面部分における高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との境界の大部分を覆うようにした点である。本構造により、前述のバイアス印加用配線３１下部の高濃度ｐ型不純物領域２５における蓄積状態の効果をより高くすることができる。
The difference from the second and third embodiments is that the
本実施の形態４によれば、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上という、実施の形態２、３の効果をさらに高めることができる。
According to the fourth embodiment, the current path can be dispersed from the shortest path, interface trap suppression at the oxide film-semiconductor interface, elimination of current concentration, and an effective pn junction area can be increased. Therefore, the effects of
実施の形態５．
図１５は、本発明の実施の形態５にかかる熱型赤外線撮像素子の画素領域の上面図である。実施の形態２〜４と異なる点は、バイアス印加用配線３１に負の電圧が印加されており、バイアス印加用配線３１は高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との境界部分に配置されていると共に、複数個配列されているｐｎ接合ダイオード２３上のバイアス印加用配線３１がそれぞれ電気的に接続されており、上記配線に電圧を印加するバイアス印加用ダイオード３４と、電圧を印加しないバイアス非印加ダイオード３５とを配置している点である。
FIG. 15 is a top view of the pixel region of the thermal infrared imaging device according to the fifth embodiment of the present invention. A difference from the second to fourth embodiments is that a negative voltage is applied to the
即ち、図１５に示すように、複数個直列接続されているｐｎ接合ダイオード２３の、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との各境界部分を覆うように配置されたバイアス印加用配線３１は、互いに電気的に接続されている。また、複数個直列接続されているｐｎ接合ダイオード２３のうち、電圧印加側からみて一番遠いものをバイアス印加用ダイオード３４とし、それ以外の複数個をバイアス非印加ダイオード３５とする。
That is, as shown in FIG. 15, a plurality of
図１６Ａは、図１５に示された複数個直列配置されたｐｎ接合ダイオード２３の内、バイアス印加用ダイオード３４（電圧印加側からみて一番遠いもの）を拡大した上面図である。バイアス印加用配線３１と、バイアス印加用ダイオード３４の低濃度ｎ型不純物領域２４とが同電位になるように、低濃度不純物領域コンタクトホール３２と薄膜配線２２を配置する。
FIG. 16A is an enlarged top view of a plurality of
図１６Ｂは、図１６Ａに示すバイアス印加用ダイオード３４の、ダイオード電流が流れる方向に平行な断面Ｋにおける断面図である。バイアス印加用配線３１下部の高濃度ｐ型不純物領域２５における蓄積状態により、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上という、実施の形態２と同様の効果が得られる。
16B is a cross-sectional view of the
図１７Ａは、図１５に複数個直列配置されたｐｎ接合ダイオード２３の内、バイアス非印加用ダイオード３５を拡大した上面図である。バイアス印加用配線３１と、バイアス非印加ダイオード３５の低濃度不純物領域コンタクトホール３２と、高濃度不純物領域コンタクトホール３３は電気的に独立するように配置される。
FIG. 17A is an enlarged top view of the
図１７Ｂは、図１７Ａに示すバイアス非印加用ダイオード３５の、ダイオード電流が流れる方向に平行な断面Ｌにおける断面図である。また、図１７Ｃに図１７Ｂ中のＩ−Ｊ間のバンド図を示す。
FIG. 17B is a cross-sectional view of the
バイアス印加用配線３１下部の高濃度ｐ型不純物領域２５および低濃度ｎ型不純物領域２４において、バンドレベルは上方向に変化する。このバンドレベル変化により、領域Ｊから領域Ｉ方向に流れ込もうとする電子電流はブロックされ、領域Ｉから領域Ｊ方向に流れ込もうとする正孔電流はトラップされることで、Ｉ−Ｊ間で閾値電圧が大きくなり、電流が流れにくくなる。
In the high-concentration p-
一方、バイアス印加用配線３１の電界影響を受けない領域においては閾値電圧に変化はなく、領域Ｉ−Ｊを避けるように電流拡散が発生する。
On the other hand, the threshold voltage does not change in the region not affected by the electric field of the
本実施の形態５により、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上という、実施の形態２と同様の効果が得られる。 According to the fifth embodiment, the current path can be dispersed from the shortest path, interface trap suppression at the oxide film and semiconductor interface, elimination of current concentration, and an effective pn junction area can be increased. Effects similar to those of the second embodiment, such as noise reduction and pn junction diode temperature sensitivity improvement, can be obtained.
なお、本実施の形態５において、バイアス印加用配線３１はそれぞれ接続して設置したが、電流経路を最短経路から分散させることができるのであれば個数や位置はこれに限定されない。また、バイアス印加用ダイオード３４は、複数個直列接続されているｐｎ接合ダイオード２３のうち、電圧印加側からみて一番遠いもの一つだけ設置したが、電流経路を最短経路から分散させることができるのであれば個数や位置はこれに限定されない。
In the fifth embodiment, the
実施の形態６．
図１８は、本発明の実施の形態６にかかる熱型赤外線撮像素子に含まれる画素領域の上面図である。実施の形態５と異なる点は、実施の形態５ではバイアス印加用配線３１に負の電圧が印加されていたのに対して、本実施の形態６では正の電圧が印加されている点である。
FIG. 18 is a top view of a pixel region included in the thermal infrared imaging device according to the sixth embodiment of the present invention. The difference from the fifth embodiment is that a negative voltage is applied to the
図１８に示すように、複数個直列接続されているｐｎ接合ダイオード２３の高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との各境界部分を覆うように配置されているバイアス印加用配線３１は、互いに電気的に接続されている。また、複数個直列接続されているｐｎ接合ダイオード２３のうち、電圧印加側からみて一番近いものをバイアス印加用ダイオード３４とし、それ以外の複数個をバイアス非印加ダイオード３５とする。
As shown in FIG. 18, the bias application is arranged so as to cover each boundary portion between the high-concentration p-
図１９Ａは、図１８に複数個直列配置されたｐｎ接合ダイオード２３の内、バイアス印加用ダイオード３４（電圧印加側からみて一番近いもの）を拡大した上面図である。バイアス印加用配線３１と、バイアス印加用ダイオード３４の高濃度ｐ型不純物領域２５とが同電位になるよう、高濃度不純物領域コンタクトホール３３と薄膜配線２２とを配置する。
FIG. 19A is an enlarged top view of the bias applying diode 34 (the one closest to the voltage applying side) among the plurality of
図１９Ｂは、図１８Ａに示すバイアス印加用ダイオード３４の、ダイオード電流が流れる方向に平行な断面Ｍにおける断面図である。バイアス印加用配線３１下部の低濃度ｎ型不純物領域２４における蓄積状態により、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上という、実施の形態２と同様の効果が得られる。
FIG. 19B is a cross-sectional view of the
図２０Ａは、図１８に複数個直列配置されたｐｎ接合ダイオード２３の内、バイアス非印加用ダイオード３５を拡大した上面図である。バイアス印加用配線３１と、バイアス非印加ダイオード３５の低濃度不純物領域コンタクトホール３２と、高濃度不純物領域コンタクトホール３３とは、電気的に独立するように配置する。
20A is an enlarged top view of the
図２０Ｂは、図２０Ａに示すバイアス非印加用ダイオード３５の、ダイオード電流が流れる方向に平行な断面Ｎにおける断面図である。また、図２０Ｃは、図２０Ｂ中のＫ−Ｌ間のバンド図である。バイアス印加用配線３１下部の高濃度ｐ型不純物領域２５および低濃度ｎ型不純物領域２４において、バンドレベルは下方向に変化する。このバンドレベル変化により、領域Ｋから領域Ｌ方向に流れ込もうとする正孔電流はブロックされ、領域Ｌから領域Ｋ方向に流れ込もうとする電子電流はトラップされることで、Ｋ−Ｌ間で閾値電圧が大きくなり、電流が流れにくくなる。
20B is a cross-sectional view of the
一方、バイアス印加用配線３１の電界影響を受けない領域においては閾値電圧に変化はなく、領域Ｋ−Ｌを避けるように電流拡散が発生する。
On the other hand, there is no change in the threshold voltage in the region not affected by the electric field of the
本実施の形態６により、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上という、実施の形態２と同様の効果が得られる。 According to the sixth embodiment, the current path can be dispersed from the shortest path, interface trap suppression at the oxide film and semiconductor interface can be eliminated, current concentration can be eliminated, and the effective pn junction area can be increased. Effects similar to those of the second embodiment, such as noise reduction and pn junction diode temperature sensitivity improvement, can be obtained.
実施の形態７．
図２２Ａは、本発明の実施の形態７にかかる熱型赤外線撮像素子に含まれるｐｎ接合ダイオード２３の上面図である。図２２Ｂは、ダイオード電流が流れる方向に平行な断面Ｏにおける断面図である。
Embodiment 7 FIG.
FIG. 22A is a top view of the
薄膜配線２２から高濃度不純物領域コンタクトホール３３を介して高濃度ｐ型不純物領域２５に流入した電流は、高濃度ｐ型不純物領域２５から低濃度ｎ型不純物領域２４へと流れ込み、低濃度不純物領域コンタクトホール３２を介して薄膜配線２２へと引き出されることで、ｐｎ接合ダイオード２３の順方向動作は行われる。
The current flowing from the
本実施の形態２〜６と異なる点は、ｐｎ接合ダイオード２３の分離方法が、エッチング処理を利用した、一般的にメサ分離と呼ばれる方法を利用している点であり、かつその分離側面に酸化膜（以降、側壁バイアス印加用絶縁膜３６と呼ぶ）を挟んでダイオード部に電圧を印加する配線層（以降、側壁バイアス印加用配線３７と呼ぶ）を備えている点である。
The difference from
側壁バイアス印加用配線３７と、低濃度ｎ型不純物領域２４と、バイアス印加用配線３１とは、薄膜配線２２を介して同電位に保たれているとともに、ｐｎ接合ダイオード２３の順方向動作においては、高濃度ｐ型不純物領域２５に印加される電圧と比べて、低い電圧が印加されている。
Sidewall
図２２Ｃは、図２２Ｂに示すＭ−Ｎ間、およびＯ−Ｐ間のバンド図である。どちらも、バイアス印加用配線３１、側壁バイアス印加用配線３７に印加された電圧により、高濃度ｐ型不純物領域２５に電界が発生し、バイアス印加用絶縁膜３０付近、および側壁バイアス印加用絶縁膜３６付近に正孔が引き寄せられ、蓄積状態（ａｃｃｕｍｕｌａｔｉｏｎ状態）となる。
FIG. 22C is a band diagram between MN and OP shown in FIG. 22B. In both cases, an electric field is generated in the high-concentration p-
一方、低濃度ｎ型不純物領域２４に関しては、低濃度ｎ型不純物領域２４とバイアス印加用配線３１、側壁バイアス印加用配線３７が同電位に設定されているため、バンドレベルは変化しない。上述の現象から、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との間のバンドレベル差が広がり、Ｍ−Ｎ間、Ｏ−Ｐ間の双方で、ｐｎ接合ダイオード２３が順方向動作する閾値電圧が大きくなる。
On the other hand, regarding the low-concentration n-
本実施の形態７によれば、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上という、実施の形態２の効果を更に高めることができる。 According to the seventh embodiment, the current path can be dispersed from the shortest path, interface trap suppression at the oxide film and semiconductor interface can be suppressed, current concentration can be eliminated, and the effective pn junction area can be increased. Therefore, the effects of the second embodiment, such as noise reduction and pn junction diode temperature sensitivity improvement, can be further enhanced.
なお、バイアス印加用絶縁膜３０と側壁バイアス印加用絶縁膜３６は同時に形成することが好ましいが、電流経路を最短経路から分散させる効果が得られるのであれば別々に形成してもかまわない。また、バイアス印加用配線３１と側壁バイアス印加用配線３７は同時に形成することが好ましいが、電流経路を最短経路から分散させる効果が得られるのであれば別々に形成してもかまわない。
The bias applying insulating
実施の形態８．
図２３は、本発明の実施の形態７にかかる熱型赤外線撮像素子に含まれるｐｎ接合ダイオード２３の、ダイオード電流が流れる方向に平行な断面における断面図である。
FIG. 23 is a cross-sectional view of a
薄膜配線２２から高濃度ｐ型不純物領域２５に流入した電流は、高濃度ｐ型不純物領域２５から低濃度ｎ型不純物領域２４、低濃度ｐ型不純物領域３９、高濃度ｎ型不純物領域３８を通って、薄膜配線２２へと引き出されることで、ｐｎ接合ダイオード２３の順方向動作は行われる。この際、高濃度ｐ型不純物領域２５から低濃度ｎ型不純物領域２４の間で、第一段目のダイオード順方向動作が行われる。また、低濃度ｐ型不純物領域３９から高濃度ｎ型不純物領域３８の間で第二段目のダイオード順方向動作が行われる。つまり、本構造においては二つのｐｎ接合ダイオード２３が直列接続されたような動作を行うことができる。
The current flowing from the
ここで、バイアス印加用配線３１は、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との接続界面、および低濃度ｐ型不純物領域３９と高濃度ｎ型不純物領域３８との接続界面上に配置されており、低濃度ｎ型不純物領域２４と低濃度ｐ型不純物領域３９とが同電位になるように、薄膜配線２２を介して接続されている。
Here, the
本実施の形態が実施の形態２〜７と異なる点は、ｐｎ接合ダイオードを二つ直列接続したようなダイオード構造の、ｐｎ接続界面部分にそれぞれバイアス印加用配線３１およびバイアス印加用絶縁膜３０を配置している点である。
This embodiment differs from the second to seventh embodiments in that a
図２４Ａは、図２３中に示すＱ−Ｒ間のバンド図である。バイアス印加用配線３１に印加された電圧により、高濃度ｐ型不純物領域２５に電界が発生し、バイアス印加用絶縁膜３０付近に正孔が引き寄せられ、蓄積状態（ａｃｃｕｍｕｌａｔｉｏｎ状態）となる。一方、低濃度ｎ型不純物領域２４に関しては、低濃度ｎ型不純物領域２４とバイアス印加用配線３１が同電位に設定されているため、バンドレベルは変化しない。上述の現象から、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との間のバンドレベル差が広がり、Ｑ−Ｒ間においてｐｎ接合ダイオード２３が順方向動作する閾値電圧が大きくなる。
FIG. 24A is a band diagram between QR shown in FIG. An electric field is generated in the high-concentration p-
図２４Ｂは、図２３に示す領域Ｓ−Ｔ間のバンド図である。高濃度ｐ型不純物領域２５および低濃度ｎ型不純物領域２４にバイアスは印加されないため、バンドレベル差は広がらず、Ｓ−Ｔ間においてｐｎ接合ダイオード２３が順方向動作する閾値電圧は変化しない。
FIG. 24B is a band diagram between regions ST shown in FIG. Since no bias is applied to the high-concentration p-
上述のような閾値電圧の変化により、Ｑ−Ｒ間の順方向動作が起きにくくなり、電流経路はＱ−Ｒ領域を避け、Ｓ−Ｔ領域に広がるような形状に変化する。 Due to the change in the threshold voltage as described above, the forward operation between Q and R becomes difficult to occur, and the current path changes to a shape that extends in the ST region while avoiding the QR region.
図２４Ｃは、図２３中に示すＵ−Ｖ間のバンド図である。バイアス印加用配線３１に印加された電圧により、高濃度ｎ型不純物領域３８に電界が発生し、バイアス印加用絶縁膜３０付近に電子が引き寄せられ、蓄積状態（ａｃｃｕｍｕｌａｔｉｏｎ状態）となる。一方、低濃度ｐ型不純物領域３９に関しては、低濃度ｐ型不純物領域３９とバイアス印加用配線３１とが同電位に設定されているため、バンドレベルは変化しない。上述の現象から、高濃度ｎ型不純物領域３８と低濃度ｐ型不純物領域３９との間のバンドレベル差が広がり、Ｕ−Ｖ間においてｐｎ接合ダイオード２３が順方向動作する閾値電圧が大きくなる。
FIG. 24C is a band diagram between U and V shown in FIG. An electric field is generated in the high-concentration n-
図２４Ｃは、図２３に示す領域Ｗ−Ｘ間のバンド図である。高濃度ｎ型不純物領域３８および低濃度ｐ型不純物領域３９にバイアスは印加されないため、バンドレベル差は広がらず、Ｗ−Ｘ間においてｐｎ接合ダイオード２３が順方向動作する閾値電圧は変化しない。
FIG. 24C is a band diagram between the regions W-X illustrated in FIG. 23. Since no bias is applied to the high-concentration n-
上述のような閾値電圧の変化により、Ｕ−Ｖ間の順方向動作が起きにくくなり、電流経路がＵ−Ｖ領域を避け、Ｗ−Ｘ領域に広がるような形状に変化する。 Due to the change of the threshold voltage as described above, the forward operation between U and V is difficult to occur, and the current path is changed to a shape that avoids the U-V region and extends to the W-X region.
本実施の形態８によれば、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上という、実施の形態２の効果を維持したまま、二つのｐｎ接合ダイオード２３が直列接続されたような動作を行うことができるｐｎ接合ダイオードを提供できる。
According to the eighth embodiment, the current path can be dispersed from the shortest path, interface trap suppression at the oxide film / semiconductor interface, elimination of current concentration, and an effective pn junction area can be increased. Therefore, it is possible to provide a pn junction diode capable of performing an operation in which two
実施の形態９．
図２５は、本発明の実施の形態７にかかる熱型赤外線撮像素子に含まれるｐｎ接合ダイオード２３の、ダイオード電流が流れる方向に平行な断面における断面図である。
FIG. 25 is a cross-sectional view of a
薄膜配線２２から高濃度不純物領域コンタクトホール３３を介して高濃度ｐ型不純物領域２５に流入した電流は、高濃度ｐ型不純物領域２５から低濃度ｎ型不純物領域２４へと流れ込み、低濃度不純物領域コンタクトホール３２を介して薄膜配線２２へと引き出されることで、ｐｎ接合ダイオード２３の順方向動作は行われる。
The current flowing from the
本実施の形態９が実施の形態２〜８と異なる点は、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との間に溝構造が設置され、溝構造内にもバイアス印加用絶縁膜３０およびバイアス印加用配線３１が設置されている点である。
The ninth embodiment is different from the second to eighth embodiments in that a groove structure is provided between the high-concentration p-
本構造を有するバイアス印加用配線３１は、低濃度不純物領域コンタクトホール３２と同電位に設定されているため、高濃度ｐ型不純物領域２５においてバイアス印加用絶縁膜３０付近に正孔が引き寄せられ、蓄積状態となる。一方、低濃度ｎ型不純物領域２４に関しては、低濃度ｎ型不純物領域２４とバイアス印加用配線３１とが同電位に設定されているため、バンドレベルは変化しない。上述の現象から、バイアス印加用絶縁膜３０付近において高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との間のバンドレベル差が広がり、ｐｎ接合ダイオード２３が順方向動作する閾値電圧が大きくなる。同時に、かかる溝構造は、電流が進もうとする最短経路を物理的に遮断することで、電流経路を分散させる。
Since the
つまり、本実施の形態９によれば、電気的、物理的な両面から、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上という、実施の形態２の効果をさらに向上させることができる。 That is, according to the ninth embodiment, it is possible to disperse the current path from the shortest path from both the electrical and physical sides, suppress the interface trap at the oxide film and the semiconductor interface, eliminate the current concentration, and effectively Since the effective pn junction area can be increased, the effects of the second embodiment of noise reduction and pn junction diode temperature sensitivity improvement can be further improved.
なお、本実施の形態９の溝の深さは、高濃度ｐ型不純物領域２５の深さよりも深いことが好ましいが、電流が進もうとする最短経路を物理的に遮断することができればよく、高濃度ｐ型不純物領域２５の深さよりも浅くても良い。
Note that the depth of the groove in the ninth embodiment is preferably deeper than the depth of the high-concentration p-
また、本実施の形態９では、溝構造は高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との境界部分に形成したが、溝構造により電流が進もうとする最短経路を物理的に遮断することができればよく、これらに限定されるものではない。例えば、高濃度ｐ型不純物領域２５内に含まれる形で溝構造を形成しても良い。
In the ninth embodiment, the trench structure is formed at the boundary portion between the high-concentration p-
１ 赤外線検出画素、２ 選択線、３ 信号線、４ 駆動走査回路、５ 信号走査回路、６ 出力アンプ、８ 赤外線検知部、９ 赤外線吸収部、１０ 絶縁膜、１１ 配線、１２ 基板、１３ 空洞部、１４ 支持脚、１５ 回路部、１６回路部配線、１７、１８ 層間膜、１９ 保護膜、２０ フォトレジスト、２１ エッチングホール、２２ 薄膜配線、２３ ｐｎ接合ダイオード、２４ 低濃度ｎ型不純物領域、２５ 高濃度ｐ型不純物領域、２６ バイアス用配線、２７ 窒化膜、２８ サイドウォール、２９ 導電層、３０ バイアス印加用絶縁膜、３１ バイアス印加用配線、３２ 低濃度不純物領域コンタクトホール、３３ 高濃度不純物領域コンタクトホール、３４ バイアス印加用ダイオード、３５ バイアス非印加ダイオード、３６ 側壁バイアス印加用絶縁膜、３７ 側壁バイアス印加用配線、３８ 高濃度ｎ型不純物領域、３９ 低濃度ｐ型不純物領域、１００ 熱型赤外線撮像素子。
DESCRIPTION OF
Claims (8)
該赤外線検知部（８）は、
第１不純物領域（２５）と第２不純物領域（２４）とが接合面で接合するｐｎ接合ダイオード（２３）と、
該ｐｎ接合ダイオード（２３）を覆うように設けられた絶縁膜（１８）と、
該絶縁膜（１８）に設けられた第１開口部中に露出した該第１不純物領域（２５）に接続され、該ｐｎ接合ダイオードにバイアスを印加する第１配線層（２２）と、
該絶縁膜（１８）に設けられた第２開口部中に露出した該第２不純物領域（２４）に接続され、該ｐｎ接合ダイオードにバイアスを印加する第２配線層（２２）と、
該第１配線層および上記第２配線層とは別に、該ｐｎ接合ダイオードの該第１不純物領域（２５）と該第２不純物領域（２４）との境界に対向して、バイアス印加用絶縁膜（３０）を挟んで配置され、該第２不純物領域（２４）と同電位に設定されたバイアス印加用配線（３１）と、を含み、
該第１配線層もしくは該第２配線層のいずれかは、該接合面が該絶縁膜（１８）と接する接触領域に対して、該絶縁膜（１８）を挟んで対向する位置に設けられることで、該絶縁膜（１８）と該ｐｎ接合ダイオード（２３）との界面を流れるダイオード電流を抑制して電流経路を拡げた該赤外線検知部、を含むことを特徴とする赤外線撮像素子。 An infrared imaging device having an infrared detector held on a substrate by a support leg,
The infrared detector (8)
A pn junction diode (23) in which the first impurity region (25) and the second impurity region (24) are joined at the junction surface;
An insulating film (18) provided so as to cover the pn junction diode (23);
A first wiring layer (22) connected to the first impurity region (25) exposed in the first opening provided in the insulating film (18) and applying a bias to the pn junction diode;
A second wiring layer (22) connected to the second impurity region (24) exposed in the second opening provided in the insulating film (18) and applying a bias to the pn junction diode;
Separately from the first wiring layer and the second wiring layer, the bias application insulating film is opposed to the boundary between the first impurity region (25) and the second impurity region (24) of the pn junction diode . (30), and a bias application wiring (31) set at the same potential as the second impurity region (24),
Either of the first wiring layer or the second wiring layer, the relative contact area the joint surface is in contact with the insulating film (18) is provided at a position facing each other across the insulating film (18) An infrared imaging device comprising: an infrared detecting section that expands a current path by suppressing a diode current flowing through an interface between the insulating film (18) and the pn junction diode (23).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013102935A JP6355297B2 (en) | 2013-05-15 | 2013-05-15 | Infrared imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013102935A JP6355297B2 (en) | 2013-05-15 | 2013-05-15 | Infrared imaging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014224697A JP2014224697A (en) | 2014-12-04 |
| JP6355297B2 true JP6355297B2 (en) | 2018-07-11 |
Family
ID=52123479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013102935A Expired - Fee Related JP6355297B2 (en) | 2013-05-15 | 2013-05-15 | Infrared imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6355297B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7170714B2 (en) * | 2018-04-04 | 2022-11-14 | 三菱電機株式会社 | Infrared solid-state imaging device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513740A (en) * | 1991-06-28 | 1993-01-22 | Fujitsu Ltd | Photoelectric conversion device |
| JP2002221445A (en) * | 2001-01-25 | 2002-08-09 | Mitsuteru Kimura | Thermal type infrared sensor and method for producing infrared absorbing membrane employed in the same |
| JP4239980B2 (en) * | 2005-01-14 | 2009-03-18 | 三菱電機株式会社 | Infrared solid-state imaging device and manufacturing method thereof |
| JP4703502B2 (en) * | 2006-07-05 | 2011-06-15 | 三菱電機株式会社 | Temperature sensor and infrared solid-state imaging device |
| JP5428535B2 (en) * | 2009-05-29 | 2014-02-26 | 三菱電機株式会社 | Infrared imaging device and manufacturing method thereof |
| JP5669654B2 (en) * | 2011-04-05 | 2015-02-12 | 三菱電機株式会社 | Infrared imaging device manufacturing method and infrared imaging device |
-
2013
- 2013-05-15 JP JP2013102935A patent/JP6355297B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014224697A (en) | 2014-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5784167B2 (en) | Method for manufacturing solid-state imaging device | |
| JP2010278045A (en) | Optical semiconductor device | |
| JP2008066497A (en) | Light receiving device and method for manufacturing light receiving device | |
| JP2001144278A (en) | Light receiving element array | |
| JP2004319959A (en) | Solid-state imaging device and method of manufacturing the same | |
| JP4239980B2 (en) | Infrared solid-state imaging device and manufacturing method thereof | |
| US8445983B2 (en) | Semiconductor device for performing photoelectric conversion | |
| JP6355297B2 (en) | Infrared imaging device | |
| JP2016018898A (en) | Photoelectric conversion device | |
| JP4703502B2 (en) | Temperature sensor and infrared solid-state imaging device | |
| JP5359072B2 (en) | Semiconductor device | |
| JP4028441B2 (en) | Infrared solid-state imaging device and manufacturing method thereof | |
| JP3918220B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4083553B2 (en) | Optical semiconductor device | |
| JP5805117B2 (en) | Infrared imaging device | |
| US10439092B2 (en) | Infrared ray detection element and method for manufacturing infrared ray detection element | |
| JP2010098239A (en) | Optical semiconductor device and method of manufacturing optical semiconductor device | |
| JP4502996B2 (en) | Photodiode | |
| JP2017212304A (en) | Photoelectric conversion device and image reading device | |
| JP2008066446A (en) | Semiconductor laminated structure and semiconductor element | |
| JP2013120142A (en) | Infrared imaging element and infrared imaging apparatus | |
| JP7170714B2 (en) | Infrared solid-state imaging device | |
| JP2021180223A (en) | Optical sensor | |
| JP2014187074A (en) | Method for manufacturing semiconductor device, and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170718 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180612 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6355297 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |