[go: up one dir, main page]

JP6327105B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6327105B2
JP6327105B2 JP2014212624A JP2014212624A JP6327105B2 JP 6327105 B2 JP6327105 B2 JP 6327105B2 JP 2014212624 A JP2014212624 A JP 2014212624A JP 2014212624 A JP2014212624 A JP 2014212624A JP 6327105 B2 JP6327105 B2 JP 6327105B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
outer edge
ceramic
semiconductor device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014212624A
Other languages
English (en)
Other versions
JP2016082092A (ja
Inventor
大介 大宅
大介 大宅
磐浅　辰哉
辰哉 磐浅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014212624A priority Critical patent/JP6327105B2/ja
Priority to US14/793,256 priority patent/US9445497B2/en
Priority to DE102015219225.3A priority patent/DE102015219225B4/de
Priority to CN201510673799.5A priority patent/CN105529309B/zh
Publication of JP2016082092A publication Critical patent/JP2016082092A/ja
Application granted granted Critical
Publication of JP6327105B2 publication Critical patent/JP6327105B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0067—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto an inorganic, non-metallic substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Led Device Packages (AREA)

Description

本発明は、電鉄用機器又は自動車用機器のモータ制御等に使用される半導体装置に関する。
特許文献１は、複数の金属板がセラミック基板を介して接合された多層基板を開示する。この多層基板は、セラミック基板の貫通孔に金属を満たすことで、セラミック基板の上下面の金属板を接続するものである。
特開２００６−６６５９５号公報
セラミック基板の貫通孔に金属を満たすことで、２枚のセラミック基板に挟まれた金属板（セラミック間金属）を電極として使用することができる。しかし、金属板の熱膨張等によってセラミック基板の貫通孔周辺に応力が集中し、セラミック基板にクラックが生じる問題があった。そして、クラックが進展するとセラミック基板が割れてしまう問題があった。
本発明は、上述のような課題を解決するためになされたもので、セラミック基板にクラックが生じることを抑制しつつ、セラミック間金属を電極として用いることができる半導体装置を提供することを目的とする。
本願の発明に係る半導体装置は、第１セラミック基板と、第２セラミック基板と、該第１セラミック基板の上面と該第２セラミック基板の下面に挟まれた中間部と、該第２セラミック基板の上面に形成された第１乗り上げ部と、該第２セラミック基板の上面に形成された第２乗り上げ部と、該第２セラミック基板の外縁と接し該中間部と該第１乗り上げ部とを接続する第１接続部と、該第２セラミック基板の外縁と接し該中間部と該第２乗り上げ部とを接続する第２接続部と、を備えたセラミック間金属と、該第２セラミック基板の上に金属で形成された回路パターンと、該回路パターンの上に設けられた半導体素子と、を備え、該半導体素子を通る電流は該セラミック間金属を流れることを特徴とする。
本願の発明に係る他の半導体装置は、第１セラミック基板と、第２セラミック基板と、該第１セラミック基板の上面と該第２セラミック基板の下面に挟まれた中間部と、平面視で該第２セラミック基板の外縁よりも外側に伸び該中間部に接続された第１外縁部と、平面視で該第２セラミック基板の外縁よりも外側に伸び該中間部に接続された第２外縁部と、を備えたセラミック間金属と、該第２セラミック基板の上に金属で形成された回路パターンと、該回路パターンの上に設けられた半導体素子と、該半導体素子と該第１外縁部を電気的に接続する第１ワイヤと、該第２外縁部に接続された第２ワイヤと、を備えたことを特徴とする。
本願の発明に係る他の半導体装置は、第１セラミック基板と、第２セラミック基板と、該第１セラミック基板の上面と該第２セラミック基板の下面に挟まれた中間部と、該第２セラミック基板の上面に形成された乗り上げ部と、該第２セラミック基板の外縁と接し該中間部と該乗り上げ部とを接続する接続部と、平面視で該第２セラミック基板の外縁よりも外側に伸び該中間部に接続された外縁部と、を備えたセラミック間金属と、該第２セラミック基板の上に金属で形成された回路パターンと、該回路パターンの上に設けられた半導体素子と、該乗り上げ部と該外縁部の一方と該半導体素子とを電気的に接続する第１導電体と、該乗り上げ部と該外縁部の他方と接続された第２導電体と、を備えたことを特徴とする。
本発明によれば、セラミック基板に貫通孔を設けずセラミック間金属の外縁の部分で電気的な接続をとるので、セラミック基板にクラックが生じることを抑制しつつ、セラミック間金属を電極として用いることができる。
実施の形態１に係る半導体装置の断面図である。 半導体装置の平面図である。 半導体装置の回路図である。 変形例に係る半導体装置の断面図である。 実施の形態２に係る半導体装置の断面図である。 変形例に係る半導体装置の断面図である。 実施の形態３に係る半導体装置の断面図である。 実施の形態４に係る半導体装置の断面図である。 実施の形態５に係る半導体装置の断面図である。 半導体装置の平面図である。 半導体装置の回路図である 実施の形態６に係る半導体装置の断面図である。 実施の形態７に係る半導体装置の断面図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置１０の断面図である。半導体装置１０は半導体装置１０の放熱性を高めるために例えばＡｌ又はＣｕなどの金属で形成されたベース板１２を備えている。ベース板１２の上には第１セラミック基板１４が設けられている。第１セラミック基板１４の上方には第２セラミック基板１８がある。第１セラミック基板１４と第２セラミック基板１８は例えばＡｌＮ、ＳｉＮ又はＡｌ２Ｏ３で形成されている。
第１セラミック基板１４と第２セラミック基板１８の間にはセラミック間金属１６が形成されている。セラミック間金属１６は例えばＡｌ又はＣｕなどの金属で形成されている。第１セラミック基板１４の上面側にセラミック間金属１６を形成し、第１セラミック基板１４の下面側にベース板１２を形成することで、第１セラミック基板１４の上下面における熱膨張のバランスをとっている。
セラミック間金属１６は、中間部１６ａ、第１乗り上げ部１６ｂ、第２乗り上げ部１６ｃ、第１接続部１６ｄ及び第２接続部１６ｅを備えている。中間部１６ａは、第１セラミック基板１４の上面と第２セラミック基板１８の下面に挟まれている。第１乗り上げ部１６ｂと第２乗り上げ部１６ｃは、第２セラミック基板１８の上面に形成されている。
第１接続部１６ｄは第２セラミック基板１８の外縁と接し中間部１６ａと第１乗り上げ部１６ｂとを接続している。第２接続部１６ｅは第２セラミック基板１８の外縁と接し中間部１６ａと第２乗り上げ部１６ｃとを接続している。
第２セラミック基板１８の上には例えばＡｌ又はＣｕなどの金属で回路パターン２０ａ、２０ｂ、２０ｃ、２０ｄが形成されている。回路パターン２０ａの上に半導体素子２２、２４が設けられている。回路パターン２０ｃの上に半導体素子２６、２８が設けられている。半導体素子２２、２６はＩＧＢＴ(Insulated Gate Bipolar Transistor)であり、半導体素子２４、２８は上面がアノードで下面がカソードであるダイオードである。
ベース板１２は、第１セラミック基板１４の下面に接する平坦部１２ａと、平坦部１２ａと接する厚膜部１２ｂを備えている。厚膜部１２ｂは、第１セラミック基板１４の外縁と上面に接し、平面視で平坦部１２ａを囲む部分である。この厚膜部１２ｂの上に絶縁膜４０を介してＡＣ端子４２が設けられている。また、厚膜部１２ｂの上に絶縁膜５０を介してエミッタ端子５２（Ｎ端子）が設けられている。エミッタ端子５２の上には絶縁膜５４を介してコレクタ端子５６（Ｐ端子）が設けられている。ＡＣ端子４２、エミッタ端子５２及びコレクタ端子５６は、半導体装置１０の外部に伸びる端子である。
ワイヤＷ１は半導体素子２２のゲートと回路パターン２０ｂを接続している。ワイヤＷ２は半導体素子２２のエミッタと半導体素子２４のアノードを接続している。ワイヤＷ３は回路パターン２０ａとコレクタ端子５６を接続している。ワイヤＷ４は第１乗り上げ部１６ｂとエミッタ端子５２を接続している。
ワイヤＷ５は半導体素子２４のアノードと回路パターン２０ｃを接続している。ワイヤＷ６は回路パターン２０ｄと半導体素子２６のゲートを接続している。ワイヤＷ７は半導体素子２６のエミッタと半導体素子２８のアノードを接続している。ワイヤＷ８は半導体素子２８のアノードと第２乗り上げ部１６ｃを接続している。ワイヤＷ９は回路パターン２０ｃとＡＣ端子４２を接続している。
ワイヤＷ８で半導体素子２８と第２乗り上げ部１６ｃを接続し、ワイヤＷ４で第１乗り上げ部１６ｂとエミッタ端子５２を接続することで、半導体素子を通る電流はセラミック間金属１６を流れるようになっている。具体的には、半導体素子２６のエミッタ電流がセラミック間金属１６に流れる。
図２は、半導体装置１０の平面図である。コレクタ端子５６の隣にエミッタ端子５２を設け、これらを平行に配置することで配線インダクタンスを低減する構造となっている。コレクタ端子５６とエミッタ端子５２はベース板１２の左側外縁からｘ負方向に伸びている。ＡＣ端子４２はベース板１２の右側外縁からｘ正方向に伸びている。
半導体素子２２のゲートにゲート駆動信号を供給するゲート端子６０がベース板１２に固定されている。センス端子６２、６４もベース板１２に固定されている。半導体素子２６のゲートにゲート駆動信号を供給するゲート端子６６がベース板１２に固定されている。センス端子６８、７０もベース板１２に固定されている。
ベース板１２の四隅には貫通孔７２が設けられている。半導体装置１０を使用する際には、貫通孔７２を通したねじにより、半導体装置１０をヒートシンク等に固定する。その際、ベース板１２の下面とヒートシンク等の間に放熱グリスを設けることが好ましい。なお、図２の矢印に沿った断面が図１に示されている。
図３は、半導体装置１０の回路図である。半導体装置１０は３相交流インバータの１つのレグを形成している。図３においてＣ１、Ｇ１、Ｅ１、Ｃ２，Ｇ２、Ｅ２で表される各部分は、図２におけるＣ１、Ｇ１、Ｅ１、Ｃ２，Ｇ２、Ｅ２と対応している。
次に半導体装置１０の製造方法について説明する。半導体装置１０の多層基板は、金属とセラミック基板を直接接合させる溶湯接合法で形成する。溶湯接合法とは、鋳型内にセラミック基板をセットして、溶湯（溶融）した金属を鋳型内に流し込むことである。具体的に言えば、第１セラミック基板１４と第２セラミック基板１８をセットした鋳型内に溶湯した金属を流し込むことで、ベース板１２、セラミック間金属１６及び回路パターン２０ａ、２０ｂ、２０ｃ、２０ｄを一気に形成する。その後、半導体素子を回路パターンに固定し、ワイヤボンディングすることで半導体装置１０が完成する。この方法によれば、鋳型の形状を調整するだけで、第１乗り上げ部１６ｂ、第２乗り上げ部１６ｃ、第１接続部１６ｄ及び第２接続部１６ｅを形成することができる。
半導体装置１０の多層基板は、金属とセラミック基板をろう材などの間接材で接合する活性金属接合法により製造してもよい。溶湯接合法又は活性金属接合法を用いて多層基板を形成する場合、セラミック基板と金属の接合にはんだを用いないので、半導体装置の放熱性を高めることができる。また、はんだで各部品を接合する場合と比較して組立工程を簡略化できる。
配線インダクタンスを低減するためには、コレクタ端子（Ｐ端子）とエミッタ端子（Ｎ端子）を隣接させてこれらを平行に配置することが好ましい。しかし、第２セラミック基板１８の上だけに電流を流す構成でこれを実現しようとすると、端子の形状が複雑化したり半導体装置が大型化したりする問題があった。具体的には、図２の半導体素子２６のエミッタと半導体素子２８のアノードをエミッタ端子５２に接続するための大きな端子を設けたり、エミッタ端子５２自体を大きくしたりしなければならない。
しかしながら、本発明の実施の形態１に係る半導体装置によれば、半導体素子２６のエミッタと半導体素子２８のアノードを、セラミック間金属１６を介してエミッタ端子５２に接続する。従って、図２に示すように非常にシンプルな端子形状を実現できる。セラミック間金属１６を電極として用いることで、第２セラミック基板１８の下に新たな電流経路を設けることができる。
しかも、セラミック間金属１６は第２セラミック基板１８の外縁と接する部分（第１接続部１６ｄと第２接続部１６ｅ）を有しているので、第２セラミック基板１８に孔をあけることなく、電極としての利用が可能となっている。従ってセラミック基板の孔が原因となるクラックの発生を抑制しつつ、セラミック間金属１６を電極として用いることができる。
本発明の実施の形態１に係る半導体装置は、その特徴を失わない範囲で様々な変形をなし得る。例えば、実施の形態１ではセラミック間金属１６にＩＧＢＴ（半導体素子２６）のエミッタ電流を流したが、セラミック間金属にコレクタ電流を流しても良いし、ＡＣ電流（出力電流）を流しても良い。セラミック間金属を電流経路として用いることで半導体装置の電気的接続を簡素にできる。また、１つのセラミック基板の下に複数のセラミック間金属を設けて、複数の電流経路を提供してもよい。半導体素子２２、２４、２６、２８はＩＧＢＴ又はダイオードに限定されない。例えば、半導体素子としてＭＯＳＦＥＴを用いてもよい。ワイヤを電極等の導電体に変更して必要な電気的接続をとることとしてもよい。
図４は、変形例に係る半導体装置の断面図である。セラミック間金属１６の上に第２セラミック基板１８ａ、１８ｂが設けられている。つまり、第２セラミック基板が複数設けられている。
大きいセラミック基板ほど、セラミック基板に接する金属からの熱応力の影響を大きく受けて割れやすい。しかし、第２セラミック基板を複数に分割することで第２セラミック基板１つあたりの大きさを小さくできるので、第２セラミック基板が割れることを防止できる。
これらの変形は以下の実施の形態に係る半導体装置に適宜応用できる。なお、以下の実施の形態に係る半導体装置は、実施の形態１の半導体装置との共通点が多いので実施の形態１との相違点を中心に説明する。
実施の形態２．
図５は、実施の形態２に係る半導体装置の断面図である。この半導体装置は、２つの第２セラミック基板１８ａ、１８ｂと、２つのセラミック間金属１００、１０２を備えている。セラミック間金属１００は中間部１００ａ、第１乗り上げ部１００ｂ、第２乗り上げ部１００ｃ、第１接続部１００ｄ及び第２接続部１００ｅを備えている。セラミック間金属１０２は中間部１０２ａ、第１乗り上げ部１０２ｂ、第２乗り上げ部１０２ｃ、第１接続部１０２ｄ及び第２接続部１０２ｅを備えている。
第２セラミック基板１８ａの上の回路パターン２０ｅには半導体素子１０１が固定されている。半導体素子１０１はコンバータ回路を構成するために必要な素子である。第２セラミック基板１８ｂの上の回路パターン２０ｆには半導体素子１０３が固定されている。半導体素子１０３はインバータ回路を構成するために必要な素子である。つまり、実施の形態２の半導体素子は、コンバータ回路と、インバータ回路を構成している。なお、ワイヤ及び端子は省略する。
本発明の実施の形態２に係る半導体装置によれば、コンバータ回路の電極としてセラミック間金属１００を利用し、インバータ回路の電極としてセラミック間金属１０２を利用することができる。したがって、コンバータ回路とインバータ回路を混載しつつ、これらに新たな電流経路を提供できる。
本発明の実施の形態２では、コンバータ回路と、インバータ回路を別々の第２セラミック基板の上に設けた。しかしながら、コンバータ回路とインバータ回路に限定されず、機能の異なる２つ以上の回路を搭載してもよい。また、セラミック間金属の数は２つに限定されず、複数のセラミック間金属を形成することで複数の電流経路を提供できる。
図６は、変形例に係る半導体装置の断面図である。この半導体装置は、２つの第１セラミック基板１４ａ、１４ｂを備えている。よって、個々の第１セラミック基板１４ａ、１４ｂを小さくできるので割れにくくすることができる。なお、第１セラミック基板を複数備えれば上記効果を得ることができるので、３つ以上の第１セラミック基板を設けてもよい。
実施の形態３．
図７は、実施の形態３に係る半導体装置の断面図である。第１セラミック基板１４の下面に金属で形成されたベース板１２には、放熱フィン１２ｃが形成されている。放熱フィン１２ｃは、ベース板１２、セラミック間金属１６及び回路パターン２０ａ、２０ｂ、２０ｃ、２０ｄを形成するための鋳型の形状を調整するだけで容易に形成することができる。ベース板１２に放熱フィン１２ｃを設けることで、半導体装置をヒートシンク等に固定する必要がなくなる。
実施の形態４．
図８は、実施の形態４に係る半導体装置の断面図である。第１セラミック基板１４の下面に金属層１５０が形成されている。金属層１５０の下面に第３セラミック基板１５２が形成されている。第３セラミック基板１５２の下面に金属でベース板１２が形成されている。
実施の形態４の半導体装置は３枚のセラミック基板を備えるので、セラミック基板が２枚しかない場合と比較して半導体装置の耐圧を高めることができる。また、浮遊電極である金属層１５０を設けたことで、セラミック間金属１６とベース板１２の間で起こりえる放電を抑制できる。
実施の形態５．
図９は、実施の形態５に係る半導体装置の断面図である。この半導体装置は、インバータ回路の１つのアーム（スイッチング素子とスイッチング素子に逆並列に接続されたダイオード）を構成するものである。
第２セラミック基板１８の上面には３つの回路パターン２０ｇ、２０ｈ、２０ｉが形成されている。回路パターン２０ｇに半導体素子２２ａ、２４ａが固定されている。回路パターン２０ｉに半導体素子２２ｂ、２４ｂが固定されている。
ワイヤＷ１０は第１乗り上げ部１６ｂと半導体素子２４ａのアノードを接続している。ワイヤＷ１１は半導体素子２４ａのアノードと半導体素子２２ａのエミッタを接続している。ワイヤＷ１２は半導体素子２２ａのゲートと回路パターン２０ｈを接続している。ワイヤＷ１３は回路パターン２０ｈと半導体素子２２ｂのゲートを接続している。ワイヤＷ１４は半導体素子２２ｂのエミッタと半導体素子２４ｂのアノードを接続している。ワイヤＷ１５は半導体素子２４ｂのアノードと第２乗り上げ部１６ｃを接続している。
図１０は、実施の形態５に係る半導体装置の平面図である。エミッタ端子１６０は、第１乗り上げ部１６ｂに接続され、ベース板１２の上側外縁からｚ正方向に伸びている。回路パターン２０ｇと回路パターン２０ｉは接続されて１つの回路パターンを形成している。そして、コレクタ端子１６２は、回路パターン２０ｇ、２０ｉに接続され、ベース板１２の上側外縁からｚ正方向に伸びている。コレクタ端子１６２の隣にエミッタ端子１６０を設け、これらを平行に配置している。
ゲート端子１６４は回路パターン２０ｈに接続されている。また、センス端子１６６、１６８がそれぞれ、第１乗り上げ部１６ｂ、半導体素子２４ａのアノードに接続されている。
図１１は、実施の形態５に係る半導体装置の回路図である。図１１においてＣ１、Ｇ１、Ｅ１で表される各部分は、図１０におけるＣ１、Ｇ１、Ｅ１と対応している。図１１では、図１０の３つの半導体素子２２ａと３つの半導体素子２２ｂが１つのスイッチング素子（ＩＧＢＴ）で表され、図３の３つの半導体素子２４ａと３つの半導体素子２４ｂが１つの半導体素子（ダイオード）で表されている。
実施の形態５に係る半導体装置は、図９に示されるように、半導体素子２２ｂのエミッタ電流を第２乗り上げ部１６ｃから中間部１６ａを経由して第１乗り上げ部１６ｂへ流すものである。半導体素子２２ａのエミッタを第１乗り上げ部１６ｂに接続したことで、全てのエミッタ電流が第１乗り上げ部１６ｂに流れるようになっている。したがって、エミッタ端子１６０の形状を単純化することができる。仮に、セラミック間金属を電極として用いずに第２セラミック基板の上だけで配線を完結させようとすると、エミッタ端子を半導体素子２２ａのエミッタと半導体素子２２ｂのエミッタに別々に接続しなければならないので、エミッタ端子の形状が複雑になってしまう。
実施の形態５の半導体装置は１つのアームを構成するものであるが、他の回路を構成してもよい。セラミック間金属を電極として用いて第２セラミック基板の下に電流を流すことで、配線の自由度を高めることができるので、端子形状及び端子レイアウトを最適化できる。
実施の形態６．
図１２は、実施の形態６に係る半導体装置の断面図である。セラミック間金属１６は、第１外縁部１６ｆと第２外縁部１６ｇを備えている。第１外縁部１６ｆと第２外縁部１６ｇは、平面視で第２セラミック基板１８の外縁よりも外側に伸びている。また、第１外縁部１６ｆと第２外縁部１６ｇは、中間部１６ａに接続されている。第１外縁部１６ｆと第２外縁部１６ｇは、平面視で第２セラミック基板１８を挟んでいる。
第１導電体Ｗ８１は半導体素子２８のアノードと第１外縁部１６ｆを電気的に接続している。第２導電体Ｗ４１の一端は第２外縁部１６ｇに接続され、他端はエミッタ端子５２に接続されている。第１導電体Ｗ８１と第２導電体Ｗ４１はワイヤである。
このように、第１導電体Ｗ８１と第２導電体Ｗ４１をセラミック間金属１６に接続することで、セラミック間金属１６を電極として使用することができる。実施の形態１の半導体装置と比べると、セラミック間金属の乗り上げ部と接続部を省略できるので、構造を簡素化できる。他方、第１外縁部１６ｆと第２外縁部１６ｇはワイヤを打つために十分な面積を有する必要があるので、実施の形態６の半導体装置は実施の形態１の半導体装置よりも若干大きくなる可能性がある。なお、第１導電体Ｗ８１と第２導電体Ｗ４１は、ワイヤではなく、電極等としてもよい。
実施の形態７．
図１３は、実施の形態７に係る半導体装置の断面図である。セラミック間金属１６は、第１外縁部１６ｆと、第１乗り上げ部１６ｂと、第１接続部１６ｄを備えている。第１導電体Ｗ８１は第１外縁部１６ｆと半導体素子２８を接続している。第２導電体Ｗ４２は第１乗り上げ部１６ｂとエミッタ端子５２を接続している。半導体素子２６のエミッタ電流は、第１外縁部１６ｆから中間部１６ａと第１接続部１６ｄを経由して第１乗り上げ部１６ｂへ流れる。
本発明の実施の形態７では右側の領域ではワイヤを打つためのスペースを確保しやすいのに対し、左側の領域では当該スペースを確保しづらい場合を想定している。そのような場合に、半導体装置の右側の領域では第１外縁部を形成し、左側の領域では第１乗り上げ部を形成することで、確実なワイヤボンディングが可能となる。
セラミック間金属は、第２セラミック基板の上面の乗り上げ部と、第２セラミック基板の外縁と接し中間部と乗り上げ部とを接続する接続部と、平面視で第２セラミック基板の外縁よりも外側に伸び中間部に接続された外縁部を備える限り様々な変形をなし得る。例えば、図１３のセラミック間金属１６の右側に乗り上げ部を形成し左側に外縁部を形成してもよい。第１導電体Ｗ８１は、乗り上げ部と外縁部の一方と半導体素子とを電気的に接続する。また、第２導電体Ｗ４２は、乗り上げ部と外縁部の他方と接続される。第１導電体Ｗ８１と第２導電体Ｗ４２は、ワイヤではなく、電極等としてもよい。なお、ここまでで説明した各実施の形態は適宜に組み合わせて用いてもよい。
１０ 半導体装置、 １２ ベース板、 １４ 第１セラミック基板、 １６ セラミック間金属、 １６ａ 中間部、 １６ｂ 第１乗り上げ部、 １６ｃ 第２乗り上げ部、 １６ｄ 第１接続部、 １６ｅ 第２接続部、 １６ｆ 第１外縁部、 １６ｇ 第２外縁部、 １８ 第２セラミック基板、 ２０ａ,２０ｂ,２０ｃ,２０ｄ,２０ｅ,２０ｆ,２０ｇ,２０ｈ,２０ｉ 回路パターン、 ２２,２４,２６,２８ 半導体素子、 ４２ ＡＣ端子、 ５２ エミッタ端子、 ５６ コレクタ端子、 ７２ 貫通孔、 １５０ 金属層、 １５２ 第３セラミック基板

Claims (14)

  1. 第１セラミック基板と、
    第２セラミック基板と、
    前記第１セラミック基板の上面と前記第２セラミック基板の下面に挟まれた中間部と、前記第２セラミック基板の上面に形成された第１乗り上げ部と、前記第２セラミック基板の上面に形成された第２乗り上げ部と、前記第２セラミック基板の外縁と接し前記中間部と前記第１乗り上げ部とを接続する第１接続部と、前記第２セラミック基板の外縁と接し前記中間部と前記第２乗り上げ部とを接続する第２接続部と、を備えたセラミック間金属と、
    前記第２セラミック基板の上に金属で形成された回路パターンと、
    前記回路パターンの上に設けられた半導体素子と、を備え、
    前記半導体素子を通る電流は前記セラミック間金属を流れることを特徴とする半導体装置。
  2. 第１セラミック基板と、
    第２セラミック基板と、
    前記第１セラミック基板の上面と前記第２セラミック基板の下面に挟まれた中間部と、平面視で前記第２セラミック基板の外縁よりも外側に伸び前記中間部に接続された第１外縁部と、平面視で前記第２セラミック基板の外縁よりも外側に伸び前記中間部に接続された第２外縁部と、を備えたセラミック間金属と、
    前記第２セラミック基板の上に金属で形成された回路パターンと、
    前記回路パターンの上に設けられた半導体素子と、
    前記半導体素子と前記第１外縁部を電気的に接続する第１ワイヤと、
    前記第２外縁部に接続された第２ワイヤと、を備えたことを特徴とする半導体装置。
  3. 第１セラミック基板と、
    第２セラミック基板と、
    前記第１セラミック基板の上面と前記第２セラミック基板の下面に挟まれた中間部と、前記第２セラミック基板の上面に形成された乗り上げ部と、前記第２セラミック基板の外縁と接し前記中間部と前記乗り上げ部とを接続する接続部と、平面視で前記第２セラミック基板の外縁よりも外側に伸び前記中間部に接続された外縁部と、を備えたセラミック間金属と、
    前記第２セラミック基板の上に金属で形成された回路パターンと、
    前記回路パターンの上に設けられた半導体素子と、
    前記乗り上げ部と前記外縁部の一方と前記半導体素子とを電気的に接続する第１導電体と、
    前記乗り上げ部と前記外縁部の他方と接続された第２導電体と、を備えたことを特徴とする半導体装置。
  4. コレクタ端子と、
    前記コレクタ端子の隣に設けられたエミッタ端子と、を備え、
    前記半導体素子のコレクタ電流又はエミッタ電流は前記セラミック間金属を流れ、
    前記コレクタ端子と前記エミッタ端子は平行に設けられたことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記第２セラミック基板を複数備えたことを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記セラミック間金属を複数備えたことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記第１セラミック基板を複数備えたことを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記半導体素子は、コンバータ回路と、インバータ回路を構成し、
    前記コンバータ回路と、前記インバータ回路は別々の前記第２セラミック基板の上に設けられたことを特徴とする請求項５〜７のいずれか１項に記載の半導体装置。
  9. 前記第１セラミック基板の下面に金属で形成されたベース板を備え、
    前記ベース板には放熱フィンが形成されたことを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
  10. 前記第１セラミック基板の下面に形成された金属層と、
    前記金属層の下面に形成された第３セラミック基板と、
    前記第３セラミック基板の下面に金属で形成されたベース板と、を備えたことを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
  11. 前記第１セラミック基板の下面に接する平坦部と、前記第１セラミック基板の外縁と上面に接する厚膜部と、を有するベース板と、
    前記厚膜部の上に設けられた絶縁体と、
    前記絶縁体の上に設けられた端子と、
    前記端子と前記第１乗り上げ部を接続するワイヤと、
    前記第２乗り上げ部と前記半導体素子を接続するワイヤと、を備えたことを特徴とする請求項１に記載の半導体装置。
  12. 前記第１セラミック基板の下面に接する平坦部と、前記第１セラミック基板の外縁と上面に接する厚膜部と、を有するベース板と、
    前記厚膜部の上に設けられた絶縁体と、
    前記絶縁体の上に設けられた端子と、を備え、
    前記第２ワイヤは、前記第２外縁部と前記端子を接続することを特徴とする請求項２に記載の半導体装置。
  13. 前記第１セラミック基板の下面に接する平坦部と、前記第１セラミック基板の外縁と上面に接する厚膜部と、を有するベース板と、
    前記厚膜部の上に設けられた絶縁体と、
    前記絶縁体の上に設けられた端子と、を備え、
    前記第１導電体と前記第２導電体はワイヤであり、
    前記第２導電体は前記端子に接続されたことを特徴とする請求項３に記載の半導体装置。
  14. 前記厚膜部は、平面視で前記平坦部を囲むことを特徴とする請求項１１〜１３のいずれか１項に記載の半導体装置。
JP2014212624A 2014-10-17 2014-10-17 半導体装置 Active JP6327105B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014212624A JP6327105B2 (ja) 2014-10-17 2014-10-17 半導体装置
US14/793,256 US9445497B2 (en) 2014-10-17 2015-07-07 Semiconductor device
DE102015219225.3A DE102015219225B4 (de) 2014-10-17 2015-10-06 Halbleitervorrichtung
CN201510673799.5A CN105529309B (zh) 2014-10-17 2015-10-16 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014212624A JP6327105B2 (ja) 2014-10-17 2014-10-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2016082092A JP2016082092A (ja) 2016-05-16
JP6327105B2 true JP6327105B2 (ja) 2018-05-23

Family

ID=55638207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014212624A Active JP6327105B2 (ja) 2014-10-17 2014-10-17 半導体装置

Country Status (4)

Country Link
US (1) US9445497B2 (ja)
JP (1) JP6327105B2 (ja)
CN (1) CN105529309B (ja)
DE (1) DE102015219225B4 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017212316A (ja) * 2016-05-25 2017-11-30 Ｄｏｗａホールディングス株式会社 金属−セラミックス接合基板およびその製造方法
US10848074B2 (en) * 2018-10-12 2020-11-24 Electronics And Telecommunications Research Institute High voltage bridge rectifier
JP7170614B2 (ja) * 2019-09-18 2022-11-14 株式会社東芝 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3445511B2 (ja) 1998-12-10 2003-09-08 株式会社東芝 絶縁基板、その製造方法およびそれを用いた半導体装置
JP2002170922A (ja) * 2000-11-29 2002-06-14 Kyocera Corp インバータ制御モジュール
JP4064741B2 (ja) * 2002-06-25 2008-03-19 株式会社日立製作所 半導体装置
JP4565249B2 (ja) 2004-08-26 2010-10-20 Ｄｏｗａメタルテック株式会社 金属−セラミックス接合基板およびその製造方法
JP4721929B2 (ja) 2005-04-13 2011-07-13 京セラ株式会社 多層回路基板および電子部品モジュール
JP2006351976A (ja) 2005-06-20 2006-12-28 Murata Mfg Co Ltd 回路モジュールおよび回路装置
JP4640170B2 (ja) * 2005-12-28 2011-03-02 株式会社豊田自動織機 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
JP4371151B2 (ja) * 2007-05-28 2009-11-25 日立金属株式会社 半導体パワーモジュール
US8040212B2 (en) * 2009-07-22 2011-10-18 Volterra Semiconductor Corporation Low profile inductors for high density circuit boards
JP2012234857A (ja) 2011-04-28 2012-11-29 Denki Kagaku Kogyo Kk セラミックス回路基板及びそれを用いたモジュール
JP5966275B2 (ja) 2011-08-10 2016-08-10 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
JP5798412B2 (ja) * 2011-08-25 2015-10-21 日産自動車株式会社 半導体モジュール

Also Published As

Publication number Publication date
CN105529309A (zh) 2016-04-27
US9445497B2 (en) 2016-09-13
CN105529309B (zh) 2019-01-08
US20160113112A1 (en) 2016-04-21
JP2016082092A (ja) 2016-05-16
DE102015219225B4 (de) 2025-02-06
DE102015219225A1 (de) 2016-04-21

Similar Documents

Publication Publication Date Title
EP3107120B1 (en) Power semiconductor module
KR102055458B1 (ko) 전력반도체 모듈
US9973104B2 (en) Power module
EP3104412B1 (en) Power semiconductor module
JP2007234690A (ja) パワー半導体モジュール
US9093277B2 (en) Semiconductor device and method of manufacturing the same
JP6244272B2 (ja) 半導体装置
JP2017174951A (ja) 半導体装置
JP7195208B2 (ja) 半導体装置および半導体装置の製造方法
JP6327105B2 (ja) 半導体装置
KR101776425B1 (ko) 파워 모듈
JP4349364B2 (ja) 半導体装置
JP5429413B2 (ja) 半導体装置
JPWO2020149225A1 (ja) 半導体装置
JP2017135144A (ja) 半導体モジュール
JP2016001644A (ja) 半導体モジュール
JP5177174B2 (ja) 半導体装置
JP6227141B2 (ja) 電力用半導体装置
JP5682511B2 (ja) 半導体モジュール
JP2013214783A (ja) 半導体装置および電極用部材の製造方法
JP7192235B2 (ja) 半導体装置
JP5485833B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
CN107210281B (zh) 带有改进的键合连接结构的功率半导体模块
JP2013084809A (ja) 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法
JP2022186276A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180402

R150 Certificate of patent or registration of utility model

Ref document number: 6327105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250