JP6316221B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6316221B2 JP6316221B2 JP2015016535A JP2015016535A JP6316221B2 JP 6316221 B2 JP6316221 B2 JP 6316221B2 JP 2015016535 A JP2015016535 A JP 2015016535A JP 2015016535 A JP2015016535 A JP 2015016535A JP 6316221 B2 JP6316221 B2 JP 6316221B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- plane
- outer shape
- electrode
- heat spreader
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
最初に、本発明の実施の形態1の半導体装置の構成について説明する。
図4は半導体素子1の第1の面1Aの端1Cと、電極2の第1の平面2Aの端2Bとの横方向の位置関係を示している。図4を参照して、第1の面1Aおよび第1の平面2Aと平行な方向をx軸とし、x軸において半導体素子1の中央方向をマイナスとし、外側方向をプラスとする。半導体素子1の第1の面1Aの端1Cの位置をx=0とし、電極2の第1の平面2Aの端2Bの位置をxとする。
上記の通り本発明者らは、鋭意検討した結果、半導体素子1に電極2が重ねられた方向から見て、半導体素子1の第1の面1Aと電極2の第1の平面2Aとが交差した箇所において半導体素子1の第1の面1Aと封止樹脂6との間に熱応力が集中することを見出した。また、半導体素子1にヒートスプレッダ3が重ねられた方向から見て、半導体素子1の第2の面1Bにヒートスプレッダ3の第2の平面3Aが交差した箇所において半導体素子1の第2の面1Bと封止樹脂6との間に熱応力が集中することを見出した。
本発明の実施の形態2の半導体装置について説明する。以下、特に説明しない限り、実施の形態と同一の構成には同一の符号を付し、説明を繰り返さない。このことは、以下の実施の形態3および4でも同様である。
図10を参照して、本発明の実施の形態3の半導体装置100では、半導体素子1に電極2が重ねられた方向から見て、第1の面1Aの外形の内側に第1の平面2Aの外形全体が位置している。また、半導体素子1にヒートスプレッダ3が重ねられた方向から見て、第2の面1Bの外形の内側に第2の平面3Aの外形全体が位置している。
図11を参照して、本発明の実施の形態4の半導体装置100では、半導体素子1に電極2が重ねられた方向から見て、第1の面1Aの外形の外側に第1の平面2Aの外形全体が位置している。また、半導体素子1にヒートスプレッダ3が重ねられた方向から見て、第2の面1Bの外形の外側に第2の平面3Aの外形全体が位置している。
図12を参照して、本発明の実施の形態5の半導体装置100では、半導体素子1に電極2が重ねられた方向から見て、第1の面1Aの外形の外側に第1の平面2Aの外形が位置している。半導体素子1にヒートスプレッダ3が重ねられた方向から見て、第2の面1Bの外形の内側に第2の平面3Aの外形が位置している。
図13および図14を参照して、本発明の実施の形態6の半導体装置100では、半導体素子1はトランジスタである。図13は本実施の形態の一の半導体装置100を示している。本実施の形態の一の半導体装置100は、図10に示す実施の形態3の半導体装置100と同様の構成を備えている。図14は本実施の形態の他の半導体装置100を示している。本実施の形態の他の半導体装置100は図11に示す実施の形態4の半導体装置100と同様の構成を備えている。半導体素子1がトランジスタの場合、ゲート電圧を印加する電極が必要となる。本実施の形態の半導体装置100はボンディングワイヤ13および電極14を備えている。電極14からボンディングワイヤ13を半導体素子1に接続することにより、ゲート電圧を印加することができる。
本発明の実施例では、2次元軸対称モデルを用いてpin-fin付基板構造を検討した。そして、シミュレーションにより有限要素解析の熱応力解析を行った。
Claims (7)
- 第1の面および前記第1の面に対向する第2の面を有する半導体素子と、
前記第1の面との接続部分を有する第1の平面を含む平板状の電極と、
前記第2の面との接続部分を有する第2の平面を含む平板状のヒートスプレッダと、
前記半導体素子と、前記電極と、前記ヒートスプレッダとを封止する封止樹脂とを備え、
前記半導体素子と、前記電極と、前記ヒートスプレッダとが封止樹脂に封止された状態で、前記半導体素子に前記電極が重ねられた方向から見て、前記第1の平面の外形全体が前記第1の面の外形の内側2mm以上8mm以下および外側2mm以上6mm以下のいずれかに位置し、かつ前記半導体素子に前記ヒートスプレッダが重ねられた方向から見て、前記第2の平面の外形全体が前記第2の面の外形の内側2mm以上8mm以下および外側2mm以上6mm以下のいずれかに位置している、半導体装置。 - 前記半導体素子に前記電極が重ねられた方向から見て、前記第1の面の外形の内側に前記第1の平面の外形全体が位置しており、
前記半導体素子に前記ヒートスプレッダが重ねられた方向から見て、前記第2の面の外形の内側に前記第2の平面の外形全体が位置している、請求項1に記載の半導体装置。 - 前記半導体素子に前記電極が重ねられた方向から見て、前記第1の面の外形の外側に前記第1の平面の外形全体が位置しており、
前記半導体素子に前記ヒートスプレッダが重ねられた方向から見て、前記第2の面の外形の外側に前記第2の平面の外形全体が位置している、請求項1に記載の半導体装置。 - 前記第1の面の外形および前記第1の平面の外形はそれぞれ四辺を有する矩形状に形成されており、
前記半導体素子に前記電極が重ねられた方向から見て、前記第1の面の外形の四辺の各々は前記第1の平面の外形の四辺の各々と並走するように配置されており、
互いに並走する前記第1の面の外形の一辺と前記第1の平面の外形の一辺との間の距離は、前記四辺において同じである、請求項1〜3のいずれか1項に記載の半導体装置。 - 前記第2の面の外形および前記第2の平面の外形はそれぞれ四辺を有する矩形状に形成されており、
前記半導体素子に前記ヒートスプレッダが重ねられた方向から見て、前記第2の面の外形の四辺の各々は前記第2の平面の外形の四辺の各々と並走するように配置されており、
互いに並走する前記第2の面の外形の一辺と前記第2の平面の外形の一辺との間の距離は、前記四辺において同じである、請求項1〜4のいずれか1項に記載の半導体装置。 - 前記半導体素子の構成材料は、炭化珪素および窒化ガリウムのいずれかである、請求項1〜5のいずれか1項に記載の半導体装置。
- 前記電極および前記ヒートスプレッダは、銅を含む材質よりなる、請求項1〜6のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015016535A JP6316221B2 (ja) | 2015-01-30 | 2015-01-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015016535A JP6316221B2 (ja) | 2015-01-30 | 2015-01-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016143694A JP2016143694A (ja) | 2016-08-08 |
JP6316221B2 true JP6316221B2 (ja) | 2018-04-25 |
Family
ID=56568913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015016535A Active JP6316221B2 (ja) | 2015-01-30 | 2015-01-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6316221B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017126344A1 (ja) | 2016-01-19 | 2017-07-27 | 三菱電機株式会社 | 電力用半導体装置および電力用半導体装置を製造する方法 |
JP6515841B2 (ja) * | 2016-03-09 | 2019-05-22 | 株式会社デンソー | 電子装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5001545A (en) * | 1988-09-09 | 1991-03-19 | Motorola, Inc. | Formed top contact for non-flat semiconductor devices |
JPH0278234A (ja) * | 1988-09-14 | 1990-03-19 | Hitachi Ltd | 半導体装置 |
JPH04113657A (ja) * | 1990-09-03 | 1992-04-15 | Nec Ic Microcomput Syst Ltd | Icパッケージ |
JPH04312934A (ja) * | 1991-03-29 | 1992-11-04 | Mitsubishi Electric Corp | 集積回路装置 |
JP2914409B2 (ja) * | 1991-12-10 | 1999-06-28 | 富士電機株式会社 | 半導体素子 |
JP3780061B2 (ja) * | 1997-04-17 | 2006-05-31 | 株式会社日立製作所 | 面実装型半導体装置 |
JP2012069640A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体装置及び電力用半導体装置 |
JP2012195454A (ja) * | 2011-03-16 | 2012-10-11 | Ricoh Co Ltd | 半導体装置 |
JP2013069825A (ja) * | 2011-09-22 | 2013-04-18 | Hitachi Automotive Systems Ltd | 両面冷却型半導体パワーモジュール |
JP5823798B2 (ja) * | 2011-09-29 | 2015-11-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2013101993A (ja) * | 2011-11-07 | 2013-05-23 | Denso Corp | 半導体装置 |
-
2015
- 2015-01-30 JP JP2015016535A patent/JP6316221B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016143694A (ja) | 2016-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10170433B2 (en) | Insulated circuit board, power module and power unit | |
JP5900620B2 (ja) | 半導体装置 | |
US10727209B2 (en) | Semiconductor device and semiconductor element with improved yield | |
CN106415834B (zh) | 半导体装置 | |
JP6439389B2 (ja) | 半導体装置 | |
JP6885175B2 (ja) | 半導体装置 | |
EP3026701A1 (en) | Power module and manufacturing method thereof | |
JP6139329B2 (ja) | セラミック回路基板及び電子デバイス | |
US10658273B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6125089B2 (ja) | パワー半導体モジュールおよびパワーユニット | |
KR20170024254A (ko) | 파워 반도체 모듈 및 이의 제조 방법 | |
JP2018098282A (ja) | 半導体装置 | |
JP6643481B2 (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
JP6860334B2 (ja) | 半導体装置 | |
KR101766082B1 (ko) | 파워모듈 | |
JP6316221B2 (ja) | 半導体装置 | |
JP2014187264A (ja) | 半導体装置 | |
CN114446916A (zh) | 三层级互连夹 | |
JP2017112131A (ja) | 半導体モジュールおよび半導体装置 | |
JP2017073406A (ja) | 電極リードおよび半導体装置 | |
JP7106981B2 (ja) | 逆導通型半導体装置 | |
CN111312678A (zh) | 功率半导体模块和用于制造功率半导体模块的方法 | |
JP2017135144A (ja) | 半導体モジュール | |
JP5840102B2 (ja) | 電力用半導体装置 | |
US10804253B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6316221 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |