[go: up one dir, main page]

JP6314731B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6314731B2
JP6314731B2 JP2014157625A JP2014157625A JP6314731B2 JP 6314731 B2 JP6314731 B2 JP 6314731B2 JP 2014157625 A JP2014157625 A JP 2014157625A JP 2014157625 A JP2014157625 A JP 2014157625A JP 6314731 B2 JP6314731 B2 JP 6314731B2
Authority
JP
Japan
Prior art keywords
members
lid
semiconductor device
metal
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014157625A
Other languages
English (en)
Other versions
JP2016035954A (ja
Inventor
和幸 浦郷
和幸 浦郷
敦和 清水
敦和 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2014157625A priority Critical patent/JP6314731B2/ja
Priority to EP15178991.4A priority patent/EP2980842B1/en
Priority to US14/813,592 priority patent/US9716049B2/en
Priority to CN201510468297.9A priority patent/CN105321908B/zh
Publication of JP2016035954A publication Critical patent/JP2016035954A/ja
Application granted granted Critical
Publication of JP6314731B2 publication Critical patent/JP6314731B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1631—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/1659—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/16724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/16747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
近年、コンピュータ等の電子機器の高速化に対応するため、フリップチップ接合が行われている。フリップチップ接合では、半導体チップに設けられた電極（接続端子）と、パッケージ基板に設けられた電極とを接合することで、半導体チップがフェースダウンでパッケージ基板に直接接合される。フリップチップ接合によって半導体チップをパッケージ基板に実装した半導体パッケージの一例として、ＦＣＢＧＡ（Flip Chip Ball Grid Array）がある。
特開２００６−１０８１６２号公報 特開２００７−３３５４２３号公報 特開２０１０−０１６０３０号公報
ＦＣＢＧＡでは、パッケージ基板上に設けられたリッド（蓋）を半導体チップの裏面に接触させることにより、半導体チップで発生する熱がリッドに伝達される。また、例えば高速ネットワーク機器のようなノイズセンシティブ品種向けのＦＣＢＧＡでは、ノイズの低減、電気特性の向上を目的として、パッケージ基板に設けられた電極パッドとリッドを、導電性部材を介してグランド接続する場合がある。
図１は、従来のＦＣＢＧＡの断面構造図である。図１に示すように、パッケージ基板１０１上に半導体チップ１０２がフリップチップ接合されており、半導体チップ１０２を覆うようにしてリッド１０３がパッケージ基板１０１に設けられている。半導体チップ１０２の裏面に設けられたＴＩＭ（Thermal Interface Material）材１０４を介して、半導体チップ１０２とリッド１０３とが熱的に接触することにより、半導体チップ１０２で発生する熱がリッド１０３に伝達される。
パッケージ基板１０１上に設けられた電極パッド１０７と、リッド１０３の外周部分よりも内側に形成された突出部材１０８との間に導電性部材１０９が設けられている。電極パッド１０７は、パッケージ基板１０１内の配線を介して、はんだボール１１０に電気的に接続されている。リッド１０３、電極パッド１０７及び導電性部材１０９をグランド（ＧＮＤ）に接続することにより、半導体チップ１０２の周囲が電磁シールドされる。
図２は、パッケージ基板１０１とリッド１０３との接合構造を示す拡大断面図である。導電性部材１０９は、電極パッド１０７及びリッド１０３の突出部材１０８に接合されている。パッケージ基板１０１及びリッド１０３の材料は、熱膨張係数の異なる材料である。熱膨張係数の異なる材料同士が電極パッド１０７、突出部材１０８及び導電性部材１０９を介して接合されているため、温度変化により、図３Ａに示すように、パッケージ基板１０１及びリッド１０３にそれぞれ反りが生じる。また、熱膨張係数の異なる材料同士が接合されているため、温度変化により、電極パッド１０７、リッド１０３の突出部材１０８及び導電性部材１０９のそれぞれに応力及び歪みが発生する。導電性部材１０９の端部に行くほど、応力及び歪みが増大する。そのため、図３Ｂに示すように、リッド１０３の
突出部材１０８と導電性部材１０９との剥離、電極パッド１０７と導電性部材１０９との剥離、及び、導電性部材１０９のクラック、が発生し易くなる。
本件は、導電性部材の剥離及びクラックの発生を抑止することを目的とする。
本件の一観点による半導体装置は、基板と、前記基板上に設けられた半導体素子と、前記基板上にそれぞれ離間して設けられ、かつ、平面視で前記半導体素子を囲むように配置された複数の電極と、前記半導体素子を覆う第１金属部材と、前記第１金属部材に、それぞれ離間して形成され、かつ、平面視で前記第１金属部材の外周部分よりも内側の部分に配置された複数の第２金属部材と、前記複数の電極と、前記複数の電極に対向する位置に配置された前記複数の第２金属部材との間に設けられ、前記複数の電極及び前記複数の第２金属部材に接合された導電性部材とを備える。
本件によれば、導電性部材の剥離及びクラックの発生を抑止することができる。
図１は、従来のＦＣＢＧＡの構造を示す断面図である。 図２は、パッケージ基板とリッドとの接合構造を示す拡大断面図である。 図３Ａは、パッケージ基板とリッドとの接合構造を示す拡大断面図である。 図３Ｂは、パッケージ基板とリッドとの接合構造を示す拡大断面図である。 図４は、半導体装置の断面図である。 図５は、パッケージ基板の平面図である。 図６は、リッドの平面図である。 図７は、パッケージ基板とリッドの各突出部材との接合構造を示す拡大断面図である。 図８は、パッケージ基板とリッドの各突出部材との接合構造を示す拡大断面図である。 図９は、実施例１に係る半導体装置の製造工程を示す断面図である。 図１０は、実施例１に係る半導体装置の製造工程を示す断面図である。 図１１は、実施例１に係る半導体装置の製造工程を示す断面図である。 図１２は、リッドの平面図である。 図１３は、パッケージ基板とリッドの各突出部材との接合構造を示す拡大断面図である。 図１４は、実施例２に半導体装置の製造工程を示す断面図である。 図１５は、実施例２に半導体装置の製造工程を示す断面図である。 図１６は、実施例２に半導体装置の製造工程を示す断面図である。 図１７は、パッケージ基板とリッドの各突出部材との接合構造を示す拡大断面図である。 図１８は、パッケージ基板とリッドの各突出部材との接合構造を示す拡大断面図である。 図１９は、パッケージ基板とリッドの各突出部材との接合構造を示す拡大断面図である。 図２０は、パッケージ基板とリッドの各突出部材との接合構造を示す拡大断面図である。 図２１は、パッケージ基板とリッドの各突出部材との接合構造を示す拡大断面図である。 図２２Ａは、パッケージ基板とリッドの各突出部材との接合構造を示す拡大断面図である。 図２２Ｂは、半導体装置の平面図である。 図２３は、パッケージ基板とリッドの各突出部材との接合構造を示す拡大断面図である。 図２４は、パッケージ基板とリッドの各突出部材との接合構造を示す拡大断面図である。 図２５は、パッケージ基板とリッドの各突出部材との接合構造を示す拡大断面図である。 図２６は、パッケージ基板とリッドの各突出部材との接合構造を示す拡大断面図である。 図２７Ａは、パッケージ基板とリッドの各突出部材との接合構造を示す拡大断面図である。 図２７Ｂは、パッケージ基板とリッドの各突出部材との接合構造を示す拡大断面図である。 図２８は、評価結果を示す図である。
以下、図面を参照して、実施形態に係る半導体装置及び半導体装置の製造方法について説明する。以下の実施例１及び実施例２の構成は例示であり、実施形態に係る半導体装置及び半導体装置の製造方法は、実施例１及び実施例２の構成に限定されない。
〈実施例１〉
図４〜図１１を参照して、実施例１に係る半導体装置１について説明する。図４は、半導体装置（半導体パッケージ）１の断面図である。半導体装置１は、ＦＣＢＧＡ型のパッケージ構造を有している。半導体装置１は、パッケージ基板２、半導体チップ３、リッド（蓋）４、受動部品５及びはんだボール６を備えている。パッケージ基板２は、例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂等の樹脂またはアルミナ、ガラスセラミック等のセラミックを含む材料を用いて形成されている。パッケージ基板２上に半導体チップ３が設けられている。半導体チップ３は、例えば、ＬＳＩ（Large Scale Integration）である。パッケージ基板２は、基板の一例である。半導体チップ３は、半導体素子の
一例である。リッド４は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）等の金属部材を用いて形成されている。パッケージ基板２上に複数の受動部品５が設けられている。受動部品５は、例えば、抵抗、コンデンサ、コイル等を含む。はんだボール６をマザーボード等の配線基板（図示せず）に接合することにより、半導体装置１が配線基板に実装される。
半導体チップ３は、パッケージ基板２にフリップチップ接合されている。すなわち、半導体チップ３の回路が形成されている表面（以下、回路面という）をパッケージ基板２に向けた状態で、半導体チップ３の回路面に設けられた電極（図示せず）と、パッケージ基板２に設けられた電極とが、はんだボール１１を介して接合されている。パッケージ基板２と半導体チップ３との間には、アンダーフィル樹脂１２が充填されている。半導体チップ３の回路面の反対面（以下、裏面という）には、ＴＩＭ材１３が設けられている。ＴＩＭ材１３は、熱伝導性を有する樹脂である。リッド４は、板状部材２１と、複数の突出部材２２と、側壁部材２３とを有する。板状部材２１、複数の突出部材２２及び側壁部材２３は、同じ金属を含む金属材料である。板状部材２１は、半導体チップ３の裏面を覆い、パッケージ基板２の外周部分まで広がっている。各突出部材２２は、パッケージ基板２に向かって突出している。側壁部材２３には接着剤２４が設けられており、接着剤２４を介して、側壁部材２３がパッケージ基板２上に接着されている。板状部材２１は、第１金属部材の一例である。突出部材２２は、第２金属部材の一例である。側壁部材２３は、第３金属部材の一例である。
図５は、パッケージ基板２の平面図である。パッケージ基板２上に複数の電極パッド１４がそれぞれ離間して設けられている。電極パッド１４は、電極の一例である。複数の電極パッド１４が、平面視で半導体チップ３を囲むように配置されている。複数の電極パッド１４が、平面視で半導体チップ３の各辺に沿って、並んで配置されている。すなわち、複数の電極パッド１４が、所定方向に並んで配置されている。図５では、複数の電極パッド１４が、Ｘ方向又はＹ方向に並んで配置されている。図６は、リッド４の平面図である。複数の突出部材２２は、板状部材２１にそれぞれ離間して形成されている。側壁部材２３は、平面視で複数の突出部材２２を囲むように配置されている。側壁部材２３は、平面視で板状部材２１の外周部分に沿って形成されている。複数の突出部材２２は、平面視で板状部材２１の外周部分よりも内側の部分に配置されている。複数の突出部材２２が、所定方向に並んで配置されている。図６では、複数の突出部材２２が、Ｘ方向又はＹ方向に並んで配置されている。複数の突出部材２２は、複数の電極パッド１４に対向する位置に配置されている。したがって、複数の突出部材２２が、平面視で半導体チップ３の各辺に沿って、並んで配置されている。複数の受動部品５が、平面視で板状部材２１の外周部分と複数の突出部材２２との間に配置されている。
図７は、パッケージ基板２とリッド４の各突出部材２２との接合構造を示す拡大断面図である。図７における断面部分は、図５の点線部分に対応する。図７に示すように、各電極パッド１４と各突出部材２２とが対向するように、複数の電極パッド１４及び複数の突出部材２２が配置されている。複数の導電性部材３１が、複数の電極パッド１４と複数の突出部材２２との間に設けられている。すなわち、各電極パッド１４と、各電極パッド１４に対向する位置に配置された各突出部材２２との間に、各導電性部材３１が設けられている。したがって、複数の導電性部材３１が、平面視で半導体チップ３の各辺に沿って、並んで配置されている。各導電性部材３１は、各電極パッド１４及び各突出部材２２に接合されている。各電極パッド１４は、パッケージ基板２内に設けられた配線及びビアを介して、グランド端子用のはんだボール６に電気的に接続されている。リッド４、各電極パッド１４及び各導電性部材３１をグランド（ＧＮＤ）に接続することにより、半導体チップ３の周囲が電磁シールドされる。例えば、グランド端子用のはんだボール６と、配線基板のグランド電極とを電気的に接続することにより、リッド４、各電極パッド１４及び各導電性部材３１をグランドに接続してもよい。
図７に示すように、複数の電極パッド１４が、それぞれ離間してパッケージ基板２上に設けられ、複数の突出部材２２が、板状部材２１にそれぞれ離間して形成されている。各導電性部材３１が、各電極パッド１４及び各突出部材２２に接合されている。したがって、複数の導電性部材３１が、それぞれ離間して、複数の電極パッド１４と複数の突出部材２２との間に配置されている。このように、各電極パッド１４、各突出部材２２及び各導電性部材３１が分割されて配置されている。換言すれば、隣接する各電極パッド１４、隣接する各突出部材２２及び隣接する各導電性部材３１の間に、それぞれスペース（空間）が形成されている。
樹脂またはセラミックを用いて形成されているパッケージ基板２と金属材料を用いて形成されているリッド４は、熱膨張係数の異なる材料である。熱膨張係数の異なる材料同士が電極パッド１４、導電性部材３１及び突出部材２２を介して接合されているため、温度変化により、図８に示すように、パッケージ基板２及びリッド４にそれぞれ反りが生じる。さらに、それぞれ熱膨張係数の異なる材料を用いて形成されているリッド４、各電極パッド１４及び各導電性部材３１同士が接合されているため、温度変化により、リッド４、各電極パッド１４及び各導電性部材３１のそれぞれに応力及び歪みが発生する。各電極パッド１４、各突出部材２２及び各導電性部材３１が分割されて配置されているため、各導電性部材３１の端部における応力及び歪みが、分散及び低減される。したがって、各電極
パッド１４と各導電性部材３１との剥離、各突出部材２２と各導電性部材３１との剥離、及び、各導電性部材３１のクラック、の発生が抑止される。その結果、半導体装置１の信頼性の向上を図ることができる。
リッド４の板状部材２１、突出部材２２及び側壁部材２３の形成は、金型を用いて行ってもよい。板状部材２１に対してウェットエッチング又はドライエッチングを行うことにより、板状部材２１に突出部材２２及び側壁部材２３を形成してもよい。板状部材２１を切削することにより、板状部材２１に突出部材２２及び側壁部材２３を形成してもよい。
〈実施例１に係る半導体装置１の製造方法〉
図９〜図１１は、実施例１に係る半導体装置１の製造工程を示す断面図である。実施例１に係る半導体装置１の製造方法では、まず、半導体チップ３及び複数の電極パッド１４等が設けられたパッケージ基板２及びリッド４を準備する。次に、図９に示す工程において、リッド４の各突出部材２２に、各導電性部材３１を設置する。導電性部材３１が導電性ペーストである場合、各突出部材２２上に各導電性部材３１を塗布する。導電性ペーストの材料として、例えば、はんだペースト、異方性導電性樹脂又は異方性導電性接着剤を用いてもよい。導電性部材３１がはんだボールである場合、各突出部材２２上に各導電性部材３１を載置する。導電性部材３１が導電性粘着テープ又は導電性接着シールである場合、各突出部材２２上に各導電性部材３１を貼付する。
図９に示す工程では、リッド４の各突出部材２２に、各導電性部材３１を設置するが、実施例１は、図９に示す工程に限定されない。例えば、パッケージ基板２上の各電極パッド１４に、各導電性部材３１を設置してもよい。この場合、パッケージ基板２の各電極パッド１４が上向きの状態でパッケージ基板２が配置され、リッド４の各突出部材２２が下向きの状態でリッド４が配置される。また、例えば、リッド４の各突出部材２２に、各導電性部材３１を設置するとともに、パッケージ基板２上の各電極パッド１４に、各導電性部材３１を設置してもよい。
次いで、図１０に示す工程において、リッド４の板状部材２１が半導体チップ３を覆い、かつ、パッケージ基板２上の各電極パッド１４とリッド４の各突出部材２２とが対向するように、パッケージ基板２及びリッド４を配置する。各導電性部材３１が、パッケージ基板２上の各電極パッド１４と接触するように、パッケージ基板２及びリッド４を配置する。図１０では、パッケージ基板２の各電極パッド１４が下向きの状態でパッケージ基板２が配置され、リッド４の各突出部材２２が上向きの状態でリッド４が配置される。半導体チップ３の裏面にＴＩＭ材１３が設けられている場合、または、リッド４の板状部材２１にＴＩＭ材１３が設けられている場合ともに、リッド４の板状部材２１とＴＩＭ材１３とが接触した状態で、リッド４の板状部材２１が半導体チップ３を覆うことになる。また、図１０に示す工程では、接着剤２４を介して、リッド４の側壁部材２３がパッケージ基板２上に接着される。
次に、図１１に示す工程において、接合処理を行うことにより、パッケージ基板２の各電極パッド１４及びリッド４の各突出部材２２に各導電性部材３１を接合する。導電性部材３１が導電性ペースト又ははんだボールである場合、加熱処理を行い、各導電性部材３１を溶融することにより、各電極パッド１４及び各突出部材２２に各導電性部材３１を接合する。導電性部材３１が導電性粘着テープ又は導電性接着シールである場合、加圧処理を行い、各電極パッド１４及び各突出部材２２に各導電性部材３１を接着することにより、各電極パッド１４及び各突出部材２２に各導電性部材３１を接合する。
〈実施例２〉
図１２〜図２３を参照して、実施例２に係る半導体装置１について説明する。実施例２
は、実施例１と比較して、リッド４の各突出部材２２に凹部が形成されている。パッケージ基板２、半導体チップ３、受動部品５及びはんだボール６等の他の構成要素については、実施例１と同様であるので、他の構成要素の説明は省略する。また、実施例１に係る半導体装置１及びその製造方法と、実施例２に係る半導体装置１及びその製造方法とを適宜組み合わせてもよい。
図１２は、リッド４の平面図である。複数の突出部材２２は、板状部材２１にそれぞれ離間して形成されている。側壁部材２３は、板状部材２１の外周部分に沿って形成されている。複数の突出部材２２は、板状部材２１の外周部分よりも内側の部分に形成されている。複数の突出部材２２が、所定方向に並んで配置されている。図１２では、複数の突出部材２２が、Ｘ方向又はＹ方向に並んで配置されている。複数の突出部材２２は、複数の電極パッド１４に対向する位置に配置されている。したがって、複数の突出部材２２が、半導体チップ３の各辺に沿って、並んで配置されている。各突出部材２２に凹部４１が形成されている。各凹部４１の延伸方向は、複数の突出部材２２が並ぶ方向と直交している。例えば、複数の突出部材２２の一部がＸ方向に並んで配置されており、Ｘ方向に並んで配置された複数の突出部材２２に形成された各凹部４１の延伸方向は、Ｘ方向と直交するＹ方向である。
図１３は、パッケージ基板２とリッド４の各突出部材２２との接合構造を示す拡大断面図である。図１３における断面部分は、実施例１と同様、図５の点線部分に対応する。図１３に示すように、リッド４の各突出部材２２に凹部４１が形成されている。各電極パッド１４と各突出部材２２とが対向するように、複数の電極パッド１４及び複数の突出部材２２が配置されている。したがって、各突出部材２２の各電極パッド１４と対向する面に凹部４１が形成されている。
各凹部４１には、各導電性部材３１が埋め込まれている。換言すれば、各導電性部材３１が凸部を有する。そのため、各突出部材２２と各導電性部材３１との接合面積（接触面積）が増加しており、各突出部材２２と各導電性部材３１との接合強度が向上する。また、各凹部４１内に各導電性部材３１が入り込むことによって生じるアンカー効果（凹凸のアンカー効果）により、各突出部材２２と各導電性部材３１との剥離の発生が抑止される。
実施例１と同様に、実施例２では、各電極パッド１４、各突出部材２２及び各導電性部材３１が分割されて配置されているため、各導電性部材３１の端部における応力及び歪みが、分散及び低減される。したがって、各電極パッド１４と各導電性部材３１との剥離、各突出部材２２と各導電性部材３１との剥離、及び、導電性部材３１のクラック、の発生が抑止される。その結果、半導体装置１の信頼性の向上を図ることができる。
リッド４の板状部材２１、突出部材２２、凹部４１及び側壁部材２３の形成は、金型を用いて行ってもよい。板状部材２１に対してウェットエッチング又はドライエッチングを行うことにより、板状部材２１に突出部材２２、凹部４１及び側壁部材２３を形成してもよい。板状部材２１を切削することにより、板状部材２１に突出部材２２、凹部４１及び側壁部材２３を形成してもよい。
〈実施例２に係る半導体装置１の製造方法〉
図１４〜図１６は、実施例２に半導体装置１の製造工程を示す断面図である。図１４〜図１６における断面部分は、実施例１と同様、図５の点線部分に対応する。実施例２に係る半導体装置１の製造方法では、まず、半導体チップ３及び複数の電極パッド１４等が設けられたパッケージ基板２及びリッド４を準備する。次に、図１４に示す工程において、リッド４の各突出部材２２に、各導電性部材３１を設置する。導電性部材３１が導電性ペ
ーストである場合、各凹部４１内に各導電性部材３１が埋め込まれるように、各突出部材２２上に各導電性部材３１を塗布する。各導電性部材３１が各凹部４１内に埋め込まれることにより、各導電性部材３１の位置が固定されるため、各導電性部材３１の位置ずれが抑制される。
各凹部４１の延伸方向が、複数の突出部材２２が並ぶ方向と直交しているため、各凹部４１内に埋め込まれた各導電性部材３１が、複数の突出部材２２が並ぶ方向に移動することが抑止される。したがって、隣接する凹部４１内に埋め込まれた導電性部材３１同士が繋がることが抑止される。導電性部材３１がはんだボールである場合、各凹部４１内に各導電性部材３１を載置する。各導電性部材３１が各凹部４１内に載置されることにより、各導電性部材３１の位置が固定されるため、各導電性部材３１の位置ずれが抑制される。導電性部材３１が導電性粘着テープ又は導電性接着シールである場合、各突出部材２２上に各導電性部材３１を貼付する。
図１４に示す工程では、リッド４の各突出部材２２に、各導電性部材３１を設置するが、実施例２は、図１４に示す工程に限定されない。例えば、パッケージ基板２上の各電極パッド１４に、各導電性部材３１を設置してもよい。この場合、パッケージ基板２の各電極パッド１４が上向きの状態でパッケージ基板２が配置され、リッド４の各突出部材２２が下向きの状態でリッド４が配置される。また、例えば、リッド４の各突出部材２２に、各導電性部材３１を設置するとともに、パッケージ基板２上の各電極パッド１４に、各導電性部材３１を設置してもよい。
次いで、図１５に示す工程において、リッド４の板状部材２１が半導体チップ３を覆い、かつ、パッケージ基板２上の各電極パッド１４とリッド４の各突出部材２２とが対向するように、パッケージ基板２及びリッド４を配置する。各導電性部材３１が、パッケージ基板２上の各電極パッド１４と接触するように、パッケージ基板２及びリッド４を配置する。図１５では、パッケージ基板２の各電極パッド１４が下向きの状態でパッケージ基板２が配置され、リッド４の各突出部材２２が上向きの状態でリッド４が配置される。半導体チップ３の裏面にＴＩＭ材１３が設けられている場合、または、リッド４の板状部材２１にＴＩＭ材１３が設けられている場合ともに、リッド４の板状部材２１とＴＩＭ材１３とが接触した状態で、リッド４の板状部材２１が半導体チップ３を覆うことになる。また、図１５に示す工程では、接着剤２４を介して、リッド４の側壁部材２３がパッケージ基板２上に接着される。
次に、図１６に示す工程において、接合処理を行うことにより、パッケージ基板２の各電極パッド１４及びリッド４の各突出部材２２に各導電性部材３１を接合する。導電性部材３１が導電性ペースト又ははんだボールである場合、加熱処理を行い、各導電性部材３１を溶融することにより、各電極パッド１４及び各突出部材２２に各導電性部材３１を接合する。各凹部４１の延伸方向が、複数の突出部材２２が並ぶ方向と直交しているため、各凹部４１内における溶融した各導電性部材３１が、複数の突出部材２２が並ぶ方向に移動することが抑止される。したがって、隣接する凹部４１内に埋め込まれた導電性部材３１同士が繋がることが抑止される。
導電性部材３１が導電性粘着テープ又は導電性接着シールである場合、加圧処理を行い、各電極パッド１４及び各突出部材２２に各導電性部材３１を接着することにより、各電極パッド１４及び各突出部材２２に各導電性部材３１を接合する。加圧処理が行われることにより、各導電性部材３１が各凹部４１内に埋め込まれる。各凹部４１の延伸方向が、複数の突出部材２２が並ぶ方向と直交しているため、各凹部４１内に埋め込まれた各導電性部材３１が、複数の突出部材２２が並ぶ方向に移動することが抑止される。したがって、隣接する凹部４１内に埋め込まれた導電性部材３１同士が繋がることが抑止される。
突出部材２２の凹部４１の形状、及び、隣接する突出部材２２の間のスペースの形状について説明する。図１３では、突出部材２２の凹部４１の形状が四角であり、隣接する突出部材２２の間のスペースの形状が四角である。実施例２では、これらの形状に限定されず、他の形状であってもよい。図１７〜図１９は、パッケージ基板２とリッド４の各突出部材２２との接合構造を示す拡大断面図である。図１７〜図１９における断面部分は、実施例１と同様、図５の点線部分に対応する。例えば、図１７に示すように、突出部材２２の凹部４１の形状がアーチ型であり、隣接する突出部材２２の間のスペースの形状がアーチ型であってもよい。図１７に示すリッド４の形成は、金型を用いて行ってもよいし、板状部材２１に対してウェットエッチング又はドライエッチングを行うことにより、板状部材２１に突出部材２２及び凹部４１を形成してもよい。
例えば、図１８に示すように、突出部材２２の凹部４１の形状が三角であり、隣接する突出部材２２の間のスペースの形状が三角であってもよい。図１８に示すリッド４の形成は、金型を用いて行ってもよいし、板状部材２１に対して切削を行うことにより、板状部材２１に突出部材２２及び凹部４１を形成してもよい。例えば、図１９に示すように、突出部材２２の凹部４１の形状が円形であり、隣接する突出部材２２の間のスペースの形状が円形であってもよい。図１９に示すリッド４の形成は、板状部材２１に対してウェットエッチング又はドライエッチングを行うことにより、板状部材２１に突出部材２２及び凹部４１を形成してもよい。
図１３、図１７〜図１９における突出部材２２の凹部４１の形状と、図１３、図１７〜図１９における隣接する突出部材２２の間のスペースの形状とを組み合わせてもよい。図２０及び図２１は、パッケージ基板２とリッド４の各突出部材２２との接合構造を示す拡大断面図である。図２０及び図２１における断面部分は、実施例１と同様、図５の点線部分に対応する。例えば、図２０に示すように、突出部材２２の凹部４１の形状がアーチ型であり、隣接する突出部材２２の間のスペースの形状が四角であってもよい。例えば、図２１に示すように、突出部材２２の凹部４１の形状が円形であり、隣接する突出部材２２の間のスペースの形状が三角であってもよい。
また、図２２Ａ及び図２２Ｂに示すように、板状部材２１は複数の貫通孔５１を有してもよい。図２２Ａは、パッケージ基板２とリッド４の各突出部材２２との接合構造を示す拡大断面図である。図２２Ａにおける断面部分は、実施例１と同様、図５の点線部分に対応する。図２２Ｂは、半導体装置１の平面図であり、リッド４の上方から見た図である。各貫通孔５１は、板状部材２１を貫通し、平面視で隣接する突出部材２２の間のスペースまで達している。したがって、複数の貫通孔５１は、平面視で隣接する複数の突出部材２２の間に配置されている。
実施例１及び実施例２では、３つ以上の電極パッド１４、３つ以上の突出部材２２及び３つ以上の導電性部材３１が所定方向に並んで配置されているが、本実施形態は、これらの例に限定されない。パッケージ基板２とリッド４との接合部分の応力を緩和するため、導電性部材３１が存在しない箇所（スペース）が少なくとも一カ所以上あればよい。例えば、図２３に示すように、少なくとも２つの電極パッド１４が所定方向に並んで配置され、少なくとも２つの突出部材２２が所定方向に並んで配置され、少なくとも２つの導電性部材３１が所定方向に並んで配置される。図２３は、パッケージ基板２とリッド４の各突出部材２２との接合構造を示す拡大断面図である。また、例えば、半導体チップ３の各辺に沿って、少なくとも２つの電極パッド１４が並んで配置され、少なくとも２つの突出部材２２が並んで配置され、少なくとも２つの導電性部材３１が並んで配置されてもよい。例えば、半導体チップ３の一辺、二辺、三辺のいずれかに沿って、少なくとも２つの電極パッド１４が並んで配置され、少なくとも２つの突出部材２２が並んで配置され、少なく
とも２つの導電性部材３１が並んで配置されてもよい。例えば、半導体チップ３の対向する二辺又は半導体チップ３の隣り合う二辺に沿って、少なくとも２つの電極パッド１４が並んで配置され、少なくとも２つの突出部材２２が並んで配置され、少なくとも２つの導電性部材３１が並んで配置されてもよい。複数の電極パッド１４の間隔、複数の突出部材２２の間隔及び複数の導電性部材３１の間隔は、それぞれ均一であってもよい。
〈実施例１及び実施例２の変形例〉
実施例１及び実施例２に係る半導体装置１を以下のように変形してもよい。導電性部材３１の配置及び間隔、隣接する突出部材２２の間のスペースの配置及び間隔について、以下のように変形してもよい。隣接する突出部材２２の間に２つ以上のスペースを配置してもよい。例えば、図２４に示すように、隣接する突出部材２２の間に３つのスペースを配置してもよい。図２４は、パッケージ基板２とリッド４の各突出部材２２との接合構造を示す拡大断面図である。
また、応力が大きい部分について、導電性部材３１を疎としてもよい。例えば、図２５に示すように、所定方向に並んで配置されている複数の導電性部材３１について、中央部分において隣接する複数の導電性部材３１の間隔を短くし、端部において隣接する複数の導電性部材３１の間隔を長くしてもよい。したがって、複数の導電性部材３１の間隔が均一でなく、複数の導電性部材３１の間隔が異なってもよい。図２５は、パッケージ基板２とリッド４の各突出部材２２との接合構造を示す拡大断面図である。所定方向に並んで配置されている複数の電極パッド１４について、中央部分において隣接する複数の電極パッド１４の間隔を短くし、端部において隣接する複数の電極パッド１４の間隔を長くしてもよい。したがって、複数の電極パッド１４の間隔が均一でなく、複数の電極パッド１４の間隔が異なってもよい。所定方向に並んで配置されている複数の突出部材２２について、中央部分において隣接する複数の突出部材２２の間隔を短くし、端部において隣接する複数の突出部材２２の間隔を長くしてもよい。したがって、複数の突出部材２２の間隔が均一でなく、複数の突出部材２２の間隔が異なってもよい。
また、図２６に示すように、各突出部材２２に複数の凹部４１が形成されてもよい。図２６は、パッケージ基板２とリッド４の各突出部材２２との接合構造を示す拡大断面図である。各突出部材２２に対して複数の凹部４１が所定方向に並んで形成されている。複数の凹部４１が並ぶ方向は、複数の突出部材２２が並ぶ方向と一致している。
実施例２では、各凹部４１の延伸方向が、複数の突出部材２２が並ぶ方向と直交する例を示した。しかし、本実施形態は、この例に限定されない。各凹部４１の延伸方向が、複数の突出部材２２が並ぶ方向と一致してもよい。
半導体装置１の信頼性評価について説明する。半導体装置１について、温度サイクルテストを行い、半導体装置１の信頼性の評価を行った。温度サイクルテストは、チャンバー内に評価用サンプルを入れ、チャンバー内の温度を周期的に変化させることにより、評価サンプルに対して高い負荷を与えた場合の耐性テストである。評価用サンプルとして、図２７Ａに示すパッケージ基板２とリッド４の各突出部材２２との接合構造（構造Ａ）と、図２７Ｂに示すパッケージ基板２とリッド４の各突出部材２２との接合構造（構造Ｂ）と、が用いられた。図２７Ａ及び図２７Ｂは、パッケージ基板２とリッド４の各突出部材２２との接合構造を示す拡大断面図である。構造Ａは、電極パッド１４、突出部材２２及び導電性部材３１が分割されていない。構造Ｂは、各電極パッド１４、各突出部材２２及び各導電性部材３１が分割されて配置されている。
今回の評価では、チャンバー内に評価用サンプルを入れ、−５５℃〜１２５℃の温度サイクルで、所定のサイクル数のテストを実施した後、評価用サンプルをチャンバーから取
り出し、導通確認及び断面確認が行われた。テスターを用いて、リッド４の表面とグランド端子（グランド端子用のはんだボール６）との導通を確認することにより、パッケージ基板２とリッド４との接合部分の導通確認が行われた。導電性部材３１の断面を金属顕微鏡で観察することにより、パッケージ基板２とリッド４との接合部分の断面確認が行われた。
図２８は、評価結果を示す図である。導通確認及び断面確認は、１０００サイクル後と２０００サイクル後に行われた。導通確認の判定基準として、リッド４の表面とグランド端子との導通が良好（抵抗値オープン無し）を○とし、リッド４の表面とグランド端子との導通が不良（抵抗値オープン有り）を×とした。断面確認の判定基準として、導電性部材３１の剥離の割合が５０％未満を○とし、導電性部材３１の剥離の割合が５０％以上を×とした。図２８に示すように、導通確認及び断面確認のいずれも、構造Ｂについて、良好な結果が得られた。したがって、今回の評価からも、構造Ｂを有する半導体装置１について、各電極パッド１４と各導電性部材３１との剥離、各突出部材２２と各導電性部材３１との剥離、及び、導電性部材３１のクラック、の発生が抑止されることが確認された。
以上の実施例１及び実施例２を含む実施形態に関し、更に以下の付記を示す。
（付記１）
基板と、
前記基板上に設けられた半導体素子と、
前記基板上にそれぞれ離間して設けられ、かつ、平面視で前記半導体素子を囲むように配置された複数の電極と、
前記半導体素子を覆う第１金属部材と、
前記第１金属部材に、それぞれ離間して形成され、かつ、平面視で前記第１金属部材の外周部分よりも内側の部分に配置された複数の第２金属部材と、
前記複数の電極と、前記複数の電極に対向する位置に配置された前記複数の第２金属部材との間に設けられ、前記複数の電極及び前記複数の第２金属部材に接合された導電性部材と
を備えることを特徴とする半導体装置。
（付記２）
前記基板が樹脂またはセラミックを含む材料を用いて形成されていることを特徴とする付記１に記載の半導体装置。
（付記３）
平面視で前記複数の第２金属部材を囲むように形成され、かつ、前記第１金属部材の外周部分に沿って形成された第３金属部材を備えることを特徴とする付記１または２の何れかに記載の半導体装置。
（付記４）
前記各第２金属部材の前記各電極と対向する面に凹部が形成されており、
前記各凹部に前記各導電性部材が埋め込まれていることを特徴とする付記１から３の何れか一つに記載の半導体装置。
（付記５）
前記第１金属部材、前記各第２金属部材、前記各電極及び前記各導電性部材は、グランドに接続されることを特徴とする付記１から４の何れか一つに記載の半導体装置。
（付記６）
前記第１金属部材及び前記複数の第２金属部材が同じ金属を含むことを特徴とする付記１から５の何れか一つに記載の半導体装置。
（付記７）
前記基板上に設けられ、かつ、平面視で前記第１金属部材の外周部分と前記複数の第２金属部材との間に配置された受動部品を備えることを特徴とする付記１から６の何れか一つに記載の半導体装置。
（付記８）
前記複数の第２金属部材の少なくとも一部が、所定方向に並んで配置されており、
前記所定方向に並んで配置された前記複数の第２金属部材に形成された前記各凹部の延伸方向は、前記所定方向と直交していることを特徴とする付記４に記載の半導体装置。
（付記９）
前記複数の第２金属部材の間隔が異なることを特徴とする付記１から８の何れか一つに記載の半導体装置。
（付記１０）
前記第１金属部材は、前記第１金属部材を貫通する貫通孔を有し、
前記貫通孔は、平面視で隣接する前記複数の第２金属部材の間に配置されていることを特徴とする付記１から９の何れか一つに記載の半導体装置。
（付記１１）
半導体素子が設けられ、かつ、複数の離間した電極が平面視で前記半導体素子を囲むように設けられた基板を準備する工程と、
複数の離間した第２金属部材が形成された第１金属部材を準備する工程と、
前記複数の電極及び前記複数の第２金属部材の少なくとも一方に、導電性部材を設置する工程と、
前記第１金属部材が前記半導体素子を覆い、かつ、前記複数の電極と前記複数の第２金属部材とが対向するように、前記基板及び前記第１金属部材を配置する工程と、
前記複数の電極及び前記複数の第２金属部材に前記導電性部材を接合する工程と
を備え、
前記複数の第２金属部材が平面視で前記第１金属部材の外周部分よりも内側の部分に配置されていることを特徴とする半導体装置の製造方法。
（付記１２）
前記基板が樹脂またはセラミックを含む材料を用いて形成されていることを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１３）
平面視で前記複数の第２金属部材を囲むように形成され、かつ、前記第１金属部材の外周部分に沿って形成された第３金属部材を備えることを特徴とする付記１１または１２の何れかに記載の半導体装置の製造方法。
（付記１４）
前記各第２金属部材の前記各電極と対向する面に凹部が形成されており、
前記導電性部材を設置する工程は、前記各凹部に前記導電性部材を埋め込む工程を含むことを特徴とする付記１１から１３の何れか一つに記載の半導体装置の製造方法。
（付記１５）
前記第１金属部材、前記各第２金属部材、前記各電極及び前記各導電性部材は、グランドに接続されることを特徴とする付記１１から１４の何れか一つに記載の半導体装置の製造方法。
（付記１６）
前記第１金属部材及び前記複数の第２金属部材が同じ金属を含むことを特徴とする付記１１から１５の何れか一つに記載の半導体装置の製造方法。
（付記１７）
前記基板上に設けられ、かつ、平面視で前記第１金属部材の外周部分と前記複数の第２金属部材との間に配置された受動部品を備えることを特徴とする付記１１から１６の何れか一つに記載の半導体装置の製造方法。
（付記１８）
前記複数の第２金属部材の少なくとも一部が、所定方向に並んで配置されており、
前記所定方向に並んで配置された前記複数の第２金属部材に形成された前記各凹部の延伸方向は、前記所定方向と直交していることを特徴とする付記１４に記載の半導体装置の製造方法。
（付記１９）
前記複数の第２金属部材の間隔が異なることを特徴とする付記１１から１８の何れか一つに記載の半導体装置の製造方法。
（付記２０）
前記第１金属部材は、前記第１金属部材を貫通する貫通孔を有し、
前記貫通孔は、平面視で隣接する前記複数の第２金属部材の間に配置されていることを特徴とする付記１１から１９の何れか一つに記載の半導体装置の製造方法。
１ 半導体装置
２ パッケージ基板
３ 半導体チップ
４ リッド
５ 受動部品
６ はんだボール
１１ はんだボール
１２ アンダーフィル樹脂
１３ ＴＩＭ材
１４ 電極パッド
２１ 板状部材
２２ 突出部材
２３ 側壁部材
３１ 導電性部材
４１ 凹部
５１ 貫通孔

Claims (10)

  1. 基板と、
    前記基板上に設けられた半導体素子と、
    前記基板上にそれぞれ離間して設けられ、かつ、平面視で前記半導体素子を囲むように配置された複数の電極と、
    前記半導体素子を覆う第１金属部材と、
    前記第１金属部材に、それぞれ離間して形成され、かつ、平面視で前記第１金属部材の外周部分よりも内側の部分に配置された複数の第２金属部材と、
    前記複数の電極と、前記複数の電極に対向する位置に配置された前記複数の第２金属部材との間に設けられ、前記複数の電極及び前記複数の第２金属部材に接合された導電性部材と
    を備えることを特徴とする半導体装置。
  2. 前記基板が樹脂またはセラミックを含む材料を用いて形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 平面視で前記複数の第２金属部材を囲むように形成され、かつ、前記第１金属部材の外周部分に沿って形成された第３金属部材を備えることを特徴とする請求項１または２の何れかに記載の半導体装置。
  4. 前記各第２金属部材の前記各電極と対向する面に凹部が形成されており、
    前記各凹部に前記各導電性部材が埋め込まれていることを特徴とする請求項１から３の何れか一項に記載の半導体装置。
  5. 前記第１金属部材、前記各第２金属部材、前記各電極及び前記各導電性部材は、グランドに接続されることを特徴とする請求項１から４の何れか一項に記載の半導体装置。
  6. 半導体素子が設けられ、かつ、複数の離間した電極が平面視で前記半導体素子を囲むように設けられた基板を準備する工程と、
    複数の離間した第２金属部材が形成された第１金属部材を準備する工程と、
    前記複数の電極及び前記複数の第２金属部材の少なくとも一方に、導電性部材を設置する工程と、
    前記第１金属部材が前記半導体素子を覆い、かつ、前記複数の電極と前記複数の第２金属部材とが対向するように、前記基板及び前記第１金属部材を配置する工程と、
    前記複数の電極及び前記複数の第２金属部材に前記導電性部材を接合する工程と
    を備え、
    前記複数の第２金属部材が平面視で前記第１金属部材の外周部分よりも内側の部分に配置されていることを特徴とする半導体装置の製造方法。
  7. 前記基板が樹脂またはセラミックを含む材料を用いて形成されていることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 平面視で前記複数の第２金属部材を囲むように形成され、かつ、前記第１金属部材の外周部分に沿って形成された第３金属部材を備えることを特徴とする請求項６または７の何れかに記載の半導体装置の製造方法。
  9. 前記各第２金属部材の前記各電極と対向する面に凹部が形成されており、
    前記導電性部材を設置する工程は、前記各凹部に前記導電性部材を埋め込む工程を含むことを特徴とする請求項６から８の何れか一項に記載の半導体装置の製造方法。
  10. 前記第１金属部材、前記各第２金属部材、前記各電極及び前記各導電性部材は、グランドに接続されることを特徴とする請求項６から９の何れか一項に記載の半導体装置の製造方法。
JP2014157625A 2014-08-01 2014-08-01 半導体装置及び半導体装置の製造方法 Active JP6314731B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014157625A JP6314731B2 (ja) 2014-08-01 2014-08-01 半導体装置及び半導体装置の製造方法
EP15178991.4A EP2980842B1 (en) 2014-08-01 2015-07-30 Semiconductor device and manufacturing method thereof
US14/813,592 US9716049B2 (en) 2014-08-01 2015-07-30 Semiconductor device and manufacturing method of semiconductor device
CN201510468297.9A CN105321908B (zh) 2014-08-01 2015-08-03 半导体器件及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014157625A JP6314731B2 (ja) 2014-08-01 2014-08-01 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016035954A JP2016035954A (ja) 2016-03-17
JP6314731B2 true JP6314731B2 (ja) 2018-04-25

Family

ID=53761275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014157625A Active JP6314731B2 (ja) 2014-08-01 2014-08-01 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9716049B2 (ja)
EP (1) EP2980842B1 (ja)
JP (1) JP6314731B2 (ja)
CN (1) CN105321908B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6421050B2 (ja) 2015-02-09 2018-11-07 株式会社ジェイデバイス 半導体装置
US9418909B1 (en) * 2015-08-06 2016-08-16 Xilinx, Inc. Stacked silicon package assembly having enhanced lid adhesion
US10109547B2 (en) * 2016-01-29 2018-10-23 Taiwan Semiconductor Manufacturing Company, Llc Semiconductor device and method of manufacture
US10002821B1 (en) 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
US11646302B2 (en) 2020-03-31 2023-05-09 Apple Inc. Multiple chip module trenched lid and low coefficient of thermal expansion stiffener ring
US11830859B2 (en) * 2021-08-30 2023-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method for forming the same
US12119275B2 (en) 2021-08-30 2024-10-15 Apple Inc. Recessed lid and ring designs and lid local peripheral reinforcement designs

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887148A (en) * 1988-07-15 1989-12-12 Advanced Micro Devices, Inc. Pin grid array package structure
NO911774D0 (no) 1991-05-06 1991-05-06 Sensonor As Anordning ved innkapsling av et funksjonsorgan, samt fremgangsmaate for fremstilling av samme.
JPH07114317B2 (ja) * 1991-07-05 1995-12-06 株式会社東芝 電子機器のシールド構造
JP3190643B2 (ja) * 1999-07-06 2001-07-23 シャープ株式会社 高周波ユニット及びその製造方法
JP4313520B2 (ja) * 2001-03-19 2009-08-12 株式会社フジクラ 半導体パッケージ
US6665187B1 (en) * 2002-07-16 2003-12-16 International Business Machines Corporation Thermally enhanced lid for multichip modules
JP2005136272A (ja) * 2003-10-31 2005-05-26 Hitachi Cable Ltd 高周波部品搭載用半導体装置
US7575956B2 (en) * 2003-11-24 2009-08-18 St Assembly Test Services Ltd. Fabrication method for semiconductor package heat spreaders
JP2006108162A (ja) 2004-09-30 2006-04-20 Sumitomo Osaka Cement Co Ltd 気密封止方法及び該方法を用いた気密封止体、並びに該方法に用いる加熱装置
EP1818979B1 (en) * 2004-12-02 2012-07-04 Murata Manufacturing Co., Ltd. Electronic component and fabrication method thereof
KR100631212B1 (ko) * 2005-08-01 2006-10-04 삼성전자주식회사 모놀리식 듀플렉서 및 그 제조방법
JP4467506B2 (ja) * 2005-11-24 2010-05-26 三菱電機株式会社 パッケージおよびそれを用いた電子装置
JP2007288268A (ja) * 2006-04-12 2007-11-01 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
JP2007335423A (ja) 2006-06-12 2007-12-27 Matsushita Electric Ind Co Ltd 半導体装置
US7439617B2 (en) * 2006-06-30 2008-10-21 Intel Corporation Capillary underflow integral heat spreader
JP4889466B2 (ja) * 2006-12-12 2012-03-07 パナソニック株式会社 電子素子パッケージの製造方法
JP4856014B2 (ja) * 2007-06-28 2012-01-18 三菱電機株式会社 回路モジュールとその製造方法
JP2009038119A (ja) * 2007-07-31 2009-02-19 Toshiba Corp 電気機器
US8031485B2 (en) * 2007-09-07 2011-10-04 Autosplice, Inc. Electronic shielding apparatus and methods
JP5277755B2 (ja) 2008-07-01 2013-08-28 オムロン株式会社 電子部品
US7863096B2 (en) * 2008-07-17 2011-01-04 Fairchild Semiconductor Corporation Embedded die package and process flow using a pre-molded carrier
US8390112B2 (en) * 2008-09-30 2013-03-05 Intel Corporation Underfill process and materials for singulated heat spreader stiffener for thin core panel processing
JP5561460B2 (ja) * 2009-06-03 2014-07-30 新光電気工業株式会社 配線基板および配線基板の製造方法
JP2011128140A (ja) * 2009-11-19 2011-06-30 Dainippon Printing Co Ltd センサデバイス及びその製造方法
JP5447175B2 (ja) * 2010-05-17 2014-03-19 富士通セミコンダクター株式会社 半導体装置
US8105872B2 (en) * 2010-06-02 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated EMI shielding frame with cavities containing penetrable material over semiconductor die
JP5521862B2 (ja) 2010-07-29 2014-06-18 三菱電機株式会社 半導体装置の製造方法
TWI445103B (zh) * 2010-08-19 2014-07-11 Cyntec Co Ltd 電子封裝結構及其封裝方法
US8338943B2 (en) * 2010-08-31 2012-12-25 Stmicroelectronics Asia Pacific Pte Ltd. Semiconductor package with thermal heat spreader
KR101075241B1 (ko) * 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
JP5844669B2 (ja) * 2012-03-26 2016-01-20 デクセリアルズ株式会社 保護素子
CN103000608B (zh) * 2012-12-11 2014-11-05 矽力杰半导体技术(杭州)有限公司 一种多组件的芯片封装结构
JP6056490B2 (ja) * 2013-01-15 2017-01-11 株式会社ソシオネクスト 半導体装置とその製造方法
US9287194B2 (en) * 2013-03-06 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods for semiconductor devices
TWI527166B (zh) * 2013-07-25 2016-03-21 The package structure of the optical module
US9466560B2 (en) * 2014-05-28 2016-10-11 United Microelectronics Corp. Interposer fabricating process and wafer packaging structure
CN105336723B (zh) * 2014-07-28 2018-09-14 通用电气公司 半导体模块、半导体模块组件及半导体装置

Also Published As

Publication number Publication date
US9716049B2 (en) 2017-07-25
JP2016035954A (ja) 2016-03-17
US20160035637A1 (en) 2016-02-04
CN105321908A (zh) 2016-02-10
CN105321908B (zh) 2018-05-15
EP2980842B1 (en) 2019-12-04
EP2980842A1 (en) 2016-02-03

Similar Documents

Publication Publication Date Title
JP6314731B2 (ja) 半導体装置及び半導体装置の製造方法
KR101078740B1 (ko) 스택 패키지 및 그의 제조방법
CN111446217A (zh) 半导体装置
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
TW201537719A (zh) 堆疊型半導體封裝
KR20080014004A (ko) 인터포저 및 반도체 장치
JP4828164B2 (ja) インタポーザおよび半導体装置
US8598701B2 (en) Semiconductor device
JP2012109437A (ja) 半導体装置及びその製造方法
JP2016092300A (ja) 半導体装置及び半導体装置の製造方法
CN107910315B (zh) 芯片封装
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
TW201618267A (zh) 堆疊的半導體封裝以及其之製造方法
CN101128087A (zh) 电路衬底和半导体器件
TWI612625B (zh) 半導體裝置
JP2009049218A (ja) 半導体装置及び半導体装置の製造方法
TWI621241B (zh) 半導體晶片及具有半導體晶片之半導體裝置
JP4657262B2 (ja) 半導体装置
TWI423405B (zh) 具載板之封裝結構
JP2006245076A (ja) 半導体装置
KR20130102405A (ko) 플립 칩 패키지 및 그의 제조 방법
JP2013143434A (ja) 半導体装置及びそのための半導体チップ、並びに、その製造方法
JP2010287859A (ja) 貫通電極を有する半導体チップ及びそれを用いた半導体装置
TWI613729B (zh) 基板結構及其製法
TWI591788B (zh) 電子封裝件之製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180312

R150 Certificate of patent or registration of utility model

Ref document number: 6314731

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150