JP6311914B2 - 車両用表示装置の回路基板 - Google Patents

Description

本発明は、複数の車種に亘って共用可能な車両用表示装置の回路基板に関する。

近年、車両情報の増加や、表示器の高精細化によって、加飾性の高い画像によって多種多様な車載情報を表示することが車載用計器に求められ、その回路基板には、大量の画像データを高速に読み書きすることが求められている。

大量の画像データを高速に読み書きするメモリとして、高集積化する一方、高速なデータ転送を行うインターフェース回路であるＤＤＲ−ＳＤＲＡＭ（Double Data Synchronous Dynamic Random Access Memory、単にＤＤＲとも呼ばれる）、ＤＤＲ２、ＤＤＲ３と呼ばれる規格がある。

このような通信規格においては、その末端でのインピーダンス不整合に伴う信号の反射、そして、反射による波形のゆがみを防ぎ、シグナルインテグリティを保証するために、線路を適切な方法で終端することが必要となる。

特に、複数のＤＤＲ３で回路を構成する場合において、アドレス信号、コマンド信号の単方向信号を終端する方法には、シグナルインテグリティの確保用容易性の面から、シングル並列終端（ＪＥＤＥＣ規格であるＪＥＳＤ８−６におけるＣｌａｓｓＩ）や、ダブル並列終端（ＪＥＳＤ８−６におけるＣｌａｓｓII）の並列終端方法が一般的に使用される。

一方で、単数のＤＤＲ３で回路を構成する場合においては、比較的容易にシグナルインテグリティの確保ができることから、伝送路上に並列終端を配置しない直列終端方法を用いることが、コスト削減に優位である。

また、１車種当たりの製品コストを削減するために、必要とするメモリ容量やバス幅が異なる複数の車種に対応する共用可能な回路基板が望まれており、例えば、特許文献１のように、メモリの増設に対応でき、しかもプリント基板のＩＣソケットによる専有面積が広くならないように、メモリ用のＩＣの内で最大記憶容量のものを装着する前記ＩＣソケットを予め増設容量分だけ前記プリント基板上に実装し、前記ＩＣソケットに記憶容量が異なるためにピン配置の異なる前記メモリ用ＩＣを装着する場合に、装着される前記メモリ用ＩＣのピン違いに対応して配線状態を切り替える切替手段を備えた表示器が開示されている。

特開平４−２２２００２号公報

前述のように、必要とするメモリ容量やバス幅が異なる複数の車種に対応する共用可能な回路基板を構成するにあたって、その目的が製品コストの削減にあることから、メモリの実装数が単数か複数かによって、その終端方法を直列終端、または並列終端に切り替え可能な構成とすることがコスト面で望ましい。

しかしながら、メモリの実装数を単数または複数に選択可能な回路基板において、メモリの実装数が単数である場合、実装されるメモリと、実装されないメモリのフットパターン間の配線は、端がオープンなスタブとなるため、実装されるメモリの信号が前記スタブの端で反射して分岐点に戻ってしまい、実装されるメモリの信号波形に悪影響を与え、直列終端に用いる抵抗値を一意に定めるのが困難であり、直列終端法を選択できなかった。

そこで本発明は、上記問題点を解消し、メモリ構成の異なる複数の車種に亘って共用可能な車両用表示計器を安価に提供することを目的とするものである。

揮発性メモリと、
前記揮発性メモリを制御する制御手段と、
少なくとも２つの前記揮発性メモリを選択的に実装可能な揮発性メモリフットパターンと、
前記揮発性メモリフットパターンと前記制御手段とを数珠繋ぎに配線する配線と、を備えた車両用表示装置の回路基板であって、
前記制御手段と、前記揮発性メモリフットパターンのうち前記制御手段に最も近い第１揮発性メモリフットパターンとの間の配線上に、第１直列抵抗を設け、
前記第１揮発性メモリフットパターンと、前記第１揮発性メモリフットパターンの次に前記制御手段に近い第２揮発性メモリフットパターンとの間の配線上に、前記第１揮発性メモリフットパターン側を、前記揮発性メモリの駆動周波数に対応した配線長となるように分断する、直列抵抗を選択的に実装可能な第２直列抵抗フットパターンを設け、
前記揮発性メモリフットパターンに前記揮発性メモリを１つ実装する場合には、前記揮発性メモリを、前記第１揮発性メモリフットパターンに実装すると共に、前記第２直列抵抗フットパターンに直列抵抗を実装せず、
前記第２直列抵抗フットパターンを、前記制御手段と前記第１揮発性メモリフットパターンとの電気的接続関係から見てスタブとなる配線を往来する信号の信号波長をλとしたとき、前記スタブとなる配線の長さが、λ／４未満となる位置に配置する。

前記揮発性メモリフットパターンに実装された前記制御手段に最も遠い揮発性メモリのフットパターンよりも、前記配線上において前記制御手段から遠い位置に、並列抵抗を選択的に実装可能な並列抵抗フットパターンを設け、
前記揮発性メモリフットパターンに前記揮発性メモリを２つ以上実装する場合には、前記第２直列抵抗フットパターンに直列抵抗を実装し、前記並列抵抗フットパターンに並列抵抗を実装する。

メモリ構成の異なる複数の車種に亘って共用可能な車両用表示計器を安価に提供できる。

本発明の実施形態による車両用表示装置の正面図。 同実施形態による車両用表示装置の電気的構成を示すブロック図。 同実施形態による制御手段と揮発性メモリとのアドレス信号線の回路図。

以下に、本発明の実施形態に係る車両用表示装置を添付図面の図１乃至３に基づいて説明する。

本実施形態に係る車両用表示装置１は、表示手段２、回路基板３、不揮発性メモリ４、揮発性メモリ５、制御手段６で構成する。

表示手段２は、液晶表示器、有機ＥＬなどのフラットパネルディスプレイを用いる。

回路基板３は、後述する不揮発性メモリ４、揮発性メモリ５、制御手段６と、を実装するための配線とフットパターンを設ける。

不揮発性メモリ４は、例えば、フラッシュメモリであり、制御手段６のプログラム、および、計器表示を構成する各種画像データを予め記憶する。

揮発性メモリ５は、例えばＤＤＲ３からなり、回路基板３上に設けられた揮発性メモリ５のフットパターン５ａ、５ｂ、５ｃに最大３つを選択的に実装できる。

制御手段６は、内部に複数の揮発性メモリ５を統括して制御可能なコントローラを内蔵するＣＰＵであり、不揮発性メモリ４に予め記憶されている画像データを適宜揮発性メモリ５に読み込むと共に、車内ＬＡＮ７から入力された各種車両情報に対応する計器画像を構成して、表示手段２へ表示する。

次に、図３に示す回路図に基づいて、揮発性メモリ５の実装数と配線の関係について説明する。

図３に示すように、回路基板３は、揮発性メモリ５のアドレス信号について、制御手段６に複数の揮発性メモリ５をそれぞれ数珠つなぎに接続するための配線を形成する。

揮発性メモリのフットパターン（第１揮発性メモリフットパターン）５ａ，フットパターン（第２揮発性メモリフットパターン）５ｂ，フットパターン（第３揮発性メモリフットパターン）５ｃには、実装数に応じて制御手段６に近い方から順に、必要に応じて揮発性メモリ５を実装する。具体的に示すと、実装数に応じて、揮発性メモリのフットパターン５ａ，５ｂ，５ｃという順に実装する。

回路基板３の配線上に、制御手段６とフットパターン５ａ間にフットパターン（第１直列抵抗フットパターン）ＤＲａを、フットパターン５ａとフットパターン５ｂの間にフットパターン（第２直列抵抗フットパターン）ＤＲｂを、配置する。これらフットパターンＤＲａ，ＤＲｂ上に、ダンピング用の抵抗、または、０Ωの抵抗、または、ジャンパを実装することで、両端の配線が電気的に接続する。

ここで、フットパターンＤＲｂは、フットパターンＤＲｂに抵抗が実装されない場合において、フットパターン５ａとフットパターン５ｂ間の配線は電気的に分断する。また、制御手段６から出力される信号は、フットパターン５ａに実装される揮発性メモリへ伝送されると共に、制御手段６とフットパターン５ａとの電気的接続関係から見てスタブとなる配線（図３の分岐点ＡとフットパターンＤＲｂ間の配線）の端で全反射し、再び分岐点Ａへと戻り、フットパターン５ａへ伝送される信号へ影響を与えることになるため、スタブとなる配線が後述する長さとなる位置に、フットパターンＤＲｂを配置する。

具体的に、フットパターンＤＲｂの配置について、揮発性メモリ５の動作周波数を５００ＭＨｚとした場合において、シグナルインテグリティの観点から、伝送信号の立ち上がり、立ち下がりが充分に急峻となるよう、クロック周波数の３倍高周波（１．５ＧＨｚ）の信号が通過できる程度に配線設計する例を用いて説明する。

信号波長λは、比透磁率を１と仮定したとき、光速度ｃ、波長ｆ、比誘電率εから、以下の式で求められる。

上記式により、回路基板３の比誘電率εを３．８と仮定したとき、回路基板３の配線を往来する信号の周波数ｆを１．５ＧＨｚとすると、光速度ｃは、約２９９７９２４５８ｍ／ｓであることから、信号波長λは、約１０３ｍｍとなる。
ここで、スタブとなる配線が、λ／４（≒２５．７５ｍｍ）のとき、スタブとなる配線端から分岐点Ａへ反射した信号と、制御手段６からフットパターン５ａへ伝送される信号とが、逆相（１８０°位相）となって互いの信号が打ち消し合い、制御手段６とフットパターン５ａに実装される揮発性メモリ５間で、信号が正しく伝達しなくなる現象が起こる。
よって、フットパターンＤＲｂを、スタブとなる配線長がλ／４未満となるような位置に配置する。

回路基板３の配線上に、フットパターン（並列抵抗フットパターン）ＴＲを、フットパターン５ａ，５ｂ，５ｃよりも配線上最後尾となる位置に配置する。フットパターンＴＲに並列抵抗を実装することで、終端電圧ＶＴＴを用い並列終端する。

具体的に、回路基板３に揮発性メモリを１つ実装（単数実装）する場合と、３つ実装（複数実装）する場合を示す。

回路基板３に揮発性メモリ５を１つ実装する場合、フットパターン５ａに揮発性メモリ５を実装し、フットパターンＤＲａに適切な抵抗値を持つ直列抵抗（第１直列抵抗）を実装するが、フットパターン５ｂ，５ｃ，ＴＲには、何も実装しない。この構成において、分岐点ＡとフットパターンＤＲｂ間の配線の端で反射した信号が、フットパターン５ａに実装する揮発性メモリ５と制御手段６間の信号波形へ悪影響を与えることが考えられるが、分岐点ＡとフットパターンＤＲｂ間の配線長を、λ／４未満とすることで、その影響を軽微にし、フットパターンＤＲａに実装する抵抗による直列終端を行うことができる。

一方、回路基板３に揮発性メモリ５を３つ実装する場合は、フットパターン５ａ，５ｂ，５ｃにそれぞれ揮発性メモリ５を実装し、フットパターンＤＲａに第１直列抵抗を、フットパターンＤＲｂに第２直列抵抗を、それぞれ適切な抵抗値を選択して実装し、フットパターンＴＲに並列抵抗を実装する。この構成によって、回路基板３は、フットパターンＴＲに実装する抵抗によって並列終端される。

このように、回路基板３は、揮発性メモリ５を単数実装する場合は、直列終端によって終端し、揮発性メモリ５を複数実装する場合は、並列終端によって終端することができることから、メモリ構成の異なる複数の車種に亘って共用可能な車両用表示計器を安価に提供できる。

以上、実施形態について説明したが、本願の発明は、揮発性メモリ５のアドレス信号における回路構成のみならず、コマンド信号においても適応可能である。

１ 車両用表示装置
２ 表示手段
３ 回路基板
４ 不揮発性メモリ
５ 揮発性メモリ
５ａ フットパターン（第１揮発性メモリフットパターン）
５ｂ フットパターン（第２揮発性メモリフットパターン）
５ｃ フットパターン（第３揮発性メモリフットパターン）
６ 制御手段
７ 車内ＬＡＮ
ＤＲａ フットパターン（第１直列抵抗フットパターン）
ＤＲｂ フットパターン（第２直列抵抗フットパターン）
ＴＲ フットパターン（並列抵抗フットパターン）

Claims (2)

1. 揮発性メモリと、
   前記揮発性メモリを制御する制御手段と、
   少なくとも２つの前記揮発性メモリを選択的に実装可能な揮発性メモリフットパターンと、
   前記揮発性メモリフットパターンと前記制御手段とを数珠繋ぎに配線する配線と、を備えた車両用表示装置の回路基板であって、
   前記制御手段と、前記揮発性メモリフットパターンのうち前記制御手段に最も近い第１揮発性メモリフットパターンとの間の配線上に、第１直列抵抗を設け、
   前記第１揮発性メモリフットパターンと、前記第１揮発性メモリフットパターンの次に前記制御手段に近い第２揮発性メモリフットパターンとの間の配線上に、前記第１揮発性メモリフットパターン側を、前記揮発性メモリの駆動周波数に対応した配線長となるように分断する、直列抵抗を選択的に実装可能な第２直列抵抗フットパターンを設け、
   前記揮発性メモリフットパターンに前記揮発性メモリを１つ実装する場合には、前記揮発性メモリを、前記第１揮発性メモリフットパターンに実装すると共に、前記第２直列抵抗フットパターンに直列抵抗を実装せず、
   前記第２直列抵抗フットパターンを、前記制御手段と前記第１揮発性メモリフットパターンとの電気的接続関係から見てスタブとなる配線を往来する信号の信号波長をλとしたとき、前記スタブとなる配線の長さが、λ／４未満となる位置に配置する、
   ことを特徴とする車両用表示装置の回路基板。
2. 前記揮発性メモリフットパターンに実装された前記制御手段に最も遠い揮発性メモリのフットパターンよりも、前記配線上において前記制御手段から遠い位置に、並列抵抗を選択的に実装可能な並列抵抗フットパターンを設け、
   前記揮発性メモリフットパターンに前記揮発性メモリを２つ以上実装する場合には、前記第２直列抵抗フットパターンに直列抵抗を実装し、前記並列抵抗フットパターンに並列抵抗を実装する
   ことを特徴とする請求項１に記載の車両用表示装置の回路基板。
   

Images