JP6299377B2 - DC-DC converter and apparatus including the same - Google Patents
DC-DC converter and apparatus including the same Download PDFInfo
- Publication number
- JP6299377B2 JP6299377B2 JP2014087723A JP2014087723A JP6299377B2 JP 6299377 B2 JP6299377 B2 JP 6299377B2 JP 2014087723 A JP2014087723 A JP 2014087723A JP 2014087723 A JP2014087723 A JP 2014087723A JP 6299377 B2 JP6299377 B2 JP 6299377B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- side transistor
- converter
- low
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003071 parasitic effect Effects 0.000 claims description 18
- 238000001514 detection method Methods 0.000 claims description 14
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、DC−DCコンバータ及びそれを備える装置に関する。 The present invention relates to a DC-DC converter and an apparatus including the same.
従来、コイル電流がトランジスタのオン抵抗に流れることにより発生する電圧を検出することによって、当該コイル電流の大きさを検出するスイッチングレギュレータが知られている(例えば、特許文献1を参照)。 2. Description of the Related Art Conventionally, a switching regulator that detects the magnitude of a coil current by detecting a voltage generated when the coil current flows through the on-resistance of a transistor is known (see, for example, Patent Document 1).
しかしながら、トランジスタのオン抵抗は温度に比例する特徴を有するため、上述の従来技術では、電流の検出誤差がトランジスタの環境温度によって大きくなる場合がある。 However, since the on-resistance of the transistor has a characteristic proportional to the temperature, in the above-described conventional technology, the current detection error may increase depending on the ambient temperature of the transistor.
そこで、温度変化の影響を減らして電流を検出できる、DC−DCコンバータの提供を目的とする。 Therefore, an object of the present invention is to provide a DC-DC converter that can detect a current by reducing the influence of a temperature change.
一つの案では、
降圧用のハイサイドトランジスタと、
同期整流用のローサイドトランジスタと、
前記ローサイドトランジスタに並列に接続され、ダイオードと抵抗とが直列に接続される直列回路と、
前記ハイサイドトランジスタと前記ローサイドトランジスタとが両方ともオフしているデッドタイムに前記抵抗に流れる電流を検出する検出回路とを備え、
前記デッドタイムでの前記直列回路の電圧降下分が、前記ローサイドトランジスタの寄生ダイオードの順方向電圧よりも低く、
前記デッドタイムのうちで前記ハイサイドトランジスタがオンからオフに切り替わってから前記ローサイドトランジスタがオフからオンに切り替わるまでの期間に前記抵抗に流れる電流が閾値を超えるとき、前記ハイサイドトランジスタをオフさせる駆動回路を備える、DC−DCコンバータが提供される。
One idea is that
A high-side transistor for step-down,
A low-side transistor for synchronous rectification,
A series circuit connected in parallel to the low-side transistor, in which a diode and a resistor are connected in series;
A detection circuit that detects a current flowing through the resistor during a dead time in which both the high-side transistor and the low-side transistor are off,
The voltage drop of the series circuit of the dead time, rather lower than the forward voltage of the parasitic diode of the low side transistor,
Drive that turns off the high-side transistor when the current flowing through the resistor exceeds a threshold during the dead time from when the high-side transistor switches from on to off until the low-side transistor switches from off to on A DC-DC converter comprising a circuit is provided .
一態様によれば、温度変化の影響を減らして電流を検出できる。 According to one aspect, the current can be detected while reducing the influence of temperature change.
図1は、コンバータ100の一例を示す構成図である。コンバータ100は、トランジスタ10と、トランジスタ20と、直列回路30と、インダクタ40と、キャパシタ50と、制御回路70とを備えるDC−DCコンバータの一例である。コンバータ100は、例えば、同期整流式の降圧コンバータである。
FIG. 1 is a configuration diagram illustrating an example of the
コンバータ100は、集積回路により形成された構成を有する半導体デバイスでもよいし、ディスクリート部品により形成された構成を有する半導体デバイスでもよい。
トランジスタ10は、インダクタ40の入力端に対して入力ノード81側に設けられた、降圧用のハイサイドトランジスタの一例である。トランジスタ20は、インダクタ40の入力端に対してグランド84側に設けられた、同期整流用のローサイドトランジスタの一例である。入力ノード81は、直流の入力電圧Vinが入力される導電部の一例である。
The
トランジスタ10は、ゲート電圧Vg1が印加されるゲート電極を有する絶縁ゲート型のトランジスタの一例であり、ゲート電圧Vg1の電圧レベル(ハイレベル又はローレベル)によってオンオフ制御されるスイッチング素子である。同様に、トランジスタ20は、ゲート電圧Vg2が印加されるゲート電極を有する絶縁ゲート型のトランジスタの一例であり、ゲート電圧Vg2の電圧レベル(ハイレベル又はローレベル)によってオンオフ制御されるスイッチング素子である。
The
トランジスタ10,20は、例えば、Nチャネル型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。トランジスタ10は、入力ノード81に接続されるドレインと、トランジスタ20のドレイン及びインダクタ40の入力端に接続されるソースとを有している。トランジスタ20は、トランジスタ10のソース及びインダクタ40の入力端に接続されるドレインと、グランド84に接続されるソースとを有している。
The
トランジスタ10,20は、ソース−ドレイン間に寄生ダイオードを有している。図1には、トランジスタ20の寄生ダイオード21が示されている。寄生ダイオード21のアノードは、トランジスタ20のソースであり、寄生ダイオード21のカソードは、トランジスタ20のドレインである。
The
直列回路30は、トランジスタ20の寄生ダイオード21に並列に接続され、ショットキーバリアダイオード31とセンス抵抗32とが直列に接続される直列回路の一例である。直列回路30は、寄生ダイオード21に並列に接続される電流経路を有し、ショットキーバリアダイオード31とセンス抵抗32は当該電流経路に直列に挿入される。
The
ショットキーバリアダイオード31は、寄生ダイオード21のカソード(トランジスタ20のドレイン)側に接続されるカソードと、寄生ダイオード21のアノード(トランジスタ20のソース)側に接続されるアノードとを有している。図示の場合、ショットキーバリアダイオード31のアノードは、センス抵抗32を介して、寄生ダイオード21のアノード(トランジスタ20のソース)側に接続されている。ショットキーバリアダイオード31とセンス抵抗32の位置は、互いに置換されてもよい。センス抵抗32は、抵抗素子の一例である。
インダクタ40の他端は、出力ノード82に接続される。出力ノード82は、直流の出力電圧Voutが出力される導電部の一例である。出力ノード82には、出力電圧Voutの供給先である負荷60が接続される。キャパシタ50は、出力ノード82とグランド84との間に挿入されるように出力ノード82に接続され、出力電圧Voutを平滑化する。
The other end of the
制御回路70は、入力電圧Vinよりも電圧値の低い出力電圧Voutを生成する降圧動作を制御する制御部の一例であり、電源ノード83から供給される電源電圧Vccで動作する。制御回路70は、例えば、駆動回路71と検出回路72とを有する制御IC(Integrated Circuit)である。
The
駆動回路71は、トランジスタ10をオンオフさせる電圧値にゲート電圧Vg1を制御するとともに、トランジスタ20をオンオフさせる電圧値にゲート電圧Vg2を制御するゲート駆動回路である。駆動回路71は、トランジスタ10がオンのときトランジスタ20がオフであり、且つ、トランジスタ10がオフのときトランジスタ20がオンであるように、トランジスタ10のオンオフに同期してトランジスタ20をオンオフさせる。
The drive circuit 71 is a gate drive circuit that controls the gate voltage Vg1 to a voltage value that turns the
検出回路72は、センス抵抗32の両端に発生するセンス電圧Vrを検出することによって、センス抵抗32に流れるセンス電流Ir(つまり、直列回路30に流れる電流)を検出する電流検出回路である。
The detection circuit 72 is a current detection circuit that detects a sense current Ir flowing through the sense resistor 32 (that is, a current flowing through the series circuit 30) by detecting a sense voltage Vr generated across the
図2は、コンバータ100の動作波形の一例を示すタイミングチャートである。Vg1は、トランジスタ10のゲート電圧、Vg2は、トランジスタ20のゲート電圧、Ioutは、出力ノード82(言い換えれば、インダクタ40)を流れる出力電流、I2は、トランジスタ20のソース−ドレイン間に流れるドレイン電流、Irは、センス抵抗32に流れるセンス電流、Vrは、センス抵抗32の両端に発生するセンス電圧を表している。
FIG. 2 is a timing chart showing an example of operation waveforms of
駆動回路71は、ゲート電圧Vg1をハイレベルにすることでトランジスタ10をオンさせ、ゲート電圧Vg1をローレベルにすることでトランジスタ10をオフさせる。同様に、駆動回路71は、ゲート電圧Vg2をハイレベルにすることでトランジスタ20をオンさせ、ゲート電圧Vg2をローレベルにすることでトランジスタ20をオフさせる。
The drive circuit 71 turns on the
駆動回路71は、トランジスタ10とトランジスタ20が両方ともオンすることによって貫通電流がトランジスタ10,20に流れることを防ぐため、デッドタイムDTが存在するようにトランジスタ10,20をオンオフさせる。デッドタイムDTは、トランジスタ10とトランジスタ20とが両方ともオフしている期間である(図2の場合、期間t2−t3,t4−t5,t6−t7など)。
The drive circuit 71 turns the
コンバータ100では、直列回路30にデッドタイムDTに流れる電流によって直列回路30の両端に発生する電圧降下分Vxが、トランジスタ20の寄生ダイオード21の順方向電圧Vf1よりも低く設定されている。このように設定されることにより、デッドタイムDTに流れる還流電流は、寄生ダイオード21を流れずに、直列回路30を流れる。
In the
電圧降下分Vxは、図示の場合、ショットキーバリアダイオード31の順方向電圧Vf2とセンス抵抗32の電圧降下分(すなわち、センス電圧Vr)との和に等しい。デッドタイムDTでの直列回路30の電圧降下分Vxが、寄生ダイオード21の順方向電圧Vf1よりも低く設定されるように、例えば、ショットキーバリアダイオード31の順方向電圧Vf2は順方向電圧Vf1よりも低いとよい。
In the illustrated case, the voltage drop Vx is equal to the sum of the forward voltage Vf2 of the
デッドタイムDTに流れるセンス電流Irは、出力電流Ioutに等しい。したがって、検出回路72は、例えば、デッドタイムDTに流れるセンス電流Irの電流値Ir2をセンス電圧Vrの電圧値Vr2に基づいて検出することによって、出力電流Ioutの大きさを検出できる。 The sense current Ir that flows during the dead time DT is equal to the output current Iout. Therefore, the detection circuit 72 can detect the magnitude of the output current Iout, for example, by detecting the current value Ir2 of the sense current Ir flowing during the dead time DT based on the voltage value Vr2 of the sense voltage Vr.
特に、トランジスタ10がオンからオフに切り替わるタイミングからトランジスタ20がオフからオンに切り替わるタイミングまでのデッドタイムDT(例えば、期間t2−t3)に流れるセンス電流Irの最大電流値Ir1は、出力電流Ioutの最大電流値Iout1に等しい。したがって、検出回路72は、例えば、タイミングt2からタイミングt3までのデッドタイムDTに流れるセンス電流Irの最大電流値Ir1をセンス電圧Vrの最大電圧値Vr1(絶対値)に基づいて検出することによって、出力電流Ioutの最大電流値Iout1を検出できる。
In particular, the maximum current value Ir1 of the sense current Ir that flows during the dead time DT (for example, the period t2-t3) from the timing at which the
このように、検出回路72は、トランジスタ10,20のオン時間よりも極めて短いデッドタイムDTに流れるセンス電流Irをセンス抵抗32を用いて検出する。これにより、センス抵抗32の損失を抑制でき、温度変化に対する影響を減らして出力電流Iout(特に、出力電流Ioutの最大電流値)を検出できる。また、センス抵抗32の損失を抑制できるため、DC−DCコンバータ100の効率(入力電力に対する出力電力の比)の低下を抑制できる。
As described above, the detection circuit 72 detects the sense current Ir flowing in the dead time DT which is extremely shorter than the ON time of the
駆動回路71は、デッドタイムDTに流れるセンス電流Irの電流値が所定の閾値Vthを超えることがセンス電圧Vrに基づいて検出回路72により検出されたとき、トランジスタ10のみ又はトランジスタ10,20の両方をオフさせてもよい。これにより、過大な出力電流Ioutが流れることを防止できる。この場合、閾値Vthと比較されるセンス電流Irは、トランジスタ10がオンからオフに切り替わってからトランジスタ20がオフからオンに切り替わるまでの期間に流れる電流でもよいし、トランジスタ20がオンからオフに切り替わってからトランジスタ10がオフからオンに切り替わるまでの期間に流れる電流でもよい。
When the detection circuit 72 detects that the current value of the sense current Ir that flows during the dead time DT exceeds a predetermined threshold value Vth based on the sense voltage Vr, the drive circuit 71 detects only the
駆動回路71は、トランジスタ10がオンからオフに切り替わってからトランジスタ20がオフからオンに切り替わるまでのデッドタイムDTに流れるセンス電流Irの電流値が所定の閾値Vthを超えることがセンス電圧Vrに基づいて検出回路72により検出されたとき、トランジスタ10のみ又はトランジスタ10,20の両方をオフさせてもよい。これにより、過大な出力電流Ioutがトランジスタ10のオン期間に流れてから過大な出力電流Ioutの流れが遮断されるまでの時間を短縮できる。
The drive circuit 71 is based on the sense voltage Vr that the current value of the sense current Ir flowing during the dead time DT from when the
図3は、ノートパソコン200の一例を示す図である。ノートパソコン200は、情報を処理する機能を有する情報処理装置の一例である。ノートパソコン200は、商用電源203に接続されるACアダプタ201から供給される直流電力で動作する。コンバータ100は、例えば、ノートパソコン200内のマザーボード202上に実装される。
FIG. 3 is a diagram illustrating an example of the
図4は、マザーボード202上の電源分配の一例を示す。ACアダプタ201は、マザーボード202の入力端子211に接続され、マザーボード202の入力端子212に接続されるバッテリ204を充電回路213を介して充電可能である。ACアダプタ201の直流電力又はバッテリ204の直流電力は、ダイオード214,215を介して、各電源216,217,218,219に供給される。電源216は、CPU(Central Processing Unit)226に直流電力を供給し、電源217は、VGA(Video Graphics Accelerator)227に直流電力を供給する。電源218は、電源220〜224に直流電力を供給する。電源220は、VGA227に直流電力を供給し、電源221は、PCH(Platform Controller Hub)228に直流電源を供給し、電源222は、VRAM(Video Random Access Memory)229に直流電力を供給し、電源223,224は、DIMM(Dual Inline Memory Module)230に直流電力を供給する。電源219は、MMC(Multi Media Card)231と電源225に直流電力を供給し、電源225は、PCH228に直流電力を供給する。本実施形態のコンバータ100は、これらの各電源のいずれもに適用できる。
FIG. 4 shows an example of power distribution on the
図5は、出力電圧5V/出力電流10Aの電源218に本実施形態のコンバータ100を適用した場合のシミュレーション結果の一例を示す。図5において、入力電圧Vin=19V、出力電圧Vout=5V,出力電流Iout=10Aに設定した。また、トランジスタ10,20のモデルは、irfru3711z(IR)である。ショットキーバリアダイオード31のモデルは、MBRB2545CT(オン・セミコンダクター)である。インダクタ40のモデルは、2.2uH/DCR:6.8mΩである。キャパシタ50のモデルは、660uF/ESR:20mΩである。
FIG. 5 shows an example of a simulation result when the
図5に示されるように、センス抵抗32にデッドタイムの時に流れるセンス電流Irの電流値は出力電流Ioutのピークにほぼ等しい。このデッドタイムでセンス抵抗32に発生しているセンス電圧Vrは、センス電流Irの電流値に応じて変化するため、カレントリミットの判定に使用できる。
As shown in FIG. 5, the current value of the sense current Ir flowing through the
また、本実施形態のコンバータ100の効率を計算すると、94.7%であるのに対し、センス抵抗32を削除して代わりのセンス抵抗をインダクタ40と出力ノード82との間に挿入した場合のコンバータ(比較例)の効率を計算すると、92.9%である。このように、本実施形態のコンバータによれば、効率の向上が可能である。
Further, when the efficiency of the
以上、DC−DCコンバータ及びそれを備える装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。 As mentioned above, although DC-DC converter and an apparatus provided with it were described by embodiment, the present invention is not limited to the above-mentioned embodiment. Various modifications and improvements such as combinations and substitutions with some or all of the other embodiments are possible within the scope of the present invention.
例えば、DC−DCコンバータは、同期整流式の降圧コンバータに限らず、昇圧又は降圧を切り替えて行うことが可能なコンバータ(例えば、Hブリッジ型のコンバータ)であってもよい。 For example, the DC-DC converter is not limited to a synchronous rectification step-down converter, and may be a converter that can perform step-up or step-down switching (for example, an H-bridge type converter).
また、DC−DCコンバータを備える装置は、ノートパソコンに限らず、他の情報処理装置(例えば、サーバなど)であってもよいし、情報処理装置以外の装置(例えば、携帯電話、スマートフォンなど)であってもよい。 In addition, the device including the DC-DC converter is not limited to the notebook personal computer, and may be another information processing device (for example, a server) or a device other than the information processing device (for example, a mobile phone or a smartphone). It may be.
以上の実施形態に関し、更に以下の付記を開示する。
(付記1)
降圧用のハイサイドトランジスタと、
同期整流用のローサイドトランジスタと、
前記ローサイドトランジスタに並列に接続され、ダイオードと抵抗とが直列に接続される直列回路と、
前記ハイサイドトランジスタと前記ローサイドトランジスタとが両方ともオフしているデッドタイムに前記抵抗に流れる電流を検出する検出回路とを備え、
前記デッドタイムでの前記直列回路の電圧降下分が、前記ローサイドトランジスタの寄生ダイオードの順方向電圧よりも低い、DC−DCコンバータ。
(付記2)
前記デッドタイムは、前記ハイサイドトランジスタがオンからオフに切り替わってから、前記ローサイドトランジスタがオフからオンに切り替わるまでの期間である、付記1に記載のDC−DCコンバータ。
(付記3)
前記電流が閾値を超えるとき、前記ハイサイドトランジスタをオフさせる駆動回路を備える、付記1又は2に記載のDC−DCコンバータ。
(付記4)
前記ダイオードは、ショットキーバリアダイオードである、付記1から3のいずれか一つに記載のDC−DCコンバータ。
(付記5)
負荷と、前記負荷に給電するDC−DCコンバータとを備え、
前記DC−DCコンバータは、
降圧用のハイサイドトランジスタと、
同期整流用のローサイドトランジスタと、
前記ローサイドトランジスタに並列に接続され、ダイオードと抵抗とが直列に接続される直列回路と、
前記ハイサイドトランジスタと前記ローサイドトランジスタとが両方ともオフしているデッドタイムに前記抵抗に流れる電流を検出する検出回路とを備え、
前記デッドタイムでの前記直列回路の電圧降下分が、前記ローサイドトランジスタの寄生ダイオードの順方向電圧よりも低い、装置。
Regarding the above embodiment, the following additional notes are disclosed.
(Appendix 1)
A high-side transistor for step-down,
A low-side transistor for synchronous rectification,
A series circuit connected in parallel to the low-side transistor, in which a diode and a resistor are connected in series;
A detection circuit that detects a current flowing through the resistor during a dead time in which both the high-side transistor and the low-side transistor are off,
The DC-DC converter, wherein a voltage drop of the series circuit in the dead time is lower than a forward voltage of a parasitic diode of the low-side transistor.
(Appendix 2)
The DC-DC converter according to appendix 1, wherein the dead time is a period from when the high-side transistor is switched from on to off until the low-side transistor is switched from off to on.
(Appendix 3)
The DC-DC converter according to appendix 1 or 2, further comprising a drive circuit that turns off the high-side transistor when the current exceeds a threshold value.
(Appendix 4)
The DC-DC converter according to any one of appendices 1 to 3, wherein the diode is a Schottky barrier diode.
(Appendix 5)
A load, and a DC-DC converter for supplying power to the load,
The DC-DC converter
A high-side transistor for step-down,
A low-side transistor for synchronous rectification,
A series circuit connected in parallel to the low-side transistor, in which a diode and a resistor are connected in series;
A detection circuit that detects a current flowing through the resistor during a dead time in which both the high-side transistor and the low-side transistor are off,
The apparatus, wherein a voltage drop of the series circuit in the dead time is lower than a forward voltage of a parasitic diode of the low-side transistor.
10,20 トランジスタ
21 寄生ダイオード
30 直列回路
31 ショットキーバリアダイオード
32 センス抵抗
40 インダクタ
50 キャパシタ
60 負荷
70 制御回路
71 駆動回路
72 検出回路
81 入力ノード
82 出力ノード
83 電源ノード
84 グランド
100 コンバータ
200 ノートパソコン
201 ACアダプタ
202 マザーボード
203 商用電源
204 バッテリ
10, 20 Transistor 21
Claims (2)
同期整流用のローサイドトランジスタと、
前記ローサイドトランジスタに並列に接続され、ダイオードと抵抗とが直列に接続される直列回路と、
前記ハイサイドトランジスタと前記ローサイドトランジスタとが両方ともオフしているデッドタイムに前記抵抗に流れる電流を検出する検出回路とを備え、
前記デッドタイムでの前記直列回路の電圧降下分が、前記ローサイドトランジスタの寄生ダイオードの順方向電圧よりも低く、
前記デッドタイムのうちで前記ハイサイドトランジスタがオンからオフに切り替わってから前記ローサイドトランジスタがオフからオンに切り替わるまでの期間に前記抵抗に流れる電流が閾値を超えるとき、前記ハイサイドトランジスタをオフさせる駆動回路を備える、DC−DCコンバータ。 A high-side transistor for step-down,
A low-side transistor for synchronous rectification,
A series circuit connected in parallel to the low-side transistor, in which a diode and a resistor are connected in series;
A detection circuit that detects a current flowing through the resistor during a dead time in which both the high-side transistor and the low-side transistor are off,
The voltage drop of the series circuit of the dead time, rather lower than the forward voltage of the parasitic diode of the low side transistor,
Drive that turns off the high-side transistor when the current flowing through the resistor exceeds a threshold during the dead time from when the high-side transistor switches from on to off until the low-side transistor switches from off to on A DC-DC converter comprising a circuit .
前記DC−DCコンバータは、
降圧用のハイサイドトランジスタと、
同期整流用のローサイドトランジスタと、
前記ローサイドトランジスタに並列に接続され、ダイオードと抵抗とが直列に接続される直列回路と、
前記ハイサイドトランジスタと前記ローサイドトランジスタとが両方ともオフしているデッドタイムに前記抵抗に流れる電流を検出する検出回路とを備え、
前記デッドタイムでの前記直列回路の電圧降下分が、前記ローサイドトランジスタの寄生ダイオードの順方向電圧よりも低く、
前記デッドタイムのうちで前記ハイサイドトランジスタがオンからオフに切り替わってから前記ローサイドトランジスタがオフからオンに切り替わるまでの期間に前記抵抗に流れる電流が閾値を超えるとき、前記ハイサイドトランジスタをオフさせる駆動回路を備える、装置。 A load, and a DC-DC converter for supplying power to the load,
The DC-DC converter
A high-side transistor for step-down,
A low-side transistor for synchronous rectification,
A series circuit connected in parallel to the low-side transistor, in which a diode and a resistor are connected in series;
A detection circuit that detects a current flowing through the resistor during a dead time in which both the high-side transistor and the low-side transistor are off,
The voltage drop of the series circuit of the dead time, rather lower than the forward voltage of the parasitic diode of the low side transistor,
Drive that turns off the high-side transistor when the current flowing through the resistor exceeds a threshold during the dead time from when the high-side transistor switches from on to off until the low-side transistor switches from off to on An apparatus comprising a circuit .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014087723A JP6299377B2 (en) | 2014-04-21 | 2014-04-21 | DC-DC converter and apparatus including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014087723A JP6299377B2 (en) | 2014-04-21 | 2014-04-21 | DC-DC converter and apparatus including the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015208133A JP2015208133A (en) | 2015-11-19 |
JP6299377B2 true JP6299377B2 (en) | 2018-03-28 |
Family
ID=54604558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014087723A Expired - Fee Related JP6299377B2 (en) | 2014-04-21 | 2014-04-21 | DC-DC converter and apparatus including the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6299377B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3580297B2 (en) * | 2002-04-01 | 2004-10-20 | 日産自動車株式会社 | Semiconductor device with current detection function |
JP5087310B2 (en) * | 2007-05-02 | 2012-12-05 | 株式会社リコー | Synchronous rectification type switching regulator |
JP5644954B2 (en) * | 2011-09-26 | 2014-12-24 | 株式会社村田製作所 | Isolated switching power supply |
-
2014
- 2014-04-21 JP JP2014087723A patent/JP6299377B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015208133A (en) | 2015-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI769160B (en) | Method, circuitry, and electronic system to soft start high power charge pumps | |
US8570006B2 (en) | Device and method for controlling a buck-boost converter | |
US9898021B2 (en) | Dual-mode regulator circuit | |
US9058043B2 (en) | Voltage converter for generating output signal with steady ripple | |
EP3211778B1 (en) | Dc-dc converter and display apparatus having the same | |
US10008932B2 (en) | Synchronous rectification DC/DC converter | |
KR102169384B1 (en) | Switching regulator, power management device and system comprising the same | |
CN112640281B (en) | Digitally Assisted Dynamic Multi-Mode Power Supply Circuit | |
WO2006137213A1 (en) | Step-down switching regulator, control circuit thereof, and electronic device using the same | |
JP5330084B2 (en) | Current detection circuit and switching regulator using the same | |
JP2017085725A (en) | Step-down dc/dc converter, control circuit thereof, and on-vehicle power supply device | |
US9577505B1 (en) | Bootstrap controller for switching power supply | |
KR102151179B1 (en) | Hysteretic switching regulator | |
US20120229107A1 (en) | System and method for current sensing within a voltage regulator | |
US9584115B2 (en) | Duty cycle-controlled load switch | |
JP2009131066A (en) | Power supply circuit and electronic equipment | |
US10680504B2 (en) | Bandgap reference circuit and DCDC converter having the same | |
US8493045B2 (en) | Voltage regulator configuration | |
CN103812318A (en) | Limiting current | |
CN111555616B (en) | Power management system and method | |
US20240176374A1 (en) | Power circuit and method of operating the same | |
US8912782B2 (en) | DC-to-DC converter | |
JP6299377B2 (en) | DC-DC converter and apparatus including the same | |
US10811972B2 (en) | Buck-boost converter power supply with drive circuit | |
JP4545526B2 (en) | Semiconductor integrated circuit for power control and switching power supply device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6299377 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |