[go: up one dir, main page]

JP6295113B2 - 自己診断装置及び自己診断方法 - Google Patents

自己診断装置及び自己診断方法 Download PDF

Info

Publication number
JP6295113B2
JP6295113B2 JP2014052945A JP2014052945A JP6295113B2 JP 6295113 B2 JP6295113 B2 JP 6295113B2 JP 2014052945 A JP2014052945 A JP 2014052945A JP 2014052945 A JP2014052945 A JP 2014052945A JP 6295113 B2 JP6295113 B2 JP 6295113B2
Authority
JP
Japan
Prior art keywords
self
diagnosis
processing
processing unit
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014052945A
Other languages
English (en)
Other versions
JP2015176402A (ja
Inventor
正英 大内
正英 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014052945A priority Critical patent/JP6295113B2/ja
Priority to US14/638,987 priority patent/US10031824B2/en
Publication of JP2015176402A publication Critical patent/JP2015176402A/ja
Priority to US15/802,008 priority patent/US20180089046A1/en
Application granted granted Critical
Publication of JP6295113B2 publication Critical patent/JP6295113B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/27Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

本発明は、自己診断装置及び自己診断方法に関し、例えば、マイクロコンピュータ等の半導体装置に内蔵される自己診断装置及び自己診断方法に関する。
マイクロコンピュータの自己診断処理は、自己診断の対象である複数の機能ブロックについて自己診断の実行順序を予め固定して定義することが一般的である。また、近年、プロセスの微細化により機能ブロック数が増加し、これに伴い、自己診断の実行時間も増加している。
ここで、特許文献1には、効率的に自己診断を行うための自己診断装置に関する技術が開示されている。特許文献1にかかる自己診断装置は、自己診断モードの開始時に、各機能ブロックの通常動作における動作頻度や優先順位設定値に基づいて、各機能ブロックの自己診断の実行順序を決定する。その後、実行順序に従って各機能ブロックの自己診断処理を実行する。そして、制限時間や自己診断実行回数の閾値を超えた場合に、以降の実行順序における機能ブロックの自己診断処理を実行しない。これにより、動作頻度の高い機能ブロックについて優先的に自己診断を行うことができる。
特開2012−252373号公報
しかしながら、特許文献1では、自己診断処理の多様な要求に対応した木目細かな実行スケジュールを設定することができないという問題点がある。例えば、自己診断処理の実行タイミングが電源投入直後、通常動作中、又は割り込み処理の直前等のいずれであるかによって、必要性の高い機能ブロックや実行順序は異なる。また、同一の機能ブロックであっても、ユーザプログラムの内容によって自己診断の必要性が異なる。特に、緊急時に動作する機能ブロックは、普段の動作頻度が低いとしても自己診断を行わせる必要性が高い場合もある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、自己診断装置は、複数の機能ブロックを異なる複数の処理単位に分けて、個別に開始条件を設定するものである。
尚、上記実施の形態の装置を方法やシステムに置き換えて表現したもの、該装置または該装置の一部の処理をコンピュータに実行せしめるプログラム、該装置を備えた撮像装置なども、本発明の態様としては有効である。
前記一実施の形態によれば、多様な要求に対応した木目細かな自己診断処理の実行スケジュールを設定することができる。
本実施の形態1にかかる自己診断装置の構成を示すブロック図である。 本実施の形態1にかかる自己診断処理の流れを示すフローチャートである。 本実施の形態2にかかるマイクロコンピュータの構成を示すブロック図である。 本実施の形態2にかかるField-BIST制御情報の例を示す図である。 本実施の形態2にかかるField-BIST制御システムの構成を示すブロック図である。 本実施の形態3にかかる自己診断装置の構成を示すブロック図である。 本実施の形態3にかかる自己診断処理の流れを示すフローチャートである。 本実施の形態4にかかる周辺システムの構成を示すブロック図である。 本実施の形態4にかかる対象部の構成を示すブロック図である。 本実施の形態4にかかるMatrix Controllerの構成を示すブロック図である。 本実施の形態4にかかるマイクロコンピュータの実行の流れを示すフローチャートである。 本実施の形態4にかかる自己診断処理の流れを示すフローチャートである。
以下では、上述した課題を解決するための手段を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
<実施の形態1>
本実施の形態1にかかる自己診断装置は、例えば、マイクロコンピュータ等の半導体装置に内蔵されるものである。ここで、本実施の形態1で解決しようとする課題について改めて説明する。
まず、自己診断処理は一般的に、マイクロコンピュータの電源投入直後からユーザプログラムの実行開始前までに実行することにより、該当システムの安全動作を確認する。そして、一般に、マイクロコンピュータシステムにおける複数の自己診断対象箇所である対象部(機能ブロック)は、デージーチェインであらかじめハードコーディングされた1つのパスとして繋がれていることが多い。そのため、一旦、自己診断が実行開始されると、全ての自己診断の対象部の診断が終了するまでユーザプログラムの開始が待たされることになる。ここで、デージーチェインとは、複数の対象部を数珠繋ぎで順番に接続することにより、例えば、n番目の動作終了がn+1番目の動作起動要因になるように接続されたものである。また、ハードコーディングとは、デージーチェインの定義に基づいて実行の順序と状態遷移条件が論理回路で実現されている状態をいう。
そのため、マイクロコンピュータの電源投入後に自己診断を実施し、システムの安全を確認した後は、可及的速やかにユーザプログラムが実行開始されることが理想である。しかし、上述のようにデージーチェインで繋がれた1つのパスが長ければ長いほど、つまり、自己診断対象部が多ければ多いほど、多くの時間が必要となる問題がある。
また、近年では、汎用的なマイクロコンピュータが普及しており、同一の半導体装置を様々なユーザプログラムで利用することが増えている。そのため、自己診断処理に対する多様な要求がある。そして、上述したように特許文献1だけでは、木目細かな実行スケジュールを設定することができない。そこで、以下の実施の形態1によりこのような課題を解決するものとした。
図1は、本実施の形態1にかかる自己診断装置100の構成を示すブロック図である。自己診断装置100は、機能ブロック111、112、・・・、11nと、記憶部120と、自己診断部150とを備える。機能ブロック111から11nは、半導体装置内の回路の集合、つまり機能モジュール群であり、自己診断対象となる対象部である。機能モジュール群とは、例えば、クロックドメイン、パワードメインといった制約によって分割可能な最少の構成単位である。尚、機能ブロック数は、3以上であればよい。
記憶部120は、複数の処理単位131、132、・・・及び処理単位ごとの開始条件141、142、・・・を記憶する記憶装置である。処理単位131等は、機能ブロック111〜11nの中から選択された一部の機能ブロックの集合である。つまり、処理単位間で所属する機能ブロックの組み合わせが異なる。例えば、処理単位131には、機能ブロック111及び112が属し、処理単位132には、機能ブロック111及び11nが属するといったものである。尚、処理単位には、全ての機能ブロックが属するものや、一つの機能ブロックのみが属するものがあってもよい。また、開始条件141等は、各処理単位の自己診断処理の実行を開始するタイミングである。また、開始条件141等には、処理単位内の各機能ブロックの個別の自己診断処理の実行開始条件を含めてもよい。例えば、機能ブロック112における自己診断処理の開始条件は、機能ブロック111の自己診断処理の後であるというものである。そのため、開始条件141等には、処理単位内の機能ブロック間の実行順序を含むものといえる。
自己診断部150は、各処理単位の開始条件に基づいて自己診断処理を開始する処理単位を選択する。そして、自己診断部150は、当該選択した処理単位内の各機能ブロックについて自己診断処理を実行する。
図2は、本実施の形態1にかかる自己診断処理の流れを示すフローチャートである。まず、自己診断装置100は、上述した複数の処理単位と、各処理単位の自己診断処理の開始条件と、の入力を受け付け、記憶部120に設定する(S11)。つまり、自己診断装置100は、外部から処理単位と開始条件の定義の入力を受け付け、記憶部120に処理単位131等及び開始条件141等として格納する。例えば、処理単位や開始条件は、ユーザにより入力されたものである。
次に、自己診断部150は、各処理単位の開始条件に基づいて自己診断処理を開始する処理単位を選択する(S12)。そして、自己診断部150は、選択した処理単位内の各機能ブロックについて自己診断処理を実行する(S13)。
このように、本実施の形態1では、マイクロコンピュータのユーザが複数の機能ブロックについて適切な処理単位に分けて設定し、処理単位ごとに個別に自己診断処理の開始条件を設定することができる。特に、記憶部120を不揮発性記憶装置とすることで、運用開始後も容易に設定変更が可能となる。
例えば、汎用的なマイクロコンピュータの場合、ユーザプログラムによっては使用されない機能ブロックがある。そのため、全ての機能ブロックを電源投入直後に自己診断対象とする必要はない。このような場合、重要な機能ブロックを一つの処理単位として、電源投入直後に自己診断を実行し、それ以外の機能ブロックを別の処理単位としてユーザプログラムの実行後の任意のタイミングで実行させることができる。そのため、マイクロコンピュータの電源投入後からユーザプログラム実行開始までの時間を、ユーザのシステムごとに最適及び最短にすることができる。
また、自己診断処理の実行時間は、機能ブロックによって異なる。そのため、処理単位を小分けにして、自己診断処理の実行時間が比較的長い機能ブロックについては、少数の機能ブロックが属する処理単位とし、自己診断処理の実行時間が比較的短い機能ブロックについては、ある程度多数の機能ブロックが属する処理単位とすることもできる。よって、これらの処理単位の開始条件を適切に設定することで、多様な要求に対応した木目細かな自己診断処理の実行スケジュールを設定することができる。いわば、ユーザプログラムに応じた自由度の高い自己診断処理の実行スケジューリングができるといえる。
<実施の形態2>
本実施の形態2は、上述した実施の形態1の一実施例である。図3は、本実施の形態2にかかるマイクロコンピュータ200の構成を示すブロック図である。マイクロコンピュータ200は、不揮発メモリ210と、不揮発メモリ書換え機能220と、マイコン制御システム230と、Field-BIST制御システム240と、内部バス250と、Port制御260と、MainCPU270と、周辺システム280とを備える。また、マイクロコンピュータ200は、不揮発メモリ210を書き換えるための設定装置であるプログラマ300と外部接続されている。
不揮発メモリ210は、上述した記憶部120の一例であり、Field-BIST制御情報211を保存する。Field-BIST制御情報211は、上述した処理単位131等及び開始条件141等の一例であり、自己診断対象部や実行スケジューリングに関する情報である。不揮発メモリ書換え機能220は、不揮発メモリ210の内容を書換える機能を有する。
図4は、本実施の形態2にかかるField-BIST制御情報211の例を示す図である。Field-BIST制御情報211は、自己診断の処理単位を複数のチェイン(Chain)として定義する。各チェインは、付加される数字で個別識別される。ここでは、チェインの名称として、”Chain_xx”という末尾に数字二桁を付ける形で例示しているが、チェインの識別情報はこれに限定されない。例えば、“Chain_00”は、システム起動時を開始条件とした処理単位の例であり、“Chain_01”以降はシステム運用時を開始条件とした処理単位の例である。チェインは、チェイン間の優先順位(Priority)、実行時間(ExTime)、チェイン内の対象部の実行順序(Exec. Order)等を構成要素とする。ここで、チェイン間の優先順位は、例えば、小さい値(“1”)から大きい値(“99”)の順序で実行されることを示す。そのため、チェイン間の優先順位は、チェイン間の定期的な実行順序又はチェインの実行スケジュールともいえる。但し、Priority“a”の”Chain_nn”は、例えば、通常のチェインの実行スケジュール外で、緊急時の割り込み処理等の直前に実行されるものとする。尚、優先順位が同じチェインは、自己診断処理が並列に実行されるものとする。また、チェイン間の優先順位は、自己診断処理の開始予定時刻として定義しても構わない。チェインの実行時間は、例えば、当該チェインにおける過去の自己診断処理時間の平均値等であり、いわば、当該チェインの実行時間の目安である。また、チェイン内の対象部の実行順序は、各対象部の識別番号を、自己診断を実行させる順序でシーケンシャルに定義したものである。尚、チェイン内の対象部の実行順序は、複数の対象部を並列実行すべく定義しても構わない。
マイコン制御システム230は、マイクロコンピュータ200のシステム起動時(電源投入後からユーザプログラムの実行開始前)に、Field-BIST制御システム240に対して自己診断処理の開始を指示する。
Field-BIST制御システム240は、不揮発メモリ210、マイコン制御システム230、内部バス250及び周辺システム280と接続される。Field-BIST制御システム240は、Field-BIST制御情報211を読み出し、自己診断の実行スケジュールを決定する。そして、Field-BIST制御システム240は、マイコン制御システム230又はMainCPU270からの命令に応じて実行スケジュールに基づく対象部群の自己診断の指示を周辺システム280に対して行う。そして、Field-BIST制御システム240は、周辺システム280から自己診断の実行結果を取得し内部に保存する。
図5は、本実施の形態2にかかるField-BIST制御システム240の構成を示すブロック図である。Field-BIST制御システム240は、スケジューラ241と、コントローラ242とを備える。スケジューラ241は、システム起動時に不揮発メモリ210からField-BIST制御情報211を読み出し、Field-BIST制御情報211に基づき自己診断対象部の実行順序および実行条件を決定する機能モジュールである。スケジューラ241は、実行Plan2411と、実行対象2412と、内蔵タイマ2413とを備える。
実行Plan2411は、いわゆる優先順位付キュー(Queue)に相当する機能モジュールである。実行Plan2411は、Field-BIST制御情報211内のチェインをQueueに展開する。Queue内の各チェインには上述した優先順位が含まれている。そのため、スケジューラ241は、優先度の高いチェインをQueueから取り出すことにより、自己診断処理対象のチェインとして選択し、コントローラ242へ出力する。
実行対象2412は、Field-BIST制御情報211内の各チェインに属する対象部の実行順序に相当する情報が格納される。内蔵タイマ2413は、チェインの実行スケジュールの開始時刻の条件の判定やチェインや対象部の実行時間の計測に用いられる。
コントローラ242は、決定された実行順序及び実行条件に基づいて実行対象の自己診断対象部群を選択し、周辺システム280に指示する。また、コントローラ242は、周辺システム280から自己診断の実行結果を取得し内部に保存する。コントローラ242は、BIST回路2421と、実行結果2422とを備える。BIST回路2421は、自己診断処理を実行するための回路である。具体的には、BIST回路2421は、自己診断処理対象として選択されたチェイン及びそのチェインに属する対象部と実行順序をスケジューラ241から受け付ける。そして、BIST回路2421は、受け付けたチェイン及び対象部に基づくテストパターンを生成する。その後、BIST回路2421は、周辺システム280に対して自己診断の対象部とその実行順序を指定して、テストパターンを出力する。
Port制御260は、不揮発メモリ書換え用のプログラマ300と接続するための機能モジュールである。MainCPU270は、ユーザプログラム等の実行に応じてマイクロコンピュータ200内に各種処理の命令を発行する。特に、MainCPU270は、システム運用時(ユーザプログラムの実行中に)自己診断のスケジューリングの変更や割り込み処理を実行させるために、内部バス250を介してField-BIST制御システム240へ命令を発行する。具体的には、MainCPU270は、内部バス250を経由して、実行Plan2411のQueue内のチェインの優先順位を変更することができる。これにより、システム起動時は固定の優先順位で自己診断が実行されるが、ユーザプログラム実行開始後のシステム運用中における自己診断の(実行)優先順位は、システムの運用状況に応じて自由に変更できる。
周辺システム280は、自己診断の対象部(機能ブロック)の集合体である。周辺システム280は、MatrixController281と、対象部291〜29zとを備える。MatrixController281は、Field-BIST制御システム240からの自己診断の対象部群と実行順序とテストパターン等を受け付け、実行順序に従って該当する対象部群に対してテストパターンを入力し、出力結果をField-BIST制御システム240へ出力する。
尚、本実施の形態2にかかるField-BIST制御システム240及びMatrixController281は、上述した自己診断部150の一例といえる。
また、Field-BIST制御情報211の設定の一例としては、マイクロコンピュータ200は、プログラマ300からの処理単位及び開始条件等の設定指示をPort制御260を介して受け付け、不揮発メモリ書換え機能220により不揮発メモリ210内のField-BIST制御情報211を設定する。
Field-BIST制御情報211の他の設定例としては、システム運用時に、MainCPU270がスケジューラ241やコントローラ242に対してチェインの変更を指示するものがある。さらに、MainCPU270は、Field-BIST制御情報211を直接上書きすることもできる。
ここで、本実施の形態2の特徴の一つは、次のように表現できる。すなわち、処理単位の開始条件は、各処理単位内の各機能ブロックにおける自己診断処理の実行順序(Exec. Order)と、各処理単位間の優先順位(Priority)と、を含む。そして、自己診断部(例えば、Field-BIST制御システム240)は、優先順位に基づいて自己診断処理を開始する処理単位を選択し、当該選択した処理単位内の各機能ブロックについて実行順序に基づいて自己診断処理を実行する。このように、機能ブロックの実行制御としてチェイン間、チェイン内、後述のフラグといった階層的に制御することで木目細かな制御が可能となる。
すなわち、ユーザは、システム起動時における自己診断対象を”Chain_00”とし、システム運用時における自己診断対象を”Chain_01”以降として適宜、選択して設定することができる。そのため、Field-BIST制御情報211によりユーザのシステムに対する機能安全要求に応じた診断対象部の最適な指定が可能となる。例えば、システム起動時は、システムが安全に起動するために必要な対象部のみをチェインとして登録し、自己診断を実行する。その後、システム運用時は、自己診断対象部を複数のチェインとして分割登録し実行させる。これにより、システムの運用状況に応じて適切に実行対象であるチェインを選択して実行することが可能となり、当該システムにおける顧客の機能安全要求が満たせる。
特に、例えば、システム運用時にユーザプログラムで使用される頻度が高い自己診断対象部はできるだけ短いチェインとして分けて登録し、独立性を高くする。この機構を適切に使用し、適切なタイミングとシステム運用条件に基づいて各チェインの自己診断を実行することで、より信頼の高いシステム運用が可能となる。
以上のことから本実施の形態2の効果をまとめると以下のようになる。すなわち、マイクロコンピュータのユーザが実現したいユーザシステムにおいて、顧客システムを安全に起動するため必要なシステム起動時の自己診断対象部が適切かつ容易に設定可能なため、当該システムに対して最適な時間でシステム起動時の自己診断が完了できる。その結果、マイクロコンピュータの電源投入後、最適な時間でユーザプログラムが実行可能となる。一方、システムを安全に運用するために重要な部分の診断は、診断対象部が設定可能な機構を用いることで、システム起動後の適切なタイミングで自己診断実行が可能である。
また、マイクロコンピュータのユーザが、同じマイクロコンピュータを用いた別のユーザシステム(アプリケーションが異なる別の顧客システム)においても、当該システムに対する顧客の機能安全要求に応じた診断対象部分の増減が容易にできることから、最適な診断対象部設定による最適な実行時間でのシステム起動時の自己診断完了が期待できる。
<実施の形態3>
本実施の形態3は、自己診断処理の実行中にスケジュール変更を可能とするものである。自己診断処理の実行中に、マイクロコンピュータの割り込み処理が発生することや、システム全体の負荷が高まった又は負荷が低くなった場合等、自己診断処理以外の他の処理に起因して、自己診断処理の内容を変更できる必要性がある。そこで、以下に示す本実施の形態3を説明する。
図6は、本実施の形態3にかかる自己診断装置100aの構成を示すブロック図である。自己診断装置100aは、機能ブロック111、112、・・・、11nと、記憶部120と、自己診断部150aとを備える。機能ブロック111等は、実施の形態1と同様である。記憶部120は、実行スケジュール160を記憶する。実行スケジュール160は、図1の処理単位131等及び開始条件141等に限らず、少なくとも複数の機能ブロックの自己診断処理を実行するための予定を示す情報であればよい。
自己診断部150aは、実行スケジュール160に基づいて複数の機能ブロック111〜11nについて自己診断処理を実行する。そして、自己診断部150aは、自己診断処理の実行中に、当該自己診断処理以外の他の処理の実行状況に応じて、実行スケジュール160における実行予定の機能ブロックを変更するものである。これにより、自己診断処理の柔軟性を向上し、多様な要求にも対応できる。
ここで、自己診断処理は、システム運用中であってもユーザプログラム等の他の処理が、自己診断処理対象の機能ブロックを実行していなければ、実行可能である。逆に言うと、ユーザプログラムの実行と自己診断処理とで同一の機能ブロックを実行してしまうと、処理結果に問題が生じるため、いずれか一方しか実行できない。そして、通常は自己診断処理よりもユーザプログラム等の実行を優先させることになる。そのため、実行スケジュール160に従い自己診断処理を実行し、次に実行予定の機能ブロックが、並列実行されているユーザプログラム等により長期間実行されている場合には、当該実行予定の機能ブロックの自己診断処理は待たされることになる。特に、ユーザプログラム等の実行内容により当該機能ブロックがほぼ常時動作している場合には、事実上、自己診断処理は停止することになり、実行スケジュールを終了することができない。
そこで、本実施の形態3では、さらに次のようにできることが望ましい。すなわち、本実施の形態3にかかる自己診断部150aは、他の処理と並行して自己診断処理を実行し、実行スケジュールに基づいて自己診断処理を実行予定の機能ブロックについて、他の処理により実行中である場合、当該機能ブロックに代えて他の未実行の機能ブロックの自己診断処理を開始する。これにより、少なくとも実行スケジュールを継続することができ、一部の機能ブロックを除いて自己診断処理を終了させることができる。
図7は、本実施の形態3にかかる自己診断処理の流れを示すフローチャートである。まず、自己診断部150aは、実行スケジュール160に基づき自己診断処理を開始する(S21)。例えば、実行スケジュール160に定義された複数の機能ブロックについて、規定された実行順序に従って順番に機能ブロックの自己診断処理を実行する。また、ステップS21と並行して、自己診断装置100aを搭載する半導体装置は、複数の機能ブロックを用いた他の処理の実行を開始する(S22)。
ここで、自己診断部150aは、実行スケジュール160に基づき実行予定の機能ブロックがステップS22の他の処理により実行中であるか否かを判定する(S23)。ここで、実行中であると判定した場合、自己診断部150aは、実行予定の機能ブロックの自己診断処理の実行を保留する(S24)。また、自己診断部150aは、実行スケジュール160に基づき未実行の他の機能ブロックの自己診断処理を開始する(S25)。一方、ステップS23において、実行予定の機能ブロックが他の処理により実行中でないと判定した場合、自己診断部150aは、実行スケジュール160通り、実行予定の機能ブロックの自己診断処理を開始する(S26)。
このように実施の形態3により、自己診断処理の柔軟性を向上させることができる。さらに、他の処理と並列して自己診断処理を進めることができるため、自己診断処理が停止することを防ぎ、一部を除いて大半の機能ブロックについての自己診断処理を確実に終了させることができる。
<実施の形態4>
本実施の形態4は、上述した実施の形態1、2及び3を組み合わせたものである。すなわち、実施の形態4にかかる自己診断部は、少なくとも実施の形態1の機能に加えて、自己診断処理以外の他の処理の実行状況に応じて、当該自己診断処理を実行中の機能ブロックより後に実行予定の機能ブロックを変更するものである。これにより、自己診断処理の柔軟性を向上し、多様な要求にも対応できる。
また、上記に加えて、実施の形態3の機能を有することが望ましい。すなわち、実施の形態4にかかる自己診断部は、選択した処理単位内の機能ブロックについて自己診断処理を開始する際に当該機能ブロックが他の処理により実行中である場合、当該機能ブロックに代えて他の未実行の機能ブロックの自己診断処理を開始する。これにより、自己診断処理が停止することを防ぎ、一部を除いて大半の機能ブロックについての自己診断処理を確実に終了させることができる。
さらに、上記に加えて、次の構成を有することが望ましい。すなわち、複数の機能ブロックのそれぞれは、自己の実行状態を示す実行状態情報を保持するものとする。そして、自己診断部は、選択した処理単位内の機能ブロックについて自己診断処理を開始する前に、当該機能ブロックの実行状態情報を参照し、当該実行状態情報が他の処理による実行中であることを示す場合に、当該機能ブロックに代えて他の未実行の機能ブロックの自己診断処理を開始する。これにより、機能ブロック自身が最新の実行状態を保持するため、自己診断処理を無駄なく実行することができる。
また、上記に加えて、次の構成を有することが望ましい。すなわち、複数の機能ブロックのそれぞれは、自己診断処理の許否を示す許否情報を保持するものとする。そして、自己診断部は、選択した処理単位内の機能ブロックについて自己診断処理を開始する前に、当該機能ブロックの許否情報を参照し、当該許否情報が当該機能ブロックにおける自己診断処理を許可しないことを示す場合に、当該機能ブロックに代えて他の未実行の機能ブロックの自己診断処理を開始する。これにより、一時に特定の機能ブロックの自己診断を回避した場合に、実行スケジュール自体を変更することなく、外部から直接制御することができる。よって、自己診断の実行中に即時に該当機能ブロックの自己診断の保留を反映させることができる。
さらに、上記に加えて、次の構成を有するとよい。すなわち、自己診断部は、自己診断処理を実行中の機能ブロックより後に実行予定の機能ブロックを変更した場合、その旨を自己診断結果として通知する。これにより、自己診断処理が保留された機能ブロックについて、ユーザが明確に認識することができる。例えば、保留が長期間連続して続くようであれば、何らかの異常があるか、実行スケジュールの見直しが必要であることがわかる。
図8は、本実施の形態4にかかる周辺システム280の構成を示すブロック図である。尚、その他の構成は、実施の形態2にかかる図3等と同等である。周辺システム280は、MatrixController281と、対象部291〜29zとを備える。対象部291等のそれぞれは、MatrixController281からの制御信号IN1等と接続されている。また、対象部291等のそれぞれは、MatrixController281への出力信号OUT1等、マスク値FLG11等及びフラグ値FLG12等と接続する。
図9は、本実施の形態4にかかる対象部291の構成を示すブロック図である。尚、対象部292〜29zの構成は対象部291と同等であるため図示及び説明を省略する。対象部291は、マスク2911と、フラグ2912とをレジスタ内に保持する。
マスク2911は、上述した許否情報の一例であり、対象部291における自己診断処理の実行を許可するか禁止するかを示す情報である。例えば、マスク2911は、ユーザプログラムの実行等に応じて、MainCPU270から内部バス250を経由して“0”(許可)又は“1”(禁止)が設定される。この場合、マスク2911の“0”は、自己診断処理の実行が許可状態(=非マスク状態)であり、マスク2911の“1”は、自己診断処理の実行が禁止状態(=マスク状態)であることを示すものとする。
フラグ2912は、上述した実行状態情報の一例であり、対象部291が他の処理(例えば、ユーザプログラム)により使用されていることを示す情報である。フラグ2912は、対象部291が自己診断処理以外による使用(実行)が開始した場合に、対象部291自身によりレジスタに“1”が設定される。この場合、対象部291がユーザプログラムにより使用されている状態(=自己診断実行不可能状態)であることを示す。また、当該使用が終了した場合、対象部291自身によりレジスタに“0”が設定される。この場合、対象部291がユーザプログラムにより使用されていない状態(=自己診断実行可能状態)であることを示す。
図8に戻り説明を続ける。MatrixController281は、チェインに示される自己診断処理の実行順序に従い、n番目の対象部の出力信号をn+1番目の対象部の制御信号として疑似接続することで、1つのチェインを実現する。そして、自己診断処理の実行順序の最後の対象部の出力信号は、当該チェインのテスト結果としてField-BIST制御システム240へ出力される。
また、MatrixController281は、ある対象部に対する自己診断処理の開始前までに、当該対象部のマスク2911又はフラグ2912が“1”である場合、当該対象部に対する疑似接続を解除して、実行順序が次の対象部と疑似接続して自己診断処理を続ける。つまり、自己診断処理が実行中であっても後続の対象部については実行スケジュールを変更して、当該対象部を一時的に自己診断対象から外すことができる。そのため、あるチェインの自己診断処理が開始した後であっても、特定の対象部についてユーザプログラムによる実行を阻害することがない。このとき、MatrixController281は、当該対象部を未実行の他の対象部と実行順序を入れ替えるか、当該対象部の実行順序と当該チェインにおける最後とするか、今回のチェインの自己診断処理から除外するか等により実現してもよい。
ここで、図10は、本実施の形態4にかかるMatrixController281の構成を示すブロック図である。MatrixController281は、Switching制御2811とスイッチ回路群2812とを備える。
ここで、MatrixController281は、Field-BIST制御システム240から自己診断処理の実行開始が指示される際に、優先順位が1番目として指定されたチェインの情報(対象部の実行順序等)が、スケジューラ241からコントローラ242を経由して(制御用信号のControlにより)出力される。これにより、Switching制御2811は、スイッチ回路群2812のうち実行順序が隣り合う対象部を上述したように疑似接続する。
そして、MatrixController281は、テストパターンの入出力用のStream_Out及びStream_In、制御用信号のControl、周辺システム280からの実行状況や結果を示す信号のStatus(不図示)でコントローラ242と相互接続される。尚、コントローラ242とMatrixController281との間は、動作制御用のControl信号と動作状態を示すStatus信号によるハンドシェイクされることとなる。
疑似接続の完了後、MatrixController281は、コントローラ242のBIST回路2421が生成する当該対象部用のテストパターンをStream_Out情報として受け付ける。そして、MatrixController281は、当該テストパターンをスイッチ回路群2812で実行順序の1番目として疑似接続された対象部に対して出力する。その後、MatrixController281は、1番目の対象部からの出力結果を2番目の対象部へ出力する。以降、同様に、実行順序の最後まで行われる。
そして、MatrixController281は、最後の対象部からシフト・アウトされたテスト結果を、Stream_Inとしてコントローラ242のBIST回路2421へと出力する。これにより、BIST回路2421は、出力結果と期待値(不図示)とを照合し、合否判定(Pass/Fail)を行い、その結果を実行結果2422(レジスタ)に格納する。
尚、回路故障を含む何らかの原因により、適切な動作が期待時間内に完了又は継続できなくなった場合は、スケジューラ241内の内蔵タイマ2413によってTime Outとして検出され、コントローラ242内の実行結果2422レジスタに書込まれる。そして、ユーザは、実行結果2422のレジスタ値を読み出すことにより、自己診断の実行ステータス(実行中か否か)及び実行結果(正常終了/異常終了)が確認できる。
図11は、本実施の形態4にかかるマイクロコンピュータの実行の流れを示すフローチャートである。まず、マイクロコンピュータが起動する(S31)。これにより、スケジューラ241は、不揮発メモリ210からField-BIST制御情報211を読み出し、内部に保存する。ここでは、電源投入直後であるため、スケジューラ241は、“Chein_00”を自己診断処理の対象として選択する。
次に、コントローラ242は、“Chein_00”の自己診断処理を実行する(S32)。具体的には、まず、コントローラ242は、マイコン制御システム230から“Chein_00”の自己診断処理の実行指示を受け付ける。そして、スケジューラ241の実行Plan2411及び実行対象2412から“Chein_00”の情報がコントローラ242へ出力される。その後、コントローラ242は、MatrixController 281へ“Chein_00”の自己診断処理の実行指示を行い、そのテストパターンを生成してMatrixController281へ出力する。これにより、周辺システム280内の該当の対象部において自己診断処理が実行され、自己診断結果がコントローラ242へ出力される。
続いて、コントローラ242は、自己診断結果が正常か否かを判定する(S33)。異常と判定された場合、その旨を外部へ出力し、処理を終了する。一方、自己診断結果が正常と判定された場合、MainCPU270は、ユーザプログラムの実行を開始し(S35)、併せて、スケジューラ241及びコントローラ242は、“Chein_01”の自己診断処理を実行する(S341)。尚、“Chein_01”の自己診断処理の流れは“Chein_00”と同等であり、また、ステップS33相当の判定も行われるが、フローチャート上は省略するものとする。以降、“Chein_02”・・・“Chein_05”の自己診断処理を実行する(S345)。“
図12は、本実施の形態4にかかる自己診断処理の流れを示すフローチャートである。ここでは、図11のステップS341〜S345における各自己診断処理に共通する処理ついて説明する。尚、図11のステップS32における自己診断処理に適用することも可能である。
まず、MatrixController281は、対象のチェインにおける実行順序に従い、次に実行予定の機能ブロック(対象部)を選択する(S41)。そして、MatrixController281は、選択した機能ブロックの自己診断処理が実行不可か否かを判定する(S42)。具体的には、MatrixController281は、選択した機能ブロックのマスク2911及びフラグ2912を参照する。そして、いずれかが“1”である場合、MatrixController281は、選択した機能ブロックの自己診断処理の実行を回避する(S43)。具体的には、Switching制御2811がスイッチ回路群2812の疑似接続を、実行順序において次の機能ブロックに変更する。そして、MatrixController281は、当該機能ブロックの自己診断処理を回避した旨を診断結果としてコントローラ242へ通知する(S44)。
一方、ステップS42においてマスク2911及びフラグ2912のいずれもが“0”である場合、MatrixController281は、選択した機能ブロックの自己診断処理を実行する(S45)。ステップS44又はS45の後、MatrixController281は、上記の処理対象の機能ブロックが実行順序の最後であったか否かを判定する(S46)。実行順序の最後でなければ、ステップS41へ戻り処理を続ける。一方、実行順序の最後であった場合、当該処理を終了する。
以上のことから本実施の形態4の効果をまとめると以下のようになる。すなわち、ユーザプログラム実行開始後のシステム運用中における自己診断において、自己診断対象部の動作状況が把握可能なため、自己診断対象部が非動作時であれば、ユーザプログラムのバックグラウンドで自己診断処理が実行できる。その結果、特許文献1等では、通常動作モードと自己診断モードとが直列しかできなかったものを、並列実行することにより、自己診断処理時間の全体を短縮することができる。そして、自己診断処理の間隔を、ユーザシステムの運用状況に応じて変更可能なため、機能安全として重要な診断対象箇所はより短いインターバルで、そうでない部分はより長いインターバルでの自己診断が実行可能となる。そのため、より安全かつ適切なシステム運用が可能となる。
また、従来では、自己診断対象部が動作中であった場合、その対象部が非動作状態になるまで自己診断処理が待たされる、もしくは、動作状況によっては、事実上、自己診断処理が行われない可能性があった。そこで、本実施の形態の自己診断対象部の可変機構及び自己診断対象部の動作状況確認機構により、ユーザプログラム実行開始後のシステム運用中における自己診断において、自己診断対象部の動作状況が把握可能となった。そのため、実行スケジュールのダイナミックな変更が可能になり、上記課題が解決できる。よって、ユーザシステムの安全運用が可能となる。
<実施の形態5>
本実施の形態5は、上述した実施の形態の改良例である。すなわち、本実施の形態5にかかる自己診断部は、選択した処理単位内の機能ブロックについて自己診断処理を開始する前に割込み処理が発生した場合、当該機能ブロックに代えて他の処理単位における自己診断処理を開始するものである。これにより、通常の動作頻度が低いが障害時等の緊急時のために使用される機能ブロックについて、障害時の割り込み要求が発生した際に、障害時用のチェインにより自己診断処理を実行させることにより、障害時用の機能ブロック自体が安全であったか否かの切り分けが可能となり、適切な障害分析を行うことが可能となる。
<実施の形態6>
本実施の形態6は、上述した実施の形態の改良例である。すなわち、本実施の形態6にかかる自己診断部は、選択した処理単位内の機能ブロックについて自己診断処理を開始する時点で、他の処理による当該自己診断装置全体の負荷が所定値より低い場合、当該機能ブロックと共に他の未実行の機能ブロックの自己診断処理を開始するものである。これにより、ユーザプログラムと並列して自己診断処理を実行した上で、さらにリソースに空きが生じたときには、チェイン内の残りの対象部についてまとめて自己診断処理を実行させることができる。そのため、効率的かつ低リスクで、自己診断時間を短縮することができる。
<実施の形態7>
上述したように自己診断処理を並列実行した場合、消費電流のピークが高まってしまうというおそれがある。ピーク電流が高まると、マイクロコンピュータの温度も上昇し、搭載したシステム全体へ悪影響を及ぼし得る。そこで、本実施の形態7では、並列実行すべく定義された複数の機能ブロック間で開始時のクロックを分散させるものである。
すなわち、本実施の形態7にかかる自己診断部は、開始条件が重なる2以上の処理単位が存在する場合、当該処理単位間の機能ブロックの自己診断処理の開始タイミングを調整する。例えば、機能ブロックの開始クロックを分散することで、ピーク電流を平滑化できる。よって、上述した実施の形態1の効果と共に、単位時間あたりの電流増加を抑制することもできる。
<その他の実施の形態>
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、CPU、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。尚、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体(non−transitory computer readable medium)を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体(tangible storage medium)を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体(例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ)、光磁気記録媒体(例えば光磁気ディスク)、CD−ROM(Read Only Memory)CD−R、CD−R/W、半導体メモリ(例えば、マスクROM、PROM(Programmable ROM)、EPROM(Erasable PROM)、フラッシュROM、RAM(Random Access Memory))を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体(transitory computer readable medium)によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
100 自己診断装置
100a 自己診断装置
111 機能ブロック
112 機能ブロック
11n 機能ブロック
120 記憶部
131 処理単位
132 処理単位
141 開始条件
142 開始条件
150 自己診断部
150a 自己診断部
160 実行スケジュール
200 マイクロコンピュータ
210 不揮発メモリ
211 Field-BIST制御情報
220 不揮発メモリ書換え機能
230 マイコン制御システム
240 Field-BIST制御システム
241 スケジューラ
2411 実行Plan
2412 実行対象
2413 内蔵タイマ
242 コントローラ
2421 BIST回路
2422 実行結果
250 内部バス
260 Port制御
270 MainCPU
280 周辺システム
281 MatrixController
2811 Switching制御
2812 スイッチ回路群
291 対象部
2911 マスク
2912 フラグ
292 対象部
29z 対象部
IN1 制御信号
OUT1 出力信号
FLG11 マスク値
FLG12 フラグ値
300 プログラマ

Claims (11)

  1. 複数の機能ブロックと、
    前記複数の機能ブロックの中から選択された一部の機能ブロックの集合である複数の処理単位と、各処理単位の自己診断処理の開始条件と、を記憶する記憶部と、
    各処理単位の前記開始条件に基づいて前記自己診断処理を開始する前記処理単位を選択し、当該選択した処理単位内の各機能ブロックについて前記自己診断処理を実行する自己診断部と、
    を備え
    前記自己診断部は、
    前記開始条件が重なる2以上の前記処理単位が存在する場合、当該処理単位間の前記機能ブロックの前記自己診断処理の開始タイミングを調整す
    自己診断装置。
  2. 複数の機能ブロックと、
    前記複数の機能ブロックの中から選択された一部の機能ブロックの集合である複数の処理単位と、各処理単位の自己診断処理の開始条件と、を記憶する記憶部と、
    各処理単位の前記開始条件に基づいて前記自己診断処理を開始する前記処理単位を選択し、当該選択した処理単位内の各機能ブロックについて前記自己診断処理を実行する自己診断部と、
    を備え、
    前記自己診断部は、
    前記自己診断処理以外の他の処理の実行状況に応じて、前記自己診断処理を実行予定の機能ブロックを変更し、
    前記選択した処理単位内の機能ブロックについて前記自己診断処理を開始する時点で、前記他の処理による当該自己診断装置全体の負荷が所定値より低い場合、当該機能ブロックと共に、前記自己診断処理を実行予定であり、かつ前記他の処理を未実行である他の機能ブロックの前記自己診断処理を開始する
    自己診断装置。
  3. 前記自己診断部は、
    前記自己診断処理以外の他の処理の実行状況に応じて、当該自己診断処理を実行中の機能ブロックより後に前記自己診断処理を実行予定の機能ブロックを変更する
    請求項1に記載の自己診断装置。
  4. 前記自己診断部は、
    前記選択した処理単位内の機能ブロックについて前記自己診断処理を開始する際に当該機能ブロックが前記他の処理により実行中である場合、当該機能ブロックに代えて前記自己診断処理を実行予定であり、かつ前記他の処理を未実行である他の機能ブロックの前記自己診断処理を開始する
    請求項2又は3に記載の自己診断装置。
  5. 前記複数の機能ブロックのそれぞれは
    自己の実行状態を示す実行状態情報を保持し、
    前記自己診断部は、
    前記選択した処理単位内の機能ブロックについて前記自己診断処理を開始する前に、当該機能ブロックの前記実行状態情報を参照し、
    当該実行状態情報が前記他の処理による実行中であることを示す場合に、当該機能ブロックに代えて前記自己診断処理を実行予定であり、かつ前記他の処理を未実行である他の機能ブロックの前記自己診断処理を開始する
    請求項に記載の自己診断装置。
  6. 前記複数の機能ブロックのそれぞれは、
    前記自己診断処理の許否を示す許否情報を保持し、
    前記自己診断部は、
    前記選択した処理単位内の機能ブロックについて前記自己診断処理を開始する前に、当該機能ブロックの前記許否情報を参照し、
    当該許否情報が当該機能ブロックにおける前記自己診断処理を許可しないことを示す場合に、当該機能ブロックに代えて前記自己診断処理を実行予定であり、かつ前記他の処理を未実行である他の機能ブロックの前記自己診断処理を開始する
    請求項に記載の自己診断装置。
  7. 前記開始条件は、
    各処理単位内の各機能ブロックにおける前記自己診断処理の実行順序と、
    各処理単位間の優先順位と、
    を含み、
    前記自己診断部は、
    前記優先順位に基づいて前記自己診断処理を開始する前記処理単位を選択し、
    当該選択した処理単位内の各機能ブロックについて前記実行順序に基づいて前記自己診断処理を実行する
    請求項1乃至のいずれか1項に記載の自己診断装置。
  8. 前記自己診断部は、
    前記自己診断処理を実行中の機能ブロックより後に前記自己診断処理を実行予定の機能ブロックを変更した場合、その旨を自己診断結果として通知する
    請求項2乃至のいずれか1項に記載の自己診断装置。
  9. 前記自己診断部は、
    前記選択した処理単位内の機能ブロックについて前記自己診断処理を開始する前に割込み処理が発生した場合、当該機能ブロックに代えて他の処理単位における前記自己診断処理を開始する
    請求項2乃至のいずれか1項に記載の自己診断装置。
  10. 複数の機能ブロックについての自己診断処理を実行する半導体装置を用いた自己診断方法であって、
    前記半導体装置は、
    前記複数の機能ブロックの中から選択された一部の機能ブロックの集合である複数の処理単位と、各処理単位の自己診断処理の開始条件と、を設定し、
    前記開始条件が重なる2以上の前記処理単位が存在する場合、当該処理単位間の前記機能ブロックの前記自己診断処理の開始タイミングを調整し、
    各処理単位の前記調整された開始タイミングに基づいて前記自己診断処理を開始する前記処理単位を選択し、
    当該選択した処理単位内の各機能ブロックについて前記自己診断処理を実行する
    自己診断方法。
  11. 複数の機能ブロックについての自己診断処理を実行する半導体装置を用いた自己診断方法であって、
    前記半導体装置は、
    前記複数の機能ブロックの中から選択された一部の機能ブロックの集合である複数の処理単位と、各処理単位の自己診断処理の開始条件と、を設定し、
    各処理単位の前記開始条件に基づいて前記自己診断処理を開始する前記処理単位を選択し、
    前記自己診断処理以外の他の処理の実行状況に応じて、前記自己診断処理を実行予定の機能ブロックを変更し、
    前記選択した処理単位内の機能ブロックについて前記自己診断処理を開始する時点で、前記他の処理による当該自己診断装置全体の負荷が所定値より低い場合、当該機能ブロックと共に、前記自己診断処理を実行予定であり、かつ前記他の処理を未実行である他の機能ブロックの前記自己診断処理を開始する
    自己診断方法。
JP2014052945A 2014-03-17 2014-03-17 自己診断装置及び自己診断方法 Active JP6295113B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014052945A JP6295113B2 (ja) 2014-03-17 2014-03-17 自己診断装置及び自己診断方法
US14/638,987 US10031824B2 (en) 2014-03-17 2015-03-04 Self-diagnosis device and self-diagnosis method
US15/802,008 US20180089046A1 (en) 2014-03-17 2017-11-02 Self-diagnosis device and self-diagnosis method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014052945A JP6295113B2 (ja) 2014-03-17 2014-03-17 自己診断装置及び自己診断方法

Publications (2)

Publication Number Publication Date
JP2015176402A JP2015176402A (ja) 2015-10-05
JP6295113B2 true JP6295113B2 (ja) 2018-03-14

Family

ID=54069022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014052945A Active JP6295113B2 (ja) 2014-03-17 2014-03-17 自己診断装置及び自己診断方法

Country Status (2)

Country Link
US (2) US10031824B2 (ja)
JP (1) JP6295113B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6560139B2 (ja) * 2016-02-15 2019-08-14 日本電信電話株式会社 通信装置、起動方法及びプログラム
JP6717184B2 (ja) * 2016-12-15 2020-07-01 株式会社デンソー 車載制御装置
JP7288329B2 (ja) * 2019-03-29 2023-06-07 株式会社エヌエスアイテクス 半導体装置、および半導体装置のテスト方法
DE102019111644A1 (de) * 2019-05-06 2020-11-12 Karl Storz Se & Co. Kg Medizinisches Gerät und Verfahren zum Betrieb eines medizinischen Geräts
DE112022000759T5 (de) * 2021-03-04 2023-11-23 Rohm Co., Ltd. Selbstdiagnosevorrichtung und selbstdiagnosesystem

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2986198A (en) * 1960-03-03 1961-05-30 Congoleum Nairn Inc Surface covering and process therefor
US4500951A (en) * 1981-01-07 1985-02-19 Hitachi, Ltd. Plant control system
US4414669A (en) * 1981-07-23 1983-11-08 General Electric Company Self-testing pipeline processors
US4727548A (en) * 1986-09-08 1988-02-23 Harris Corporation On-line, limited mode, built-in fault detection/isolation system for state machines and combinational logic
US5189675A (en) * 1988-06-22 1993-02-23 Kabushiki Kaisha Toshiba Self-diagnostic circuit for logic circuit block
JP2819836B2 (ja) * 1991-01-23 1998-11-05 日産自動車株式会社 内燃機関の自己診断装置
JPH0684396A (ja) * 1992-04-27 1994-03-25 Nec Corp 半導体記憶装置
JPH0612276A (ja) * 1992-06-25 1994-01-21 Mitsubishi Electric Corp プログラム制御方式
JP3505760B2 (ja) * 1993-02-18 2004-03-15 株式会社デンソー 車両の自己診断装置
JPH0764817A (ja) * 1993-08-30 1995-03-10 Mitsubishi Electric Corp 故障検出システム
DE19509558A1 (de) * 1995-03-16 1996-09-19 Abb Patent Gmbh Verfahren zur fehlertoleranten Kommunikation unter hohen Echtzeitbedingungen
US6327653B1 (en) * 1995-11-07 2001-12-04 Samsung Electronics Co., Ltd. Technique for easily changing operating systems of a digital computer system using at least two pushbuttons
KR100499818B1 (ko) * 1997-01-06 2005-11-22 가부시끼가이샤 히다치 세이사꾸쇼 반도체집적회로검사점의해석방법,해석장치
DE69836625D1 (de) * 1997-03-21 2007-01-25 Matsushita Electric Ind Co Ltd Prüfen der funktionellen blöcke in einer integrierten halbleiterschaltung
JPH11306039A (ja) * 1998-04-23 1999-11-05 Fujitsu Ltd 試験プログラム実行制御装置,試験プログラム実行制御方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
JP3434762B2 (ja) * 1999-12-27 2003-08-11 エヌイーシーマイクロシステム株式会社 半導体集積回路
US6728907B1 (en) * 2000-04-14 2004-04-27 Microsoft Corporation System and method for self-diagnosing system crashes
DE10037794A1 (de) * 2000-08-03 2002-02-21 Infineon Technologies Ag Verfahren und Vorrichtung zum Testen einer integrierten Schaltung, zu testende integrierte Schaltung, und Wafer mit einer Vielzahl von zu testenden integrierten Schaltungen
US6807035B1 (en) * 2000-11-28 2004-10-19 Hubbell Incorporated Fault interrupter using microcontroller for fault sensing and automatic self-testing
JP4491967B2 (ja) * 2000-12-28 2010-06-30 株式会社デンソー 自己診断機能を備えた車両用制御装置及び記録媒体
US7401272B1 (en) * 2001-03-09 2008-07-15 Pmc-Sierra, Inc. Apparatus and method for high speed sampling or testing of data signals using automated testing equipment
US6976193B2 (en) * 2001-09-20 2005-12-13 Intel Corporation Method for running diagnostic utilities in a multi-threaded operating system environment
US6891403B2 (en) * 2002-10-22 2005-05-10 Sun Microsystems, Inc. On-chip PLL locked frequency determination method and system
US6834258B2 (en) * 2002-12-31 2004-12-21 Rosemount, Inc. Field transmitter with diagnostic self-test mode
US20050043982A1 (en) * 2003-08-22 2005-02-24 Nguyen Vinh Dinh Contextual workflow modeling
JP4008899B2 (ja) * 2003-09-08 2007-11-14 株式会社東芝 半導体装置の製造システムおよび半導体装置の製造方法
US7310752B2 (en) * 2003-09-12 2007-12-18 Micron Technology, Inc. System and method for on-board timing margin testing of memory modules
US7260744B2 (en) * 2003-10-21 2007-08-21 Sap Aktiengesellschaft Computer system diagnosis with user-developed procedure
US7260750B2 (en) * 2003-10-22 2007-08-21 Sap Aktiengesellschaft Computer system diagnostic procedures performed in specified order
JP4063207B2 (ja) * 2003-12-04 2008-03-19 株式会社リコー 画像処理装置検査システムと方法およびプログラム
US8417682B2 (en) * 2003-12-12 2013-04-09 International Business Machines Corporation Visualization of attributes of workflow weblogs
US7009905B2 (en) * 2003-12-23 2006-03-07 International Business Machines Corporation Method and apparatus to reduce bias temperature instability (BTI) effects
US7295887B2 (en) * 2004-02-20 2007-11-13 Yokogawa Electric Corporation Machine management system and message server used for machine management
JP2005301565A (ja) * 2004-04-09 2005-10-27 Hitachi Ltd ディスクアレイ装置およびディスクアレイ装置の診断制御方法
US7437200B2 (en) * 2004-06-18 2008-10-14 General Electric Company Software based control system for nuclear reactor standby liquid control (SLC) logic processor
GB0427133D0 (en) * 2004-12-10 2005-01-12 British Telecomm Workflow scheduler
US7596730B2 (en) * 2006-03-31 2009-09-29 Advantest Corporation Test method, test system and assist board
US7546504B2 (en) * 2006-08-11 2009-06-09 International Business Machines Corporation System and method for advanced logic built-in self test with selection of scan channels
US7689866B2 (en) * 2006-10-18 2010-03-30 Alcatel-Lucent Usa Inc. Method and apparatus for injecting transient hardware faults for software testing
CN101204605B (zh) * 2006-12-18 2013-03-20 深圳迈瑞生物医疗电子股份有限公司 除颤监护仪自检方法及装置
US20080195901A1 (en) * 2007-02-12 2008-08-14 Marvell Semiconductor Israel Ltd. Op-code based built-in-self-test
DE102007009185A1 (de) * 2007-02-26 2008-08-28 Siemens Ag Verfahren zur Planung einer angiographischen Messung
JP2009065547A (ja) * 2007-09-07 2009-03-26 Hitachi Ltd 半導体集積回路装置及びその半導体集積回路装置を備えるストレージ装置
JP5093242B2 (ja) * 2007-10-16 2012-12-12 富士通株式会社 自己診断処理を行う情報処理装置、自己診断処理方法及び自己診断処理プログラム
US8176362B2 (en) * 2008-03-24 2012-05-08 International Business Machines Corporation Online multiprocessor system reliability defect testing
JP5153774B2 (ja) * 2008-07-02 2013-02-27 株式会社アドバンテスト 試験装置、プログラム、および、記録媒体
JP5355049B2 (ja) * 2008-11-18 2013-11-27 三菱電機株式会社 診断装置及びコンピュータプログラム及び診断方法
US9727829B2 (en) * 2009-11-25 2017-08-08 General Electric Company Systems and methods for multi-resource scheduling
US8094566B2 (en) * 2009-12-24 2012-01-10 Advantest Corporation Test apparatus and test method
US8706439B2 (en) * 2009-12-27 2014-04-22 Advantest Corporation Test apparatus and test method
US8258803B2 (en) * 2010-01-26 2012-09-04 Advantest Corporation Test apparatus and test method
US9037928B2 (en) * 2012-01-01 2015-05-19 Mosys, Inc. Memory device with background built-in self-testing and background built-in self-repair
JP2011163842A (ja) * 2010-02-08 2011-08-25 Renesas Electronics Corp 半導体装置、及びその診断方法
US8405939B2 (en) * 2010-03-08 2013-03-26 Pass & Seymour, Inc. Protective device for an electrical supply facility
JP5038549B2 (ja) * 2010-03-11 2012-10-03 三菱電機株式会社 メモリ診断方法、メモリ診断装置およびメモリ診断プログラム
US20110313580A1 (en) * 2010-06-17 2011-12-22 Levgenii Bakhmach Method and platform to implement safety critical systems
US9077172B2 (en) * 2012-05-21 2015-07-07 Emprimus, Llc Self-testing features of sensing and control electronics for a power grid protection system
US20120030094A1 (en) * 2010-07-27 2012-02-02 Verizon Patent And Licensing Inc. Design, deployment, and use of an automated flow-model-view-controller workflow
WO2012031165A2 (en) * 2010-09-02 2012-03-08 Zaretsky, Howard System and method of cost oriented software profiling
US8527825B2 (en) * 2010-09-21 2013-09-03 Qualcomm Incorporated Debugger based memory dump using built in self test
US8453152B2 (en) * 2011-02-01 2013-05-28 International Business Machines Corporation Workflow control of reservations and regular jobs using a flexible job scheduler
JP2012181564A (ja) * 2011-02-28 2012-09-20 Renesas Electronics Corp 自己診断回路および自己診断方法
US8799713B2 (en) * 2011-03-01 2014-08-05 Texas Instruments Incorporated Interruptible non-destructive run-time built-in self-test for field testing
JP2012252373A (ja) 2011-05-31 2012-12-20 Renesas Electronics Corp 自己診断装置、自己診断方法、及びプログラム
US20130019130A1 (en) * 2011-07-15 2013-01-17 Synopsys Inc. Testing electronic memories based on fault and test algorithm periodicity
US20130070056A1 (en) * 2011-09-20 2013-03-21 Nexus Environmental, LLC Method and apparatus to monitor and control workflow
JP5947633B2 (ja) * 2012-06-22 2016-07-06 ローム株式会社 信号伝達回路、集積回路およびそれを含む電気機器
US9037910B2 (en) * 2012-07-30 2015-05-19 Hewlett-Packard Development Company, L.P. SAS self-test operations
US9276393B2 (en) * 2012-10-01 2016-03-01 Leviton Manufacturing Co., Inc. Processor-based circuit interrupting devices
US9311202B2 (en) * 2012-11-01 2016-04-12 Futurewei Technologies, Inc. Network processor online logic test
US20140316841A1 (en) * 2013-04-23 2014-10-23 Kofax, Inc. Location-based workflows and services
US20150163179A1 (en) * 2013-12-09 2015-06-11 Hewlett-Packard Development Company, L.P. Execution of a workflow that involves applications or services of data centers
US9606843B2 (en) * 2013-12-18 2017-03-28 Qualcomm Incorporated Runtime optimization of multi-core system designs for increased operating life and maximized performance
US10261875B2 (en) * 2013-12-18 2019-04-16 Qualcomm Incorporated Runtime optimization of multi-core system designs for increased operating life and maximized performance
US9581985B2 (en) * 2014-02-21 2017-02-28 Johnson Controls Technology Company Systems and methods for auto-commissioning and self-diagnostics
JP6341795B2 (ja) * 2014-08-05 2018-06-13 ルネサスエレクトロニクス株式会社 マイクロコンピュータ及びマイクロコンピュータシステム
US10129112B2 (en) * 2014-08-14 2018-11-13 At&T Intellectual Property I, L.P. Workflow-based resource management
US9529047B2 (en) * 2014-08-26 2016-12-27 Freescale Semiconductor, Inc. Integrated circuit device and method of performing self-testing within an integrated circuit device
JP6362970B2 (ja) * 2014-09-02 2018-07-25 ルネサスエレクトロニクス株式会社 コンパイル方法、コンパイル装置及びコンパイラプログラム
US20160370023A1 (en) * 2015-06-19 2016-12-22 Trane International Inc. Fault detection and diagnostics system utilizing service personnel feedback for improved accuracy
US10095766B2 (en) * 2015-10-23 2018-10-09 Numerify, Inc. Automated refinement and validation of data warehouse star schemas
US10353560B2 (en) * 2016-04-28 2019-07-16 Microsoft Technology Licensing, Llc Debugging a flow
KR20240033106A (ko) * 2016-12-30 2024-03-12 뉴스케일 파워, 엘엘씨 핵 반응기 보호 시스템 및 방법
US20190347408A1 (en) * 2018-05-11 2019-11-14 Npx Usa, Inc. Process identifier transition monitoring and assessment

Also Published As

Publication number Publication date
US20150261637A1 (en) 2015-09-17
US20180089046A1 (en) 2018-03-29
JP2015176402A (ja) 2015-10-05
US10031824B2 (en) 2018-07-24

Similar Documents

Publication Publication Date Title
JP6295113B2 (ja) 自己診断装置及び自己診断方法
JP5405320B2 (ja) 仮想計算機制御装置、仮想計算機制御方法及び仮想計算機制御プログラム
US8706265B2 (en) Safety controller and safety control method
KR101067264B1 (ko) 컴퓨터 시스템의 제어 방법 및 장치
US8782643B2 (en) Device and method for controlling communication between BIOS and BMC
US8457766B2 (en) Safety controller and safety control method
JP6853162B2 (ja) 半導体装置
JP2009505186A (ja) コンピュータシステムの機能監視方法および機能監視装置
CN112579162A (zh) 异构isa平台上硬件和软件协调的对高级特征选入的方法
US7890800B2 (en) Method, operating system and computing hardware for running a computer program
US20170154480A1 (en) Information processing apparatus and large scale integrated circuit
EP3036629B1 (en) Handling time intensive instructions
US20180129531A1 (en) Apparatus and method for configuring a microcontroller system
JP6148129B2 (ja) 情報処理装置、ファームウェア更新方法およびファームウェア更新プログラム
JP2016066139A (ja) 車両制御装置
JP2013084219A (ja) 情報処理装置、異常判定方法
JP6502211B2 (ja) 車両制御装置
US20090254773A1 (en) Method, operating system and computing hardware for running a computer program
US12182612B2 (en) Method, arrangement, and computer program product for organizing the excitation of processing paths for testing a microelectric circuit
JP6524989B2 (ja) 演算器の動作保証方法
JP2008003940A (ja) 保護制御装置、保護制御方法及び保護制御プログラム
JP7498845B2 (ja) 制御装置及び制御方法
JP2008204011A (ja) マルチスレッドシステム、スレッド動作異常検知方法
JP2010102567A (ja) 周期駆動タスク実行装置、周期駆動タスク実行方法及びプログラム
JP7497591B2 (ja) 半導体装置、および半導体装置のテスト方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180219

R150 Certificate of patent or registration of utility model

Ref document number: 6295113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150