JP6292795B2 - Temperature compensation circuit - Google Patents
Temperature compensation circuit Download PDFInfo
- Publication number
- JP6292795B2 JP6292795B2 JP2013173253A JP2013173253A JP6292795B2 JP 6292795 B2 JP6292795 B2 JP 6292795B2 JP 2013173253 A JP2013173253 A JP 2013173253A JP 2013173253 A JP2013173253 A JP 2013173253A JP 6292795 B2 JP6292795 B2 JP 6292795B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- compensation circuit
- voltage
- temperature compensation
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
本発明は、周囲温度に関わらず所望の大きさの電圧を得るための回路に関するものである。 The present invention relates to a circuit for obtaining a voltage having a desired magnitude regardless of the ambient temperature.
レーダ装置、通信装置および観測装置などの装置はマイクロ波を扱うマイクロ波機器（例えば、増幅器または受信機）を備え、マイクロ波機器は電界効果トランジスタ（以下、ＦＥＴという）またはダイオードなどの半導体を備える。
一般に、これらの半導体は高温になるに従って利得が低下する温度特性を持つ。そのため、マイクロ波機器はこれらの半導体の温度特性を相殺するための温度補償回路を備える必要がある。
Devices such as radar devices, communication devices, and observation devices include microwave devices (for example, amplifiers or receivers) that handle microwaves, and microwave devices include semiconductors such as field effect transistors (hereinafter referred to as FETs) or diodes. .
In general, these semiconductors have temperature characteristics in which gain decreases as the temperature increases. Therefore, the microwave device needs to include a temperature compensation circuit for canceling the temperature characteristics of these semiconductors.
従来の温度補償回路は、抵抗と負特性のサーミスタとを直列に接続する回路である（特許文献１参照）。
この従来の温度補償回路は、抵抗の他端（サーミスタと接続されていない側の端部）に直流電圧を印加し、サーミスタの他端（抵抗と接続されたない側の端部）を接地し、抵抗とサーミスタとの接続部からＦＥＴのゲートに電圧を印加する。
そして、負特性のサーミスタは高温になるほど抵抗値が低くなるため、抵抗とサーミスタとの接続部からＦＥＴのゲートに印加される電圧は低温では高くなり、高温では低くなる。例えば、抵抗の他端に負の直流電圧を印加した場合、ＦＥＴに印加される電圧は低温では負の高い電圧になり、高温では０Ｖ（ボルト）に近い負の低い電圧になる。
A conventional temperature compensation circuit is a circuit in which a resistor and a thermistor having a negative characteristic are connected in series (see Patent Document 1).
This conventional temperature compensation circuit applies a DC voltage to the other end of the resistor (the end not connected to the thermistor) and grounds the other end of the thermistor (the end not connected to the resistor). Then, a voltage is applied to the gate of the FET from the connection between the resistor and the thermistor.
Since the resistance value of the thermistor having a negative characteristic decreases as the temperature increases, the voltage applied to the gate of the FET from the connection between the resistor and the thermistor increases at a low temperature and decreases at a high temperature. For example, when a negative DC voltage is applied to the other end of the resistor, the voltage applied to the FET is a negative high voltage at a low temperature, and a negative low voltage close to 0 V (volt) at a high temperature.
ＦＥＴの利得は低温から常温までは緩やかに低下し、常温から高温までは急峻に低下する。
そのため、ＦＥＴの利得を一定に保つためには、ＦＥＴに印加する電圧を低温から常温までは緩やかに上昇させ、常温から高温までは急峻に上昇させる必要がある。即ち、低温から常温までは温度変化に対する電圧変化の傾きが小さく、常温から高温までは温度変化に対する電圧変化の傾きが大きい非直線的な温度特性で変化させた電圧をＦＥＴに印加する必要がある。
The gain of the FET gradually decreases from a low temperature to a normal temperature, and sharply decreases from a normal temperature to a high temperature.
Therefore, in order to keep the gain of the FET constant, it is necessary to raise the voltage applied to the FET gradually from low temperature to room temperature and steeply increase from room temperature to high temperature. That is, it is necessary to apply to the FET a voltage that is changed with a non-linear temperature characteristic from a low temperature to a normal temperature with a small voltage change gradient with respect to the temperature change, and a high voltage change gradient with respect to the temperature change from the normal temperature to the high temperature .
しかし、負特性のサーミスタの抵抗値は、低温、常温および高温のいずれの場合であっても温度変化に対してほぼ一定の割合で変化する。
つまり、抵抗とサーミスタとの接続部からＦＥＴに印加される電圧は、低温、常温および高温のいずれの場合であっても温度の上昇に伴ってほぼ一定の割合で上昇する。
したがって、従来の温度補償回路は、低温から高温までＦＥＴの利得を一定に保つことができない。
However, the resistance value of a thermistor having a negative characteristic changes at a substantially constant rate with respect to a temperature change at any of low temperature, normal temperature, and high temperature.
That is, the voltage applied to the FET from the connection portion between the resistor and the thermistor rises at a substantially constant rate as the temperature rises at any of low temperature, normal temperature, and high temperature.
Therefore, the conventional temperature compensation circuit cannot keep the gain of the FET constant from low temperature to high temperature.
本発明は、温度に関わらず一定の利得を得るために必要な電圧を半導体に印加できるようにすることを目的とする。 An object of the present invention is to make it possible to apply a voltage necessary for obtaining a constant gain to a semiconductor regardless of temperature.
本発明の温度補償回路は、
抵抗素子と、温度が上がるほど抵抗値が小さくなる負特性の抵抗体と、温度が上がるほど抵抗値が大きくなる正特性の抵抗体と、電源に接続される電源端子と、温度の変化に伴って利得が変化する半導体に電圧を印加するための電圧端子とを備え、
前記抵抗素子と前記負特性の抵抗体とが直列に接続され、
前記抵抗素子の端部のうち前記負特性の抵抗体に接続されていない側の端部が前記電源端子に接続され、
前記負特性の抵抗体の端部のうち前記抵抗素子に接続されていない側の端部が接地され、
前記電圧端子が前記抵抗素子と前記負特性の抵抗体との接続部に接続され、
前記正特性の抵抗体が前記負特性の抵抗体に並列に接続される。
The temperature compensation circuit of the present invention is
Resistive element, negative characteristic resistor whose resistance value decreases as temperature rises, positive characteristic resistor whose resistance value increases as temperature rises, power supply terminal connected to power supply, and as temperature changes And a voltage terminal for applying a voltage to a semiconductor whose gain changes.
The resistor element and the negative characteristic resistor are connected in series,
Of the end portions of the resistance element, the end portion on the side not connected to the negative characteristic resistor is connected to the power supply terminal,
Of the end portions of the negative characteristic resistor, the end portion on the side not connected to the resistance element is grounded,
The voltage terminal is connected to a connection portion between the resistance element and the negative characteristic resistor,
The positive resistor is connected in parallel to the negative resistor.
本発明によれば、温度に関わらず一定の利得を得るために必要な電圧を半導体に印加することができる。 According to the present invention, a voltage necessary for obtaining a constant gain can be applied to a semiconductor regardless of temperature.
実施の形態１．
温度に関わらず一定の利得を得るために必要な電圧を半導体（例えば、ＦＥＴ）に印加する形態について説明する。
A mode in which a voltage necessary for obtaining a constant gain regardless of temperature is applied to a semiconductor (for example, an FET) will be described.
図１は、実施の形態１におけるマイクロ波機器９および温度補償回路６の構成を示す図である。
実施の形態１におけるマイクロ波機器９および温度補償回路６の構成について、図１に基づいて説明する。
FIG. 1 is a diagram showing the configuration of the
The configuration of the
マイクロ波機器９（電波機器、電波処理装置の一例）はマイクロ波を扱う機器であり、マイクロ波を増幅する増幅器、および、マイクロ波を受信する受信機はマイクロ波機器９の一例である。
マイクロ波機器９は、電源７、温度補償回路６およびＦＥＴ８などを備える。マイクロ波機器９が備えるその他の構成については図示を省略する。
The microwave device 9 (an example of a radio wave device or a radio wave processing device) is a device that handles microwaves, and an amplifier that amplifies the microwave and a receiver that receives the microwaves are examples of the
The
ＦＥＴ８（半導体素子の一例）は、マイクロ波を増幅するために用いられる電界効果トランジスタである。但し、ＦＥＴ８は他の半導体素子（例えば、可変減衰器）に置き換えても構わない。
ＦＥＴ８の利得は、低温から常温（例えば、−２０度から２５度）までは緩やかに低下し、常温から高温（例えば、２５度から６０度）までは急峻に低下する。つまり、ＦＥＴ８の利得は非直線的な温度特性を有する（図２の（ａ）参照）。以下、温度に対する利得の特性を利得温度特性という。
ＦＥＴ８の利得を一定に保つためには、ＦＥＴ８のゲート端子に印加する電圧を低温から常温までは緩やかに上昇させ、常温から高温までは急峻に上昇させる必要がある。即ち、非直線的な温度特性で変化させた電圧をＦＥＴ８のゲート端子に印加する必要がある（図２の（ｂ）参照）。以下、ＦＥＴ８のゲート端子に印加する電圧をバイアス電圧（または制御電圧）とし、このバイアス電圧を「Ｖｃ」と記す。また、温度に対する電圧の特性を電圧温度特性という。
図２は、実施の形態１におけるＦＥＴ８の非直線的な利得温度特性を示すグラフ（ａ）および目標とする非直線的な電圧温度特性を示すグラフ（ｂ）である。
The FET 8 (an example of a semiconductor element) is a field effect transistor used for amplifying microwaves. However, the FET 8 may be replaced with another semiconductor element (for example, a variable attenuator).
The gain of the
In order to keep the gain of the
FIG. 2 is a graph (a) showing the non-linear gain-temperature characteristic of the
温度補償回路６は、非直線的な温度特性で変化させたバイアス電圧をＦＥＴ８のゲート端子に印加することによって、ＦＥＴ８の利得を温度に関わらず一定に保つための回路である。
温度補償回路６は、抵抗素子１と、ポジスター２と、複数のダイオード３と、電源端子４と、バイアス端子５とを備える。「ポジスター」は登録商標である（以下同様）。
抵抗素子１は、抵抗値が可変でない抵抗素子、つまり、固定の抵抗値を有する抵抗素子である。
ポジスター２（正特性の抵抗体の一例）は、正特性のサーミスタであり、（周囲の）温度が高くなるほど抵抗値が大きくなる温度特性を有する。以下、温度に対する抵抗値の特性を抵抗温度特性という。
複数のダイオード３（負特性の抵抗体の一例）は、（周囲の）温度が高くなるほど抵抗値が小さくなる抵抗温度特性を有する。複数のダイオード３は縦続に接続している。但し、ダイオード３は１つであっても構わない。
電源端子４は、抵抗素子１の一端を負の電源７に接続するための端子である。
バイアス端子５（電圧端子の一例）は、ＦＥＴ８のゲート端子にバイアス電圧を印加するための端子である。
The
The
The
The positive star 2 (an example of a positive resistance element) is a positive temperature coefficient thermistor and has a temperature characteristic in which the resistance value increases as the (ambient) temperature increases. Hereinafter, the resistance value characteristic with respect to temperature is referred to as resistance temperature characteristic.
The plurality of diodes 3 (an example of a negative-characteristic resistor) have resistance-temperature characteristics in which the resistance value decreases as the (ambient) temperature increases. The plurality of
The
The bias terminal 5 (an example of a voltage terminal) is a terminal for applying a bias voltage to the gate terminal of the
抵抗素子１の一端は電源端子４に接続し、抵抗素子１の他端はポジスター２の一端および複数のダイオード３の一端に接続している。
また、抵抗素子１は複数のダイオード３と直列に接続している。
One end of the
The
ポジスター２の一端は抵抗素子１に接続し、ポジスター２の他端は接地している。
また、ポジスター２は複数のダイオード３と並列に接続している。
One end of the
The
複数のダイオード３の一端は抵抗素子１に接続し、複数のダイオード３の他端は接地している。
つまり、複数のダイオード３は抵抗素子１と直列に接続している。また、複数のダイオード３はポジスター２と並列に接続している。
One end of the plurality of
That is, the plurality of
そして、抵抗素子１とポジスター２との接続部、つまり、抵抗素子１と複数のダイオード３との接続部はバイアス端子５に接続している。
A connection portion between the
ポジスター２と複数のダイオード３とを並列に接続した回路部分において、ポジスター２の抵抗値は温度が高くなるほど大きくなり、複数のダイオード３の抵抗値は温度が高くなるほど小さくなる。
低温のときには、ポジスター２の抵抗値が複数のダイオード３の抵抗値に比べて十分に小さいため並列の回路部分においてポジスター２が支配的な要素になり、並列の回路部分は簡易的にポジスター２だけで表すことができる（図３の（ａ）参照）。
高温のときには、複数のダイオード３の抵抗値がポジスター２の抵抗値に比べて十分に小さいため並列の回路部分において複数のダイオード３が支配的な要素になり、並列の回路部分は簡易的に複数のダイオード３だけで表すことができる（図３の（ｂ）参照）。
図３は、実施の形態１における温度補償回路６を簡易的に表した図である。
In a circuit portion in which the
When the temperature is low, the resistance value of the
When the temperature is high, the resistance values of the plurality of
FIG. 3 is a diagram simply illustrating the
図４は、実施の形態１における温度補償回路６の非直線的な電圧温度特性を示すグラフである。
図４において、実線は、温度補償回路６がＦＥＴ８に印加するバイアス電圧の温度特性（電圧温度特性）を示す。また、破線および点線は、ポジスター２および複数のダイオード３を交換した場合の温度補償回路６の電圧温度特性を示す。
FIG. 4 is a graph showing a non-linear voltage-temperature characteristic of the
In FIG. 4, the solid line indicates the temperature characteristic (voltage temperature characteristic) of the bias voltage applied to the
図４の実線で示すように、温度補償回路６がＦＥＴ８に印加するバイアス電圧は温度が上がるにつれて０Ｖ（ボルト）に近づく。
但し、低温から常温までのバイアス電圧は複数のダイオード３の抵抗温度特性よりもポジスター２の抵抗温度特性に大きく依存するため、バイアス電圧の変化は常温から高温までのバイアス電圧の変化に比べて緩やかになる。
また、常温から高温までのバイアス電圧はポジスター２の抵抗温度特性よりも複数のダイオード３の抵抗温度特性に大きく依存するため、バイアス電圧の変化は低温から常温までのバイアス電圧の変化に比べて急峻になる。
As indicated by the solid line in FIG. 4, the bias voltage applied to the
However, since the bias voltage from the low temperature to the normal temperature is more dependent on the resistance temperature characteristic of the
Also, since the bias voltage from room temperature to high temperature depends more on the resistance temperature characteristics of the plurality of
低温から常温までの温度補償回路６の電圧温度特性を調整したい場合、ポジスター２を交換するとよい。
温度変化に対する抵抗値の変化が大きい抵抗温度特性を有するポジスター２を用いることにより、低温から常温までのバイアス電圧の変化を緩やかにすることができる（図４の破線参照）。
温度変化に対する抵抗値の変化が小さい抵抗温度特性を有するポジスター２を用いることにより、低温から常温までのバイアス電圧の変化を急峻にすることができる（図４の点線を参照）。
When the voltage temperature characteristic of the
By using the
By using the
常温から高温までの温度補償回路６の電圧温度特性を調整したい場合、ダイオード３の数を変えるとよい。
ダイオード３の数を増やすことにより、常温から高温までのバイアス電圧の変化を急峻にすることができる（図４の点線参照）。
ダイオード３の数を減らすことにより、常温から高温までのバイアス電圧の変化を緩やかにすることができる（図４の破線参照）。
In order to adjust the voltage temperature characteristic of the
By increasing the number of
By reducing the number of
以上のように、ポジスター２の抵抗温度特性およびダイオード３の数を適宜に選択することにより、温度に関わらず一定の利得を得るために必要なバイアス電圧をＦＥＴ８に印加する温度補償回路６を構成することができる。
As described above, the
図５は、実施の形態１における温度補償回路６の電圧温度特性と目標とする電圧温度特性と従来の電圧温度特性とを比較したグラフである。
図５において、実線は実施の形態１における温度補償回路６の電圧温度特性を示し、破線は従来の温度補償回路の電圧温度特性を示す。
また、黒丸を結んだ点線は目標とする電圧温度特性、つまり、ＦＥＴ８のゲート端子に印加したいバイアス電圧の温度特性を示す。
FIG. 5 is a graph comparing the voltage temperature characteristics, the target voltage temperature characteristics, and the conventional voltage temperature characteristics of the
In FIG. 5, the solid line shows the voltage-temperature characteristic of the
A dotted line connecting the black circles indicates a target voltage temperature characteristic, that is, a temperature characteristic of a bias voltage to be applied to the gate terminal of the
図２で説明したようにＦＥＴ８の利得は低温から常温までは緩やかに低下し、常温から高温までは急峻に低下する。したがって、ＦＥＴ８の利得を一定に保つためには、ＦＥＴ８のゲート端子に印加するバイアス電圧を低温から常温までは緩やかに上昇させ、常温から高温までは急峻に上昇させる必要がある。言い換えると、低温と常温とのバイアス電圧の差が小さく、常温と高温とのバイアス電圧の差が大きくなるような電圧温度特性が必要である。つまり、目標とする電圧温度特性（図５の点線）は非直線的である。
As described with reference to FIG. 2, the gain of the
しかし、従来の温度補償回路は抵抗素子１と負特性のサーミスタとを直列に接続した回路であるため、バイアス電圧（図５の破線）は低温から高温まで直線的に上昇する。
したがって、従来の温度補償回路は低温時および高温時に目標のバイアス電圧を得ることができない。
However, since the conventional temperature compensation circuit is a circuit in which the
Therefore, the conventional temperature compensation circuit cannot obtain a target bias voltage at a low temperature and a high temperature.
一方、実施の形態１における温度補償回路６において、バイアス電圧（図５の実線）は図４で説明したように低温から常温まで緩やかに上昇し、常温から高温まで急峻に上昇する。
したがって、実施の形態１における温度補償回路６は低温から高温まで目標の電圧値に近いバイアス電圧を得ることができる。
On the other hand, in the
Therefore, the
図６は、実施の形態１におけるマイクロ波機器９の利得温度特性と従来の利得温度特性とを比較したグラフである。
図６において、実線は実施の形態１におけるマイクロ波機器９の利得温度特性を示し、破線は従来のマイクロ波機器の利得温度特性を示す。
FIG. 6 is a graph comparing gain temperature characteristics of the
In FIG. 6, a solid line shows the gain temperature characteristic of the
図５で説明したように従来の温度補償回路は低温時および高温時に目標のバイアス電圧を得られないため、従来の温度補償回路を適用したマイクロ波機器は低温から高温まで一定の利得を得ることができない（図６の破線参照）。
一方、実施の形態１における温度補償回路６は低温から高温まで目標の電圧値に近いバイアス電圧を得られるため、実施の形態１における温度補償回路６を適用したマイクロ波機器９は低温から高温まで一定の利得を得ることができる（図６の実線参照）。
As described with reference to FIG. 5, the conventional temperature compensation circuit cannot obtain a target bias voltage at a low temperature and a high temperature. Therefore, a microwave device to which the conventional temperature compensation circuit is applied obtains a constant gain from a low temperature to a high temperature. Cannot be performed (see the broken line in FIG. 6).
On the other hand, since the
図７は、実施の形態１におけるマイクロ波機器９および温度補償回路６の別例を示す構成図である。
図７に示すように、温度補償回路６は、複数のダイオード３の代わりにサーミスタ１０を備えても構わない。
サーミスタ１０（負特性の抵抗体の一例）は、複数のダイオード３と同様に、（周囲の）温度が高くなるほど抵抗値が低くなる抵抗温度特性を有する。
但し、温度補償回路６は、複数のダイオード３またはサーミスタ１０の代わりに、その他の負特性の抵抗体を備えても構わない。
FIG. 7 is a configuration diagram showing another example of the
As shown in FIG. 7, the
The thermistor 10 (an example of a negative-characteristic resistor) has a resistance-temperature characteristic in which, as with the plurality of
However, the
図８は、実施の形態１における温度補償回路６を適用した増幅器の一例を示す図である。
図８の（ａ）に示すように、温度補償回路６は、複数の単位増幅器１２を縦続に接続した増幅器１１ａ（マイクロ波機器９の一例）に適用することができる。増幅器１１ａに適用される温度補償回路６は、単位増幅器１２を構成するＦＥＴのゲート端子に印加するバイアス電圧を制御する。
図８の（ｂ）に示すように、温度補償回路６は、単位増幅器１２と可変減衰器１５とを縦続に接続した増幅器１１ｂ（マイクロ波機器９の一例）に適用することができる。増幅器１１ｂに適用される温度補償回路６は、可変減衰器１５に印加するバイアス電圧を制御する。
温度補償回路６を適用した増幅器１１ａ・１１ｂは、入力端子１３から入力されるマイクロ波の信号を温度に関わらずほぼ一定のレベルの信号に増幅し、ほぼ一定のレベルの信号を出力端子１４から出力することができる。
FIG. 8 is a diagram illustrating an example of an amplifier to which the
As shown in FIG. 8A, the
As shown in FIG. 8B, the
The amplifiers 11a and 11b to which the
実施の形態１により、非直線的な電圧温度特性を有する温度補償回路６を実現することができる。この温度補償回路６は、低温から常温まで温度変化に対する変化が小さく、常温から高温まで温度変化に対する変化が大きいバイアス電圧を得る。
また、温度補償回路６によって得られるバイアス電圧を半導体（例えば、ＦＥＴ８）に印加することにより、温度に関わらず一定の利得が得られるマイクロ波機器９（例えば、増幅器）を実現することができる。
According to the first embodiment, the
In addition, by applying a bias voltage obtained by the
実施の形態２．
温度補償回路６の電圧温度特性を調整するための形態について説明する。
以下、実施の形態１と異なる事項について主に説明する。説明を省略する事項については実施の形態１と同様である。
An embodiment for adjusting the voltage temperature characteristic of the
Hereinafter, items different from the first embodiment will be mainly described. Matters whose description is omitted are the same as those in the first embodiment.
図９は、実施の形態２におけるマイクロ波機器９および温度補償回路６の構成を示す図である。
図９に示すマイクロ波機器９は、以下のような温度補償回路６を備える。
温度補償回路６は、実施の形態１（図１参照）で説明した構成に加えて、抵抗素子１に並列に接続されたポジスター２１（感温抵抗体の一例）を備える。「ポジスター」は登録商標である（以下同様）。
抵抗素子１とポジスター２１との合成抵抗値は、ポジスター２１を並列に接続しない場合の抵抗素子１の抵抗値に比べて、温度変化に対する変化が大きい。つまり、抵抗素子１とポジスター２１との合成抵抗値は温度が上がるほど大きくなる。
FIG. 9 is a diagram showing the configuration of the
A
The
The combined resistance value of the
ポジスター２１は温度の変化に伴って抵抗値が変化する感温抵抗体の一例であり、ポジスター２１以外の感温抵抗体を抵抗素子１に並列に接続しても構わない。
例えば、温度が上がるほど抵抗値が小さくなる負特性のサーミスタまたは複数のダイオードを抵抗素子１に並列に接続しても構わない。
The
For example, a thermistor having a negative characteristic whose resistance value decreases as the temperature rises or a plurality of diodes may be connected to the
図１０は、実施の形態２における温度補償回路６を簡易的に表した図である。
図１０において、（ａ）は低温のときの温度補償回路６を簡易的に示し、（ｂ）は高温のときの温度補償回路６を簡易的に示している。
低温のときにはポジスター２と複数のダイオード３とを並列に接続した回路部分においてポジスター２が支配的になるため、温度補償回路６は簡易的に図１０の（ａ）のように表すことができる。
また、高温のときには複数のダイオード３が支配的になるため、温度補償回路６は簡易的に図１０の（ｂ）のように表すことができる。
FIG. 10 is a diagram simply showing the
10, (a) simply shows the
When the temperature is low, the
Further, since the plurality of
図１１は、実施の形態２における温度補償回路６の電圧温度特性を示すグラフである。
図１１において、実線は、実施の形態２における温度補償回路６の電圧温度特性、つまり、抵抗素子１にポジスター２１を並列に接続した場合の電圧温度特性を示す。
また、破線は抵抗素子１にポジスター２１を並列に接続しない場合の電圧温度特性を示し、点線は抵抗素子１に負特性のサーミスタを並列に接続した場合の電圧温度特性を示す。
FIG. 11 is a graph showing the voltage-temperature characteristics of the
In FIG. 11, the solid line indicates the voltage-temperature characteristic of the
A broken line indicates a voltage-temperature characteristic when the
実施の形態２の温度補償回路６において抵抗素子１とポジスター２１との合成抵抗値は温度が上がるほど大きくなるため、低温から常温までのバイアス電圧（図１１の実線）の傾きは、抵抗素子１にポジスター２１を並列に接続しない場合（図１１の破線）に比べて大きい。そして、常温から高温までのバイアス電圧（図１１の実線）の傾きは、抵抗素子１にポジスター２１を並列に接続しない場合（図１１の破線）に比べて大きい。
In the
また、抵抗素子１に負特性のサーミスタを並列に接続した場合の抵抗素子１と負特性のサーミスタとの合成抵抗値は温度が上がるほど小さくなるため、バイアス電圧（図１１の点線）の傾きは、抵抗素子１にポジスター２１を並列に接続しない場合（図１１の破線）に比べて小さい。
Further, since the combined resistance value of the
実施の形態２により、温度補償回路６の電圧温度特性を微調整することができ、温度に関わらずほぼ一定の利得が得られるマイクロ波機器９（例えば、増幅器）を実現することができる。
また、ポジスター２の抵抗温度特性およびダイオード３の数を選択しなくても、温度補償回路６の電圧温度特性を調整することができる。つまり、多数の種類のポジスター２を用意する必要も、多数のダイオード３を用意する必要もないため、温度補償回路６の電圧温度特性の調整を安価に行うことができる。
According to the second embodiment, it is possible to finely adjust the voltage-temperature characteristic of the
Further, the voltage temperature characteristic of the
実施の形態３．
温度補償回路６の電圧温度特性を調整するための形態について説明する。
以下、実施の形態１と異なる事項について主に説明する。説明を省略する事項については実施の形態１と同様である。
An embodiment for adjusting the voltage temperature characteristic of the
Hereinafter, items different from the first embodiment will be mainly described. Matters whose description is omitted are the same as those in the first embodiment.
図１２は、実施の形態３におけるマイクロ波機器９および温度補償回路６の構成を示す図である。
図１２に示すマイクロ波機器９は、以下のような温度補償回路６を備える。
温度補償回路６は、実施の形態１（図１参照）で説明した構成に加えて、ポジスター２に並列に接続された抵抗素子２２を備える。
ポジスター２と抵抗素子２２との合成抵抗値は温度が上がるほど大きくなる。
FIG. 12 is a diagram showing the configuration of the
A
The
The combined resistance value of the
図１３は、実施の形態３における温度補償回路６を簡易的に表した図である。
図１３において、（ａ）は低温のときの温度補償回路６を簡易的に示し、（ｂ）は高温のときの温度補償回路６を簡易的に示している。
低温のときにはポジスター２と複数のダイオード３とを並列に接続した回路部分においてポジスター２が支配的になるため、温度補償回路６は簡易的に図１３の（ａ）のように表すことができる。
高温のときには複数のダイオード３が支配的になるため、温度補償回路６は簡易的に図１３の（ｂ）のように表すことができる。
FIG. 13 is a diagram simply illustrating the
In FIG. 13, (a) simply shows the
When the temperature is low, since the
Since the plurality of
図１４は、実施の形態３における温度補償回路６の電圧温度特性を示すグラフである。
図１４において、実線は、実施の形態３における温度補償回路６の電圧温度特性、つまり、ポジスター２に抵抗素子２２を並列に接続した場合の電圧温度特性を示す。
また、破線は、ポジスター２に抵抗素子２２を並列に接続しない場合の電圧温度特性を示す。
FIG. 14 is a graph showing voltage temperature characteristics of the
In FIG. 14, the solid line indicates the voltage-temperature characteristic of the
A broken line indicates a voltage-temperature characteristic when the
低温の場合、温度補償回路６はポジスター２に抵抗素子２２を並列に接続した回路で表すことができる（図１３の（ａ）参照）。
また、ポジスター２と抵抗素子２２との合成抵抗値は、抵抗素子２２を並列に接続しない場合のポジスター２の抵抗値に比べて温度変化に対する変化が小さい。
そして、低温から常温までのバイアス電圧（図１４の実線）の傾きは、ポジスター２に抵抗素子２２を並列に接続しない場合（図１４の破線）に比べて大きい。
When the temperature is low, the
Further, the combined resistance value of the
The slope of the bias voltage from the low temperature to the normal temperature (solid line in FIG. 14) is larger than that in the case where the
高温の場合、温度補償回路６は複数のダイオード３に抵抗素子２２を並列に接続した回路で表すことができる（図１３の（ｂ）参照）。
また、複数のダイオード３と抵抗素子２２との合成抵抗値は、抵抗素子２２を並列に接続しない場合の複数のダイオード３の抵抗値に比べて温度変化に対する変化が小さい。
そして、常温から高温までのバイアス電圧（図１４の実線）の傾きは、ポジスター２に抵抗素子２２を並列に接続しない場合（図１４の破線）に比べて小さい。
In the case of a high temperature, the
Further, the combined resistance value of the plurality of
The slope of the bias voltage from normal temperature to high temperature (solid line in FIG. 14) is smaller than that when the
実施の形態３により、温度補償回路６の電圧温度特性を微調整することができ、温度に関わらずほぼ一定の利得が得られるマイクロ波機器９（例えば、増幅器）を実現することができる。
また、ポジスター２の抵抗温度特性およびダイオード３の数を選択しなくても、温度補償回路６の電圧温度特性を調整することができる。つまり、多数の種類のポジスター２を用意する必要も、多数のダイオード３を用意する必要もないため、温度補償回路６の電圧温度特性の調整を安価に行うことができる。
According to the third embodiment, it is possible to finely adjust the voltage-temperature characteristic of the
Further, the voltage temperature characteristic of the
実施の形態４．
温度補償回路６の電圧温度特性を調整するための形態について説明する。
以下、実施の形態１と異なる事項について主に説明する。説明を省略する事項については実施の形態１と同様である。
An embodiment for adjusting the voltage temperature characteristic of the
Hereinafter, items different from the first embodiment will be mainly described. Matters whose description is omitted are the same as those in the first embodiment.
図１５は、実施の形態４におけるマイクロ波機器９および温度補償回路６の構成を示す図である。
図１５に示すマイクロ波機器９は、以下のような温度補償回路６を備える。
温度補償回路６は、実施の形態１（図１参照）で説明した構成に加えて、複数のダイオード３のうちの一つに並列に接続された抵抗素子２３を備える。但し、抵抗素子２３は二つ以上のダイオード３に並列に接続しても構わない。
複数のダイオード３と抵抗素子２３との合成抵抗値は、抵抗素子２３を接続しない場合の複数のダイオード３の抵抗値に比べて温度変化に対する変化が小さい。
FIG. 15 is a diagram showing a configuration of the
A
The
The combined resistance value of the plurality of
図１６は、実施の形態４における温度補償回路６を簡易的に表した図である。
図１６において、（ａ）は低温のときの温度補償回路６を簡易的に示し、（ｂ）は高温のときの温度補償回路６を簡易的に示している。
低温のときにはポジスター２と複数のダイオード３とを並列に接続した回路部分においてポジスター２が支配的になるため、温度補償回路６は簡易的に図１３の（ａ）のように表すことができる。
高温のときには複数のダイオード３が支配的になるため、温度補償回路６は簡易的に図１６の（ｂ）のように表すことができる。
FIG. 16 is a diagram simply showing the
In FIG. 16, (a) simply shows the
When the temperature is low, since the
Since the plurality of
図１７は、実施の形態４における温度補償回路６の電圧温度特性を示すグラフである。
図１７において、実線は、実施の形態４における温度補償回路６の電圧温度特性、つまり、一つのダイオード３に抵抗素子２３を並列に接続した場合の電圧温度特性を示す。
また、破線は、いずれのダイオード３にも抵抗素子２３を並列に接続しない場合の電圧温度特性を示す。
FIG. 17 is a graph showing the voltage-temperature characteristics of the
In FIG. 17, the solid line shows the voltage temperature characteristic of the
A broken line indicates a voltage-temperature characteristic when the
低温の場合、温度補償回路６においてポジスター２と複数のダイオード３と抵抗素子２３との回路部分は簡易的にポジスター２だけで表すことができる（図１６の（ａ）参照）。
そのため、低温から常温までのバイアス電圧（図１７の実線）の傾きは、一つのダイオード３に抵抗素子２３を並列に接続しない場合（図１７の破線）とほぼ同じである。
In the case of a low temperature, the circuit portion of the
Therefore, the slope of the bias voltage from the low temperature to the normal temperature (solid line in FIG. 17) is almost the same as when the
高温の場合、温度補償回路６においてポジスター２と複数のダイオード３と抵抗素子２３との回路部分は簡易的に複数のダイオード３と抵抗素子２３とで表すことができる（図１６の（ｂ）参照）。
また、複数のダイオード３と抵抗素子２３との合成抵抗値は、抵抗素子２３を接続しない場合の複数のダイオード３の抵抗値に比べて温度に対する変化が小さい。
そのため、常温から高温までのバイアス電圧（図１７の実線）の傾きは、一つ（または二つ以上）のダイオード３に抵抗素子２３を並列に接続しない場合（図１７の破線）に比べて小さい。
In the case of a high temperature, the circuit portion of the
Further, the combined resistance value of the plurality of
Therefore, the slope of the bias voltage from the normal temperature to the high temperature (solid line in FIG. 17) is smaller than when the
実施の形態４により、温度補償回路６の常温から高温までの電圧温度特性を微調整することができ、特に常温から高温までほぼ一定の利得が得られるマイクロ波機器９（例えば、増幅器）を実現することができる。
実施の形態４において、抵抗素子２３は二つ以上のダイオード３に並列に接続しても構わない。この場合、一つのダイオード３に抵抗素子２３を並列に接続するよりも、常温から高温までの温度変化に対するバイアス電圧の変化を小さくすることができる。
According to the fourth embodiment, a microwave device 9 (for example, an amplifier) that can finely adjust the voltage-temperature characteristic from the normal temperature to the high temperature of the
In the fourth embodiment, the
各実施の形態は、マイクロ波機器９および温度補償回路６の形態の一例である。
つまり、マイクロ波機器９および温度補償回路６は、各実施の形態で説明した機能または構成の一部を備えなくても構わない。
また、マイクロ波機器９および温度補償回路６は、各実施の形態で説明していない機能または構成を備えても構わない。
さらに、各実施の形態は、矛盾が生じない範囲で一部または全てを組み合わせても構わない。例えば、実施の形態２で説明した温度補償回路６（図９参照）が、実施の形態３で説明した抵抗素子２２（図１２参照）または実施の形態４で説明した抵抗素子２３（図１５参照）を備えても構わない。
Each embodiment is an example of the form of the
That is, the
Further, the
Furthermore, some or all of the embodiments may be combined as long as no contradiction occurs. For example, the temperature compensation circuit 6 (see FIG. 9) described in the second embodiment is replaced with the resistance element 22 (see FIG. 12) described in the third embodiment or the
１ 抵抗素子、２ ポジスター、３ ダイオード、４ 電源端子、５ バイアス端子、６ 温度補償回路、７ 電源、８ ＦＥＴ、９ マイクロ波機器、１０ サーミスタ、１１ａ，１１ｂ 増幅器、１２ 単位増幅器、１３ 入力端子、１４ 出力端子、１５ 可変減衰器、２１ ポジスター、２２ 抵抗素子、２３ 抵抗素子。 1 resistance element, 2 positive star, 3 diode, 4 power supply terminal, 5 bias terminal, 6 temperature compensation circuit, 7 power supply, 8 FET, 9 microwave device, 10 thermistor, 11a, 11b amplifier, 12 unit amplifier, 13 input terminal, 14 output terminals, 15 variable attenuators, 21 positive stars, 22 resistive elements, 23 resistive elements.
Claims (6)
前記抵抗素子と前記負特性の抵抗体とが直列に接続され、
前記抵抗素子の端部のうち前記負特性の抵抗体に接続されていない側の端部が前記電源端子に接続され、
前記負特性の抵抗体の端部のうち前記抵抗素子に接続されていない側の端部が接地され、
前記電圧端子が前記抵抗素子と前記負特性の抵抗体との接続部に接続され、
前記正特性のサーミスタが前記負特性の抵抗体に並列に接続され、
前記負特性の抵抗体が、縦続に接続した複数のダイオードである
ことを特徴とする温度補償回路。 Resistive element, negative characteristic resistor whose resistance value decreases as temperature rises, positive temperature coefficient thermistor whose resistance value increases as temperature rises , power supply terminal connected to power supply, and changes in temperature A voltage terminal for applying a voltage to the semiconductor, the gain of which changes along with,
The resistor element and the negative characteristic resistor are connected in series,
Of the end portions of the resistance element, the end portion on the side not connected to the negative characteristic resistor is connected to the power supply terminal,
Of the end portions of the negative characteristic resistor, the end portion on the side not connected to the resistance element is grounded,
The voltage terminal is connected to a connection portion between the resistance element and the negative characteristic resistor,
The positive temperature coefficient thermistor is connected in parallel to the negative resistance element ;
The temperature compensation circuit, wherein the negative characteristic resistors are a plurality of diodes connected in cascade .
前記複数のダイオードのうちの少なくとも一つのダイオードに並列に接続された第二の抵抗素子を備えたことを特徴とする請求項１記載の温度補償回路。 A first resistive element as the resistive element;
Temperature compensation circuit according to claim 1, further comprising a second resistive element connected in parallel to at least one diode of the plurality of diodes.
前記抵抗素子と前記負特性のサーミスタとが直列に接続され、
前記抵抗素子の端部のうち前記負特性のサーミスタに接続されていない側の端部が前記電源端子に接続され、
前記負特性のサーミスタの端部のうち前記抵抗素子に接続されていない側の端部が接地され、
前記電圧端子が前記抵抗素子と前記負特性のサーミスタとの接続部に接続され、
前記正特性のサーミスタが前記負特性のサーミスタに並列に接続された
ことを特徴とする温度補償回路。 A resistive element, a thermistor having a negative characteristic as the resistance value decreases the temperature increases, the thermistor of the positive characteristic resistance as the temperature rises is increased, a power supply terminal connected to the power supply, with changes in temperature And a voltage terminal for applying a voltage to a semiconductor whose gain changes.
The resistance element and the negative thermistor are connected in series,
Of the end portions of the resistance element, the end portion on the side not connected to the thermistor having the negative characteristics is connected to the power supply terminal,
The end of the negative characteristic thermistor that is not connected to the resistance element is grounded,
The voltage terminal is connected to a connection portion between the resistance element and the thermistor having the negative characteristic,
A temperature compensation circuit, wherein the thermistor having the positive characteristic is connected in parallel to the thermistor having the negative characteristic.
前記感温抵抗体が前記抵抗素子に並列に接続されたことを特徴とする請求項１から請求項３のいずれかに記載の温度補償回路。 With a temperature sensitive resistor whose resistance value changes with temperature change,
The temperature compensation circuit according to any one of claims 1 to 3 , wherein the temperature sensitive resistor is connected in parallel to the resistance element.
前記正特性の抵抗体に並列に接続された第二の抵抗素子を備えたことを特徴とする請求項１から請求項５のいずれかに記載の温度補償回路。 A first resistive element as the resistive element;
Temperature compensation circuit according to any one of claims 1 to claim 5, characterized in that it comprises a second resistive element connected in parallel to the resistor of the PTC.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013173253A JP6292795B2 (en) | 2013-08-23 | 2013-08-23 | Temperature compensation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013173253A JP6292795B2 (en) | 2013-08-23 | 2013-08-23 | Temperature compensation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015041953A JP2015041953A (en) | 2015-03-02 |
| JP6292795B2 true JP6292795B2 (en) | 2018-03-14 |
Family
ID=52695858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013173253A Active JP6292795B2 (en) | 2013-08-23 | 2013-08-23 | Temperature compensation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6292795B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0228117U (en) * | 1988-08-12 | 1990-02-23 | ||
| JPH04252606A (en) * | 1991-01-29 | 1992-09-08 | Kokusai Electric Co Ltd | Transmission power amplifier circuit |
| JPH05199040A (en) * | 1992-01-22 | 1993-08-06 | Mitsubishi Electric Corp | Semiconductor equipment |
| TW200849784A (en) * | 2007-06-12 | 2008-12-16 | Vastview Tech Inc | DC-DC converter with temperature compensation circuit |
-
2013
- 2013-08-23 JP JP2013173253A patent/JP6292795B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015041953A (en) | 2015-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6332842B2 (en) | Electronic circuits having variable attenuators and methods of their operation | |
| KR100984481B1 (en) | High power amplifier device in wireless communication system | |
| US12007803B2 (en) | Controllable temperature coefficient bias circuit | |
| JP2021034929A (en) | Current detection circuit | |
| US20160305985A1 (en) | Current detection circuit | |
| US9755581B2 (en) | Method and system for linearizing a radio frequency power amplifier | |
| US2925559A (en) | Temperature compensated feedback transistor circuits | |
| JP6292795B2 (en) | Temperature compensation circuit | |
| US20180175828A1 (en) | Voltage variable attenuator, an integrated circuit and a method of attenuation | |
| US20170047901A1 (en) | Protection circuit for power amplifier | |
| US6472949B1 (en) | Signal attenuators | |
| JP3866006B2 (en) | amplifier | |
| JP6188539B2 (en) | Temperature compensation circuit and attenuator | |
| TWI479798B (en) | Temperature compensation circuit and electronic device with temperature compensation | |
| JP6725854B2 (en) | Amplifier circuit, receiver circuit, and semiconductor integrated circuit | |
| US9099975B2 (en) | Current divider based voltage controlled gain amplifier | |
| KR20090012078A (en) | Circuit arrangement for temperature-dependent control of load current | |
| US20120049628A1 (en) | Apparatus for charging an external capacitor | |
| US20140300419A1 (en) | Bias circuit and amplifier | |
| US20170207753A1 (en) | Power amplifier | |
| US10474180B1 (en) | Current balance circuit | |
| US12176863B2 (en) | Amplifier circuit with temperature compensation | |
| US9297840B2 (en) | Power detection circuit | |
| JP2015119304A (en) | Amplifier circuit | |
| JP5765203B2 (en) | High frequency amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180213 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6292795 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |