JP6288910B2 - Multilayer substrate, circuit board, information processing device, sensor device, and communication device - Google Patents
Multilayer substrate, circuit board, information processing device, sensor device, and communication device Download PDFInfo
- Publication number
- JP6288910B2 JP6288910B2 JP2012261215A JP2012261215A JP6288910B2 JP 6288910 B2 JP6288910 B2 JP 6288910B2 JP 2012261215 A JP2012261215 A JP 2012261215A JP 2012261215 A JP2012261215 A JP 2012261215A JP 6288910 B2 JP6288910 B2 JP 6288910B2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- hole
- signal
- gnd
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 36
- 230000010365 information processing Effects 0.000 title claims description 9
- 239000004020 conductor Substances 0.000 claims description 20
- 230000035515 penetration Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 107
- 238000003780 insertion Methods 0.000 description 51
- 230000037431 insertion Effects 0.000 description 51
- 239000007787 solid Substances 0.000 description 36
- 230000005540 biological transmission Effects 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、高周波信号を伝送する多層基板、回路基板、情報処理装置、センサー装置、および通信装置に関する。 The present invention relates to a multilayer board, a circuit board, an information processing apparatus, a sensor apparatus, and a communication apparatus that transmit a high-frequency signal.
プリント回路基板は、多層基板に表面実装部品や貫通実装部品を多数搭載している。
多層基板は、ガラス繊維に樹脂を浸透させた誘電体層と、薄い銅箔に対して必要な形状のみを残したパターンからなる導体層で形成される。
最近の多層基板では、給電や信号伝送の安定を図るため、電源やグランド(以下、GNDと略す)は、配線ではなく、ベタ(一面形成)にするのが一般的である。
A printed circuit board has a large number of surface mount components and penetration mount components mounted on a multilayer substrate.
The multilayer substrate is formed of a dielectric layer in which a resin is infiltrated into glass fibers and a conductor layer having a pattern that leaves only a necessary shape for a thin copper foil.
In recent multilayer boards, in order to stabilize power feeding and signal transmission, the power supply and ground (hereinafter abbreviated as GND) are generally solid (formed on one side) instead of wiring.
貫通実装部品のピンは、全て、スルーホールに挿入された後、スルーホールとピンをハンダ付けする。
この時、電源ピンやGNDピンでは、スルーホールがベタ形状の導体に接続されていて、ハンダ付けの際に多層基板の導体の熱容量が大きく、スルーホールの温度が十分に上がらず、ピンのハンダ付け不良が発生する課題がある。
After all the pins of the through-mounting component are inserted into the through holes, the through holes and the pins are soldered.
At this time, in the power supply pin and the GND pin, the through hole is connected to the solid conductor, and the heat capacity of the conductor of the multilayer board is large when soldering, and the temperature of the through hole does not rise sufficiently. There is a problem that improper attachment occurs.
このため、一般的な多層基板において、信号では円形状(ドリル加工後にはリング状)で設計されているスルーホールランドのアンチパッドを、電源やGNDでは放射線状のサーマルリング等を、スルーホールとベタとの間に挟んで接続することにより、熱がベタに逃げ難くし、スルーホールの温度を上げ易くしている。 For this reason, in general multi-layer boards, through-hole land antipads designed in a circular shape (ring shape after drilling) are used as signals, and radial thermal rings are used as through-holes in power supplies and GND. By sandwiching and connecting with the solid, the heat does not easily escape to the solid and the temperature of the through hole is easily increased.
しかし、この対策においても、回路規模が大きく、基板内の信号配線や電源プレーンが多い多層基板では、複数のGNDベタ層を設けたり、非GND層であっても部分的にGNDベタ形状を設けるため、ランドを放射線状にしても、接続されるベタ層の数が増えて熱容量が大きくなり、ハンダ付け不良の可能性が高まる課題がある。 However, even in this measure, a multilayer substrate having a large circuit scale and a large number of signal wirings and power planes in the substrate is provided with a plurality of GND solid layers, or even with a non-GND layer, a GND solid shape is partially provided. Therefore, even if the lands are formed in a radial shape, the number of solid layers to be connected increases, the heat capacity increases, and there is a problem that the possibility of poor soldering increases.
このため、高い接続信頼性が求められる用途では、多層基板のGNDベタの層数によらず、GNDピンを挿入するスルーホールに接続されるGNDベタの層数に上限を設ける場合がある。 For this reason, in applications where high connection reliability is required, an upper limit may be set on the number of GND solid layers connected to the through hole into which the GND pin is inserted, regardless of the number of GND solid layers of the multilayer board.
このような、多層基板に信号ピンとGNDピンが複数あるコネクタ部品を実装する場合、複数あるGNDピンがそれぞれどの層のGNDに接続されるかが、ランダムに設定される。
なお、前記背景技術に関連する先行技術文献として、下記特許文献がある。
When such a connector component having a plurality of signal pins and GND pins is mounted on a multilayer board, it is randomly set to which layer GND each of the plurality of GND pins is connected.
The following patent documents are given as prior art documents related to the background art.
従来の多層基板は以上のように構成されているので、GNDピンを挿入するスルーホールが接続されるGNDベタの層数に上限を設けると、その位置でGNDピンが接続されないGNDベタが発生する。
GNDピンが信号ピンと隣接している場合、信号ピンが接続されている信号配線の基準となっているGNDベタが、信号ピンに隣接するGNDピンと接続されない場合が生じる。
Since the conventional multilayer substrate is configured as described above, if an upper limit is set for the number of layers of the GND plane to which the through hole for inserting the GND pin is connected, a GND plane in which the GND pin is not connected is generated at that position. .
When the GND pin is adjacent to the signal pin, there is a case where the GND solid which is the reference of the signal wiring to which the signal pin is connected is not connected to the GND pin adjacent to the signal pin.
この場合、信号電流に対向してGNDを流れる帰還電流の経路が不連続となる。
あるいは、別のGNDスルーホールと別のGNDベタ層を経由して、帰還電流の経路が遠回りになり、高周波信号の伝送が困難になる課題がある。
In this case, the path of the feedback current flowing through the GND facing the signal current is discontinuous.
Alternatively, there is a problem that it becomes difficult to transmit a high-frequency signal because the path of the feedback current becomes a detour through another GND through hole and another GND solid layer.
また、差動信号の場合は、正相信号ピンと逆相信号ピンとその周辺のGNDピンがあるが、正相信号に対する帰還電流経路と逆相信号に対する帰還電流経路が非対象になり、差動信号の一部がモード変換され、コモンノイズが発生する。
あるいは、逆に、コモンノイズの一部が差動に変換され、本来コモンノイズに対して高い耐性を持つ差動信号であっても、コモンノイズによる差動信号の劣化が生じる課題がある。
In the case of a differential signal, there are a positive phase signal pin, a negative phase signal pin, and a GND pin in the vicinity thereof, but the feedback current path for the positive phase signal and the feedback current path for the negative phase signal are not targeted. Part of the signal is mode-converted and common noise is generated.
Or, conversely, even if a part of the common noise is converted into differential and the differential signal is inherently highly resistant to the common noise, there is a problem that the differential signal is deteriorated due to the common noise.
本発明は以上のような課題を解消するためになされたものであり、高周波信号の伝送特性の劣化を回避する多層基板、回路基板、情報処理装置、センサー装置、および通信装置を得ることを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a multilayer board, a circuit board, an information processing apparatus, a sensor apparatus, and a communication apparatus that avoid deterioration of transmission characteristics of high-frequency signals. And
本発明の多層基板は、複数の第一のグランド用スルーホールでは、信号配線の上下面のそれぞれ直近に対向するグランドベタのいずれかに接続されている第一のグランド用スルーホールといずれにも接続されていない第一のグランド用スルーホールとが混在しており、信号用スルーホールに隣接する第一のグランド用スルーホールと該信号用スルーホールとの間に第二のグランド用スルーホールが、グランドベタおよび信号配線を含む複数の層を貫通するように形成され、かつ該第二のグランド用スルーホールが、信号配線の上下面のそれぞれ直近に対向するグランドベタに接続され、第一のグランド用スルーホールと信号用スルーホールとの間に形成された第二のグランド用スルーホールと該第一のグランド用スルーホールとが、最上層から信号配線の上面の直近に対向するグランドベタが形成された層までのうちのいずれかの層にて接続される。 The multilayer substrate of the present invention includes a plurality of first ground through-holes, and the first ground through-holes connected to any one of the ground planes that face each other on the upper and lower surfaces of the signal wiring. The first ground through hole that is not connected is mixed, and the second ground through hole is adjacent to the signal through hole adjacent to the signal through hole. The second through holes for ground are connected to the ground planes that face each of the upper and lower surfaces of the signal wiring in close proximity to each other. Whether the second ground through hole formed between the ground through hole and the signal through hole and the first ground through hole are the uppermost layer. It is connected in any of the layers of up to layer the ground solid is formed opposite the top surface nearest the signal wiring.
本発明によれば、信号用スルーホールに隣接する第一のグランド用スルーホールと該信号用スルーホールとの間に第二のグランド用スルーホールが、グランドベタおよび信号配線を含む複数の層を貫通するように形成され、かつ該第二のグランド用スルーホールが、信号配線の上下面のそれぞれ直近に対向するグランドベタに接続され、第一のグランド用スルーホールと信号用スルーホールとの間に形成された第二のグランド用スルーホールと該第一のグランド用スルーホールとが、最上層から信号配線の上面の直近に対向するグランドベタが形成された層までのうちのいずれかの層にて接続されるようにした。
信号配線と貫通ピンとの間で帰還電流の遠回りが無くなり、高周波信号の伝送特性の劣化を回避することができる効果がある。
According to the present invention, the second ground through hole between the first ground through hole adjacent to the signal through hole and the signal through hole includes a plurality of layers including the ground plane and the signal wiring. The second through hole for grounding is connected to the ground planes that face each other on the upper and lower surfaces of the signal wiring, and is between the first ground through hole and the signal through hole. Any one of the second ground through hole formed in the first ground through hole and the first ground through hole from the uppermost layer to the layer on which the ground plane facing the top surface of the signal wiring is formed. Connected with.
There is no longer a roundabout feedback current between the signal wiring and the through pin, and there is an effect that it is possible to avoid deterioration of the transmission characteristics of the high frequency signal.
実施の形態1.
図1は本発明の目的を説明するための多層基板の一例を示す導体立体図、図2は図1の各層の導体パターン図である。
図1および図2において、多層基板1は、導体12層から成り、千鳥格子配置の多ピンコネクタ(図示せず)挿入用のスルーホールのうち、2本の信号ピンとその周辺のGNDピンの合計7本のピン(図示せず)を挿入するスルーホールを含む範囲を示したものである。
Embodiment 1 FIG.
FIG. 1 is a three-dimensional conductor diagram illustrating an example of a multilayer substrate for explaining the object of the present invention, and FIG. 2 is a conductor pattern diagram of each layer of FIG.
1 and 2, the multilayer substrate 1 is composed of 12 conductor layers, and includes two signal pins and surrounding GND pins among through holes for inserting a multi-pin connector (not shown) arranged in a staggered pattern. A range including through holes into which a total of seven pins (not shown) are inserted is shown.
図1および図2において、101〜112はそれぞれ第1層から第12層である。
10は信号用スルーホールで、さらに、2本隣接した差動信号用の信号用スルーホールのうち、11が正相信号ピン挿入用スルーホール、12が逆相信号ピン挿入用スルーホールである。
20はGND用スルーホールで、さらに、5本のGND用スルーホールのうち、21〜25が左から順にならぶ個々のGNDピン挿入用スルーホールである。
1 and 2,
Reference numeral 10 denotes a signal through hole. Of the two adjacent signal through holes for differential signals, 11 is a through-hole for inserting a positive phase signal pin, and 12 is a through hole for inserting a negative phase signal pin.
30(網掛け範囲)は一面にGNDパターンが形成されたGNDベタである。
40は各層で信号用スルーホールに設けられたリング状ランド、50は同じくGND用スルーホールのリング状ランドである。
60はGNDベタ30と一体化されたGNDスルーホール用ランド、70はGNDベタ30内に設けられたリング状ランド40をGNDベタ30に接続させないためのアンチパッド、80は信号配線で、さらに、81が正相信号用配線、82が逆相信号用配線である。
Reference numeral 30 (shaded area) denotes a GND solid in which a GND pattern is formed on one surface.
Reference numeral 40 denotes a ring-shaped land provided in the signal through-hole in each layer, and reference numeral 50 denotes a ring-shaped land of the GND through-hole.
この例に示した多層基板1は、正相信号と逆相信号が差動信号ペアを成し、コネクタピンアサインは、これら2本の信号用ピンが隣接していて、この2本を囲む周囲のピンがGNDとなっている場合に対応する。
また、多層基板1の層構成は、第2層102、第4層104、第6層106、第7層107、第9層109、第11層111がGNDベタで、それ以外の層で電源配線(図示せず)や信号配線が成される。
In the multilayer substrate 1 shown in this example, the positive phase signal and the negative phase signal form a differential signal pair, and the connector pin assignment is such that these two signal pins are adjacent to each other and surround the two. This corresponds to the case where the pin is GND.
The multilayer substrate 1 has a layer configuration in which the
また、コネクタは第1層101側に実装される。
このような構成の多層基板1においては、GNDベタのある6つの層は、図示した範囲で全く同じ導体パターンとなる。
この他の層にはGNDベタが無く、導体パターンは各スルーホールに設けられたランドのみとなる。
ただし、第3層103には正(逆)相信号ピン挿入用スルーホール11,12に、それぞれ正(逆)相信号用配線81,82が接続される。
The connector is mounted on the
In the multilayer substrate 1 having such a configuration, the six layers with GND solids have the same conductor pattern within the illustrated range.
This other layer has no solid GND, and the conductor pattern is only the land provided in each through hole.
However, positive (reverse)
なお、GNDベタ30内にあるGNDスルーホール用ランド60は、前述したとおり、一般的にはサーマルリングが設けられ、ランドがリング状ではなく放射状になるが、本明細書では、図の単純化のため、リング状のままのランド形状とした。
The GND through-
この場合、信号電流はコネクタピン(図示せず)から正(逆)相信号ピン挿入用スルーホール11,12を経由し、正(逆)相信号用配線81,82に流れる。
一方、信号電流とは逆向きの帰還電流は、正(逆)相信号用配線81,82の上下面のそれぞれ直近に対向する第2層102と第4層104のGNDベタの中で、正(逆)相信号用配線81,82と直近の経路でほとんどが流れ、GNDスルーホール用ランド60を経由して、GNDピン挿入用スルーホールから、コネクタのGNDへ流れる。
In this case, the signal current flows from the connector pin (not shown) through the positive (reverse) phase signal pin insertion through
On the other hand, the feedback current in the direction opposite to the signal current is the positive current in the GND planes of the
この時、信号電流の経路とGND電流の経路が、互いに最短経路となっている。
このような場合に、コネクタピンから正(逆)相信号用配線81,82までの高周波信号の伝送特性が良好になる。
At this time, the signal current path and the GND current path are the shortest paths.
In such a case, the transmission characteristic of the high frequency signal from the connector pin to the normal (reverse)
前述したように、コネクタピンは、全て、正(逆)相信号ピン挿入用スルーホール11,12、GNDピン挿入用スルーホール21〜25に挿入された後、スルーホールとピンをハンダ付けする。
この時、GNDピンでは、GNDピン挿入用スルーホール21〜25が数多くのGNDベタに接続されていて、ハンダ付けの際に多層基板1の数多くのGNDベタの熱容量が大きく、GNDピン挿入用スルーホール21〜25の温度が十分に上がらず、GNDピンのハンダ付け不良が発生する課題がある。
このため、高い接続信頼性が求められる用途では、1本当たりのGNDピン挿入用スルーホールに接続可能なGNDベタの層数が全てのGNDベタの層数よりも少なく制限される場合がある。
As described above, after all the connector pins are inserted into the through-
At this time, in the GND pin, the GND pin insertion through
For this reason, in applications where high connection reliability is required, the number of GND solid layers that can be connected to one GND pin insertion through hole may be limited to be less than the number of all GND solid layers.
図3および図4は、GNDピン挿入用スルーホール21〜25に対して、接続可能なGNDベタの層数が3に制限される場合を示す図である。
第1層101、第3層103、第5層105、第8層108、第10層110、第12層112は、図1および図2と同じである。
3 and 4 are diagrams showing a case where the number of GND solid layers connectable to the GND pin insertion through
The
正相信号用配線81の上下面のそれぞれ直近に対向する第2層102と第4層104のGNDベタの中で、第2層102のGNDベタのみが、GNDピン挿入用スルーホール21,22に接続される。
GNDピン挿入用スルーホール23は、いずれの層にも接続されない。
このため、正相信号用配線81に対向してGNDを流れる帰還電流のうち第4層104の帰還電流は、正相信号ピン挿入用スルーホール11に近いGNDピン挿入用スルーホール21〜23に流れる経路が存在しない。
Among the GND planes of the
The GND pin insertion through
For this reason, the feedback current of the
実際の多層基板1では、全GNDベタを共通化する別の小径スルーホールが図示した範囲外に存在し、そのうち最も近い小径スルーホールを経由し、GNDピン挿入用スルーホール21〜23が接続されている他のGNDベタの層を経由し、第4層104の帰還電流はGNDピン挿入用スルーホール21〜23に流れる。
In the actual multilayer substrate 1, there are other small-diameter through-holes that share all GND solids outside the illustrated range, and through the closest small-diameter through-holes, the GND pin insertion through-
また、逆相信号用配線82に対しては、上下面のそれぞれ直近に対向する第2層102と第4層104のGNDベタの中で、第4層104のGNDベタのみが、GNDピン挿入用スルーホール24,25に接続される。
GNDピン挿入用スルーホール23は、いずれの層にも接続されない。
よって、逆相信号用配線82に対向してGNDを流れる帰還電流のうち第2層102の帰還電流は、正相信号に対する第4層の帰還電流と同じく、遠回りをする。
これらの要因により、2つの信号経路での高周波信号の伝送特性が大きく劣化する。
For the negative-
The GND pin insertion through
Therefore, the feedback current of the
Due to these factors, the transmission characteristics of high-frequency signals in the two signal paths are greatly degraded.
さらに、正相信号経路に対する周囲のGND経路と、逆相信号経路に対する周囲のGND経路が、形状的に対称になっていないため、差動信号の電気エネルギーの一部がコモンの電気エネルギーに変換され、基板ひいてはシステムに対してコモンノイズを与えることになる。
逆に図示した部分にコモンノイズが来ると、その一部が差動の電気エネルギーに変換されて差動ノイズとなり、本来コモンノイズの影響を受けない差動信号であっても、コモンノイズにより差動波形が乱れる。
このように、GNDピン挿入用スルーホール21〜25が接続可能なGNDベタの数に制限がある多層基板1では、高周波信号の伝送特性の劣化、コモンノイズの発生、差動ノイズの重畳といった悪影響が生じる。
Furthermore, since the surrounding GND path for the positive phase signal path and the surrounding GND path for the negative phase signal path are not symmetrical in shape, a part of the electric energy of the differential signal is converted into common electric energy. As a result, common noise is given to the substrate and the system.
Conversely, when common noise comes to the part shown in the figure, a part of it is converted into differential electrical energy to become differential noise, and even differential signals that are not naturally affected by common noise are different due to common noise. The dynamic waveform is disturbed.
As described above, in the multilayer substrate 1 in which the number of GND solids to which the GND pin insertion through
図5は本発明の実施の形態1による多層基板の各層の導体パターン図である。
図5において、91は小径GND用スルーホール、92は小径GND用スルーホールのリング状ランド、93はGNDベタ内の小径GNDスルーホール用ランド、95は貫通ピン部品を実装する側の表面層に設けられたGNDパターンであり、本実施の形態1では第1層101に設けられる。
FIG. 5 is a conductor pattern diagram of each layer of the multilayer substrate according to Embodiment 1 of the present invention.
In FIG. 5, 91 is a through hole for small-diameter GND, 92 is a ring-shaped land of through-hole for small-diameter GND, 93 is a land for small-diameter GND through-hole in the GND solid, and 95 is a surface layer on the side where the penetrating pin component is mounted. The provided GND pattern is provided in the
この図5は、小径GND用スルーホール91、小径GND用スルーホールのリング状ランド92、GNDベタ内の小径GNDスルーホール用ランド93、および第1層101のGNDパターン95が追加された以外は、図4と同じである。
小径GND用スルーホール91は、6つのGNDベタの全てに接続される。
ただし、小径GND用スルーホール91は、6つのGNDベタのうち、少なくとも第2層102と第4層104のGNDベタに接続されていれば良い。
また、GNDピン挿入用スルーホール21〜25と追加された小径GND用スルーホール91とが第1層101でGNDパターン95により接続される。
これらを追加することにより、信号ピン挿入用スルーホールに最も近いGND用スルーホールは、小径GND用スルーホールとなる。
FIG. 5 shows that a small-diameter GND through
The small-diameter GND through
However, the small-diameter GND through-
Further, the GND pin insertion through
By adding these, the GND through hole closest to the signal pin insertion through hole becomes a small-diameter GND through hole.
この構造とすることで、2本の正(逆)相信号用配線81,82を流れる信号電流に対向して第2層102と第4層104のGNDベタを流れる帰還電流の経路は、正(逆)相信号ピン挿入用スルーホール11,12を取り囲むGNDピン挿入用スルーホール21〜25が接続されるGNDベタに左右されず、小径GND用スルーホール91、表面層のGNDパターン95を経由し、正(逆)相信号ピン挿入用スルーホール11,12を取り囲むGNDピン挿入用スルーホール21〜25から、部品のGNDピンへとつながる。
With this structure, the path of the feedback current flowing through the GND planes of the
これにより、正(逆)相信号用配線81,82と部品のピンとの間で帰還電流の遠回り、すなわち、GNDピンと正(逆)相信号用配線81,82に対向する第2層102および第4層104のGNDベタとの間の帰還電流経路が、正(逆)相信号用配線81,82が形成される第3層103から遠いGNDベタを経由してからGNDピン挿入用スルーホール21〜25へつながるGNDピンが無くなり、高周波信号の伝送特性の劣化が回避できる。
また、正相と逆相の周囲のGND経路の対称性が保たれるので、モード変換によるコモンノイズの発生が防げる。
さらに、コモンノイズ起因の差動ノイズの発生も防げ、差動信号本来の耐ノイズ性能が保たれる。
As a result, the feedback current is turned between the positive (reverse)
In addition, since the symmetry of the GND path around the normal phase and the reverse phase is maintained, the occurrence of common noise due to mode conversion can be prevented.
Furthermore, the occurrence of differential noise due to common noise can be prevented, and the original noise resistance performance of differential signals can be maintained.
また、追加した小径GND用スルーホール91およびリング状ランド92の径を、GNDピン挿入用スルーホール21〜25およびリング状ランド50の径よりも小径としたことで、多層基板1の設計自由度があがり、適用可能な貫通実装部品のピンピッチがより狭いものへも対応可能となる。
Further, the diameter of the added small-diameter GND through
なお、本実施の形態1では、GNDピン挿入用スルーホール21〜25と追加された小径GND用スルーホール91とを第1層101で接続したが、この接続は、統一されている限り、第1層101から、正(逆)相信号用配線81,82からみて部品実装面側の最初のGNDベタまでの層であれば、どこでも構わない。
In the first embodiment, the GND pin insertion through-
また、本実施の形態1では、信号の種類として差動信号としたが、単相信号であっても構わない。
すなわち、1本の信号ピン挿入用スルーホールに対して少なくとも1本以上のGNDピン挿入用スルーホールが隣接していて、そ(れら)のGNDピン挿入用スルーホールが部品を実装する側の表面で、GNDピン挿入用スルーホールと信号ピン挿入用スルーホールの間に設けられた小径GND用スルーホールに接続されていれば、高周波信号の伝送特性劣化を防止できる。
ただし、この場合、差動信号ではないので、コモンノイズに対する耐性はもともと有していない。
In the first embodiment, the signal type is a differential signal, but it may be a single-phase signal.
That is, at least one GND pin insertion through-hole is adjacent to one signal pin insertion through-hole, and these GND pin insertion through-holes are on the side where the component is mounted. If the surface is connected to a through hole for small-diameter GND provided between a through hole for inserting a GND pin and a through hole for inserting a signal pin, it is possible to prevent transmission characteristic deterioration of a high frequency signal.
However, in this case, since it is not a differential signal, it does not have resistance against common noise.
以上により、本実施の形態1によれば、正(逆)相信号ピン挿入用スルーホール11,12に隣接するGNDピン挿入用スルーホール21〜25と正(逆)相信号ピン挿入用スルーホール11,12との間に小径GND用スルーホール91が、GNDベタおよび正(逆)相信号用配線81,82を含む複数の層を貫通するように形成され、かつ小径GND用スルーホール91が、正(逆)相信号用配線81,82の上下面のそれぞれ直近に対向する第2層102と第4層104のGNDベタに接続され、GNDピン挿入用スルーホール21〜25と正(逆)相信号ピン挿入用スルーホール11,12との間に形成された小径GND用スルーホール91とGNDピン挿入用スルーホール21〜25とが、最上層から正(逆)相信号用配線81,82の上面の直近に対向するGNDベタが形成された第2層102までのうちのいずれかの層にて接続されるようにした。
よって、正(逆)相信号用配線81,82と貫通ピンとの間で帰還電流の遠回りが無くなり、高周波信号の伝送特性の劣化を回避することができる。
また、モード変換によるコモンノイズの発生が防げる。
As described above, according to the first embodiment, the GND pin insertion through
Therefore, there is no return circuit of the feedback current between the positive (reverse)
In addition, the occurrence of common noise due to mode conversion can be prevented.
実施の形態2.
前記実施の形態1では、小径GND用スルーホール91により、GNDベタとGNDピンの間の主要な帰還電流経路が、GNDピン挿入用スルーホール21〜25ではなく、小径GND用スルーホール91となった。
Embodiment 2. FIG.
In the first embodiment, due to the small-diameter GND through
しかし、この場合、GNDピン挿入用スルーホール21〜25が正(逆)相信号用配線81,82の上下のGNDベタの片方あるいは両方に接続されていたり、GNDピン挿入用スルーホール21〜25が接続されているGNDベタの違いで、GNDピンとGNDベタとの間の帰還電流は、全て小径GND用スルーホール91を通るGNDピンと、大部分が小径GND用スルーホール91だが、わずかにGNDピン挿入用スルーホールにも流れるピンが混在し、さらにGNDピンとGNDベタとの間の経路長に差が生じる。
このため高周波では、GNDピンごとに帰還電流の位相差が残る。
However, in this case, the GND pin insertion through
Therefore, at a high frequency, a phase difference of the feedback current remains for each GND pin.
図6は本発明の実施の形態2による多層基板の各層の導体パターン図である。
図6において、図5との違いは、第1層101において、正(逆)相信号ピン挿入用スルーホール11,12の周囲に配置された複数の小径GND用スルーホール91を接続するGNDパターン95が追加されている点である。
第2層102から第12層112までは図5と同じにより、省略した。
FIG. 6 is a conductor pattern diagram of each layer of the multilayer substrate according to the second embodiment of the present invention.
6 is different from FIG. 5 in that a GND pattern connecting a plurality of small-diameter GND through-
The
この構造とすることで、複数のGNDを流れる帰還電流が、第1層101で同位相に整えられる。
これにより、高周波信号での伝送特性がさらに改善される。
また、差動信号におけるモード変換もさらに改善され、コモンノイズに耐性もさらに向上する。
なお、追加された第1層101のGNDパターン95は、小径GND用スルーホール91の間を接続しているが、GNDピン挿入用スルーホール21〜25の間を接続するものでも構わないし、両方であっても構わない。
さらに、GNDピン挿入用スルーホール21〜25と小径GND用スルーホール91を含めた範囲のGNDベタであっても構わない。
With this structure, feedback currents flowing through a plurality of GNDs are adjusted in phase by the
Thereby, the transmission characteristic in a high frequency signal is further improved.
In addition, mode conversion in differential signals is further improved, and resistance to common noise is further improved.
The added
Further, a GND solid in a range including the GND pin insertion through
以上により、本実施の形態2によれば、全てのGNDピン挿入用スルーホール21〜25同士、あるいは全ての小径GND用スルーホール91同士がGNDパターン95により接続するようにした。
よって、高周波信号での伝送特性がさらに改善される。
また、コモンノイズに耐性もさらに向上する。
As described above, according to the second embodiment, all the GND pin insertion through
Therefore, the transmission characteristic with a high frequency signal is further improved.
In addition, resistance to common noise is further improved.
実施の形態3.
前記実施の形態2では、GNDピン挿入用スルーホールにわずかに流れる帰還電流による位相差を解決する手段として、全てのGNDピン挿入用スルーホール21〜25同士、あるいは全ての小径GND用スルーホール91同士をGNDパターン95により接続するようにした。
本実施の形態3では、別の解決手段を示す。
Embodiment 3 FIG.
In the second embodiment, all the GND pin insertion through
In this Embodiment 3, another solution means is shown.
図7は本発明の実施の形態3による多層基板の各層の導体パターン図である。
図7において、図6との違いは、正(逆)相信号ピン挿入用スルーホール11,12の周囲のGNDピン挿入用スルーホール21〜25の全てで、全てのGNDベタと接続していないことである。
FIG. 7 is a conductor pattern diagram of each layer of the multilayer substrate according to Embodiment 3 of the present invention.
In FIG. 7, the difference from FIG. 6 is that all of the GND pin insertion through
この構造とすることで、GNDピンとGNDベタとの間の帰還電流経路は、完全に小径GND用スルーホール91のみとなる。
これにより、正(逆)相信号ピン挿入用スルーホール11,12の周りに複数のGNDピン挿入用スルーホール21〜25があっても、各GNDピンとGNDベタとの間の帰還電流が、GNDピンにより、全て小径GND用スルーホール91に流れたり、一部がGNDピン挿入用スルーホールに流れたりといったばらつきがなくなり、さらに複数のGNDピンごとの帰還電流の状態が統一される。
この結果、高周波信号での伝送特性がさらに改善される。
また、差動信号におけるモード変換もさらに改善され、コモンノイズに耐性もさらに向上する。
With this structure, the feedback current path between the GND pin and the GND plane is completely the small-diameter GND through
As a result, even if there are a plurality of GND pin insertion through
As a result, transmission characteristics with high-frequency signals are further improved.
In addition, mode conversion in differential signals is further improved, and resistance to common noise is further improved.
以上により、本実施の形態3によれば、正(逆)相信号ピン挿入用スルーホール11,12の周囲のGNDピン挿入用スルーホール21〜25の全てが、GND用の貫通ピンが挿入される第1層101、および小径GND用スルーホール91と接続される層を除く全ての層で、リング状ランド50を除く導体との接続が無いようにした。
よって、高周波信号での伝送特性がさらに改善される。
また、コモンノイズに耐性もさらに向上する。
As described above, according to the third embodiment, all of the GND pin insertion through
Therefore, the transmission characteristic with a high frequency signal is further improved.
In addition, resistance to common noise is further improved.
なお、前記実施の形態に示した多層基板に部品を実装した回路基板を構成しても構わない。
従来の多層基板に部品を実装した回路基板を構成した場合、発生したコモンノイズが回路基板に伝搬し、コネクタが実装された回路基板上の回路の信号振幅やタイミングマージンの減少、あるいは誤動作の誘発につながる課題がある。
前記実施の形態に示した多層基板に部品を実装した回路基板を構成した場合、回路基板上の回路の信号振幅やタイミングマージンの減少、および誤動作の誘発を防止することができる。
Note that a circuit board in which components are mounted on the multilayer board described in the above embodiment may be configured.
When configuring a circuit board with components mounted on a conventional multilayer board, the generated common noise propagates to the circuit board, reducing the signal amplitude and timing margin of the circuit on the circuit board on which the connector is mounted, or inducing malfunctions. There is a problem that leads to
When a circuit board in which components are mounted on the multilayer board described in the above embodiment is configured, it is possible to prevent a signal amplitude and timing margin of a circuit on the circuit board from being reduced and to induce a malfunction.
また、前記実施の形態に示した多層基板に部品を実装した回路基板を用いて情報処理装置を構成しても構わない。
従来の多層基板に部品を実装した回路基板を用いて情報処理装置を構成した場合、発生したコモンノイズが回路基板に伝搬し、コネクタやケーブルを介して、情報処理装置内の他の回路基板の回路の信号振幅やタイミングマージンの減少、あるいは誤動作の誘発につながる課題がある。
前記実施の形態に示した多層基板に部品を実装した回路基板を用いて情報処理装置を構成した場合、情報処理装置内の他の回路基板の回路の信号振幅やタイミングマージンの減少、あるいは誤動作の誘発を防止することができる。
In addition, the information processing apparatus may be configured using a circuit board in which components are mounted on the multilayer board described in the above embodiment.
When an information processing apparatus is configured using a circuit board in which components are mounted on a conventional multilayer board, the generated common noise propagates to the circuit board and is connected to other circuit boards in the information processing apparatus via connectors and cables. There is a problem that leads to a decrease in the signal amplitude and timing margin of the circuit or the induction of malfunction.
When an information processing apparatus is configured using a circuit board in which components are mounted on the multilayer board described in the above embodiment, the signal amplitude or timing margin of a circuit on another circuit board in the information processing apparatus is reduced, or malfunction occurs. Induction can be prevented.
さらに、前記実施の形態に示した多層基板に部品を実装した回路基板とセンサーを用いてセンサー装置を構成しても構わない。
従来の多層基板に部品を実装した回路基板とセンサーを用いてセンサー装置を構成した場合、発生したコモンノイズが回路基板に伝搬し、センサー信号の電圧レベルに対するノイズになり、センサーの精度を劣化させる課題がある。
前記実施の形態に示した多層基板に部品を実装した回路基板とセンサーを用いてセンサー装置を構成した場合、センサーの精度の劣化を防止することができる。
Furthermore, a sensor device may be configured using a circuit board in which components are mounted on the multilayer board described in the above embodiment and a sensor.
When a sensor device is configured using a conventional circuit board with components mounted on a multilayer board and a sensor, the generated common noise propagates to the circuit board and becomes noise with respect to the voltage level of the sensor signal, degrading the accuracy of the sensor. There are challenges.
When a sensor device is configured using a circuit board in which components are mounted on the multilayer board described in the above embodiment and a sensor, deterioration in accuracy of the sensor can be prevented.
さらに、前記実施の形態に示した多層基板に部品を実装した回路基板とアンテナを用いて通信装置を構成しても構わない。
従来の多層基板に部品を実装した回路基板とアンテナを用いて通信装置を構成した場合、発生したコモンノイズにより放射ノイズが生じると、アンテナ装置への影響を与え、通信速度の低下や通信障害を引き起こす課題がある。
前記実施の形態に示した多層基板に部品を実装した回路基板とアンテナを用いて通信装置を構成した場合、通信速度の低下や通信障害を防止することができる。
Furthermore, a communication device may be configured using a circuit board in which components are mounted on the multilayer board described in the above embodiment and an antenna.
When a communication device is configured using a conventional circuit board with components mounted on a multilayer board and an antenna, radiation noise caused by the generated common noise will affect the antenna device, causing a reduction in communication speed and communication failure. There is a problem to cause.
When a communication device is configured using a circuit board in which components are mounted on the multilayer substrate described in the above embodiment and an antenna, a reduction in communication speed and communication failure can be prevented.
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。 In the present invention, within the scope of the invention, any combination of the embodiments, or any modification of any component in each embodiment, or omission of any component in each embodiment is possible. .
1 多層基板、10 信号用スルーホール、11 正相信号ピン挿入用スルーホール、12 逆相信号ピン挿入用スルーホール、20 GND用スルーホール、21〜25 GNDピン挿入用スルーホール、30 GNDベタ、40,50,92 リング状ランド、60 GNDスルーホール用ランド、70 アンチパッド、80 信号配線、81 正相信号用配線、82 逆相信号用配線、91 小径GND用スルーホール、93 小径GNDスルーホール用ランド、95 GNDパターン、101 第1層、102 第2層、103 第3層、104 第4層、105 第5層、106 第6層、107 第7層、108 第8層、109 第9層、110 第10層、111 第11層、112 第12層。 DESCRIPTION OF SYMBOLS 1 Multilayer substrate, 10 Signal through hole, 11 Positive phase signal pin insertion through hole, 12 Reverse phase signal pin insertion through hole, 20 GND through hole, 21-25 GND pin insertion through hole, 30 GND solid, 40, 50, 92 Ring land, 60 GND through-hole land, 70 Antipad, 80 Signal wiring, 81 Positive-phase signal wiring, 82 Reverse-phase signal wiring, 91 Small-diameter GND through-hole, 93 Small-diameter GND through-hole Land, 95 GND pattern, 101 1st layer, 102 2nd layer, 103 3rd layer, 104 4th layer, 105 5th layer, 106 6th layer, 107 7th layer, 108 8th layer, 109 9th Layer, 110th layer, 111th layer, 112th layer.
Claims (11)
最上層にてグランド用の貫通ピンが挿入される複数の第一のグランド用スルーホールのそれぞれが、前記グランドベタおよび前記信号配線を含む複数の層を貫通するように形成され、
前記最上層にて信号用の貫通ピンが挿入される信号用スルーホールが、前記グランドベタの層を貫通し、前記信号配線に接続される多層基板であって、
複数の前記第一のグランド用スルーホールでは、前記信号配線の上下面のそれぞれ直近に対向する前記グランドベタのいずれかに接続されている前記第一のグランド用スルーホールといずれにも接続されていない前記第一のグランド用スルーホールとが混在しており、
前記信号用スルーホールに隣接する前記第一のグランド用スルーホールと該信号用スルーホールとの間に第二のグランド用スルーホールが、前記グランドベタおよび前記信号配線を含む複数の層を貫通するように形成され、
かつ該第二のグランド用スルーホールが、前記信号配線の上下面のそれぞれ直近に対向する前記グランドベタに接続され、
前記第一のグランド用スルーホールと前記信号用スルーホールとの間に形成された前記第二のグランド用スルーホールと該第一のグランド用スルーホールとが、前記最上層から前記信号配線の上面の直近に対向する前記グランドベタが形成された層までのうちのいずれかの層にて接続されること
を特徴とする多層基板。 Including a plurality of layers composed of a ground plane on which a ground pattern is formed on one surface, and a layer on which signal wiring is formed;
Each of the plurality of first ground through holes into which the ground penetration pin is inserted in the uppermost layer is formed so as to penetrate the plurality of layers including the ground plane and the signal wiring,
A signal through hole into which a signal through pin is inserted in the uppermost layer is a multilayer substrate that penetrates the ground plane layer and is connected to the signal wiring,
The plurality of first ground through-holes are connected to any of the first ground through-holes that are connected to any one of the ground planes that are closest to the upper and lower surfaces of the signal wiring. The first ground through hole is not mixed,
A second ground through hole passes through the plurality of layers including the ground plane and the signal wiring between the first ground through hole adjacent to the signal through hole and the signal through hole. Formed as
And the second through hole for ground is connected to the ground planes that face each other on the upper and lower surfaces of the signal wiring,
The second ground through hole and the first ground through hole formed between the first ground through hole and the signal through hole are arranged from the uppermost layer to the upper surface of the signal wiring. A multilayer substrate, wherein the layers are connected at any one of the layers up to the layer where the ground planes facing each other are formed.
最上層にてグランド用の貫通ピンが挿入される複数の第一のグランド用スルーホールのそれぞれが、前記グランドベタおよび差動信号用の前記信号配線を含む複数の層を貫通するように形成され、
前記最上層にて信号用の貫通ピンが挿入される2本隣接した差動信号用の信号用スルーホールが、前記グランドベタの層を貫通し、差動信号用の前記信号配線に接続される多層基板であって、
複数の前記第一のグランド用スルーホールのそれぞれが前記グランドベタからなる複数の層の全てと接続されておらず、
差動信号用の前記信号用スルーホールに隣接する前記第一のグランド用スルーホールと該信号用スルーホールとの間に第二のグランド用スルーホールが、前記グランドベタおよび前記信号配線を含む複数の層を貫通するように形成され、
かつ該第二のグランド用スルーホールが、差動信号用の前記信号配線の上下面のそれぞれ直近に対向する前記グランドベタに接続され、
前記第一のグランド用スルーホールと前記信号用スルーホールとの間に形成された前記第二のグランド用スルーホールと該第一のグランド用スルーホールとが、前記最上層から差動信号用の前記信号配線の上面の直近に対向する前記グランドベタが形成された層までのうちのいずれかの層にて接続されること
を特徴とする多層基板。 Including a plurality of layers composed of a ground plane having a ground pattern formed on one surface, and a layer formed with two adjacent signal wirings for differential signals;
Each of the plurality of first ground through holes into which the ground through pin is inserted in the uppermost layer is formed so as to penetrate the plurality of layers including the ground plane and the signal wiring for differential signals. ,
Two adjacent signal through holes for differential signals into which signal through pins are inserted in the uppermost layer pass through the ground plane layer and are connected to the signal wiring for differential signals. A multilayer board,
Each of the plurality of first ground through holes is not connected to all of the plurality of layers made of the ground plane,
A plurality of second ground through holes including the ground plane and the signal wiring between the first through hole for signals adjacent to the signal through hole for differential signals and the signal through hole. Formed to penetrate through the layers of
And the second through hole for ground is connected to the ground planes that are respectively facing the upper and lower surfaces of the signal wiring for differential signals,
The second ground through-hole formed between the first ground through-hole and the signal through-hole and the first ground through-hole are provided for differential signals from the top layer. The multi-layer substrate, wherein the layers are connected by any one of the layers up to the layer on which the ground plane is formed facing the top surface of the signal wiring.
かつ前記第二のグランド用スルーホールが、前記信号配線の上下面のそれぞれ直近に対向する前記グランドベタに接続され、
前記第一のグランド用スルーホールと前記信号用スルーホールとの間に形成された前記第二のグランド用スルーホールと該第一のグランド用スルーホールとが、前記最上層から前記信号配線の上面の直近に対向する前記グランドベタが形成された層までのうちのいずれかの層にて接続されること
を特徴とする請求項1または請求項2記載の多層基板。 A plurality of second ground through holes each including the ground plane and the signal wiring between all the first ground through holes adjacent to the signal through holes and the signal through holes. Formed to penetrate the layers,
And the second ground through-hole is connected to the ground planes facing each of the upper and lower surfaces of the signal wiring,
The second ground through hole and the first ground through hole formed between the first ground through hole and the signal through hole are arranged from the uppermost layer to the upper surface of the signal wiring. 3. The multilayer substrate according to claim 1, wherein the layers are connected in any one of layers up to a layer on which the ground plane that is closest to each other is formed.
を特徴とする請求項3記載の多層基板。 The multilayer substrate according to claim 3, wherein all the first ground through holes or all the second ground through holes are connected to each other.
を特徴とする請求項1から請求項4のうちのいずれか1項記載の多層基板。 The first ground through hole has no connection to the conductor in all layers except the uppermost layer where the ground through pin is inserted and the layer connected to the second ground through hole. The multilayer substrate according to any one of claims 1 to 4, characterized in that:
を特徴とする請求項1から請求項5のうちのいずれか1項記載の多層基板。 A layer connected between the second ground through hole and the first ground through hole formed between the first ground through hole and the signal through hole; and The multilayer substrate according to any one of claims 1 to 5, wherein:
を特徴とする請求項1から請求項6のうちのいずれか1項記載の多層基板。 The diameter of the second ground through hole is smaller than the diameter of the first ground through hole, and the diameter of the ring-shaped land of the second ground through hole is the first ground through hole. The multilayer substrate according to claim 1, wherein the multilayer substrate has a diameter smaller than that of the ring-shaped land.
を特徴とする回路基板。 A circuit board comprising a component mounted on the multilayer board according to claim 1.
を特徴とする情報処理装置。 An information processing apparatus using the circuit board according to claim 8.
を特徴とするセンサー装置。 A sensor device comprising the circuit board according to claim 8 and a sensor.
を特徴とする通信装置。 A communication device using the circuit board according to claim 8 and an antenna.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012261215A JP6288910B2 (en) | 2012-11-29 | 2012-11-29 | Multilayer substrate, circuit board, information processing device, sensor device, and communication device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012261215A JP6288910B2 (en) | 2012-11-29 | 2012-11-29 | Multilayer substrate, circuit board, information processing device, sensor device, and communication device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014107493A JP2014107493A (en) | 2014-06-09 |
JP6288910B2 true JP6288910B2 (en) | 2018-03-07 |
Family
ID=51028704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012261215A Active JP6288910B2 (en) | 2012-11-29 | 2012-11-29 | Multilayer substrate, circuit board, information processing device, sensor device, and communication device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6288910B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59146986U (en) * | 1983-03-22 | 1984-10-01 | 日本電気株式会社 | multilayer printed board |
JPH08250912A (en) * | 1995-03-14 | 1996-09-27 | Japan Radio Co Ltd | Stripline vertical power supply |
US6639154B1 (en) * | 2000-10-10 | 2003-10-28 | Teradyne, Inc. | Apparatus for forming a connection between a circuit board and a connector, having a signal launch |
JP2005243864A (en) * | 2004-02-26 | 2005-09-08 | Kyocera Corp | Wiring board |
JP5003359B2 (en) * | 2007-08-31 | 2012-08-15 | 日本電気株式会社 | Printed wiring board |
-
2012
- 2012-11-29 JP JP2012261215A patent/JP6288910B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014107493A (en) | 2014-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6140989B2 (en) | Multilayer substrate, circuit board, information processing device, sensor device, and communication device | |
JP5034095B2 (en) | Printed wiring board and electronic device | |
EP2654387B1 (en) | Printed circuit board | |
US8885357B2 (en) | Printed circuit board with reduced cross-talk | |
KR101076671B1 (en) | Printed wiring board | |
US10470296B2 (en) | Printed circuit board, printed wiring board, and differential transmission circuit | |
US20120247825A1 (en) | Printed circuit board | |
US8304667B2 (en) | Multilayer printed circuit board | |
JP2011018673A (en) | Lsi package, printed board and electronic apparatus | |
CN109587942B (en) | Clearance size reduction for backdrilled differential vias | |
JP2011211147A (en) | Printed board | |
TW201230898A (en) | Printed circuit board and method of manufacturing the same | |
JP2007335455A (en) | Flexible printed wiring board | |
JP6236841B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP6288910B2 (en) | Multilayer substrate, circuit board, information processing device, sensor device, and communication device | |
JP2014038972A (en) | Wiring board | |
US20100175911A1 (en) | High-Speed Two-Layer and Multilayer Circuit Boards | |
US10999920B1 (en) | Apparatus, system, and method for mitigating crosstalk in ball grid array devices | |
TW201611675A (en) | Improved method for structure of circuit board | |
JP6733911B2 (en) | Printed wiring board, printed wiring board with electronic components | |
CN210641126U (en) | PCB board | |
WO2019116468A1 (en) | Wiring board and electronic device | |
JP2014007210A (en) | Wiring board | |
JP2009044029A (en) | Circuit device mounted with a plurality of microcomputers | |
US20150014046A1 (en) | Multilayer circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6288910 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |