[go: up one dir, main page]

JP6287789B2 - Power module and manufacturing method thereof - Google Patents

Power module and manufacturing method thereof Download PDF

Info

Publication number
JP6287789B2
JP6287789B2 JP2014244959A JP2014244959A JP6287789B2 JP 6287789 B2 JP6287789 B2 JP 6287789B2 JP 2014244959 A JP2014244959 A JP 2014244959A JP 2014244959 A JP2014244959 A JP 2014244959A JP 6287789 B2 JP6287789 B2 JP 6287789B2
Authority
JP
Japan
Prior art keywords
porous member
wiring
semiconductor element
circuit pattern
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014244959A
Other languages
Japanese (ja)
Other versions
JP2016111083A (en
Inventor
陽 田中
陽 田中
藤田 淳
藤田  淳
真之介 曽田
真之介 曽田
昌樹 田屋
昌樹 田屋
晃久 福本
晃久 福本
西川 和康
和康 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014244959A priority Critical patent/JP6287789B2/en
Publication of JP2016111083A publication Critical patent/JP2016111083A/en
Application granted granted Critical
Publication of JP6287789B2 publication Critical patent/JP6287789B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29016Shape in side view
    • H01L2224/29017Shape in side view being non uniform along the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/29078Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/3701Shape
    • H01L2224/37012Cross-sectional shape
    • H01L2224/37013Cross-sectional shape being non uniform along the connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434Bonding interfaces of the connector
    • H01L2224/84345Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/8484Sintering

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、パワーモジュール及びその製造方法に関するものである。   The present invention relates to a power module and a manufacturing method thereof.

従来のパワーモジュールにおいて、パワー半導体素子間、パワー半導体素子と回路パターンとの間などの配線には、ワイヤが用いられている。ここで、パワーモジュールの電流容量を増大化するために、ワイヤの本数を増やす必要がある。しかしながら、ワイヤを接合することができる面積は限られているため、パワー半導体素子間、パワー半導体素子と回路パターンとの間などの配線にワイヤを用いる構造では、パワーモジュールの電流容量を増やすことが難しい。   In conventional power modules, wires are used for wiring between power semiconductor elements, between power semiconductor elements and circuit patterns, and the like. Here, in order to increase the current capacity of the power module, it is necessary to increase the number of wires. However, since the area where wires can be bonded is limited, the current capacity of the power module can be increased in a structure using wires for wiring such as between power semiconductor elements or between a power semiconductor element and a circuit pattern. difficult.

そのため、ワイヤの代わりに板状の配線を用いて、パワー半導体素子間、パワー半導体素子と回路パターンとの間などの配線を行う構造が考案されている。板状の配線は、被接合部材に超音波接合によって接合される。しかしながら、板状の配線及び被接合部材の表面に酸化膜、汚れ又は微視的な凹凸が存在することに起因して、超音波接合後の板状の配線と被接合部材との間に未接合部が残り、接合不良が発生する。   For this reason, a structure has been devised in which wiring is performed between power semiconductor elements, between a power semiconductor element and a circuit pattern, using plate-like wiring instead of wires. The plate-like wiring is bonded to the member to be bonded by ultrasonic bonding. However, due to the presence of oxide film, dirt, or microscopic unevenness on the surface of the plate-like wiring and the member to be joined, there is no gap between the plate-like wiring after ultrasonic bonding and the member to be joined. Bonding portions remain and bonding failure occurs.

そこで、板状の配線に相当するリードの被接合部材に接合される面を、凸状に湾曲させ、凸状の面を被接合部材に向けた状態で、凸状の面とは反対側の面に超音波印加手段を押圧して超音波を印加し、リードと被接合部材を超音波接合することにより、未接合部の生成を抑えていた(例えば、特許文献1)。   Therefore, the surface to be joined to the member to be joined corresponding to the plate-like wiring is curved in a convex shape, and the convex surface is directed to the member to be joined. The ultrasonic application means is pressed on the surface, ultrasonic waves are applied, and the leads and the members to be bonded are ultrasonically bonded, thereby suppressing the generation of unbonded portions (for example, Patent Document 1).

特開2012−039018号公報JP 2012-039018 A

このようなパワーモジュールにあっては、板状の配線を一方向に凸状に湾曲させ、被接合部材に超音波接合しているため、被接合部材が板状の配線が湾曲している方向と同じ方向に湾曲していた場合、板状の配線及び被接合部材の表面に酸化膜、汚れ又は微視的な凹凸が存在することに起因した超音波接合後の板状の配線と被接合部材との間の未接合部がまだ残ることとなる。また、被接合部材が板状の配線が湾曲している方向と異なる方向に湾曲していた場合、超音波接合開始時に、板状の配線と被接合部材が接触する領域に偏りが生じ、接合界面全体に超音波振動が印加されず、未接合部が残る。   In such a power module, the plate-like wiring is curved in a convex shape in one direction and is ultrasonically bonded to the member to be joined, so that the member to be joined is curved in the direction of the plate-like wiring. If it is curved in the same direction as the plate-like wiring and the plate-like wiring after being ultrasonically bonded due to the presence of oxide film, dirt or microscopic irregularities on the surface of the member to be joined An unjoined portion between the members still remains. Further, when the member to be joined is curved in a direction different from the direction in which the plate-like wiring is curved, at the start of ultrasonic joining, a deviation occurs in the region where the plate-like wiring and the member to be joined are in contact, and joining is performed. No ultrasonic vibration is applied to the entire interface, leaving an unjoined part.

本発明は、上述のような問題を解決するためになされたもので、板状の配線とパワー半導体素子との間の未接合部を減らしたパワーモジュールを提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object thereof is to provide a power module in which unjoined portions between a plate-like wiring and a power semiconductor element are reduced.

本発明にかかるパワーモジュールは、放熱板と、放熱板上に設けられた絶縁板と、絶縁板上に形成された回路パターンと、回路パターン上に配置され、表面に電極が形成されたパワー半導体素子と、電極上に配置され、金属性の第1の多孔質部材と、第1の多孔質部材上に配置された板状の第1の配線と、を備え、第1の多孔質部材の第1の配線と接する面での形状が、円形あるいは楕円形を呈することを特徴とする。
A power module according to the present invention includes a heat sink, an insulating plate provided on the heat sink, a circuit pattern formed on the insulating plate, a power disposed on the circuit pattern, and an electrode formed on the surface side. A first porous member comprising: a semiconductor element; a metallic first porous member disposed on the electrode; and a plate-shaped first wiring disposed on the first porous member. The shape of the surface in contact with the first wiring is circular or elliptical .

本発明にかかるパワーモジュールによれば、板状の配線とパワー半導体素子とを接合する時に、板状の配線とパワー半導体素子は、第1の多孔質部材を介して接合されるため、板状の配線とパワー半導体素子との間の未接合部を減らしたパワーモジュールを得ることができる。なぜなら、板状の配線とパワー半導体素子とを接合する時に、パワー半導体素子が湾曲していても、第1の多孔質部材が変形するので、接合界面全体に第1の多孔質部材が広がるからである。   According to the power module of the present invention, when the plate-like wiring and the power semiconductor element are joined, the plate-like wiring and the power semiconductor element are joined via the first porous member. It is possible to obtain a power module in which the unjoined portion between the wiring and the power semiconductor element is reduced. This is because, when the plate-like wiring and the power semiconductor element are joined, even if the power semiconductor element is curved, the first porous member is deformed, so that the first porous member spreads over the entire joining interface. It is.

本発明の実施の形態1にかかるパワーモジュールの構成を概略的に示す断面図であり、(a)と(b)はパワー半導体素子と放熱板との間の構成が異なる。It is sectional drawing which shows schematically the structure of the power module concerning Embodiment 1 of this invention, (a) and (b) differ in the structure between a power semiconductor element and a heat sink. 本発明の実施の形態1にかかるパワーモジュールの製造方法を示す工程フロー図である。It is a process flow figure showing a manufacturing method of a power module concerning Embodiment 1 of the present invention. 本発明の実施の形態1にかかるパワーモジュールの製造方法の工程のステップS1を説明するための配線及び多孔質部材を示す側面図及び下面図である。It is the side view and bottom view which show the wiring and porous member for demonstrating step S1 of the process of the manufacturing method of the power module concerning Embodiment 1 of this invention. 本発明の実施の形態1にかかるパワーモジュールの製造方法の工程のステップS2を説明するための図であり、(a)はステップS2の開始直前、(b)はステップS2の開始直後、(c)はステップS2の終了直後である。It is a figure for demonstrating step S2 of the process of the manufacturing method of the power module concerning Embodiment 1 of this invention, (a) is just before the start of step S2, (b) is just after the start of step S2, (c ) Is immediately after the end of step S2. 本発明の実施の形態1にかかるパワーモジュールの製造方法の工程のステップS1の変形例を説明するためのパワー半導体素子と回路パターンと多孔質部材の断面図である。It is sectional drawing of the power semiconductor element for describing the modification of step S1 of the process of the manufacturing method of the power module concerning Embodiment 1 of this invention, a circuit pattern, and a porous member. 本発明の実施の形態2にかかるパワーモジュールの製造方法の工程のステップS1を説明するための配線及び多孔質部材を示す側面図及び下面図であり、(a)は多孔質部材を1つとした場合、(b)は多孔質部材を複数にした場合である。It is the side view and bottom view which show the wiring and porous member for demonstrating step S1 of the process of the manufacturing method of the power module concerning Embodiment 2 of this invention, (a) made one porous member. In this case, (b) shows a case where a plurality of porous members are used. 本発明の実施の形態2にかかるパワーモジュールの製造方法の工程のステップS1を説明するための配線及び多孔質部材を示す変形例の側面図及び下面図であり、図6の多孔質部材と異なる形状の多孔質部材を示し、(a)は多孔質部材を1つとした場合、(b)は多孔質部材を複数にした場合である。FIG. 9 is a side view and a bottom view of a modified example showing wiring and a porous member for explaining step S1 of the process of the method for manufacturing a power module according to the second embodiment of the present invention, and is different from the porous member of FIG. The porous member of a shape is shown, (a) is a case where there is one porous member, and (b) is a case where there are a plurality of porous members. 本発明の実施の形態2にかかるパワーモジュールの製造方法の工程のステップS1を説明するための配線及び多孔質部材を示す変形例の側面図及び下面図であり、図8及び図7の多孔質部材と異なる形状の多孔質部材を示し、(a)は多孔質部材を1つとした場合、(b)は多孔質部材を複数にした場合である。FIGS. 8A and 8B are a side view and a bottom view of a modified example showing wiring and a porous member for explaining step S1 of the process of the method for manufacturing a power module according to the second embodiment of the present invention, and FIG. The porous member of the shape different from a member is shown, (a) is a case where the number of porous members is one, (b) is a case where a plurality of porous members are used. 本発明の実施の形態3にかかるパワーモジュールの構成を概略的に示す断面図である。It is sectional drawing which shows schematically the structure of the power module concerning Embodiment 3 of this invention. 本発明の実施の形態4にかかるパワーモジュールの構成を概略的に示す断面図である。It is sectional drawing which shows roughly the structure of the power module concerning Embodiment 4 of this invention.

実施の形態1.
本発明の実施の形態1にかかるパワーモジュールの構成を説明する。図1は、本発明の実施の形態1にかかるパワーモジュールの構成を概略的に示す断面図であり、(a)と(b)はパワー半導体素子と放熱板との間の構成が異なる。
Embodiment 1 FIG.
The configuration of the power module according to the first embodiment of the present invention will be described. FIG. 1 is a cross-sectional view schematically showing a configuration of a power module according to Embodiment 1 of the present invention, in which (a) and (b) are different in configuration between a power semiconductor element and a heat sink.

まず、図1(a)の本発明の実施の形態1にかかるパワーモジュール100について説明する。図1(a)のパワーモジュール100は、放熱板13と、放熱板13上に設けられた絶縁板8と、絶縁板8上に形成された回路パターン7と、回路パターン7上に配置され、表面に電極4が形成されたパワー半導体素子5と、電極4上に配置され、金属性の第1の多孔質部材2と、第1の多孔質部材2上に配置された板状の第1の配線1とを備えている。そしてさらに、回路パターン7上に配置され、金属性の第2の多孔質部材21と、第2の多孔質部材21上に配置された板状の第2の配線3とを備えている。絶縁板8は、回路パターン7が形成される面と反対側の面に金属パターン9が形成されており、金属パターン9と放熱板13が絶縁基板接合材61を介して接合されている。パワー半導体素子5は素子接合材6を介して回路パターン7に接合されている。   First, the power module 100 according to the first embodiment of the present invention shown in FIG. The power module 100 in FIG. 1A is disposed on the heat sink 13, the insulating plate 8 provided on the heat sink 13, the circuit pattern 7 formed on the insulating plate 8, and the circuit pattern 7. A power semiconductor element 5 having an electrode 4 formed on the surface, a metallic first porous member 2 disposed on the electrode 4, and a plate-like first disposed on the first porous member 2 The wiring 1 is provided. Furthermore, the second porous member 21 is disposed on the circuit pattern 7 and has a plate-like second wiring 3 disposed on the second porous member 21. The insulating plate 8 has a metal pattern 9 formed on the surface opposite to the surface on which the circuit pattern 7 is formed, and the metal pattern 9 and the heat radiating plate 13 are bonded via an insulating substrate bonding material 61. The power semiconductor element 5 is bonded to the circuit pattern 7 via an element bonding material 6.

そして、パワーモジュール100は、絶縁板8と、回路パターン7と、金属パターン9と、パワー半導体素子5と、第1の多孔質部材2と、第2の多孔質部材21とを収納するケース14を備え、放熱板13の絶縁板8と対向する面と、絶縁板8と、回路パターン7と、金属パターン9と、パワー半導体素子5と、第1の多孔質部材2と、第2の多孔質部材21とを封止する第1の封止樹脂16を備えている。第1の封止樹脂16は、ケース14内に充填されている。   The power module 100 includes a case 14 that houses the insulating plate 8, the circuit pattern 7, the metal pattern 9, the power semiconductor element 5, the first porous member 2, and the second porous member 21. A surface of the heat radiating plate 13 facing the insulating plate 8, the insulating plate 8, the circuit pattern 7, the metal pattern 9, the power semiconductor element 5, the first porous member 2, and the second porous member. A first sealing resin 16 for sealing the material member 21 is provided. The first sealing resin 16 is filled in the case 14.

次に、図1(b)の本発明の実施の形態1にかかるパワーモジュール101について説明する。図1(b)のパワーモジュール101は、放熱板13と、放熱板13上に設けられた絶縁板81と、絶縁板81上に形成された回路パターン7と、回路パターン7上に配置され、表面に電極4が形成されたパワー半導体素子5と、電極4上に配置され、金属性の第1の多孔質部材2と、第1の多孔質部材2上に配置された板状の第1の配線1とを備えている。そしてさらに、回路パターン7上に配置され、金属性の第2の多孔質部材21と、第2の多孔質部材上に配置された板状の第2の配線3とを備えている。絶縁板81は、回路パターン7が形成される面と反対側の面が、放熱板13に接合されている。パワー半導体素子5は素子接合材6を介して回路パターン7に接合されている。   Next, the power module 101 concerning Embodiment 1 of this invention of FIG.1 (b) is demonstrated. The power module 101 in FIG. 1B is disposed on the heat sink 13, the insulating plate 81 provided on the heat sink 13, the circuit pattern 7 formed on the insulating plate 81, and the circuit pattern 7. A power semiconductor element 5 having an electrode 4 formed on the surface, a metallic first porous member 2 disposed on the electrode 4, and a plate-like first disposed on the first porous member 2 The wiring 1 is provided. Further, it is provided with a metallic second porous member 21 disposed on the circuit pattern 7 and a plate-like second wiring 3 disposed on the second porous member. The surface of the insulating plate 81 opposite to the surface on which the circuit pattern 7 is formed is joined to the heat radiating plate 13. The power semiconductor element 5 is bonded to the circuit pattern 7 via an element bonding material 6.

そして、パワーモジュール101は、絶縁板81と、回路パターン7と、パワー半導体素子5と、第1の多孔質部材2と、第2の多孔質部材21とを収納するケース14を備え、絶縁板81と、回路パターン7と、パワー半導体素子5と、第1の多孔質部材2と、第2の多孔質部材21とを封止する第1の封止樹脂16を備えている。第1の封止樹脂16は、ケース14内に充填されている。   The power module 101 includes a case 14 that houses the insulating plate 81, the circuit pattern 7, the power semiconductor element 5, the first porous member 2, and the second porous member 21. 81, the circuit pattern 7, the power semiconductor element 5, the first porous member 2, and the first sealing resin 16 that seals the second porous member 21 are provided. The first sealing resin 16 is filled in the case 14.

ここで、パワー半導体素子5は、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)、フリーホイール・ダイオード(FWD:Free Wheel Diode)などである。もちろん、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)であってもよい。   Here, the power semiconductor element 5 is an insulated gate bipolar transistor (IGBT), a free wheel diode (FWD), or the like. Of course, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) may be used.

パワー半導体素子5の表面に形成された電極4の形状は特に限定されるものではない。   The shape of the electrode 4 formed on the surface of the power semiconductor element 5 is not particularly limited.

第1の配線1及び第2の配線3には、ここでは銅が用いられているが、これに限定されるものではない。第1の配線1及び第2の配線3は、高い電気伝導性を有する材料であることが好ましい。ここで、第1の配線1及び第2の配線3は、パワーモジュール100及び101の電流及び電圧の入出力に用いられているため、ケース14を貫通して、パワーモジュール100及び101内部の回路と、パワーモジュール100及び101が接続する外部機器とをつなぐように形成されている。   Although copper is used for the first wiring 1 and the second wiring 3 here, the present invention is not limited to this. The first wiring 1 and the second wiring 3 are preferably made of a material having high electrical conductivity. Here, since the first wiring 1 and the second wiring 3 are used for the input and output of the current and voltage of the power modules 100 and 101, the circuit inside the power modules 100 and 101 passes through the case 14. And an external device to which the power modules 100 and 101 are connected.

絶縁板8には、無機材料であるセラミックス、例えばアルミナ(Aluminum Oxide)、窒化アルミニウム(Aluminum Nitride)、窒化ケイ素(Silicon Nitride)等が用いられる。絶縁板81には、有機材料、例えばエポキシ樹脂、ポリイミド樹脂、シアネート系樹脂等に、セラミックスフィラー、例えばアルミナ(Aluminum Oxide)、窒化アルミニウム(Aluminum Nitride)、窒化ホウ素(Boron Nitride)等を充填したものが用いられる。   The insulating plate 8 is made of ceramic, which is an inorganic material, such as alumina (Aluminum Oxide), aluminum nitride (Aluminum Nitride), silicon nitride (Silicon Nitride), or the like. The insulating plate 81 is filled with an organic material such as epoxy resin, polyimide resin, cyanate resin, etc. and ceramic filler such as alumina (aluminum oxide), aluminum nitride (aluminum nitride), boron nitride (boron nitride), etc. Is used.

回路パターン7には、ここでは銅が用いられているが、絶縁板8又は81と直接接合法又は活性金属接合法で接合でき、高い電気伝導性を有する材料が用いられていればよい。直接接合法は、回路パターン7の銅と、絶縁板8又は81の無機材料との直接反応により接合する方法である。活性金属接合法は、チタンやジルコニウム等の活性金属を添加したろう材を介して絶縁板8又は81と接合する方法である。回路パターン7は、パワーモジュール100又は101が構成する回路設計に対して、選択的に形成されている。   Although copper is used for the circuit pattern 7 here, a material having high electrical conductivity that can be bonded to the insulating plate 8 or 81 by a direct bonding method or an active metal bonding method may be used. The direct bonding method is a method of bonding by direct reaction between the copper of the circuit pattern 7 and the inorganic material of the insulating plate 8 or 81. The active metal bonding method is a method of bonding to the insulating plate 8 or 81 through a brazing material to which an active metal such as titanium or zirconium is added. The circuit pattern 7 is selectively formed with respect to the circuit design configured by the power module 100 or 101.

金属パターン9には、ここでは銅が用いられているが、これに限定されるものではない。金属パターン9の材料としては、絶縁板8と直接接合法又は活性金属接合法で接合でき、絶縁基板接合材61を介して放熱板13に接合できる材料である必要があり、より好ましくは、熱伝導性の良い材料であることである。ここでの金属パターン9は、絶縁板8と放熱板13とを絶縁基板接合材61を介して接合するために設けられ、さらにパワーモジュール100稼働時に内部に発生する熱を放熱板13に伝えるために設けられたものである。絶縁板8と放熱板13と絶縁基板接合材61を介さずに接合する場合は、絶縁板には絶縁板81が用いられるのである。絶縁板81は、放熱板13に塗布して硬化させることで放熱板13に接合できるからである。   Although copper is used for the metal pattern 9 here, it is not limited to this. The material of the metal pattern 9 needs to be a material that can be bonded to the insulating plate 8 by a direct bonding method or an active metal bonding method, and can be bonded to the heat radiating plate 13 via the insulating substrate bonding material 61, and more preferably heat It is a material with good conductivity. Here, the metal pattern 9 is provided to join the insulating plate 8 and the heat radiating plate 13 via the insulating substrate bonding material 61, and further to transmit heat generated inside when the power module 100 is operated to the heat radiating plate 13. Is provided. In the case where the insulating plate 8, the heat radiating plate 13, and the insulating substrate bonding material 61 are joined without being interposed, the insulating plate 81 is used as the insulating plate. This is because the insulating plate 81 can be bonded to the heat radiating plate 13 by being applied to the heat radiating plate 13 and cured.

放熱板13には、ここでは銅が用いられているが、熱伝導性が良い材料を用いればよく、炭化ケイ素とアルミニウムの複合材(Al−SiC)を用いてもよい。放熱板13は、パワーモジュール100及び101稼働時に内部に発生する熱を外部へ放熱する機能と、筐体の一部としての機能をもつ。図1においては、ケース14の下に放熱板13が設けられているが、放熱板13の一部をケース14が覆っている部分があってもよく、例えば、放熱板13の外周部分をケース14が囲んでいてもよい。放熱板13の絶縁板8と対向する面と反対側の面、又は放熱板13の絶縁板81が接合された面と反対側の面、すなわち図1における放熱板13の下面が、外部に露出し、パワーモジュール100又は101の熱を放熱できるようになっていればよい。   Although copper is used for the heat sink 13 here, a material having good thermal conductivity may be used, and a composite material of silicon carbide and aluminum (Al—SiC) may be used. The heat radiating plate 13 has a function of radiating heat generated inside during operation of the power modules 100 and 101 to the outside and a function as a part of the housing. In FIG. 1, the heat radiating plate 13 is provided below the case 14, but there may be a portion where the case 14 covers a part of the heat radiating plate 13. 14 may surround. The surface of the heat radiating plate 13 opposite to the surface facing the insulating plate 8 or the surface opposite to the surface where the insulating plate 81 of the heat radiating plate 13 is joined, that is, the lower surface of the heat radiating plate 13 in FIG. And what is necessary is just to be able to thermally radiate the heat | fever of the power module 100 or 101. FIG.

素子接合材6及び絶縁基板接合材61は、ここでははんだが用いられているが、銀ナノ粒子ペースト、又はいわゆる導電性接着剤であるエポキシ樹脂を含む銀ペーストであってもよい。   The element bonding material 6 and the insulating substrate bonding material 61 use solder here, but may be a silver nanoparticle paste or a silver paste containing an epoxy resin that is a so-called conductive adhesive.

ケース14には、耐熱性の高い絶縁性の材料が用いられ、例えば、ポリフェニレンサルファイド(Poly Phenylen Sulfide)やポリブチレンテレフタレート(Poly Butylene Terephthalate)等の耐熱性の高い熱可塑性樹脂等が用いられる。   For the case 14, an insulating material having high heat resistance is used, and for example, a heat-resistant thermoplastic resin such as polyphenylene sulfide or polybutylene terephthalate is used.

第1の封止樹脂16には、シリコン樹脂が用いられるが、例えば、ウレタン樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ゴム材等を用いてもよい。また、ゲル状のシリコン樹脂の上に、エポキシ樹脂を重ねるなどしてもよい。   A silicon resin is used for the first sealing resin 16. For example, a urethane resin, an epoxy resin, a polyimide resin, a polyamide resin, a polyamideimide resin, an acrylic resin, a rubber material, or the like may be used. Further, an epoxy resin may be stacked on a gel-like silicon resin.

第1の多孔質部材2及び第2の多孔質部材21は、金属を用いており、ここでは構成元素が第1の配線1及び第2の配線3と同じ銅を用いた場合で説明する。第1の多孔質部材2及び第2の多孔質部材21は、電気的特性、後述するパワーモジュールの製造方法における機械的特性から、銅、アルミニウム、銀、ニッケル、金のいずれかが用いられることが好ましく、これらのいずれかを主体とした合金を用いてもよい。第1の多孔質部材2及び第2の多孔質部材21は、その名称の通り、多孔質であるので、複数の微細な孔を有するものである。第1の多孔質部材2及び第2の多孔質部材21それぞれ、複数の微細な孔が占める割合は全体の30%程度である。30%程度であれば、パワー半導体素子5と第1の配線1との間、又は回路パターン7と第2の配線3との間の電気抵抗を極端に上げることはない。   The first porous member 2 and the second porous member 21 use metal, and here, a case where the same copper as that of the first wiring 1 and the second wiring 3 is used as the constituent element will be described. The first porous member 2 and the second porous member 21 are made of copper, aluminum, silver, nickel, or gold because of electrical characteristics and mechanical characteristics in the power module manufacturing method described later. It is preferable to use an alloy mainly composed of any of these. Since the 1st porous member 2 and the 2nd porous member 21 are porous as the name shows, they have a plurality of fine holes. Each of the first porous member 2 and the second porous member 21 has a ratio of about 30% of a plurality of fine holes. If it is about 30%, the electrical resistance between the power semiconductor element 5 and the first wiring 1 or between the circuit pattern 7 and the second wiring 3 is not extremely increased.

第1の多孔質部材2及び第2の多孔質部材21を形成するための素材は、購入製品を用いてもよいし、本発明の実施の形態1にかかるパワーモジュール100及び101の製造方法において後述するように、第1の配線1及び第2の配線3上に素材の生成も含めて形成してもよい。購入製品を用いる方法としては例えば、多孔質金属として販売されている住友電気工業株式会社製のセルメット(登録商標)を第1の多孔質部材2の素材として購入し、この素材を必要な寸法に加工して第1の多孔質部材2とする。次に、この第1の多孔質部材2を第1の配線1のパワー半導体素子5に接合される面にろう付けし、第1の配線1とパワー半導体素子5とを第1の多孔質部材2を介して接合する。   The raw material for forming the first porous member 2 and the second porous member 21 may be a purchased product, or in the method for manufacturing the power modules 100 and 101 according to the first embodiment of the present invention. As will be described later, it may be formed on the first wiring 1 and the second wiring 3 including the generation of the material. As a method of using a purchased product, for example, Celmet (registered trademark) manufactured by Sumitomo Electric Industries, Ltd. sold as a porous metal is purchased as a material of the first porous member 2, and this material is made to a necessary size. The first porous member 2 is processed. Next, the first porous member 2 is brazed to the surface of the first wiring 1 to be joined to the power semiconductor element 5, and the first wiring 1 and the power semiconductor element 5 are connected to the first porous member. 2 is joined.

このとき、購入する第1の多孔質部材2の素材は、第1の配線1より柔らかいものを選択する。第2の多孔質部材21の素材も、第2の配線3より柔らかいものを選択する。第1の配線1より柔らかいものとは、ここでは、ビッカース硬さ又は降伏応力(0.2%耐力)が、第1の配線1のビッカース硬さ又は降伏応力(0.2%耐力)よりも小さいものを示す。   At this time, the material of the first porous member 2 to be purchased is selected to be softer than the first wiring 1. The material of the second porous member 21 is also selected to be softer than the second wiring 3. Here, the term “softer than the first wiring 1” means that the Vickers hardness or yield stress (0.2% yield strength) is higher than the Vickers hardness or yield stress (0.2% yield strength) of the first wiring 1. Indicates a small one.

次に、本発明の実施の形態1にかかるパワーモジュール100及び101の製造方法についてそれぞれ説明する。まず、パワーモジュール100を製造する場合は、絶縁板8の一方の面上に回路パターン7が、他方の面上に金属パターン9が接合された絶縁基板と、表面に電極4が形成されたパワー半導体素子5とを用意する。そして、放熱板13上に絶縁基板接合材61を介して金属パターン9が放熱板13側となるように絶縁基板を置き、その絶縁基板の回路パターン7上に素子接合材6を介してパワー半導体素子5を配置し、リフロー炉に入れる。リフロー炉に入れることにより、絶縁基板接合材61及び素子接合材6が融解し、放熱板13と絶縁基板とパワー半導体素子5が接合される。   Next, a method for manufacturing the power modules 100 and 101 according to the first embodiment of the present invention will be described. First, when manufacturing the power module 100, the power in which the circuit pattern 7 is formed on one surface of the insulating plate 8, the metal substrate 9 is bonded on the other surface, and the electrode 4 is formed on the surface. A semiconductor element 5 is prepared. Then, an insulating substrate is placed on the heat radiating plate 13 via the insulating substrate bonding material 61 so that the metal pattern 9 is on the heat radiating plate 13 side, and the power semiconductor is disposed on the circuit pattern 7 of the insulating substrate via the element bonding material 6. Element 5 is placed and placed in a reflow furnace. By putting in the reflow furnace, the insulating substrate bonding material 61 and the element bonding material 6 are melted, and the heat sink 13, the insulating substrate, and the power semiconductor element 5 are bonded.

パワーモジュール101を製造する場合は、放熱板13の一方の面上に絶縁板81が接合され、さらにその上、絶縁板81上に回路パターン7が接合された金属基板と、表面に電極4が形成されたパワー半導体素子5とを用意する。そして、金属基板の回路パターン7上に素子接合材6を介してパワー半導体素子5を配置し、リフロー炉に入れる。そして、素子接合材6が融解することにより、金属基板とパワー半導体素子5が接合される。   When the power module 101 is manufactured, an insulating plate 81 is bonded on one surface of the heat radiating plate 13, and further, a metal substrate having the circuit pattern 7 bonded on the insulating plate 81, and an electrode 4 on the surface. A formed power semiconductor element 5 is prepared. And the power semiconductor element 5 is arrange | positioned through the element bonding material 6 on the circuit pattern 7 of a metal substrate, and it puts into a reflow furnace. Then, when the element bonding material 6 is melted, the metal substrate and the power semiconductor element 5 are bonded.

これにより、パワーモジュール100又は101を製造するための用意ができたこととなる。   Thereby, the preparation for manufacturing the power module 100 or 101 is completed.

次に、第1の多孔質部材2及び第2の多孔質部材21を用いて、板状の配線の接合を行う。図2は、本発明の実施の形態1にかかるパワーモジュール100及び101の製造方法のうち、板状の配線の接合を行う工程を示す工程フロー図である。図2に示されたステップS1において、第1の配線1の一方の面に第1の多孔質部材2を形成し、第2の配線3の一方の面に第2の多孔質部材21を形成する。そして、ステップS2において、板状の配線である第1の配線1とパワー半導体素子5の電極4とを第1の多孔質部材2を介して接合し、板状の配線である第2の配線3と回路パターン7とを第2の多孔質部材21を介して接合する。   Next, the plate-like wiring is joined using the first porous member 2 and the second porous member 21. FIG. 2 is a process flow diagram illustrating a process of joining plate-like wirings in the manufacturing method of the power modules 100 and 101 according to the first embodiment of the present invention. In step S <b> 1 shown in FIG. 2, the first porous member 2 is formed on one surface of the first wiring 1, and the second porous member 21 is formed on one surface of the second wiring 3. To do. In step S2, the first wiring 1 that is a plate-like wiring and the electrode 4 of the power semiconductor element 5 are joined via the first porous member 2, and the second wiring that is a plate-like wiring. 3 and the circuit pattern 7 are joined via the second porous member 21.

図2のステップS1及びステップS2について、図3及び図4を用いて、その詳細を説明する。なお、図3は本発明の実施の形態1にかかるパワーモジュール100及び101の製造方法の工程のステップS1を説明するための配線及び多孔質部材(第1の多孔質部材2及び第2の多孔質部材21)を示す側面図及び下面図である。図4は、本発明の実施の形態1にかかるパワーモジュール100及び101の製造方法の工程のステップS2を説明するための図であり、(a)はステップS2の開始直前、(b)はステップS2の開始直後、(c)はステップS2の終了直後である。   Details of step S1 and step S2 in FIG. 2 will be described with reference to FIGS. 3 is a wiring and porous member (first porous member 2 and second porous member) for explaining step S1 of the method of manufacturing the power modules 100 and 101 according to the first embodiment of the present invention. It is the side view and bottom view which show the mass member 21). FIG. 4 is a diagram for explaining step S2 of the process of the method for manufacturing the power modules 100 and 101 according to the first embodiment of the present invention, where (a) is just before the start of step S2, and (b) is the step. Immediately after the start of S2, (c) is immediately after the end of step S2.

ステップS1では、図3に示すように、第1の配線1の一方の面であるパワー半導体素子5に接合する面に、第1の多孔質部材2を形成する。なお、第2の配線3に第2の多孔質部材21を形成する方法も、以下に説明する第1の配線1に第1の多孔質部材2を形成する方法と同様の方法を用いることができる。したがって、同様の説明となるため、省略する。   In step S1, as shown in FIG. 3, the first porous member 2 is formed on the surface bonded to the power semiconductor element 5 which is one surface of the first wiring 1. The method for forming the second porous member 21 on the second wiring 3 is also the same method as the method for forming the first porous member 2 on the first wiring 1 described below. it can. Therefore, since it becomes the same description, it abbreviate | omits.

ここでは、第1の配線1のパワー半導体素子5に接合する面を下面としている。第1の多孔質部材2の形状は、側面図において凸状、下面図において円形状とした。まず、第1の配線1に素材の生成も含めて第1の多孔質部材2を形成する場合を説明する。第1の配線1に素材の生成も含めて第1の多孔質部材2を形成する方法には、好ましくは、コールドスプレー法又は微粒子焼結法を用いる。コールドスプレー法とは、金属の微粒子を高速で物体に吹き付けて膜を形成する方法である。第1の多孔質部材2に用いる金属の微粒子を高速で第1の配線1のパワー半導体素子5に接合する面に吹き付けることで、第1の多孔質部材2を形成することができる。微粒子焼結法とは、金属の微粒子を物体上に堆積し、堆積後、金属の微粒子を焼き付けて膜を形成する方法である。第1の多孔質部材2に用いる金属の微粒子を第1の配線1のパワー半導体素子5に接合する面上に積み、その後、金属の微粒子を第1の配線1に焼き付けることで、第1の多孔質部材2を形成することができる。コールドスプレー法又は微粒子焼結法以外には、射出成形により第1の多孔質部材2を生成し、第1の配線1のパワー半導体素子5と接合する面にろう付けする方法を用いてもよい。   Here, the surface bonded to the power semiconductor element 5 of the first wiring 1 is the lower surface. The shape of the first porous member 2 was convex in the side view and circular in the bottom view. First, the case where the 1st porous member 2 is formed in the 1st wiring 1 including the production | generation of a raw material is demonstrated. Preferably, a cold spray method or a fine particle sintering method is used as a method of forming the first porous member 2 including the generation of the material on the first wiring 1. The cold spray method is a method of forming a film by spraying metal fine particles onto an object at a high speed. The first porous member 2 can be formed by spraying metal fine particles used for the first porous member 2 on the surface of the first wiring 1 to be bonded to the power semiconductor element 5 at a high speed. The fine particle sintering method is a method in which metal fine particles are deposited on an object, and after deposition, the metal fine particles are baked to form a film. The metal fine particles used for the first porous member 2 are stacked on the surface of the first wiring 1 to be bonded to the power semiconductor element 5, and then the metal fine particles are baked on the first wiring 1, The porous member 2 can be formed. In addition to the cold spray method or the fine particle sintering method, a method of generating the first porous member 2 by injection molding and brazing the surface of the first wiring 1 to be bonded to the power semiconductor element 5 may be used. .

第1の多孔質部材2に購入製品を用いる場合は、上述したように、例えば、多孔質金属として販売されている住友電気工業株式会社製のセルメット(登録商標)を第1の多孔質部材2の素材として購入し、この素材を、図3に示すような形状に加工して、第1の配線1のパワー半導体素子5に接合される面にろう付けする。   When using a purchased product for the first porous member 2, as described above, for example, Celmet (registered trademark) manufactured by Sumitomo Electric Industries, Ltd. sold as a porous metal is used as the first porous member 2. This material is processed into a shape as shown in FIG. 3 and brazed to the surface of the first wiring 1 to be joined to the power semiconductor element 5.

ここで、第1の多孔質部材2を形成する金属材料を、第1の配線1と同じ金属材料として第1の多孔質部材2を形成した場合、第1の配線1に形成された第1の多孔質部材2は、密度が第1の配線1よりも低いので、第1の配線1よりも柔らかい。一般的に、多孔質金属の密度が低くなっていくと、硬度が低下していくからである。   Here, when the first porous member 2 is formed by using the same metal material as that of the first wiring 1 as the metal material forming the first porous member 2, the first material formed in the first wiring 1 is used. The porous member 2 is softer than the first wiring 1 because the density thereof is lower than that of the first wiring 1. This is because the hardness generally decreases as the density of the porous metal decreases.

第1の多孔質部材2を形成する金属材料を、第1の配線1と異なる金属材料として第1の多孔質部材2を形成する場合、第1の多孔質部材2は、第1の配線1よりも柔らかくなるようにする。第1の多孔質部材2が第1の配線1よりも柔らかくなるようにとは、第1の配線1に形成後の第1の多孔質部材2のビッカース硬さ又は降伏応力(0.2%耐力)が、第1の配線1のビッカース硬さ又は降伏応力(0.2%耐力)よりも小さくなるようにということを示す。   When the first porous member 2 is formed by using the metal material forming the first porous member 2 as a metal material different from that of the first wiring 1, the first porous member 2 is the first wiring 1. To be softer. To make the first porous member 2 softer than the first wiring 1, the Vickers hardness or the yield stress (0.2%) of the first porous member 2 after being formed on the first wiring 1. It shows that the yield strength) is smaller than the Vickers hardness or the yield stress (0.2% yield strength) of the first wiring 1.

すなわち、第1の多孔質部材2に第1の配線1と同じ金属材料を用いた場合でも、異なる金属材料を用いた場合でも、第1の配線1に形成後の第1の多孔質部材2のビッカース硬さ又は降伏応力(0.2%耐力)は、第1の配線1のビッカース硬さ又は降伏応力(0.2%耐力)よりも必ず小さくなっている。   That is, even when the same metal material as the first wiring 1 is used for the first porous member 2 or when a different metal material is used, the first porous member 2 formed on the first wiring 1 is used. The Vickers hardness or yield stress (0.2% yield strength) of the first wiring 1 is necessarily smaller than the Vickers hardness or yield stress (0.2% yield strength) of the first wiring 1.

例えば、第1の配線1に無酸素銅(C1020−1/2H)を用いている場合、第1の配線1に形成後の第1の多孔質部材2のビッカース硬さは75kgf/mm未満であり、降伏応力(0.2%耐力)は250N/mm未満であるように形成される。 For example, when oxygen-free copper (C1020-1 / 2H) is used for the first wiring 1, the Vickers hardness of the first porous member 2 after being formed on the first wiring 1 is less than 75 kgf / mm 2. And the yield stress (0.2% yield strength) is less than 250 N / mm 2 .

第2の多孔質部材21の第2の配線3に対する硬さ関係も、第1の多孔質部材2の第1の配線1に対する硬さ関係と同様の関係である。すなわち、第2の多孔質部材21に第2の配線3と同じ金属材料が用いられていても、異なる金属材料が用いられていても、第2の配線3に形成後の第2の多孔質部材21のビッカース硬さ又は降伏応力(0.2%耐力)は、第2の配線3のビッカース硬さ又は降伏応力(0.2%耐力)よりも必ず小さくなっている。   The hardness relationship of the second porous member 21 with respect to the second wiring 3 is also similar to the hardness relationship of the first porous member 2 with respect to the first wiring 1. That is, even if the same metal material as the second wiring 3 is used for the second porous member 21 or a different metal material is used, the second porous member after being formed in the second wiring 3 is used. The Vickers hardness or yield stress (0.2% yield strength) of the member 21 is necessarily smaller than the Vickers hardness or yield stress (0.2% yield strength) of the second wiring 3.

次に、ステップS2では、第1の配線1とパワー半導体素子5を第1の多孔質部材2を介して接合する。なお、第2の配線3と回路パターン7を第2の多孔質部材21を介して接合する方法も、以下に説明する第1の配線1とパワー半導体素子5を第1の多孔質部材2を介して接合する方法と同様の方法を用いることができる。パワー半導体素子5が回路パターン7となるのみであり、同様の説明となるため、省略する。   Next, in step S <b> 2, the first wiring 1 and the power semiconductor element 5 are joined via the first porous member 2. In addition, the method of joining the second wiring 3 and the circuit pattern 7 via the second porous member 21 also connects the first wiring 1 and the power semiconductor element 5 described below to the first porous member 2. The method similar to the method of joining via can be used. Since the power semiconductor element 5 only becomes the circuit pattern 7 and the description is the same, it is omitted.

図4(a)に示すように、第1の配線1をパワー半導体素子5の表面に形成された電極4上に配置する。ここで、第1の配線1の第1の多孔質部材2が形成された面と反対側には、超音波接合ツール30が存在する。第1の配線1は、ケース14の所定の箇所にあらかじめ形成されており、放熱板13にケース14を固定することによって、第1の配線1はパワー半導体素子5の表面に形成された電極4上に配置される。   As shown in FIG. 4A, the first wiring 1 is disposed on the electrode 4 formed on the surface of the power semiconductor element 5. Here, the ultrasonic bonding tool 30 exists on the opposite side of the surface of the first wiring 1 on which the first porous member 2 is formed. The first wiring 1 is formed in advance in a predetermined portion of the case 14, and the first wiring 1 is formed on the surface of the power semiconductor element 5 by fixing the case 14 to the heat sink 13. Placed on top.

そして、図4(b)に示すように、第1の配線1に形成された第1の多孔質部材2がパワー半導体素子5の表面に形成された電極4に接触するように、超音波接合ツール30を上側から、すなわち第1の配線1の第1の多孔質部材2が形成された面と反対側から第1の配線1に押しあて、荷重及び超音波振動を印加する。   Then, as shown in FIG. 4B, ultrasonic bonding is performed so that the first porous member 2 formed on the first wiring 1 is in contact with the electrode 4 formed on the surface of the power semiconductor element 5. The tool 30 is pressed against the first wiring 1 from the upper side, that is, from the side opposite to the surface of the first wiring 1 on which the first porous member 2 is formed, and a load and ultrasonic vibration are applied.

すると、第1の多孔質部材2とパワー半導体素子5の表面に形成された電極4の接触領域10から、第1の多孔質部材2の変形が始まり、接触領域10の面積が拡大していく。そして、図4(c)に示すように、第1の多孔質部材2と電極4の接合界面全体が接触領域11となり、接合界面全体に超音波振動が印加され、接合が完了し、第1の配線1とパワー半導体素子5とが第1の多孔質部材2を介して接合されたこととなる。   Then, the deformation of the first porous member 2 starts from the contact region 10 of the electrode 4 formed on the surface of the first porous member 2 and the power semiconductor element 5, and the area of the contact region 10 increases. . And as shown in FIG.4 (c), the whole joining interface of the 1st porous member 2 and the electrode 4 becomes the contact area | region 11, an ultrasonic vibration is applied to the whole joining interface, joining is completed, and 1st The wiring 1 and the power semiconductor element 5 are joined through the first porous member 2.

第1の多孔質部材2は、第1の配線1とパワー半導体素子5とが第1の多孔質部材2を介して接合されたあとも、多孔質の状態を保っている。第2の多孔質部材21も同様に、第2の配線3と回路パターン7とが第2の多孔質部材21を介して接合されたあとも、多孔質の状態を保っている。   The first porous member 2 remains in a porous state even after the first wiring 1 and the power semiconductor element 5 are joined via the first porous member 2. Similarly, the second porous member 21 is maintained in a porous state even after the second wiring 3 and the circuit pattern 7 are joined via the second porous member 21.

ここで、図4におけるパワー半導体素子5の下側には、回路パターン7と絶縁板8と金属パターン9があり、放熱板13が省略され、図1(a)の本発明の実施の形態1にかかるパワーモジュール100を製造するための図となっている。図1(b)の本発明の実施の形態1にかかるパワーモジュール101を製造するときは、パワー半導体素子5の下側には、回路パターン7と絶縁板81と放熱板13とがあることは言うまでもない。   Here, on the lower side of the power semiconductor element 5 in FIG. 4, there are a circuit pattern 7, an insulating plate 8, and a metal pattern 9, the heat radiating plate 13 is omitted, and Embodiment 1 of the present invention in FIG. It is a figure for manufacturing the power module 100 concerning. When manufacturing the power module 101 according to the first embodiment of the present invention shown in FIG. 1B, the circuit pattern 7, the insulating plate 81, and the heat radiating plate 13 are present on the lower side of the power semiconductor element 5. Needless to say.

次に、第1の封止樹脂16を、ケース14と放熱板13で囲まれる領域に充填し、硬化させる。以上により、本発明の実施の形態1にかかるパワーモジュール100及び101が製造される。   Next, the first sealing resin 16 is filled in a region surrounded by the case 14 and the heat radiating plate 13 and cured. Thus, the power modules 100 and 101 according to the first embodiment of the present invention are manufactured.

第1の配線1とパワー半導体素子5とを第1の多孔質部材2を介して接合する方法には、超音波接合法を用いた。熱圧着法を用いてもよく、超音波併用熱圧着法を用いてもよいが、パワー半導体素子5に熱のかからない超音波接合法が好ましい。第2の配線3と回路パターン7とを第2の多孔質部材21を介して接合する方法も同様である。   An ultrasonic bonding method was used as a method of bonding the first wiring 1 and the power semiconductor element 5 via the first porous member 2. Although a thermocompression bonding method may be used or an ultrasonic combined thermocompression bonding method may be used, an ultrasonic bonding method in which the power semiconductor element 5 is not heated is preferable. The method of joining the second wiring 3 and the circuit pattern 7 via the second porous member 21 is also the same.

ここで、本発明の実施の形態1にかかるパワーモジュール100及び101の製造途中の状態でステップS1の直前のパワーモジュール100又は101、すなわち、第1の多孔質部材2及び第2の多孔質部材21と、第1の配線1及び第2の配線3と、第1の封止樹脂16と、ケース14以外を備えたパワーモジュール100及び101には、反りが発生している。なぜなら、線膨張係数の異なる様々な材料を用いた部材を重ね、リフロー炉に入れることによって、製造しているためである。   Here, the power module 100 or 101 immediately before step S1 in the state of manufacturing the power modules 100 and 101 according to the first embodiment of the present invention, that is, the first porous member 2 and the second porous member. 21, the first wiring 1 and the second wiring 3, the first sealing resin 16, and the power modules 100 and 101 including the case 14 are warped. This is because it is manufactured by stacking members using various materials having different linear expansion coefficients and putting them in a reflow furnace.

したがって、図4に示したように、パワー半導体素子5の表面に形成された電極4と第1の配線1は、その対向する面は平行になっていないのである。回路パターン7と第2の配線3の対抗する面も同様である。   Therefore, as shown in FIG. 4, the opposing surfaces of the electrode 4 and the first wiring 1 formed on the surface of the power semiconductor element 5 are not parallel to each other. The opposite surfaces of the circuit pattern 7 and the second wiring 3 are the same.

第1の多孔質部材2の厚み、及び面内寸法、ここでは円形の直径は、適宜決定されるものである。第1の多孔質部材2を介して第1の配線1が接合されるパワー半導体素子5に生じている反り、第1の配線1のパワー半導体素子5が接合される面の面積、及びパワー半導体素子5の表面に形成された電極4の面積により変わるためである。   The thickness of the first porous member 2 and the in-plane dimensions, here the circular diameter, are determined as appropriate. Warpage occurring in the power semiconductor element 5 to which the first wiring 1 is bonded via the first porous member 2, the area of the surface of the first wiring 1 to which the power semiconductor element 5 is bonded, and the power semiconductor This is because it varies depending on the area of the electrode 4 formed on the surface of the element 5.

例えば、第1の多孔質部材2と、第2の多孔質部材21と、第1の配線1と、第2の配線3と、第1の封止樹脂16と、ケース14以外を備えたパワーモジュール100又は101に生じている反りが500μm程度である場合、第1の多孔質部材2は250μm以上750μm以下の厚みがあればよいと考えられる。   For example, the power including the first porous member 2, the second porous member 21, the first wiring 1, the second wiring 3, the first sealing resin 16, and the case 14. When the warp generated in the module 100 or 101 is about 500 μm, it is considered that the first porous member 2 only needs to have a thickness of 250 μm or more and 750 μm or less.

第1の多孔質部材2と、第2の多孔質部材21と、第1の配線1と、第2の配線3と、第1の封止樹脂16と、ケース14以外を備えたパワーモジュール100又は101に生じている反りが500μm程度である場合、パワー半導体素子5に生じている反りはそれよりも小さく、パワー半導体素子5に生じている反りに起因した第1の配線1の接合不良の発生を低減させるためには、第1の多孔質部材2の厚さは、250μm以上あればよいと考えられる。   The power module 100 including the first porous member 2, the second porous member 21, the first wiring 1, the second wiring 3, the first sealing resin 16, and the case 14. Alternatively, when the warp generated in 101 is about 500 μm, the warp generated in the power semiconductor element 5 is smaller than that, and the first wiring 1 is poorly bonded due to the warp generated in the power semiconductor element 5. In order to reduce generation | occurrence | production, it is thought that the thickness of the 1st porous member 2 should just be 250 micrometers or more.

そして、第1の多孔質部材2が750μmよりも厚い場合には、第1の多孔質部材2の電気抵抗値が増加すること、第1の配線1を第1の多孔質部材2を介してパワー半導体素子5に超音波接合する際に、超音波振動が第1の多孔質部材2とパワー半導体素子5との接合界面に伝わりにくくなることが懸念されるため、第1の多孔質部材2は750μm以下の厚みであればよいと考えられる。   When the first porous member 2 is thicker than 750 μm, the electrical resistance value of the first porous member 2 increases, and the first wiring 1 is connected via the first porous member 2. When ultrasonic bonding is performed to the power semiconductor element 5, there is a concern that ultrasonic vibrations are not easily transmitted to the bonding interface between the first porous member 2 and the power semiconductor element 5. Is considered to have a thickness of 750 μm or less.

第2の多孔質部材21の厚み、及び面内寸法も、第1の多孔質部材2と同様に適宜決定されるものである。   The thickness and in-plane dimensions of the second porous member 21 are also appropriately determined in the same manner as the first porous member 2.

上述の本発明の実施の形態1にかかるパワーモジュール100及び101の製造方法では、第1の配線1に第1の多孔質部材2を形成し、第2の配線3に第2の多孔質部材21を形成した。そして、第1の配線1を第1の多孔質部材2を介してパワー半導体素子5の表面に形成される電極4に接合し、第2の配線3を第2の多孔質部材21を介して回路パターン7に接合した。   In the manufacturing method of the power modules 100 and 101 according to the first embodiment of the present invention described above, the first porous member 2 is formed on the first wiring 1 and the second porous member is formed on the second wiring 3. 21 was formed. Then, the first wiring 1 is bonded to the electrode 4 formed on the surface of the power semiconductor element 5 through the first porous member 2, and the second wiring 3 is connected through the second porous member 21. Bonded to the circuit pattern 7.

図5は、本発明の実施の形態1にかかるパワーモジュールの製造方法の工程のステップS1の変形例を説明するためのパワー半導体素子と回路パターンと多孔質部材の断面図である。図5において、第1の多孔質部材2は、パワー半導体素子5の表面に形成された電極4上に形成され、第2の多孔質部材21は、回路パターン7上に形成されている。   FIG. 5 is a cross-sectional view of a power semiconductor element, a circuit pattern, and a porous member for explaining a modification of step S1 of the process of the method for manufacturing a power module according to the first embodiment of the present invention. In FIG. 5, the first porous member 2 is formed on the electrode 4 formed on the surface of the power semiconductor element 5, and the second porous member 21 is formed on the circuit pattern 7.

ステップS1の変形例として、第1の配線1に第1の多孔質部材2を形成するのではなく、図5に示すように、パワー半導体素子5の表面に形成された電極4上に第1の多孔質部材2を形成してもよい。第1の多孔質部材2を形成する方法は、上述したように、コールドスプレー法又は微粒子焼結法が用いられる。もちろん、射出成形により第1の多孔質部材2を形成し、パワー半導体素子5の表面に形成された電極4上にろう付けする方法を用いてもよい。   As a modified example of step S1, the first porous member 2 is not formed on the first wiring 1, but the first porous member 2 is formed on the electrode 4 formed on the surface of the power semiconductor element 5 as shown in FIG. The porous member 2 may be formed. As described above, a cold spray method or a fine particle sintering method is used as a method of forming the first porous member 2. Of course, a method of forming the first porous member 2 by injection molding and brazing on the electrode 4 formed on the surface of the power semiconductor element 5 may be used.

そして、ステップS2において、第1の配線1を第1の多孔質部材2を介してパワー半導体素子5の表面に形成される電極4に接合する。   In step S 2, the first wiring 1 is joined to the electrode 4 formed on the surface of the power semiconductor element 5 through the first porous member 2.

第2の配線3を第2の多孔質部材21を介して回路パターン7に接合する場合も同様に、ステップS1の変形例として、第2の配線3に第2の多孔質部材21を形成するのではなく、図5に示すように、回路パターン7上に第2の多孔質部材21を形成してもよい。そして、ステップS2において、第2の配線3を第2の多孔質部材21を介して回路パターン7に接合する。   Similarly, when the second wiring 3 is joined to the circuit pattern 7 via the second porous member 21, the second porous member 21 is formed on the second wiring 3 as a modified example of step S1. Instead, the second porous member 21 may be formed on the circuit pattern 7 as shown in FIG. In step S <b> 2, the second wiring 3 is joined to the circuit pattern 7 via the second porous member 21.

また、更なるステップS1の変形例としては、第1の配線1及びパワー半導体素子5の表面に形成された電極4上の両方に第1の多孔質部材2を形成してもよい。そして、ステップS2において、第1の配線1を第1の多孔質部材2を介してパワー半導体素子5の表面に形成される電極4に接合する。同様に、第2の配線3及び回路パターン7上の両方に第2の多孔質部材21を形成してもよい。そして、ステップS2において、第2の配線3を第2の多孔質部材21を介して回路パターン7に接合する。   As a further modification of step S1, the first porous member 2 may be formed on both the first wiring 1 and the electrode 4 formed on the surface of the power semiconductor element 5. In step S 2, the first wiring 1 is joined to the electrode 4 formed on the surface of the power semiconductor element 5 through the first porous member 2. Similarly, the second porous member 21 may be formed on both the second wiring 3 and the circuit pattern 7. In step S <b> 2, the second wiring 3 is joined to the circuit pattern 7 via the second porous member 21.

本発明の実施の形態1にかかるパワーモジュール100及び101は、以上のような構成及び製造方法としたことにより、第1の配線1とパワー半導体素子5との間の未接合部を減らしたパワーモジュール100及び101を得ることができる。また、第2の配線3と回路パターン7との間の未接合部を減らしたパワーモジュール100及び101を得ることができる。   Since the power modules 100 and 101 according to the first embodiment of the present invention have the above-described configuration and manufacturing method, the power in which the unjoined portion between the first wiring 1 and the power semiconductor element 5 is reduced is reduced. Modules 100 and 101 can be obtained. Further, it is possible to obtain the power modules 100 and 101 in which the unjoined portion between the second wiring 3 and the circuit pattern 7 is reduced.

なぜなら、第1の配線1とパワー半導体素子5とを接合する時には、パワー半導体素子5が湾曲していても、図4に示したように、第1の配線1とパワー半導体素子5のそれぞれが対向する面が平行でなくても、第1の多孔質部材2が多孔質であり、かつ金属性であるので変形しやすく、接合界面全体に第1の多孔質部材2が広がるからである。第2の配線3と回路パターン7との間も同様である。   This is because when the first wiring 1 and the power semiconductor element 5 are joined, even if the power semiconductor element 5 is curved, as shown in FIG. This is because even if the opposing surfaces are not parallel, the first porous member 2 is porous and metallic, so it is easily deformed, and the first porous member 2 spreads over the entire bonding interface. The same applies between the second wiring 3 and the circuit pattern 7.

さらに、第1の配線1とパワー半導体素子5とを接合する時には、第1の多孔質部材2が変形することで、パワー半導体素子5に過度な荷重及びせん断応力が加わることなく、パワー半導体素子5の損傷を低減させることができる。   Furthermore, when the first wiring 1 and the power semiconductor element 5 are joined, the first porous member 2 is deformed, so that an excessive load and shear stress are not applied to the power semiconductor element 5. 5 damage can be reduced.

また、第1の配線1とパワー半導体素子5との間に第1の多孔質部材2が存在することにより、パワーモジュール100及び101の稼働時に発生する、第1の多孔質部材2から、第1の配線1と第1の多孔質部材2との界面及びパワー半導体素子5の表面に形成された電極4と第1の多孔質部材2との界面にかかる応力を、第1の多孔質部材2が有する複数の微細な孔が、その形を変形することにより、緩和させることができる。したがって、パワーモジュール100及び101は、第1の配線1とパワー半導体素子5との接合をパワーモジュール100及び101の稼働時も保つことができ、第1の配線1とパワー半導体素子5との接合信頼性が向上したパワーモジュール100及び101を得ることができる。   Further, since the first porous member 2 is present between the first wiring 1 and the power semiconductor element 5, the first porous member 2 generated during the operation of the power modules 100 and 101 is changed from the first porous member 2 to the power semiconductor element 5. The stress applied to the interface between the first wiring 1 and the first porous member 2 and the interface between the electrode 4 formed on the surface of the power semiconductor element 5 and the first porous member 2 is expressed as the first porous member. The plurality of fine holes of 2 can be relaxed by deforming its shape. Therefore, the power modules 100 and 101 can maintain the bonding between the first wiring 1 and the power semiconductor element 5 even when the power modules 100 and 101 are in operation, and the bonding between the first wiring 1 and the power semiconductor element 5. The power modules 100 and 101 with improved reliability can be obtained.

従来の技術を用いて、第1の配線1とパワー半導体素子5とを銀ペーストを介して接合した場合、第1の配線1とパワー半導体素子5との間には、銀フィラーだけでなく、エポキシ樹脂などの導電性樹脂も存在する。また、第1の配線1とパワー半導体素子5とを銀ナノ粒子ペーストを介して接合した場合は、第1の配線1とパワー半導体素子5との間には、銀ナノ粒子だけでなく、有機材料が用いられている分散剤も存在する。銀ナノ粒子ペーストは、接合時に分散剤を揮発させるが、銀ナノ粒子ペーストの中心部は分散剤が揮発しにくいため、第1の配線1とパワー半導体素子5との間には、銀ナノ粒子だけでなく、分散剤も残ることとなるからである。   When the first wiring 1 and the power semiconductor element 5 are bonded via silver paste using a conventional technique, not only the silver filler between the first wiring 1 and the power semiconductor element 5, There are also conductive resins such as epoxy resins. In addition, when the first wiring 1 and the power semiconductor element 5 are joined via the silver nanoparticle paste, not only the silver nanoparticles but also the organic material is interposed between the first wiring 1 and the power semiconductor element 5. There are also dispersants in which the material is used. The silver nanoparticle paste volatilizes the dispersing agent at the time of bonding, but the silver nanoparticle paste has a silver nanoparticle between the first wiring 1 and the power semiconductor element 5 because the dispersing agent is difficult to volatilize at the center of the silver nanoparticle paste. This is because not only the dispersant remains.

したがって、第1の配線1とパワー半導体素子5とを銀ペーストを介して接合した場合は、銀フィラーと導電性樹脂との線膨張係数の差に起因した応力が、銀ペーストから第1の配線1と銀ペーストとの界面、及び銀ペーストとパワー半導体素子5との界面にかかる。また、第1の配線1とパワー半導体素子5とを銀ナノ粒子ペーストを介して接合した場合は、分散剤が揮発しにくい銀ナノ粒子ペーストの中心部で、銀ナノ粒子と第1の配線1又はパワー半導体素子5、若しくは銀ナノ粒子同士の焼結が進行し難くなる。その結果、銀ナノ粒子の未焼結部又は未接合部が残存する。これにより、銀ナノ粒子接合部の熱抵抗が増加する。   Therefore, when the first wiring 1 and the power semiconductor element 5 are joined via the silver paste, the stress caused by the difference in the linear expansion coefficient between the silver filler and the conductive resin is generated from the silver paste to the first wiring. 1 and the interface between the silver paste and the power semiconductor element 5. Moreover, when the 1st wiring 1 and the power semiconductor element 5 are joined via a silver nanoparticle paste, a silver nanoparticle and the 1st wiring 1 are the center part of the silver nanoparticle paste from which a dispersing agent does not volatilize easily. Or sintering of the power semiconductor element 5 or silver nanoparticles becomes difficult to proceed. As a result, the unsintered part or unjoined part of the silver nanoparticles remains. Thereby, the thermal resistance of a silver nanoparticle junction part increases.

一方、本発明の実施の形態1では、第1の多孔質部材2から、第1の配線1と第1の多孔質部材2との界面、及び第1の多孔質部材2とパワー半導体素子5との界面にかかる応力は、発生しても、その大きさは小さく、銀ペーストで接合した場合と比べると、その値は小さい。なぜなら、本発明の実施の形態1にかかるパワーモジュール100及び101には、有機材料を含まない金属性の第1の多孔質部材2が用いられているので、第1の多孔質部材2内で、金属材料と有機材料との線膨張係数の差に起因した応力が発生しないからである。   On the other hand, in Embodiment 1 of the present invention, from the first porous member 2 to the interface between the first wiring 1 and the first porous member 2 and the first porous member 2 and the power semiconductor element 5. Even if the stress applied to the interface is generated, the magnitude of the stress is small, and the value is small as compared with the case of joining with the silver paste. This is because, in the power modules 100 and 101 according to the first embodiment of the present invention, the metallic first porous member 2 that does not contain an organic material is used. This is because no stress is generated due to the difference in coefficient of linear expansion between the metal material and the organic material.

また、本発明の実施の形態1では、第1の多孔質部材2が用いられた接合部の熱抵抗は、銀ナノ粒子ペーストで接合した場合と比べると、その値は小さい。なぜなら、本発明の実施の形態1にかかるパワーモジュール100及び101には、有機材料を含まない金属性の第1の多孔質部材2が用いられており、さらに、第1の多孔質部材2を図4に示す超音波接合法により接合するため、銀ナノ粒子の未焼結部又は未接合部の残存を抑制できるためである。   Moreover, in Embodiment 1 of this invention, the value of the thermal resistance of the junction part using the 1st porous member 2 is small compared with the case where it joins with a silver nanoparticle paste. This is because the power modules 100 and 101 according to the first embodiment of the present invention use the metallic first porous member 2 that does not contain an organic material, and further includes the first porous member 2. This is because bonding by the ultrasonic bonding method shown in FIG. 4 can suppress the remaining of unsintered or unbonded portions of the silver nanoparticles.

さらに、銀ペースト及び銀ナノ粒子ペーストを用いて接合する場合は、接合時に熱を加えなければならず、パワー半導体素子5に余計な熱を加えることになる。一方、本発明の実施の形態1にかかる第1の多孔質部材2は、熱を用いずに超音波接合法により第1の配線1とパワー半導体素子5とを接合することができるので、パワー半導体素子5に余計な熱を加えなくて済むという効果がある。   Furthermore, when joining using a silver paste and a silver nanoparticle paste, heat must be applied at the time of joining, and extra heat is applied to the power semiconductor element 5. On the other hand, the first porous member 2 according to the first embodiment of the present invention can join the first wiring 1 and the power semiconductor element 5 by the ultrasonic joining method without using heat. There is an effect that it is not necessary to apply extra heat to the semiconductor element 5.

第2の配線3と回路パターン7との接合についても、第2の多孔質部材21が存在するため、第1の配線1とパワー半導体素子5との接合と同様の効果がある。したがって、パワーモジュール100及び101は、第1の配線1とパワー半導体素子5との接合信頼性だけでなく、第2の配線3と回路パターン7との接合信頼性も向上している。   The bonding between the second wiring 3 and the circuit pattern 7 also has the same effect as the bonding between the first wiring 1 and the power semiconductor element 5 because the second porous member 21 exists. Therefore, in the power modules 100 and 101, not only the bonding reliability between the first wiring 1 and the power semiconductor element 5, but also the bonding reliability between the second wiring 3 and the circuit pattern 7 is improved.

ここで、図4に示した超音波接合ツール30は、一定ピッチの突起を有している。そして、図1(a)のパワーモジュール100及び図1(b)のパワーモジュール101は、第1の配線1の第2の多孔質部材2が形成された面と反対側の面、及び第2の配線3の第2の多孔質部材2が形成された面と反対側の面に、超音波接合ツール30の接触跡である一定ピッチの凹凸を有している。しかしながら、超音波接合ツール30の形状は、特に限定されるものではなく、第1の配線1とパワー半導体素子5、第2の配線3と回路パターン7の接合を実施できるものでよい。そのため、図1(a)及び(b)に示したような一定ピッチの凹凸を有さない第1の配線1及び3もある。   Here, the ultrasonic welding tool 30 shown in FIG. 4 has protrusions with a constant pitch. The power module 100 in FIG. 1A and the power module 101 in FIG. 1B have a surface opposite to the surface on which the second porous member 2 of the first wiring 1 is formed, and a second surface. The surface of the wiring 3 opposite to the surface on which the second porous member 2 is formed has irregularities with a constant pitch, which are contact traces of the ultrasonic bonding tool 30. However, the shape of the ultrasonic bonding tool 30 is not particularly limited, and may be one capable of bonding the first wiring 1 and the power semiconductor element 5 and the second wiring 3 and the circuit pattern 7. Therefore, there are also first wirings 1 and 3 that do not have irregularities with a constant pitch as shown in FIGS.

実施の形態2.
本発明の実施の形態2では、本発明の実施の形態1と相違する部分について説明し、同一又は対応する部分についての説明は省略する。本発明の実施の形態2では、第1の配線1に形成する第1の多孔質部材2の形状が異なる。
Embodiment 2. FIG.
In the second embodiment of the present invention, portions that are different from the first embodiment of the present invention will be described, and descriptions of the same or corresponding portions will be omitted. In Embodiment 2 of the present invention, the shape of the first porous member 2 formed on the first wiring 1 is different.

図6は、本発明の実施の形態2にかかるパワーモジュールの製造方法の工程のステップS1を説明するための配線及び多孔質部材を示す側面図及び下面図であり、(a)は多孔質部材を1つとした場合、(b)は多孔質部材を複数にした場合である。図6に示すように、第1の配線1のパワー半導体素子5に接合する面に、第1の多孔質部材2を形成する。   6A and 6B are a side view and a bottom view showing a wiring and a porous member for explaining step S1 in the process of the method for manufacturing a power module according to the second embodiment of the present invention, and FIG. 6A is a porous member. (B) shows a case where a plurality of porous members are used. As shown in FIG. 6, the first porous member 2 is formed on the surface of the first wiring 1 that is bonded to the power semiconductor element 5.

ここでは、第1の配線1のパワー半導体素子5に接合する面を下面としている。図6において、第1の多孔質部材2の形状は、側面図において凸状、下面図において楕円形状とした。図6(a)では上述したように、第1の多孔質部材2が1つで形成され、図6(b)では複数形成されている。   Here, the surface bonded to the power semiconductor element 5 of the first wiring 1 is the lower surface. In FIG. 6, the first porous member 2 has a convex shape in the side view and an elliptical shape in the bottom view. As described above, in FIG. 6A, the first porous member 2 is formed by one, and in FIG. 6B, a plurality of the first porous members 2 are formed.

図6(a)は、パワー半導体素子5の表面に形成された電極4の形状が矩形、かつ向かい合う辺の長さが異なる場合において、第1の配線1とパワー半導体素子5とを第1の多孔質部材2を介して接合する時に、第1の多孔質部材2がパワー半導体素子5の表面に形成された電極4の寸法に応じて変形し、第1の配線1とパワー半導体素子5とを接合することができる第1の多孔質部材2の形状を示している。これにより、パワー半導体素子5の表面に形成された電極4の形状が矩形、かつ向かい合う辺の長さが異なる場合であっても、本発明の実施の形態1と同様の効果を得ることができる。   FIG. 6A shows that the first wiring 1 and the power semiconductor element 5 are connected to each other when the shape of the electrode 4 formed on the surface of the power semiconductor element 5 is rectangular and the lengths of opposite sides are different. When joining through the porous member 2, the first porous member 2 is deformed according to the dimensions of the electrode 4 formed on the surface of the power semiconductor element 5, and the first wiring 1, the power semiconductor element 5, The shape of the 1st porous member 2 which can join is shown. Thereby, even when the shape of the electrode 4 formed on the surface of the power semiconductor element 5 is rectangular and the lengths of the opposite sides are different, the same effect as in the first embodiment of the present invention can be obtained. .

図6(b)は、パワー半導体素子5の表面に形成された電極4が分割して形成されている場合において、第1の多孔質部材2をパワー半導体素子5の表面に形成された電極4の形状及び位置に合わせて配置することができる第1の多孔質部材2の形状を示している。すなわち、パワー半導体素子5の表面に形成された電極4が分割して形成されている場合は、図6(b)に示すように、第1の多孔質部材2をその形状及び位置に合わせて複数形成すればよい。したがって、図6(b)では複数の例として、3つを示しているが、これに限ることはない。このときも本発明の実施の形態1と同様の効果を得られることは言うまでもない。   FIG. 6B shows the electrode 4 formed on the surface of the power semiconductor element 5 when the electrode 4 formed on the surface of the power semiconductor element 5 is divided and formed. The shape of the 1st porous member 2 which can be arrange | positioned according to the shape and position is shown. That is, when the electrode 4 formed on the surface of the power semiconductor element 5 is divided and formed, as shown in FIG. 6B, the first porous member 2 is adjusted to its shape and position. A plurality may be formed. Therefore, although three are shown as a plurality of examples in FIG. 6B, the present invention is not limited to this. It goes without saying that the same effects as those of the first embodiment of the present invention can be obtained at this time as well.

図7は、本発明の実施の形態2にかかるパワーモジュールの製造方法の工程のステップS1を説明するための配線及び多孔質部材を示す側面図及び下面図であり、図6の多孔質部材と異なる形状の多孔質部材を示し、(a)は多孔質部材を1つとした場合、(b)は多孔質部材を複数にした場合である。図7に示すように、第1の配線1のパワー半導体素子5に接合する面に、第1の多孔質部材2を形成する。   FIG. 7 is a side view and a bottom view showing wiring and a porous member for explaining step S1 of the process of the method for manufacturing a power module according to the second embodiment of the present invention. The porous member of a different shape is shown, (a) is a case where there is one porous member, and (b) is a case where there are a plurality of porous members. As shown in FIG. 7, the first porous member 2 is formed on the surface of the first wiring 1 that is bonded to the power semiconductor element 5.

ここでは、第1の配線1のパワー半導体素子5に接合する面を下面としている。図7において、第1の多孔質部材2の形状は、側面図において凸状であって矩形状、下面図において矩形状とした。すなわち、角柱状となっている。図7(a)では上述したように、第1の多孔質部材2が1つで形成され、図7(b)では複数形成されている。   Here, the surface bonded to the power semiconductor element 5 of the first wiring 1 is the lower surface. In FIG. 7, the shape of the first porous member 2 is a convex shape in the side view and a rectangular shape, and a rectangular shape in the bottom view. That is, it has a prismatic shape. As described above, in FIG. 7A, one first porous member 2 is formed, and in FIG. 7B, a plurality of first porous members 2 are formed.

図7(a)は、第1の多孔質部材2を矩形状に形成することで、第1の多孔質部材2を図3のような凸状かつ円形状、又は図6のような凸状かつ楕円形状に形成する場合よりも、第1の多孔質部材2を形成するのを簡略にすることができる。   FIG. 7A shows that the first porous member 2 is formed in a rectangular shape so that the first porous member 2 has a convex shape and a circular shape as shown in FIG. 3 or a convex shape as shown in FIG. In addition, it is possible to simplify the formation of the first porous member 2 as compared with the case where the first porous member 2 is formed in an elliptical shape.

また、第1の多孔質部材2を図3のような凸状かつ円形状、又は図6のような凸状かつ楕円形状に形成する場合よりも、第1の多孔質部材2の体積は、図7のように凸状かつ矩形状に形成する場合の方が大きい。したがって、第1の多孔質部材2を構成する金属量が、図7のように形成する場合の方が図3又は図6のように形成する場合より多くなる。そのため、図7のように形成する場合の方が、第1の多孔質部材2の熱容量が大きくなり、パワーモジュールの稼働時に発生する熱を、第1の多孔質部材2を通して拡散させやすくなる。   In addition, the volume of the first porous member 2 is larger than the case where the first porous member 2 is formed in a convex and circular shape as shown in FIG. 3 or a convex and elliptical shape as shown in FIG. The case of forming a convex and rectangular shape as shown in FIG. 7 is larger. Therefore, the amount of metal constituting the first porous member 2 is greater when formed as shown in FIG. 7 than when formed as shown in FIG. 3 or FIG. Therefore, in the case of forming as shown in FIG. 7, the heat capacity of the first porous member 2 is increased, and the heat generated during the operation of the power module is easily diffused through the first porous member 2.

したがって、パワーモジュールの放熱性が向上する。また、上述のような放熱性の効果は、第1の多孔質部材2が凸状かつ矩形状である場合のみに限定されるわけではなく、凸状かつ円形状であって、円柱状などの場合においても得られる。もちろん、本発明の実施の形態1と同様の効果が得られることは言うまでもない。   Therefore, the heat dissipation of the power module is improved. Further, the heat dissipation effect as described above is not limited to the case where the first porous member 2 is convex and rectangular, but is convex and circular, such as a cylindrical shape. Even in cases. Of course, it goes without saying that the same effects as those of the first embodiment of the present invention can be obtained.

図7(b)は、図6(b)と同様に、パワー半導体素子5の表面に形成された電極4が分割して形成されている場合において、第1の多孔質部材2をパワー半導体素子5の表面に形成された電極4の形状及び位置に合わせて配置することができる第1の多孔質部材2の形状を示している。したがって、図7(b)では複数の例として、3つを示したが、これに限ることはない。この場合も、本発明の実施の形態1と同様の効果を得られることは言うまでもなく、加えて、上述のような放熱性の効果が得られることも言うまでもない。   FIG. 7B shows a case where the first porous member 2 is replaced with the power semiconductor element when the electrode 4 formed on the surface of the power semiconductor element 5 is divided and formed, as in FIG. The shape of the 1st porous member 2 which can be arrange | positioned according to the shape and position of the electrode 4 formed in the surface of 5 is shown. Therefore, although FIG. 7B shows three examples as a plurality of examples, the present invention is not limited to this. In this case as well, it goes without saying that the same effects as those of the first embodiment of the present invention can be obtained, and in addition, it is needless to say that the above heat dissipation effect can be obtained.

図8は、本発明の実施の形態2にかかるパワーモジュールの製造方法の工程のステップS1を説明するための配線及び多孔質部材を示す側面図及び下面図であり、図6及び図7の多孔質部材と異なる形状の多孔質部材を示し、(a)は多孔質部材を1つとした場合、(b)は多孔質部材を複数にした場合である。図8に示すように、第1の配線1のパワー半導体素子5に接合する面に、第1の多孔質部材2を形成する。   FIG. 8 is a side view and a bottom view showing the wiring and the porous member for explaining step S1 of the process of the method for manufacturing the power module according to the second embodiment of the present invention. The porous member of the shape different from a porous member is shown, (a) is a case where the number of porous members is one, (b) is a case where a plurality of porous members are used. As shown in FIG. 8, the first porous member 2 is formed on the surface of the first wiring 1 that is bonded to the power semiconductor element 5.

ここでは、第1の配線1のパワー半導体素子5に接合する面を下面としている。図8において、第1の多孔質部材2の形状は、側面図において凸状であって三角状、下面図において正方形状とした。すなわち、角錐状となっている。図8(a)では上述したように、第1の多孔質部材2が1つで形成され、図8(b)では複数形成されている。   Here, the surface bonded to the power semiconductor element 5 of the first wiring 1 is the lower surface. In FIG. 8, the shape of the first porous member 2 is a convex shape in a side view, a triangular shape, and a square shape in a bottom view. That is, it has a pyramid shape. In FIG. 8A, as described above, the first porous member 2 is formed by one, and a plurality of the first porous members 2 are formed in FIG. 8B.

図8(a)は、第1の多孔質部材2を角錐状とすることで、第1の配線1とパワー半導体素子5とを接合する時、図2のステップS2において、第1の多孔質部材2の角錐の先端に荷重が集中するので、本発明の実施の形態1と同様の効果に加えて、第1の多孔質部材2を効率的に変形させることができる。ここで、図8(a)に示される第1の多孔質部材2は、下面図において正方形状としたが、矩形状であっても、円形状であっても、第1の多孔質部材2を効率的に変形させる同様の効果を有する。   FIG. 8A shows that when the first wiring 1 and the power semiconductor element 5 are joined by forming the first porous member 2 into a pyramid shape, in step S2 of FIG. Since the load concentrates on the tip of the pyramid of the member 2, in addition to the same effects as those of the first embodiment of the present invention, the first porous member 2 can be efficiently deformed. Here, the first porous member 2 shown in FIG. 8A has a square shape in the bottom view, but the first porous member 2 may have a rectangular shape or a circular shape. Has the same effect of efficiently deforming.

図8(b)は、図6(b)及び図7(b)と同様に、パワー半導体素子5の表面に形成された電極4が分割して形成されている場合において、第1の多孔質部材2をパワー半導体素子5の表面に形成された電極4の形状及び位置に合わせて配置することができる第1の多孔質部材2の形状を示している。したがって、図8(b)では複数の例として、9つを示したが、これに限ることはない。この場合も、本発明の実施の形態1と同様の効果を得られることは言うまでもなく、加えて、上述のような、第1の多孔質部材2を効率的に変形させる効果が得られることも言うまでもない。   FIG. 8B shows a first porous structure in the case where the electrode 4 formed on the surface of the power semiconductor element 5 is divided and formed, as in FIGS. 6B and 7B. The shape of the 1st porous member 2 which can arrange | position the member 2 according to the shape and position of the electrode 4 formed in the surface of the power semiconductor element 5 is shown. Therefore, although FIG. 8B shows nine examples as a plurality of examples, the present invention is not limited to this. Also in this case, it goes without saying that the same effect as in the first embodiment of the present invention can be obtained. In addition, the effect of efficiently deforming the first porous member 2 as described above can be obtained. Needless to say.

なお、図6から図8を用いた上述では、第1の配線1に第1の多孔質部材2を形成する場合について述べているが、第1の多孔質部材2を、パワー半導体素子5の表面に形成された電極4上に形成する場合も同様である。そして、第2の配線3に第2の多孔質部材21を形成する場合も同様であり、第2の多孔質部材21を回路パターン7上に形成する場合も同様であることは言うまでもない。   In the above description using FIG. 6 to FIG. 8, the case where the first porous member 2 is formed on the first wiring 1 is described. However, the first porous member 2 is formed on the power semiconductor element 5. The same applies to the formation on the electrode 4 formed on the surface. The same applies when the second porous member 21 is formed on the second wiring 3, and it goes without saying that the same applies when the second porous member 21 is formed on the circuit pattern 7.

実施の形態3.
本発明の実施の形態3は、本発明の実施の形態1及び本発明の実施の形態2と相違する部分について説明し、同一又は対応する部分についての説明は省略する。本発明の実施の形態3では、本発明の実施の形態1及び本発明の実施の形態2と異なり、第1の配線1が2つのパワー半導体素子5を接続している。
Embodiment 3 FIG.
In the third embodiment of the present invention, parts different from the first embodiment of the present invention and the second embodiment of the present invention will be described, and description of the same or corresponding parts will be omitted. In the third embodiment of the present invention, unlike the first embodiment and the second embodiment of the present invention, the first wiring 1 connects two power semiconductor elements 5.

図9は、本発明の実施の形態3にかかるパワーモジュール102の構成を概略的に示す断面図である。本発明の実施の形態3にかかるパワーモジュール102は、図9に示すように、放熱板13と、放熱板13上に設けられた絶縁板8と、絶縁板8上に形成された回路パターン7と、回路パターン7上に配置され、表面に電極4が形成されたパワー半導体素子5が2つと、2つあるパワー半導体素子5のそれぞれの電極4上に配置され、金属性の第1の多孔質部材2と、2つの第1の多孔質部材2上に配置された板状の第1の配線1とを備えている。すなわち、本発明の実施の形態3にかかる第1の配線1は、2つのパワー半導体素子5のそれぞれの電極4と、2つのパワー半導体素子5のそれぞれの電極4上に配置されている第1の多孔質部材2を介して接合されている。   FIG. 9 is a cross-sectional view schematically showing the configuration of the power module 102 according to the third embodiment of the present invention. As shown in FIG. 9, the power module 102 according to the third embodiment of the present invention includes a heat sink 13, an insulating plate 8 provided on the heat sink 13, and a circuit pattern 7 formed on the insulating plate 8. And two power semiconductor elements 5 disposed on the circuit pattern 7 and having the electrode 4 formed on the surface thereof, and disposed on each of the electrodes 4 of the two power semiconductor elements 5 to form a metallic first porous A material member 2 and a plate-like first wiring 1 disposed on the two first porous members 2 are provided. That is, the first wiring 1 according to the third embodiment of the present invention is arranged on the electrodes 4 of the two power semiconductor elements 5 and on the electrodes 4 of the two power semiconductor elements 5. The porous member 2 is joined.

さらに、パワーモジュール102は、回路パターン7上に配置され、金属性の第2の多孔質部材21と、第2の多孔質部材上に配置された板状の第2の配線3とを備えている。絶縁板8は、回路パターン7が形成される面と反対側の面に金属パターン9が形成されており、金属パターン9と放熱板13が絶縁基板接合材61を介して接合されている。2つのパワー半導体素子5は素子接合材6を介して回路パターン7に接合されている。   Furthermore, the power module 102 is disposed on the circuit pattern 7 and includes a metallic second porous member 21 and a plate-like second wiring 3 disposed on the second porous member. Yes. The insulating plate 8 has a metal pattern 9 formed on the surface opposite to the surface on which the circuit pattern 7 is formed, and the metal pattern 9 and the heat radiating plate 13 are bonded via an insulating substrate bonding material 61. The two power semiconductor elements 5 are bonded to the circuit pattern 7 via the element bonding material 6.

そして、パワーモジュール102は、絶縁板8と、回路パターン7と、金属パターン9と、2つのパワー半導体素子5と、2つの第1の多孔質部材2と、第2の多孔質部材21とを収納するケース14を備え、放熱板13の絶縁板8と対向する面と、絶縁板8と、回路パターン7と、金属パターン9と、2つのパワー半導体素子5と、2つの第1の多孔質部材2と、第2の多孔質部材21とを封止する第1の封止樹脂16を備えている。   The power module 102 includes the insulating plate 8, the circuit pattern 7, the metal pattern 9, the two power semiconductor elements 5, the two first porous members 2, and the second porous member 21. A housing 14 is provided, the surface of the heat sink 13 facing the insulating plate 8, the insulating plate 8, the circuit pattern 7, the metal pattern 9, the two power semiconductor elements 5, and the two first porous bodies A first sealing resin 16 that seals the member 2 and the second porous member 21 is provided.

このように、本発明の実施の形態3にかかるパワーモジュール102は、本発明の実施の形態1のパワーモジュール100が、2つのパワー半導体素子5を備え、それぞれに対して第1の多孔質部材2を備えたものであり、第1の配線1が2つのパワー半導体素子5と、パワーモジュール102が接続する外部機器とをつなぐものである。   As described above, in the power module 102 according to the third embodiment of the present invention, the power module 100 according to the first embodiment of the present invention includes the two power semiconductor elements 5, and the first porous member is provided for each of them. The first wiring 1 connects the two power semiconductor elements 5 and an external device to which the power module 102 is connected.

パワーモジュールをモータ制御などの回路に適用する場合には、パワーモジュールには電流や電圧をスイッチングする動作が必要となる。したがって、パワーモジュール内部で電流や電圧を入出力する回路は、絶縁ゲート型バイポーラトランジスタ(IGBT)チップなどと、それに逆並列接続したフリーホイール・ダイオード(FWD)などのパワー半導体素子で構成することとなる。   When the power module is applied to a circuit such as a motor control, the power module requires an operation for switching current and voltage. Therefore, a circuit for inputting and outputting current and voltage inside the power module is composed of an insulated gate bipolar transistor (IGBT) chip and the like, and a power semiconductor element such as a free wheel diode (FWD) connected in reverse parallel thereto. Become.

本発明の実施の形態3にかかるパワーモジュール102は、このような内部で電流や電圧を入出力する回路を有しているため、第1の配線1が2つのパワー半導体素子5と、パワーモジュール102が接続する外部機器とをつなぐものになるのである。   Since the power module 102 according to the third embodiment of the present invention has such a circuit that inputs and outputs current and voltage therein, the first wiring 1 includes two power semiconductor elements 5 and a power module. 102 connects to an external device to which 102 is connected.

2つのパワー半導体素子5のそれぞれが、具体的に何であるかは、本発明の実施の形態3にかかるパワーモジュール102内の回路設計によるものである。   The specifics of each of the two power semiconductor elements 5 depend on the circuit design in the power module 102 according to the third embodiment of the present invention.

本発明の実施の形態3にかかるパワーモジュール102も、本発明の実施の形態1にかかるパワーモジュール101と同様の効果が得られる。   The power module 102 according to the third embodiment of the present invention can achieve the same effects as the power module 101 according to the first embodiment of the present invention.

また、本発明の実施の形態3にかかるパワーモジュール102も、本発明の実施の形態1にかかるパワーモジュール101のように、回路パターン7と放熱板13との間の構成を絶縁板81のみとしてもよい。   Further, the power module 102 according to the third exemplary embodiment of the present invention is configured such that the configuration between the circuit pattern 7 and the heat radiating plate 13 is only the insulating plate 81 as in the power module 101 according to the first exemplary embodiment of the present invention. Also good.

実施の形態4.
本発明の実施の形態4では、本発明の実施の形態1から本発明の実施の形態3と相違する部分について説明し、同一又は対応する部分についての説明は省略する。本発明の実施の形態4では、パワーモジュールの構成を、本発明の実施の形態1から本発明の実施の形態3で示したようないわゆるケース型パワーモジュールというものから、モールド型パワーモジュールというものにした。
Embodiment 4 FIG.
In the fourth embodiment of the present invention, parts different from the first to third embodiments of the present invention will be described, and description of the same or corresponding parts will be omitted. In the fourth embodiment of the present invention, the configuration of the power module is changed from a so-called case type power module as shown in the first to third embodiments of the present invention to a mold type power module. I made it.

図10は、本発明の実施の形態4にかかるパワーモジュール103の構成を概略的に示す断面図である。本発明の実施の形態4にかかるパワーモジュール103は、放熱板13と、放熱板13上に設けられた絶縁板81と、絶縁板81上に形成された回路パターン7と、回路パターン7上に配置され、表面に電極4が形成されたパワー半導体素子5と、電極4上に配置され、金属性の第1の多孔質部材2と、第1の多孔質部材2上に配置された板状の第1の配線1とを備えている。そしてさらに、回路パターン7上に配置され、金属性の第2の多孔質部材21と、第2の多孔質部材上に配置された板状の第2の配線3とを備えている。絶縁板81は、回路パターン7が形成される面と反対側の面が、放熱板13に接合されている。パワー半導体素子5は素子接合材6を介して回路パターン7に接合されている。   FIG. 10 is a cross-sectional view schematically showing the configuration of the power module 103 according to the fourth embodiment of the present invention. The power module 103 according to the fourth embodiment of the present invention includes a heat sink 13, an insulating plate 81 provided on the heat sink 13, a circuit pattern 7 formed on the insulating plate 81, and the circuit pattern 7. A power semiconductor element 5 disposed on the surface of which the electrode 4 is formed, a metallic first porous member 2 disposed on the electrode 4, and a plate-shaped member disposed on the first porous member 2. The first wiring 1 is provided. Further, it is provided with a metallic second porous member 21 disposed on the circuit pattern 7 and a plate-like second wiring 3 disposed on the second porous member. The surface of the insulating plate 81 opposite to the surface on which the circuit pattern 7 is formed is joined to the heat radiating plate 13. The power semiconductor element 5 is bonded to the circuit pattern 7 via an element bonding material 6.

そして、パワーモジュール103は、絶縁板81と、回路パターン7と、パワー半導体素子5と、第1の多孔質部材2と、第2の多孔質部材21とをモールド封止する第2の封止樹脂17を備えている。   The power module 103 includes a second seal that mold-seals the insulating plate 81, the circuit pattern 7, the power semiconductor element 5, the first porous member 2, and the second porous member 21. A resin 17 is provided.

第2の封止樹脂17は、エポキシ樹脂が用いられたモールド樹脂であって、熱を加えることによって硬化し、その後は軟化することなく元に戻らない樹脂である。本発明の実施の形態4にかかるパワーモジュール103は、金型に第2の封止樹脂17以外を備えたパワーモジュール103を置き、そこにモールド樹脂である第2の封止樹脂17を流し込み、熱を加えることによって硬化させるトランスファーモールド工程によって製造される。   The second sealing resin 17 is a mold resin in which an epoxy resin is used. The second sealing resin 17 is a resin that is cured by applying heat and does not return to its original state after being softened. In the power module 103 according to the fourth embodiment of the present invention, the power module 103 including the second sealing resin 17 other than the second sealing resin 17 is placed in a mold, and the second sealing resin 17 that is a mold resin is poured therein, It is manufactured by a transfer mold process that cures by applying heat.

本発明の実施の形態4にかかるパワーモジュール103は、トランスファーモールド工程により製造することができるため、製造コストを低減することができる。また、本発明の実施の形態1から本発明の実施の形態3にかかるパワーモジュールのように、ケース型構造で、第1の配線1、第1の多孔質部材2、及びパワー半導体素子5などのパワーモジュールを構成する部材をシリコン樹脂などが用いられる第1の封止樹脂16で封止する場合よりも、第2の封止樹脂17で封止するモールド型構造の場合の方が、強固に封止されるため、さらに、第1の配線1とパワー半導体素子5との間及び第2の配線3と回路パターン7との間の接合信頼性を向上させたパワーモジュールを得ることができる   Since the power module 103 according to the fourth embodiment of the present invention can be manufactured by a transfer molding process, the manufacturing cost can be reduced. Further, like the power module according to the first to third embodiments of the present invention, the first wiring 1, the first porous member 2, the power semiconductor element 5, etc. have a case type structure. The case of the mold type structure sealed with the second sealing resin 17 is stronger than the case where the members constituting the power module are sealed with the first sealing resin 16 using silicon resin or the like. Therefore, it is possible to obtain a power module with improved junction reliability between the first wiring 1 and the power semiconductor element 5 and between the second wiring 3 and the circuit pattern 7.

ここで、本発明の実施の形態4にかかるパワーモジュール103は、第1の配線1及び第2の配線3がリードフレームとなるようなモールド型パワーモジュールを示したが、回路パターン7がリードフレームとなってもよく、モールド型パワーモジュールにおいてどこをリードフレームとするかは、パワーモジュールが構成する回路設計によるものである。   Here, the power module 103 according to the fourth embodiment of the present invention is a mold type power module in which the first wiring 1 and the second wiring 3 are lead frames, but the circuit pattern 7 is the lead frame. The location of the lead frame in the molded power module depends on the circuit design that the power module configures.

また、本発明の実施の形態4にかかるパワーモジュール103も、本発明の実施の形態1にかかるパワーモジュール100のように、回路パターン7と放熱板13との間の構成を絶縁板8と金属パターン9としてもよい。   In addition, the power module 103 according to the fourth embodiment of the present invention is similar to the power module 100 according to the first embodiment of the present invention in that the configuration between the circuit pattern 7 and the heat radiating plate 13 is the insulating plate 8 and the metal. Pattern 9 may be used.

もちろん、本発明の実施の形態3に示した第1の配線1が2つのパワー半導体素子5と、パワーモジュール102が接続する外部機器とをつなぐようなパワーモジュールを、本発明の実施の形態4にかかるパワーモジュール103のようにモールド型パワーモジュールとしてもよい。   Of course, a power module in which the first wiring 1 shown in the third embodiment of the present invention connects two power semiconductor elements 5 and an external device to which the power module 102 is connected is a fourth embodiment of the present invention. It is good also as a mold type power module like the power module 103 concerning.

本発明の実施の形態1から実施の形態4では第1の配線1が、パワー半導体素子5と外部機器をつなぐものとしたが、これに限定されることはない。第1の配線1が、パワー半導体素子5と、パワー半導体素子5とは別のパワー半導体素子をつなぐものでもよい。すなわち、図9を用いて説明すれば、第1の配線1が、2つのパワー半導体素子5だけをつなぐものであってもよい。   In the first to fourth embodiments of the present invention, the first wiring 1 connects the power semiconductor element 5 and an external device. However, the present invention is not limited to this. The first wiring 1 may connect the power semiconductor element 5 and a power semiconductor element different from the power semiconductor element 5. In other words, referring to FIG. 9, the first wiring 1 may connect only two power semiconductor elements 5.

また、パワー半導体素子5に接続する第1の配線1だけを第1の多孔質部材2を介して接合し、回路パターン7に接続する第2の配線3は第2の多孔質部材21を介さずに接合するパワーモジュールとしてもよい。さらに、回路パターン7に接続する第2の配線3だけを第2の多孔質部材21を介して接合し、パワー半導体素子5に接続する第1の配線1は第1の多孔質部材2を介さずに接合するパワーモジュールとしてもよい。すなわち、本発明にかかるパワーモジュールは、パワーモジュール内に1箇所でも多孔質部材を介して接合した板状の配線があるものを示すものである。   Further, only the first wiring 1 connected to the power semiconductor element 5 is joined via the first porous member 2, and the second wiring 3 connected to the circuit pattern 7 is connected via the second porous member 21. It is good also as a power module to join without attaching. Furthermore, only the second wiring 3 connected to the circuit pattern 7 is joined via the second porous member 21, and the first wiring 1 connected to the power semiconductor element 5 is connected via the first porous member 2. It is good also as a power module to join without attaching. That is, the power module according to the present invention is one in which there is a plate-like wiring joined through a porous member even at one place in the power module.

最後に、本発明は、発明の範囲内において、各実施の形態を自由に組み合わせることや、各実施の形態を適宜、変形、省略することが可能である。   Finally, within the scope of the invention, the present invention can be freely combined with each other, or can be appropriately modified or omitted.

1 第1の配線、2 第1の多孔質部材、3 第2の配線、4 電極、5 パワー半導体素子、6 素子接合材、7 回路パターン、8,81 絶縁板、9 金属パターン、10,11 接触領域、13 放熱板、16 第1の封止樹脂、17 第2の封止樹脂、21 第2の多孔質部材、30 超音波接合ツール、61 絶縁基板接合材、100,101,102,103 パワーモジュール。   DESCRIPTION OF SYMBOLS 1 1st wiring, 2 1st porous member, 3rd wiring, 4 electrode, 5 power semiconductor element, 6 element joining material, 7 circuit pattern, 8,81 insulating board, 9 metal pattern, 10,11 Contact region, 13 Heat sink, 16 First sealing resin, 17 Second sealing resin, 21 Second porous member, 30 Ultrasonic bonding tool, 61 Insulating substrate bonding material, 100, 101, 102, 103 Power module.

Claims (16)

放熱板と、
前記放熱板上に設けられた絶縁板と、
前記絶縁板上に形成された回路パターンと、
前記回路パターン上に配置され、表面に電極が形成されたパワー半導体素子と、
前記電極上に配置され、金属性の第1の多孔質部材と、
前記第1の多孔質部材上に配置された板状の第1の配線と、を備え
前記第1の多孔質部材の前記第1の配線と接する面での形状が、円形あるいは楕円形を呈する
パワーモジュール。
A heat sink,
An insulating plate provided on the heat sink;
A circuit pattern formed on the insulating plate;
A power semiconductor element disposed on the circuit pattern and having an electrode formed on the surface side ;
A metallic first porous member disposed on the electrode;
A plate-like first wiring disposed on the first porous member ,
The power module in which the shape of the surface of the first porous member in contact with the first wiring is circular or elliptical .
前記回路パターン上に配置され、金属性の第2の多孔質部材と、
前記第2の多孔質部材上に配置された板状の第2の配線と、をさらに備え
前記第2の多孔質部材の前記第2の配線と接する面での形状が、円形あるいは楕円形状を呈する請求項1に記載のパワーモジュール。
A metallic second porous member disposed on the circuit pattern;
A plate-like second wiring disposed on the second porous member , and
The power module according to claim 1, wherein a shape of the second porous member on a surface in contact with the second wiring is a circular shape or an elliptical shape .
放熱板と、
前記放熱板上に設けられた絶縁板と、
前記絶縁板上に形成された回路パターンと、
前記回路パターン上に配置され、表面複数の電極が分割して形成されたパワー半導体素子と、
前記分割された各電極の位置及び形状に合わせて配置される、複数からなる金属性の第1の多孔質部材と、
前記第1の多孔質部材上に配置された板状の第1の配線と、
前記回路パターン上に配置され、金属性の第2の多孔質部材と、
前記第2の多孔質部材上に配置された板状の第2の配線と、
を備えたパワーモジュール。
A heat sink,
An insulating plate provided on the heat sink;
A circuit pattern formed on the insulating plate;
A power semiconductor element arranged on the circuit pattern and formed by dividing a plurality of electrodes on the surface side ;
A plurality of metallic first porous members arranged in accordance with the position and shape of each of the divided electrodes;
A plate-like first wiring disposed on the first porous member;
A metallic second porous member disposed on the circuit pattern;
A plate-like second wiring disposed on the second porous member;
Power module with
前記第1の多孔質部材の前記第1の配線と接する面での形状が、円形あるいは楕円形を呈するThe shape of the surface of the first porous member in contact with the first wiring is circular or elliptical.
請求項3に記載のパワーモジュール。The power module according to claim 3.
前記第2の多孔質部材の前記第2の配線と接する面での形状が、円形あるいは楕円形を呈するThe shape of the surface of the second porous member in contact with the second wiring is circular or elliptical.
請求項3または請求項4に記載のパワーモジュール。The power module according to claim 3 or 4.
前記絶縁板と、前記回路パターンと、前記パワー半導体素子と、前記第1の多孔質部材と、前記第2の多孔質部材と、を収納するケースと、
前記ケース内に充填された封止樹脂と
をさらに備え
請求項1から請求項5のいずれか1項に記載のパワーモジュール。
A case for housing the insulating plate, the circuit pattern, the power semiconductor element, the first porous member, and the second porous member ;
A sealing resin filled in the case ;
Power module according to any one of claims 1 to 5 in which Ru further comprising a.
絶縁板上に回路パターンを形成する工程と、
前記回路パターン上に素子接合部材を介してパワー半導体素子を接合する工程と、
板状の第1の配線、先端が凸状を呈する第1の多孔質部材を形成する工程と、
前記パワー半導体素子の電極と前記第1の配線とを前記第1の配線に形成された前記第1の多孔質部材を介して接合する工程と、
を備えたパワーモジュールの製造方法。
Forming a circuit pattern on the insulating plate;
Bonding a power semiconductor element on the circuit pattern via an element bonding member;
Forming a first porous member having a convex tip on a plate-like first wiring ;
A step of bonding the power semiconductor element electrode and the first wiring through the first said that the formed on the wiring first porous member,
A method for manufacturing a power module comprising:
板状の第2の配線、先端が凸状を呈する第2の多孔質部材を形成する工程と、
前記回路パターンと前記第2の配線とを前記第2の配線に形成された前記第2の多孔質部材を介して接合する工程と、
さらに備えた請求項7に記載のパワーモジュールの製造方法。
Forming a second porous member having a convex tip on the plate-like second wiring ;
A step of bonding the second wiring and the circuit pattern through the second said that the formed on the wiring second porous member,
The method for manufacturing a power module according to claim 7, further comprising :
前記第1の多孔質部材の前記第1の配線と接する面での形状及び前記第2の多孔質部材の前記第2の配線と接する面での形状のいずれか一方もしくは双方が、円形、楕円形及び矩形のいずれかである請求項7または請求項8に記載のパワーモジュールの製造方法。Either one or both of the shape of the first porous member on the surface in contact with the first wiring and the shape of the second porous member on the surface in contact with the second wiring are circular or elliptical. The method for manufacturing a power module according to claim 7 or 8, wherein the method is any one of a shape and a rectangle. 絶縁板上に回路パターンを形成する工程と、Forming a circuit pattern on the insulating plate;
表面側に複数の電極が分割して形成されたパワー半導体素子の裏面側を、素子接合部材を介して、前記回路パターン上に接合する工程と、Bonding the back side of the power semiconductor element formed by dividing a plurality of electrodes on the front surface side onto the circuit pattern via an element bonding member;
板状の第1の配線上に、前記分割された各電極の位置及び形状に合わせて配置された、複数からなる第1の多孔質部材を形成する工程と、Forming a plurality of first porous members disposed on the plate-like first wiring in accordance with the positions and shapes of the divided electrodes; and
前記パワー半導体素子の電極と板状の第1の配線とを、前記第1の配線上に形成された前記第1の多孔質部材を介して接合する工程と、Bonding the electrode of the power semiconductor element and the plate-like first wiring via the first porous member formed on the first wiring;
板状の第2の配線上に第2の多孔質部材を形成する工程と、Forming a second porous member on the plate-like second wiring;
前記回路パターンと前記第2の配線とを、前記第2の配線上に形成された前記第2の多孔質部材を介して接合する工程と、Bonding the circuit pattern and the second wiring via the second porous member formed on the second wiring;
を備えたパワーモジュールの製造方法。A method for manufacturing a power module comprising:
前記各第1の多孔質部材及び前記第2の多孔質部材のいずれか一方もしくは双方の先端が、凸状を呈するOne or both of the first porous member and the second porous member have a convex shape.
請求項10に記載のパワーモジュールの製造方法。The manufacturing method of the power module of Claim 10.
絶縁板上に回路パターンを形成する工程と、
表面側に電極が形成されたパワー半導体素子の裏面側を、素子接合部材を介して、前記回路パターン上に接合する工程と、
前記パワー半導体素子の前記電極上に、先端が凸状を呈する第1の多孔質部材を形成する工程と、
板状の第1の配線と前記パワー半導体素子の電極とを、前記パワー半導体素子の前記電極上に形成された前記第1の多孔質部材を介して接合する工程と、
を備えたパワーモジュールの製造方法。
Forming a circuit pattern on the insulating plate;
Bonding the back side of the power semiconductor element having an electrode formed on the surface side, on the circuit pattern via an element bonding member;
On the electrode of the power semiconductor element, a step of forming a first porous member whose tip exhibits a convex shape,
Joining the plate-like first wiring and the electrode of the power semiconductor element via the first porous member formed on the electrode of the power semiconductor element ;
A method for manufacturing a power module comprising:
前記回路パターン上に、先端が凸状を呈する第2の多孔質部材を形成する工程と、
板状の第2の配線と前記回路パターンとを、前記回路パターン上に形成された前記第2の多孔質部材を介して接合する工程と、
をさらに備えた請求項12に記載のパワーモジュールの製造方法。
On the circuit pattern, forming a second porous member whose tip exhibits a convex shape,
Joining the plate-like second wiring and the circuit pattern via the second porous member formed on the circuit pattern;
The method for manufacturing a power module according to claim 12, further comprising:
前記第1の多孔質部材の前記パワー半導体素子の電極と接する面での形状及び前記第2の多孔質部材の前記回路パターンと接する面での形状のいずれか一方もしくは双方が、円形、楕円形及び矩形のいずれかである請求項12または請求項13に記載のパワーモジュールの製造方法。Either one or both of the shape of the surface of the first porous member in contact with the electrode of the power semiconductor element and the shape of the surface of the second porous member in contact with the circuit pattern are circular or elliptical. The method for manufacturing a power module according to claim 12 or 13, wherein the power module is any one of a rectangular shape and a rectangular shape. 絶縁板上に回路パターンを形成する工程と、Forming a circuit pattern on the insulating plate;
表面側に複数の電極が分割して形成されたパワー半導体素子の裏面側を、素子接合部材を介して、前記回路パターン上に接合する工程と、Bonding the back side of the power semiconductor element formed by dividing a plurality of electrodes on the front surface side onto the circuit pattern via an element bonding member;
前記パワー半導体素子の電極上に、前記分割された各電極の位置及び形状に合わせて配置された、複数からなる第1の多孔質部材を形成する工程と、Forming a plurality of first porous members arranged on the electrodes of the power semiconductor element in accordance with the positions and shapes of the divided electrodes;
板状の第1の配線と前記パワー半導体素子の電極とを、前記パワー半導体素子の電極上に形成された前記第1の多孔質部材を介して接合する工程と、Bonding the plate-like first wiring and the electrode of the power semiconductor element via the first porous member formed on the electrode of the power semiconductor element;
前記回路パターン上に第2の多孔質部材を形成する工程と、Forming a second porous member on the circuit pattern;
板状の第2の配線と前記回路パターンとを、前記回路パターン上に形成された前記第2の多孔質部材を介して接合する工程と、Joining the plate-like second wiring and the circuit pattern via the second porous member formed on the circuit pattern;
を備えたパワーモジュールの製造方法。A method for manufacturing a power module comprising:
前記各第1の多孔質部材及び前記第2の多孔質部材のいずれか一方もしくは双方の先端が、凸状を呈する請求項15に記載のパワーモジュールの製造方法。The method of manufacturing a power module according to claim 15, wherein tips of one or both of the first porous member and the second porous member have a convex shape.
JP2014244959A 2014-12-03 2014-12-03 Power module and manufacturing method thereof Active JP6287789B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014244959A JP6287789B2 (en) 2014-12-03 2014-12-03 Power module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014244959A JP6287789B2 (en) 2014-12-03 2014-12-03 Power module and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2016111083A JP2016111083A (en) 2016-06-20
JP6287789B2 true JP6287789B2 (en) 2018-03-07

Family

ID=56122235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014244959A Active JP6287789B2 (en) 2014-12-03 2014-12-03 Power module and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6287789B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643661B (en) 2016-08-05 2022-09-09 三菱电机株式会社 Power semiconductor device
US10566316B2 (en) * 2017-01-17 2020-02-18 Mitsubishi Electric Corporation Semiconductor device and power conversion apparatus
JP7026451B2 (en) * 2017-05-11 2022-02-28 三菱電機株式会社 Power semiconductor modules, their manufacturing methods, and power converters
JP7020325B2 (en) * 2018-07-12 2022-02-16 三菱電機株式会社 Semiconductor devices, power conversion devices, and methods for manufacturing semiconductor devices
WO2020075549A1 (en) * 2018-10-09 2020-04-16 ローム株式会社 Semiconductor device and method for manufacturing semiconductor device
WO2020110860A1 (en) * 2018-11-29 2020-06-04 三菱電機株式会社 Semiconductor device, power semiconductor module, power conversion device, and power semiconductor module manufacturing method
JP7387232B2 (en) * 2020-03-04 2023-11-28 三菱電機株式会社 Semiconductor device, power conversion device, and method for manufacturing semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118514B2 (en) * 1989-04-24 1995-12-18 株式会社東芝 Solder bump type semiconductor device
JP3827569B2 (en) * 2001-12-06 2006-09-27 旭化成エレクトロニクス株式会社 Circuit component for fine pattern connection and method for forming the same
JP4770533B2 (en) * 2005-05-16 2011-09-14 富士電機株式会社 Semiconductor device manufacturing method and semiconductor device
JP4638382B2 (en) * 2006-06-05 2011-02-23 田中貴金属工業株式会社 Joining method
JP4985012B2 (en) * 2007-03-22 2012-07-25 富士電機株式会社 Semiconductor device and manufacturing method thereof
DE102008055134A1 (en) * 2008-12-23 2010-07-01 Robert Bosch Gmbh Electrical or electronic composite component and method for producing an electrical or electronic composite component
JP5892378B2 (en) * 2011-06-20 2016-03-23 国立大学法人東北大学 Manufacturing method of package material
JP5822656B2 (en) * 2011-10-31 2015-11-24 株式会社 日立パワーデバイス Semiconductor device and manufacturing method thereof
JP6084367B2 (en) * 2012-04-06 2017-02-22 株式会社 日立パワーデバイス Semiconductor device
US8921986B2 (en) * 2013-03-15 2014-12-30 Microchip Technology Incorporated Insulated bump bonding

Also Published As

Publication number Publication date
JP2016111083A (en) 2016-06-20

Similar Documents

Publication Publication Date Title
JP6287789B2 (en) Power module and manufacturing method thereof
JP6272512B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN108242401A (en) Method for manufacturing electronic modular assemblies and electronic modular assemblies
JP5542567B2 (en) Semiconductor device
JP6433590B2 (en) Power semiconductor device manufacturing method and power semiconductor device
US10522482B2 (en) Semiconductor device manufacturing method comprising bonding an electrode terminal to a conductive pattern on an insulating substrate using ultrasonic bonding
JP6945418B2 (en) Semiconductor devices and manufacturing methods for semiconductor devices
JP2012119597A (en) Semiconductor device and manufacturing method of the same
JP2005260181A (en) Resin-sealed semiconductor device and manufacturing method thereof
JP6508193B2 (en) Semiconductor device manufacturing method and semiconductor device
JP6504962B2 (en) Power semiconductor device
CN109983571A (en) Semiconductor device
JP2010192591A (en) Power semiconductor device and method of manufacturing the same
JPWO2017006916A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP6406996B2 (en) Semiconductor device
JPWO2018020729A1 (en) Semiconductor module and method for manufacturing semiconductor module
JP7490974B2 (en) Semiconductor module and method for manufacturing the same
CN107124837B (en) Electronic module and method of making the same
JP2015015335A (en) Semiconductor device
JP7072624B1 (en) Power semiconductor devices and methods for manufacturing power semiconductor devices
WO2017077729A1 (en) Semiconductor module and method for manufacturing same
KR101897304B1 (en) Power module
JP2014143342A (en) Semiconductor module and manufacturing method of the same
JP2009016380A (en) Semiconductor apparatus and manufacturing method thereof
JP6274019B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R151 Written notification of patent or utility model registration

Ref document number: 6287789

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250