JP6266907B2 - 配線基板及び配線基板の製造方法 - Google Patents

Description

本発明は、配線基板及び配線基板の製造方法に関するものである。

従来、搭載される半導体チップの高密度化が進み、配線基板の薄型化や、配線パターンの高密度化が要求されている。このような要求に応えるために、高い剛性を有し層間絶縁膜よりも厚いコア基板（支持部材）を除去した配線基板、いわゆるコアレス基板が提案されている（例えば、特許文献１参照）。このようなコアレス基板は、例えば以下のような製造方法により製造することができる。

まず、図９（ａ）に示すように、支持基板としての仮基板１００を用意し、この仮基板１００上にパッドＰ１０を形成するための開口部１０１Ｘを有するレジスト層１０１を形成する。次に、開口部１０１Ｘ内の仮基板１００上に、めっき層１０２（例えば、金層／ニッケル層）と配線層１０３とを含むパッドＰ１０を形成する。続いて、図９（ｂ）に示す工程では、レジスト層１０１を除去し、配線層１０３の表面に対して粗化処理を施す。これにより、配線層１０３の表面が粗面化される。次いで、図９（ｃ）に示す工程では、仮基板１００上にパッドＰ１０を覆うように絶縁層１０４を積層し、絶縁層１０４に配線層１０３の上面１０３Ａに到達するビアホールＶＨ１０を形成する。次に、図９（ｄ）に示す工程では、ビアホールＶＨ１０を充填するビア配線１０５を形成するとともに、ビア配線１０５を介してパッドＰ１０（配線層１０３）と接続される配線パターン１０６を絶縁層１０４上に積層する。その後、図９（ｅ）に示すように、絶縁層１０４上に、所要の層数のビルドアップ配線層と絶縁層（ここでは、絶縁層１０７と、配線層１０８と、絶縁層１０９と、配線層１１０と）を交互に積層し、最終的に図９（ｄ）に示した仮基板１００を除去する。

特開２０１２−２３５１６６号公報

ところで、上記製造方法では、仮基板１００上に形成された配線層１０３の表面に対して粗化処理を施した後に、その配線層１０３を被覆するように絶縁層１０４を仮基板１００上に積層する。これにより、絶縁層１０４と配線層１０３との密着性を高めることができる。しかし、上記粗化処理により、配線層１０３の幅は粗化処理前よりも細くなる。このため、所望の配線幅を得るためには、粗化処理によって細くなる分を考慮して粗化処理前の配線層１０３の幅を広く形成する必要がある。すると、図９（ａ）に示したレジスト層１０１の幅を狭く形成する必要があるため、配線層１０３の微細化が進むと、レジスト層１０１が倒れるなどの問題が発生し易くなる。このため、配線層１０３の微細化に対応することが困難になる。

本発明の一観点によれば、第１導電層と、前記第１導電層とは異なる導電材料からなり、前記第１導電層の第１面及び側面を被覆する第２導電層と、を有する第１配線層と、前記第２導電層の第１面及び側面を被覆し、前記第１導電層の前記第１面とは反対側の第２面を露出する最外層の第１絶縁層と、前記第１絶縁層の第１面上に積層され、前記第１配線層と電気的に接続される第２配線層と、を有し、前記第１絶縁層は、該第１絶縁層を貫通するビアホールを有し、前記第２導電層は、前記ビアホールと連通して前記第１導電層の第１面の一部を露出する開口部を有し、前記第２配線層は、前記ビアホール内及び前記開口部内に設けられたビア配線と、前記第１絶縁層の第１面に積層され、前記ビア配線を介して前記第１配線層と接続された配線パターンとを有し、前記第１導電層の第１面及び側面は平滑面であり、前記第２導電層の第１面及び側面は粗化面であり、前記第１絶縁層から露出された前記配線パターンの表面の表面粗度は、前記第１導電層の第１面及び側面の表面粗度よりも高い。

本発明の一観点によれば、配線層の微細化に容易に対応することができるという効果を奏する。

一実施形態の配線基板を示す概略断面図。 一実施形態の半導体装置を示す概略断面図。 （ａ）〜（ｅ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｃ），（ｄ）は、一実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、（ａ）に示した構造体の一部を拡大した拡大断面図である。 （ａ），（ｃ），（ｄ）は、一実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、（ａ）に示した構造体の一部を変形した拡大断面図である。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）は、一実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。 （ａ）〜（ｅ）は、従来の配線基板の製造方法を示す概略断面図。

以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを省略している。

まず、配線基板１の構造について説明する。
図１に示すように、配線基板１は、配線層１０と、絶縁層２０と、配線層３０と、絶縁層４０と、配線層５０と、絶縁層６０と、配線層７０とが順に積層された構造を有している。配線基板１は、一般的なビルドアップ法を用いて作製される配線基板（支持基板としてのコア基板の両面又は片面に所要数のビルドアップ層を順次形成して積層したもの）とは異なり、支持基板を含まない、所謂「コアレス基板」の形態を有している。

なお、配線層３０，５０，７０の材料としては、例えば銅（Ｃｕ）や銅合金を用いることができる。また、絶縁層２０，４０，６０の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。絶縁層２０，４０，６０の材料としては、熱硬化性を有する絶縁性樹脂や感光性を有する絶縁性樹脂を用いることができる。また、絶縁層２０，４０，６０の材料としては、例えばガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布などの補強材に、エポキシ系やポリイミド系の熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることもできる。

配線層１０は、配線基板１の最外層（ここでは、最下層）に形成されている。配線層１０は、第１導電層１１と第２導電層１２とを有している。第１導電層１１の材料としては、例えば銅や銅合金を用いることができる。第２導電層１２の材料としては、第１導電層１１の導電材料とは異なる導電材料を用いることができる。また、第２導電層１２の材料としては、第１導電層１１に対して選択的にエッチング除去することのできる導電材料であることが好ましい。また、第２導電層１２の材料としては、第１導電層１１の導電材料よりも抵抗率の高い導電材料であることが好ましい。このような第２導電層１２の材料としては、例えばニッケル（Ｎｉ）、クロム（Ｃｒ）、錫（Ｓｎ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）などの金属、又はこれら金属から選択される少なくとも一種の金属を含む合金を用いることができる。

第１導電層１１は、断面視略矩形状に形成されている。第１導電層１１は、第１面１１Ａ（ここでは、上面）と、第２面１１Ｂ（ここでは、下面）と、側面とを有している。この第１導電層１１の表面（第１面１１Ａ、第２面１１Ｂ及び側面）は、凹凸が少ない平滑面（低粗度面）である。例えば、第１導電層１１の表面の粗度は、表面粗さＲａ値で０．１μｍ未満となるように設定されている。ここで、表面粗さＲａ値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。このような第１導電層１１の表面は、光沢又は半光沢である。なお、第１導電層１１の第２面１１Ｂの粗度は、第１導電層１１の第１面１１Ａ及び側面の粗度よりも高く設定されていてもよい。すなわち、第１導電層１１の第２面１１Ｂの粗度は、表面粗さＲａ値で０．１μｍ以上となるように設定されていてもよい。

第１導電層１１の第２面１１Ｂ（ここでは、下面）は、絶縁層２０から露出されている。本例の第１導電層１１の第２面１１Ｂは、絶縁層２０の第２面２０Ｂ（ここでは、下面）と略面一に形成されている。

第２導電層１２は、第１導電層１１の第１面１１Ａ及び側面を被覆するように形成されている。本例の第２導電層１２は、第１導電層１１の側面全面を被覆するとともに、第１導電層１１の第１面１１Ａの一部を被覆する。換言すると、本例の第２導電層１２は、第１導電層１１の第１面１１Ａの一部を露出させるように形成されている。すなわち、第２導電層１２には、第１面１２Ａ（ここでは、上面）から該第２導電層１２を貫通して第１導電層１１の第１面１１Ａの一部を露出する開口部１２Ｘが形成されている。

第２導電層１２の第２面１２Ｂ（ここでは、下面）は、絶縁層２０から露出されている。本例の第２導電層１２の第２面１２Ｂは、絶縁層２０の第２面２０Ｂ及び第１導電層１１の第２面１１Ｂと略面一に形成されている。

一方、第２導電層１２の第１面１２Ａ及び側面は粗化面である。例えば、第２導電層１２の第１面１２Ａ及び側面は、第１導電層１１の第１面１１Ａ及び側面よりも表面粗度が高くなっている。また、例えば第２導電層１２の第１面１２Ａ及び側面は、第２導電層１２の第２面１２Ｂよりも表面粗度が高くなっている。例えば、第２導電層１２の第１面１２Ａ及び側面の粗度は、表面粗さＲａ値で０．２〜０．４μｍ程度となるように設定されている。

このような配線層１０は、配線層１０とは反対の最外層（ここでは、最上層）に形成された配線層７０よりも微細に形成された配線層である。例えば、配線層１０は、ライン／スペース（Ｌ／Ｓ）＝５μｍ／５μｍ未満の微細配線である。また、配線層１０の厚さは、例えば６〜１５μｍ程度とすることができる。なお、第１導電層１１の厚さは、例えば５〜１０μｍ程度とすることができ、第２導電層１２の厚さは、例えば０．１〜１μｍ程度とすることができる。

絶縁層２０は、第２導電層１２の第１面１２Ａ及び側面を被覆するように形成され、第１導電層１１の第２面１１Ｂ及び第２導電層１２の第２面１２Ｂを露出するように形成されている。この絶縁層２０には、第１面２０Ａ（ここでは、上面）から該絶縁層２０を貫通して配線層１０の第１面（ここでは、上面）の一部を露出するビアホールＶＨ１が形成されている。このビアホールＶＨ１は、第２導電層１２の開口部１２Ｘと連通するように形成されている。このため、本例の絶縁層２０は、第２導電層１２の開口部１２Ｘから露出された第１導電層１１の第１面１１Ａを露出するように形成されている。なお、第２導電層１２の第１面１２Ａから絶縁層２０の第１面２０Ａまでの厚さは、例えば１０〜３０μｍ程度とすることができる。

配線層３０は、絶縁層２０上に積層されている。配線層３０は、開口部１２Ｘ及びビアホールＶＨ１内に充填されたビア配線３１と、絶縁層２０の第１面２０Ａ上に積層され、ビア配線３１を介して配線層１０と電気的に接続される配線パターン３２とを有している。

ビア配線３１は、開口部１２Ｘの底部に露出した第１導電層１１と接続されている。また、ビア配線３１は、開口部１２Ｘにおいて、その開口部１２Ｘの側壁を構成する第２導電層１２と接続されている。ビアホールＶＨ１及びそのビアホールＶＨ１に充填されたビア配線３１は、図１において下側（配線層１０側）から上側（配線パターン３２側）に向かうに連れて径が大きくなるテーパ状に形成されている。すなわち、ビアホールＶＨ１及びビア配線３１は、断面視略逆台形状に形成されている。また、ビア配線３１の平面形状は例えば円形であり、それらの直径は例えば３０〜７５μｍ程度とすることができる。例えば、本例のビア配線３１は、第１導電層１１と接続される下面が配線パターン３２と接続される上面よりも小径となる円錐台形状に形成されている。

配線パターン３２は、断面視略台形状に形成されている。配線パターン３２の第１面３２Ａ及び側面は粗化面である。例えば、配線パターン３２の第１面３２Ａ及び側面は、第１導電層１１の第１面１１Ａ及び側面よりも表面粗度が高くなっている。例えば、配線パターン３２の第１面３２Ａ及び側面の粗度は、表面粗さＲａ値で０．２〜２．０μｍ程度となるように設定されている。なお、配線パターン３２の厚さは、例えば５〜２０μｍ程度とすることができる。

同様に、絶縁層４０は、配線パターン３２の第１面３２Ａ及び側面（粗化面）を被覆するように絶縁層２０の第１面２０Ａ上に積層されている。配線層５０は、絶縁層４０上に積層されている。この配線層５０は、絶縁層４０を厚さ方向に貫通するビア配線５１と、絶縁層４０上に積層され、ビア配線５１を介して配線パターン３２と電気的に接続される配線パターン５２とを有している。

絶縁層６０は、配線パターン５２の第１面５２Ａ及び側面を被覆するように絶縁層４０上に積層されている。配線層７０は、絶縁層６０上に積層されている。この配線層７０は、絶縁層６０を厚さ方向に貫通するビア配線７１と、絶縁層６０上に積層され、ビア配線７１を介して配線パターン５２と電気的に接続される配線パターン７２とを有している。

ここで、ビア配線５１，７１は、図１において下側（配線層１０側）から上側（配線パターン７２側）に向かうに連れて径が大きくなるテーパ状に形成されている。また、ビア配線５１，７１の平面形状は例えば円形であり、それらの直径は例えば３０〜７５μｍ程度とすることができる。また、配線パターン５２の第１面５２Ａ及び側面と、配線パターン７２の第１面７２Ａ及び側面とは、上記配線パターン３２の第１面３２Ａ及び側面と同様に粗化面である。配線パターン５２，７２の厚さは、例えば５〜２０μｍ程度とすることができる。配線パターン３２の第１面３２Ａから絶縁層４０の第１面４０Ａ（ここでは、上面）までの厚さ、及び配線パターン５２の第１面５２Ａから絶縁層６０の第１面６０Ａ（ここでは、上面）までの厚さは、例えば１０〜３０μｍ程度とすることができる。

最外層（ここでは、最下層）の絶縁層２０の第２面２０Ｂには、ソルダレジスト層８１が積層されている。ソルダレジスト層８１の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。このソルダレジスト層８１には、最下層の配線層１０の少なくとも一部をパッドＰ１として露出させるための開口部８１Ｘが形成されている。本例のソルダレジスト層８１には、配線層１０のうち第１導電層１１の第２面１１Ｂの一部をパッドＰ１として露出させるための開口部８１Ｘが形成されている。このパッドＰ１には、半導体チップ３（図２参照）のバンプ４がフリップチップ接続される。すなわち、パッドＰ１が形成されている側の面がチップ搭載面になっている。

なお、必要に応じて、開口部８１Ｘから露出する配線層１０上にＯＳＰ（Organic Solderability Preservative）処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に上記半導体チップ３を接続するようにしてもよい。また、開口部８１Ｘから露出する配線層１０上に金属層を形成し、その金属層に半導体チップ３を接続するようにしてもよい。金属層の例としては、金（Ａｕ）層や、Ｎｉ層／Ａｕ層（配線層１０上にＮｉ層とＡｕ層をこの順番で積層した金属層）や、Ｎｉ層／Ｐｄ層／Ａｕ層（配線層１０上にＮｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、上記Ａｕ層はＡｕ又はＡｕ合金からなる金属層、上記Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、上記Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。

また、ソルダレジスト層８１には、複数の配線層１０のうち一部の配線層１０における第１導電層１１の第２面１１Ｂ及び第２導電層１２の第２面１２Ｂを露出させるための開口部８１Ｙが形成されている。

一方、最外層（ここでは、最上層）の絶縁層６０の第１面６０Ａ（ここでは、上面）には、ソルダレジスト層８２が積層されている。ソルダレジスト層８２の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。このソルダレジスト層８２には、最上層の配線パターン７２の第１面７２Ａの一部を外部接続用パッドＰ２として露出させるための開口部８２Ｘが形成されている。この外部接続用パッドＰ２には、当該配線基板１をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子６（図２参照）が接続される。なお、必要に応じて、上記開口部８２Ｘから露出する配線パターン７２上にＯＳＰ処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に外部接続端子６を接続するようにしてもよい。また、開口部８２Ｘから露出する配線パターン７２上に金属層を形成し、その金属層に外部接続端子６を接続するようにしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ層／Ａｕ層（配線パターン７２の第１面７２ＡにＮｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／Ｐｄ層／Ａｕ層（配線パターン７２の第１面７２ＡにＮｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。なお、開口部８２Ｘから露出する配線パターン７２（あるいは、配線パターン７２上にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、外部接続端子としてもよい。

次に、図２に従って半導体装置２の構造について説明する。なお、図２において、配線基板１は図１とは上下を反転して描かれている。
図２に示すように、半導体装置２は、上記配線基板１と、半導体チップ３と、アンダーフィル樹脂５とを有している。

半導体チップ３は、配線基板１にフリップチップ実装されている。すなわち、半導体チップ３の回路形成面（図２では、下面）に配設されたバンプ４を配線基板１のパッドＰ１に接合することにより、半導体チップ３は、バンプ４を介して、配線基板１の配線層１０と電気的に接続されている。

半導体チップ３としては、例えばＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ３としては、例えばＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。この半導体チップ３の大きさは、例えば平面視で３ｍｍ×３ｍｍ〜１２ｍｍ×１２ｍｍ程度とすることができる。また、半導体チップ３の厚さは、例えば５０〜１００μｍ程度とすることができる。

また、上記バンプ４としては、例えば金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば鉛（Ｐｂ）を含む合金、ＳｎとＡｕの合金、ＳｎとＣｕの合金、Ｓｎと銀（Ａｇ）の合金、ＳｎとＡｇとＣｕの合金等を用いることができる。

アンダーフィル樹脂５は、配線基板１と半導体チップ３との隙間を充填するように設けられている。このアンダーフィル樹脂５によって、ソルダレジスト層８１の開口部８１Ｙから露出した配線層１０が被覆されている。アンダーフィル樹脂５の材料としては、例えばエポキシ樹脂などの絶縁性樹脂を用いることができる。

次に、配線基板１及び半導体装置２の作用について説明する。
配線基板１は、第１導電層１１と、その第１導電層１１の第１面１１Ａ及び側面を被覆するとともに、粗化面である第１面１２Ａ及び側面を有する第２導電層１２とを含む最外層の配線層１０と、第２導電層１２の第１面１２Ａ及び側面を被覆する最外層の絶縁層２０とを有している。すなわち、第１導電層１１と絶縁層２０との間に、粗化面である第１面１２Ａ及び側面を有する第２導電層１２を介在させるようにした。この構造によれば、絶縁層２０と接する第２導電層１２の第１面１２Ａ及び側面が粗化面となるため、第１導電層１１の第１面１１Ａ及び側面が平滑面であっても、第２導電層１２（配線層１０）と絶縁層２０との接触面積を増大させることができる。したがって、第２導電層１２（配線層１０）と絶縁層２０との密着性を向上させることができる。換言すると、第１導電層１１の第１面１１Ａ及び側面が平滑面であっても、粗化面である第１面１２Ａ及び側面を有する第２導電層１２によって絶縁層２０との密着力を十分に確保することができる。このため、第１導電層１１の第１面１１Ａ及び側面に対して粗化処理を施す必要がない。したがって、第１導電層１１の幅が細くなったり、第１導電層１１の厚さが薄くなったりすることを好適に抑制することができる。

次に、配線基板１の製造方法について説明する。
まず、図３（ａ）に示すように、配線基板１を製造するためには、支持基板９０を用意する。この支持基板９０としては、例えば金属板や金属箔を用いることができ、本実施形態では、例えば銅箔を用いる。この支持基板９０の厚さは、例えば３５〜１００μｍである。

次に、図３（ｂ）に示す工程では、支持基板９０の第１面９０Ａ（ここでは、上面）に、第１面９１Ａが粗化面である金属膜９１を形成する。金属膜９１の材料としては、後工程で形成される第１導電層１１（図１参照）及び上記支持基板９０の導電材料とは異なる導電材料を用いることができる。また、金属膜９１の材料としては、第１導電層１１に対して選択的にエッチング除去することのできる導電材料であることが好ましい。このような金属膜９１の材料としては、例えばＮｉ、Ｃｒ、Ｓｎ、Ｃｏ、Ｆｅ、Ｐｄなどの金属、又はこれら金属から選択される少なくとも一種の金属を含む合金を用いることができる。この金属膜９１の材料としては、後工程で形成される第２導電層１２（図１参照）と同じ導電材料であることが好ましく、本実施形態では、例えばＮｉを用いる。金属膜９１の厚さは、例えば０．１〜１．０μｍ程度とすることができる。また、金属膜９１の第１面９１Ａ（ここでは、上面）の表面粗度は、表面粗さＲａ値で例えば０．２〜０．４μｍの範囲であることが好ましい。以下に、金属膜９１の形成方法の一例について説明する。

例えば、支持基板９０の第１面９０Ａに、その支持基板９０をめっき給電層に利用する電解めっき法を施し、支持基板９０の第１面９０Ａ上に金属膜９１（粗面めっき層）を形成する。但し、金属膜９１の第１面９１Ａの粗度を上述した値に設定するためには、電解めっき法において使用するめっき液の組成や電流密度を適切に調整する必要がある。以下に、Ｎｉから構成される金属膜９１を形成する際のめっき条件の一例を説明する。具体的には、めっき液として塩化ニッケルめっき浴を使用する場合のめっき浴の組成及びめっき条件は、次の通りである。

塩化ニッケルめっき浴：
塩化ニッケル ７５ｇ／Ｌ
チオシアン酸ナトリウム １５ｇ／Ｌ
塩化アンモニウム ３０ｇ／Ｌ
ホウ酸 ３０ｇ／Ｌ
ｐＨ： 約４．５〜５．５
浴温： 常温（約２５℃）
処理時間： 約１〜３０分間
陰極電流密度： 約１〜３Ａ／ｄｍ^２
このように、予め使用するめっき液の組成や電流密度等を適切に調整することにより、金属膜９１の第１面９１Ａが粗面化され、その第１面９１Ａの粗度を所望の表面粗度に設定させることができる。なお、上述しためっき液の組成やめっき条件は一例であり、金属膜９１の第１面９１Ａが所望の粗度になるように調整されるのであれば、その組成や条件は特に限定されない。

次に、図３（ｃ）に示す工程では、金属膜９１の第１面９１Ａに、開口部９２Ｘを有するレジスト層９２を形成する。開口部９２Ｘは、上記配線層１０の第１導電層１１（図１参照）の形成領域に対応する部分の金属膜９１の第１面９１Ａを露出するように形成される。このとき、金属膜９１の第１面９１Ａが粗化面であるため、金属膜９１とレジスト層９２との間で良好な密着性を得ることができる。

レジスト層９２の材料としては、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。レジスト層９２の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、金属膜９１の第１面９１Ａにドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして上記開口部９２Ｘを有するレジスト層９２を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層９２を形成することができる。

続いて、図３（ｄ）に示す工程では、レジスト層９２の開口部９２Ｘから露出された金属膜９１上に第１導電層１１を形成する。例えば、レジスト層９２をめっきマスクとして、金属膜９１の第１面９１Ａに、その金属膜９１をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層９２の開口部９２Ｘから露出された金属膜９１の第１面９１Ａに電解めっき（ここでは、電解銅めっき）を施すことにより、金属膜９１上に第１導電層１１を形成する。このとき、第１導電層１１の第１面１１Ａ及び側面は凹凸の少ない平滑面に形成される。ここで、第１導電層１１の第１面１１Ａの粗度としては、表面粗さＲａ値で０．１μｍ未満であることが好ましい。換言すると、上述したような粗度（平滑面）となるように、電解めっき法で使用されるめっき液の組成、電流密度や第１導電層１１の厚さ等が予め調整されている。上記電解銅めっきでは、めっき液として、例えば硫酸銅、硫酸及び塩素の無機成分に、添加剤として、例えばレベラー、ポリマー及びブライトナーといった有機成分を添加したものを用いることができる。

次いで、図３（ｅ）に示す工程では、図３（ｄ）に示したレジスト層９２を例えばアルカリ性の剥離液により除去する。
次に、図４（ａ）に示す工程では、金属膜９１の第１面９１Ａと第１導電層１１の第１面１１Ａ及び側面とを被覆し、表面９３Ａが粗化面である金属膜９３を金属膜９１の第１面９１Ａ上に形成する。図４（ｂ）に示すように、本例の金属膜９３は、第１導電層１１の第１面１１Ａ及び側面を被覆する第２導電層１２と、第２導電層１２から平面方向に延出し、隣接する第１導電層１１間に形成された金属膜９１の第１面９１Ａを被覆する延出部１３とを含んでいる。そして、金属膜９３は、後工程において延出部１３が除去されて第２導電層１２となる。このため、金属膜９３の材料としては、第２導電層１２と同様に、例えばＮｉ、Ｃｒ、Ｓｎ、Ｃｏ、Ｆｅ、Ｐｄなどの金属、又はこれら金属から選択される少なくとも一種の金属を含む合金を用いることができる。本実施形態では、金属膜９３の材料として、上記金属膜９１と同様にＮｉを用いる。金属膜９３の厚さは、例えば０．１〜１．０μｍ程度とすることができる。また、金属膜９３の表面９３Ａ（ここでは、上面及び側面）の表面粗度は、表面粗さＲａ値で０．２〜０．４μｍの範囲であることが好ましい。このような金属膜９３は、例えば上記金属膜９１と同様の方法により形成することができる。

図４（ｂ）に示すように、本工程により、第１導電層１１の第１面１１Ａ全面が第２導電層１２によって被覆されるとともに、第１導電層１１の側面全面が第２導電層１２によって被覆される。このとき、第１導電層１１に対してエッチング等による粗化処理が施されていないため、第１導電層１１の第１面１１Ａ及び側面は平滑な状態（低粗度）に維持される。例えば、金属膜９３の形成後に第１導電層１１の第１面１１Ａ及び側面の粗度は、表面粗さＲａ値で０．１μｍ未満と低い値に維持される。このように、本工程では、第１導電層１１の第１面１１Ａ及び側面を平滑面に維持しつつ、支持基板９０の第１面９０Ａ側の構造体の表面（ここでは、表面９３Ａ）を粗化面に形成する。

続いて、図４（ｃ）に示す工程では、金属膜９３の表面９３Ａ上に、その表面９３Ａ全面を被覆する絶縁層２０を形成する。このとき、金属膜９３の表面９３Ａが粗化面であるため、金属膜９３と絶縁層２０との間で良好な密着性を得ることができる。なお、絶縁層２０は、例えば金属膜９３に樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１３０〜１５０℃程度の温度で熱処理して硬化させることにより形成することができる。

次いで、図４（ｄ）に示す工程では、第１導電層１１の第１面１１Ａ上に形成された金属膜９３の表面９３Ａの一部（ここでは、第２導電層１２の第１面１２Ａの一部）が露出されるように、絶縁層２０の所定箇所にビアホールＶＨ１を形成する。このビアホールＶＨ１は、例えば炭酸ガスレーザやＵＶ−ＹＡＧレーザ等によるレーザ加工法によって形成することができる。なお、絶縁層２０が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法により所要のビアホールＶＨ１を形成するようにしてもよい。

続いて、ビアホールＶＨ１をレーザ加工法によって形成した場合には、デスミア処理を行って、ビアホールＶＨ１の底部に露出する第２導電層１２の第１面１２Ａに付着した絶縁層２０の樹脂残渣（樹脂スミア）を除去する。本製造方法によれば、レーザ加工法によりビアホールＶＨ１を形成する際に、そのビアホールＶＨ１の底部となる第２導電層１２がレーザ光の吸収率の高いＮｉ層であるため、ビアホールＶＨ１の底部がＣｕ層である場合に比べて、樹脂スミアの発生量を少なくすることができる。これにより、上記デスミア処理により樹脂スミアを好適に除去することができる。

次いで、図５（ａ）に示す工程では、第１導電層１１の第１面１１Ａの一部が露出されるように、ビアホールＶＨ１に露出された第２導電層１２を貫通する開口部１２Ｘを形成する。この開口部１２Ｘは、ビアホールＶＨ１と連通するように形成される。本工程では、ビアホールＶＨ１の底部に露出した第２導電層１２（Ｎｉ層）を、第１導電層１１（Ｃｕ層）及び絶縁層２０（樹脂層）に対して選択的にエッチングして除去する。このとき、第１導電層１１及び絶縁層２０が、第２導電層１２（Ｎｉ）をエッチングする際のエッチングストッパ層として機能する。この場合のエッチング液としては、例えば硝酸と過酸化水素水の混合液である硝酸過水液（ＨＮＯ_３／Ｈ_２Ｏ_２）を用いることができる。

本工程では、図５（ａ）に示すように、開口部１２Ｘは、下側（第１導電層１１側）から上側に向かうに連れて径が大きくなるテーパ状に形成される。すなわち、開口部１２Ｘは、断面視略逆台形状に形成される。なお、図５（ｂ）に示すように、開口部１２Ｘを、断面視略矩形状（ストレート形状）に形成するようにしてもよい。

本工程により、ビアホールＶＨ１の底部に露出した第２導電層１２が選択的に除去されるため、仮に第２導電層１２の第１面１２Ａ上に樹脂スミアが残存している場合であっても、第２導電層１２と共に上記樹脂スミアを除去することができる。これにより、開口部１２Ｘの底部に、樹脂スミアの残渣のない第１導電層１１の第１面１１Ａを露出させることができる。

次に、図５（ｃ）に示す工程では、ビアホールＶＨ１及び開口部１２Ｘにビア導体を充填してビア配線３１を形成するとともに、そのビア配線３１を介して第１導電層１１（及び第２導電層１２）と接続される配線パターン３２を絶縁層２０の第１面２０Ａ上に形成する。これらビア配線３１及び配線パターン３２、つまり配線層３０は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。

続いて、図５（ｄ）に示す工程では、絶縁層２０から露出された配線層３０の表面（ここでは、配線パターン３２の第１面３２Ａ及び側面）に対して粗化処理を施す。この粗化処理は、配線パターン３２の第１面３２Ａ及び側面の粗度が、表面粗さＲａ値で例えば０．５〜２．０μｍとなるように行われる。この粗化処理により、配線パターン３２の第１面３２Ａ及び側面に微細な凹凸が形成され、それら第１面３２Ａ及び側面が粗面化される。なお、粗化処理は、例えば黒化処理、エッチング処理、めっき、ブラスト等によって行うことができる。

その後、図６（ａ）に示す工程では、図４（ｃ）、図４（ｄ）、図５（ｃ）及び図５（ｄ）に示した工程と同様の工程を繰り返すことにより、絶縁層２０の第１面２０Ａ上に、
絶縁層４０と、配線層５０と、絶縁層６０と、配線層７０とを交互に積層する。

次に、図６（ｂ）に示す工程では、配線層７０の配線パターン７２の所要の箇所に画定される外部接続用パッドＰ２を露出させるための開口部８２Ｘを有するソルダレジスト層８２を絶縁層６０の第１面６０Ａ上に積層する。このソルダレジスト層８２は、例えば感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダレジスト層８２の開口部８２Ｘから配線パターン７２の一部が外部接続用パッドＰ２として露出される。なお、必要に応じて、外部接続用パッドＰ２上に、例えばＮｉ層とＡｕ層をこの順番で積層した金属層を形成するようにしてもよい。この金属層は、例えば無電解めっき法により形成することができる。

続いて、図７（ａ）に示す工程では、仮基板として用いた支持基板９０（図６（ｂ）参照）を除去する。例えば支持基板９０として銅箔を用いる場合には、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより、金属膜９１（Ｎｉ層）に対して選択的にエッチングして除去する。このとき、金属膜９１（Ｎｉ）が、支持基板９０（Ｃｕ）をエッチングする際のエッチングストッパ層として機能する。但し、配線パターン７２の最表層が銅層である場合には、その配線パターン７２が支持基板９０と一緒にエッチングされることを防止するため、配線パターン７２をマスクして上記ウェットエッチングを行う必要がある。

次いで、金属膜９１を除去するとともに、金属膜９３の一部、具体的には延出部１３を除去する。本工程では、金属膜９１及び延出部１３を、第１導電層１１、配線層７０、絶縁層２０及びソルダレジスト層８２に対して選択的にエッチングして除去する。このとき、第１導電層１１（Ｃｕ層）及び絶縁層２０（樹脂層）が、金属膜９１（Ｎｉ層）及び延出部１３（Ｎｉ層）をエッチングする際のエッチングストッパ層として機能する。この場合のエッチング液としては、例えば硝酸過水液を用いることができる。

その後、第１導電層１１の第２面１１Ｂ及び絶縁層２０の第２面２０Ｂに対して平坦化処理等の表面処理を施すことにより、図７（ｂ）に示した構造体を得ることができる。すなわち、隣接した第２導電層１２が分離され、第１導電層１１の第２面１１Ｂと第２導電層１２の第２面１２Ｂと絶縁層２０の第２面２０Ｂとが略面一に形成された構造体を得ることができる。

次に、図８（ａ）に示す工程では、一部の配線層１０の所要の箇所に画定されるパッドＰ１を露出させるための開口部８１Ｘと、一部の配線層１０及び絶縁層２０の第２面２０Ｂの一部を露出させるための開口部８１Ｙとを有するソルダレジスト層８１を絶縁層２０の第２面２０Ｂ上に積層する。このソルダレジスト層８１は、例えば感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダレジスト層８１の開口部８１Ｘから配線層１０の一部がパッドＰ１として露出される。なお、必要に応じて、パッドＰ１上に、例えばＮｉ層とＡｕ層をこの順番で積層した金属層を形成するようにしてもよい。この金属層は、例えば無電解めっき法により形成することができる。

以上の製造工程により、本実施形態の配線基板１を製造することができる。
次に、図８（ｂ）に従って半導体装置２の製造方法について説明する。なお、図８（ｂ）において、同図に示す配線基板１は図８（ａ）とは上下反転して描かれている。

図８（ｂ）に示す工程では、外部接続用パッドＰ２上に外部接続端子６を形成する。例えば外部接続用パッドＰ２上に、適宜フラックスを塗布した後、外部接続端子６（ここでは、はんだボール）を搭載し、２４０〜２６０℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。

また、図８（ｂ）に示す工程では、配線基板１に半導体チップ３を実装する。具体的には、配線基板１のパッドＰ１上に、半導体チップ３のバンプ４をフリップチップ接合する。続いて、フリップチップ接合された半導体チップ３と配線基板１との間に、アンダーフィル樹脂５（図２参照）を充填し、そのアンダーフィル樹脂５を硬化する。

以上の製造工程により、図２に示した半導体装置２を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）第１導電層１１と、その第１導電層１１の第１面１１Ａ及び側面を被覆するとともに、粗化面である第１面１２Ａ及び側面を有する第２導電層１２とを含む最外層の配線層１０と、第２導電層１２の第１面１２Ａ及び側面を被覆する最外層の絶縁層２０とを形成するようにした。これにより、第１導電層１１の第１面１１Ａ及び側面が平滑面であっても、粗化面である第１面１２Ａ及び側面を有する第２導電層１２によって絶縁層２０との密着力を十分に確保することができる。このため、第１導電層１１の第１面１１Ａ及び側面に対して粗化処理を施す必要がない。したがって、第１導電層１１の幅が細くなったり、第１導電層１１の厚さが薄くなったりすることを好適に抑制することができる。その結果、粗化処理によって細くなる（薄くなる）分を考慮して第１導電層１１の幅を設計値以上に広く（厚さを設計値以上に厚く）形成する必要がなくなる。これにより、例えばレジスト層９２の幅を必要以上に狭く形成する必要がなくなるため、レジスト層９２が倒れるといった問題の発生を好適に抑制することができる。したがって、配線層１０が微細化された場合であっても、レジスト層９２が倒れるといった問題の発生が抑制されるため、配線層１０の微細化に容易に対応することができる。

（２）また、第１導電層１１の第１面１１Ａ及び側面に対して粗化処理を施す必要がないため、第１導電層１１を所望の構造（例えば、断面構造）に容易に形成することができる。これにより、第１導電層１１について所望の断面積を容易に確保することができるため、インピーダンス制御を容易に行うことができる。

（３）第１導電層１１は、第１導電層１１よりも抵抗率の高い第２導電層１２によって被覆するようにした。さらに、第１導電層１１の第１面１１Ａ及び側面を平滑面とした。換言すると、上述のように第１導電層１１の第１面１１Ａ及び側面に対して粗化処理を施す必要がないため、第１導電層１１の第１面１１Ａ及び側面を平滑面に維持することができる。これにより、第１導電層１１の第１面１１Ａ及び側面が粗化面である場合に比べて、高周波信号の伝送特性を向上させることができる。

（４）絶縁層２０に、第２導電層１２の第１面１２Ａに到達するビアホールＶＨ１を形成するようにした。これにより、ビアホールＶＨ１をレーザ加工法により形成する場合には、ビアホールＶＨ１の底部となる第２導電層１２がレーザ光の吸収率の高いＮｉ層となるため、ビアホールＶＨ１の底部がＣｕ層である場合に比べて、その底部における樹脂スミアの発生量を少なくすることができる。

（５）第２導電層１２に、ビアホールＶＨ１と連通して第１導電層１１の第１面１１Ａに到達する開口部１２Ｘを形成するようにした。すなわち、ビアホールＶＨ１の底部に露出した第２導電層１２を選択的に除去するようにした。これにより、仮にビアホールＶＨ１の底部に露出した第２導電層１２の第１面１２Ａ上に樹脂スミアが残存している場合であっても、第２導電層１２と共に上記樹脂スミアを除去することができる。このため、開口部１２Ｘの底部に、樹脂スミアの残渣のない第１導電層１１の第１面１１Ａを露出させることができる。そして、その開口部１２ＸとビアホールＶＨ１を充填するようにビア配線３１を形成するようにしたため、ビア配線３１と第１導電層１１（配線層１０）との接続信頼性を向上させることができる。

（６）支持基板９０上に、粗化面である第１面９１Ａを有する金属膜９１を形成し、その金属膜９１の第１面９１Ａ上に絶縁層２０を形成するようにした。これにより、平滑面である支持基板９０の第１面９０Ａ上に絶縁層２０を形成する場合に比べて、支持基板９０（金属膜９１）と絶縁層２０との密着性を向上させることができる。したがって、例えば製造途中に絶縁層２０が支持基板９０から剥離するといった問題の発生を抑制することができる。

（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、ビアホールＶＨ１及び開口部１２Ｘを充填するようにビア配線３１を形成するようにした。これに限らず、例えばビア配線３１をコンフォーマルビアとして形成してもよい。すなわち、ビア配線３１は、ビアホールＶＨ１及び開口部１２Ｘの内面を被覆し、絶縁層２０の上下に形成された配線層１０と配線パターン３２とを電気的に接続するビア配線であれば、その形状は特に限定されない。なお、ビア配線５１，７１についても同様に変更することができる。

・上記実施形態では、第２導電層１２に開口部１２Ｘを形成するようにしたが、例えば開口部１２Ｘを省略してもよい。すなわち、第１導電層１１の第１面１１Ａ全面を被覆するように第２導電層１２を形成するようにしてもよい。この場合には、ビア配線３１が第２導電層１２の第１面１２Ａに接続されることになる。

・上記実施形態では、電解めっき法により、第１面１２Ａ及び側面が粗化面である第２導電層１２を形成するようにした。これに限らず、例えば第１面１２Ａ及び側面が平滑面である第２導電層１２を形成した後に、それら第１面１２Ａ及び側面に対してエッチング等による粗化処理を施すことにより、第１面１２Ａ及び側面が粗化面である第２導電層１２を形成するようにしてもよい。

・上記実施形態では、配線パターン３２，５２，７２の第１面３２Ａ，５２Ａ，７２Ａ及び側面を粗化面としたが、これに限らず、例えば配線パターン３２，５２，７２の第１面３２Ａ，５２Ａ，７２Ａ及び側面を平滑面としてもよい。すなわち、配線パターン３２，５２，７２の第１面３２Ａ，５２Ａ，７２Ａ及び側面に対する粗化処理を省略してもよい。

・上記実施形態では、第１導電層１１の第１面１１Ａ及び側面を被覆するとともに、その第１導電層１１から露出した金属膜９１の第１面９１Ａを被覆する金属膜９３を形成するようにした。すなわち、第１導電層１１の第１面１１Ａ及び側面を被覆する第２導電層１２と、第１導電層１１から露出した金属膜９１の第１面９１Ａを被覆する延出部１３とを有する金属膜９３を形成するようにした。これに限らず、例えば上記延出部１３を有さない金属膜９３、つまり第１導電層１１の第１面１１Ａ及び側面のみを被覆する金属膜９３を形成するようにしてもよい。

・上記実施形態では、支持基板９０の第１面９０Ａ全面を被覆するように金属膜９１を形成するようにした。これに限らず、例えば第１導電層１１と支持基板９０の第１面９０Ａとの間のみに金属膜９１を形成するようにしてもよい。この場合には、例えば、支持基板９０の第１面９０Ａ上にレジスト層を形成し、そのレジスト層の開口部から露出された支持基板９０上に金属膜９１と第１導電層１１とを順に積層する。その後、上記レジスト層を除去し、第１導電層１１の第１面１１Ａ及び側面を被覆する第２導電層１２を含む金属膜９３を形成する。

・あるいは、上記実施形態における金属膜９１の形成を省略してもよい。
・上記実施形態における第１導電層１１の第２面１１Ｂ全面をパッドＰ１としてソルダレジスト層８１の開口部８１Ｘから露出させるようにしてもよい。また、第１導電層１１の第２面１１Ｂ全面及び第２導電層１２の第２面１２Ｂ全面をパッドＰ１としてソルダレジスト層８１の開口部８１Ｘから露出させるようにしてもよい。

・上記実施形態におけるソルダレジスト層８１を省略してもよい。
・上記実施形態におけるソルダレジスト層８２を省略してもよい。
・上記実施形態における第２導電層１２を、２層以上の金属膜が積層された構造としてもよい。この場合には、例えば第１導電層１１から最も離間した最外層の金属膜の材料として、Ｎｉ、Ｃｒ、Ｓｎ、Ｃｏ、Ｆｅ、Ｐｄなどの金属、又はこれら金属から選択される少なくとも一種の金属を含む合金を用いることが好ましい。

・上記実施形態では、単数個取り（一個取り）の製造方法に具体化したが、多数個取りの製造方法に具体化してもよい。
・上記実施形態の配線基板１における配線層１０，３０，５０，７０及び絶縁層２０，４０，６０の層数や配線の取り回しなどは様々に変形・変更することが可能である。

・上記実施形態では、配線基板１に半導体チップ３を実装する場合について説明したが、被実装体としては半導体チップ３に限定されない。例えば配線基板１の上に別の配線基板を積み重ねる構造を有するパッケージ（パッケージ・オン・パッケージ）にも、本発明を適用することができる。

・上記実施形態における配線基板１に実装される半導体チップの数や、その半導体チップの実装の形態（例えば、フリップチップ実装、ワイヤボンディングによる実装、又はこれらの組み合わせ）などは様々に変形・変更することが可能である。

１ 配線基板
２ 半導体装置
３ 半導体チップ
１０ 配線層（第１配線層）
１１ 第１導電層
１２ 第２導電層
１２Ｘ 開口部
１３ 延出部
２０ 絶縁層（第１絶縁層）
３０ 配線層（第２配線層）
３１ ビア配線
３２ 配線パターン
４０，６０ 絶縁層
５０，７０ 配線層
５１，７１ ビア配線
５２，７２ 配線パターン
９０ 支持基板
９１ 金属膜（第１金属膜）
９２ レジスト層
９３ 金属膜（第２金属膜）
ＶＨ１ ビアホール

Claims (6)

1. 第１導電層と、前記第１導電層とは異なる導電材料からなり、前記第１導電層の第１面及び側面を被覆する第２導電層と、を有する第１配線層と、
   前記第２導電層の第１面及び側面を被覆し、前記第１導電層の前記第１面とは反対側の第２面を露出する最外層の第１絶縁層と、
   前記第１絶縁層の第１面上に積層され、前記第１配線層と電気的に接続される第２配線層と、を有し、
   前記第１絶縁層は、該第１絶縁層を貫通するビアホールを有し、
   前記第２導電層は、前記ビアホールと連通して前記第１導電層の第１面の一部を露出する開口部を有し、
   前記第２配線層は、前記ビアホール内及び前記開口部内に設けられたビア配線と、前記第１絶縁層の第１面に積層され、前記ビア配線を介して前記第１配線層と接続された配線パターンとを有し、
   前記第１導電層の第１面及び側面は平滑面であり、前記第２導電層の第１面及び側面は粗化面であり、
   前記第１絶縁層から露出された前記配線パターンの表面の表面粗度は、前記第１導電層の第１面及び側面の表面粗度よりも高いことを特徴とする配線基板。
2. 前記ビアホールの断面形状は台形状であり、前記開口部の断面形状は矩形状又は台形状であることを特徴とする請求項１に記載の配線基板。
3. 前記第１導電層の第１面及び側面の粗度は、表面粗さＲａ値で０．１μｍ未満であり、
   前記第２導電層の第１面及び側面の粗度は、表面粗さＲａ値で０．２〜０．４μｍであることを特徴とする請求項１又は２に記載の配線基板。
4. 支持基板の第１面上に、前記支持基板の第１面よりも表面粗度の高い第１面を有する第１金属膜を形成する工程と、
   前記第１金属膜の第１面に第１導電層を形成する工程と、
   前記第１導電層とは異なる導電材料からなり、前記第１導電層の第１面及び側面を被覆するとともに、前記第１導電層の第１面及び側面よりも表面粗度の高い第１面及び側面を有する第２導電層と、前記第２導電層から延出して隣接する前記第２導電層を接続するとともに、前記第１金属膜の第１面を被覆する延出部とを形成する工程と、
   前記第２導電層の第１面及び側面を被覆する最外層の第１絶縁層を前記第１金属膜の第１面に形成する工程と、
   前記第１絶縁層を貫通するビア配線と、前記第１絶縁層上に積層され、前記第１導電層と前記第２導電層とを含む第１配線層と前記ビア配線を介して電気的に接続される配線パターンとを形成する工程と、
   前記支持基板を除去する工程と、
   前記支持基板を除去した後に、前記第１金属膜と前記延出部とを除去する工程と、
   を有し、
   前記第１金属膜は、前記第１導電層及び前記支持基板とは異なる導電材料からなることを特徴とする配線基板の製造方法。
5. 前記ビア配線と前記配線パターンを形成する工程は、
   前記第１絶縁層を貫通して前記第２導電層の第１面を露出するビアホールを形成する工程と、
   前記第２導電層に、前記ビアホールと連通して前記第１導電層の第１面を露出する開口部を形成する工程と、
   前記ビアホール内及び前記開口部内に前記ビア配線を形成するとともに、前記ビア配線を介して前記第１導電層と接続される前記配線パターンを前記第１絶縁層上に積層する工程と、を有することを特徴とする請求項４に記載の配線基板の製造方法。
6. 前記開口部は、前記ビアホールから露出した前記第２導電層を、前記第１導電層及び前記第１絶縁層に対して選択的にエッチングして形成されることを特徴とする請求項５に記載の配線基板の製造方法。