JP6254874B2 - Step-down converter circuit and test method thereof - Google Patents
Step-down converter circuit and test method thereof Download PDFInfo
- Publication number
- JP6254874B2 JP6254874B2 JP2014051541A JP2014051541A JP6254874B2 JP 6254874 B2 JP6254874 B2 JP 6254874B2 JP 2014051541 A JP2014051541 A JP 2014051541A JP 2014051541 A JP2014051541 A JP 2014051541A JP 6254874 B2 JP6254874 B2 JP 6254874B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- side switching
- voltage
- voltage side
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010998 test method Methods 0.000 title claims description 5
- 238000012360 testing method Methods 0.000 claims description 92
- 230000008878 coupling Effects 0.000 claims description 23
- 238000010168 coupling process Methods 0.000 claims description 23
- 238000005859 coupling reaction Methods 0.000 claims description 23
- 230000010355 oscillation Effects 0.000 claims description 22
- 230000000295 complement effect Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 8
- 239000000523 sample Substances 0.000 description 7
- 230000002265 prevention Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000007689 inspection Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
この発明は、降圧コンバータ回路に係り、特に、一対の帰還抵抗で分圧された電圧に基づいて高圧側スイッチング素子および低圧側スイッチング素子を相補的にスイッチングさせることにより入力電圧を出力電圧に変換する降圧コンバータ回路に関する。
また、この発明は、このような降圧コンバータ回路をテストする方法にも関している。
The present invention relates to a step-down converter circuit, and in particular, converts an input voltage into an output voltage by complementarily switching a high-voltage side switching element and a low-voltage side switching element based on a voltage divided by a pair of feedback resistors. The present invention relates to a step-down converter circuit.
The present invention also relates to a method for testing such a step-down converter circuit.
従来から、各種の降圧コンバータ回路が考案され使用されている。
例えば、特許文献1に開示されたDC−DCコンバータでは、入力電圧と接地電位の間に直列接続された一対のスイッチング素子を相補的にスイッチングすると共に一対のスイッチング素子の結合部に出力された電圧をインダクタおよびコンデンサで平滑化することで出力電圧を得ている。また、上記のインダクタを流れる電流を検出し、検出電流に応じて一対のスイッチング素子のオン/オフ時間を調整することにより、出力電圧の制御を行っている。
Conventionally, various step-down converter circuits have been devised and used.
For example, in the DC-DC converter disclosed in
ここで、一般的な電圧モード制御方式の降圧コンバータ回路の概略構成を図4に示す。入力電圧Vinと接地電位の間に高圧側スイッチング素子THおよび低圧側スイッチング素子TLが直列接続され、これら高圧側スイッチング素子THおよび低圧側スイッチング素子TLの結合部AにインダクタLoutおよびコンデンサCoutが接続され、これらインダクタLoutおよびコンデンサCoutに出力端子OUTが接続されている。 Here, FIG. 4 shows a schematic configuration of a general voltage mode control type step-down converter circuit. A high-voltage side switching element TH and a low-voltage side switching element TL are connected in series between the input voltage Vin and the ground potential, and an inductor Lout and a capacitor Cout are connected to a joint A of the high-voltage side switching element TH and the low-voltage side switching element TL. The output terminal OUT is connected to the inductor Lout and the capacitor Cout.
出力端子OUTと接地電位の間に一対の帰還抵抗R1およびR2が直列接続され、帰還抵抗R1およびR2の結合部Bに増幅器1の負極入力端が接続されている。増幅器1の正極入力端には、参照電圧発生回路2が接続され、また、増幅器1の負極入力端と出力端との間にRC回路3が接続されている。増幅器1の出力端には、比較器4の負極入力端が接続され、比較器4の正極入力端に発振器5が接続されている。さらに、比較器4の出力端には、制御回路6が接続され、制御回路6にプレドライバ7を介して高圧側スイッチング素子THのゲートが接続されると共に、プレドライバ8を介して低圧側スイッチング素子TLのゲートが接続されている。
A pair of feedback resistors R1 and R2 are connected in series between the output terminal OUT and the ground potential, and the negative input terminal of the
制御回路6により高圧側スイッチング素子THおよび低圧側スイッチング素子TLが相補的にスイッチングされ、高圧側スイッチング素子THおよび低圧側スイッチング素子TLの結合部Aに出力された電圧がインダクタLoutおよびコンデンサCoutで平滑化されて出力電圧Voutとなる。
The high voltage side switching element TH and the low voltage side switching element TL are complementarily switched by the
出力電圧Voutは、一対の帰還抵抗R1およびR2で分圧され、分圧された電圧Vdivと参照電圧発生回路2で生成された参照電圧Vrefとの差分が増幅器1で増幅されて差分信号Vdifとなり、さらに、比較器4において、差分信号Vdifが発振器5から発せられた三角波信号Voscと比較されてPWM信号Spwmが形成され、このPWM信号Spwmに基づいて制御回路6による高圧側スイッチング素子THおよび低圧側スイッチング素子TLのスイッチングが行われる。
The output voltage Vout is divided by the pair of feedback resistors R1 and R2, and the difference between the divided voltage Vdiv and the reference voltage Vref generated by the reference
半導体集積回路を用いて、このような降圧コンバータ回路を形成する際には、高圧側スイッチング素子THおよび低圧側スイッチング素子TLの結合部AにインダクタLoutおよびコンデンサCoutからなる外部素子9を接続し、この外部素子9で平滑化された電圧を出力電圧Voutとして使用している。
従って、降圧コンバータ回路の不良を検査するテストにおいては、通常、外部素子9をテストボード上に搭載して、出力電圧Voutの動作測定を行っている。
When forming such a step-down converter circuit using a semiconductor integrated circuit, an
Therefore, in the test for inspecting the defect of the step-down converter circuit, the
しかしながら、半導体集積回路の製造工程において、半導体ウエハ上に形成された多数の集積回路チップを互いに切り離す前に実施されるプローブテストでは、プローブカードを用いて半導体ウエハ上の集積回路チップと検査装置とを接続するため、外部素子9を高圧側スイッチング素子THおよび低圧側スイッチング素子TLの結合部Aに接続した状態でテストを行うことが困難である。
このため、プローブテストにおいては、降圧コンバータ回路としてのテストを行うことができず、降圧コンバータ回路を構成する個々の回路素子毎に検査項目を設定してテストを行わなければならなかった。
However, in a probe test performed before a large number of integrated circuit chips formed on a semiconductor wafer are separated from each other in a manufacturing process of a semiconductor integrated circuit, an integrated circuit chip and an inspection device on the semiconductor wafer are probed using a probe card. Therefore, it is difficult to perform a test in a state where the
For this reason, in the probe test, a test as a step-down converter circuit cannot be performed, and the test must be performed by setting inspection items for each circuit element constituting the step-down converter circuit.
この発明は、このような従来の問題点を解消するためになされたもので、外部素子を接続することなく回路内の複数の素子に対するプローブテストを同時に行うことができる降圧コンバータ回路を提供することを目的とする。
また、この発明は、このような降圧コンバータ回路をテストする降圧コンバータ回路のテスト方法を提供することも目的としている。
The present invention has been made to solve such a conventional problem, and provides a step-down converter circuit capable of simultaneously performing a probe test on a plurality of elements in a circuit without connecting external elements. With the goal.
Another object of the present invention is to provide a method for testing a step-down converter circuit for testing such a step-down converter circuit.
この発明に係る降圧コンバータ回路は、入力電圧と接地電位の間に直列接続された高圧側スイッチング素子および低圧側スイッチング素子を有し、高圧側スイッチング素子と低圧側スイッチング素子の結合部に出力された電圧を一対の帰還抵抗で分圧すると共に分圧された電圧と参照電圧との差分信号を増幅器で増幅した後、増幅された差分信号を比較器で所定の発振信号と比較することにより得られたPWM信号に基づいて高圧側スイッチング素子および低圧側スイッチング素子を相補的にスイッチングする降圧コンバータ回路において、高圧側スイッチング素子と低圧側スイッチング素子の結合部に接続された第1のパッドと、一対の帰還抵抗の高圧側端部に接続された第2のパッドと、所定の発振信号と増幅器で増幅された差分信号の一方を選択して比較器の第1入力に入力させる第1の選択器と、増幅器で増幅された差分信号と比較器の出力信号の一方を選択して比較器の第2入力に入力させる第2の選択器と、比較器の出力と高圧側スイッチング素子の制御端子の間を開閉する第1の開閉器と、比較器の出力と低圧側スイッチング素子の制御端子の間を開閉する第2の開閉器とを備え、第1のパッドと第2のパッドの間を短絡すると共に第1の選択器により増幅器で増幅された差分信号を比較器の第1入力に入力させ且つ第2の選択器により比較器の出力信号を比較器の第2入力に入力させた状態で、第1の開閉器を閉じて第2の開閉器を開くことで高圧側スイッチング素子を駆動させたテストが行われ、第1の開閉器を開いて第2の開閉器を閉じることで低圧側スイッチング素子を駆動させたテストが行われるものである。 A step-down converter circuit according to the present invention has a high-voltage side switching element and a low-voltage side switching element connected in series between an input voltage and a ground potential, and is output to a coupling portion between the high-voltage side switching element and the low-voltage side switching element. Obtained by dividing the voltage with a pair of feedback resistors and amplifying the difference signal between the divided voltage and the reference voltage with an amplifier and comparing the amplified difference signal with a predetermined oscillation signal with a comparator. In a step-down converter circuit that complementarily switches a high-voltage side switching element and a low-voltage side switching element based on a PWM signal, a first pad connected to a coupling portion between the high-voltage side switching element and the low-voltage side switching element, and a pair of feedback A second pad connected to the high voltage side end of the resistor, a predetermined oscillation signal and a differential signal amplified by an amplifier; A first selector that selects and inputs the first signal to the first input of the comparator; and a first selector that selects one of the differential signal amplified by the amplifier and the output signal of the comparator and inputs the selected signal to the second input of the comparator. A second switch that opens and closes between the output of the comparator and the control terminal of the low-voltage side switching element, and a second switch that opens and closes between the output of the comparator and the control terminal of the low-voltage side switching element. A switch, and a short circuit between the first pad and the second pad, and a differential signal amplified by the amplifier by the first selector is input to the first input of the comparator and the second selector In the state where the output signal of the comparator is input to the second input of the comparator, a test is performed in which the high-voltage side switching element is driven by closing the first switch and opening the second switch, By opening the first switch and closing the second switch, In which test was driven ring element is carried out.
第1のパッドと第2のパッドの間に外部素子を接続すると共に第1の選択器により所定の発振信号を比較器の第1入力に入力させ且つ第2の選択器により増幅器で増幅された差分信号を比較器の第2入力に入力させ、第1の開閉器および第2の開閉器を共に開くことで、高圧側スイッチング素子と低圧側スイッチング素子の結合部に出力された電圧を外部素子で平滑化して出力電圧とすることができる。
また、第1のパッドと第2のパッドの間を開閉する第3の開閉器をさらに備えることもできる。
さらに、高圧側スイッチング素子と並列に接続された第1の電流経路確保用素子と、低圧側スイッチング素子と並列に接続された第2の電流経路確保用素子と、参照電圧を発生する参照電圧発生回路と、参照電圧発生回路で発生された参照電圧に基づいて第1の電流経路確保用素子および第2の電流経路確保用素子の制御端子に供給されるバイアス電圧を生成するバイアス電圧生成回路とを備えることもできる。
An external element is connected between the first pad and the second pad, and a predetermined oscillation signal is input to the first input of the comparator by the first selector and amplified by the amplifier by the second selector. The differential signal is input to the second input of the comparator, and the first switch and the second switch are both opened, so that the voltage output to the coupling portion of the high-voltage side switching element and the low-voltage side switching element is externally connected. To smooth the output voltage.
In addition, a third switch that opens and closes between the first pad and the second pad can be further provided.
In addition, a first current path securing element connected in parallel with the high voltage side switching element, a second current path securing element connected in parallel with the low voltage side switching element, and a reference voltage generation for generating a reference voltage A bias voltage generating circuit for generating a bias voltage to be supplied to the control terminals of the first current path securing element and the second current path securing element based on the reference voltage generated by the reference voltage generating circuit; Can also be provided.
この発明に係る降圧コンバータ回路のテスト方法は、入力電圧と接地電位の間に直列接続された高圧側スイッチング素子および低圧側スイッチング素子を有し、高圧側スイッチング素子と低圧側スイッチング素子の結合部に出力された電圧を一対の帰還抵抗で分圧すると共に分圧された電圧と参照電圧との差分信号を増幅器で増幅した後、増幅された差分信号を比較器で所定の発振信号と比較することにより得られたPWM信号に基づいて高圧側スイッチング素子および低圧側スイッチング素子を相補的にスイッチングする降圧コンバータ回路のテスト方法であって、高圧側スイッチング素子と低圧側スイッチング素子の結合部に接続された第1のパッドと一対の帰還抵抗の高圧側端部に接続された第2のパッドの間を短絡し、所定の発振信号と増幅器で増幅された差分信号を比較器に入力させる代わりに増幅器で増幅された差分信号と比較器の出力信号を比較器に入力させ、高圧側スイッチング素子と低圧側スイッチング素子のうち高圧側スイッチング素子の制御端子にのみ比較器の出力を入力させることで高圧側スイッチング素子を駆動させたテストを行うと共に低圧側スイッチング素子の制御端子にのみ比較器の出力を入力させることで低圧側スイッチング素子を駆動させたテストを行う方法である。 A test method for a step-down converter circuit according to the present invention includes a high-voltage side switching element and a low-voltage side switching element connected in series between an input voltage and a ground potential. By dividing the output voltage with a pair of feedback resistors and amplifying the difference signal between the divided voltage and the reference voltage with an amplifier, and comparing the amplified difference signal with a predetermined oscillation signal with a comparator A method for testing a step-down converter circuit that complementarily switches a high-voltage side switching element and a low-voltage side switching element based on an obtained PWM signal, the test method being connected to a coupling portion between the high-voltage side switching element and the low-voltage side switching element. The first pad and the second pad connected to the high-voltage side ends of the pair of feedback resistors are short-circuited to obtain a predetermined oscillation signal. Instead of inputting the differential signal amplified by the amplifier to the comparator, the differential signal amplified by the amplifier and the output signal of the comparator are input to the comparator, and the high-voltage side switching element between the high-voltage side switching element and the low-voltage side switching element is switched. The test is performed by driving the high voltage side switching element by inputting the output of the comparator only to the control terminal of the element, and the low voltage side switching element is input by inputting the output of the comparator only to the control terminal of the low voltage side switching element. This is a method for performing a driven test.
この発明によれば、高圧側スイッチング素子と低圧側スイッチング素子の結合部に接続された第1のパッドと、一対の帰還抵抗の高圧側端部に接続された第2のパッドと、所定の発振信号と増幅器で増幅された差分信号の一方を選択して比較器の第1入力に入力させる第1の選択器と、増幅器で増幅された差分信号と比較器の出力信号の一方を選択して比較器の第2入力に入力させる第2の選択器と、比較器の出力と高圧側スイッチング素子の制御端子の間を開閉する第1の開閉器と、比較器の出力と低圧側スイッチング素子の制御端子の間を開閉する第2の開閉器とを備えているので、第1のパッドと第2のパッドの間を短絡すると共に第1の選択器により増幅器で増幅された差分信号を比較器の第1入力に入力させ且つ第2の選択器により比較器の出力信号を比較器の第2入力に入力させた状態で、第1の開閉器および第2の開閉器を開閉することで、外部素子を接続することなく回路内の複数の素子に対するプローブテストを同時に行うことが可能となる。 According to the present invention, the first pad connected to the coupling portion of the high voltage side switching element and the low voltage side switching element, the second pad connected to the high voltage side end of the pair of feedback resistors, and the predetermined oscillation A first selector for selecting one of the signal and the differential signal amplified by the amplifier and inputting the selected signal to the first input of the comparator; and selecting either the differential signal amplified by the amplifier or the output signal of the comparator A second selector to be input to the second input of the comparator, a first switch for switching between the output of the comparator and the control terminal of the high voltage side switching element, the output of the comparator and the low voltage side switching element A second switch that opens and closes between the control terminals, so that the first pad and the second pad are short-circuited and the differential signal amplified by the amplifier by the first selector is a comparator To the first input and by the second selector With the output signal of the comparator being input to the second input of the comparator, the first switch and the second switch are opened and closed, so that a plurality of elements in the circuit can be connected without connecting external elements. The probe test can be performed simultaneously.
以下、この発明の実施の形態を添付図面に基づいて説明する。
図1に、実施の形態に係る降圧コンバータ回路の構成を示す。降圧コンバータ回路は、入力電圧Vinと接地電位の間に直列接続された高圧側スイッチング素子THおよび低圧側スイッチング素子TLを有している。高圧側スイッチング素子THのゲートは、スイッチT1を介して入力電圧Vinに接続され、低圧側スイッチング素子TLのゲートは、スイッチT3を介して接地電位に接続されている。
また、高圧側スイッチング素子THに並列に第1の電流経路確保用素子THpが接続され、この第1の電流経路確保用素子THpのゲートが、スイッチT2を介して入力電圧Vinに接続されると共に開閉器G1を介してバイアス電圧Pbiasに接続されている。同様に、低圧側スイッチング素子TLに並列に第2の電流経路確保用素子TLpが接続され、この第2の電流経路確保用素子TLpのゲートが、スイッチT4を介して接地電位に接続されると共に開閉器G2を介してバイアス電圧Nbiasに接続されている。
Embodiments of the present invention will be described below with reference to the accompanying drawings.
FIG. 1 shows a configuration of a step-down converter circuit according to the embodiment. The step-down converter circuit has a high-voltage side switching element TH and a low-voltage side switching element TL connected in series between the input voltage Vin and the ground potential. The gate of the high-voltage side switching element TH is connected to the input voltage Vin via the switch T1, and the gate of the low-voltage side switching element TL is connected to the ground potential via the switch T3.
The first current path securing element THp is connected in parallel to the high-voltage side switching element TH, and the gate of the first current path securing element THp is connected to the input voltage Vin via the switch T2. It is connected to the bias voltage Pbias via the switch G1. Similarly, a second current path securing element TLp is connected in parallel to the low-voltage side switching element TL, and the gate of the second current path securing element TLp is connected to the ground potential via the switch T4. The bias voltage Nbias is connected via the switch G2.
また、高圧側スイッチング素子THおよび低圧側スイッチング素子TLの結合部Aに第1のパッドP1が接続されると共に開閉器G3を介して第2のパッドP2が接続されている。第2のパッドP2と接地電位の間に一対の帰還抵抗R1およびR2が直列接続され、帰還抵抗R1およびR2の結合部Bに増幅器1の負極入力端が接続されている。増幅器1の正極入力端には、参照電圧発生回路2が接続され、増幅器1の負極入力端と出力端との間にRC回路3が接続されている。
増幅器1の出力端には、第1の選択器11の第2入力端と第2の選択器12の第1入力端がそれぞれ接続されており、第1の選択器11の出力端に比較器4の正極入力端(第1入力)が接続されると共に第2の選択器12の出力端に比較器4の負極入力端(第2入力)が接続されている。また、第1の選択器11の第1入力端には、発振器5が接続され、第2の選択器12の第2入力端には、比較器4の出力端が接続されている。
Further, the first pad P1 is connected to the coupling portion A of the high-voltage side switching element TH and the low-voltage side switching element TL, and the second pad P2 is connected via the switch G3. A pair of feedback resistors R1 and R2 are connected in series between the second pad P2 and the ground potential, and the negative input terminal of the
The output terminal of the
さらに、比較器4の出力端に、開閉器G4を介して発振防止抵抗R3の一端が接続され、発振防止抵抗R3の他端に、開閉器G5(第1の開閉器)を介して高圧側スイッチング素子THのゲートが接続されると共に開閉器G6(第2の開閉器)を介して低圧側スイッチング素子TLのゲートが接続されている。
また、比較器4の出力端には、制御回路6が接続され、制御回路6にプレドライバ7を介して高圧側スイッチング素子THのゲートが接続されると共に、プレドライバ8を介して低圧側スイッチング素子TLのゲートが接続されている。
Furthermore, one end of an oscillation prevention resistor R3 is connected to the output terminal of the
Further, the
なお、増幅器1は、一対の帰還抵抗R1およびR2で分圧された結合部Bにおける電圧Vdivと参照電圧発生回路2で生成された参照電圧Vrefとの差分を増幅し、差分信号Vdifとして出力する。
発振器5は、所定の発振信号Voscとして三角波信号を出力する。
また、参照電圧発生回路2にバイアス電圧生成回路9が接続されている。このバイアス電圧生成回路9は、参照電圧発生回路2で得られる参照電圧Vrefを基に、開閉器G1を介して第1の電流経路確保用素子THpのゲートに入力されるバイアス電圧Pbiasおよび開閉器G2を介して第2の電流経路確保用素子TLpのゲートに入力されるバイアス電圧Nbiasを生成するものである。
The
The
A bias
この降圧コンバータ回路では、2種類のテスト信号PtestおよびNtestを用いて降圧コンバータ回路の動作状態が制御される。例えば、高圧側スイッチング素子THを駆動させたテストを行う際には、テスト信号PtestがHレベルに設定されると共にテスト信号NtestがLレベルに設定される。一方、低圧側スイッチング素子TLを駆動させたテストを行う際には、テスト信号PtestがLレベルに設定されると共にテスト信号NtestがHレベルに設定される。さらに、テストではなく、入力電圧Vinを出力電圧Voutに変換する降圧コンバータとして機能させるときには、2つのテスト信号PtestおよびNtestが共にLレベルに設定される。
また、降圧コンバータ回路の内部では、2つのテスト信号PtestおよびNtestの論理和をとったテスト信号Testも使用される。
In this step-down converter circuit, the operation state of the step-down converter circuit is controlled using two types of test signals Ptest and Ntest. For example, when performing a test by driving the high-voltage side switching element TH, the test signal Ptest is set to the H level and the test signal Ntest is set to the L level. On the other hand, when a test is performed by driving the low-voltage side switching element TL, the test signal Ptest is set to the L level and the test signal Ntest is set to the H level. Furthermore, when not functioning as a test but functioning as a step-down converter that converts the input voltage Vin into the output voltage Vout, the two test signals Ptest and Ntest are both set to the L level.
Further, inside the step-down converter circuit, a test signal Test obtained by taking the logical sum of two test signals Ptest and Ntest is also used.
高圧側スイッチング素子THおよび第1の電流経路確保用素子THpは、それぞれPMOSトランジスタで構成され、低圧側スイッチング素子TLおよび第2の電流経路確保用素子TLpは、それぞれNMOSトランジスタで構成されている。
スイッチT1はテスト信号Ntestの反転信号により制御されるPMOSトランジスタ、スイッチT2はテスト信号Ntestにより制御されるPMOSトランジスタ、スイッチT3はテスト信号Ptestにより制御されるNMOSトランジスタ、スイッチT4はテスト信号Ptestの反転信号により制御されるNMOSトランジスタで構成されている。
開閉器G1〜G6は、それぞれトランスファゲートで構成され、開閉器G1およびG6はテスト信号Ntestにより、開閉器G2およびG5はテスト信号Ptestにより、開閉器G3およびG4はテスト信号Testにより、それぞれ開閉制御される。
The high-voltage side switching element TH and the first current path securing element THp are each composed of a PMOS transistor, and the low-voltage side switching element TL and the second current path securing element TLp are each composed of an NMOS transistor.
The switch T1 is a PMOS transistor controlled by the inverted signal of the test signal Ntest, the switch T2 is a PMOS transistor controlled by the test signal Ntest, the switch T3 is an NMOS transistor controlled by the test signal Ptest, and the switch T4 is an inverted signal of the test signal Ptest. It consists of NMOS transistors controlled by signals.
The switches G1 to G6 are each composed of a transfer gate, the switches G1 and G6 are controlled by the test signal Ntest, the switches G2 and G5 are controlled by the test signal Ptest, and the switches G3 and G4 are controlled by the test signal Test. Is done.
第1の選択器11および第2の選択器12は、それぞれトランスファゲートで構成されたアナログマルチプレクサからなり、テスト信号Testによって制御される。具体的には、第1の選択器11および第2の選択器12は、それぞれ、テスト信号TestがLレベルのときには、第1入力端に入力された信号を出力端に出力し、一方、テスト信号TestがHレベルのときには、第2入力端に入力された信号を出力端に出力する。
Each of the
すなわち、テスト信号TestがHレベルのときには、増幅器1から出力される差分信号Vdifが比較器4の正極入力端に入力すると共に比較器4からの出力信号が比較器4の負極入力端に入力する。これにより、比較器4は、利得「1」のバッファとして機能することとなり、増幅器1から出力される差分信号Vdifがそのまま比較器4から出力される。
一方、テスト信号TestがLレベルのときには、発振器5から出力される発振信号Voscが比較器4の正極入力端に入力すると共に増幅器1から出力される差分信号Vdifが比較器4の負極入力端に入力し、差分信号Vdifが発振信号Voscと比較されることで生成されたPWM信号Spwmが比較器4から出力される。
That is, when the test signal Test is at the H level, the differential signal Vdif output from the
On the other hand, when the test signal Test is at the L level, the oscillation signal Vosc output from the
また、プレドライバ7および8は、テスト信号TestがHレベルのときには、非作動状態となり、テスト信号TestがLレベルのときには、制御回路6から出力されたスイッチング信号に基づいて高圧側スイッチング素子THおよび低圧側スイッチング素子TLをそれぞれ駆動制御する。
The
次に、実施の形態に係る降圧コンバータ回路の動作について説明する。
(1)降圧コンバータとしての動作
まず、入力電圧Vinを出力電圧Voutに変換する降圧コンバータとして機能させるときには、テスト信号PtestおよびNtestが共にLレベルに設定され、これらテスト信号PtestおよびNtestの論理和であるテスト信号TestもLレベルとなる。
これにより、スイッチT1およびT3がオフ状態となり、開閉器G4〜G6が開き、プレドライバ7および8が作動状態となって、高圧側スイッチング素子THのゲートおよび低圧側スイッチング素子TLのゲートにそれぞれプレドライバ7および8を介して制御回路6から出力されたスイッチング信号が入力される。
Next, the operation of the step-down converter circuit according to the embodiment will be described.
(1) Operation as a step-down converter First, when functioning as a step-down converter that converts the input voltage Vin to the output voltage Vout, the test signals Ptest and Ntest are both set to L level, and the logical sum of these test signals Ptest and Ntest is obtained. A certain test signal Test also becomes L level.
As a result, the switches T1 and T3 are turned off, the switches G4 to G6 are opened, the
なお、スイッチT2およびT4がオン状態となり、開閉器G1およびG2が開くため、PMOSトランジスタからなる第1の電流経路確保用素子THpのゲートに入力電圧Vinが印加されて第1の電流経路確保用素子THpがオフ状態となり、NMOSトランジスタからなる第2の電流経路確保用素子TLpのゲートに接地電位が接続されて第2の電流経路確保用素子TLpもオフ状態となる。
また、開閉器G3が開くことで、第1のパッドP1と第2のパッドP2の間が遮断され、第1の選択器11および第2の選択器12にそれぞれLレベルのテスト信号Testが入力されることで、発振器5から出力される発振信号Voscが比較器4の正極入力端に入力すると共に増幅器1から出力される差分信号Vdifが比較器4の負極入力端に入力し、差分信号Vdifが発振信号Voscと比較されることで生成されたPWM信号Spwmが比較器4から出力される。
Since the switches T2 and T4 are turned on and the switches G1 and G2 are opened, the input voltage Vin is applied to the gate of the first current path securing element THp made of a PMOS transistor, thereby securing the first current path. The element THp is turned off, the ground potential is connected to the gate of the second current path securing element TLp made of an NMOS transistor, and the second current path securing element TLp is also turned off.
Further, when the switch G3 is opened, the first pad P1 and the second pad P2 are disconnected, and the L-level test signal Test is input to the
その結果、第1のパッドP1と第2のパッドP2の間にインダクタLoutおよびコンデンサCoutからなる外部素子9を接続することで、高圧側スイッチング素子THおよび低圧側スイッチング素子TLの結合部Aから一対の帰還抵抗R1およびR2の結合部B、増幅器1および比較器4を介して制御回路6に戻る負帰還が形成され、図4に示した降圧コンバータ回路が形成されることとなる。
すなわち、制御回路6により高圧側スイッチング素子THおよび低圧側スイッチング素子TLが相補的にスイッチングされ、高圧側スイッチング素子THおよび低圧側スイッチング素子TLの結合部Aに出力された電圧が外部素子9で平滑化されて出力電圧Voutとなる。出力電圧Voutは、帰還抵抗R1およびR2で分圧され、分圧された電圧Vdivと参照電圧発生回路2で生成された参照電圧Vrefとの差分が増幅器1で増幅されて差分信号Vdifとなり、さらに、比較器4において、差分信号Vdifが発振器5から発せられた三角波信号Voscと比較されてPWM信号Spwmが形成され、このPWM信号Spwmに基づいて制御回路6による高圧側スイッチング素子THおよび低圧側スイッチング素子TLのスイッチングが行われる。
As a result, by connecting the
That is, the
このようにして、入力電圧Vinが出力電圧Voutに変換される。
このとき、電源電圧、増幅器1の利得、発振器5から発せられる三角波信号Voscの振幅によって決定される負帰還の利得が十分に大きい場合には、高圧側スイッチング素子THおよび低圧側スイッチング素子TLのスイッチングのデューティ比Dは、帰還抵抗R1およびR2の抵抗値r1およびr2を用いて、
D=r1/(r1+r2)
となり、出力電圧Voutは、
Vout=Vin×D=Vin×r1/(r1+r2)
と表すことができる。
In this way, the input voltage Vin is converted into the output voltage Vout.
At this time, when the negative feedback gain determined by the power supply voltage, the gain of the
D = r1 / (r1 + r2)
The output voltage Vout is
Vout = Vin × D = Vin × r1 / (r1 + r2)
It can be expressed as.
(2)高圧側スイッチング素子THを駆動させるテスト
次に、高圧側スイッチング素子THを駆動させるテストを行う際には、テスト信号PtestがHレベルに設定されると共にテスト信号NtestがLレベルに設定され、その結果、テスト信号PtestおよびNtestの論理和であるテスト信号TestはHレベルとなる。
これにより、スイッチT1がオフ状態となり、開閉器G4およびG5が閉じ、プレドライバ7が非作動状態となって、高圧側スイッチング素子THのゲートに比較器4の出力端が接続されると共に、スイッチT2がオン状態となり、開閉器G1が開くため、第1の電流経路確保用素子THpのゲートに入力電圧Vinが印加されて第1の電流経路確保用素子THpはオフ状態となる。
(2) Test for Driving High Voltage Side Switching Element TH Next, when performing a test for driving the high voltage side switching element TH, the test signal Ptest is set to H level and the test signal Ntest is set to L level. As a result, the test signal Test that is the logical sum of the test signals Ptest and Ntest becomes the H level.
As a result, the switch T1 is turned off, the switches G4 and G5 are closed, the
また、スイッチT3がオン状態となり、開閉器G6が開き、プレドライバ8が非作動状態となって、低圧側スイッチング素子TLのゲートに接地電位が接続され、低圧側スイッチング素子TLがオフ状態になると共に、スイッチT4がオフ状態となり、開閉器G2が閉じるため、第2の電流経路確保用素子TLpのゲートにバイアス電圧Nbiasが印加されて第2の電流経路確保用素子TLpがオン状態となる。すなわち、今回のテストの対象外である低圧側スイッチング素子TLはオフ状態になるが、低圧側スイッチング素子TLに並列に接続されている第2の電流経路確保用素子TLpがオン状態になることで、低圧側スイッチング素子TLに代わって電流経路が確保される。
さらに、開閉器G3が閉じることで、第1のパッドP1と第2のパッドP2の間が短絡され、第1の選択器11および第2の選択器12にそれぞれHレベルのテスト信号Testが入力されることで、増幅器1から出力される差分信号Vdifが比較器4の正極入力端に入力すると共に比較器4からの出力信号が比較器4の負極入力端に入力し、比較器4が利得「1」のバッファとして機能して、増幅器1から出力される差分信号Vdifがそのまま比較器4から出力される。
Further, the switch T3 is turned on, the switch G6 is opened, the
Further, when the switch G3 is closed, the first pad P1 and the second pad P2 are short-circuited, and an H-level test signal Test is input to the
その結果、図2に示されるリニアレギュレータが形成される。すなわち、第1のパッドP1と第2のパッドP2の間に外部素子を接続することなく、負帰還が形成され、高圧側スイッチング素子THおよび低圧側スイッチング素子TLの結合部Aに出力された出力電圧Voutが一対の帰還抵抗R1およびR2で分圧され、分圧された電圧Vdivと参照電圧発生回路2で生成された参照電圧Vrefとの差分が増幅器1で増幅されて差分信号Vdifとなり、比較器4および発振防止抵抗R3を介して高圧側スイッチング素子THのゲートに入力される。
As a result, the linear regulator shown in FIG. 2 is formed. That is, the negative feedback is formed without connecting an external element between the first pad P1 and the second pad P2, and the output output to the coupling portion A of the high-voltage side switching element TH and the low-voltage side switching element TL. The voltage Vout is divided by the pair of feedback resistors R1 and R2, and the difference between the divided voltage Vdiv and the reference voltage Vref generated by the reference
(3)低圧側スイッチング素子TLを駆動させるテスト
低圧側スイッチング素子TLを駆動させるテストを行う際には、テスト信号PtestがLレベルに設定されると共にテスト信号NtestがHレベルに設定され、その結果、テスト信号PtestおよびNtestの論理和であるテスト信号TestはHレベルとなる。
これにより、スイッチT1がオン状態となり、開閉器G5が開き、プレドライバ7が非作動状態となって、高圧側スイッチング素子THのゲートに入力電圧Vinが印加され、高圧側スイッチング素子THがオフ状態になると共に、スイッチT2がオフ状態となり、開閉器G1が閉じるため、第1の電流経路確保用素子THpのゲートにバイアス電圧Pbiasが印加されて第1の電流経路確保用素子THpがオン状態となる。すなわち、今回のテストの対象外である高圧側スイッチング素子THはオフ状態になるが、高圧側スイッチング素子THに並列に接続されている第1の電流経路確保用素子THpがオン状態になることで、高圧側スイッチング素子THに代わって電流経路が確保される。
(3) Test for driving the low-voltage side switching element TL When performing the test for driving the low-voltage side switching element TL, the test signal Ptest is set to the L level and the test signal Ntest is set to the H level. The test signal Test, which is the logical sum of the test signals Ptest and Ntest, is at the H level.
As a result, the switch T1 is turned on, the switch G5 is opened, the
また、スイッチT3がオフ状態となり、開閉器G4およびG6が閉じ、プレドライバ8が非作動状態となって、低圧側スイッチング素子TLのゲートに比較器4の出力端が接続されると共に、スイッチT4がオン状態となり、開閉器G2が開くため、第2の電流経路確保用素子TLpのゲートに接地電位が接続されて第2の電流経路確保用素子TLpはオフ状態となる。
さらに、開閉器G3が閉じることで、第1のパッドP1と第2のパッドP2の間が短絡され、第1の選択器11および第2の選択器12にそれぞれHレベルのテスト信号Testが入力されることで、増幅器1から出力される差分信号Vdifが比較器4の正極入力端に入力すると共に比較器4からの出力信号が比較器4の負極入力端に入力し、比較器4が利得「1」のバッファとして機能して、増幅器1から出力される差分信号Vdifがそのまま比較器4から出力される。
Further, the switch T3 is turned off, the switches G4 and G6 are closed, the
Further, when the switch G3 is closed, the first pad P1 and the second pad P2 are short-circuited, and an H-level test signal Test is input to the
その結果、図3に示されるリニアレギュレータが形成される。すなわち、第1のパッドP1と第2のパッドP2の間に外部素子を接続することなく、負帰還が形成され、高圧側スイッチング素子THおよび低圧側スイッチング素子TLの結合部Aに出力された出力電圧Voutが一対の帰還抵抗R1およびR2で分圧され、分圧された電圧Vdivと参照電圧発生回路2で生成された参照電圧Vrefとの差分が増幅器1で増幅されて差分信号Vdifとなり、比較器4および発振防止抵抗R3を介して低圧側スイッチング素子TLのゲートに入力される。
As a result, the linear regulator shown in FIG. 3 is formed. That is, the negative feedback is formed without connecting an external element between the first pad P1 and the second pad P2, and the output output to the coupling portion A of the high-voltage side switching element TH and the low-voltage side switching element TL. The voltage Vout is divided by the pair of feedback resistors R1 and R2, and the difference between the divided voltage Vdiv and the reference voltage Vref generated by the reference
このように、テスト信号PtestおよびNtestのレベルをそれぞれ設定することにより、上記の(2)高圧側スイッチング素子THを駆動させるテストおよび(3)低圧側スイッチング素子TLを駆動させるテストに記載したように、第1のパッドP1と第2のパッドP2の間に外部素子を接続することなく、負帰還を形成し、実施の形態に係る降圧コンバータ回路をリニアレギュレータとして作動させることができるため、プローブカードを用いて降圧コンバータ回路内の複数の素子に対するプローブテストを同時に行うことが可能となる。具体的には、帰還抵抗R1およびR2、増幅器1、参照電圧発生回路2、比較器4、高圧側スイッチング素子TH、低圧側スイッチング素子TLに対するテストを行うことができる。
As described above, by setting the levels of the test signals Ptest and Ntest, respectively, as described in (2) Test for driving the high-voltage side switching element TH and (3) Test for driving the low-voltage side switching element TL. Since the negative feedback can be formed without connecting an external element between the first pad P1 and the second pad P2, and the step-down converter circuit according to the embodiment can be operated as a linear regulator, the probe card Can be used to simultaneously perform a probe test on a plurality of elements in the step-down converter circuit. Specifically, a test can be performed on the feedback resistors R1 and R2, the
なお、リニアレギュレータとして作動する際も、増幅器1の利得が十分に大きければ、出力電圧Voutは、
Vout=Vin×r1/(r1+r2)
と表され、降圧コンバータとして動作する際の出力電圧Voutと等価と考えることができる。
Even when operating as a linear regulator, if the gain of the
Vout = Vin × r1 / (r1 + r2)
And can be considered equivalent to the output voltage Vout when operating as a step-down converter.
また、高圧側スイッチング素子THおよび低圧側スイッチング素子TLを多段に組み合わせて構成された降圧コンバータ回路に対しても、この発明を適用することができ、この場合、最終段の高圧側スイッチング素子THおよび低圧側スイッチング素子TLのテストを行うことが可能となる。 The present invention can also be applied to a step-down converter circuit configured by combining the high-voltage side switching element TH and the low-voltage side switching element TL in multiple stages. In this case, the high-voltage side switching element TH and It becomes possible to test the low voltage side switching element TL.
1 増幅器、2 参照電圧発生回路、3 RC回路、4 比較器、5 発振器、6 制御回路、7,8 プレドライバ、9 バイアス電圧生成回路、11 第1の選択器、12 第2の選択器、TH 高圧側スイッチング素子、TL 低圧側スイッチング素子、THp 第1の電流経路確保用素子、TLp 第2の電流経路確保用素子、T1〜T4 スイッチ、G1〜G6 開閉器、P1 第1のパッド、P2 第2のパッド、R1,R2 帰還抵抗、R3 発振防止抵抗、A,B 結合部、Vin 入力電圧、Vout 出力電圧、Vdiv 分圧された電圧、Vref 参照電圧、Vdif 差分信号、Vosc 発振信号、Spwm PWM信号、Ptest,Ntest,Test テスト信号。
DESCRIPTION OF
Claims (5)
前記高圧側スイッチング素子と前記低圧側スイッチング素子の結合部に接続された第1のパッドと、
前記一対の帰還抵抗の高圧側端部に接続された第2のパッドと、
前記所定の発振信号と前記増幅器で増幅された差分信号の一方を選択して前記比較器の第1入力に入力させる第1の選択器と、
前記増幅器で増幅された差分信号と前記比較器の出力信号の一方を選択して前記比較器の第2入力に入力させる第2の選択器と、
前記比較器の出力と前記高圧側スイッチング素子の制御端子の間を開閉する第1の開閉器と、
前記比較器の出力と前記低圧側スイッチング素子の制御端子の間を開閉する第2の開閉器と
を備え、前記第1のパッドと前記第2のパッドの間を短絡すると共に前記第1の選択器により前記増幅器で増幅された差分信号を前記比較器の第1入力に入力させ且つ前記第2の選択器により前記比較器の出力信号を前記比較器の第2入力に入力させた状態で、前記第1の開閉器を閉じて前記第2の開閉器を開くことで前記高圧側スイッチング素子を駆動させたテストが行われ、前記第1の開閉器を開いて前記第2の開閉器を閉じることで前記低圧側スイッチング素子を駆動させたテストが行われることを特徴とする降圧コンバータ回路。 A high-voltage side switching element and a low-voltage side switching element connected in series between the input voltage and the ground potential, and the voltage output to the coupling portion of the high-voltage side switching element and the low-voltage side switching element is a pair of feedback resistors After the voltage is divided and the difference signal between the divided voltage and the reference voltage is amplified by an amplifier, the high voltage is obtained based on the PWM signal obtained by comparing the amplified difference signal with a predetermined oscillation signal by a comparator. In the step-down converter circuit for switching the side switching element and the low-voltage side switching element in a complementary manner,
A first pad connected to a coupling portion of the high-voltage side switching element and the low-voltage side switching element;
A second pad connected to the high-voltage side ends of the pair of feedback resistors;
A first selector for selecting one of the predetermined oscillation signal and the differential signal amplified by the amplifier and inputting the selected signal to a first input of the comparator;
A second selector that selects one of the differential signal amplified by the amplifier and the output signal of the comparator and inputs the selected signal to the second input of the comparator;
A first switch for switching between an output of the comparator and a control terminal of the high-voltage side switching element;
A second switch for opening and closing between the output of the comparator and the control terminal of the low-voltage side switching element, and short-circuiting between the first pad and the second pad and the first selection The differential signal amplified by the amplifier by the comparator is input to the first input of the comparator and the output signal of the comparator is input to the second input of the comparator by the second selector. A test is performed in which the high-voltage side switching element is driven by closing the first switch and opening the second switch, and opening the first switch and closing the second switch. The step-down converter circuit is characterized in that a test is performed by driving the low-voltage side switching element.
前記低圧側スイッチング素子と並列に接続された第2の電流経路確保用素子と、
前記参照電圧を発生する参照電圧発生回路と、
前記参照電圧発生回路で発生された前記参照電圧に基づいて前記第1の電流経路確保用素子および前記第2の電流経路確保用素子の制御端子に供給されるバイアス電圧を生成するバイアス電圧生成回路と
をさらに備えた請求項1〜3のいずれか一項に記載の降圧コンバータ回路。 A first current path securing element connected in parallel with the high-voltage side switching element;
A second current path securing element connected in parallel with the low-voltage side switching element;
A reference voltage generating circuit for generating the reference voltage;
Bias voltage generation circuit for generating a bias voltage to be supplied to control terminals of the first current path securing element and the second current path securing element based on the reference voltage generated by the reference voltage generation circuit The step-down converter circuit according to any one of claims 1 to 3, further comprising:
前記高圧側スイッチング素子と前記低圧側スイッチング素子の前記結合部に接続された第1のパッドと前記一対の帰還抵抗の高圧側端部に接続された第2のパッドの間を短絡し、
前記所定の発振信号と前記増幅器で増幅された前記差分信号を前記比較器に入力させる代わりに前記増幅器で増幅された前記差分信号と前記比較器の出力信号を前記比較器に入力させ、
前記高圧側スイッチング素子と前記低圧側スイッチング素子のうち前記高圧側スイッチング素子の制御端子にのみ前記比較器の出力を入力させることで前記高圧側スイッチング素子を駆動させたテストを行うと共に前記低圧側スイッチング素子の制御端子にのみ前記比較器の出力を入力させることで前記低圧側スイッチング素子を駆動させたテストを行うことを特徴とする降圧コンバータ回路のテスト方法。 A high-voltage side switching element and a low-voltage side switching element connected in series between the input voltage and the ground potential, and the voltage output to the coupling portion of the high-voltage side switching element and the low-voltage side switching element is a pair of feedback resistors After the voltage is divided and the difference signal between the divided voltage and the reference voltage is amplified by an amplifier, the high voltage is obtained based on the PWM signal obtained by comparing the amplified difference signal with a predetermined oscillation signal by a comparator. In a test method of a step-down converter circuit that complementarily switches a side switching element and the low-voltage side switching element,
Short-circuiting between the first pad connected to the coupling portion of the high-voltage side switching element and the low-voltage side switching element and the second pad connected to the high-voltage side end of the pair of feedback resistors,
Instead of inputting the predetermined oscillation signal and the differential signal amplified by the amplifier to the comparator, the differential signal amplified by the amplifier and the output signal of the comparator are input to the comparator,
Of the high-voltage side switching element and the low-voltage side switching element, a test is performed by driving the high-voltage side switching element by inputting the output of the comparator only to a control terminal of the high-voltage side switching element and the low-voltage side switching element. A test method for a step-down converter circuit, wherein a test is performed by driving the low-voltage side switching element by inputting the output of the comparator only to a control terminal of the element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014051541A JP6254874B2 (en) | 2014-03-14 | 2014-03-14 | Step-down converter circuit and test method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014051541A JP6254874B2 (en) | 2014-03-14 | 2014-03-14 | Step-down converter circuit and test method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015177619A JP2015177619A (en) | 2015-10-05 |
JP6254874B2 true JP6254874B2 (en) | 2017-12-27 |
Family
ID=54256304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014051541A Expired - Fee Related JP6254874B2 (en) | 2014-03-14 | 2014-03-14 | Step-down converter circuit and test method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6254874B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55141816U (en) * | 1979-03-26 | 1980-10-09 | ||
JPS6416187U (en) * | 1987-07-20 | 1989-01-26 | ||
JPH06174800A (en) * | 1992-12-04 | 1994-06-24 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
JP3990041B2 (en) * | 1998-08-13 | 2007-10-10 | 株式会社アドバンテスト | Semiconductor device test equipment |
JP2007202260A (en) * | 2006-01-25 | 2007-08-09 | Seiko Epson Corp | Power supply device |
WO2010139358A1 (en) * | 2009-06-03 | 2010-12-09 | Telefonaktiebolaget Lm Ericsson (Publ) | Current measurement in switched mode power supply |
-
2014
- 2014-03-14 JP JP2014051541A patent/JP6254874B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015177619A (en) | 2015-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5197691B2 (en) | Hysteresis comparator | |
US8692609B2 (en) | Systems and methods for current sensing | |
JP6262411B2 (en) | Power conversion device and semiconductor device | |
JP2011061337A (en) | Hysteresis comparator | |
US20170117888A1 (en) | Voltage comparison circuit | |
JP5987619B2 (en) | Output circuit | |
JP6571031B2 (en) | Open / short inspection circuit and load driving device | |
JP2010010527A (en) | Semiconductor device | |
JP6403965B2 (en) | Switching regulator | |
JP6707477B2 (en) | comparator | |
WO2018055666A1 (en) | Interface circuit | |
JP7162755B2 (en) | semiconductor equipment | |
JP6254874B2 (en) | Step-down converter circuit and test method thereof | |
JP2007255909A (en) | Peak detection circuit | |
JP2010146380A (en) | Soft start circuit, and power circuit having the soft start circuit | |
JP6476049B2 (en) | Temperature sensor circuit | |
JP6795388B2 (en) | Voltage abnormality detection circuit and semiconductor device | |
JP5678829B2 (en) | Output circuit | |
JP6703542B2 (en) | High voltage extension of parametric pin measurement unit | |
US20030071661A1 (en) | Input circuit | |
US20150236683A1 (en) | High voltage comparison circuit | |
JP2008072234A (en) | Driver circuit | |
JP2017183601A (en) | Semiconductor device | |
JP2006129481A (en) | Level shifting circuit device | |
JP2009253729A (en) | Semiconductor integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170201 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171109 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6254874 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |