[go: up one dir, main page]

JP6253607B2 - Manufacturing method of semiconductor memory card - Google Patents

Manufacturing method of semiconductor memory card Download PDF

Info

Publication number
JP6253607B2
JP6253607B2 JP2015052664A JP2015052664A JP6253607B2 JP 6253607 B2 JP6253607 B2 JP 6253607B2 JP 2015052664 A JP2015052664 A JP 2015052664A JP 2015052664 A JP2015052664 A JP 2015052664A JP 6253607 B2 JP6253607 B2 JP 6253607B2
Authority
JP
Japan
Prior art keywords
semiconductor memory
memory device
case
card
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015052664A
Other languages
Japanese (ja)
Other versions
JP2016173684A (en
Inventor
拓 西山
拓 西山
圭介 佐藤
圭介 佐藤
道雄 井戸
道雄 井戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2015052664A priority Critical patent/JP6253607B2/en
Priority to CN201610136673.9A priority patent/CN105989404B/en
Priority to TW105107392A priority patent/TWI607385B/en
Publication of JP2016173684A publication Critical patent/JP2016173684A/en
Application granted granted Critical
Publication of JP6253607B2 publication Critical patent/JP6253607B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772Physical layout of the record carrier
    • G06K19/07732Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain

Landscapes

  • Engineering & Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)

Description

本発明の実施形態は、半導体メモリカードの製造方法に関する。   Embodiments described herein relate generally to a method for manufacturing a semiconductor memory card.

NAND型フラッシュメモリのような不揮発性半導体メモリチップを内蔵する半導体メモリカードにおいては、高容量化、高速化、製造コストの低減等を図るために、1つのパッケージ内にメモリチップやコントローラチップを封止したSiP(System in Package)構造の半導体記憶装置を、カードケース内に収納した構造が適用されている。SiP構造の半導体記憶装置は、例えば外部端子を有する配線基板と、配線基板の端子形成面とは反対側の面に実装されたメモリチップおよびコントローラチップと、メモリチップおよびコントローラチップを封止する封止樹脂層とを備えている。   In a semiconductor memory card incorporating a nonvolatile semiconductor memory chip such as a NAND flash memory, a memory chip or a controller chip is sealed in one package in order to increase the capacity, increase the speed, and reduce the manufacturing cost. A structure in which a stopped semiconductor storage device having an SiP (System in Package) structure is housed in a card case is applied. A semiconductor memory device having an SiP structure includes, for example, a wiring board having external terminals, a memory chip and a controller chip mounted on a surface of the wiring board opposite to a terminal formation surface, and a seal for sealing the memory chip and the controller chip. And a stop resin layer.

カードケース内に収納される半導体記憶装置ついて、半導体メモリカードの記憶容量のような性能や、配線基板上に実装される半導体チップの大きさ等によって、複数の装置サイズの半導体記憶装置を用意する。半導体記憶装置の大きさや形状に合っていないカードケースを使用すると、ケース内で半導体記憶装置のガタツキやズレ等が生じる。このため、収納する半導体記憶装置に合わせた形状を有する収容部を備えるカードケースを用意する場合がある。すなわち、収納する半導体記憶装置の形状に合わせて複数種類のカードケースを用意している。複数種類のカードケースを用意するためには、それぞれのカードケースに対応させた成形金型が必要になる。これは半導体メモリカードの製造コストや製造工数を増大させる要因になる。   For semiconductor storage devices stored in the card case, semiconductor storage devices having a plurality of device sizes are prepared depending on the performance such as the storage capacity of the semiconductor memory card and the size of the semiconductor chip mounted on the wiring board. . If a card case that does not match the size and shape of the semiconductor memory device is used, the semiconductor memory device may be loose or misaligned in the case. For this reason, there is a case where a card case having a storage portion having a shape matched to the semiconductor storage device to be stored is prepared. That is, a plurality of types of card cases are prepared according to the shape of the semiconductor memory device to be stored. In order to prepare a plurality of types of card cases, a molding die corresponding to each card case is required. This becomes a factor that increases the manufacturing cost and manufacturing man-hour of the semiconductor memory card.

特開2013−182291号公報JP 2013-182291 A

本発明が解決しようとする課題は、製造コストや製造工数を低減することを可能にした半導体メモリカードの製造方法を提供することにある。   The problem to be solved by the present invention is to provide a method of manufacturing a semiconductor memory card that can reduce the manufacturing cost and the number of manufacturing steps.

実施形態の半導体メモリカードの製造方法は、第1の半導体記憶装置または第2の半導体記憶装置を、第1のケースに設けられた第1の収容部および第2のケースに設けられた第2の収容部に収容しつつ、第1のケースと第2のケースとで挟み込む工程と、第1のケースに設けられた第1の接合部と、第2のケースに設けられた第2の接合部とを接合する工程と、を具備する。第1の半導体記憶装置は、外部端子を備える。第2の半導体記憶装置は、外部端子を備えると共に、第1の半導体記憶装置より小さい外形を有する。第1のケースは、第1および第2の半導体記憶装置の外部端子を露出させるための開口部を含む。第1の収容部は、第1の半導体記憶装置に対応した形状を有する。第1の接合部は、第1のケースの外周縁部に設けられている。第2の収容部は、第1の半導体記憶装置に対応した形状を有する。第2の接合部は、第2のケースの外周縁部に設けられている。第1の収容部および第2の収容部の少なくとも一方は、第2の半導体記憶装置を位置決めする支持部をさらに有する。   In the semiconductor memory card manufacturing method according to the embodiment, the first semiconductor memory device or the second semiconductor memory device is provided in the first housing portion provided in the first case and in the second case provided in the second case. A step of sandwiching between the first case and the second case while being housed in the housing portion, a first joint provided in the first case, and a second joint provided in the second case Joining the parts. The first semiconductor memory device includes an external terminal. The second semiconductor memory device includes external terminals and has an outer shape smaller than that of the first semiconductor memory device. The first case includes an opening for exposing the external terminals of the first and second semiconductor memory devices. The first accommodating portion has a shape corresponding to the first semiconductor memory device. The first joint is provided on the outer peripheral edge of the first case. The second accommodating portion has a shape corresponding to the first semiconductor memory device. The second joint is provided on the outer peripheral edge of the second case. At least one of the first housing portion and the second housing portion further includes a support portion for positioning the second semiconductor memory device.

実施形態の半導体メモリカードを示す図である。It is a figure which shows the semiconductor memory card of embodiment. 図1に示す半導体メモリカードに収納される第1の半導体記憶装置の上面図である。FIG. 2 is a top view of a first semiconductor memory device housed in the semiconductor memory card shown in FIG. 図2に示す第1の半導体記憶装置の下面透過図である。FIG. 3 is a bottom transparent view of the first semiconductor memory device shown in FIG. 2. 図1に示す半導体メモリカードに収納される第2の半導体記憶装置の上面図である。FIG. 3 is a top view of a second semiconductor memory device housed in the semiconductor memory card shown in FIG. 図4に示す第2の半導体記憶装置の下面透過図である。FIG. 6 is a bottom transparent view of the second semiconductor memory device shown in FIG. 4. 図3および図5のA−A線に沿った断面図である。FIG. 6 is a cross-sectional view taken along line AA in FIGS. 3 and 5. 図1に示す半導体メモリカードに用いられるカードケースの第1の構成例を示す分解平面図である。FIG. 2 is an exploded plan view showing a first configuration example of a card case used in the semiconductor memory card shown in FIG. 1. 図7に示すカードケースの第1のケースに第1の半導体記憶装置を収容した状態を示す図である。It is a figure which shows the state which accommodated the 1st semiconductor memory device in the 1st case of the card case shown in FIG. 図8に示す第1のケースに第2のケースを接合した状態を示す図である。It is a figure which shows the state which joined the 2nd case to the 1st case shown in FIG. 図7に示すカードケースの第1のケースに第2の半導体記憶装置を収容した状態を示す図である。It is a figure which shows the state which accommodated the 2nd semiconductor memory device in the 1st case of the card case shown in FIG. 図10に示す第1のケースに第2のケースを接合した状態を示す図である。It is a figure which shows the state which joined the 2nd case to the 1st case shown in FIG. 図1に示す半導体メモリカードに用いられるカードケースの第2の構成例を示す分解平面図である。FIG. 5 is an exploded plan view showing a second configuration example of a card case used in the semiconductor memory card shown in FIG. 1. 図12に示すカードケースに収容される第1の半導体記憶装置の上面図である。It is a top view of the 1st semiconductor memory device accommodated in the card case shown in FIG. 図12に示すカードケースに収容される第2の半導体記憶装置の上面図である。It is a top view of the 2nd semiconductor memory device accommodated in the card case shown in FIG. 図1に示す半導体メモリカードに用いられるカードケースの第3の構成例を示す分解平面図である。FIG. 7 is an exploded plan view showing a third configuration example of a card case used in the semiconductor memory card shown in FIG. 1. 図15に示すカードケースに収容される第1の半導体記憶装置の上面図である。FIG. 16 is a top view of the first semiconductor memory device housed in the card case shown in FIG. 15. 図15に示すカードケースに収容される第2の半導体記憶装置の上面図である。FIG. 16 is a top view of a second semiconductor memory device housed in the card case shown in FIG. 15. 他の実施形態の半導体メモリカードに用いられるカードケースの第1のケースを示す平面図である。It is a top view which shows the 1st case of the card case used for the semiconductor memory card of other embodiment.

以下、実施形態の半導体メモリカードの製造方法について説明する。なお、各実施形態において、実質的に同一の構成部位には同一の符号を付し、その説明を一部省略する場合がある。図面は模式的なものであり、厚さと平面寸法との関係、各部の厚さの比率等は現実のものとは異なる場合がある。説明中の上下等の方向を示す用語は、特に明記が無い場合には後述する半導体メモリカードの端子面を上とした場合の相対的な方向を示し、重力加速度方向を基準とした現実の方向とは異なる場合がある。   Hereinafter, a method for manufacturing the semiconductor memory card of the embodiment will be described. In each embodiment, substantially the same constituent parts are denoted by the same reference numerals, and the description thereof may be partially omitted. The drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each part, and the like may differ from the actual ones. The term indicating the direction such as up and down in the description indicates the relative direction when the terminal surface of the semiconductor memory card described later is up unless otherwise specified, and the actual direction with respect to the gravitational acceleration direction. May be different.

まず、実施形態の製造方法を適用して製造される半導体メモリカードについて、図1ないし図6を参照して述べる。図1は実施形態による半導体メモリカードを示す図であって、図1(a)は半導体メモリカードの上面図、図1(b)は半導体メモリカードの側面図である。図1に示される半導体メモリカード1は、例えばSDTM規格のメモリカード(SDTMカード)として使用されるものであり、上下一対のカードケース10と、カードケース10内に収納された半導体記憶装置30(301、302)とを具備している。 First, a semiconductor memory card manufactured by applying the manufacturing method of the embodiment will be described with reference to FIGS. 1A and 1B are diagrams showing a semiconductor memory card according to an embodiment. FIG. 1A is a top view of the semiconductor memory card, and FIG. 1B is a side view of the semiconductor memory card. A semiconductor memory card 1 shown in FIG. 1 is used as an SD standard memory card (SD card), for example, and includes a pair of upper and lower card cases 10 and a semiconductor memory device housed in the card case 10. 30 (301, 302).

カードケース10は、上蓋となる第1のケース11と、下蓋となる第2のケース12とを備えている。カードケース10は、第1のケース11と第2のケース12とを重ね合せた際に、半導体記憶装置30の収納部となる空間が形成される構造を有している。空間内に配置された半導体記憶装置30は、第1のケース11および第2のケース12の外周縁部を例えば溶着することによって、カードケース10内に収納される。カードケース10は、半導体メモリカード1の前後や表裏の向きを示す切り欠き部13を有している。半導体記憶装置30の上面(端子形成面)を覆う第1のケース11は、半導体記憶装置30の外部端子31を露出させる開口部14を有している。カードケース10は、例えばポリカーボネート樹脂やABS樹脂等の絶縁樹脂材料で形成されている。   The card case 10 includes a first case 11 serving as an upper lid and a second case 12 serving as a lower lid. The card case 10 has a structure in which a space serving as a storage portion of the semiconductor memory device 30 is formed when the first case 11 and the second case 12 are overlapped. The semiconductor memory device 30 disposed in the space is accommodated in the card case 10 by, for example, welding the outer peripheral edge portions of the first case 11 and the second case 12. The card case 10 has a cutout portion 13 that indicates the front and back of the semiconductor memory card 1 and the direction of the front and back. The first case 11 that covers the upper surface (terminal formation surface) of the semiconductor memory device 30 has an opening 14 that exposes the external terminal 31 of the semiconductor memory device 30. The card case 10 is formed of an insulating resin material such as polycarbonate resin or ABS resin.

半導体記憶装置30は、SiP構造の半導体装置により構成されている。ただし、半導体記憶装置30はSiP構造に限られず、メモリチップやコントローラチップ等を内包する半導体パッケージを配線基板上に実装したものであってもよい。SiP構造の半導体記憶装置30の構成について、以下に詳述する。図2は図1に示す半導体メモリカード1に収納される第1の半導体記憶装置301を上面(端子形成面)から見た図(上面図)、図3は第1の半導体記憶装置301を下面(モールド面)から透視して見た透過図(下面透過図)である。図4は図1に示す半導体メモリカード1に収納される第2の半導体記憶装置302の上面図、図5は図4に示す第2の半導体記憶装置302の下面透過図である。図6は図4および図5のA−A線に沿った断面図である。   The semiconductor memory device 30 is configured by a semiconductor device having a SiP structure. However, the semiconductor memory device 30 is not limited to the SiP structure, and a semiconductor package including a memory chip, a controller chip, or the like may be mounted on the wiring board. The configuration of the semiconductor memory device 30 having the SiP structure will be described in detail below. 2 is a view (top view) of the first semiconductor memory device 301 stored in the semiconductor memory card 1 shown in FIG. 1 as viewed from the top surface (terminal formation surface), and FIG. 3 is a diagram illustrating the first semiconductor memory device 301 on the bottom surface. It is the permeation | transmission figure (lower surface permeation | transmission figure) seen through through (mold surface). 4 is a top view of the second semiconductor memory device 302 housed in the semiconductor memory card 1 shown in FIG. 1, and FIG. 5 is a bottom transparent view of the second semiconductor memory device 302 shown in FIG. FIG. 6 is a cross-sectional view taken along line AA in FIGS. 4 and 5.

図2および図3に示される第1の半導体記憶装置301と、図4および図5に示される第2の半導体記憶装置302とは、基本的に同様な構成を有している。ただし、第2の半導体記憶装置302は、第1の半導体記憶装置301に比べて小さい外形を有している。第1および第2の半導体記憶装置301、302は、それぞれ端子形成基板とチップ搭載基板とを兼ねる配線基板32を備えている。配線基板32は、端子形成面である第1の面32aと、チップ搭載面である第2の面32bとを有している。配線基板32は、例えば樹脂基材の表面や内部に配線網を設けたプリント配線板である。配線基板32の第1の面32aには、外部端子31が設けられている。外部端子31は、配線基板32の第1の外形辺S1の近傍に位置するように、第1の外形辺S1に沿って配列されている。   The first semiconductor memory device 301 shown in FIGS. 2 and 3 and the second semiconductor memory device 302 shown in FIGS. 4 and 5 basically have the same configuration. However, the second semiconductor memory device 302 has a smaller outer shape than the first semiconductor memory device 301. Each of the first and second semiconductor memory devices 301 and 302 includes a wiring substrate 32 that serves as both a terminal formation substrate and a chip mounting substrate. The wiring board 32 has a first surface 32a that is a terminal formation surface and a second surface 32b that is a chip mounting surface. The wiring board 32 is a printed wiring board provided with a wiring network on the surface or inside of a resin base material, for example. External terminals 31 are provided on the first surface 32 a of the wiring board 32. The external terminals 31 are arranged along the first outer side S <b> 1 so as to be positioned in the vicinity of the first outer side S <b> 1 of the wiring board 32.

配線基板32の第2の面32bには、メモリチップ33が実装されている。図2ないし図6は、2個のメモリチップ33を積層して配線基板32の第2の面32b上に搭載した構造を示しているが、メモリチップ33の搭載数や搭載構造はこれに限られるものではない。メモリチップ33の搭載数は、1個または3個以上であってもよく、メモリチップ33の記憶容量や半導体メモリカード1の容量等に応じて適宜設定される。メモリチップ33としては、例えばNAND型フラッシュメモリのような半導体メモリチップが用いられる。メモリチップ33上には、コントローラチップ34が積層されている。コントローラチップ34は、複数のメモリチップ33からデータの書き込みや読み出しを行うチップを選択し、選択したメモリチップ33へのデータの書き込み、および選択したメモリチップ33に記憶されたデータの読み出し等を行う。   A memory chip 33 is mounted on the second surface 32 b of the wiring board 32. 2 to 6 show a structure in which two memory chips 33 are stacked and mounted on the second surface 32b of the wiring board 32. However, the number of mounted memory chips 33 and the mounting structure are not limited thereto. It is not something that can be done. The number of mounted memory chips 33 may be one or three or more, and is appropriately set according to the storage capacity of the memory chip 33, the capacity of the semiconductor memory card 1, and the like. As the memory chip 33, for example, a semiconductor memory chip such as a NAND flash memory is used. A controller chip 34 is stacked on the memory chip 33. The controller chip 34 selects a chip for writing and reading data from the plurality of memory chips 33, writes data to the selected memory chip 33, reads data stored in the selected memory chip 33, and the like. .

図2ないし図6において、2個のメモリチップ33は矩形状の同一形状を有し、それぞれ電極パッド35を備えている。2個のメモリチップ33は、それぞれ電極パッド35が露出するように階段状に積層されている。2個のメモリチップ33の電極パッド35は、金属ワイヤ36を介して順に接続されており、さらに金属ワイヤ36を介して配線基板32の接続パッド37と電気的に接続されている。コントローラチップ34は、電極パッド38を有している。コントローラチップ34の電極パッド38は、金属ワイヤ39を介して配線基板32の接続パッド40と電気的に接続されている。   2 to 6, the two memory chips 33 have the same rectangular shape and are each provided with an electrode pad 35. The two memory chips 33 are stacked stepwise so that the electrode pads 35 are exposed. The electrode pads 35 of the two memory chips 33 are sequentially connected via metal wires 36 and are further electrically connected to connection pads 37 of the wiring board 32 via metal wires 36. The controller chip 34 has electrode pads 38. The electrode pads 38 of the controller chip 34 are electrically connected to the connection pads 40 of the wiring board 32 through metal wires 39.

メモリチップ33やコントローラチップ34が搭載された配線基板32の第2の面32bには、エポキシ樹脂等の熱硬化型樹脂を用いた封止樹脂層41が形成されている。封止樹脂層41は、例えばモールド成形により形成される。メモリチップ33やコントローラチップ34は、金属ワイヤ36、39等と共に封止樹脂層41で一体的に封止されている。これらによって、SiP構造の半導体記憶装置30(301、302)が構成されている。前述したように、SiP構造の半導体記憶装置30(301、302)をカードケース10に収納することによって、半導体メモリカード1が構成される。   A sealing resin layer 41 using a thermosetting resin such as an epoxy resin is formed on the second surface 32b of the wiring board 32 on which the memory chip 33 and the controller chip 34 are mounted. The sealing resin layer 41 is formed by molding, for example. The memory chip 33 and the controller chip 34 are integrally sealed with a sealing resin layer 41 together with the metal wires 36 and 39 and the like. Thus, the semiconductor memory device 30 (301, 302) having the SiP structure is configured. As described above, the semiconductor memory card 1 is configured by housing the semiconductor memory device 30 (301, 302) having the SiP structure in the card case 10.

次に、上述した半導体メモリカード1の製造工程について説明する。まず、図7ないし図11を参照して、カードケース10の第1の構成例を用いた半導体メモリカード1の製造工程について述べる。図7は第1の構成例によるカードケース10Aの分解平面図である。図7に示されるカードケース10Aは、図2および図3に示した第1の半導体記憶装置301、または図4および図5に示した第2の半導体記憶装置302の収納に用いられる。カードケース10Aは、上下一対のケース11A、12Aにより構成されている。第1のケース11Aは、外部端子31を露出させる開口部14を有している。   Next, the manufacturing process of the semiconductor memory card 1 described above will be described. First, a manufacturing process of the semiconductor memory card 1 using the first configuration example of the card case 10 will be described with reference to FIGS. FIG. 7 is an exploded plan view of the card case 10A according to the first configuration example. The card case 10A shown in FIG. 7 is used for housing the first semiconductor memory device 301 shown in FIGS. 2 and 3 or the second semiconductor memory device 302 shown in FIGS. The card case 10A is composed of a pair of upper and lower cases 11A and 12A. The first case 11 </ b> A has an opening 14 that exposes the external terminal 31.

第1のケース11Aの外周縁部には、第1の接合部として第1の溶着部15が設けられている。第1の溶着部15の内側には、半導体記憶装置30(301、302)を収容する第1の収容部16が設けられている。同様に、第2のケース12Aの外周縁部には、第2の接合部として第2の溶着部17が設けられている。第2の溶着部17の内側には、半導体記憶装置30を収容する第2の収容部18が設けられている。第1および第2の収容部16、18の全体形状は、それぞれ第1の半導体記憶装置301に対応している。すなわち、第1および第2の収容部16、18は、それぞれ第1の半導体記憶装置301に対応した凹部形状を有している。収容部16、18内に配置された第1の半導体記憶装置301は、凹部形状を有する収容部16、18の内壁面により位置決めされる。   A first welded portion 15 is provided as a first joint portion on the outer peripheral edge portion of the first case 11A. Inside the first welded portion 15, a first accommodating portion 16 that accommodates the semiconductor memory device 30 (301, 302) is provided. Similarly, the 2nd welding part 17 is provided in the outer-periphery edge part of 2nd case 12A as a 2nd junction part. Inside the second welded portion 17, a second accommodating portion 18 that accommodates the semiconductor memory device 30 is provided. The overall shapes of the first and second accommodating portions 16 and 18 correspond to the first semiconductor memory device 301, respectively. That is, the first and second accommodating portions 16 and 18 each have a concave shape corresponding to the first semiconductor memory device 301. The first semiconductor memory device 301 disposed in the housing parts 16 and 18 is positioned by the inner wall surfaces of the housing parts 16 and 18 having a concave shape.

第1および第2の収容部16、18内には、さらに第1の半導体記憶装置301より小さい外形を有する第2の半導体記憶装置302を収容した際に、第2の半導体記憶装置302を位置決めする支持部として段差部19が設けられている。すなわち、第1および第2の収容部16、18の両側面には、それらの形状が内側に向けた段差形状となるように段差部19が設けられている。第1および第2の収容部16、18は、両側面に設けられた段差部19で規定される直線Xを境として、直線Xより上方の第1の領域(開口部14を含む領域)Y1と、直線Xより下方の第2の領域Y2とを有している。第1の領域Y1は、第2の半導体記憶装置302の形状に対応している。   The second semiconductor memory device 302 is positioned when the second semiconductor memory device 302 having an outer shape smaller than that of the first semiconductor memory device 301 is accommodated in the first and second housing parts 16 and 18. A step portion 19 is provided as a supporting portion. That is, the step portions 19 are provided on both side surfaces of the first and second accommodating portions 16 and 18 so that their shapes are stepped inward. The first and second accommodating portions 16, 18 are a first region (region including the opening 14) Y1 above the straight line X with a straight line X defined by the stepped portion 19 provided on both side surfaces as a boundary. And a second region Y2 below the straight line X. The first region Y1 corresponds to the shape of the second semiconductor memory device 302.

上述したカードケース10Aに第1の半導体記憶装置301を収納して半導体メモリカード1を作製する場合には、まず図8に示すように、第1のケース11の第1の収容部16内に第1の半導体記憶装置301を配置する。第1の半導体記憶装置301の両側面は、第1の収容部16と対応するように段差形状を有している。第1の半導体記憶装置301は、段差が設けられた部分を境として、収容部16、18の第1の領域Y1に対応する領域Z1と、収容部16、18の第2の領域Y2に対応する領域Z2とを有している。第1の半導体記憶装置301の領域Z1は、第2の半導体記憶装置302と同一形状を有している。第1の半導体記憶装置301の領域Z2は、第2の半導体記憶装置302を段差部19で位置決めした上で、第1の半導体記憶装置301の収容部16、18内への配置を可能にするように、領域Z1より横幅が小さい形状を有している。   When the semiconductor memory card 1 is manufactured by housing the first semiconductor storage device 301 in the card case 10A described above, first, as shown in FIG. A first semiconductor memory device 301 is arranged. Both side surfaces of the first semiconductor memory device 301 have a step shape so as to correspond to the first housing portion 16. The first semiconductor memory device 301 corresponds to a region Z1 corresponding to the first region Y1 of the accommodating portions 16 and 18 and a second region Y2 of the accommodating portions 16 and 18 with the portion where the step is provided as a boundary. And a region Z2 to be operated. The region Z1 of the first semiconductor memory device 301 has the same shape as the second semiconductor memory device 302. The region Z2 of the first semiconductor memory device 301 allows the second semiconductor memory device 302 to be placed in the housing portions 16 and 18 of the first semiconductor memory device 301 after the step portion 19 positions the second semiconductor memory device 302. Thus, it has a shape whose lateral width is smaller than that of the region Z1.

次に、図9に示すように、第1の半導体記憶装置301を収容した第1のケース11A上に第2のケース12Aを配置する。言い換えると、第1の半導体記憶装置301を収容部16、18内に収容しつつ第1のケース11Aと第2のケース12Aとで挟み込む。この後、第1および第2のケース11A、12Aの溶着部15、17に、例えば超音波振動を加えて溶融し、これらを固化させることによって、溶着部15、17を一体的に固定する。このようにして、第1の半導体記憶装置301をカードケース10A内に収納することによって、第1の半導体記憶装置301を備える半導体メモリカード1が作製される。   Next, as shown in FIG. 9, the second case 12A is arranged on the first case 11A in which the first semiconductor memory device 301 is accommodated. In other words, the first semiconductor memory device 301 is sandwiched between the first case 11A and the second case 12A while being accommodated in the accommodating portions 16 and 18. Thereafter, the welded portions 15 and 17 of the first and second cases 11A and 12A are melted by applying, for example, ultrasonic vibration, and are solidified, thereby fixing the welded portions 15 and 17 integrally. Thus, the semiconductor memory card 1 including the first semiconductor storage device 301 is manufactured by housing the first semiconductor storage device 301 in the card case 10A.

第1の半導体記憶装置301は、その外形辺の一部が収容部16、18の内壁面で位置決めされているため、半導体メモリカード1内における第1の半導体記憶装置301のガタツキやズレ等の発生を抑制することができる。第1の半導体記憶装置301を収容部16、18の内壁面で位置決めするにあたって、第1の半導体記憶装置301のブレード加工された外形辺に基づいて位置決めすることが好ましい。半導体記憶装置301は、例えば多数個取りの集合基板の各装置形成領域にメモリチップ33やコントローラチップ34を実装し、さらに各装置形成領域を一括して樹脂封止した後、樹脂封止体を各装置形成領域に応じて切断することにより作製される。   Since the first semiconductor memory device 301 is partly positioned on the inner wall surfaces of the housing portions 16 and 18, the first semiconductor memory device 301 is positioned on the inner wall surface of the housing portion 16, 18. Occurrence can be suppressed. When positioning the first semiconductor memory device 301 on the inner wall surfaces of the housing portions 16 and 18, it is preferable to position the first semiconductor memory device 301 based on the outer edge of the first semiconductor memory device 301 that has been subjected to blade processing. In the semiconductor memory device 301, for example, a memory chip 33 or a controller chip 34 is mounted on each device formation region of a multi-piece collective substrate, and each device formation region is collectively sealed with resin, and then a resin sealing body is attached. It is manufactured by cutting according to each device formation region.

樹脂封止体の切断工程は、樹脂封止体を半導体記憶装置301の外形に近似した長方形にブレード加工する工程と、ブレード加工された切断体を半導体記憶装置301の細部形状に応じてレーザ加工する工程とを有している。上述した切断工程を経て作製される半導体記憶装置301は、ブレード加工された外形辺とレーザ加工された外形辺とを有している。ブレード加工された外形辺に基づく装置サイズの公差は±60μm程度であるのに対し、レーザ加工された外形辺に基づく装置サイズの公差は±100μm程度である。従って、第1の半導体記憶装置301のブレード加工された外形辺を収容部16、18の内壁面で位置決めすることによって、半導体メモリカード1内における第1の半導体記憶装置301のガタツキやズレ等の発生をより効果的に抑制することができる。   The resin sealing body cutting step includes a step of blade processing the resin sealing body into a rectangle that approximates the outer shape of the semiconductor memory device 301, and a laser processing of the blade processed cutting body in accordance with the detailed shape of the semiconductor memory device 301. And a process of performing. The semiconductor memory device 301 manufactured through the cutting process described above has a blade-processed outer side and a laser-processed outer side. The tolerance of the device size based on the blade-processed outer side is about ± 60 μm, whereas the tolerance of the device size based on the laser-processed outer side is about ± 100 μm. Accordingly, by positioning the outer edge of the first semiconductor storage device 301 that has been subjected to the blade processing on the inner wall surfaces of the accommodating portions 16 and 18, the first semiconductor storage device 301 can be prevented from rattling or displacement in the semiconductor memory card 1. Generation | occurrence | production can be suppressed more effectively.

上述したカードケース10Aに第2の半導体記憶装置302を収納して半導体メモリカード1を作製する場合には、まず図10に示すように、第1のケース11の第1の収容部16内に第2の半導体記憶装置302を配置する。第2の半導体記憶装置302は、収容部16、18の第1の領域Y1に対応する形状を有している。このため、第1のケース11内に収容された第2の半導体記憶装置302は、収容部16、18内の段差部19により位置決めされる。次に、図11に示すように、第2の半導体記憶装置302を収容した第1のケース11A上に第2のケース12Aを配置する。この後、第1および第2のケース11A、12Aの溶着部15、17を例えば超音波振動の付加により溶融し、さらに固化させることによって、溶着部15、17を一体的に固定する。   When the semiconductor memory card 1 is manufactured by housing the second semiconductor storage device 302 in the card case 10A described above, first, as shown in FIG. A second semiconductor memory device 302 is disposed. The second semiconductor memory device 302 has a shape corresponding to the first region Y1 of the housing parts 16 and 18. For this reason, the second semiconductor memory device 302 housed in the first case 11 is positioned by the step portion 19 in the housing portions 16 and 18. Next, as shown in FIG. 11, the second case 12A is arranged on the first case 11A in which the second semiconductor memory device 302 is accommodated. Thereafter, the welded portions 15 and 17 of the first and second cases 11A and 12A are melted, for example, by applying ultrasonic vibration, and further solidified, whereby the welded portions 15 and 17 are integrally fixed.

第2の半導体記憶装置302をカードケース10A内に収納することによって、第2の半導体記憶装置302を備える半導体メモリカード1が作製される。第2の半導体記憶装置302は、その外形辺の一部が収容部16、18の内壁面および段差部19で位置決めされるため、半導体メモリカード1内における第2の半導体記憶装置302のガタツキやズレ等の発生を抑制することができる。第2の半導体記憶装置301は、第1の半導体記憶装置301と同様に、ブレード加工された外形辺に基づいて位置決めされることが好ましい。このように、カードケース10の形状に対して外形が小さい第2の半導体記憶装置302を、第1の半導体記憶装置301と共通のカードケース10内に良好に収納することができる。従って、半導体記憶装置30のガタツキやズレ等の発生を抑制した上で、半導体メモリカード1の製造コストや製造工数を低減することが可能になる。   By housing the second semiconductor memory device 302 in the card case 10A, the semiconductor memory card 1 including the second semiconductor memory device 302 is manufactured. Since the second semiconductor memory device 302 is partly positioned by the inner wall surfaces of the accommodating portions 16 and 18 and the stepped portion 19, the second semiconductor memory device 302 has a backlash of the second semiconductor memory device 302 in the semiconductor memory card 1. Generation | occurrence | production of deviation etc. can be suppressed. Similar to the first semiconductor memory device 301, the second semiconductor memory device 301 is preferably positioned based on the blade-processed outer side. As described above, the second semiconductor memory device 302 having a small outer shape with respect to the shape of the card case 10 can be satisfactorily stored in the card case 10 common to the first semiconductor memory device 301. Therefore, it is possible to reduce the manufacturing cost and the number of manufacturing steps of the semiconductor memory card 1 while suppressing the occurrence of rattling and deviation of the semiconductor memory device 30.

次に、図12ないし図14を参照して、カードケース10の第2の構成例を用いた半導体メモリカード1の製造工程について述べる。図12は第2の構成例によるカードケース10Bの分解平面図である。図12に示されるカードケース10Bは、図13に示される第1の半導体記憶装置301B、または図14に示される第2の半導体記憶装置302Bの収納に用いられる。カードケース10Bは、ケース11B、12Bの収容部16、18内の一方の側面に設けられた段差部19を有している。第2の半導体記憶装置302Bを支持する段差部19は、収容部16、18内の一方の側面のみに設けられていてもよい。このような段差部19であっても、半導体メモリカード1内における第2の半導体記憶装置302Bのガタツキやズレ等の発生を抑制することができる。   Next, a manufacturing process of the semiconductor memory card 1 using the second configuration example of the card case 10 will be described with reference to FIGS. FIG. 12 is an exploded plan view of the card case 10B according to the second configuration example. The card case 10B shown in FIG. 12 is used for housing the first semiconductor memory device 301B shown in FIG. 13 or the second semiconductor memory device 302B shown in FIG. The card case 10B has a step portion 19 provided on one side surface in the housing portions 16 and 18 of the cases 11B and 12B. The step portion 19 that supports the second semiconductor memory device 302B may be provided only on one side surface in the housing portions 16 and 18. Even with such a stepped portion 19, it is possible to suppress the occurrence of rattling or deviation of the second semiconductor memory device 302 </ b> B in the semiconductor memory card 1.

次に、図15ないし図17を参照して、カードケース10の第3の構成例を用いた半導体メモリカード1の製造工程について述べる。図15は第3の構成例によるカードケース10Cの分解平面図である。図15に示されるカードケース10Cは、図16に示される第1の半導体記憶装置301C、または図17に示される第2の半導体記憶装置302Cの収納に用いられる。カードケース10Cを構成する第1および第2のケース11C、12Cは、第2の半導体記憶装置302を位置決めする支持部として、収容部16、18の両側面から突出した突起部20を有している。   Next, a manufacturing process of the semiconductor memory card 1 using the third configuration example of the card case 10 will be described with reference to FIGS. FIG. 15 is an exploded plan view of a card case 10C according to the third configuration example. A card case 10C shown in FIG. 15 is used for housing the first semiconductor memory device 301C shown in FIG. 16 or the second semiconductor memory device 302C shown in FIG. The first and second cases 11C and 12C constituting the card case 10C have protrusions 20 protruding from both side surfaces of the accommodating portions 16 and 18 as support portions for positioning the second semiconductor memory device 302. Yes.

第2の半導体記憶装置302Cは、その外形辺の一部が収容部16、18の内壁面および突起部20で位置決めされるため、半導体メモリカード1内における第2の半導体記憶装置302Cのガタツキやズレ等の発生を抑制することができる。一方、第1の半導体記憶装置301Cは、その側面に突起部20に対応するように設けられた凹部42を有している。ケース11C、12C内に第1の半導体記憶装置301Cを収容するにあたって、突起部20を凹部42に嵌め合せることによって、第1の半導体記憶装置301Cを第2の半導体記憶装置302と共通のカードケース10C内に収納することができる。支持部として突起部20を適用した場合、第1の半導体記憶装置301Cのサイズは段差部19を適用した場合に比べて大きくすることができる。   The second semiconductor memory device 302C is partially positioned by the inner wall surfaces of the housing portions 16 and 18 and the projections 20 so that the second semiconductor memory device 302C has a backlash of the second semiconductor memory device 302C in the semiconductor memory card 1. Generation | occurrence | production of deviation etc. can be suppressed. On the other hand, the first semiconductor memory device 301 </ b> C has a recess 42 provided on the side surface thereof so as to correspond to the protrusion 20. When housing the first semiconductor memory device 301C in the cases 11C and 12C, the first semiconductor memory device 301C is shared with the second semiconductor memory device 302 by fitting the protrusions 20 into the recesses 42. It can be stored in 10C. When the protruding portion 20 is applied as the support portion, the size of the first semiconductor memory device 301C can be made larger than when the step portion 19 is applied.

実施形態の製造方法によれば、第1の半導体記憶装置301とそれより小さい外形を有する第2の半導体記憶装置302とを、共通のカードケース10を用いて半導体メモリカード1を作製することができる。そのような場合においても、半導体メモリカード1内における半導体記憶装置30(301、302)のガタツキやズレ等の発生を抑制することができる。従って、複数の半導体記憶装置30に対応した高品質の半導体メモリカード1を低コストおよび低工数で作製することが可能になる。なお、カードケース10内に配置する半導体記憶装置30は2個に限られるものではなく、3個以上であってもよい。   According to the manufacturing method of the embodiment, the semiconductor memory card 1 can be manufactured by using the common card case 10 for the first semiconductor memory device 301 and the second semiconductor memory device 302 having a smaller outer shape. it can. Even in such a case, it is possible to prevent the semiconductor memory device 30 (301, 302) from rattling or shifting in the semiconductor memory card 1. Accordingly, it is possible to manufacture the high-quality semiconductor memory card 1 corresponding to the plurality of semiconductor memory devices 30 at low cost and with a low man-hour. The number of semiconductor memory devices 30 arranged in the card case 10 is not limited to two, and may be three or more.

図18は他の実施形態によるカードケースの第1のケース11を示している。図18に示されるケース11の収容部16は、第1の半導体記憶装置に対応した形状を有している。収容部16内には、第1の半導体記憶装置より小さい外形を有する第2の半導体記憶装置を支持する第1の段差部191と、第2の半導体記憶装置より小さい外形を有する第3の半導体記憶装置を支持する第2の段差部192とが設けられている。複数の段差部191、192(もしくは突起部)が設けられた収容部16を適用することによって、3個以上の半導体記憶装置30に共通するカードケースを提供することができる。   FIG. 18 shows a first case 11 of a card case according to another embodiment. The housing portion 16 of the case 11 shown in FIG. 18 has a shape corresponding to the first semiconductor memory device. In the accommodating part 16, the 1st level | step-difference part 191 which supports the 2nd semiconductor memory device which has an external shape smaller than a 1st semiconductor memory device, and the 3rd semiconductor which has an external shape smaller than a 2nd semiconductor memory device A second step portion 192 that supports the storage device is provided. By applying the accommodating portion 16 provided with a plurality of step portions 191 and 192 (or protrusions), a card case common to three or more semiconductor memory devices 30 can be provided.

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   In addition, although several embodiment of this invention was described, these embodiment is shown as an example and is not intending limiting the range of invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and at the same time included in the invention described in the claims and the equivalents thereof.

1…半導体メモリカード、10…カードケース、11…第1のケース、12…第2のケース、14…開口部、15,17…溶着部、16,18…収容部、19…段差部、20…突起部、30…半導体記憶装置、301…第1の半導体記憶装置、302…第2の半導体記憶装置、31…外部端子、32…配線基板、33…メモリチップ、34コントローラチップ、36,39…金属ワイヤ、41…封止樹脂層、42…凹部。   DESCRIPTION OF SYMBOLS 1 ... Semiconductor memory card, 10 ... Card case, 11 ... 1st case, 12 ... 2nd case, 14 ... Opening part, 15, 17 ... Welding part, 16, 18 ... Accommodating part, 19 ... Step part, 20 ... Projection, 30 ... Semiconductor memory device, 301 ... First semiconductor memory device, 302 ... Second semiconductor memory device, 31 ... External terminal, 32 ... Wiring board, 33 ... Memory chip, 34 Controller chip, 36, 39 ... Metal wire, 41 ... Sealing resin layer, 42 ... Recess.

Claims (5)

第1の半導体記憶装置または第2の半導体記憶装置を、第1のケースに設けられた第1の収容部および第2のケースに設けられた第2の収容部に収容しつつ、前記第1のケースと前記第2のケースとで挟み込む工程と、
前記第1のケースに設けられた第1の接合部と、前記第2のケースに設けられた第2の接合部とを接合する工程と、を具備し、
前記第1の半導体記憶装置は、外部端子を備え、
前記第2の半導体記憶装置は、外部端子を備えると共に、前記第1の半導体記憶装置より小さい外形を有し、
前記第1のケースは、前記第1および第2の半導体記憶装置の前記外部端子を露出させるための開口部を含み、
前記第1の収容部は、前記第1の半導体記憶装置に対応した形状を有し、
前記第1の接合部は、前記第1のケースの外周縁部に設けられ、
前記第2の収容部は、前記第1の半導体記憶装置に対応した形状を有し、
前記第2の接合部は、前記第2のケースの外周縁部に設けられ、
前記第1の収容部および前記第2の収容部の少なくとも一方は、前記第2の半導体記憶装置を位置決めする支持部をさらに有する、半導体メモリカードの製造方法。
The first semiconductor memory device or the second semiconductor memory device is housed in the first housing portion provided in the first case and the second housing portion provided in the second case, while the first semiconductor memory device is housed in the first housing portion. A step of sandwiching between the case and the second case,
Joining the first joint provided in the first case and the second joint provided in the second case, and
The first semiconductor memory device includes an external terminal,
The second semiconductor memory device includes external terminals and has an outer shape smaller than that of the first semiconductor memory device,
The first case includes an opening for exposing the external terminals of the first and second semiconductor memory devices,
The first accommodating portion has a shape corresponding to the first semiconductor memory device,
The first joint is provided on an outer peripheral edge of the first case,
The second accommodating portion has a shape corresponding to the first semiconductor memory device,
The second joint portion is provided at an outer peripheral edge portion of the second case,
The method for manufacturing a semiconductor memory card, wherein at least one of the first housing portion and the second housing portion further includes a support portion for positioning the second semiconductor memory device.
前記第1および第2の半導体記憶装置のそれぞれは、前記外部端子を有する配線基板と、前記配線基板上に搭載されたメモリチップおよびコントローラチップと、前記配線基板と前記メモリチップおよび前記コントローラチップとを電気的に接続する接続部材と、前記メモリチップおよび前記コントローラチップを封止するように前記配線基板上に形成された封止樹脂層とを備える、請求項1に記載の半導体メモリカードの製造方法。   Each of the first and second semiconductor memory devices includes a wiring board having the external terminals, a memory chip and a controller chip mounted on the wiring board, the wiring board, the memory chip, and the controller chip. 2. The semiconductor memory card manufacturing method according to claim 1, further comprising: a connection member that electrically connects the memory chip; and a sealing resin layer formed on the wiring substrate so as to seal the memory chip and the controller chip. Method. 前記支持部は、前記第1および第2の収容部の少なくとも一方の側面形状を段差形状とするように設けられた段差部を有し、
前記第1および第2の収容部は、前記段差部を境として、前記開口部を含む第1の領域と第2の領域とを有し、
前記第1の半導体記憶装置は、前記段差部に対応する段差形状を有し、
前記第2の半導体記憶装置は、前記第1の領域に対応した形状を有する、請求項1または請求項2に記載の半導体メモリカードの製造方法。
The support portion includes a step portion provided so that a side surface shape of at least one of the first and second storage portions is a step shape.
The first and second accommodating portions have a first region and a second region including the opening with the stepped portion as a boundary,
The first semiconductor memory device has a step shape corresponding to the step portion,
The method of manufacturing a semiconductor memory card according to claim 1, wherein the second semiconductor memory device has a shape corresponding to the first region.
前記支持部は、前記第1および第2の収容部の少なくとも一方の側面から突出された突起部を有し、
前記第1および第2の収容部は、前記突起部を境として、前記開口部を含む第1の領域と第2の領域とを有し、
前記第1の半導体記憶装置は、前記突起部に対応する凹部を有し、
前記第2の半導体記憶装置は、前記第1の領域に対応した形状を有する、請求項1または請求項2に記載の半導体メモリカードの製造方法。
The support portion has a protrusion protruding from at least one side surface of the first and second accommodation portions,
The first and second accommodating portions have a first region and a second region including the opening, with the protrusion as a boundary,
The first semiconductor memory device has a recess corresponding to the protrusion.
The method of manufacturing a semiconductor memory card according to claim 1, wherein the second semiconductor memory device has a shape corresponding to the first region.
前記第1および第2の半導体記憶装置は、ブレード加工された外形辺を有し、
前記第1および第2の半導体記憶装置は、前記外形辺により前記第1および第2の収容部内に位置決めされる、請求項1ないし請求項4のいずれか1項に記載の半導体メモリカードの製造方法。
The first and second semiconductor memory devices have blade-shaped outer sides,
5. The manufacturing of a semiconductor memory card according to claim 1, wherein the first and second semiconductor memory devices are positioned in the first and second housing portions by the outer sides. Method.
JP2015052664A 2015-03-16 2015-03-16 Manufacturing method of semiconductor memory card Expired - Fee Related JP6253607B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015052664A JP6253607B2 (en) 2015-03-16 2015-03-16 Manufacturing method of semiconductor memory card
CN201610136673.9A CN105989404B (en) 2015-03-16 2016-03-10 Semiconductor memory card and its manufacturing method
TW105107392A TWI607385B (en) 2015-03-16 2016-03-10 Semiconductor memory card and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015052664A JP6253607B2 (en) 2015-03-16 2015-03-16 Manufacturing method of semiconductor memory card

Publications (2)

Publication Number Publication Date
JP2016173684A JP2016173684A (en) 2016-09-29
JP6253607B2 true JP6253607B2 (en) 2017-12-27

Family

ID=57008886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015052664A Expired - Fee Related JP6253607B2 (en) 2015-03-16 2015-03-16 Manufacturing method of semiconductor memory card

Country Status (3)

Country Link
JP (1) JP6253607B2 (en)
CN (1) CN105989404B (en)
TW (1) TWI607385B (en)

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611570Y2 (en) * 1989-02-28 1994-03-23 富士通テン株式会社 Equipment housing
JP2634284B2 (en) * 1990-03-26 1997-07-23 三菱電機株式会社 Semiconductor device card frame, semiconductor device card using the same, and method of manufacturing the same
JPH0578588U (en) * 1992-03-31 1993-10-26 株式会社田村電機製作所 IC card
JPH09202077A (en) * 1996-01-30 1997-08-05 Sanyo Electric Co Ltd Ic memory card and manufacture thereof
JP2000305662A (en) * 1999-04-23 2000-11-02 Jst Mfg Co Ltd Adapter for card connection
JP2001175834A (en) * 1999-12-17 2001-06-29 Toshiba Corp Card type electronic equipment and its manufacturing method
JP3815936B2 (en) * 2000-01-25 2006-08-30 株式会社ルネサステクノロジ IC card
JP2002166987A (en) * 2000-11-28 2002-06-11 Sony Corp Memory card storage case, and storage case
JP4094394B2 (en) * 2002-09-30 2008-06-04 株式会社ルネサステクノロジ IC card and manufacturing method thereof
JP2004133853A (en) * 2002-10-15 2004-04-30 Tdk Corp Pc card storage case
CN101620687B (en) * 2004-04-26 2011-07-13 瑞萨电子株式会社 Memory card
WO2005124670A1 (en) * 2004-06-18 2005-12-29 Matsushita Electric Industrial Co., Ltd. Ic card
JP4641159B2 (en) * 2004-08-19 2011-03-02 大日本印刷株式会社 IC card for UIM
JP5476990B2 (en) * 2007-02-19 2014-04-23 旭硝子株式会社 Method for manufacturing carrier film for fuel cell manufacturing process
TW200924159A (en) * 2007-11-27 2009-06-01 Siliconware Precision Industries Co Ltd Multiple chips stack structure and method for fabricating the same
JP2009157628A (en) * 2007-12-26 2009-07-16 Toshiba Corp Semiconductor memory card
JP5207868B2 (en) * 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 Semiconductor device
KR20090101620A (en) * 2008-03-24 2009-09-29 주식회사 엘지화학 Polarizer intergally containing view angle compensating film and in plane switching liquid crystal display
TWM381129U (en) * 2010-01-15 2010-05-21 Phison Electronics Corp Memory card
CN201662824U (en) * 2010-03-08 2010-12-01 群丰科技股份有限公司 Multi-interface memory card and its reading and writing device and system
JP2012053555A (en) * 2010-08-31 2012-03-15 Toshiba Corp Semiconductor memory card and manufacturing method thereof
JP5423700B2 (en) * 2011-02-14 2014-02-19 住友電装株式会社 Case for electronic unit and method for manufacturing electronic unit
CN202067301U (en) * 2011-04-22 2011-12-07 新东亚微电子股份有限公司 Dual-substrate memory card package structure
KR101406221B1 (en) * 2011-09-09 2014-06-13 동우 화인켐 주식회사 Integrated touch polarizing plate and liquid crystal display device integrating the same
TWI611920B (en) * 2012-01-27 2018-01-21 第一毛織股份有限公司 Laminate for window sheet, window sheet comprising the same and display apparatus comprising the same

Also Published As

Publication number Publication date
TWI607385B (en) 2017-12-01
CN105989404A (en) 2016-10-05
TW201705046A (en) 2017-02-01
JP2016173684A (en) 2016-09-29
CN105989404B (en) 2019-07-12

Similar Documents

Publication Publication Date Title
JP5242644B2 (en) Semiconductor memory device
US9236329B2 (en) Semiconductor memory card
JP6607887B2 (en) Semiconductor device
JP2012238725A (en) Semiconductor device, manufacturing method of the same and semiconductor module using the same
HK1201376A1 (en) Semiconductor device
JPWO2008152774A1 (en) Memory card and manufacturing method thereof
JP2008270302A (en) Semiconductor device
CN102194720A (en) Connecting pad producing method
JP2009064854A (en) Lead frame, semiconductor device, and manufacturing method of semiconductor device
CN100433301C (en) Solid-state imaging device
JP6253607B2 (en) Manufacturing method of semiconductor memory card
JP4624775B2 (en) Semiconductor device
JP5667490B2 (en) connector
JP5039208B2 (en) Pressure sensor package and manufacturing method thereof
JP5549501B2 (en) Semiconductor device and manufacturing method thereof
JP2016039190A (en) Semiconductor device
JP6188237B2 (en) Pressure detecting device and manufacturing method thereof
JP2015103782A (en) Semiconductor device
JP2008146375A (en) Manufacturing method for semiconductor memory card
JP2014236125A (en) Manufacturing method for semiconductor device
JP4912350B2 (en) Manufacturing method of electronic device
JP2009147032A (en) Semiconductor device and optical pickup device
JP2012238750A (en) Mold package
JP5184951B2 (en) Semiconductor package
JP2015082528A (en) Method for manufacturing electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170220

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171128

R150 Certificate of patent or registration of utility model

Ref document number: 6253607

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees