JP6241306B2 - Circuit board, image forming apparatus including the board, and circuit board error detection method - Google Patents
Circuit board, image forming apparatus including the board, and circuit board error detection method Download PDFInfo
- Publication number
- JP6241306B2 JP6241306B2 JP2014021676A JP2014021676A JP6241306B2 JP 6241306 B2 JP6241306 B2 JP 6241306B2 JP 2014021676 A JP2014021676 A JP 2014021676A JP 2014021676 A JP2014021676 A JP 2014021676A JP 6241306 B2 JP6241306 B2 JP 6241306B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- circuit board
- voltage
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims description 93
- 229910000679 solder Inorganic materials 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000005611 electricity Effects 0.000 claims description 10
- 238000005476 soldering Methods 0.000 description 51
- 230000005856 abnormality Effects 0.000 description 44
- 239000000758 substrate Substances 0.000 description 32
- 238000007689 inspection Methods 0.000 description 16
- 238000013461 design Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000009499 grossing Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、回路基板、当該基板を備えた画像形成装置、および回路基板エラー検出方法に関し、詳しくは、ヒューズを含む回路基板において、回路基板の安全性の確保に係る技術に関する。 The present invention relates to a circuit board, an image forming apparatus including the board, and a circuit board error detection method, and more particularly, to a technique related to ensuring the safety of a circuit board in a circuit board including a fuse.
従来、ヒューズを含む回路基板の安全性の確保に係る技術として、例えば、特許文献1に記載されたものが知られている。その特許文献1においては、温度ヒューズの端子をランドに半田付けする際に、半田がランドから流出して半田ボール等の生成を防止するために、ランドの外周囲に半田の流出を防ぐ壁を設ける技術が開示されている。それによって、半田ボール等によって、スイッチング素子の端子間等の短絡するのを防止することができる。 Conventionally, for example, a technique described in Patent Document 1 is known as a technique related to ensuring safety of a circuit board including a fuse. In Patent Document 1, when soldering the terminal of the thermal fuse to the land, in order to prevent the solder from flowing out of the land and generating solder balls or the like, a wall for preventing the solder from flowing out is provided on the outer periphery of the land. The providing technique is disclosed. Thereby, it is possible to prevent a short circuit between the terminals of the switching element due to the solder balls or the like.
しかしながら、上記特許文献1のようにすれば、半田ボール等の生成を防止することはできるものの、ランド(ヒューズの入出力端子部)の外周囲に半田の流出を防ぐ壁を形成する必要があり、ランドの形成が複雑化する虞があった。さらに、近年、マイクロヒューズ等、ヒューズが小型化されると、ヒューズを入出力端子部に半田付けする際に、ヒューズの入出力端子部に係る半田付け異常として、例えば、入出力端子部間での短絡、すなわち、半田ブリッジの発生が無視できないものとなっている。入出力端子部間で半田ブリッジが発生すると、回路に過電流が発生してヒューズが溶断した場合であっても、半田ブリッジを介して通電が継続されることとなり、ヒューズによる過電流保護機能が阻害される、言い換えれば、回路基板の安全性が低下することとなる。 However, although it is possible to prevent the generation of solder balls and the like according to Patent Document 1, it is necessary to form a wall that prevents the outflow of solder around the land (input / output terminal portion of the fuse). The land formation may become complicated. Further, in recent years, when a fuse such as a micro fuse is miniaturized, when soldering the fuse to the input / output terminal portion, as a soldering abnormality related to the input / output terminal portion of the fuse, for example, between the input / output terminal portions. The occurrence of a short circuit, that is, the occurrence of a solder bridge cannot be ignored. If a solder bridge occurs between the input and output terminals, even if an overcurrent is generated in the circuit and the fuse is blown, energization is continued through the solder bridge, and the overcurrent protection function by the fuse is In other words, the safety of the circuit board is reduced.
そこで、本発明は、簡単な回路設計によって、ヒューズを含む回路基板の安全性を維持できる技術を提供するものである。 Therefore, the present invention provides a technique capable of maintaining the safety of a circuit board including a fuse by a simple circuit design.
本明細書によって開示される回路基板は、ヒューズと、前記ヒューズに接続される入力端子部を有する第1電源ラインと、前記ヒューズに接続される出力端子部を有する第2電源ラインと、前記第1電源ラインと前記第2電源ラインとの間に設けられる配線パターンであって、前記入力端子部と前記出力端子部とを結ぶ仮想の直線と交差する位置に設けられる導電部を有する配線パターンとを備える。
本構成によれば、半田付け異常として、例えば、入力端子部と出力端子部との間において半田ブリッジが発生した場合、配線パターンの導電部と半田ブリッジとが導通状態となる。そのため、例えば、半田ブリッジおよび配線パターンを介して供給される電源ラインからの電圧(電気量)を検出することによって、半田ブリッジを検出することができる。それによって、簡単な回路設計によって、ヒューズを含む回路基板の安全性を維持できる。
The circuit board disclosed in the present specification includes a fuse, a first power supply line having an input terminal connected to the fuse, a second power supply line having an output terminal connected to the fuse, and the first power supply line. A wiring pattern provided between one power supply line and the second power supply line, the wiring pattern having a conductive portion provided at a position intersecting with a virtual straight line connecting the input terminal portion and the output terminal portion; Is provided.
According to this configuration, for example, when a solder bridge occurs between the input terminal portion and the output terminal portion as a soldering abnormality, the conductive portion of the wiring pattern and the solder bridge are in a conductive state. Therefore, for example, a solder bridge can be detected by detecting a voltage (amount of electricity) from a power supply line supplied via the solder bridge and the wiring pattern. Thereby, the safety of the circuit board including the fuse can be maintained by a simple circuit design.
上記回路基板において、前記配線パターンに接続される検出回路であって、前記入力端子部および前記出力端子部のうち少なくともいずれか一方と前記導電部とが導通状態であるか否かで異なる電気量を、前記配線パターンを介して検出する検出回路を、さらに備えるようにしてもよい。
本構成によれば、回路基板内に検出回路が設けられるため、回路基板自身によって半田付け異常を検出することができる。その際、配線パターンを介して検出される電気量、例えば、電圧の差異から、入力端子部および出力端子部のうち少なくともいずれか一方と導電部とが導通状態であるか否かと判定できる。
In the circuit board, a detection circuit connected to the wiring pattern, wherein the amount of electricity differs depending on whether or not at least one of the input terminal portion and the output terminal portion and the conductive portion are in a conductive state. May be further provided with a detection circuit for detecting the above via the wiring pattern.
According to this configuration, since the detection circuit is provided in the circuit board, a soldering abnormality can be detected by the circuit board itself. At this time, it can be determined whether or not at least one of the input terminal portion and the output terminal portion and the conductive portion are in a conductive state based on a difference in the amount of electricity detected through the wiring pattern, for example, a voltage.
また、上記回路基板において、前記配線パターンは、前記導電部以外の部分がソルダーレジストに覆われるようにしてもよい。
本構成によれば、回路基板がソルダーレジストで覆われるレジスト基板である場合、ソルダーレジストによる回路基板の保護を維持しつつ、ヒューズの入出力端子部間において発生する半田異常、例えば、半田ブリッジを確実に検出できる。
In the circuit board, the wiring pattern may be covered with a solder resist at a portion other than the conductive portion.
According to this configuration, when the circuit board is a resist board covered with a solder resist, a solder abnormality that occurs between the input and output terminals of the fuse, for example, a solder bridge, is maintained while maintaining the protection of the circuit board by the solder resist. It can be detected reliably.
また、上記回路基板において、前記配線パターンは、前記導電部を構成するチップ部品用のランドを含むようにしてもよい。
本構成によれば、例えば、ヒューズの入出力端子部間において半田ブリッジが発生すると、配線パターンがチップ部品用のランドを介して半田ブリッジと導通状態となり、配線パターンを介して半田ブリッジを検出できる。
In the circuit board, the wiring pattern may include lands for chip parts that constitute the conductive portion.
According to this configuration, for example, when a solder bridge is generated between the input / output terminal portions of the fuse, the wiring pattern becomes conductive with the solder bridge via the land for chip components, and the solder bridge can be detected via the wiring pattern. .
また、上記回路基板において、前記配線パターンは、前記導電部を構成するスルーホールのランド部を含むようにしてもよい
通常、スルーホール(部品取り付け用貫通孔、孔壁にメッキ無しも含む)のランド部は電子部品のリードピン等を半田付けするためにレジスト被覆されていない。そのため、例えば、ヒューズの入出力端子部間において半田ブリッジが発生すると、配線パターンがスルーホールのランド部によって半田ブリッジと導通状態となり、配線パターンを介して半田ブリッジを検出できる。
In the above circuit board, the wiring pattern may include a land portion of a through hole that constitutes the conductive portion. Usually, a land portion of a through hole (including a through hole for mounting a component, including no plating on a hole wall). Is not coated with a resist for soldering lead pins or the like of electronic components. Therefore, for example, when a solder bridge occurs between the input / output terminal portions of the fuse, the wiring pattern becomes conductive with the solder bridge by the land portion of the through hole, and the solder bridge can be detected via the wiring pattern.
また、上記回路基板において、前記トランスの一次側に設けられ、前記トランスの二次側電圧を所定電圧に制御する制御部と、前記トランスの二次側に設けられる前記第1電源ラインと、前記ヒューズを介して前記第1電源ラインから前記二次側電圧を供給される前記第2電源ラインと、前記第1電源ラインに接続され、前記二次側電圧に応じた情報を前記制御部に供給するフィードバック回路とを備え、前記フィードバック回路は、前記第1電源ラインとグランドとの間に設けられた二個の分圧抵抗、および該二個の分圧抵抗を接続する接続ラインを含み、前記二次側電圧の分圧を生成する分圧回路と、前記分圧回路によって生成した前記分圧に応じた情報を前記制御部に供給するフォトカプラとを含み、前記接続ラインは、前記配線パターンを構成し、前記検出回路は、前記フィードバック回路および前記制御部によって構成されるようにしてもよい。
本構成によれば、回路基板として、元々、フィードバック回路および制御部を備える構成であれば、それらを検出回路として兼用できる。
In the circuit board, provided on the primary side of the transformer, the control unit for controlling the secondary side voltage of the transformer to a predetermined voltage, the first power supply line provided on the secondary side of the transformer, Connected to the second power supply line to which the secondary voltage is supplied from the first power supply line via a fuse and to the first power supply line, and supplies information corresponding to the secondary voltage to the control unit The feedback circuit includes two voltage dividing resistors provided between the first power supply line and the ground, and a connection line connecting the two voltage dividing resistors, A voltage dividing circuit that generates a divided voltage of a secondary side voltage; and a photocoupler that supplies information corresponding to the divided voltage generated by the voltage dividing circuit to the control unit, wherein the connection line includes the wiring pattern Configure down, the detection circuit may be constituted by the feedback circuit and the control unit.
According to this configuration, if the circuit board is originally provided with a feedback circuit and a control unit, they can also be used as a detection circuit.
また、上記回路基板において、トランスと、前記トランスの一次側に設けられ、前記トランスの二次側電圧が所定値以上である過電圧を検出した際に、前記二次側電圧の生成を停止させる制御部と、前記トランスの二次側に設けられる前記第1電源ラインと、前記ヒューズを介して前記第1電源ラインから前記二次側電圧を供給される前記第2電源ラインと、前記第1電源ラインに接続され、前記二次側電圧の前記過電圧を検出し、検出した前記過電圧の情報を前記制御部に供給する過電圧保護回路とを備え、前記過電圧保護回路は、前記第1電源ラインとグランドとの間に設けられた直列回路を含み、前記直列回路は、前記第1電源ラインに接続されたツェナーダイオードと、前記ツェナーダイオードに接続された抵抗と、前記ツェナーダイオードと前記抵抗とを結ぶ接続ラインと、前記抵抗と前記グランドとの間に接続され、前記過電圧の情報を前記制御部に供給するフォトカプラとを含み、前記接続ラインは、前記配線パターンを構成し、前記検出回路は、前記過電圧保護回路および前記制御部によって構成されるようにしてもよい。
本構成によれば、回路基板として、元々、過電圧保護回路および制御部がある構成であれば、それらを検出回路として兼用できる。
Further, in the circuit board, provided on the primary side of the transformer and the transformer, the control for stopping the generation of the secondary side voltage when detecting an overvoltage in which the secondary side voltage of the transformer is a predetermined value or more. A first power line provided on a secondary side of the transformer, the second power line supplied with the secondary voltage from the first power line via the fuse, and the first power source An overvoltage protection circuit connected to a line, detecting the overvoltage of the secondary side voltage, and supplying information of the detected overvoltage to the control unit, the overvoltage protection circuit including the first power supply line and a ground The series circuit includes a Zener diode connected to the first power supply line, a resistor connected to the Zener diode, and the Zener diode. A connection line connecting between the resistor and the resistor, and a photocoupler connected between the resistor and the ground and supplying the overvoltage information to the control unit, and the connection line constitutes the wiring pattern The detection circuit may be constituted by the overvoltage protection circuit and the control unit.
According to this configuration, if the circuit board originally has an overvoltage protection circuit and a control unit, they can also be used as a detection circuit.
また、上記回路基板において、主電源回路と、前記主電源回路より電源容量の小さい副電源回路とを備え、前記主電源回路は、トランスと、前記トランスの二次側に設けられる前記第1電源ラインとを含み、前記副電源回路は、交流電源に接続されたコンデンサおよびダイオードを含む、コンデンサインプット型の整流部と、前記整流部に接続された副電源ラインと、前記副電源ラインに接続され、前記整流部を介した前記交流電源の波形に応じた検出信号を生成する矩形波検出回路と、前記矩形波検出回路からの前記検出信号に基づいて、前記交流電源に含まれる矩形波を検出し、前記矩形波を検出した場合、前記主電源回路の動作を停止する制御信号を生成する主電源制御部と、前記副電源ラインに接続される抵抗と、一端が前記抵抗に接続され、他端が開放される開放ラインとを含む開放回路と、を含み、前記開放ラインは、前記配線パターンを構成し、前記検出回路は、前記開放回路、前記矩形波検出回路、前記制御部によって構成されるようにしてもよい。
本構成によれば、電源基板として、元々、矩形波検出回路、制御部がある構成であれば、それらを検出回路の一部として兼用できる。
The circuit board includes a main power supply circuit and a sub power supply circuit having a power supply capacity smaller than that of the main power supply circuit. The main power supply circuit includes a transformer and the first power supply provided on the secondary side of the transformer. The sub power circuit includes a capacitor and a diode connected to an AC power source, a capacitor input type rectifier, a sub power line connected to the rectifier, and a sub power line. A rectangular wave detection circuit that generates a detection signal corresponding to the waveform of the AC power supply via the rectifier, and a rectangular wave included in the AC power supply is detected based on the detection signal from the rectangular wave detection circuit When the rectangular wave is detected, a main power supply control unit that generates a control signal for stopping the operation of the main power supply circuit, a resistor connected to the sub power supply line, and one end connected to the resistor And an open circuit including an open line that is open at the other end, wherein the open line constitutes the wiring pattern, and the detection circuit includes the open circuit, the rectangular wave detection circuit, and the control You may make it comprise by a part.
According to this configuration, as long as the power supply board originally has a rectangular wave detection circuit and a control unit, they can also be used as a part of the detection circuit.
また、上記回路基板において、前記配線パターンは、前記導電部以外の部分がソルダーレジストに覆われるようにしてもよい。
本構成によれば、半田付け異常として、例えば半田ブリッジが発生すると、接続ラインのソルダーレジストに覆われていない部分が半田ブリッジと導通状態となり、半田ブリッジを介して供給される分圧(電気量)に基づいて半田ブリッジを検出できる。
In the circuit board, the wiring pattern may be covered with a solder resist at a portion other than the conductive portion.
According to this configuration, for example, when a solder bridge occurs as a soldering abnormality, a portion of the connection line that is not covered with the solder resist becomes conductive with the solder bridge, and the partial pressure (electrical quantity) supplied through the solder bridge ) To detect a solder bridge.
また、上記回路基板において、当該回路基板は、前記仮想の直線と交差する位置に電極が位置するように設けられたチップ部品を備え、前記配線パターンは、前記導電部を構成する前記チップ部品用のランドを含むようにしてもよい。
本構成によれば、半田付け異常として、例えば半田ブリッジが発生すると、分圧抵抗の電極が半田ブリッジと導通状態となり、半田ブリッジを介して供給される分圧(電気量)に基づいて半田ブリッジを検出できる。
Further, in the circuit board, the circuit board includes a chip component provided such that an electrode is positioned at a position intersecting with the virtual straight line, and the wiring pattern is for the chip component constituting the conductive portion. The land may be included.
According to this configuration, for example, when a solder bridge occurs as a soldering abnormality, the electrode of the voltage dividing resistor becomes conductive with the solder bridge, and the solder bridge is based on the divided voltage (amount of electricity) supplied through the solder bridge. Can be detected.
また、上記回路基板において、前記配線パターンは、前記導電部を構成するスルーホールのランド部を含むようにしてもよい。
本構成によれば、半田付け異常として、例えば半田ブリッジが発生すると、スルーホール電極が半田ブリッジと導通状態となり、半田ブリッジを介して供給される分圧(電気量)に基づいて半田ブリッジを検出できる。
In the circuit board, the wiring pattern may include a land portion of a through hole that constitutes the conductive portion.
According to this configuration, for example, when a solder bridge occurs as a soldering abnormality, the through-hole electrode becomes conductive with the solder bridge, and the solder bridge is detected based on a partial pressure (amount of electricity) supplied through the solder bridge. it can.
また、上記回路基板において、当該回路基板のエラーに係る警告を報知する報知部をさらに備えるようにしてもよい。
本構成によれば、例えば、ヒューズの入出力端子部間において半田ブリッジ等の半田付け異常が発生した場合に、それをユーザ等に気付かせることができる。なお、ここで「回路基板のエラー」には、フィードバック制御エラー、過電圧エラー、過電流エラー、AC(交流)電源エラー(矩形波検出エラー等)、および半田付けエラー等が含まれる。
The circuit board may further include a notification unit that notifies a warning related to an error of the circuit board.
According to this configuration, for example, when a soldering abnormality such as a solder bridge occurs between the input / output terminal portions of the fuse, the user or the like can notice it. Here, “circuit board errors” include feedback control errors, overvoltage errors, overcurrent errors, AC (alternating current) power supply errors (rectangular wave detection errors, etc.), soldering errors, and the like.
また、本明細書によって開示される画像形成装置は、上記いずれかに記載の回路基板と、前記第1電源ライン、前記ヒューズを経て、前記第2電源ラインから供給される電圧を用いて画像を形成する画像形成部とを備える。
本構成によれば、簡単な回路設計によって、画像形成装置に含まれるヒューズを含む回路基板の安全性を維持できる。それによって、画像形成装置の信頼性が向上する。
In addition, an image forming apparatus disclosed in this specification uses the voltage supplied from the second power supply line via the circuit board according to any one of the above, the first power supply line, and the fuse. An image forming unit to be formed.
According to this configuration, the safety of the circuit board including the fuse included in the image forming apparatus can be maintained by a simple circuit design. Thereby, the reliability of the image forming apparatus is improved.
また、本明細書によって開示される回路基板エラー検出方法は、ヒューズと、前記ヒューズに接続される入力端子部を有し、電源電圧が印加される第1電源ラインと、前記ヒューズに接続される出力端子部を有する第2電源ラインと、を備えた回路基板のエラーを検出する方法であって、前記第1電源ラインと前記第2電源ラインとの間に設けられる配線パターンであって、前記入力端子部と前記出力端子部とを結ぶ仮想の直線と交差する位置に設けられる導電部を有する配線パターンを形成する形成工程と、前記入力端子部および前記出力端子部のうち少なくともいずれか一方と前記導電部とが導通状態であるか否かで異なる電気量を、前記配線パターンを介して検出する検出工程と、前記検出工程において前記導通状態である電気量が検出された場合、回路基板にエラーが発生したとして、前記第1電源ラインへの前記電源電圧の印加を停止する停止工程と、を含む。 Further, the circuit board error detection method disclosed in the present specification includes a fuse, an input terminal connected to the fuse, a first power supply line to which a power supply voltage is applied, and the fuse connected to the fuse. A second power line having an output terminal portion, and a wiring pattern provided between the first power line and the second power line, wherein the wiring pattern is provided between the first power line and the second power line. Forming a wiring pattern having a conductive portion provided at a position intersecting with a virtual straight line connecting the input terminal portion and the output terminal portion; and at least one of the input terminal portion and the output terminal portion; A detection step of detecting, via the wiring pattern, different amounts of electricity depending on whether or not the conductive portion is in a conductive state, and the amount of electricity in the conductive state in the detection step is detected. If it is, an error occurs in the circuit board, including, a stopping step of stopping the application of the power supply voltage to the first power supply line.
上記回路基板エラー検出方法において、その前記形成工程において、前記配線パターンは、回路基板に設けられる回路部品に接続される接続ラインを兼用して形成されるようにしてもよい。 In the circuit board error detection method, in the forming step, the wiring pattern may be formed using a connection line connected to a circuit component provided on the circuit board.
また、上記回路基板エラー検出方法において、回路基板のエラーに係る警告を報知する報知工程とをさらに含むようにしてもよい。 The circuit board error detection method may further include a notification step of notifying a warning related to a circuit board error.
本発明によれば、簡単な回路設計によって、ヒューズを含む回路基板の安全性を維持できる。 According to the present invention, the safety of a circuit board including a fuse can be maintained by a simple circuit design.
<実施形態1>
本発明の実施形態1を図1から図9を参照して説明する。
1.プリンタの説明
図1はプリンタ(本発明の「画像形成装置」の一例)1の電気的構成を示すブロック図である。プリンタ1は、印刷部(本発明の「画像形成部」の一例)2と、通信部3aと、画像メモリ3bと、電源システムPSとを備えている。電源システムPSは、電源基板10と制御装置80とから構成されている。電源基板10はスイッチング電源20を含む。スイッチング電源20は、プリンタ1の電源となるものであり、印刷部2、通信部3a、画像メモリ3bおよび制御装置80に対して電力を供給する。また、制御装置80には各種データを記憶するための内部メモリ(図略)や、タイマ85が設けられている。
<Embodiment 1>
A first embodiment of the present invention will be described with reference to FIGS.
1. Description of Printer FIG. 1 is a block diagram showing an electrical configuration of a printer (an example of an “image forming apparatus” of the present invention) 1. The printer 1 includes a printing unit (an example of the “image forming unit” in the present invention) 2, a communication unit 3a, an
印刷部2は、感光ドラム2a、感光ドラム2aの表面を帯電させる帯電プロセスを実行する帯電器2b、感光ドラム2aの表面に静電潜像を形成する露光プロセスを実行する露光器2c、感光ドラム2aの表面に形成された静電潜像に現像剤を付着させて現像剤像を形成する現像プロセスを実行する現像器2d、記録媒体に現像剤像を転写する転写プロセスを実行する転写器2e、記録媒体上に転写された現像剤像を定着させる定着プロセスを実行する定着器2f等から構成されている。
The
印刷部2は、スイッチング電源20から供給される電圧を用いて、帯電プロセス、露光プロセス、現像プロセス、転写プロセス、定着プロセスを実行して、記録媒体上に印刷データを印刷する印刷処理を実行する。通信部3aはPC等の情報端末装置との間で通信を行い、情報端末装置から印刷指示や印刷データを受信する機能を担う。画像メモリ3bは、情報端末装置から受信した印刷データを一時記憶する。
The
制御装置80は、通信部3aが情報端末装置から印刷指示を受けて印刷データを受信すると、印刷部2に印刷処理を実行させる。なお、印刷部2の動作電圧は24Vであるのに対して、通信部3a、画像メモリ3bおよび制御装置80の動作電圧は3.3Vである。電源基板10は、本発明の「回路基板」の一例である。
When the communication unit 3a receives a print instruction from the information terminal device and receives print data, the
2.電源の回路構成
次に、図2を参照して、電源基板10に設けられるスイッチング電源20の構成について説明する。スイッチング電源20は、全波整流平滑回路21、制御IC22、FET(電界効果トランジスタ)23、電圧発生回路24、トランス25、整流平滑回路26、フィードバック回路27、過電圧検出回路28、およびDC−DCコンバータ29を備える。
2. Next, the configuration of the switching
全波整流平滑回路21は、いわゆるコンデンサインプット型であり、交流電源ACの交流電圧(例えば、220V)を全波整流するダイオードブリッジDB、および、整流後の電圧を平滑化するコンデンサC1を含む。全波整流平滑回路21の出力側には、トランス25が設けられていて、交流電圧を整流平滑化した入力電圧Vin(例えば、約DC322V)が、入力ラインLinを通じてトランス25の一次コイルN1に印加される。
The full-wave rectifying and smoothing
FET23はNチャンネルのMOSFETであり、そのドレインDが一次コイルN1に接続され、ソースSがグランドラインLgに接続されている。FET25のゲートGは、制御IC22の出力ポートOUTに接続されている。制御IC22は、出力ポートOUTを通じてゲートGにオンオフ信号、すなわちPWM信号を出力すると、FET25はオンオフ動作する。これにより、トランス25の一次側が発振して、トランス25の二次コイルN2に電圧を誘起させる。
The
また、トランス25の一次側には電圧発生回路24が設けられている。電圧発生回路24は、トランス25の一次側に設けられた補助コイルN3に誘起される電圧を、ダイオードD1とコンデンサC2により平滑化する。電圧発生回路24は、例えば、20Vの電圧を発生し、制御IC22の電源となる。
A
制御IC22は、図2に示すように、電圧発生回路24に接続される電源ポートVCC、抵抗R20等を介して入力ラインLinに接続される高電圧入力ポートVH、フィードバック回路27からの、出力電圧(二次側電圧)Vo1に応じた情報が入力されるフィードバックポートFB、出力ポートOUT、および過電圧検出ポートERRORの5つのポートを含む。
As shown in FIG. 2, the
制御IC22は、フィードバックポートFBに入力される情報(信号)に基づいて、トランス25の出力電圧(「二次側電圧」の一例)Vo1を所定電圧に制御する。また、制御IC22は、過電圧検出ポートERRORに入力される情報(信号)に基づいて、トランス25の出力電圧Vo1が所定値以上である過電圧(「エラー」の一例)を検出した際に、FET25はオンオフ動作を停止させて、出力電圧Vo1の生成を停止させる(「停止工程」の一例)。制御IC22は、「制御部」の一例である。
The
トランス25の二次側には、図2に示されるように、整流平滑回路26、フィードバック回路27、過電圧検出回路28、ヒューズ40、第1出力ラインLo1、第2出力ラインLo2およびDC−DCコンバータ29が設けられている。
On the secondary side of the
整流平滑回路26は、ダイオードD2およびコンデンサC3を含む。整流平滑回路26はトランス25の二次コイルN2に誘起された電圧を整流平滑化して、例えば、24Vの出力電圧Vo1を生成する。整流平滑回路26の出力側に、フィードバック回路27および過電圧検出回路28が設けられている。
The rectifying / smoothing
フィードバック回路27(「フィードバック回路」の一例)は、第1出力ラインLo1に接続され、出力電圧(「二次側電圧」の一例)Vo1を目標値に維持するために、出力電圧Vo1に応じた情報を制御IC22に供給する。フィードバック回路27は、分圧回路(「分圧回路」の一例)、第1フォトカプラ(「フォトカプラ」の一例)PC1、およびシャントレギュレータRE1を含む。
The feedback circuit 27 (an example of a “feedback circuit”) is connected to the first output line Lo1, and corresponds to the output voltage Vo1 in order to maintain the output voltage (an example of a “secondary voltage”) Vo1 at a target value. Information is supplied to the
分圧回路(R2、R3)は、第1出力ラインLo1とグランドラインLgとの間に設けられた二個の分圧抵抗R2、R3を含み、出力電圧Vo1の分圧電圧Vdvを生成する。第1フォトカプラPC1は、発光ダイオードLED1およびフォトトランジスタPT1を含む。発光ダイオードLED1は、図2に示されるように、第1出力ラインLo1とグランドラインLgとの間において、抵抗R1とシャントレギュレータRE1とに直列接続される。フォトカプラPC1は、分圧回路によって生成した分圧電圧Vdvに応じた情報を制御IC22に供給する。
The voltage dividing circuit (R2, R3) includes two voltage dividing resistors R2, R3 provided between the first output line Lo1 and the ground line Lg, and generates a divided voltage Vdv of the output voltage Vo1. The first photocoupler PC1 includes a light emitting diode LED1 and a phototransistor PT1. As shown in FIG. 2, the light emitting diode LED1 is connected in series with the resistor R1 and the shunt regulator RE1 between the first output line Lo1 and the ground line Lg. The photocoupler PC1 supplies information corresponding to the divided voltage Vdv generated by the voltage dividing circuit to the
すなわち、シャントレギュレータRE1は、所定の基準電圧と分圧電圧Vdvにレベル差に応じた電流を流す。そのため、発光ダイオードLED1に、レベル差に応じた電流が流れ、発光ダイオードLED1は、基準電圧と分圧電圧Vdvとのレベル差に応じた光量の光信号を出力する。そして、発光ダイオードLED1の光信号はフォトトランジスタPT1にて電気信号に戻される。これにて、基準電圧に対する分圧電圧Vdvのレベル差を示す信号(以下、フィードバック信号)が、制御IC22のフィードバックポートFBにフィードバックされる。そのため、フィードバック信号は、出力電圧Vo1の分圧電圧Vdvに応じた情報を含む。ここで、フィードバック信号は、「二次側電圧に応じた情報」の一例である。
That is, the shunt regulator RE1 passes a current corresponding to the level difference between the predetermined reference voltage and the divided voltage Vdv. Therefore, a current corresponding to the level difference flows through the light emitting diode LED1, and the light emitting diode LED1 outputs an optical signal having a light amount corresponding to the level difference between the reference voltage and the divided voltage Vdv. The optical signal of the light emitting diode LED1 is returned to an electrical signal by the phototransistor PT1. Thereby, a signal indicating the level difference of the divided voltage Vdv with respect to the reference voltage (hereinafter referred to as a feedback signal) is fed back to the feedback port FB of the
過電圧検出回路(過電圧保護回路の一例)28は、フィードバック回路27の後段側に設けられ、第1出力ラインLo1に接続され、出力電圧Vo1の過電圧を検出し、検出した過電圧に係る情報を、制御IC22に供給する。過電圧検出回路28は、第1出力ラインLo1とグランドラインVgとの間に設けられた直列回路(「直列回路」の一例を含む。
An overvoltage detection circuit (an example of an overvoltage protection circuit) 28 is provided on the rear stage side of the
直列回路は、ツェナーダイオードZD1、抵抗R4、および第2フォトカプラ(「フォトカプラ」の一例)PC2を含む。図2に示されるように、ツェナーダイオードZD1は第1出力ラインLo1に接続され、抵抗R4はツェナーダイオードZD1に接続される。第2フォトカプラ(「フォトカプラ」の一例)PC2は、発光ダイオードLED2およびフォトトランジスタPT2を含み、発光ダイオードLED2は、抵抗R4とグランドラインVgとの間に接続され、出力電圧Vo1の過電圧の情報を制御IC22に供給する。
The series circuit includes a Zener diode ZD1, a resistor R4, and a second photocoupler (an example of a “photocoupler”) PC2. As shown in FIG. 2, the Zener diode ZD1 is connected to the first output line Lo1, and the resistor R4 is connected to the Zener diode ZD1. The second photocoupler (an example of a “photocoupler”) PC2 includes a light emitting diode LED2 and a phototransistor PT2, and the light emitting diode LED2 is connected between the resistor R4 and the ground line Vg, and information on overvoltage of the output voltage Vo1. Is supplied to the
ここで、ツェナーダイオードZD1のツェナー電圧は、例えば、27Vとされる。そのため、出力電圧Vo1が27Vを超えると、発光ダイオードLED2に電流が流れ、制御IC22の過電圧検出ポートERRORに接続されたフォトトランジスタPT2がオンする。それによって、制御IC22は、出力電圧Vo1の過電圧を検出する。過電圧を検出すると、制御IC22は、FET25をオフさせて、出力電圧Vo1の生成を停止させる。ここで、過電圧検出回路28および制御IC22は、「検出回路」の一例である。
Here, the Zener voltage of the Zener diode ZD1 is 27 V, for example. Therefore, when the output voltage Vo1 exceeds 27V, a current flows through the light emitting diode LED2, and the phototransistor PT2 connected to the overvoltage detection port ERROR of the
また、図2に示されるように、第1出力ラインLo1と第2出力ラインLo2との間には、ヒューズ40が設けられている。第1出力ラインLo1は、ヒューズ40の入力端子41に接続される入力端子部31を有する。また、第2出力ラインLo2は、ヒューズ40の出力端子42に接続される出力端子部32を有する。
As shown in FIG. 2, a
DC−DCコンバータ29は第2出力ラインLo2に接続され、第2出力ラインLo2の24Vの電圧を3.3Vに変換して、第3出力ラインLo3から出力する。第1出力ラインLo1は第1電源ラインの一例であり、第2出力ラインLo2は第2電源ラインの一例である。
The DC-
3.ヒューズと配線パターンとの配置
次に、図3および図4を参照して、ヒューズ40と配線パターン50との位置関係を説明する。なお、本実施形態では、電源基板10の表面である部品面10Aには主に、端子ピンを有する電気部品が設けられ、電源基板10の裏面である半田面10Bには、主に、電気部品を半田付けするためのランド、および電源ライン等の電気配線が設けられている。また、半田面10Bには、チップ部品が設けられる。
3. Arrangement of Fuse and Wiring Pattern Next, the positional relationship between the
図3はヒューズ40が設けられる付近の電源基板10の断面を示しており、図4は、ヒューズ40が設けられる付近の電源基板10の半田面10Bを示している。図3および図4に示されるように、ヒューズ40は、入力端子41および出力端子42を有し、電源基板10の部品面10Aに搭載される。ヒューズ40の入力端子41および出力端子42は、図3に示されるように、電源基板10に設けられた端子孔を貫通して、電源基板10の裏面である半田面10Bに設けられた、入力端子部31および出力端子部32に、半田(HD)によって半田付けされる。
FIG. 3 shows a cross section of the
入力端子部31は第1出力ラインLo1に設けられており、ヒューズ40の入力端子41が入力端子部31に半田付けされる。また、出力端子部32は第2出力ラインLo2に設けられており、ヒューズ40の出力端子42が出力端子42に半田付けされる。本実施形態において、入力端子部31および入力端子部31は、平面視、円形のランドによって形成されている(図4参照)。
The
配線パターン50は、図3および図4に示されるように、半田面10B上において、第1出力ラインLo1と第2出力ラインLo2との間に設けられる。また、配線パターンは、入力端子部31と出力端子部32とを結ぶ仮想の直線と交差する位置に設けられる導電部51を有して形成されている(「形成工程」の一例)。なお、本実施例では、図2に示されるように、過電圧検出回路28に含まれる、ツェナーダイオードZD1のアノードと抵抗R4の一端とを接続する接続ラインが、配線パターン50を構成する。そのため、以下、配線パターン50を「接続ライン50」と記す。また、配線パターンを総括的に示す場合、「配線パターン50」と記す。
As shown in FIGS. 3 and 4, the
また、接続ライン50は、図3および図4に示されるように、第1出力ラインLo1の端部と第2出力ラインLo2の端部との間のほぼ中央部において、第1出力ラインLo1と第2出力ラインLo2とは垂直の方向に延びるように形成されている。接続ライン50の線幅は、第1出力ラインLo1および第2出力ラインLo2の線幅より細い。
Further, as shown in FIGS. 3 and 4, the
ここで、導電部51は、図4において黒塗りで示される。すなわち、ここでは、接続ライン50において、基板10上の入力端子部31と出力端子部32とを結ぶ直線領域TEと重ならない部分(図4の黒塗り以外の部分)が、ソルダーレジストに覆われている。一方、直線領域TEと重なる部分(図4の黒塗りの部分)が、ソルダーレジストに覆われておらず、導電部51を構成する。なお、直線領域TEは、図4において点で塗りつぶされた領域で示される。直線領域TEは、「入力端子部31と出力端子部32とを結ぶ仮想の直線」の一例である。
Here, the
ここで、直線領域TEの幅(仮想の直線の幅)は、図4に示されるように、少なくとも、入力端子部31および出力端子部32の直径寸法を有すること、言い換えれば、入力端子部31および出力端子部32の直径以上であることが好ましい。また、導電部51の長さは、少なくとも直線領域TEの幅寸法を有すること、言い換えれば、直線領域TEの幅以上であることが好ましい。このような寸法の導電部51を形成することによって、入力端子部31と導電部51との間で発生する半田ブリッジ、あるいは、導電部51と出力端子部32との間で発生する半田ブリッジ、あるいは、入力端子部31と出力端子部32との間で発生する半田ブリッジの検出を、確実に行える。
Here, as shown in FIG. 4, the width of the straight line region TE (the width of the virtual straight line) has at least the diameter dimensions of the
例えば、ヒューズ40の入力端子41と出力端子42との間で、すなわち、入力端子部31と出力端子部32との間で半田ブリッジが発生すると、導電部51が半田ブリッジと接続される。それによって、第1出力ラインLo1から24Vの電圧が入力端子部31から半田を介して過電圧検出回路28の接続ライン50に印加されると、抵抗R4を介してLED2に電流が流れる。言い換えれば、過電圧検出回路28(検出回路)は、入力端子部31および出力端子部32のうち少なくともいずれか一方と導電部51とが導通状態であるか否かで異なる電気量(この場合、電圧)を、接続ライン50(配線パターン)を介して検出する(「検出工程」の一例)。
For example, when a solder bridge is generated between the
すると、制御IC22の過電圧検出ポートERRORに接続されたフォトトランジスタPT2がオンし、制御IC22は、出力電圧Vo1の過電圧を検出したとして、出力電圧Vo1の生成を停止させる。それによって、接続ライン50の配置変更という簡単な回路設計によって、簡単な回路設計によって、ヒューズ40を含む電源基板10の安全性を維持できる。
Then, the phototransistor PT2 connected to the overvoltage detection port ERROR of the
その際、本実施例では、既存の過電圧検出回路28および制御IC22を利用して、出力電圧Vo1の生成を停止させることできる。言い換えれば、電源基板10として、元々、過電圧検出回路28および制御IC22を有する構成であれば、それらを検出回路として兼用できる。
At this time, in the present embodiment, the generation of the output voltage Vo1 can be stopped using the existing
また、接続ライン50の導電部51のみが、ソルダーレジストに覆われていない。そのため、電源基板10がソルダーレジストで覆われるレジスト基板である場合、ソルダーレジストによる電源基板10の保護を維持しつつ、ヒューズ40の入出力端子部間において発生する半田付け異常、例えば、半田ブリッジを確実に検出できる。
Further, only the
なお、ヒューズ40の入出力端子部間において発生する半田付け異常は半田ブリッジに限られない。例えば、入力端子部31の半田付け不良のため、入力端子部31と配線パターン50の導電部51とが接続される場合や、出力端子部32の半田付け不良のため、出力端子部32と接続ライン50の導電部51とが接続される場合であっても、半田ブリッジの場合と同様な構成によって、出力電圧Vo1の生成を停止させることができる。
The soldering abnormality that occurs between the input / output terminal portions of the
なお、制御IC22(「報知部」の一例)は、フォトトランジスタPT2がオンした場合、電源基板10のエラーに係る警告を報知する(「報知工程」の一例)ようにしてもよい。それによって、例えば、ヒューズ40の入出力端子間において半田ブリッジ等の半田付け異常が発生した場合に、それをユーザ等に気付かせることができる。すなわち、制御IC22は、出力電圧Vo1の過電圧が発生した場合にもフォトトランジスタPT2がオンした出力電圧Vo1の生成を停止させるため、例えば、過電圧による出力電圧Vo1の停止か、半田付け異常による出力電圧Vo1の停止かを確かめさせる警告を報知することにより、半田付け異常が発生した場合に、それをユーザ等に気付かせることができる。
Note that the control IC 22 (an example of the “notification unit”) may notify a warning related to an error of the
4.他の電源基板の実施例
次に、図5から図9を参照して、スイッチング電源20として、元々、備える構成を、半田付け異常の検出回路として兼用できる例を説明する。なお、図2に示される構成と同一の構成には同一に部材番号を付し、その説明を省略する。
4). Examples of Other Power Supply Boards Next, an example in which the configuration originally provided as the switching
4−1.フィードバック回路を利用する場合(1)
まず、図5を参照して、フィードバック回路27を利用する例を説明する。図5に示す回路では、フィードバック回路27の分圧抵抗R2、R3の接続点に、コレクタが接続されるトランジスタQ1、トランジスタQ1のベースに一端が接続される抵抗R5、および配線パターン50A(「配線パターン」の一例)が、ヒューズ40の入出力端子部間における半田付け異常を検出するために、さらに設けられている。配線パターン50の一端は、図5に示されるように抵抗R5の他端に接続され、他端は、ヒューズ40の入出力端子部間を経由して開放されている。
4-1. When using a feedback circuit (1)
First, an example in which the
この場合、半田付け異常として、ヒューズ40の入出力端子部間において、例えば半田ブリッジが発生すると、導電部51が半田ブリッジと接続される。それによって、出力ラインLo1から24Vの電圧が配線パターン50に印加されると、抵抗R5を介してトランジスタQ1がオンされる。すると、分圧電圧Vdvがゼロとなるため、発光ダイオードLED1に流れる電流が大幅に増大し、それによって、制御IC22のフィードバック制御が制御範囲を超えるため、制御IC22は、出力電圧Vo1の生成を停止させる。そのため、この場合であっても、トランジスタQ1、抵抗R5、および配線パターン50Aを追加するという簡単な回路設計によって、簡単な回路設計によって、ヒューズ40を含む電源基板10の安全性を維持できる。
In this case, if, for example, a solder bridge occurs between the input / output terminal portions of the
4−2.過電流検出回路を利用する場合
次に、図6を参照して、図2における過電圧検出回路28に代えて過電流検出回路30を利用する例を説明する。図6に示されるように、過電圧検出回路28は、基準電圧源Vth、比較器IC1、抵抗R6、R7、および発光ダイオードLED2を含み。比較器IC1は、抵抗R6に流れる電流によって抵抗R6で発生する電位差が基準電圧Vthによって設定される所定値を超えた場合、過電流が発生したとして、発光ダイオードLED2を発光させる。
4-2. Case of Using Overcurrent Detection Circuit Next, an example of using the
本実施例では、抵抗R7と発光ダイオードLED2との接続点に接続される抵抗R8、および配線パターン50B(「配線パターン」の一例)が、ヒューズ40の入出力端子部間における半田付け異常を検出するために、さらに設けられている。配線パターン50Bの一端は、図6に示されるように抵抗R8の他端に接続され、他端は、ヒューズ40の入出力端子部間を経由して開放されている。
In this embodiment, the resistor R8 connected to the connection point between the resistor R7 and the light emitting diode LED2 and the
この場合、半田付け異常として、ヒューズ40の入出力端子部間において、例えば半田ブリッジが発生すると、導電部51が半田ブリッジと接続される。それによって、第1出力ラインLo1から24Vの電圧が配線パターン50Bに印加されると、抵抗R8を介して発光ダイオードLED2に電流が流れ、発光ダイオードLED2が発光する。すると、制御IC22の過電圧検出ポートERRORに接続されたフォトトランジスタPT2がオンし、制御IC22は、出力電圧Vo1の過電流を検出したとして、出力電圧Vo1の生成を停止させる。そのため、この場合であっても、抵抗R8および配線パターン50Bを追加するという簡単な回路設計によって、簡単な回路設計によって、ヒューズ40を含む電源基板10の安全性を維持できる。
In this case, if, for example, a solder bridge occurs between the input / output terminal portions of the
4−3.フィードバック回路を利用する場合(2)
次に図7を参照して、フィードバック回路27を利用する他の例を説明する。図7に示すスイッチング電源20は、図2における、過電圧検出回路28およびフォトカプラPC2等を含まない。そして、フィードバック回路27の分圧抵抗R2と分圧抵抗R3とを接続する接続ライン50Cが、「配線パターン」を構成する。すなわち、接続ライン50Cはヒューズ40の入出力端子部間を経由して、接続ライン50Cの一端は分圧抵抗R2に接続され、他端は分圧抵抗R3に接続される。
4-3. When using a feedback circuit (2)
Next, another example using the
この場合、半田付け異常として、ヒューズ40の入出力端子部間において、例えば半田ブリッジが発生すると、導電部51が半田ブリッジと接続される。それによって、出力ラインLo1から24Vの電圧が接続ライン50Cに印加されると、抵抗R5を介してトランジスタQ1がオンされる。すると、分圧電圧Vdvが24Vとなるため、発光ダイオードLED1に流れる電流が大幅に増大する。それによって、制御IC22のフィードバック制御が制御範囲を超えるため、制御IC22は、出力電圧Vo1の生成を停止させる。そのため、この場合であっても、単に、接続ライン50Cの配置変更という簡単な回路設計によって、簡単な回路設計によって、ヒューズ40を含む電源基板10の安全性を維持できる。
In this case, if, for example, a solder bridge occurs between the input / output terminal portions of the
4−4.DC−DCコンバータを利用する場合
次に、図8を参照して、図7において、過電流検出回路30に代えてDC−DCコンバータ29を利用する例を説明する。図8に示されるように、ヒューズ40はDC−DCコンバータ29への出力ラインLo1上に設けられる。また、トランジスタQ2、抵抗R9、および配線パターン50D(「配線パターン」の一例)が、ヒューズ40の入出力端子部間における半田付け異常を検出するために、さらに設けられている。
4-4. Case of Using DC-DC Converter Next, an example of using the DC-
トランジスタQ2のコレクタは、制御装置80のイネーブル信号出力端子およびDC−DCコンバータ29のイネーブル信号入力端子ENに接続され、トランジスタQ2のベースに抵抗R9の一端が接続される。配線パターン50Dの一端は、図8に示されるように抵抗R9の他端に接続され、他端は、ヒューズ40の入出力端子部間を経由して開放されている。
The collector of the transistor Q2 is connected to the enable signal output terminal of the
この場合、半田付け異常として、ヒューズ40の入出力端子部間において、例えば半田ブリッジが発生すると、導電部51が半田ブリッジと接続される。それによって、出力ラインLo1から24Vの電圧が配線パターン50Dに印加されると、抵抗R9を介してトランジスタQ2がオンされる。すると、イネーブル信号入力端子ENは無効とされ、DC−DCコンバータ29からの3.3Vの出力電圧Vo2の出力は停止される。それを、3.3V出力検出端子からの入力によって検出することによって、制御装置80は、ヒューズ40の入出力端子部間の半田付け異常の発生を検出することができる。そのため、この場合であっても、トランジスタQ2、抵抗R9、および配線パターン50Dを追加するという簡単な回路設計によって、ヒューズ40を含む電源基板10の安全性を維持できる。
In this case, if, for example, a solder bridge occurs between the input / output terminal portions of the
なお、この場合、制御装置80を動作させる電源(3,3V)は、DC−DCコンバータ29とは別の電源から、例えば、他のDC−DCコンバータから供給されるものとする。
In this case, the power supply (3, 3 V) for operating the
4−5.AC矩形波検出回路を利用する場合
次に図9を参照して、AC矩形波検出回路62を利用する他の例を説明する。図9に示す電源基板10は、図7に示すスイッチング電源(主電源回路の一例)20、スイッチング電源20より電源容量の小さい副電源回路60とを含む。
4-5. Case of Using AC Square Wave Detection Circuit Next, another example of using the AC square
副電源回路60は、整流部61、副電源ラインLs1、矩形波検出回路62、主電源制御IC(主電源制御部の一例)65、発光ダイオードLED2、ダイオード駆動回路63、および開放回路64を含む。
The sub
整流部61は、交流電源に接続されたコンデンサC5、C6およびダイオードブリッジDB2を含む、コンデンサインプット型の整流部である。副電源ラインLs1は整流部61に接続される。
The
矩形波検出回路62は、副電源ラインLs1に接続され、整流部61を介した交流電源の波形に応じた検出信号Sdtを生成し、検出信号Sdtを主電源制御IC65に供給する。矩形波検出回路62は、図9に示されるように、ツェナーダイオードZD2、コンデンサC7、およびトランジスタQ3を含む。
The rectangular
主電源制御IC65は、矩形波検出回路からの検出信号Sdtに基づいて、交流電源に含まれる矩形波を検出し、矩形波を検出した場合、主電源回路20の動作を停止する制御信号PSconを生成し、制御信号PSconをダイオード駆動回路63に供給する。
The main power
ダイオード駆動回路63は制御信号PSconにしたがって、発光ダイオードLED2を発光させる。それによって、制御IC22は、交流電源として矩形波が検出されたとして、出力電圧Vo1の生成を停止させる。
The
開放回路64は、副電源ラインLs1に接続される抵抗R10と、一端が抵抗R10に接続され、他端が開放される開放ライン50E(「接続ライン」の一例)とを含む。本実施例では開放ライン50Eが「配線パターン」を構成する。
The
この場合、半田付け異常として、ヒューズ40の入出力端子部間において、例えば半田ブリッジが発生すると、導電部51が半田ブリッジと接続される。それによって、出力ラインLo1から24Vの電圧が開放ライン50Eに印加されると、抵抗R10を介して出力電圧Vo1(24V)が副電源ラインLs1に供給される。すると、トランジスタQ3がオン状態となり、検出信号Sdtはグランド電圧で一定となる。そのため、主電源制御IC65は矩形波が検出されたとして、主電源回路20の動作を停止する制御信号PSconを生成し、制御信号PSconをダイオード駆動回路63に供給する。そして、ダイオード駆動回路63は制御信号PSconにしたがって、発光ダイオードLED2を発光させる。このとき、制御IC22は、交流電源として矩形波が検出されたとして、出力電圧Vo1の生成を停止させる。
In this case, if, for example, a solder bridge occurs between the input / output terminal portions of the
そのため、この場合であっても、抵抗R10、および配線パターン50を追加するという簡単な回路設計によって、ヒューズ40を含む電源基板10の安全性を維持できる。
Therefore, even in this case, the safety of the
この場合、半田付け異常の検出回路は、開放回路64、矩形波検出回路62、主電源制御IC65によって構成される。
In this case, the soldering abnormality detection circuit includes the
5.実施形態1の効果
半田付け異常として、例えば、入力端子部31と出力端子32との間において半田ブリッジが発生した場合、配線パターン50の導電部51と半田ブリッジとが導通状態となる。そのため、例えば、半田ブリッジおよび配線パターン50を介して供給される第1出力ラインLo1からの電圧(電気量)に基づいて、半田ブリッジを検出することができる。それによって、簡単な回路設計によって、ヒューズ40を含む電源基板10の安全性を維持できる。
5. Effects of First Embodiment As a soldering abnormality, for example, when a solder bridge occurs between the
また、電源基板(回路基板)20内に検出回路が設けられるため、電源基板20自身によって、あるいは電源基板20による検出結果に基づいて、半田付け異常を検出することができる。
In addition, since a detection circuit is provided in the power supply board (circuit board) 20, it is possible to detect a soldering abnormality by the
また、電源基板20がソルダーレジストで覆われるレジスト基板である場合、ソルダーレジストによる回路基板の保護を維持しつつ、ヒューズ40の入出力端子部間において発生する半田異常、例えば、半田ブリッジを確実に検出できる。
In addition, when the
<実施形態2>
実施形態1では、半田付け異常の検出回路として、スイッチング電源20として、元々、備える構成を兼用できる例を説明したが、これに限られない。検出回路を既存の回路とは別個に設けてもよい。例えば、図10に示すように、検出回路として、抵抗R11、R12の分圧抵抗、および配線パターン50F(「配線パターン」の一例)を設ける。抵抗R11の一端は配線パターン50Fに接続され、配線パターン50Fはヒューズ40の入出力端子部間を経由して設けられ、その他端は開放される。抵抗R12の一端は抵抗R11に接続され、抵抗R12の他端はグランドラインVgに接続される。抵抗R11と抵抗R12との接続点は、例えば、制御装置80に接続される。
<
In the first embodiment, the switching
この場合、半田付け異常として、ヒューズ40の入出力端子部間において、例えば半田ブリッジが発生すると、導電部51が半田ブリッジと接続される。それによって、例えば、第1出力ラインLo1から24Vの電圧が配線パターン50に印加されると、抵抗R11、R12による分圧が制御装置80に供給される。それによって、制御装置80は、ヒューズ40の入出力端子部間の半田付け異常の発生を検出することができる。そのため、この場合であっても、抵抗R11、R12および配線パターン50Fを追加するという簡単な回路設計によって、ヒューズ40を含む電源基板10の安全性を維持できる。
In this case, if, for example, a solder bridge occurs between the input / output terminal portions of the
また、他の異常状態、例えば、過電圧の発生と区別して、半田付け異常の発生を検出することができる。 Further, it is possible to detect the occurrence of a soldering abnormality in distinction from other abnormal states, for example, the occurrence of an overvoltage.
<実施形態3>
実施形態1、2では、電源基板10上に半田付け異常の検出回路を設ける例を示したが、これに限られない。図11に示されるように、電源基板10上に、単に、半田付け異常を検出するための配線パターン50G(「配線パターン」の一例)のみを設けるようにしてもよい。図11では、配線パターン50がヒューズ40の入出力端子部間を経由して設けられ、その一端がグランドVgに接続され、その他端は開放される。他端には、検査用端子T1が設けられている。この場合であっても、例えば、製品検査の際に、検査治具によって、配線パターン50を利用して半田付け異常を検出することができる。
<Embodiment 3>
In the first and second embodiments, the example in which the detection circuit for the soldering abnormality is provided on the
例えば、入力端子部31と検査用端子T1との間のインピーダンス(抵抗値)、および出力端子部32と検査用端子T1との間のインピーダンス(抵抗値)を測定し、抵抗値が所定値より小さい場合、半田付け異常と判断するようにしてもよい。
For example, the impedance (resistance value) between the
あるいは、配線パターン50Gの一端をグランドラインVgに接続せず開放して、配線パターン50Gの一端を、検査治具側において所定の抵抗を介してグランドに接続する。そして、入力端子部31と検査用端子T1との間、および出力端子部32と検査用端子T1との間に所定の電圧を検査治具から印加して、その時に、入力端子部31と検査用端子T1との間に流れる電流、および出力端子部32と検査用端子T1との間に流れる電流を測定し、測定電流が所定値より大きい場合に、半田付け異常と判断するようにしてもよい。なお、所定の抵抗は電源基板10側に設けてもよい。
Alternatively, one end of the
あるいは、入力端子部31と検査用端子T1との間、および出力端子部32と検査用端子T1との間に所定の電圧を検査治具から印加して、その時に、入力端子部31と検査用端子T1との間の電位差、および出力端子部32と検査用端子T1との間の電位差を測定し、測定電位差が所定値より小さい場合に、半田付け異常と判断するようにしてもよい。
Alternatively, a predetermined voltage is applied from the inspection jig between the
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
<Other embodiments>
The present invention is not limited to the embodiments described with reference to the above description and drawings. For example, the following embodiments are also included in the technical scope of the present invention.
(1)実施形態1〜実施形態3では、配線パターン50の、ソルダーレジストで覆われてない部分(図4の黒塗りの部分)51を、半田付け異常を検出するための導電部として構成する例を示したが、導電部はこれに限られない。例えば、図2の抵抗R4、図5の抵抗R5、図6の抵抗R8、図7の抵抗R2、図8の抵抗R9、図9の抵抗R10、および、図10の抵抗R11がチップ抵抗(チップ部品の一例)で構成される場合、図12に示すように、配線パターン50の端部において、基板10上の入力端子部31と出力端子部32とを結ぶ直線領域TEと重なる部分に位置するように、チップ部品用のランド52または53を設け、チップ部品用のランド52または53を導電部として構成するようにしてもよい。
この場合であっても、半田付け異常、例えば、半田ブリッジが発生する場合、チップ部品用のランド52または53が出力ラインLo1と接続されるため、配線パターン50を介して半田付け異常を確実に検出できる。
(1) In the first to third embodiments, a portion (blacked portion in FIG. 4) 51 of the
Even in this case, when a soldering abnormality occurs, for example, when a solder bridge occurs, the
あるいは、図13に示すように、配線パターン50の端部において、基板10上の入力端子部31と出力端子部32とを結ぶ直線領域TEと重なる部分に位置するように、スルーホールのランド部54または55を設け、スルーホールのランド部54または55を導電部として構成するようにしてもよい。
この場合であっても、半田付け異常、例えば、半田ブリッジが発生する場合、スルーホールのランド部54または55が出力ラインLo1と接続されるため、配線パターン50を介して半田付け異常を確実に検出できる。
Alternatively, as shown in FIG. 13, the land portion of the through hole is located at the end portion of the
Even in this case, when a soldering abnormality occurs, for example, when a solder bridge occurs, the
(2)実施形態1〜実施形態3では、本発明に係る回路基板を、プリンタ1の電源基板10に適用した例で示したが、これに限られない。本発明に係る回路基板は、電源ラインに設けられるヒューズを有する、あらゆる回路基板に適用できる。
(2) In the first to third embodiments, the circuit board according to the present invention is shown as an example applied to the
1…プリンタ、10…電源基板、20…スイッチング電源、22…制御IC、27…フィードバック回路、28…過電圧検出回路、29…DC−DCコンバータ、30…過電流検出回路、31…入力端子部、32…出力端子部、40…ヒューズ、50…配線パターン、51…導電部、60…副電源回路、62…矩形波検出回路、65…主電源制御IC、Lo1…第1出力ライン、Lo2…第2出力ライン DESCRIPTION OF SYMBOLS 1 ... Printer, 10 ... Power supply board, 20 ... Switching power supply, 22 ... Control IC, 27 ... Feedback circuit, 28 ... Overvoltage detection circuit, 29 ... DC-DC converter, 30 ... Overcurrent detection circuit, 31 ... Input terminal part, 32 ... Output terminal part, 40 ... Fuse, 50 ... Wiring pattern, 51 ... Conducting part, 60 ... Sub power supply circuit, 62 ... Rectangle wave detection circuit, 65 ... Main power supply control IC, Lo1 ... First output line, Lo2 ... First 2 output lines
Claims (16)
前記ヒューズに接続される入力端子部を有する第1電源ラインと、
前記ヒューズに接続される出力端子部を有する第2電源ラインと、
前記第1電源ラインと前記第2電源ラインとの間に設けられる配線パターンであって、前記入力端子部と前記出力端子部とを結ぶ仮想の直線と交差する位置に設けられる導電部を有する配線パターンと、
を備えた、回路基板。 A fuse,
A first power supply line having an input terminal connected to the fuse;
A second power line having an output terminal connected to the fuse;
A wiring pattern provided between the first power supply line and the second power supply line, the wiring having a conductive portion provided at a position intersecting with a virtual straight line connecting the input terminal portion and the output terminal portion With patterns,
With a circuit board.
前記配線パターンに接続される検出回路であって、前記入力端子部および前記出力端子部のうち少なくともいずれか一方と前記導電部とが導通状態であるか否かで異なる電気量を、前記配線パターンを介して検出する検出回路を、さらに備える、回路基板。 The circuit board according to claim 1,
A detection circuit connected to the wiring pattern, wherein the amount of electricity varies depending on whether or not at least one of the input terminal portion and the output terminal portion and the conductive portion are in a conductive state. A circuit board further comprising a detection circuit for detecting via the circuit board.
前記配線パターンは、前記導電部以外の部分がソルダーレジストに覆われる、回路基板。 In the circuit board according to claim 1 or 2,
The wiring pattern is a circuit board in which a portion other than the conductive portion is covered with a solder resist.
前記配線パターンは、前記導電部を構成するチップ部品用のランドを含む、回路基板。 In the circuit board according to claim 1 or 2,
The wiring pattern is a circuit board including a land for chip parts that constitutes the conductive portion.
前記配線パターンは、前記導電部を構成するスルーホールのランド部を含む、回路基板。 In the circuit board according to claim 1 or 2,
The wiring pattern includes a land portion of a through hole that constitutes the conductive portion.
トランスと、
前記トランスの一次側に設けられ、前記トランスの二次側電圧を所定電圧に制御する制御部と、
前記トランスの二次側に設けられる前記第1電源ラインと、
前記ヒューズを介して前記第1電源ラインから前記二次側電圧を供給される前記第2電源ラインと、
前記第1電源ラインに接続され、前記二次側電圧に応じた情報を前記制御部に供給するフィードバック回路とを備え、
前記フィードバック回路は、
前記第1電源ラインとグランドとの間に設けられた二個の分圧抵抗、および該二個の分圧抵抗を接続する接続ラインを含み、前記二次側電圧の分圧を生成する分圧回路と、
前記分圧回路によって生成した前記分圧に応じた情報を前記制御部に供給するフォトカプラとを含み、
前記接続ラインは、前記配線パターンを構成し、
前記検出回路は、前記フィードバック回路および前記制御部によって構成される、回路基板。 The circuit board according to claim 2,
With a transformer,
A control unit provided on a primary side of the transformer and controlling a secondary side voltage of the transformer to a predetermined voltage;
The first power supply line provided on the secondary side of the transformer;
The second power supply line supplied with the secondary voltage from the first power supply line via the fuse;
A feedback circuit connected to the first power supply line and supplying information according to the secondary side voltage to the control unit;
The feedback circuit includes:
A voltage divider that includes two voltage dividing resistors provided between the first power supply line and the ground, and a connection line that connects the two voltage dividing resistors, and generates a divided voltage of the secondary side voltage; Circuit,
A photocoupler that supplies information corresponding to the divided voltage generated by the voltage dividing circuit to the control unit,
The connection line constitutes the wiring pattern,
The detection circuit is a circuit board configured by the feedback circuit and the control unit.
トランスと、
前記トランスの一次側に設けられ、前記トランスの二次側電圧が所定値以上である過電圧を検出した際に、前記二次側電圧の生成を停止させる制御部と、
前記トランスの二次側に設けられる前記第1電源ラインと、
前記ヒューズを介して前記第1電源ラインから前記二次側電圧を供給される前記第2電
源ラインと、
前記第1電源ラインに接続され、前記二次側電圧の前記過電圧を検出し、検出した前記過電圧の情報を前記制御部に供給する過電圧保護回路とを備え、
前記過電圧保護回路は、前記第1電源ラインとグランドとの間に設けられた直列回路を含み、
前記直列回路は、
前記第1電源ラインに接続されたツェナーダイオードと、
前記ツェナーダイオードに接続された抵抗と、
前記ツェナーダイオードと前記抵抗とを結ぶ接続ラインと、
前記抵抗と前記グランドとの間に接続され、前記過電圧の情報を前記制御部に供給するフォトカプラとを含み、
前記接続ラインは、前記配線パターンを構成し、
前記検出回路は、前記過電圧保護回路および前記制御部によって構成される、回路基板。 The circuit board according to claim 2,
With a transformer,
A controller that is provided on the primary side of the transformer and that stops generation of the secondary side voltage when detecting an overvoltage in which the secondary side voltage of the transformer is equal to or higher than a predetermined value;
The first power supply line provided on the secondary side of the transformer;
The second power supply line supplied with the secondary voltage from the first power supply line via the fuse;
An overvoltage protection circuit connected to the first power supply line, detecting the overvoltage of the secondary side voltage, and supplying information of the detected overvoltage to the control unit;
The overvoltage protection circuit includes a series circuit provided between the first power supply line and the ground,
The series circuit is
A Zener diode connected to the first power line;
A resistor connected to the zener diode;
A connection line connecting the Zener diode and the resistor;
A photocoupler connected between the resistor and the ground and supplying information on the overvoltage to the control unit;
The connection line constitutes the wiring pattern,
The detection circuit is a circuit board configured by the overvoltage protection circuit and the control unit.
主電源回路と、
前記主電源回路より電源容量の小さい副電源回路とを備え、
前記主電源回路は、
トランスと、
前記トランスの二次側に設けられる前記第1電源ラインとを含み、
前記副電源回路は、
交流電源に接続されたコンデンサおよびダイオードを含む、コンデンサインプット型の整流部と、
前記整流部に接続された副電源ラインと、
前記副電源ラインに接続され、前記整流部を介した前記交流電源の波形に応じた検出信号を生成する矩形波検出回路と、
前記矩形波検出回路からの前記検出信号に基づいて、前記交流電源に含まれる矩形波を検出し、前記矩形波を検出した場合、前記主電源回路の動作を停止する制御信号を生成する主電源制御部と、
前記副電源ラインに接続される抵抗と、一端が前記抵抗に接続され、他端が開放される開放ラインとを含む開放回路と、
を含み、
前記開放ラインは、前記配線パターンを構成し、
前記検出回路は、前記開放回路、前記矩形波検出回路、前記主電源制御部によって構成される、回路基板。 The circuit board according to claim 2,
A main power circuit;
A sub power supply circuit having a smaller power supply capacity than the main power supply circuit,
The main power circuit is
With a transformer,
Including the first power supply line provided on the secondary side of the transformer,
The sub power circuit is
A capacitor input type rectifier including a capacitor and a diode connected to an AC power supply; and
A sub power supply line connected to the rectifying unit;
A rectangular wave detection circuit that is connected to the sub power supply line and generates a detection signal corresponding to the waveform of the AC power supply via the rectifying unit;
A main power supply that detects a rectangular wave included in the AC power supply based on the detection signal from the rectangular wave detection circuit and generates a control signal for stopping the operation of the main power supply circuit when the rectangular wave is detected A control unit;
An open circuit including a resistor connected to the sub power line, and an open line having one end connected to the resistor and the other end open;
Including
The open line constitutes the wiring pattern,
The detection circuit is a circuit board configured by the open circuit, the rectangular wave detection circuit, and the main power supply control unit.
前記配線パターンは、前記導電部以外の部分がソルダーレジストに覆われる、回路基板。 In the circuit board according to any one of claims 6 to 8,
The wiring pattern is a circuit board in which a portion other than the conductive portion is covered with a solder resist.
当該回路基板は、前記仮想の直線と交差する位置に電極が位置するように設けられたチップ部品を備え、
前記配線パターンは、前記導電部を構成する前記チップ部品用のランドを含む、回路基板。 In the circuit board according to any one of claims 6 to 8,
The circuit board includes a chip component provided such that an electrode is positioned at a position intersecting with the virtual straight line,
The circuit pattern, wherein the wiring pattern includes a land for the chip component that constitutes the conductive portion.
前記配線パターンは、前記導電部を構成するスルーホールのランド部を含む、回路基板。 In the circuit board according to any one of claims 6 to 8,
The wiring pattern includes a land portion of a through hole that constitutes the conductive portion.
当該回路基板のエラーに係る警告を報知する報知部をさらに備える、回路基板。 In the circuit board according to any one of claims 6 to 11,
A circuit board further comprising a notification unit that notifies a warning related to an error of the circuit board.
前記第1電源ライン、前記ヒューズを経て、前記第2電源ラインから供給される電圧を用いて画像を形成する画像形成部と、
を備える、画像形成装置。 The circuit board according to any one of claims 1 to 12,
An image forming unit that forms an image using a voltage supplied from the second power line through the first power line and the fuse;
An image forming apparatus.
前記第1電源ラインと前記第2電源ラインとの間に設けられる配線パターンであって、前記入力端子部と前記出力端子部とを結ぶ仮想の直線と交差する位置に設けられる導電部を有する配線パターンを形成する形成工程と、
前記入力端子部および前記出力端子部のうち少なくともいずれか一方と前記導電部とが導通状態であるか否かで異なる電気量を、前記配線パターンを介して検出する検出工程と
前記検出工程において前記導通状態である電気量が検出された場合、回路基板にエラーが発生したとして、前記第1電源ラインへの前記電源電圧の印加を停止する停止工程と、
を含む、回路基板エラー検出方法。 A circuit board having a fuse, a first power supply line having an input terminal connected to the fuse, to which a power supply voltage is applied, and a second power supply line having an output terminal connected to the fuse A method of detecting errors in
A wiring pattern provided between the first power supply line and the second power supply line, the wiring having a conductive portion provided at a position intersecting with a virtual straight line connecting the input terminal portion and the output terminal portion A forming step of forming a pattern;
A detection step of detecting, via the wiring pattern, different amounts of electricity depending on whether or not at least one of the input terminal portion and the output terminal portion and the conductive portion are in a conductive state; and A stop step of stopping application of the power supply voltage to the first power supply line, assuming that an error has occurred in the circuit board when an electrical quantity in a conductive state is detected;
A circuit board error detection method comprising:
前記形成工程において、前記配線パターンは、回路基板に設けられる回路部品に接続される接続ラインを兼用して形成される、回路基板エラー検出方法。 The circuit board error detection method according to claim 14,
The circuit board error detection method, wherein, in the forming step, the wiring pattern is formed also as a connection line connected to a circuit component provided on the circuit board.
前記回路基板のエラーに係る警告を報知する報知工程をさらに含む、回路基板エラー検出方法。 The circuit board error detection method according to claim 14 or 15,
A circuit board error detection method further comprising a notification step of notifying a warning related to an error of the circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014021676A JP6241306B2 (en) | 2014-02-06 | 2014-02-06 | Circuit board, image forming apparatus including the board, and circuit board error detection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014021676A JP6241306B2 (en) | 2014-02-06 | 2014-02-06 | Circuit board, image forming apparatus including the board, and circuit board error detection method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015149838A JP2015149838A (en) | 2015-08-20 |
JP6241306B2 true JP6241306B2 (en) | 2017-12-06 |
Family
ID=53892798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014021676A Active JP6241306B2 (en) | 2014-02-06 | 2014-02-06 | Circuit board, image forming apparatus including the board, and circuit board error detection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6241306B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021082629A (en) * | 2019-11-14 | 2021-05-27 | 株式会社オートネットワーク技術研究所 | Electrical component and electrical device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002223061A (en) * | 2001-01-24 | 2002-08-09 | Shindengen Electric Mfg Co Ltd | Land structure of printed board |
JP5355149B2 (en) * | 2009-03-02 | 2013-11-27 | 株式会社東芝 | Electronic device and method of detecting connection failure of electronic component using electronic device |
JP2013135588A (en) * | 2011-12-27 | 2013-07-08 | Brother Ind Ltd | Power system and image forming apparatus |
-
2014
- 2014-02-06 JP JP2014021676A patent/JP6241306B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015149838A (en) | 2015-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9329561B2 (en) | Low power consumption accurate power supply overvoltage detection | |
JP6111705B2 (en) | Power system | |
JP6161374B2 (en) | Power supply device and image forming apparatus | |
JP5974952B2 (en) | Power supply system and image forming apparatus equipped with the power supply system | |
US9537419B2 (en) | Power supply system and image forming apparatus having the same | |
JP6040768B2 (en) | Switching power supply, power supply system, and image forming apparatus | |
JP6028653B2 (en) | Power supply system and image forming apparatus equipped with the power supply system | |
JP6413967B2 (en) | Power supply device and image forming apparatus provided with the same | |
JP2013033929A5 (en) | ||
JP6241306B2 (en) | Circuit board, image forming apparatus including the board, and circuit board error detection method | |
US20120262951A1 (en) | Power converter having semiconductor switching element | |
JP2018007422A (en) | Insulating synchronous rectification type dc/dc converter, protection method thereof, power source adapter and electronic device | |
JP6772730B2 (en) | Power supply system and image forming equipment | |
JP7301527B2 (en) | Power supply and image forming apparatus | |
KR20050060850A (en) | Device for detection of power-off | |
JP2009130975A (en) | Power unit | |
US9606496B2 (en) | Printed circuit board and image forming apparatus | |
JP6566688B2 (en) | Zero-cross detection circuit, power supply device, and image forming apparatus | |
JP6765906B2 (en) | High-voltage generator and image forming device | |
US11842858B2 (en) | Image forming apparatus | |
US20250044733A1 (en) | Circuit board and image forming apparatus | |
US10031436B2 (en) | High voltage generation apparatus and image forming apparatus | |
JP6963210B2 (en) | Power supply and lighting | |
JP2006012538A (en) | Discharge tube lighting device | |
JP2013158211A (en) | Discharge circuit and power source with the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171023 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6241306 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |