JP6231389B2 - Semiconductor optical device and optical module - Google Patents
Semiconductor optical device and optical module Download PDFInfo
- Publication number
- JP6231389B2 JP6231389B2 JP2014007089A JP2014007089A JP6231389B2 JP 6231389 B2 JP6231389 B2 JP 6231389B2 JP 2014007089 A JP2014007089 A JP 2014007089A JP 2014007089 A JP2014007089 A JP 2014007089A JP 6231389 B2 JP6231389 B2 JP 6231389B2
- Authority
- JP
- Japan
- Prior art keywords
- drive electrode
- layer
- semiconductor
- type drive
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 250
- 230000003287 optical effect Effects 0.000 title claims description 125
- 239000000758 substrate Substances 0.000 claims description 42
- 238000005253 cladding Methods 0.000 claims description 28
- 238000002955 isolation Methods 0.000 claims description 12
- 230000017525 heat dissipation Effects 0.000 description 59
- 229910000679 solder Inorganic materials 0.000 description 34
- 230000000052 comparative effect Effects 0.000 description 30
- 230000003071 parasitic effect Effects 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 21
- 238000000034 method Methods 0.000 description 18
- 238000004891 communication Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は、半導体光素子及び光モジュールに関する。 The present invention relates to a semiconductor optical device and an optical module.
近年、半導体レーザ等の半導体光素子は、例えば半導体光素子を含む光モジュールの小型化等の需要に応えるため、素子の小型化が推し進められている。 2. Description of the Related Art In recent years, semiconductor optical devices such as semiconductor lasers have been increasingly miniaturized in order to meet demands such as miniaturization of optical modules including semiconductor optical devices.
なお、特許文献１には、ジャンクションダウン方式を採用した場合にも、融着時に電流通路部に加えられる熱に起因する半導体レーザ素子の動作電圧の上昇を抑制することが可能な半導体レーザ装置等が記載されている。
また、特許文献２には、良好な放熱性を有すると共に寄生キャパシタンスを低減可能な半導体レーザが記載されている。
また、特許文献３には、素子作製工程を複雑化することなく、素子間の光結合効率を低下させることなく、同時に素子間のアイソレ−ションを確保した光集積回路が記載されている。
しかし、素子の小型化は、ＩＣドライバの近接配置等による熱干渉をもたらし、素子の活性層温度を上昇させてしまう。 However, downsizing of the element causes thermal interference due to the proximity arrangement of the IC driver, and raises the active layer temperature of the element.
ここで、駆動電極の面積を大きくすることで放熱経路を増やすことができるが、駆動電極の面積増加は、駆動電極間等に生じる寄生容量の増加を招き、ひいては半導体光素子の高周波特性の悪化を招く。 Here, the heat radiation path can be increased by increasing the area of the drive electrode. However, the increase in the area of the drive electrode leads to an increase in parasitic capacitance generated between the drive electrodes, thereby deteriorating the high-frequency characteristics of the semiconductor optical device. Invite.
そこで、本発明は、駆動電極の寄生容量を抑制しつつ、さらに放熱性能の良い半導体光素子及び光モジュールを提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor optical device and an optical module that further improve heat dissipation performance while suppressing parasitic capacitance of a drive electrode.
（１）上記課題を解決するために、本発明に係る半導体光素子は、｛活性層を含み、前記活性層を含んで光の出射方向に延伸する光導波路部と、前記光導波路部上方に位置するリッジ部と、前記リッジ部の第１の側方に配置される第１バンク部と、前記リッジ部の第２の側方に配置される第２バンク部と、が形成される半導体多層｝と、前記半導体多層の上表面の予め定められた領域に積層される絶縁層と、｛前記リッジ部の頂上面であり前記絶縁層が積層されない第１コンタクト領域を含んで、さらに、前記第２バンク部に積層される前記絶縁層の上表面までに連続して広がって形成される第１駆動電極｝と、｛前記第１バンク部の頂上面の一部であり前記絶縁層が積層されない第２コンタクト領域を含んで、前記第１駆動電極と非接触で形成されるダミー電極｝と、を備えることを特徴とする。 (1) In order to solve the above problems, a semiconductor optical device according to the present invention includes: an optical waveguide portion including an active layer and extending in a light emitting direction including the active layer, and above the optical waveguide portion. A semiconductor multilayer in which a ridge portion located, a first bank portion disposed on a first side of the ridge portion, and a second bank portion disposed on a second side of the ridge portion are formed }, An insulating layer stacked in a predetermined region on the upper surface of the semiconductor multilayer, and {a first contact region that is a top surface of the ridge portion and does not stack the insulating layer; A first drive electrode formed continuously extending to the upper surface of the insulating layer stacked in the two bank portions} and {a part of the top surface of the first bank portion and the insulating layer is not stacked. Including a second contact region and in non-contact with the first drive electrode; Characterized in that it comprises a dummy electrode} to be made.
（２）上記（１）に記載の半導体光素子であって、前記第１コンタクト領域は、コンタクト層の頂上面であり、前記第２コンタクト領域は、クラッド層の頂上面である、ことを特徴とする。 (2) In the semiconductor optical device according to (1), the first contact region is a top surface of a contact layer, and the second contact region is a top surface of a cladding layer. And
（３）上記（２）に記載の半導体光素子であって、前記第２バンク部は、前記絶縁層が上表面に積層される前記コンタクト層と、前記コンタクト層が上表面に積層される前記クラッド層と、を含み、前記第１駆動電極と前記ダミー電極の頂上面の高さの差は、前記第２バンク部における前記絶縁層の厚みと前記コンタクト層の厚みの和より小さく、前記ダミー電極の厚みは、前記第１駆動電極のうち前記第２バンク部に形成される部分の厚みよりも厚い、ことを特徴とする。 (3) In the semiconductor optical device according to (2), the second bank unit includes the contact layer in which the insulating layer is stacked on an upper surface and the contact layer in which the contact layer is stacked on an upper surface. A difference in height between top surfaces of the first drive electrode and the dummy electrode is smaller than a sum of a thickness of the insulating layer and a thickness of the contact layer in the second bank portion, and the dummy layer The electrode has a thickness that is greater than a thickness of a portion of the first drive electrode formed in the second bank portion.
（４）上記（２）に記載の半導体光素子であって、前記活性層は、前記第２バンク部の下方には形成されない、ことを特徴とする。 (4) The semiconductor optical device according to (2), wherein the active layer is not formed below the second bank portion.
（５）上記（１）に記載の半導体光素子であって、前記リッジ部と前記第１バンク部との間に位置する第１間隙底面、及び、前記リッジ部と前記第２バンク部との間に位置する第２間隙底面、に前記リッジ部に並列して延伸するアイソレーション溝がそれぞれ形成され、前記アイソレーション溝は、最深部が前記半導体多層に含まれる前記活性層の下に達する、ことを特徴とする。 (5) The semiconductor optical device according to (1), wherein the bottom surface of the first gap located between the ridge portion and the first bank portion, and the ridge portion and the second bank portion Isolation grooves extending in parallel with the ridge portion are respectively formed on the bottom surfaces of the second gaps located between the isolation grooves, and the isolation grooves reach under the active layer included in the semiconductor multilayer, It is characterized by that.
（６）上記（１）に記載の半導体光素子であって、請求項１に記載の半導体光素子であって、前記半導体多層が上表面に積層される半導体基板と、｛前記半導体基板の上表面のうち前記半導体多層が積層されない第３コンタクト領域を含んで、さらに、前記絶縁層の上表面までに連続して広がって、前記第１駆動電極及び前記ダミー電極と非接触で形成され、前記第１駆動電極と対となって前記活性層に電流を供給する第２駆動電極｝と、をさらに備えることを特徴とする。 (6) The semiconductor optical device according to (1), wherein the semiconductor multilayer is stacked on an upper surface, and {the top of the semiconductor substrate Including a third contact region of the surface where the semiconductor multilayer is not stacked, and further extending continuously to the upper surface of the insulating layer, and formed in a non-contact manner with the first drive electrode and the dummy electrode, A second drive electrode for supplying a current to the active layer in a pair with the first drive electrode}.
（７）上記（６）に記載の半導体光素子であって、前記光導波路部の延長線上に集積ミラーをさらに備え、前記第３コンタクト領域は、前記リッジ部を上方から見た場合に、前記光導波路部の延長線が、前記集積ミラーと、前記第３コンタクト領域を、この順に貫くよう位置する部分を有し、前記集積ミラーの鏡面の法線方向は、前記光導波路部から出射される光の出射方向と斜交する、ことを特徴とする。 (7) The semiconductor optical device according to (6), further including an integrated mirror on an extension line of the optical waveguide portion, wherein the third contact region is formed when the ridge portion is viewed from above. An extension line of the optical waveguide portion has a portion positioned so as to penetrate the integrated mirror and the third contact region in this order, and the normal direction of the mirror surface of the integrated mirror is emitted from the optical waveguide portion. It is characterized by crossing with the light emitting direction.
（８）上記（１）乃至（７）のいずれかに記載の半導体光素子と、{前記第１駆動電極と、前記ダミー電極と、がろう付けされるサブマウント}と、を備えることを特徴とする光モジュールである。 (8) The semiconductor optical device according to any one of (1) to (7), and {a submount to which the first drive electrode and the dummy electrode are brazed}. This is an optical module.
（９）本発明に係る半導体光素子は、｛活性層とクラッド層とコンタクト層を含み、前記活性層を含んで光の出射方向に延伸する光導波路部と、前記光導波路部上方に配置されるリッジ部と、前記リッジ部の第１の側方に位置する第１バンク部と、前記リッジ部の第２の側方に配置される第２バンク部と、を形成する半導体多層｝と、前記半導体多層の上表面の予め定められた領域に積層される絶縁層と、｛前記リッジ部の頂上面であって前記絶縁層が積層されない前記コンタクト層の頂上面である前記第１コンタクト領域を含んで、さらに、前記第２バンク部に積層される前記絶縁層の上表面までに連続して広がって形成される第１駆動電極｝と、｛前記第１バンク部の頂上面の一部であって前記絶縁層が積層されない前記クラッド層の頂上面である第２コンタクト領域を含んで、前記第１駆動電極と非接触で形成されるダミー電極｝と、を備えることを特徴とする。 (9) The semiconductor optical device according to the present invention includes: an optical waveguide portion including an active layer, a cladding layer, and a contact layer, including the active layer and extending in a light emitting direction, and disposed above the optical waveguide portion. A semiconductor multilayer} that forms a ridge portion, a first bank portion located on a first side of the ridge portion, and a second bank portion disposed on a second side of the ridge portion, An insulating layer stacked in a predetermined region on the upper surface of the semiconductor multilayer; and {the first contact region which is a top surface of the ridge portion and is a top surface of the contact layer on which the insulating layer is not stacked. And a first drive electrode formed continuously extending to the upper surface of the insulating layer stacked on the second bank portion}, and a part of the top surface of the first bank portion. The top of the cladding layer where the insulating layer is not laminated. Include a second contact region is a surface, characterized in that it comprises a dummy electrode} formed by the first drive electrode and the non-contact.
本発明により、駆動電極の寄生容量を抑制しつつ、さらに放熱性能の良い半導体光素子及び光モジュールが提供される。 According to the present invention, there are provided a semiconductor optical device and an optical module having further excellent heat dissipation performance while suppressing parasitic capacitance of the drive electrode.
以下に、図面に基づき、本発明の実施形態を具体的かつ詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。なお、以下に示す図は、あくまで、実施形態の実施例を説明するものであって、図の大きさと本実施例記載の縮尺は必ずしも一致するものではない。 Hereinafter, embodiments of the present invention will be described specifically and in detail based on the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted. In addition, the figure shown below demonstrates the Example of embodiment to the last, Comprising: The magnitude | size of a figure and the reduced scale as described in a present Example do not necessarily correspond.
［第１の実施形態］
図１は、本発明の第１の実施形態に係る半導体レーザ素子１の構成を示す斜視図である。本実施形態に係る半導体レーザ素子１は半導体多層を含んで形成されるリッジ型の半導体レーザであり、図１に示す通り、１個のリッジ部１１（１個の導波路部）を有する単体の半導体レーザ素子１である。本実施形態に係る半導体レーザ素子１はＤＦＢ(Distributed Feedback)レーザであるが、これに限定されることがないのは言うまでもない。半導体レーザ素子１は、半導体多層の凸状部分であるリッジ部１１（メサ部）を含んでおり、リッジ部１１の第１の側方（図の左側）には第１バンク部１２が配置されている。また、リッジ部１１の第２の側方（図の右側）には第２バンク部１３が配置されている。リッジ部１１、第１バンク部１２、及び第２バンク部１３は、半導体多層に形成される。リッジ部１１と第１バンク部１２の間には第１間隙底面１４が設けられており、リッジ部１１と第２バンク部１３との間には第２間隙底面１５が設けられている。ここで、第１間隙底面１４及び第２間隙底面１５には、リッジ部１１と並列して延伸するアイソレーション溝１０が形成されている。なお、リッジ部１１は、凸状部分の頂上面及び両側の側面を含んでいる。同様に、第１バンク部１２及び第２バンク部１３は頂上面及び側面を含んでいる。ここで、リッジ部１１の両側の側面がなだらかな裾を有する場合等、リッジ部１１と、第１間隙底面１４又は第２間隙底面１５と、の境目が必ずしも明らかでない場合もあり得る。同様に、第１バンク部１２又は第２バンク部１３の側面がなだらかな裾を有する場合、第１バンク部１２と第１間隙底面１４との境目、又は第２バンク部１３と第２間隙底面１５との境目が、必ずしも明らかでない場合もあり得る。そういった場合は、リッジ部１１と第１バンク部１２とに挟まれる面のうち、少なくとも平坦部分を第１間隙底面と呼ぶこととする。第２間隙底面についても同様である。
[First Embodiment]
FIG. 1 is a perspective view showing the configuration of the
図２は、本発明の第１の実施形態に係る半導体レーザ素子１の断面図である。図２は、図１のＩＩ−ＩＩ線で示す断面を示している。本発明の第１の実施形態に係る半導体レーザ素子１において、ＩｎＰ基板２（ｎ型半導体基板）の上表面に、活性層４、クラッド層５、及びコンタクト層６（キャップ層）が順次積層されてなる半導体多層が形成されている。ここで、ＩｎＰ基板２は、例えばｎ型ＩｎＰによって形成されるものであり、活性層４は、例えばＩｎＧａＡｌＡｓを用いた多重量子井戸構造によって形成されるものである。また、クラッド層５は、例えばｐ型ＩｎＰによって形成され、コンタクト層６は、例えばＩｎＧａＡｓによって形成される。各半導体層は、例えば有機金属気相成長法によって数μｍ程度の厚さに積層されて、ほぼ平坦な界面を有する。なお、半導体多層はクラッド層５の下層部にエッチングストッパ層を含んでいてもよく、半導体多層をエッチングストッパ層までエッチング等することでリッジ部１１を形成する。かかる場合、第１間隙底面１４及び第２間隙底面１５は、エッチングストッパ層の上表面となる。
FIG. 2 is a sectional view of the
ここで、ＩｎＰ基板２の「上表面」とは、図２におけるＩｎＰ基板２の上側表面全体又はその一部を指すものとする。また、ＩｎＰ基板２における「上側」とは、ＩｎＰ基板２に対して活性層４やクラッド層５が積層される側をいうものとする。
Here, the “upper surface” of the
本発明の第１の実施形態に係る半導体レーザ素子１では、絶縁層７が、半導体多層の上表面の予め定められた領域に積層される。ここで、当該予め定められた領域とは、半導体多層の上表面の全域から、少なくとも後述する第１コンタクト領域及び第２コンタクト領域を除いた領域である。当該予め定められた領域とは、具体的には、半導体多層の上表面のうち、リッジ部１１の両側の側面、第１間隙底面１４及び第２間隙底面１５、第１バンク部１２の側面、第１バンク部１２の頂上面の一部（第１バンク部１２の頂上面のうち少なくとも第２コンタクト領域を除いた部分）、第２バンク部１３の側面、及び第２バンク部１３の頂上面である。
In the
コンタクト層６の上表面には、リッジ部１１の頂上面を除いて、絶縁層７が積層されている。絶縁層７は、例えば数μｍ程度の厚さに積層されたＳｉＯ２によって形成される。第１コンタクト領域とは、リッジ部１１の頂上面であり絶縁層７が積層されない領域である。第１コンタクト領域は、コンタクト層６の頂上面の一部となっており、第１駆動電極であるｐ型駆動電極８が形成される領域である。また、第１コンタクト領域とは、ｐ型駆動電極８とコンタクト層６との界面であるともいえる。第１コンタクト領域は必ずしもリッジ部１１の頂上面の全域である必要はなく、リッジ部１１の頂上面のうち延伸方向に沿った縁を除いた領域や、リッジ部１１の頂上面のうち両端部の縁を除いた領域等、頂上面の一部であってもよい。ｐ型駆動電極８は、例えばＴｉ、Ｐｔ、Ａｕの順に積層された金属層であり、数μｍ程度の厚みを有するものである。このような構成は、他の電極についても同様である。ｐ型駆動電極８は、第１コンタクト領域のほか、第２バンク部１３に積層される絶縁層７の上表面にも連続して広がって形成されている。
An insulating
半導体レーザ素子の実装形態には、ｎ型駆動電極３をサブマウントに融着する場合と、ｐ型駆動電極８をサブマウントに融着する場合がある。前者をジャンクションアップ（junction up、 j-up）実装、後者をジャンクションダウン（junction down、 j-down）実装と呼ぶ。ここで、リッジ部１１に直接半田等を融着するとレーザ特性を劣化させる原因となるため、ジャンクションアップ実装及びジャンクションダウン実装のいずれを採用する場合であっても、ｐ型駆動電極８のうち第２バンク部１３に形成される部分に半田等を融着して、当該融着部分を介して外部回路より電流が供給されることが望ましい。
There are a case where the n-
ｐ型駆動電極８のうち第１コンタクト領域に形成された部分と、ＩｎＰ基板２の下表面に形成された第２駆動電極であるｎ型電極３は、対となって活性層４に電流を供給する。電流は、すなわち電子とホールの流れであり、リッジ部１１下方の活性層４で電子とホールの再結合が起こり、光が発生することとなる。発生した光は、光導波路部を往復しながら増幅され、光導波路部の端面から図２の紙面に垂直な方向に向けてレーザ光として出射される。ここで、光導波路部とは、半導体多層のうち、リッジ部１１下方の活性層４を含んで光の出射方向に延伸する部分である。
A portion of the p-
なお、リッジ部１１の「頂上面」とは、リッジ部１１の頂上に位置する平坦面を指すものとし、他の部位について用いる場合も同様とする。また、光導波路部の端面における光の「出射方向」とは、光導波路部の端面から放たれる光束の中心軸が延伸する方向をいうものとする。
Note that the “top surface” of the
本発明の第１の実施形態に係る半導体レーザ素子１には、ダミー電極９が形成されている。第２コンタクト領域とは、第１バンク部１２の頂上面の一部であり絶縁層７及びコンタクト層６が形成されない領域である。第２コンタクト領域とは、ダミー電極９とクラッド層５の界面であるともいえる。第２コンタクト領域はクラッド層５の頂上面の一部であるため、積層した絶縁層７及びコンタクト層６をエッチング等によって除去するか、コンタクト層６及び絶縁層７を積層する際に第２コンタクト領域をマスクしておく必要がある。また、ダミー電極９は、ｐ型駆動電極８と非接触で形成されており、ｐ型駆動電極８の寄生容量には影響しない構成となっている。ダミー電極９とｐ型駆動電極８とは物理的に接触しないように形成されており、半導体レーザ素子１において、ダミー電極９とｐ型駆動電極８とは、電気的接続の観点では、半導体多層を介して接続されている。半導体多層のうち、ダミー電極９とｐ型駆動電極８との電気的接続に寄与する部分は、ダミー電極９やｐ型駆動電極８と比べて極めて高抵抗となっており、ダミー電極９とｐ型駆動電極８との間は、実質的には電気的に絶縁された状態にあると言える。よって、ダミー電極９の面積を大きくしても、ｐ型駆動電極８の寄生容量の増大にはほとんど影響しない。しかしながら、ダミー電極９は放熱に寄与するので、ｐ型駆動電極８の寄生容量の増大を抑制しつつ、半導体レーザ素子１の放熱性能を向上させることができる。なお、ｐ型駆動電極８とダミー電極９とが物理的に接触していない状態とは、両電極が直接に接触していない状態をいう。
A
第１間隙底面１４及び第２間隙底面１５に形成されるアイソレーション溝１０は、従来、リッジ部１１から活性層４に流れ込む電流を狭窄し、発光領域を絞る機能を目的として形成されるものである。本実施形態におけるアイソレーション溝１０は、上記機能に加えて、ｐ型駆動電極８とダミー電極９間の電気抵抗をさらに上昇させ、両電極間の電気的な接続をさらに抑制する機能も有している。それらの機能を発揮させるためには、アイソレーション溝１０の最深部が活性層４よりも下に達していることが望ましい。アイソレーション溝１０の最深部が、活性層４の上もしくは途中までしか達していないと、活性層４を伝って電荷の移動が生じ、ｐ型駆動電極８とダミー電極９間の電気抵抗を十分に上昇させられないからである。
The
半導体レーザ素子を変調駆動させる場合、ｐ型駆動電極８とｎ型駆動電極３等との間で生じる寄生容量が高周波特性の制限要因となる。寄生容量の増加に伴い遮断周波数が減少するためである。そこで、高周波特性を向上させるためには、ｐ型駆動電極８の面積は可能な限り小さくする必要がある。一方で、放熱特性を考慮すると、熱伝導率が高いｐ型駆動電極８を可能な限り大きくすれば放熱経路が広くなり、放熱特性を改善することが可能である。
When the semiconductor laser element is modulated and driven, the parasitic capacitance generated between the p-
なお、上述の通り、第２コンタクト領域はクラッド層５の頂上面の一部であり、第２コンタクト領域にダミー電極９が形成されており、製造工程において第２コンタクト領域の上方に積層されたコンタクト層６は除去されている。本実施形態では、コンタクト層６を除去する際やダミー電極９を形成する際の作製誤差等を考慮して、コンタクト層６が除去される領域は、第２コンタクト領域（ダミー電極９が形成される領域）よりも周辺に広がっており、図２に示す通り、ダミー電極９の周囲にはクラッド層５の頂上面が露出した領域がある。同様に、コンタクト層６や絶縁層７を除去する際の作製誤差等を考慮して、絶縁層７が除去される領域は、コンタクト層６が除去される領域よりも周辺に広がっており、クラッド層５の頂上面が露出した領域の周囲にはコンタクト層６の頂上面が露出した領域がある。
As described above, the second contact region is a part of the top surface of the
また、本実施形態では、ダミー電極９が半導体多層の上表面に形成される領域は、すべてクラッド層５の頂上面となっているが、これに限定されることはない。ダミー電極が半導体多層の上表面に形成される領域が、クラッド層５の頂上面からさらに広がって、コンタクト層６の側面の一部や頂上面の一部に及んでいてもよい。さらに、ダミー電極９がｐ型駆動電極８と非接触で形成される状況であれば、ダミー電極９が絶縁層７の頂上面にまで及んでいてもよい。
In the present embodiment, the region where the
図３は、本発明の第１の実施形態に係る半導体レーザ素子１に用いられる材料の熱抵抗率及び熱伝導率の参考値を示す図である。材料は、上から順に、ＩｎＰ基板２及びクラッド層５を構成するＩｎＰ、コンタクト層６を構成するＩｎＧａＡｓ、絶縁層７を構成するＳｉＯ２、ｐ型駆動電極８を構成するＡｕとなっている。ｐ型駆動電極８を構成するＡｕの熱伝導率が最も高く、１０２Ｗ／（Ｋ・ｍ）のオーダーであるのに対し、ＩｎＰ基板２及びクラッド層５を構成するＩｎＰは１０１Ｗ／（Ｋ・ｍ）のオーダーであり、コンタクト層６を構成するＩｎＧａＡｓや絶縁層７を構成するＳｉＯ２は１００Ｗ／（Ｋ・ｍ）のオーダーとなっている。特に、ＳｉＯ２の熱伝導率が小さく、絶縁層７は熱を閉じ込める層となることが予測される。なお、熱抵抗率は熱伝導率の逆数であり、熱抵抗率が小さいほど熱の伝導性が良いことになる。
FIG. 3 is a diagram showing reference values of the thermal resistivity and thermal conductivity of the material used for the
図４は、本発明の第１の実施形態に係る半導体レーザ素子１における放熱経路を示す図である。半導体レーザ素子では発光に伴い熱が発生するため、発熱部２０から効率良く熱を逃がす工夫が必要とされる。本実施形態では、ＩｎＰ基板側放熱経路２１と、ｐ型駆動電極側放熱経路２２に加えて、ダミー電極側放熱経路２３が確保されている。ここで、ダミー電極９の下面はクラッド層５に接しており、絶縁層７とコンタクト層６を挟まない構成のため、ＩｎＰに比べて熱伝導率が１桁程度小さい層を介さずに放熱することでき、放熱特性の改善に寄与している。また、本実施形態においてＩｎＰ基板側放熱経路２１は１００μｍ程度の経路であるのに対し、ダミー電極側放熱経路２３は２０μｍ程度の経路であり、より短距離なため、放熱特性の改善に寄与する割合が大きい。
FIG. 4 is a diagram showing a heat dissipation path in the
ＩｎＰ基板側放熱経路２１、ｐ型駆動電極側放熱経路２２は、融着されたワイヤもしくはサブマウントに熱を逃がす経路となる。一方、ダミー電極９に配線が行われていない場合、ダミー電極側放熱経路２３は電極面から空気中（もしくは半導体レーザ素子１が置かれる雰囲気中）に熱を拡散させる経路となる。ダミー電極９にレーザ駆動用ワイヤとは別のワイヤをボンディングする場合、ダミー電極９が空気よりも格段に熱伝導率の良い金属と接触する部分を有することとなるため、当該部分からの放熱量が増し、ダミー電極９に配線が行われていない場合に比べて半導体レーザ素子１の放熱性能が向上する。
The InP substrate side heat dissipation path 21 and the p-type drive electrode side
なお、発熱部２０からの放熱経路は図示した以外にも種々考えられるが、図４では代表的な経路のみを図示している。例えば、ｐ型駆動電極側放熱経路２２は、ｐ型駆動電極８に沿っているが、これはＡｕの熱伝導率がＳｉＯ２の熱伝導率よりも２桁程大きいため、この経路が支配的と考えられるためである。
Although various heat dissipation paths from the
図５は、第１の比較例に係る半導体レーザ素子の放熱経路を示す図である。第１の比較例に係る半導体レーザ素子は、本発明の第１の実施形態に係る半導体レーザ素子１と比較すると、ダミー電極９が形成されていない点で相違しているが、他の構造は第１の実施形態に係る半導体レーザ素子１と共通している。第１の比較例に係る半導体レーザ素子において、ｐ型駆動電極８の形状は、第１の実施形態に係る半導体レーザ素子１と同じ形状であるので、第１の比較例におけるｐ型駆動電極８の寄生容量は、第１の実施形態におけるｐ型駆動電極８の寄生容量と同じであると考えられる。すなわち、第１の比較例に係る半導体レーザ素子において、寄生容量の増大は、第１の実施形態に係る半導体レーザ素子１と同程度に抑制されている。しかしながら、第１の比較例に係る半導体レーザ素子の放熱特性は、第１の実施形態に係る半導体レーザ素子１と比較して劣ると考えられる。なぜなら、図５に示す通り、第１の比較例に係る半導体レーザ素子において、主要な放熱経路はＩｎＰ基板側放熱経路２１とｐ型駆動電極側放熱経路２２であり、ダミー電極側放熱経路２３が存在しないからである。ｐ型駆動電極８は、第２バンク部１３に大きく広がっているため、ｐ型駆動電極側放熱経路２２のうち第２バンク部１３に至る経路が放熱性能の改善に最も寄与すると考えられる。一方、ｐ型駆動電極８は、第１バンク部１２の頂上面には僅かしか形成されていないため、ｐ型駆動電極側放熱経路２２のうち第１バンク部１２に至る経路の放熱性能の改善への寄与は小さいと考えられる。
FIG. 5 is a diagram illustrating a heat dissipation path of the semiconductor laser device according to the first comparative example. The semiconductor laser device according to the first comparative example is different from the
図６は、第２の比較例に係る半導体レーザ素子の放熱経路を示す図である。第２の比較例に係る半導体レーザ素子の構造は、第１の比較例に係る半導体レーザ素子と比較すると、以下の２点が異なっている。第１には、コンタクト層６は第１バンク部１２の全域に亘ってクラッド層５の上に形成されている。さらに、絶縁層７は、第１バンク部１２（コンタクト層６）の上表面全域に亘って形成されている。ｐ型駆動電極８は、リッジ部１１に対して対称的に、第２バンク部１３の上方と第１バンク部１２の上方との両方に広がって形成される。かかる２点以外については、第２の比較例に係る半導体レーザ素子は、第１の比較例に係る半導体レーザ素子と共通の構造をしている。ｐ型駆動電極８が、第２バンク部１３の上方に加えて、第１バンク部１２の上方にも広がって形成されていることにより、第１の比較例に係る半導体レーザ素子と比較して、第１バンク部１２に至る放熱経路が拡大し、第２バンク部１３に至る放熱経路と同程度に放熱性を奏するようになり、第１の比較例に係る半導体レーザ素子と比べて、放熱性能がさらに向上すると考えられる。しかし、ｐ型駆動電極８の面積が第１の比較例に係る半導体レーザ素子（及び第１の実施形態に係る半導体レーザ素子１）と比べて増加しており、ｐ型駆動電極８とｎ型駆動電極３との間等に生じる寄生容量が増大し、半導体レーザ素子１の高速な変調動作が困難になるという弊害がある。
FIG. 6 is a diagram illustrating a heat dissipation path of the semiconductor laser device according to the second comparative example. The structure of the semiconductor laser device according to the second comparative example is different from the semiconductor laser device according to the first comparative example in the following two points. First, the
このように、放熱性能を向上させることと寄生容量の増大を抑制することがトレードオフの関係にあり、両立させるための工夫が必要とされる。本実施形態では、ダミー電極９をクラッド層５の上表面の一部に形成することにより、熱伝導率の低いコンタクト層６や絶縁層７を介さず放熱することを可能とし、活性層４の温度上昇を抑制する放熱機構を提供している。また、ダミー電極９をｐ型駆動電極８と非接触で形成することにより、ｐ型駆動電極８の寄生容量の増大を抑制している。
Thus, there is a trade-off relationship between improving the heat dissipation performance and suppressing the increase in parasitic capacitance, and a device for achieving both is required. In this embodiment, by forming the
［第２の実施形態］
半導体レーザ素子に対する要求は、近年のモバイル端末によるインターネットアクセス量の増大やクラウドをベースとしたストレージやコンピューティングの急速な普及に伴い、より増大している。各種ネットワーク、たとえば携帯電話基地局とコアネットワーク間、データセンタ間、もしくはデータセンタ内のネットワーク等の帯域が逼迫し始めてきており、ネットワークの大容量化、高速化の要求に伴い、近年はアクセス網からＨＰＣ(High Performance Computer)、データセンタ、ストレージ等の通信システムにまで光技術の適用範囲が広がってきている。例えば、データセンタに使われているサーバーラックではラック間やラック内の通信が銅線によるものであったが、銅線ベースの通信では高速化に伴い通信距離が短くなるため、光技術を取り入れた光インタコネクションの技術が期待されている。
[Second Embodiment]
The demand for semiconductor laser devices is increasing with the recent increase in Internet access by mobile terminals and the rapid spread of cloud-based storage and computing. Bandwidths of various networks, such as mobile phone base stations and core networks, data centers, or networks within data centers, are beginning to become tight, and in recent years there has been a demand for higher capacity and higher speed of networks. The range of application of optical technology is expanding from networks to communication systems such as HPC (High Performance Computer), data centers, and storage. For example, in server racks used in data centers, communication between racks and within racks was performed using copper wires. However, in communication based on copper wires, the communication distance becomes shorter as the speed increases, so optical technology is adopted. Optical interconnection technology is expected.
光通信システムが活用されてきた主な市場である長距離、中距離の通信網では、光通信の大容量化や高速化を目指して、波長多重（ＷＤＭ、Wavelength Division Multiplexing）、時間多重（ＴＤＭ、Time Division Multiplexing）からマルチコアファイバ等を用いた空間多重化の技術開発や、光信号の振幅変調から位相や偏波による多値化の技術開発が盛んになっている。これらの技術の進展により、大容量かつ高速な通信ネットワークの構築が実現できると予想されるが、システム構成の変更に伴うデバイス構成の変更が大きく、アクセス網に求められる低コスト化を数年以内に実現することは難しいものと思われる。また、アクセス網の素子に求められる小型化にもすぐに対応できないものと思われる。 In long- and medium-distance communication networks, which are the main markets where optical communication systems have been utilized, aiming for large-capacity and high-speed optical communication, wavelength division multiplexing (WDM), time division multiplexing (TDM) From time division multiplexing, the development of technology for spatial multiplexing using multi-core fibers and the like, and the development of technology for multilevel conversion from amplitude modulation of optical signals to phases and polarizations are becoming popular. With the development of these technologies, it is expected that a large-capacity and high-speed communication network can be built. However, the device configuration changes due to the system configuration change are large, and the cost reduction required for the access network is within several years. It seems difficult to realize. In addition, it seems that the miniaturization required for the elements of the access network cannot be dealt with immediately.
そこで、アクセス網の大容量化を実現する１つのアプローチとして、並列高密度化が試みられている。最近注目を集めているいわゆるＳｉホトニクス技術は並列高密度化技術に適用可能であると考えられており、例えば、ＩｎＰ系の半導体レーザとＣＭＯＳプラットフォーム上に作製したＳｉ変調器をハイブリッド集積した小型光送信器が開発されている。この技術によって１０Ｇｂｐｓ動作の信号を４ｃｈのパラレル伝送によって４０ＧｂｐｓとするＱＳＦＰ（Quad Small Form-factor Pluggable）トランシーバが製品化されており、ＣＭＯＳとＣＭＯＳ駆動の変調器をＳＯＩ（Silicon-on-Insulator）基板上に作製することで、小型かつ低コストのトランシーバを実現している。 Therefore, as one approach for realizing an increase in capacity of the access network, parallel densification has been attempted. The so-called Si photonics technology, which has recently attracted attention, is considered to be applicable to parallel densification technology. For example, a compact optical device in which an InP semiconductor laser and a Si modulator fabricated on a CMOS platform are hybrid-integrated. A transmitter has been developed. With this technology, a QSFP (Quad Small Form-factor Pluggable) transceiver has been commercialized, which allows 10 Gbps operation signals to be transmitted at 40 Gbps by 4ch parallel transmission. Fabricating the above realizes a small and low cost transceiver.
上述のようなトランシーバは、１つの半導体レーザからの光をＳｉプラットフォーム上で４分岐させているが、更に分岐数を増やすためには半導体レーザの数を増やす必要がある。このような構造では半導体レーザのアレイ化技術における光結合や放熱技術の開発が必要不可欠である。そこで、本発明の第２の実施形態に係る半導体レーザ素子１は、本発明をアレイ化した半導体レーザ素子に適用したものであり、以下に説明する。
In the transceiver as described above, the light from one semiconductor laser is branched into four on the Si platform. In order to further increase the number of branches, it is necessary to increase the number of semiconductor lasers. In such a structure, it is indispensable to develop optical coupling and heat dissipation techniques in semiconductor laser array technology. Therefore, the
図７は、本発明の第２の実施形態に係る半導体レーザ素子１を示す斜視図である。本発明の第１の実施形態に係る半導体レーザ素子１が単体の半導体レーザ素子であったのに対して、本発明の第２の実施形態に係る半導体レーザ素子１は、複数個のリッジ部１１（複数個の導波路部）を有する半導体レーザ素子である。すなわち、アレイ化された半導体レーザ素子であり、複数個の単位素子からなっている。図７に示す通り、半導体多層の上部に、光の出射方向に沿って延伸するリッジ部１１が、当該出射方向に垂直な方向（図の横方向）に、複数並んで配置されており、当該複数のリッジ部１１が半導体多層の上表面の一部となっている。活性層４のうち、当該複数のリッジ部１１の下方に位置する部分それぞれを含んで、複数の光導波路部が形成されている。当該複数の光導波路部は、光の出射方向（リッジ部１１の延伸方向）に垂直な方向（図の横方向）に並んで形成される。なお、図７には２個の単位素子が示されているが、単位素子の数は適宜選択することが出来るのは言うまでもない。第２の実施形態に係る半導体レーザ素子１の単位素子１個の構造は、第１の実施形態に係る半導体レーザ素子１の構造と同じである。なお、ｎ型駆動電極３は、全ての単位素子について共通電極となっている。第２の実施形態に係る半導体レーザ素子１は、上述の通り、複数個の単位素子それぞれは、リッジ部１１とその両側に第１のバンク部１２と第２のバンク部１３とを含んでおり、隣り合う２個の単位素子において、第１の側方側（図の左側）の単位素子の第２バンク部１３と、第２の側方側（図の右側）の単位素子の第１バンク部１２とで、１個のバンク部を形成している。かかるバンク部の上方に、第１の側方側の単位素子のｐ型駆動電極８と、第２の側方側の単位素子のダミー電極９とがともに形成されるが、当該ｐ型駆動電極８と当該ダミー電極９とは、非接触で形成される。すなわち、かかるバンク部の上方において、当該ｐ型駆動電極８と当該ダミー電極９の電極も形成されていない部分がある。このように、半導体レーザ素子１をアレイ化することで、大容量光通信に好適な半導体レーザ素子が得られる。また、ｎ型駆動電極３を全単位素子で一体形成することができるため、製造工程が単純化され、製造コストの増大が抑制されるという利点もある。
FIG. 7 is a perspective view showing a
図７に示す第２の実施形態に係る半導体レーザ素子１は、アレイ化によってレーザ素子の並列高密度化を達成し、単体のレーザ素子の場合よりも利用可能なチャネルを増やして、大容量光通信に適した半導体レーザ素子１を提供するものである。また、図７のようにアレイ化した半導体レーザ素子１の場合、ジャンクションアップ実装することとすると、ワイヤボンディングの本数が増え、工程が複雑化し、制作コストが増大してしまう。一方、ジャンクションダウン実装の場合、ｐ型駆動電極８はサブマウントにパターン化された配線に実装すればよく、ｎ型駆動電極３はアレイ全体で共通電極となっているためワイヤボンディングの本数が増大せず、結果として工程が単純になり、製造コストの増大を抑制できる。
The
小型なマルチチャネル光トランシーバを実現するためには、ＩＣと光素子の近接配置や光素子のアレイ化実装技術が必要になる。さらに、光トランシーバの省電力化のためには、半導体光素子の駆動電力の低減やアンクールド動作が必要になる。光トランシーバの動作環境温度としては、例えば０〜８５℃の低温〜高温範囲での動作が求められる。半導体レーザは発振時に発熱するため、高温時の活性層温度は外気温度よりも高くなり、熱損傷などの危険性が生じる。マルチチャネルトランシーバの場合、隣接する半導体レーザ素子による熱干渉や、ＩＣドライバの近接配置による熱干渉によって半導体レーザ素子の活性層温度が更に上昇するため、半導体レーザ素子の活性層温度を低下させる必要があり、レーザからの発熱を効率よく放熱する機構を設ける必要がある。 In order to realize a small multi-channel optical transceiver, it is necessary to have an IC and an optical element in close proximity and an optical element array mounting technology. Furthermore, in order to save power in the optical transceiver, it is necessary to reduce the driving power of the semiconductor optical device and to perform an uncooled operation. As the operating environment temperature of the optical transceiver, for example, operation in a low temperature to high temperature range of 0 to 85 ° C. is required. Since a semiconductor laser generates heat during oscillation, the active layer temperature at a high temperature becomes higher than the outside air temperature, and there is a risk of thermal damage. In the case of a multi-channel transceiver, the active layer temperature of the semiconductor laser element further rises due to thermal interference caused by adjacent semiconductor laser elements and thermal interference caused by the close placement of the IC driver. Therefore, it is necessary to lower the active layer temperature of the semiconductor laser element. It is necessary to provide a mechanism for efficiently radiating the heat generated from the laser.
第２の実施形態では、第１の実施形態の場合と同様に、ダミー電極９をクラッド層５の上表面の一部に形成することにより、熱伝導率の低いコンタクト層６や絶縁層７を介さず放熱することを可能とし、活性層４の温度上昇を抑制する放熱機構を提供している。また、ダミー電極９をｐ型駆動電極８と非接触で形成することにより、ｐ型駆動電極８の寄生容量の増大を抑制している。
In the second embodiment, as in the case of the first embodiment, the
［第３の実施形態］
図８は、本発明の第３の実施形態に係る半導体レーザ素子１の断面図である。本発明の第１又は第２の実施形態との相違点は、ダミー電極９がクラッド層５ではなくコンタクト層６の頂上面に形成されている点である。つまり、本実施形態における第２コンタクト領域は、第１又は第２の実施形態における第２コンタクト領域と同様に、半導体多層のうち第１バンク部１２の頂上面の一部である。しかし、かかる第１バンク部１２の頂上面の一部は、クラッド層５の頂上面の一部である第１の実施形態と異なり、コンタクト層６の頂上面の一部である。本実施形態における第２コンタクト領域は、ダミー電極９とコンタクト層６の界面であるともいえる。また、上記相違点の他は、第３の実施形態に係る半導体レーザ素子１は、第１又は第２の実施形態に係る半導体レーザ素子１と共通の構造を有する。本実施形態におけるサブマウントへの実装方法としては、ジャンクションアップもしくはジャンクションダウンのどちらでもよい点も同様である。また、単位素子単体で機能するが、アレイ化した場合にさらに大容量の光通信に利用することができる点も同様である。
[Third Embodiment]
FIG. 8 is a cross-sectional view of a
図３に示したように、コンタクト層６の材料であるＩｎＧａＡｓは熱伝導率がＩｎＰよりも１桁程度小さいため、第３の実施形態の放熱性能は第１の実施形態の場合より若干劣る。しかし、製造工程において第２コンタクト領域に位置するコンタクト層６を除去する工程を必要としておらず、より簡易な製造工程によって第３の実施形態に係る半導体レーザ素子を作製することが出来、製造コストの低減が実現される。本実施形態であっても、ダミー電極９を形成しない場合に比べて放熱性能が向上するため、製造コストと放熱性能のバランスを考慮して、第１又は第２の実施形態と本実施形態を使い分けることができる。
As shown in FIG. 3, InGaAs, which is the material of the
なお、上述の通り、第２コンタクト領域はコンタクト層６の頂上面の一部であり、第２コンタクト領域にダミー電極９が形成されており、製造工程において第２コンタクト領域の上方に積層された絶縁層７は除去されている。本実施形態では、絶縁層７を除去する際やダミー電極９を形成する際の作製誤差等を考慮して、絶縁層７が除去される領域は、第２コンタクト領域（ダミー電極９が形成される領域）よりも周辺に広がっており、図７に示す通り、ダミー電極９の周囲にはコンタクト層６の頂上面が露出した領域がある。
As described above, the second contact region is a part of the top surface of the
また、本実施形態では、ダミー電極９が半導体多層の上表面に形成される領域は、すべてコンタクト層６の頂上面となっているが、これに限定されることはない。ダミー電極９がｐ型駆動電極８と非接触で形成される状況であれば、ダミー電極９が絶縁層７の頂上面にまで及んでいてもよい。さらに、ダミー電極９とｐ型駆動電極８との電気的接続を抑制するために、ｐ型駆動電極８は、第１バンク部１２の上方において、絶縁層７の上表面に形成され、コンタクト層６の上表面と物理的に接触していないことが望ましい。また、アレイ化された半導体レーザ素子において、隣り合う第１の側方側の単位素子のｐ型駆動電極８と、第２の側方側の単位素子のダミー電極９についても同様であり、当該ダミー電極９と当該ｐ型駆動電極８との電気的接続を抑制するために、当該ｐ型駆動電極８は、第２バンク部１３の上方において、絶縁層７の上表面に形成され、コンタクト層６の上表面と物理的に接触していないことが望ましい。
In the present embodiment, the region where the
［第４の実施形態］
図９は、本発明の第４の実施形態に係る光モジュールの断面図である。本実施形態に係る光モジュールは、第１乃至第３の実施形態のいずれかに係る半導体レーザ素子１と、当該半導体レーザ素子１がジャンクションダウン実装されるサブマウント３０と、を含んでいる。半導体レーザ素子１のｐ型駆動電極８とダミー電極９とがサブマウント３０に半田によりろう付けされている。図９は、図２に示した第１の実施形態に係る半導体レーザ素子１をサブマウント３０にジャンクションダウン実装した場合を図示している。なお、第２又は第３の実施形態に係る半導体レーザ素子１をサブマウント３０にジャンクションダウン実装することとしてもよいのは言うまでもない。すなわち、本実施形態に係る半導体レーザ素子は、単体の半導体レーザ素子であっても、アレイ化された半導体レーザ素子であってもよい。アレイ化された半導体レーザ素子１をジャンクションダウン実装することにより、ワイヤボンディングの本数を減らすことができるという利点がある。いずれの場合であっても、半導体レーザ素子ではサブマウント３０側から吸熱もしくは放熱することが一般的であるため、サブマウント３０に接している駆動電極面からの放熱経路をより効果的にする必要がある。
[Fourth Embodiment]
FIG. 9 is a cross-sectional view of an optical module according to the fourth embodiment of the present invention. The optical module according to the present embodiment includes the
ｐ型駆動電極８及びダミー電極９とサブマウント３０は、それぞれｐ型駆動電極側半田３１とダミー電極側半田３２を通じて接続されている。このような実装を行うことにより、上述のｐ型駆動電極側放熱経路２２及びダミー電極側放熱経路２３はサブマウント３０へ熱を逃がす経路となり、放熱性能が格段に向上する。また、リッジ部１１に半田が接触すると、融着時にオーミック特性の劣化や熱応力によるひずみが発生し、半導体レーザ素子のレーザ特性が劣化する。そのため、本実施形態では、リッジ部１１とサブマウント３０の間に空隙が設けられている。ここで、ダミー電極９は、熱伝導率の低い層であるコンタクト層６と絶縁層７を除去してクラッド層５の上表面に形成されているため、頂上面の高さはｐ型駆動電極８の高さと異なっている。ｐ型駆動電極８とダミー電極９とを同一工程で積層した場合、ｐ型駆動電極８とダミー電極９の頂上面の高さの差は、第２バンク部１３におけるコンタクト層６と絶縁層７の厚みの和に相当し、本実施形態では５００〜１０００ｎｍとなる。そのため、本実施形態では、ｐ型駆動電極側半田３１よりもダミー電極側半田３２を厚くし、ｐ型駆動電極８とダミー電極９の高さの差を相殺するように構成している。このような構成を採用することにより、半導体レーザ素子１がサブマウント３０に対してより水平に近づけて搭載され、光モジュールとした場合の光の出射方向の傾き等が抑制される。
The p-
ここで、第２バンク部１３におけるコンタクト層６の「厚み」とは、第２バンク部１３に形成されるコンタクト層６の層厚のうち最大値をいうものとする。絶縁層７に関しても同様である。また、ｐ型駆動電極８の頂上面の「高さ」とは、ｎ型駆動電極３の下表面から測ったｐ型駆動電極８の頂上面の高さのうち最大値をいうものとする。ダミー電極９の頂上面の高さについても同様である。なお、高さを測る基準点の取り方には自由度があるが、ここで注目する量はｐ型駆動電極８とダミー電極９の頂上面の高さの差であるため、基準点の取り方には依存しない。
Here, the “thickness” of the
図１０は、熱抵抗及びｐ型駆動電極８の寄生容量を示す図である。図１０には、図５に示す第１の比較例に係る半導体レーザ素子をサブマウントにジャンクションダウン実装して光モジュールとした場合（以下の説明において、第１の比較例の場合と称する）と、図６に示す第２の比較例に係る半導体レーザ素子をサブマウントにジャンクションダウン実装して光モジュールとした場合（以下の説明において、第２の比較例の場合と称する）と、第４の実施形態に係る光モジュールの場合とが、それぞれ示されている。縦軸は熱抵抗及びｐ型駆動電極８の寄生容量を、図５に示す第１の比較例に対する相対値で表している。横軸は構造の別を現し、左から順に、図５に示す第１の比較例の場合、図６に示す第２の比較例の場合、図９に示す本発明の第４の実施形態の場合である。グラフ中に、黒塗りの菱型を用いて熱抵抗の相対値が示され、白塗りの四角を用いてｐ型駆動電極８の寄生容量の相対値が示されている。
FIG. 10 is a diagram showing the thermal resistance and the parasitic capacitance of the p-
第２の比較例の場合に注目すると、第１の比較例の場合に比べて熱抵抗が２割弱減少している。しかし、同時にｐ型駆動電極８の寄生容量が３割ほど増加している。一方で、本発明の第４の実施形態の場合、ｐ型駆動電極８の寄生容量は基本構造の場合から変化が無く、熱抵抗は第２の比較例の場合からさらに数分減少している。これらのことから、本発明の第４実施形態により、ｐ型駆動電極８の寄生容量を第１の比較例の場合と同程度に抑制しつつ、第２の比較例の場合よりさらに放熱性能の良い半導体レーザ素子１が提供されることがわかる。
When attention is paid to the case of the second comparative example, the thermal resistance is reduced by a little less than 20% compared to the case of the first comparative example. However, at the same time, the parasitic capacitance of the p-
［第５の実施形態］
図１１は、本発明の第５の実施形態に係る光モジュールの断面図である。上述した第４の実施形態に係る光モジュールにおいて、ダミー電極側半田３２の厚みをｐ型駆動電極側半田３１の厚みより厚くすることにより、厚みが等しい場合と比べて、半導体レーザ素子１をサブマウント３０により水平に近づけて搭載することを実現している。本実施形態に係る光モジュールは、半導体レーザ素子１とサブマウント３０とを備えるが、第４の実施形態に係る光モジュールと異なり、ダミー電極側半田３２の厚みとｐ型駆動電極側半田３１の厚みは等しい。しかし、本発明に係る半導体レーザ素子１では、第４の実施形態に係る半導体レーザ素子１と異なり、ダミー電極９の厚みがｐ型駆動電極８の厚みより厚くなるよう、ダミー電極９が形成されている。上述の点以外については、本実施形態に係る光モジュールは、第４の実施形態に係る光モジュールと同じ構造をしている。すなわち、本実施形態に係る半導体レーザ素子１は、上述のダミー電極９の厚みがｐ型駆動電極８の厚みより厚くなっていること以外は、第１乃至第３の実施形態のいずれかに係る半導体レーザ素子１と共通する構造をしている。
[Fifth Embodiment]
FIG. 11 is a cross-sectional view of an optical module according to the fifth embodiment of the present invention. In the optical module according to the above-described fourth embodiment, the thickness of the dummy
本実施形態に係る半導体レーザ素子１では、ダミー電極９の厚みをｐ型駆動電極８のうち第２バンク部１３に形成される部分の厚みよりも厚くして、厚みが等しい場合と比較して、両電極の頂上面の高さの差を減らしている。すなわち、ｐ型駆動電極８の頂上面の高さとダミー電極９の頂上面の高さの差を、第２バンク部１３における絶縁層７の厚みとコンタクト層６の厚みの和より小さくしている。このような構成を採用することにより、半田の厚み調整を省略しても、半導体レーザ素子１をサブマウント３０に対してより水平に近づけて搭載することができる。ここで、ダミー電極９の厚みは、第２バンク部１３におけるコンタクト層６と絶縁層７の厚みの和に相当する分だけ、ｐ型駆動電極８のうち第２バンク部１３に形成される部分の厚みより厚いことが望ましい。
In the
一般に、ｐ型駆動電極側半田３１の厚みとダミー電極側半田３２の厚みとを変えて形成することは、製造工程を複雑にし、製造コストの増大を招いてしまう。しかしながら、本実施形態に係る光モジュールでは、半導体レーザ素子１において、ダミー電極９の厚みをｐ型駆動電極８の厚みより厚くすることにより、厚みが等しい場合と比べて、半導体レーザ素子１をサブマウント３０により水平に近づけて搭載することを実現している。
In general, changing the thickness of the p-type drive
ダミー電極９の厚みとｐ型駆動電極８の厚みとを変えて形成する工程は、ｐ型駆動電極側半田３１の厚みとダミー電極側半田３２の厚みとを変えて形成する工程と比較して、より簡便に実現することが可能であり、製造工程の簡便化と製造コストの低減を実現することが出来る。具体的な方法として、ダミー電極９とｐ型駆動電極８の形成方法を変えてもよいし、ダミー電極９とｐ型駆動電極８とを共通する工程で作製した後にダミー電極９を金メッキによってさらに厚く形成してもよい。また、ダミー電極９とｐ型駆動電極８とを共通する工程で作製した後に化学的機械研磨(Chemical Mechanical Polishing、CMP)によってｐ型駆動電極８の頂上面の高さとダミー電極９の頂上面の高さをより近づけてもよい。これら方法を組み合わせてもよいのは言うまでもなく、例えば、ダミー電極９を金メッキによってさらに厚く形成した後に化学的機械研磨を施してもよい。
The process of changing the thickness of the
［第６の実施形態］
図１２は、本発明の第６の実施形態に係る光モジュールの断面図である。本実施形態に係る光モジュールは、半導体レーザ素子１とサブマウント３０とを備えるが、本実施形態に係る半導体レーザ素子１と第５の実施形態に係る半導体レーザ素子１との違いは、ｐ型駆動電極８の頂上面の高さとダミー電極９の頂上面の高さとの差を、両電極の厚みを変えずに、第２バンク部１３の下方において半導体多層の一部を積層しないことによって相殺している点である。それ以外については、本実施形態に係る光モジュールは、第５の実施形態に係る光モジュールと共通する構造をしている。
[Sixth Embodiment]
FIG. 12 is a cross-sectional view of an optical module according to the sixth embodiment of the present invention. The optical module according to the present embodiment includes the
本実施形態に係る半導体レーザ素子１では、第２バンク部１３の頂上面の高さが、リッジ部１１の頂上面の高さより低くなるよう、半導体多層が形成されている。すなわち、第２バンク部１３の頂上面とＩｎＰ基板２の上表面との間に形成される半導体多層の構成は、リッジ部１１の頂上面とｎ型ＩｎＰ基板２の上表面との間に形成される半導体多層の構成と異なっており、前者の半導体多層では後者の半導体多層の構成の一部が形成されていない。具体的には、第２バンク部１３の下方に活性層４及びコンタクト層６が積層されていない。リッジ部１１の頂上面とＩｎＰ基板２の上表面との間に形成される半導体多層の構成は、下層から上層へかけて、活性層４、クラッド層５及びコンタクト層６である。第１乃至第５の実施形態において、第２バンク部１３の頂上面とＩｎＰ基板２の上表面との間に形成される半導体多層は、かかる構成と同じであり、半導体多層を構成する各層の厚みもそれぞれ等しく、リッジ部１１の頂上面の高さと第２バンク部１３の頂上面の高さは等しくなっている。これに対して、本実施形態において、第２バンク部１３の頂上面とＩｎＰ基板２の上表面との間には、活性層４及びコンタクト層６が形成されておらず、半導体多層の構成は、クラッド層５のみである。これにより、第２バンク部１３の頂上面の高さは、リッジ部１１の頂上面の高さよりも低くすることが出来ている。これにより、第１乃至第５の実施形態に係る半導体レーザ素子１と比較して、第２バンク部１３の頂上面の高さをより低く形成することが出来ている。活性層４の厚みは２００〜５００ｎｍであり、絶縁層７の厚みを活性層４の厚みと同程度に形成することにより、ｐ型駆動電極８とダミー電極９を共通する工程を用いて、ほぼ等しい厚みに形成しても、ｐ型駆動電極８の頂上面の高さとダミー電極９の頂上面との高さの差を相殺することができる。活性層４の厚みが絶縁層７の厚みと等しくするのが望ましい。このような構成を採用することによって、半田の厚み調整を省略しても半導体レーザ素子１をサブマウント３０に対してより水平に近づいて搭載することができる。
In the
本実施形態では、第２バンク部１３の下方において活性層４とコンタクト層６の両方を積層しないこととしたが、どちらか一方を積層しない構成としてもよい。その場合であっても、活性層４とコンタクト層６の両方が積層される場合と比較して、ｐ型駆動電極８とダミー電極９の頂上面の高さの差をより小さくすることができる。また、第５の実施形態と第６の実施形態を組み合わせた構成を採用することとしてもよい。すなわち、活性層４の厚みが絶縁層７の厚みより薄い場合に、第２バンク部１３の下方には活性層４やコンタクト層６を積層しないこととしつつ、ダミー電極９の厚みをｐ型駆動電極８のうち第２バンク部に形成される部分の厚みより厚くすることとしてもよい。同様に、活性層４の厚みが絶縁層７の厚みより厚い場合に、第２バンク部１３の下方には活性層４やコンタクト層６を積層しないこととしつつ、ダミー電極９の厚みをｐ型駆動電極８のうち第２バンク部に形成される部分の厚みより薄くすることとしてもよい。例えば、活性層４の厚みが絶縁層７の厚みと異なる場合に、ダミー電極９の厚みとｐ型駆動電極８のうち第２バンク部に形成される部分の厚みとを異ならせて形成することにより、より水平に近づけて半導体レーザ素子１をサブマウント３０に搭載することが出来る。さらに、化学的機械研磨を用いてｐ型駆動電極８とダミー電極９の頂上面の高さを揃えることとしてもよいし、第４の実施形態におけるｐ型駆動電極側半田３１とダミー電極側半田３２の厚みを変える構成を組み合わせてもよい。
In the present embodiment, both the
［第７の実施形態］
図１３は、本発明の第７の実施形態に係る半導体レーザ素子１の上面図である。第７の実施形態に係る半導体レーザ素子１は、ＤＦＢレーザ部１７と、集積ミラー４０と、を備えており、第１の実施形態に係る半導体レーザ素子１と異なり、ｎ型駆動電極３がＩｎＰ基板２の上表面側に形成される。集積ミラー４０は、リッジ部１１とｎ型駆動電極３の間に形成されている。本実施形態に係るＤＦＢレーザ部１７は、ｎ型駆動電極３以外について、第１乃至第６の実施形態に係る半導体レーザ素子１と共通する。本実施形態に係る半導体レーザ素子１では、図１３に示すように、ｎ型駆動電極３がｐ型駆動電極８やダミー電極９と共に素子の上方（積層方向側）から見える構成となっている。次図によってより明らかとなるが、本実施形態では、ｐ型駆動電極８が形成されている場所と異なる場所に、エッチング等により半導体多層を除去して形成したＩｎＰ基板２に到達する溝部３５があり、当該溝部３５の底面に達するようにｎ型駆動電極３が形成されている。また、溝部３５底面には絶縁層７が形成されていない。ｎ型駆動電極３は、絶縁層７の上表面及びＩｎＰ基板２の上表面に連続して広がって形成される。ただし、ｐ型駆動電極８及びダミー電極９と非接触で形成される。第３コンタクト領域とは、ＩｎＰ基板２の上表面のうち半導体多層が積層されない領域であり、溝部３５の底面に位置している。第３コンタクト領域は、ｎ型駆動電極３とＩｎＰ基板２の界面であるともいえる。ｎ型駆動電極３は、第３コンタクト領域を含んで、絶縁層７の上表面までに連続して広がって形成される。絶縁層７は、半導体多層の上表面のうち予め定められた領域に形成される。ここで、予め定められた領域とは、半導体多層の上表面の全域から、少なくとも第１コンタクト領域、第２コンタクト領域、及び集積ミラー４０が形成される領域を除く半導体多層の上表面である。また、ＩｎＰ基板２の上表面のうち少なくとも第３コンタクト領域には、絶縁層７は形成されない。なお、レーザ特性向上のため、溝部３５の側面のうち少なくともｎ型駆動電極３が形成される部分に絶縁層７が形成されることが望ましい。ｎ型駆動電極３が活性層４やクラッド層５等に直接接触しないようにするためである。本実施形態に係る半導体レーザ素子１では、ＩｎＰ基板２の下表面にｎ型駆動電極３を形成しなくてもよいため、ＩｎＰ基板２の下表面側からレーザ光を出射するような面出射型半導体レーザに好適な構成となる。
[Seventh Embodiment]
FIG. 13 is a top view of the
本実施形態に係る半導体レーザ素子１では、リッジ部１１の下方に形成された光導波路部の延長線上に集積ミラー４０が形成されており、当該延長線のさらに先の上方にｎ型駆動電極３が形成されている。図１３のように半導体レーザ素子１を上方から平面的にみた場合に、当該延長線は、集積ミラー４０と、ｎ型駆動電極３が形成されるＩｎＰ基板２の上表面である第３コンタクト領域を、この順に貫いている。ここで、光導波路部の「延長線」とは、光導波路部の中心を貫く線を延長した線をいうものとする。光導波路部の「延長線」とは、ＤＦＢレーザ部１７が活性層４の出射側端面から出射する光の光束の中心の延長線であるといってもよい。
In the
図１４は、本発明の第７の実施形態に係る光モジュールの断面図である。本実施形態に係る光モジュールは、本実施形態に係る半導体レーザ素子１とサブマウント３０を備えており、半導体レーザ素子１のｎ型駆動電極３と、ｐ型駆動電極８と、ダミー電極９とが、サブマウント３０に半田によってろう付けされてジャンクションダウン実装されている。図１４は、サブマウント３０に実装される半導体レーザ素子１の図１３におけるＸＩＶ−ＸＩＶ線を貫く断面を示している。サブマウント３０は、ｐ型駆動電極８、ダミー電極９、及びｎ型駆動電極３のための配線パターンを有し、それぞれの電極と半田で融着される。すなわち、ｐ型駆動電極８に融着するｐ型駆動電極側半田３１（図示せず）、ダミー電極９に融着するダミー電極側半田３２（図示せず）、及びｎ型駆動電極３に融着するｎ型駆動電極側半田３３により、半導体レーザ素子１はサブマウント３０に実装される。ここで、ｐ型駆動電極側半田３１は紙面の奥側に、ダミー電極側半田３２は紙面の手前側に、それぞれ形成されている。
FIG. 14 is a cross-sectional view of an optical module according to the seventh embodiment of the present invention. The optical module according to the present embodiment includes the
本実施形態に係る半導体レーザ素子１は、活性層４を含む光導波路部の延長線上に集積ミラー４０が形成された、面出射型半導体レーザである。このようなレーザは、ＬＩＳＥＬ(Lens Integrated Surface Emitting Laser)と呼ばれ、ＤＦＢレーザ部１７を基本構造としている。ここで、ＤＦＢレーザ部１７は、回折格子層１６による干渉により格子間隔に応じた特定波長の光以外を打ち消して、特定波長の光を増幅して出射することを特徴とするレーザ部である。出射光の波長の制御が精密に行えるため、近接した波長のレーザ光を同時に用いる光通信等の分野において、波長の読み違いによる混線等を防ぐため広く使われているものである。本実施形態に係る半導体レーザ素子１のように、ｎ型駆動電極３をｐ型駆動電極８やダミー電極９と同じ側の面に形成することで、全ての電極をサブマウント３０にジャンクションダウン実装することが可能となり、ワイヤボンディングを排することができるため、製造コストの増大がさらに抑制されるという利点がある。
The
図１４における白抜き矢印は、ＤＦＢレーザ部１７からの出射光の光路を表す。集積ミラー４０の鏡面の法線方向は、光導波路部から出射される光の出射方向と斜交しており、ＤＦＢレーザ部１７からの出射光は集積ミラー４０で反射され、反射された光はＩｎＰ基板２の内部を伝搬して、ＩｎＰ基板２の下表面（裏面）より外部へ出射する。ＤＦＢレーザ部１７の光導波路部から出射される光の出射方向と集積ミラー４０の鏡面の法線方向とがなす角は、４５°±１０°の範囲が望ましく、さらに望ましくは４５°である。集積ミラー４０の鏡面の法線方向が光導波路部から出射される光の出射方向と斜交することにより、光導波路部から出射される光はＩｎＰ基板２の下表面側より外部へ出射されるよう光路変換される。集積ミラー４０はこれに限定されることはなく、集積ミラー４０で反射された光が、各電極が形成される側より半導体レーザ素子１から外部へ出射されるよう、集積ミラー４０が形成されていてもよい。
The white arrow in FIG. 14 represents the optical path of the emitted light from the DFB laser unit 17. The normal direction of the mirror surface of the
図１４に示す通り、ＤＦＢレーザ部１７からの出射光は集積ミラー４０により図面の垂直上方に光路変換され、無反射膜４１が成膜された集積レンズ４２を通じて外部に出射される。このような構成を採用することにより、外部光学部品を用いることなく、高効率な直接ファイバ結合が可能となる。このようにレーザ光をＩｎＰ基板２の下表面側から出射させる場合、ジャンクションダウン実装が望ましい。なお、本実施形態に係る半導体レーザ素子１では、図１４に示す通り、ＤＦＢレーザ部１７の光導波路部の出射側端面（活性層４の出射側端面）の前方にクラッド層５が形成されており、集積ミラー４０は、かかるクラッド層５の一部を除去して斜面とすることにより形成される。集積ミラー４０がかかる構造となることにより、光導波路部から出射される光が集積ミラー４０で反射され、反射された光がＩｎＰ基板２の下表面側より外部へ出射される。これに対して、集積ミラー４０で反射された光が、各電極が形成される側（上表面側）より外部へ出射する場合、集積ミラー４０は例えば以下のように形成されればよい。ＤＦＢレーザ部１７の光導波路部の出射側端面（活性層４の出射側端面）の外側ではクラッド層５などの半導体多層が除去されている。そして、ＤＦＢレーザ部１７の出射側端面のさらに前方に配置される半導体多層に、集積ミラー４０が形成される。集積ミラー４０は、ＤＦＢレーザ部１７から出射される光が上表面側へ反射されるように鏡面が形成されればよい。かかる鏡面の法線方向はＤＦＢレーザ部１７から出射される光より上表面側へ傾斜していればよく、出射される光と法線方向のなす角度が４５°であることが望ましい。また、集積ミラー４０は半導体多層に埋め込まれるものであってもよいし、光路を図面の垂直上方以外の方向に変換するものであってもよい。ただし、集積ミラー４０は、一般的な半導体レーザ素子の端面に形成される反射膜（又は反射抑制膜）ではなく、光導波路部端面から出射する光を再び光導波路部へ反射するミラーではない。集積ミラー４０は、ＤＦＢレーザ部１７より出射される光を反射して、ＩｎＰ基板２の下側表面側又は上側表面側より外部へ出射するために配置される。
As shown in FIG. 14, the light emitted from the DFB laser unit 17 is optically path-converted vertically upward in the drawing by the
本実施形態に係る半導体レーザ素子１では、ｎ型駆動電極３はＩｎＰ基板２の上表面と絶縁層７の上表面にわたって形成され、ｎ型駆動電極３の頂上面がｎ型駆動電極側半田３３を介してサブマウント３０の配線パターンに融着されている。ｎ型駆動電極側放熱経路２４は第１の実施形態等の場合とは異なるが、半導体レーザ素子１のチップ長（図１４における左右方向の長さ）は４００μｍ程度であり、発熱部２０からｎ型駆動電極３までの距離はダミー電極側放熱経路２３等と比べて長くなっている。また、発熱部２０からの熱は、光導波路部の延伸方向よりも、直交する方向、すなわちｐ型駆動電極８やダミー電極９が形成されている方向に向けてより多く拡散するため、ｎ型駆動電極側放熱経路２４の放熱効果はダミー電極側放熱経路２３の放熱効果よりも小さいことが予測される。なお、ｎ型駆動電極３の寄生容量への影響は無視できるほどに小さい。なお、ｎ型駆動電極３は、集積ミラー４０の周囲にまわり込むようにＬ字形状やコの字形状で形成されることとしてもよい。その場合も、ｎ型駆動電極３は、ｐ型駆動電極８及びダミー電極９と物理的に接触しないことが必要とされる。
In the
なお、図１４に示す半導体レーザ素子１において、ｎ型駆動電極３が形成される絶縁層７の頂上面の高さは、第２バンク部１３に形成される絶縁層７の頂上面の高さとほぼ等しい。そのため、ｎ型駆動電極３とｐ型駆動電極８を共通の工程により形成し、両者の厚みをほぼ等しく形成すると、ｐ型駆動電極８と同様に、ｎ型駆動電極３の頂上面の高さは、ダミー電極９の頂上面の高さよりも高くなる。ダミー電極９に融着するダミー電極側半田３２の厚みを、ｐ型駆動電極８に融着するｐ型駆動電極側半田３１の厚みやｎ型駆動電極３に融着するｎ型駆動電極側半田３３の厚みよりも厚くすることにより、半導体レーザ素子１をより水平に近づけてサブマウント３０に実装することが出来る。また、後述するように第５もしくは第６の実施形態で示した半導体レーザ素子１の構成を適用してもよい。
In the
図１５は、ｎ型駆動電極の面積と熱抵抗の相対値の関係を示す図である。図１５で用いられる半導体レーザ素子は、図１３に示す半導体レーザ素子１と異なりダミー電極９が形成されない半導体レーザ素子であり、図１３に示す半導体レーザ素子１と同様に、ｎ型駆動電極３がｐ型駆動電極８とＩｎＰ基板２に対して同じ側に形成されるＬＩＳＥＬである。図１５に用いられる光モジュールでは、当該半導体レーザ素子がサブマウント３０にジャンクションダウン実装されている。かかる光モジュールにおいて、半導体レーザ素子のｎ型駆動電極の面積を変化した場合の熱抵抗の相対値が、図１５に示されている。熱抵抗の基準となる熱抵抗は、図５に示した第１の比較例に係る半導体レーザ素子をジャンクションダウン実装した光モジュールである。ｎ型駆動電極の面積は、例えば、２７５００μｍ２の場合、チップ長（単位素子の図１３における縦方向の長さに相当）が４００μｍ、チップ幅（単位素子の図１３における横方向の長さに相当）が２５０μｍ、ＤＦＢレーザ部の共振器長が１５０μｍのＬＩＳＥＬの場合に相当する。図１５と図１０を比較すると、第４の実施形態に係る光モジュールの場合は、熱抵抗の相対値が約０．８２となるのに対して、図１５に用いられる半導体レーザ素子（ＬＩＳＥＬ）においてｎ型駆動電極の面積を大きくしても、熱抵抗の相対値は約０．８７までしか下がっていない。第４の実施形態において、ダミー電極９の面積は約３８５０μｍ２であり、ｎ型駆動電極の面積の１／７程度であるにもかかわらず、熱抵抗がより下がっており、ダミー電極９の放熱効果はより高いことがわかる。
FIG. 15 is a diagram illustrating the relationship between the area of the n-type drive electrode and the relative value of the thermal resistance. The semiconductor laser element used in FIG. 15 is a semiconductor laser element in which the
よって、第７の実施形態に係る半導体レーザ素子１のように、ダミー電極９を形成しつつ、ｎ型駆動電極３の面積を最大化する構成の場合に放熱効果がより良くなる。しかしながら、上述のように、ｎ型駆動電極３の面積を増大させることによる放熱性能への寄与は、ダミー電極９の面積を増大させることによる寄与よりも小さい。
Therefore, the heat radiation effect is improved in the configuration in which the
図１３に示す第７の実施形態に係る半導体レーザ素子１は、単体の半導体レーザ素子１の場合だが、半導体レーザ素子１を複数並べてアレイ化する構成を採用することもできる。例えば、図１３に示す単一素子を左右に繰り返し並べる構成が考えられる。そのような構成を採用し、ジャンクションダウン実装することで、全ての駆動電極配線をサブマウント３０に集約することができ、ワイヤボンディングを排することができるため、工程を単純化して製造コストの増大をさらに抑制することができる。
The
また、第７の実施形態に係る半導体レーザ素子１を複数並べてアレイ化する場合において、ｎ型駆動電極３を複数の単位素子にわたって連続して形成することとして、ｎ型駆動電極３を全単位素子の共通電極としてサブマウント３０にジャンクションダウン実装することもできる。そのような構成を採用した場合、ワイヤボンディングを排することができる利点に加えて、ｎ型駆動電極３を全単位素子で一体形成することができるため、製造工程がさらに単純化され、製造コストの増大がさらに抑制される。以上のような利点があるため、第７の実施形態に係る半導体レーザ素子１をアレイ化する構成は、アレイ化した面出射型半導体レーザをサブマウント３０に実装する光モジュールの場合において特に有効となる。
Further, in the case where a plurality of
さらに、図１３に示す半導体レーザ素子１のｐ型駆動電極８及びダミー電極９を、第５の実施形態に係るｐ型駆動電極８及びダミー電極９と同様に、ダミー電極９の厚みがｐ型駆動電極８のうち第２バンク部１３に形成される部分の厚みより厚くするようダミー電極９が形成されてもよい。この際、ｎ型駆動電極３をｐ型駆動電極８と共通する工程で形成することにより、ｎ型駆動電極３の厚みをｐ型駆動電極８の厚みとほぼ等しく形成することが出来、ジャンクションダウン実装した場合に、半導体レーザ素子１をサブマウント３０に対し、より水平に近づけて搭載することができる。このような構成は、アレイ化した面出射型半導体レーザの場合にも適用でき、各単位素子間におけるレーザ光の出射方向のばらつきが抑制された光モジュールを得ることができる。
Further, the p-
他に、図１３に示す半導体レーザ素子１の半導体多層の構造が、第６の実施形態に係る半導体多層と同様に、第２バンク部１３の頂上面の高さが、リッジ部１１の頂上面の高さより低くなるよう、半導体多層が形成されてもよい。この場合、ｎ型駆動電極３の下方に形成される半導体多層についても第２バンク部１３における半導体多層の構成を採用し、ｎ型駆動電極３の頂上面の高さとダミー電極９の頂上面の高さの差を小さくすることとしてもよい。そのような構成を採用することにより、ジャンクションダウン実装した場合に、半導体レーザ素子１をサブマウント３０に対し、より水平に近づけて搭載することができる。アレイ化した面出射型半導体レーザの場合にも適用できることは上述の通りである。また、第５の実施形態に係るダミー電極９の構成と、第６の実施形態に係る半導体多層の構成の両方を組み合わせて適用することとしてもよい。
In addition, the semiconductor multilayer structure of the
本発明の実施形態は、以上に説明したものに限られない。例えば、ｎ型駆動電極３をＩｎＰ基板２の上表面に形成する場合において、集積ミラー４０を形成せず、光導波路部の端面からレーザ光を出射する構成としてもよい。また、以上に説明した実施形態と駆動電極の極性が反対となる構成を採用することとしてもよい。その他、特許請求の範囲に記載された事項の範囲で種々の変更が可能である。
Embodiments of the present invention are not limited to those described above. For example, when the n-
１ 半導体レーザ素子、２ ＩｎＰ基板、３ ｎ型駆動電極、４ 活性層、５ クラッド層、６ コンタクト層、７ 絶縁層、８ ｐ型駆動電極、９ ダミー電極、１０ アイソレーション溝、１１ リッジ部、１２ 第１バンク部、１３ 第２バンク部、１４ 第１間隙底面、１５ 第２間隙底面、１６ 回折格子層、１７ ＤＦＢレーザ部、２０ 発熱部、２１ ＩｎＰ基板側放熱経路、２２ ｐ型駆動電極側放熱経路、２３ ダミー電極側放熱経路、２４ ｎ型駆動電極側放熱経路、３０ サブマウント、３１ ｐ型駆動電極側半田、３２ ダミー電極側半田、３３ ｎ型駆動電極側半田、３５ 溝部、４０ 集積ミラー、４１ 無反射膜、４２ 集積レンズ。
DESCRIPTION OF
Claims (8)
前記半導体多層の上表面の予め定められた領域に積層される絶縁層と、
前記リッジ部の頂上面であり前記絶縁層が積層されない第１コンタクト領域を含んで、さらに、前記第２バンク部に積層される前記絶縁層の上表面までに連続して広がって形成される第１駆動電極と、
前記第１バンク部の頂上面の一部であり前記絶縁層が積層されない第２コンタクト領域を含んで、前記第１駆動電極と非接触で形成されるダミー電極と、
を備え、
前記第１コンタクト領域は、
コンタクト層の頂上面であり、
前記第２コンタクト領域は、
クラッド層の頂上面である、
ことを特徴とする半導体光素子。 An optical waveguide portion including an active layer and extending in the light emitting direction including the active layer; a ridge portion located above the optical waveguide portion; and a first side disposed on a first side of the ridge portion. A semiconductor multilayer in which a bank portion and a second bank portion disposed on a second side of the ridge portion are formed;
An insulating layer stacked in a predetermined region on the upper surface of the semiconductor multilayer;
A first contact region that is a top surface of the ridge portion and on which the insulating layer is not stacked, and further extends continuously to an upper surface of the insulating layer stacked on the second bank portion; One drive electrode;
A dummy electrode formed in a non-contact manner with the first drive electrode, including a second contact region which is a part of the top surface of the first bank portion and is not laminated with the insulating layer;
Equipped with a,
The first contact region includes
The top surface of the contact layer,
The second contact region includes
The top surface of the cladding layer,
A semiconductor optical device.
前記第２バンク部は、
前記絶縁層が上表面に積層される前記コンタクト層と、
前記コンタクト層が上表面に積層される前記クラッド層と、を含み、
前記第１駆動電極と前記ダミー電極の頂上面の高さの差は、
前記第２バンク部における前記絶縁層の厚みと前記コンタクト層の厚みの和より小さく、
前記ダミー電極の厚みは、
前記第１駆動電極のうち前記第２バンク部に形成される部分の厚みよりも厚い、
ことを特徴とする半導体光素子。 The semiconductor optical device according to claim 1 ,
The second bank part is
The contact layer on which the insulating layer is stacked; and
The cladding layer on the upper surface of the contact layer, and
The difference in height between the top surfaces of the first drive electrode and the dummy electrode is:
Smaller than the sum of the thickness of the insulating layer and the thickness of the contact layer in the second bank portion;
The thickness of the dummy electrode is
It is thicker than the thickness of the portion formed in the second bank portion of the first drive electrode.
A semiconductor optical device.
前記活性層は、
前記第２バンク部の下方には形成されない、
ことを特徴とする半導体光素子。 The semiconductor optical device according to claim 1 ,
The active layer is
It is not formed below the second bank part,
A semiconductor optical device.
前記リッジ部と前記第１バンク部との間に位置する第１間隙底面、及び、前記リッジ部と前記第２バンク部との間に位置する第２間隙底面、に前記リッジ部に並列して延伸するアイソレーション溝がそれぞれ形成され、
前記アイソレーション溝は、
最深部が前記半導体多層に含まれる前記活性層の下に達する、
ことを特徴とする半導体光素子。 The semiconductor optical device according to claim 1,
The first gap bottom surface located between the ridge portion and the first bank portion and the second gap bottom surface located between the ridge portion and the second bank portion are arranged in parallel with the ridge portion. Each extending isolation groove is formed,
The isolation groove is
The deepest part reaches under the active layer included in the semiconductor multilayer,
A semiconductor optical device.
前記半導体多層が上表面に積層される半導体基板と、
前記半導体基板の上表面のうち前記半導体多層が積層されない第３コンタクト領域を含んで、さらに、前記絶縁層の上表面までに連続して広がって、前記第１駆動電極及び前記ダミー電極と非接触で形成され、前記第１駆動電極と対となって前記活性層に電流を供給する第２駆動電極と、
をさらに備えることを特徴とする半導体光素子。 The semiconductor optical device according to claim 1,
A semiconductor substrate on which the semiconductor multilayer is stacked;
Including the third contact region in which the semiconductor multilayer is not stacked on the upper surface of the semiconductor substrate, and further continuously extending to the upper surface of the insulating layer, it is not in contact with the first drive electrode and the dummy electrode A second drive electrode that is paired with the first drive electrode and supplies a current to the active layer;
A semiconductor optical device, further comprising:
前記光導波路部の延長線上に集積ミラーをさらに備え、
前記第３コンタクト領域は、
前記リッジ部を上方から見た場合に、前記光導波路部の延長線が、前記集積ミラーと、前記第３コンタクト領域を、この順に貫くよう位置する部分を有し、
前記集積ミラーの鏡面の法線方向は、
前記光導波路部から出射される光の出射方向と斜交する、
ことを特徴とする半導体光素子。 The semiconductor optical device according to claim 5 ,
Further comprising an integrated mirror on an extension line of the optical waveguide portion,
The third contact region is
When the ridge portion is viewed from above, an extension line of the optical waveguide portion has a portion located so as to penetrate the integrated mirror and the third contact region in this order,
The normal direction of the mirror surface of the integrated mirror is:
Obliquely with the emission direction of the light emitted from the optical waveguide portion,
A semiconductor optical device.
前記第１駆動電極と、前記ダミー電極と、がろう付けされるサブマウントと、
を備えることを特徴とする光モジュール。 A semiconductor optical device according to any one of claims 1 to 6 ;
A submount to which the first drive electrode and the dummy electrode are brazed;
An optical module comprising:
を形成する半導体多層と、
前記半導体多層の上表面の予め定められた領域に積層される絶縁層と、
前記リッジ部の頂上面であって前記絶縁層が積層されない前記コンタクト層の頂上面である前記第１コンタクト領域を含んで、さらに、前記第２バンク部に積層される前記絶縁層の上表面までに連続して広がって形成される第１駆動電極と、
前記第１バンク部の頂上面の一部であって前記絶縁層が積層されない前記クラッド層の頂上面である第２コンタクト領域を含んで、前記第１駆動電極と非接触で形成されるダミー電極と、
を備えることを特徴とする半導体光素子。 An optical waveguide portion including an active layer, a cladding layer, and a contact layer, extending in the light emitting direction including the active layer, a ridge portion disposed above the optical waveguide portion, and a first side of the ridge portion A first bank portion located on the second side, a second bank portion disposed on a second side of the ridge portion,
A semiconductor multilayer to form
An insulating layer stacked in a predetermined region on the upper surface of the semiconductor multilayer;
Including the first contact region, which is the top surface of the ridge portion and is the top surface of the contact layer on which the insulating layer is not stacked, and further up to the top surface of the insulating layer stacked on the second bank portion. A first drive electrode formed continuously and continuously,
A dummy electrode formed in a non-contact manner with the first drive electrode, including a second contact region that is a part of a top surface of the first bank portion and is a top surface of the cladding layer on which the insulating layer is not stacked. When,
A semiconductor optical device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014007089A JP6231389B2 (en) | 2014-01-17 | 2014-01-17 | Semiconductor optical device and optical module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014007089A JP6231389B2 (en) | 2014-01-17 | 2014-01-17 | Semiconductor optical device and optical module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015135911A JP2015135911A (en) | 2015-07-27 |
| JP6231389B2 true JP6231389B2 (en) | 2017-11-15 |
Family
ID=53767569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014007089A Active JP6231389B2 (en) | 2014-01-17 | 2014-01-17 | Semiconductor optical device and optical module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6231389B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017092088A (en) * | 2015-11-04 | 2017-05-25 | 株式会社ソディック | Light emitting element |
| JP2018133425A (en) * | 2017-02-15 | 2018-08-23 | 富士通株式会社 | Semiconductor device and method of manufacturing the same |
| DE102017119664A1 (en) * | 2017-08-28 | 2019-02-28 | Osram Opto Semiconductors Gmbh | Edge emitting laser bars |
| JP6985080B2 (en) * | 2017-09-22 | 2021-12-22 | 日本ルメンタム株式会社 | Semiconductor optical device and its manufacturing method |
| WO2020174949A1 (en) * | 2019-02-26 | 2020-09-03 | パナソニックセミコンダクターソリューションズ株式会社 | Semiconductor laser device and semiconductor laser element |
| US20230042492A1 (en) * | 2020-03-19 | 2023-02-09 | Mitsubishi Electric Corporation | Optical semiconductor element |
| JPWO2022030127A1 (en) * | 2020-08-04 | 2022-02-10 | ||
| TWI840230B (en) | 2023-05-23 | 2024-04-21 | 緯創資通股份有限公司 | Optical transceiver system and laser diode device thereof |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087866A (en) * | 2002-08-28 | 2004-03-18 | Hitachi Ltd | Semiconductor optical device, its mounting body and optical module |
| JP4885434B2 (en) * | 2003-11-27 | 2012-02-29 | シャープ株式会社 | Semiconductor laser device, optical disk device, and optical transmission system |
| JP2005322849A (en) * | 2004-05-11 | 2005-11-17 | Nec Compound Semiconductor Devices Ltd | Semiconductor laser and manufacturing method thereof |
| JP4327679B2 (en) * | 2004-07-30 | 2009-09-09 | パナソニック株式会社 | Semiconductor laser device and manufacturing method thereof |
| JP2006269567A (en) * | 2005-03-23 | 2006-10-05 | Fuji Photo Film Co Ltd | Semiconductor laser, optical transmitting module, and optical transmitting/receiving module |
| JP2007103481A (en) * | 2005-09-30 | 2007-04-19 | Fujifilm Corp | Semiconductor laser apparatus and optical communication apparatus |
| JP5103008B2 (en) * | 2006-11-29 | 2012-12-19 | 日本オクラロ株式会社 | Semiconductor laser device and semiconductor laser device |
| JP5043495B2 (en) * | 2007-04-24 | 2012-10-10 | 浜松ホトニクス株式会社 | Semiconductor light emitting device |
| WO2009034928A1 (en) * | 2007-09-10 | 2009-03-19 | Rohm Co., Ltd. | Semiconductor light emitting element and semiconductor light emitting device |
| JP5465514B2 (en) * | 2009-11-19 | 2014-04-09 | 日本オクラロ株式会社 | Optical semiconductor device |
| US8855160B2 (en) * | 2009-11-30 | 2014-10-07 | Hitachi, Ltd. | Horizontal-cavity surface-emitting laser |
| JP5189136B2 (en) * | 2010-03-23 | 2013-04-24 | Ｎｔｔエレクトロニクス株式会社 | Ridge type semiconductor optical device and method for manufacturing ridge type semiconductor optical device |
| JP2013243169A (en) * | 2012-05-17 | 2013-12-05 | Japan Oclaro Inc | Semiconductor photonic device and optical module |
-
2014
- 2014-01-17 JP JP2014007089A patent/JP6231389B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015135911A (en) | 2015-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6231389B2 (en) | Semiconductor optical device and optical module | |
| CN109075532B (en) | High speed VCSEL device | |
| JP6739154B2 (en) | Optical module | |
| JP2013008887A (en) | Optical module | |
| JP5075292B2 (en) | Electronic device, surface emitting laser, surface emitting laser array, light source, and optical module | |
| US10236660B2 (en) | Submount, optical transmitter module, optical module, optical transmission equipment, and control method therefor | |
| JP2013165201A (en) | Semiconductor optical element, semiconductor optical module and manufacturing method of the same | |
| JP6238226B2 (en) | Semiconductor laser device | |
| JP2020021865A (en) | Semiconductor optical element and optical transceiver module | |
| JP2010199324A (en) | Mounting structure of semiconductor laser element array | |
| KR101246137B1 (en) | Light emitting device and optical coupling module | |
| JP2009199037A (en) | Optical module | |
| JP2012128387A (en) | Optical waveguide device and optical transmission device using the same | |
| JP6220202B2 (en) | Semiconductor optical device and optical module | |
| JP2009086539A (en) | Optical module | |
| JP2010147149A (en) | Optical module and semiconductor light-emitting device | |
| JPH11191654A (en) | Semiconductor laser device and method of manufacturing the same | |
| JP6479293B1 (en) | Optical transmission device | |
| JP2009212176A (en) | Semiconductor laser | |
| WO2021162108A1 (en) | Opto-electric hybrid board | |
| WO2020095355A1 (en) | Optical semiconductor device, optical module and method for producing optical semiconductor device | |
| US20240396293A1 (en) | Optical transceiver system and laser diode device thereof | |
| JP2011151088A (en) | Semiconductor optical element, optical transmission module, optical transmission and reception module, optical transmission apparatus, and method of manufacturing those | |
| JP2011044753A (en) | Modulator integrated laser | |
| JP2016149415A (en) | Semiconductor optical integrated element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170613 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171019 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6231389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |