JP6203556B2

JP6203556B2 - Information processing system

Info

Publication number: JP6203556B2
Application number: JP2013139899A
Authority: JP
Inventors: 崇彦菅原
Original assignee: MegaChips Corp
Current assignee: MegaChips Corp
Priority date: 2013-07-03
Filing date: 2013-07-03
Publication date: 2017-09-27
Anticipated expiration: 2033-07-03
Also published as: JP2015015542A

Description

本発明は、通信装置と記憶装置とを備える情報処理システムに関する。 The present invention relates to an information processing system including a communication device and a storage device.

通信装置とそれに接続される半導体記憶装置とを備える情報処理システムにおいては、半導体記憶装置に記憶されたコンテンツデータが不正に読み出されることを防止すべく、コンテンツデータへのアクセスを許可する前に、通信装置と半導体記憶装置とが相互に正当性を認証し合う技術（相互認証技術）が実用化されている。 In an information processing system including a communication device and a semiconductor storage device connected thereto, in order to prevent content data stored in the semiconductor storage device from being read illegally, before permitting access to the content data, A technology (mutual authentication technology) in which a communication device and a semiconductor storage device mutually authenticate each other has been put into practical use.

一般的なチャレンジアンドレスポンス型の相互認証では、通信装置は、第１の認証コードを生成し、当該第１の認証コードを暗号化して半導体記憶装置に送信する。半導体記憶装置は、受信した第１の認証コードを復号した後、当該第１の認証コードを再び暗号化して通信装置に送信する。通信装置は、受信した第１の認証コードを復号した後、半導体記憶装置に送信した第１の認証コードと、半導体記憶装置から受信した第１の認証コードとが一致するか否かによって、半導体記憶装置の正当性を認証する。また、通信装置が半導体記憶装置の正当性を認証した後、半導体記憶装置は、第２の認証コードを生成し、当該第２の認証コードを暗号化して通信装置に送信する。通信装置は、受信した第２の認証コードを復号した後、当該第２の認証コードを再び暗号化して半導体記憶装置に送信する。半導体記憶装置は、受信した第２の認証コードを復号した後、通信装置に送信した第２の認証コードと、通信装置から受信した第２の認証コードとが一致するか否かによって、通信装置の正当性を認証する。 In general challenge-and-response mutual authentication, the communication device generates a first authentication code, encrypts the first authentication code, and transmits it to the semiconductor memory device. After decrypting the received first authentication code, the semiconductor storage device encrypts the first authentication code again and transmits it to the communication device. The communication device decrypts the received first authentication code and then determines whether the first authentication code transmitted to the semiconductor memory device matches the first authentication code received from the semiconductor memory device. Authenticate the validity of the storage device. Further, after the communication device authenticates the validity of the semiconductor storage device, the semiconductor storage device generates a second authentication code, encrypts the second authentication code, and transmits it to the communication device. After decrypting the received second authentication code, the communication device encrypts the second authentication code again and transmits it to the semiconductor memory device. The semiconductor memory device determines whether the second authentication code transmitted to the communication device after decrypting the received second authentication code matches the second authentication code received from the communication device. Authenticate the validity of

なお、下記特許文献１には、複数の相互認証手続を準備しておき、ＣＰＵが複数の相互認証手続の中から一の相互認証手続を選択することにより、その選択した相互認証手続をＣＰＵが実行する情報処理装置が開示されている。 In Patent Document 1 below, a plurality of mutual authentication procedures are prepared, and the CPU selects one mutual authentication procedure from among the plurality of mutual authentication procedures. An information processing apparatus to be executed is disclosed.

特開２０００−３４９７５１号公報JP 2000-349751

一般的に、通信装置と半導体記憶装置との間の相互認証は、マイクロプロセッサが認証プログラムを実行することによるソフトウェア処理によって行われる。従って、コンテンツデータの不正な読み出しを企図する攻撃者は、認証プログラムの解析や、マイクロプロセッサ内のＲＯＭ又はＲＡＭのデータを改ざんすることによって、相互認証の処理を回避するようにマイクロプロセッサの制御を改変しようとする。そして、そのような改変がなされれば、半導体記憶装置からコンテンツデータが不正に読み出されてしまう。 In general, mutual authentication between a communication device and a semiconductor storage device is performed by software processing by a microprocessor executing an authentication program. Therefore, an attacker who intends to read content data illegally controls the microprocessor to avoid mutual authentication processing by analyzing the authentication program or altering the ROM or RAM data in the microprocessor. Try to modify. If such a modification is made, content data is illegally read from the semiconductor memory device.

本発明はかかる事情に鑑みて成されたものであり、マイクロプロセッサの制御を改変するような攻撃を受けた場合であっても、記憶装置からコンテンツデータが不正に読み出されることを防止することが可能な、情報処理システムを得ることを目的とするものである。 The present invention has been made in view of such circumstances, and can prevent content data from being illegally read from a storage device even when subjected to an attack that alters the control of the microprocessor. The object is to obtain a possible information processing system.

本発明の第１の態様に係る情報処理システムは、通信装置と、前記通信装置に接続される記憶装置と、を備える情報処理システムであって、前記通信装置は、ソフトウェア処理によって前記情報処理システムを制御する主制御部と、前記主制御部とは別に実装され、ハードウェア処理によって前記記憶装置を制御する第１の制御回路と、を有し、前記記憶装置は、コンテンツデータが記憶された記憶部と、前記記憶部を制御する第２の制御回路と、を有し、前記第１の制御回路は、第１の数列を生成する第１の数列生成部と、前記第２の制御回路に前記第１の制御回路を認証させるための第１の認証コードを生成する第１の認証制御部と、を含み、前記第２の制御回路は、前記第１の数列生成部が生成する前記第１の数列と同一の第２の数列を生成する第２の数列生成部と、前記第１の制御回路に前記第２の制御回路を認証させるための第２の認証コードを生成する第２の認証制御部と、を含み、前記主制御部は、前記通信装置と前記記憶装置との相互認証を指示するコマンドを発行し、前記第１の制御回路は、前記コマンドを受領することにより、前記第１の数列生成部が生成した前記第１の数列を含む前記第１の認証コードを生成し、当該第１の認証コードを前記第２の制御回路に送信し、前記第２の認証制御部は、受信した前記第１の認証コードに含まれる前記第１の数列と、前記第２の数列生成部が生成した前記第２の数列とが一致するか否かによって、前記第１の制御回路を認証し、前記第１の制御回路を正当と判定した場合には、前記第２の数列生成部が前記第２の数列の次に生成した第３の数列を含む前記第２の認証コードを生成し、当該第２の認証コードを前記第１の制御回路に送信し、前記第１の認証制御部は、受信した前記第２の認証コードに含まれる前記第３の数列と、前記第１の数列生成部が前記第１の数列の次に生成した第４の数列とが一致するか否かによって、前記第２の制御回路を認証することを特徴とするものである。
An information processing system according to a first aspect of the present invention is an information processing system including a communication device and a storage device connected to the communication device, and the communication device is configured to perform the information processing system by software processing. And a first control circuit that is mounted separately from the main control unit and controls the storage device by hardware processing, and the storage device stores content data A storage unit; and a second control circuit that controls the storage unit, wherein the first control circuit includes a first number sequence generation unit that generates a first number sequence, and the second control circuit. And a first authentication control unit that generates a first authentication code for authenticating the first control circuit, wherein the second control circuit is generated by the first sequence generator. A second number sequence identical to the first number sequence Includes a second sequence generator for generating a second authentication control unit for generating a second authentication code for causing the authenticating said second control circuit to the first control circuit, and the main control The unit issues a command for instructing mutual authentication between the communication device and the storage device, and the first control circuit receives the command, whereby the first sequence generator generates the first The first authentication code including a number sequence of 1 is generated, the first authentication code is transmitted to the second control circuit, and the second authentication control unit adds the received first authentication code to the received first authentication code. The first control circuit is authenticated according to whether the first number sequence included and the second number sequence generated by the second number sequence generation unit match, and the first control circuit is If it is determined to be valid, the second sequence generator generates the second number. Next, the second authentication code including the generated third number sequence is generated, the second authentication code is transmitted to the first control circuit, and the first authentication control unit receives the received Depending on whether or not the third number sequence included in the second authentication code matches the fourth number sequence generated after the first number sequence by the first number sequence generation unit, The control circuit is authenticated .

第１の態様に係る情報処理システムによれば、主制御部は、通信装置と記憶装置との相互認証を指示するコマンドを発行する。そして、第１の制御回路は、コマンドを受領することにより、第２の制御回路との間で相互認証を実行する。このように、通信装置と記憶装置との相互認証において、主制御部が実行する処理はコマンドの発行だけであり、認証コードの作成や判定等の本質的な処理は、第１の制御回路と第２の制御回路との間で実行される。従って、プログラム解析等によって主制御部の制御を改変するような攻撃を受けた場合であっても、第１の制御回路及び第２の制御回路によるハードウェア処理の内容が解析及び改変されない限り、攻撃者によって相互認証の処理が回避されることはない。その結果、主制御部の制御を改変するような攻撃を受けた場合であっても、記憶装置からコンテンツデータが不正に読み出されることを防止することが可能となる。
また、第１の態様に係る情報処理システムによれば、第１の制御回路は、主制御部から受領したコマンドに基づいて、第２の制御回路に第１の制御回路を認証させるための第１の認証コードを生成する。このように、主制御部ではなく第１の制御回路によって第１の認証コードが生成されるため、プログラム解析等を行っても攻撃者は第１の認証コードを特定することができない。その結果、記憶装置からコンテンツデータが不正に読み出されることを防止することが可能となる。
また、第１の態様に係る情報処理システムによれば、第２の制御回路は、第１の制御回路を正当と判定した場合には、第１の制御回路に第２の制御回路を認証させるための第２の認証コードを生成し、当該第２の認証コードを第１の制御回路に送信する。従って、第１の制御回路から第２の制御回路への第１の認証コードの送信と、それに応答する第２の制御回路から第１の制御回路への第２の認証コードの送信との、一往復の通信によって、通信装置と記憶装置との相互認証を行うことができる。その結果、通信装置及び記憶装置それぞれからの往復通信（合計で二往復の通信）が必要となる一般的なチャレンジアンドレスポンス型の相互認証と比較すると、処理の高速化及び効率化を図ることが可能となる。
また、第１の態様に係る情報処理システムによれば、第２の認証制御部は、受信した第１の認証コードに含まれる第１の数列と、第２の数列生成部が生成した第２の数列とが一致するか否かによって、第１の制御回路を認証する。通信装置が不正である場合には、第１の認証コードには、第２の数列生成部が生成した第２の数列と一致する第１の数列が含まれていない。従って、通信装置（又は第１の制御回路）が不正であることを、確実に検出することが可能となる。また、第１の認証制御部は、受信した第２の認証コードに含まれる第３の数列と、第１の数列生成部が生成した第４の数列とが一致するか否かによって、第２の制御回路を認証する。記憶装置が不正である場合には、第２の認証コードには、第１の数列生成部が生成した第４の数列と一致する第３の数列が含まれていない。従って、記憶装置（又は第２の制御回路）が不正であることを、確実に検出することが可能となる。
また、第１の態様に係る情報処理システムによれば、第１の制御回路から第２の制御回路に送信される第１の認証コードに含まれる第１の数列と、当該第１の認証コードに応答して第２の制御回路から第１の制御回路に送信される第２の認証コードに含まれる第３の数列とは、互いに異なる。つまり、通信装置が記憶装置に送信する第１の認証コードと、通信装置が記憶装置から受信する第２の認証コードとは、互いに異なる。このように、送信時と受信時とで認証コードを異ならせることにより、セキュリティ強度を向上することが可能となる。
また、第１の態様に係る情報処理システムによれば、第２の認証制御部は、第１の制御回路を認証する際に生成された第２の数列の次に生成された第３の数列を含めて、第２の認証コードを生成する。これにより、記憶装置から通信装置に送信する第２の認証コードを、通信装置から記憶装置に送信する第１の認証コードから簡易かつ確実に変更することが可能となる。また、第１の認証制御部は、第２の認証コードに含まれる第３の数列と、第１の認証コードを生成する際に生成された第１の数列の次に生成された第４の数列とが一致するか否かによって、第２の制御回路を認証する。記憶装置が正当である場合には、第２の認証コードに含まれる第３の数列は、第１の数列生成部によって生成された第４の数列に一致しており、一方、記憶装置が不正である場合には、第２の認証コードに含まれる第３の数列は、第１の数列生成部によって生成された第４の数列に一致していない。従って、第３の数列が第４の数列に一致するか否かを確認することによって、記憶装置が正当であるか不正であるかを簡易かつ確実に判定することが可能となる。
According to the information processing system according to the first aspect, the main control unit issues a command for instructing mutual authentication between the communication device and the storage device. Then, the first control circuit executes mutual authentication with the second control circuit by receiving the command. In this way, in the mutual authentication between the communication device and the storage device, the process executed by the main control unit is only the command issuance, and the essential process such as creation and determination of the authentication code is performed with the first control circuit. This is executed with the second control circuit. Therefore, even when an attack that modifies the control of the main control unit by program analysis or the like is performed, unless the contents of the hardware processing by the first control circuit and the second control circuit are analyzed and modified, The attacker cannot avoid the mutual authentication process. As a result, it is possible to prevent content data from being illegally read from the storage device even in the case of an attack that alters the control of the main control unit.
Further, according to the information processing system according to the first aspect, the first control circuit causes the second control circuit to authenticate the first control circuit based on the command received from the main control unit. 1 authentication code is generated. Thus, since the first authentication code is generated not by the main control unit but by the first control circuit, the attacker cannot specify the first authentication code even if program analysis or the like is performed. As a result, it is possible to prevent content data from being illegally read from the storage device.
In addition, according to the information processing system according to the first aspect, when the second control circuit determines that the first control circuit is valid, the second control circuit causes the first control circuit to authenticate the second control circuit. A second authentication code is generated, and the second authentication code is transmitted to the first control circuit. Therefore, the transmission of the first authentication code from the first control circuit to the second control circuit and the transmission of the second authentication code from the second control circuit to the first control circuit in response thereto, Mutual authentication between the communication device and the storage device can be performed by one round-trip communication. As a result, compared to general challenge and response mutual authentication that requires two-way communication (two-way communication in total) from each of the communication device and the storage device, the processing speed and efficiency can be improved. It becomes possible.
Further, according to the information processing system according to the first aspect, the second authentication control unit includes the first number sequence included in the received first authentication code and the second number sequence generated by the second number sequence generation unit. The first control circuit is authenticated depending on whether or not the number sequence matches. When the communication device is illegal, the first authentication code does not include the first number sequence that matches the second number sequence generated by the second number sequence generation unit. Therefore, it is possible to reliably detect that the communication device (or the first control circuit) is illegal. In addition, the first authentication control unit determines whether the second number sequence included in the received second authentication code matches the fourth number sequence generated by the first number sequence generation unit. Authenticate the control circuit. When the storage device is illegal, the second authentication code does not include the third number sequence that matches the fourth number sequence generated by the first number sequence generation unit. Therefore, it is possible to reliably detect that the storage device (or the second control circuit) is illegal.
Further, according to the information processing system according to the first aspect, the first number sequence included in the first authentication code transmitted from the first control circuit to the second control circuit, and the first authentication code The third number sequence included in the second authentication code transmitted from the second control circuit to the first control circuit in response to is different from each other. That is, the first authentication code that the communication device transmits to the storage device and the second authentication code that the communication device receives from the storage device are different from each other. In this way, it is possible to improve the security strength by making the authentication code different between transmission and reception.
Moreover, according to the information processing system which concerns on a 1st aspect, a 2nd authentication control part is the 3rd number sequence produced | generated after the 2nd number sequence produced | generated when authenticating the 1st control circuit. The second authentication code is generated. Accordingly, the second authentication code transmitted from the storage device to the communication device can be easily and reliably changed from the first authentication code transmitted from the communication device to the storage device. In addition, the first authentication control unit includes a third number sequence included in the second authentication code and a fourth number generated after the first number sequence generated when generating the first authentication code. The second control circuit is authenticated depending on whether the numerical sequence matches. If the storage device is valid, the third number sequence included in the second authentication code matches the fourth number sequence generated by the first number sequence generation unit, while the storage device is incorrect. In this case, the third number sequence included in the second authentication code does not match the fourth number sequence generated by the first number sequence generation unit. Therefore, by checking whether or not the third number sequence matches the fourth number sequence, it is possible to easily and reliably determine whether the storage device is valid or illegal.

本発明の第２の態様に係る情報処理システムは、第１の態様に係る情報処理システムにおいて特に、前記第１の制御回路は、前記コマンドのコマンドＩＤ以外のデータを、前記第１の数列生成部が生成した前記第１の数列に置き換えることにより、前記第１の認証コードを生成することを特徴とするものである。
The information processing system according to a second aspect of the present invention is the information processing system according to the first aspect, in particular, the first control circuit generates the first sequence of data other than the command ID of the command The first authentication code is generated by replacing with the first number sequence generated by the unit .

第２の態様に係る情報処理システムによれば、第１の制御回路は、コマンドのコマンドＩＤ以外のデータを、第１の数列生成部が生成した第１の数列に置き換えることにより、第１の認証コードを生成する。これにより、プログラム解析等によっては特定できない第１の認証コードを、簡易に生成することが可能となる。また、第１の認証コードにはコマンドＩＤが含まれるため、第２の制御回路は、第１の認証コードを受信することにより、相互認証の処理を適切に開始することが可能となる。
According to the information processing system according to the second aspect, the first control circuit, the data other than the command ID of the command, by replacing the first sequence where the first sequence generator has generated, the first Generate an authentication code for. This makes it possible to easily generate the first authentication code that cannot be specified by program analysis or the like. Further, since the first authentication code includes the command ID, the second control circuit can appropriately start the mutual authentication process by receiving the first authentication code.

本発明の第３の態様に係る情報処理システムは、第１又は第２の態様に係る情報処理システムにおいて特に、前記第２の制御回路は、前記第１の認証コードに基づいて前記第１の制御回路を認証し、前記第１の制御回路を不正と判定した場合には、以後に前記通信装置から前記記憶装置に向けて送信されるデータを受信しないことを特徴とするものである。
In the information processing system according to the third aspect of the present invention, particularly in the information processing system according to the first or second aspect, the second control circuit is configured to perform the first control based on the first authentication code. If the control circuit is authenticated and the first control circuit is determined to be illegal, data transmitted from the communication device to the storage device is not received thereafter.

第３の態様に係る情報処理システムによれば、第２の制御回路は、第１の制御回路を不正と判定した場合には、以後に通信装置から記憶装置に向けて送信されるデータを受信しない。従って、不正な通信装置から記憶装置に向けて読み出しコマンドが送信された場合等であっても、記憶装置は当該読み出しコマンドを受信しない。その結果、記憶装置からコンテンツデータが不正に読み出されることを防止することが可能となる。
According to the information processing system according to the third aspect, when the second control circuit determines that the first control circuit is illegal, the second control circuit subsequently receives data transmitted from the communication device to the storage device. do not do. Therefore, even when a read command is transmitted from an unauthorized communication device to the storage device, the storage device does not receive the read command. As a result, it is possible to prevent content data from being illegally read from the storage device.

本発明の第４の態様に係る情報処理システムは、第１〜第３のいずれか一つの態様に係る情報処理システムにおいて特に、前記第１の制御回路は、前記第２の認証コードに基づいて前記第２の制御回路を認証し、前記第２の制御回路を不正と判定した場合には、前記通信装置と前記記憶装置との間での以後の通信を遮断することを特徴とするものである。
The information processing system according to a fourth aspect of the present invention is the information processing system according to any one of the first to third aspects, in particular, the first control circuit is based on the second authentication code. If the second control circuit is authenticated and it is determined that the second control circuit is illegal, subsequent communication between the communication device and the storage device is cut off. It is.

第４の態様に係る情報処理システムによれば、第１の制御回路は、第２の制御回路を不正と判定した場合には、通信装置と記憶装置との間での以後の通信を遮断する。従って、通信装置から不正な記憶装置に向けて読み出しコマンドが送信されることや、不正な記憶装置から通信装置に向けてコンテンツデータが送信されることが回避される。その結果、記憶装置からコンテンツデータが不正に読み出されることを防止することが可能となる。
According to the information processing system according to the fourth aspect, when the first control circuit determines that the second control circuit is illegal, the first control circuit blocks subsequent communication between the communication device and the storage device. . Therefore, it is possible to prevent a read command from being transmitted from the communication device to the unauthorized storage device and content data from being transmitted from the unauthorized storage device to the communication device. As a result, it is possible to prevent content data from being illegally read from the storage device.

本発明の第５の態様に係る情報処理システムは、第１〜第４のいずれか一つの態様に係る情報処理システムにおいて特に、前記第１の数列生成部及び前記第２の数列生成部は、認証の処理毎に異なる前記第１の数列及び前記第２の数列をそれぞれ生成することを特徴とするものである。
The information processing system according to the fifth aspect of the present invention is the information processing system according to any one of the first to fourth aspects, in particular, the first number sequence generation unit and the second number sequence generation unit are The first number sequence and the second number sequence that are different for each authentication process are generated.

第５の態様に係る情報処理システムによれば、第１の数列生成部及び第２の数列生成部は、認証の処理毎に異なる第１の数列及び第２の数列をそれぞれ生成する。その結果、第１の認証コード及び第２の認証コードは認証の処理毎に変更されるため、セキュリティ強度を向上することが可能となる。
According to the information processing system concerning the 5th mode, the 1st number sequence generation part and the 2nd number sequence generation part generate the 1st number sequence and the 2nd number sequence which differ for every processing of authentication, respectively. As a result, since the first authentication code and the second authentication code are changed for each authentication process, the security strength can be improved.

本発明によれば、マイクロプロセッサの制御を改変するような攻撃を受けた場合であっても、記憶装置からコンテンツデータが不正に読み出されることを防止することが可能となる。 According to the present invention, it is possible to prevent content data from being illegally read out from a storage device even when subjected to an attack that alters the control of the microprocessor.

本発明の実施の形態に係る情報処理システムの全体構成を概略的に示す図である。1 is a diagram schematically showing an overall configuration of an information processing system according to an embodiment of the present invention. マイクロプロセッサの構成を示す図である。It is a figure which shows the structure of a microprocessor. メモリコントローラの構成を示す図である。It is a figure which shows the structure of a memory controller. メモリコントローラの構成を示す図である。It is a figure which shows the structure of a memory controller.

以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, the element which attached | subjected the same code | symbol in different drawing shall show the same or corresponding element.

図１は、本発明の実施の形態に係る情報処理システム１の全体構成を概略的に示す図である。情報処理システム１は、通信装置２と半導体記憶装置３とを備えて構成されている。通信装置２は、例えばパーソナルコンピュータである。半導体記憶装置３は、例えば、通信装置２に着脱自在に接続可能なメモリカードである。あるいは、半導体記憶装置３に代えて、光ディスクや磁気ディスク等の任意の記憶装置を用いることもできる。 FIG. 1 is a diagram schematically showing an overall configuration of an information processing system 1 according to an embodiment of the present invention. The information processing system 1 includes a communication device 2 and a semiconductor storage device 3. The communication device 2 is a personal computer, for example. The semiconductor memory device 3 is, for example, a memory card that can be detachably connected to the communication device 2. Alternatively, an arbitrary storage device such as an optical disk or a magnetic disk can be used in place of the semiconductor storage device 3.

通信装置２は、ソフトウェア処理によって情報処理システム１を制御するメインシステムとしてのマイクロプロセッサ１１（主制御部）と、マイクロプロセッサ１１とは別に実装されたメモリコントローラ１２（第１の制御回路）とを備えて構成されている。メモリコントローラ１２は、ハードウェア処理によって半導体記憶装置３を制御する。 The communication device 2 includes a microprocessor 11 (main control unit) as a main system that controls the information processing system 1 by software processing, and a memory controller 12 (first control circuit) mounted separately from the microprocessor 11. It is prepared for. The memory controller 12 controls the semiconductor memory device 3 by hardware processing.

半導体記憶装置３は、画像、音声、テキスト、コード、管理情報等の任意のコンテンツデータが記憶されたメモリアレイ２２（記憶部）と、メモリアレイ２２を制御するメモリコントローラ２１（第２の制御回路）とを備えて構成されている。メモリアレイ２２は、例えばＮＡＮＤ型フラッシュメモリを用いて構成されている。但し、この例に限定されるものではなく、メモリアレイ２２はＮＯＲ型フラッシュメモリ等を用いて構成されていても良い。 The semiconductor storage device 3 includes a memory array 22 (storage unit) that stores arbitrary content data such as images, sounds, texts, codes, management information, and the like, and a memory controller 21 (second control circuit) that controls the memory array 22 ). The memory array 22 is configured using, for example, a NAND flash memory. However, the present invention is not limited to this example, and the memory array 22 may be configured using a NOR flash memory or the like.

図２は、マイクロプロセッサ１１の構成を示す図である。マイクロプロセッサ１１は、バス４７を介して相互に接続された、ＣＰＵ４１、演算器４２、ＲＡＭ４３、ＲＯＭ４４、ブリッジ４５、及びレジスタ４６を備えて構成されている。 FIG. 2 is a diagram showing the configuration of the microprocessor 11. The microprocessor 11 includes a CPU 41, a computing unit 42, a RAM 43, a ROM 44, a bridge 45, and a register 46 that are connected to each other via a bus 47.

図３は、メモリコントローラ１２の構成を示す図である。図３の接続関係で示すように、メモリコントローラ１２は、鍵生成部５１（第１の数列生成部）、暗号化・復号部５２、認証制御部５３（第１の認証制御部）、及びマスク回路５４，５５を備えて構成されている。鍵生成部５１は、機密性の高い固定値の共有鍵Ｐを用いて、所定の乱数生成アルゴリズムによってランダムな数列（以下の例ではセッション鍵Ｋ）を生成する。鍵生成部５１は、メモリコントローラ１２がマイクロプロセッサ１１から認証コマンドＣを受領する度に、毎回異なるセッション鍵Ｋ（ナンス）を生成する。 FIG. 3 is a diagram illustrating a configuration of the memory controller 12. As shown in the connection relationship in FIG. 3, the memory controller 12 includes a key generation unit 51 (first number sequence generation unit), an encryption / decryption unit 52, an authentication control unit 53 (first authentication control unit), and a mask. Circuits 54 and 55 are provided. The key generation unit 51 generates a random number sequence (session key K in the following example) by using a predetermined random number generation algorithm using a fixed secret key P with high confidentiality. The key generation unit 51 generates a different session key K (nonce) every time the memory controller 12 receives the authentication command C from the microprocessor 11.

図４は、メモリコントローラ２１の構成を示す図である。図４の接続関係で示すように、メモリコントローラ２１は、鍵生成部６１（第２の数列生成部）、暗号化・復号部６２、及び認証制御部６３（第２の認証制御部）を備えて構成されている。鍵生成部６１は、鍵生成部５１が保持している共有鍵Ｐと同一の共有鍵Ｐを用いて、鍵生成部５１と同一の乱数生成アルゴリズムによって、鍵生成部５１が生成するセッション鍵Ｋと同一のセッション鍵Ｋを生成する。鍵生成部６１は、メモリコントローラ２１がメモリコントローラ１２から暗号化認証コードＸを受信する度に、毎回異なるセッション鍵Ｋを生成する。 FIG. 4 is a diagram illustrating the configuration of the memory controller 21. As shown in the connection relationship of FIG. 4, the memory controller 21 includes a key generation unit 61 (second number sequence generation unit), an encryption / decryption unit 62, and an authentication control unit 63 (second authentication control unit). Configured. The key generation unit 61 uses the same shared key P as the shared key P held by the key generation unit 51, and uses the same random number generation algorithm as the key generation unit 51 to generate the session key K generated by the key generation unit 51. The same session key K is generated. The key generation unit 61 generates a different session key K each time the memory controller 21 receives the encrypted authentication code X from the memory controller 12.

以下、図３，４を参照して、通信装置２と半導体記憶装置３との相互認証の処理について説明する。前提として、暗号化・復号部５２，６２は、鍵生成部５１，６１が前回生成したセッション鍵Ｋ（Ｎ−１）によって初期化されているものとする。また、相互認証の処理が完了して通信装置２及び半導体記憶装置３の正当性が互いに認証されるまでは、マイクロプロセッサ１１からメモリアレイ２２へのアクセスは許可されていない。 The mutual authentication process between the communication device 2 and the semiconductor memory device 3 will be described below with reference to FIGS. As a premise, it is assumed that the encryption / decryption units 52 and 62 are initialized with the session key K (N−1) generated last time by the key generation units 51 and 61. Further, access from the microprocessor 11 to the memory array 22 is not permitted until the mutual authentication process is completed and the authenticity of the communication device 2 and the semiconductor storage device 3 is mutually authenticated.

まずマイクロプロセッサ１１は、相互認証の実行を指示するための所定バイト長の認証コマンドＣを発行する。認証コマンドＣは、それが認証コマンドであることを識別するための特定のコマンドＩＤと、コマンドＩＤ以外のデータとを含む。メモリコントローラ１２は、マイクロプロセッサ１１から認証コマンドＣを受領し、受領した認証コマンドＣを認証制御部５３に入力する。 First, the microprocessor 11 issues an authentication command C having a predetermined byte length for instructing execution of mutual authentication. The authentication command C includes a specific command ID for identifying that it is an authentication command and data other than the command ID. The memory controller 12 receives the authentication command C from the microprocessor 11 and inputs the received authentication command C to the authentication control unit 53.

次に鍵生成部５１は、認証制御部５３からの要求に従ってセッション鍵Ｋ（Ｎ）を生成する。セッション鍵Ｋ（Ｎ）は、暗号化・復号部５２及び認証制御部５３に入力される。 Next, the key generation unit 51 generates a session key K (N) according to a request from the authentication control unit 53. The session key K (N) is input to the encryption / decryption unit 52 and the authentication control unit 53.

次に認証制御部５３は、認証コマンドＣ及びセッション鍵Ｋ（Ｎ）に基づいて認証コードＳ（Ｎ）を生成する。例えば、認証コマンドＣのコマンドＩＤ以外のデータを、セッション鍵Ｋ（Ｎ）に置き換えることにより、コマンドＩＤとセッション鍵Ｋ（Ｎ）とを含む認証コードＳ（Ｎ）を生成する。認証制御部５３は、生成した認証コードＳ（Ｎ）を暗号化・復号部５２に入力する。 Next, the authentication control unit 53 generates an authentication code S (N) based on the authentication command C and the session key K (N). For example, by replacing data other than the command ID of the authentication command C with the session key K (N), an authentication code S (N) including the command ID and the session key K (N) is generated. The authentication control unit 53 inputs the generated authentication code S (N) to the encryption / decryption unit 52.

次に暗号化・復号部５２は、現在設定されているセッション鍵Ｋ（Ｎ−１）を用いて認証コードＳ（Ｎ）を暗号化することにより、暗号化認証コードＸ（Ｎ）を生成する。そして、生成した暗号化認証コードＸ（Ｎ）をメモリコントローラ２１に送信する。 Next, the encryption / decryption unit 52 generates the encrypted authentication code X (N) by encrypting the authentication code S (N) using the currently set session key K (N-1). . Then, the generated encrypted authentication code X (N) is transmitted to the memory controller 21.

次に認証制御部５３は、鍵生成部５１が今回生成したセッション鍵Ｋ（Ｎ）によって、暗号化・復号部５２を初期化する。 Next, the authentication control unit 53 initializes the encryption / decryption unit 52 with the session key K (N) generated by the key generation unit 51 this time.

メモリコントローラ２１は、メモリコントローラ１２から受信した暗号化認証コードＸ（Ｎ）を、暗号化・復号部６２に入力する。 The memory controller 21 inputs the encrypted authentication code X (N) received from the memory controller 12 to the encryption / decryption unit 62.

次に暗号化・復号部６２は、現在設定されているセッション鍵Ｋ（Ｎ−１）を用いて暗号化認証コードＸ（Ｎ）を復号することにより、認証コードＳ（Ｎ）を再生する。そして、再生した認証コードＳ（Ｎ）を認証制御部６３に入力する。 Next, the encryption / decryption unit 62 reproduces the authentication code S (N) by decrypting the encrypted authentication code X (N) using the currently set session key K (N-1). Then, the reproduced authentication code S (N) is input to the authentication control unit 63.

次に鍵生成部６１は、認証制御部６３からの要求に従ってセッション鍵Ｋ（Ｎ）を生成する。セッション鍵Ｋ（Ｎ）は、暗号化・復号部６２及び認証制御部６３に入力される。 Next, the key generation unit 61 generates a session key K (N) according to a request from the authentication control unit 63. The session key K (N) is input to the encryption / decryption unit 62 and the authentication control unit 63.

次に認証制御部６３は、暗号化認証コードＸ（Ｎ）の復号により再生した認証コードＳ（Ｎ）に含まれるセッション鍵Ｋ（Ｎ）と、鍵生成部６１から入力されたセッション鍵Ｋ（Ｎ）とを比較することにより、通信装置２（又はメモリコントローラ１２。以下同様）の正当性を認証する。具体的には、両セッション鍵Ｋ（Ｎ）が一致する場合には通信装置２を正当と判定し、両セッション鍵Ｋ（Ｎ）が一致しない場合には通信装置２を不正と判定する。 Next, the authentication control unit 63 uses the session key K (N) included in the authentication code S (N) reproduced by decrypting the encrypted authentication code X (N) and the session key K ( N) is authenticated to authenticate the validity of the communication device 2 (or the memory controller 12, the same applies hereinafter). Specifically, when both session keys K (N) match, the communication device 2 is determined to be valid, and when both session keys K (N) do not match, the communication device 2 is determined to be illegal.

認証制御部６３は、通信装置２を不正と判定した場合には、暗号化・復号部６２に対して通信装置２からの送信データの受信を禁止する。これにより、メモリコントローラ２１は、以後に通信装置２から半導体記憶装置３に向けて送信されるデータを受信しない。 When the authentication control unit 63 determines that the communication device 2 is illegal, the authentication control unit 63 prohibits the encryption / decryption unit 62 from receiving transmission data from the communication device 2. Thereby, the memory controller 21 does not receive data transmitted from the communication device 2 to the semiconductor memory device 3 thereafter.

一方、通信装置２を正当と判定した場合には、次に認証制御部６３は、鍵生成部６１が今回生成したセッション鍵Ｋ（Ｎ）によって、暗号化・復号部６２を初期化する。 On the other hand, when it is determined that the communication device 2 is valid, the authentication control unit 63 initializes the encryption / decryption unit 62 with the session key K (N) generated by the key generation unit 61 this time.

次に鍵生成部６１は、認証制御部６３からの要求に従って、次回のセッション鍵Ｋ（Ｎ＋１）を生成する。セッション鍵Ｋ（Ｎ＋１）は、認証制御部６３に入力される。 Next, the key generation unit 61 generates the next session key K (N + 1) according to the request from the authentication control unit 63. Session key K (N + 1) is input to authentication control unit 63.

次に認証制御部６３は、鍵生成部６１から入力されたセッション鍵Ｋ（Ｎ＋１）に基づいて認証コードＳ（Ｎ＋１）を生成する。例えば、セッション鍵Ｋ（Ｎ＋１）をそのまま認証コードＳ（Ｎ＋１）として使用する。認証制御部６３は、生成した認証コードＳ（Ｎ＋１）を暗号化・復号部６２に入力する。 Next, the authentication control unit 63 generates an authentication code S (N + 1) based on the session key K (N + 1) input from the key generation unit 61. For example, the session key K (N + 1) is used as it is as the authentication code S (N + 1). The authentication control unit 63 inputs the generated authentication code S (N + 1) to the encryption / decryption unit 62.

次に暗号化・復号部６２は、現在設定されているセッション鍵Ｋ（Ｎ）を用いて認証コードＳ（Ｎ＋１）を暗号化することにより、暗号化認証コードＹ（Ｎ＋１）を生成する。そして、生成した暗号化認証コードＹ（Ｎ＋１）をメモリコントローラ１２に送信する。 Next, the encryption / decryption unit 62 generates the encrypted authentication code Y (N + 1) by encrypting the authentication code S (N + 1) using the currently set session key K (N). Then, the generated encrypted authentication code Y (N + 1) is transmitted to the memory controller 12.

メモリコントローラ１２は、メモリコントローラ２１から受信した暗号化認証コードＹ（Ｎ＋１）を、暗号化・復号部５２に入力する。 The memory controller 12 inputs the encrypted authentication code Y (N + 1) received from the memory controller 21 to the encryption / decryption unit 52.

次に暗号化・復号部５２は、現在設定されているセッション鍵Ｋ（Ｎ）を用いて暗号化認証コードＹ（Ｎ＋１）を復号することにより、認証コードＳ（Ｎ＋１）を再生する。そして、再生した認証コードＳ（Ｎ＋１）を認証制御部５３に入力する。 Next, the encryption / decryption unit 52 reproduces the authentication code S (N + 1) by decrypting the encrypted authentication code Y (N + 1) using the currently set session key K (N). The reproduced authentication code S (N + 1) is input to the authentication control unit 53.

次に鍵生成部５１は、認証制御部５３からの要求に従ってセッション鍵Ｋ（Ｎ＋１）を生成する。セッション鍵Ｋ（Ｎ＋１）は、認証制御部５３に入力される。 Next, the key generation unit 51 generates a session key K (N + 1) according to the request from the authentication control unit 53. Session key K (N + 1) is input to authentication control unit 53.

次に認証制御部５３は、暗号化認証コードＹ（Ｎ＋１）の復号により再生した認証コードＳ（Ｎ＋１）に含まれるセッション鍵Ｋ（Ｎ＋１）と、鍵生成部５１から入力されたセッション鍵Ｋ（Ｎ＋１）とを比較することにより、半導体記憶装置３（又はメモリコントローラ２１。以下同様）の正当性を認証する。具体的には、両セッション鍵Ｋ（Ｎ＋１）が一致する場合には半導体記憶装置３を正当と判定し、両セッション鍵Ｋ（Ｎ＋１）が一致しない場合には半導体記憶装置３を不正と判定する。 Next, the authentication control unit 53 includes the session key K (N + 1) included in the authentication code S (N + 1) reproduced by decrypting the encrypted authentication code Y (N + 1) and the session key K ( N + 1) is compared to authenticate the validity of the semiconductor memory device 3 (or the memory controller 21, the same applies hereinafter). Specifically, when both session keys K (N + 1) match, the semiconductor memory device 3 is determined to be valid, and when both session keys K (N + 1) do not match, the semiconductor memory device 3 is determined to be illegal. .

認証制御部５３は、半導体記憶装置３を不正と判定した場合には、データをオール「０」又はオール「１」に置換する等のマスク処理を有効にする制御信号Ｄを、マスク回路５４，５５に入力する。これにより、通信装置２と半導体記憶装置３との間での以後の通信が遮断される。 If the authentication control unit 53 determines that the semiconductor memory device 3 is illegal, the authentication control unit 53 sends a control signal D for enabling a mask process such as replacing data to all “0” or all “1” to the mask circuit 54, 55. Thereby, subsequent communication between the communication device 2 and the semiconductor memory device 3 is blocked.

一方、半導体記憶装置３を正当と判定した場合には、次に認証制御部５３は、マスク処理を無効にする制御信号Ｄを、マスク回路５４，５５に入力する。これにより、通信装置２は、半導体記憶装置３に対してコンテンツデータの読み出しコマンド等を送信することが可能となり、また、半導体記憶装置３からコンテンツデータを受信することが可能となる。 On the other hand, when it is determined that the semiconductor memory device 3 is valid, the authentication control unit 53 inputs a control signal D for invalidating the mask processing to the mask circuits 54 and 55. As a result, the communication device 2 can transmit a read command of content data to the semiconductor storage device 3 and can receive content data from the semiconductor storage device 3.

次回の相互認証の処理では、認証制御部６３は、再生した認証コードＳ（Ｎ＋１）に含まれるセッション鍵Ｋ（Ｎ＋１）と、鍵生成部６１が生成したセッション鍵Ｋ（Ｎ＋１）とが一致するか否かによって、メモリコントローラ１２の正当性を認証する。また、認証制御部５３は、再生した認証コードＳ（Ｎ＋２）に含まれるセッション鍵Ｋ（Ｎ＋２）と、鍵生成部５１が生成したセッション鍵Ｋ（Ｎ＋２）とが一致するか否かによって、メモリコントローラ２１の正当性を認証する。 In the next mutual authentication process, the authentication control unit 63 matches the session key K (N + 1) included in the reproduced authentication code S (N + 1) with the session key K (N + 1) generated by the key generation unit 61. Whether or not the memory controller 12 is legitimate is verified. Further, the authentication control unit 53 determines whether or not the session key K (N + 2) included in the reproduced authentication code S (N + 2) matches the session key K (N + 2) generated by the key generation unit 51. The validity of the controller 21 is authenticated.

このように本実施の形態に係る情報処理システム１によれば、マイクロプロセッサ１１（主制御部）は、通信装置２と半導体記憶装置３との相互認証を指示する認証コマンドＣを発行する。そして、メモリコントローラ１２（第１の制御回路）は、認証コマンドＣを受領することにより、メモリコントローラ２１（第２の制御回路）との間で相互認証を実行する。このように、通信装置２と半導体記憶装置３との相互認証において、マイクロプロセッサ１１が実行する処理は認証コマンドＣの発行だけであり、認証コードの作成や判定等の本質的な処理は、メモリコントローラ１２とメモリコントローラ２１との間で実行される。従って、プログラム解析や、ＲＯＭ４４又はＲＡＭ４３のデータを改ざんすること等によって、マイクロプロセッサ１１の制御を改変するような攻撃を受けた場合であっても、メモリコントローラ１２，２１によるハードウェア処理の内容が解析及び改変されない限り、攻撃者によって相互認証の処理が回避されることはない。その結果、マイクロプロセッサ１１の制御を改変するような攻撃を受けた場合であっても、半導体記憶装置３からコンテンツデータが不正に読み出されることを防止することが可能となる。 As described above, according to the information processing system 1 according to the present embodiment, the microprocessor 11 (main control unit) issues the authentication command C that instructs mutual authentication between the communication device 2 and the semiconductor memory device 3. When the memory controller 12 (first control circuit) receives the authentication command C, the memory controller 12 (first control circuit) performs mutual authentication with the memory controller 21 (second control circuit). As described above, in the mutual authentication between the communication device 2 and the semiconductor memory device 3, the processing executed by the microprocessor 11 is only the issue of the authentication command C, and the essential processing such as creation and determination of the authentication code is performed in the memory. It is executed between the controller 12 and the memory controller 21. Therefore, even when an attack that alters the control of the microprocessor 11 by program analysis or alteration of data in the ROM 44 or the RAM 43 is performed, the contents of the hardware processing by the memory controllers 12 and 21 are the same. Unless it is parsed and modified, the mutual authentication process cannot be avoided by an attacker. As a result, it is possible to prevent content data from being illegally read from the semiconductor memory device 3 even in the case of an attack that alters the control of the microprocessor 11.

また、本実施の形態に係る情報処理システム１によれば、メモリコントローラ１２は、マイクロプロセッサ１１から受領した認証コマンドＣに基づいて、メモリコントローラ２１にメモリコントローラ１２を認証させるための第１の認証コードＳ（Ｎ）を生成する。このように、マイクロプロセッサ１１ではなくメモリコントローラ１２によって認証コードＳ（Ｎ）が生成されるため、プログラム解析等を行っても攻撃者は認証コードＳ（Ｎ）を特定することができない。その結果、半導体記憶装置３からコンテンツデータが不正に読み出されることを防止することが可能となる。 Further, according to the information processing system 1 according to the present embodiment, the memory controller 12 performs the first authentication for causing the memory controller 21 to authenticate the memory controller 12 based on the authentication command C received from the microprocessor 11. A code S (N) is generated. Thus, since the authentication code S (N) is generated not by the microprocessor 11 but by the memory controller 12, the attacker cannot specify the authentication code S (N) even if program analysis or the like is performed. As a result, it is possible to prevent content data from being illegally read from the semiconductor memory device 3.

また、本実施の形態に係る情報処理システム１によれば、メモリコントローラ１２は、認証コマンドＣのコマンドＩＤ以外のデータを、自ら生成した数列に置き換えることにより、認証コードＳ（Ｎ）を生成する。これにより、プログラム解析等によっては特定できない認証コードを、簡易に生成することが可能となる。また、認証コードＳ（Ｎ）にはコマンドＩＤが含まれるため、メモリコントローラ２１は、認証コードＳ（Ｎ）を受信することにより、相互認証の処理を適切に開始することが可能となる。 Further, according to the information processing system 1 according to the present embodiment, the memory controller 12 generates the authentication code S (N) by replacing the data other than the command ID of the authentication command C with a sequence generated by itself. . This makes it possible to easily generate an authentication code that cannot be specified by program analysis or the like. Further, since the command ID is included in the authentication code S (N), the memory controller 21 can appropriately start the mutual authentication process by receiving the authentication code S (N).

また、本実施の形態に係る情報処理システム１によれば、メモリコントローラ２１は、メモリコントローラ１２を不正と判定した場合には、以後に通信装置２から半導体記憶装置３に向けて送信されるデータを受信しない。従って、不正な通信装置２から半導体記憶装置３に向けて読み出しコマンドが送信された場合等であっても、半導体記憶装置３は当該読み出しコマンドを受信しない。その結果、半導体記憶装置３からコンテンツデータが不正に読み出されることを防止することが可能となる。 Further, according to the information processing system 1 according to the present embodiment, when the memory controller 21 determines that the memory controller 12 is illegal, the data transmitted from the communication device 2 to the semiconductor memory device 3 thereafter. Not receive. Accordingly, even when a read command is transmitted from the unauthorized communication device 2 to the semiconductor memory device 3, the semiconductor memory device 3 does not receive the read command. As a result, it is possible to prevent content data from being illegally read from the semiconductor memory device 3.

また、本実施の形態に係る情報処理システム１によれば、メモリコントローラ２１は、メモリコントローラ１２を正当と判定した場合には、メモリコントローラ１２にメモリコントローラ２１を認証させるための第２の認証コードＳ（Ｎ＋１）を生成し、当該認証コードＳ（Ｎ＋１）をメモリコントローラ１２に送信する。従って、メモリコントローラ１２からメモリコントローラ２１への認証コードＳ（Ｎ）の送信と、それに応答するメモリコントローラ２１からメモリコントローラ１２への認証コードＳ（Ｎ＋１）の送信との、一往復の通信によって、通信装置２と半導体記憶装置３との相互認証を行うことができる。その結果、通信装置２及び半導体記憶装置３それぞれからの往復通信（合計で二往復の通信）が必要となる一般的なチャレンジアンドレスポンス型の相互認証と比較すると、処理の高速化及び効率化を図ることが可能となる。 Further, according to the information processing system 1 according to the present embodiment, when the memory controller 21 determines that the memory controller 12 is valid, the second authentication code for causing the memory controller 12 to authenticate the memory controller 21. S (N + 1) is generated and the authentication code S (N + 1) is transmitted to the memory controller 12. Therefore, by one-way communication between the transmission of the authentication code S (N) from the memory controller 12 to the memory controller 21 and the transmission of the authentication code S (N + 1) from the memory controller 21 to the memory controller 12 in response thereto, Mutual authentication between the communication device 2 and the semiconductor memory device 3 can be performed. As a result, compared to general challenge and response mutual authentication that requires round-trip communication (two-round communication in total) from each of the communication device 2 and the semiconductor storage device 3, the processing speed and efficiency are improved. It becomes possible to plan.

また、本実施の形態に係る情報処理システム１によれば、メモリコントローラ１２は、メモリコントローラ２１を不正と判定した場合には、通信装置２と半導体記憶装置３との間での以後の通信を遮断する。従って、通信装置２から不正な半導体記憶装置３に向けて読み出しコマンドが送信されることや、不正な半導体記憶装置３から通信装置２に向けてコンテンツデータが送信されることが回避される。その結果、半導体記憶装置３からコンテンツデータが不正に読み出されることを防止することが可能となる。 Further, according to the information processing system 1 according to the present embodiment, when the memory controller 12 determines that the memory controller 21 is illegal, the memory controller 12 performs subsequent communication between the communication device 2 and the semiconductor memory device 3. Cut off. Accordingly, it is possible to avoid a read command being transmitted from the communication device 2 to the unauthorized semiconductor storage device 3 and content data being transmitted from the unauthorized semiconductor storage device 3 to the communication device 2. As a result, it is possible to prevent content data from being illegally read from the semiconductor memory device 3.

また、本実施の形態に係る情報処理システム１によれば、認証制御部６３は、再生した認証コードＳ（Ｎ）に含まれるセッション鍵Ｋ（Ｎ）と、鍵生成部６１が生成したセッション鍵Ｋ（Ｎ）とが一致するか否かによって、メモリコントローラ１２の正当性を認証する。通信装置２が不正である場合には、認証コードＳ（Ｎ）には、鍵生成部６１が生成したセッション鍵Ｋ（Ｎ）と一致するセッション鍵Ｋ（Ｎ）が含まれていない。従って、通信装置２が不正であることを、確実に検出することが可能となる。また、認証制御部５３は、再生した認証コードＳ（Ｎ＋１）に含まれるセッション鍵Ｋ（Ｎ＋１）と、鍵生成部５１が生成したセッション鍵Ｋ（Ｎ＋１）とが一致するか否かによって、メモリコントローラ２１の正当性を認証する。半導体記憶装置３が不正である場合には、認証コードＳ（Ｎ＋１）には、鍵生成部５１が生成したセッション鍵Ｋ（Ｎ＋１）と一致するセッション鍵Ｋ（Ｎ＋１）が含まれていない。従って、半導体記憶装置３が不正であることを、確実に検出することが可能となる。 Further, according to the information processing system 1 according to the present embodiment, the authentication control unit 63 includes the session key K (N) included in the reproduced authentication code S (N) and the session key generated by the key generation unit 61. The validity of the memory controller 12 is authenticated depending on whether or not K (N) matches. When the communication device 2 is illegal, the authentication code S (N) does not include the session key K (N) that matches the session key K (N) generated by the key generation unit 61. Therefore, it is possible to reliably detect that the communication device 2 is illegal. Further, the authentication control unit 53 determines whether or not the session key K (N + 1) included in the reproduced authentication code S (N + 1) matches the session key K (N + 1) generated by the key generation unit 51. The validity of the controller 21 is authenticated. When the semiconductor memory device 3 is illegal, the authentication code S (N + 1) does not include the session key K (N + 1) that matches the session key K (N + 1) generated by the key generation unit 51. Therefore, it is possible to reliably detect that the semiconductor memory device 3 is illegal.

また、本実施の形態に係る情報処理システム１によれば、鍵生成部５１，６１は、認証の処理毎に異なるセッション鍵Ｋをそれぞれ生成する。その結果、認証コードＳは認証の処理毎に変更されるため、セキュリティ強度を向上することが可能となる。 Further, according to the information processing system 1 according to the present embodiment, the key generation units 51 and 61 generate different session keys K for each authentication process. As a result, since the authentication code S is changed for each authentication process, the security strength can be improved.

また、本実施の形態に係る情報処理システム１によれば、メモリコントローラ１２からメモリコントローラ２１に送信される認証コードＳ（Ｎ）に含まれるセッション鍵Ｋ（Ｎ）と、当該認証コードＳ（Ｎ）に応答してメモリコントローラ２１からメモリコントローラ１２に送信される認証コードＳ（Ｎ＋１）に含まれるセッション鍵Ｋ（Ｎ＋１）とは、互いに異なる。つまり、通信装置２が半導体記憶装置３に送信する認証コードＳ（Ｎ）と、通信装置２が半導体記憶装置３から受信する認証コードＳ（Ｎ＋１）とは、互いに異なる。このように、送信時と受信時とで認証コードＳを異ならせることにより、セキュリティ強度を向上することが可能となる。 Further, according to the information processing system 1 according to the present embodiment, the session key K (N) included in the authentication code S (N) transmitted from the memory controller 12 to the memory controller 21 and the authentication code S (N ) In response to the session key K (N + 1) included in the authentication code S (N + 1) transmitted from the memory controller 21 to the memory controller 12. That is, the authentication code S (N) transmitted from the communication device 2 to the semiconductor storage device 3 and the authentication code S (N + 1) received from the semiconductor storage device 3 by the communication device 2 are different from each other. In this way, it is possible to improve the security strength by making the authentication code S different between transmission and reception.

また、本実施の形態に係る情報処理システム１によれば、認証制御部６３は、メモリコントローラ１２を認証する際に生成されたセッション鍵Ｋ（Ｎ）の次に生成された更新後のセッション鍵Ｋ（Ｎ＋１）を含めて、認証コードＳ（Ｎ＋１）を生成する。これにより、半導体記憶装置３から通信装置２に送信する認証コードＳ（Ｎ＋１）を、通信装置２から半導体記憶装置３に送信する認証コードＳ（Ｎ）から簡易かつ確実に変更することが可能となる。また、認証制御部５３は、認証コードＳ（Ｎ＋１）に含まれる更新後のセッション鍵Ｋ（Ｎ＋１）と、認証コードＳ（Ｎ）を生成する際に生成されたセッション鍵Ｋ（Ｎ）の次に生成された更新後のセッション鍵Ｋ（Ｎ＋１）とが一致するか否かによって、メモリコントローラ２１を認証する。半導体記憶装置３が正当である場合には、認証コードＳ（Ｎ＋１）に含まれる更新後のセッション鍵Ｋ（Ｎ＋１）は、鍵生成部５１によって生成された更新後のセッション鍵Ｋ（Ｎ＋１）に一致しており、一方、半導体記憶装置３が不正である場合には、認証コードＳ（Ｎ＋１）に含まれる更新後のセッション鍵Ｋ（Ｎ＋１）は、鍵生成部５１によって生成された更新後のセッション鍵Ｋ（Ｎ＋１）に一致していない。従って、両セッション鍵Ｋ（Ｎ＋１）が一致するか否かを確認することによって、半導体記憶装置３が正当であるか不正であるかを簡易かつ確実に判定することが可能となる。 Further, according to the information processing system 1 according to the present embodiment, the authentication control unit 63 updates the session key after the session key K (N) generated when the memory controller 12 is authenticated. An authentication code S (N + 1) is generated including K (N + 1). As a result, the authentication code S (N + 1) transmitted from the semiconductor storage device 3 to the communication device 2 can be easily and reliably changed from the authentication code S (N) transmitted from the communication device 2 to the semiconductor storage device 3. Become. The authentication control unit 53 also follows the updated session key K (N + 1) included in the authentication code S (N + 1) and the session key K (N) generated when the authentication code S (N) is generated. The memory controller 21 is authenticated depending on whether or not the updated session key K (N + 1) generated at the same time. If the semiconductor storage device 3 is valid, the updated session key K (N + 1) included in the authentication code S (N + 1) is used as the updated session key K (N + 1) generated by the key generation unit 51. On the other hand, if the semiconductor memory device 3 is illegal, the updated session key K (N + 1) included in the authentication code S (N + 1) is the updated session key generated by the key generation unit 51. It does not match the session key K (N + 1). Therefore, by checking whether or not both session keys K (N + 1) match, it is possible to easily and surely determine whether the semiconductor memory device 3 is valid or illegal.

１情報処理システム
２通信装置
３半導体記憶装置
１１マイクロプロセッサ
１２メモリコントローラ
２１メモリコントローラ
２２メモリアレイ
５１鍵生成部
５２暗号化・復号部
５３認証制御部
６１鍵生成部
６２暗号化・復号部
６３認証制御部
DESCRIPTION OF SYMBOLS 1 Information processing system 2 Communication apparatus 3 Semiconductor memory device 11 Microprocessor 12 Memory controller 21 Memory controller 22 Memory array 51 Key generation part 52 Encryption / decryption part 53 Authentication control part 61 Key generation part 62 Encryption / decryption part 63 Authentication control Part

Claims

A communication device;
A storage device connected to the communication device;
An information processing system comprising:
The communication device
A main control unit for controlling the information processing system by software processing;
A first control circuit that is mounted separately from the main control unit and controls the storage device by hardware processing;
Have
The storage device
A storage unit storing content data;
A second control circuit for controlling the storage unit;
Have
The first control circuit includes:
A first number sequence generator for generating a first number sequence;
A first authentication control unit for generating a first authentication code for causing the second control circuit to authenticate the first control circuit;
Including
The second control circuit includes:
A second number sequence generation unit that generates a second number sequence that is the same as the first number sequence generated by the first number sequence generation unit;
A second authentication control unit for generating a second authentication code for causing the first control circuit to authenticate the second control circuit;
Including
The main control unit issues a command instructing mutual authentication between the communication device and the storage device,
The first control circuit, upon receiving the command, generates the first authentication code including the first number sequence generated by the first number sequence generation unit, and uses the first authentication code as the first authentication code. Transmitting to the second control circuit;
The second authentication control unit determines whether the first number sequence included in the received first authentication code matches the second number sequence generated by the second number sequence generation unit. When the first control circuit is authenticated and the first control circuit is determined to be valid, the second number sequence generation unit includes a third number sequence generated next to the second number sequence. Generating the second authentication code, and transmitting the second authentication code to the first control circuit;
The first authentication control unit includes the third number sequence included in the received second authentication code, and the fourth number sequence generated by the first number sequence generation unit next to the first number sequence. An information processing system that authenticates the second control circuit depending on whether or not the two match .

The first control circuit generates the first authentication code by replacing data other than the command ID of the command with the first number sequence generated by the first number sequence generation unit. 1. The information processing system according to 1.

When the second control circuit authenticates the first control circuit based on the first authentication code and determines that the first control circuit is invalid, the second control circuit subsequently stores the memory from the communication device. The information processing system according to claim 1, wherein data transmitted to the device is not received.

When the first control circuit authenticates the second control circuit based on the second authentication code and determines that the second control circuit is illegal, the communication device, the storage device, The information processing system according to any one of claims 1 to 3, wherein subsequent communication between the two is interrupted.

The information processing system according to claim 1, wherein the first number sequence generation unit and the second number sequence generation unit generate different number sequences for each authentication process.