[go: up one dir, main page]

JP6196504B2 - Switch device - Google Patents

Switch device Download PDF

Info

Publication number
JP6196504B2
JP6196504B2 JP2013188662A JP2013188662A JP6196504B2 JP 6196504 B2 JP6196504 B2 JP 6196504B2 JP 2013188662 A JP2013188662 A JP 2013188662A JP 2013188662 A JP2013188662 A JP 2013188662A JP 6196504 B2 JP6196504 B2 JP 6196504B2
Authority
JP
Japan
Prior art keywords
switching element
connection
cutoff
circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013188662A
Other languages
Japanese (ja)
Other versions
JP2015056751A (en
Inventor
渡辺 恭成
恭成 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichicon Corp
Original Assignee
Nichicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichicon Corp filed Critical Nichicon Corp
Priority to JP2013188662A priority Critical patent/JP6196504B2/en
Publication of JP2015056751A publication Critical patent/JP2015056751A/en
Application granted granted Critical
Publication of JP6196504B2 publication Critical patent/JP6196504B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Description

本発明は、直流電源が接続される高電位側の入力端子と負荷回路が接続される高電位側の出力端子とを繋ぐ電源供給ラインにスイッチング素子を挿入し、そのスイッチング素子を導通状態と非導通状態とに切り替えることで負荷回路に対する直流電源の供給/遮断を行うスイッチ装置にかかわり、詳しくは、非導通状態から導通状態に切り替えたときの負荷回路への突入電流を抑制するように構成されたスイッチ装置に関する。   According to the present invention, a switching element is inserted into a power supply line that connects a high-potential side input terminal to which a DC power source is connected and a high-potential side output terminal to which a load circuit is connected. It is related to a switching device that supplies / cuts off DC power to the load circuit by switching to the conductive state, and more specifically, it is configured to suppress inrush current to the load circuit when switching from the non-conductive state to the conductive state. The present invention relates to a switch device.

この種のスイッチ装置は直流電源を接続した際の負荷回路(特に容量性負荷)に対する突入電流を抑制するために電源供給ラインの途中に挿入するもので、駆動用のスイッチング素子の状態変化に応じて導通状態と非導通状態とに切り替えられる接続/遮断用のスイッチング素子と、この接続/遮断用のスイッチング素子の駆動電圧の立ち上がりを緩やかにするための積分用の容量素子および抵抗素子を有している。   This type of switching device is inserted in the middle of the power supply line to suppress the inrush current to the load circuit (especially capacitive load) when a DC power supply is connected, and responds to changes in the state of the driving switching element. A switching element for connection / cutoff that can be switched between a conduction state and a non-conduction state, and a capacitor element and a resistance element for integration to moderate the rise of the drive voltage of the switching element for connection / cutoff. ing.

<第1の従来例>
図3は第1の従来例のスイッチ装置Bの構成を示す回路図である。負荷回路53に対する駆動停止状態においてスイッチ制御信号Scは“L”レベルとされ、駆動用のスイッチング素子(NPN型トランジスタ)Q52は非導通状態にある。このとき、接続/遮断用のスイッチング素子(Pチャネル型のMOS‐FET)Q51はその制御端子(ゲート)に印加される制御電圧(ゲート‐ソース間電圧)が小さいことから、接続/遮断用のスイッチング素子Q51は非導通状態となっており、負荷回路53には給電が行われていない。この状態では、積分用の容量素子(コンデンサ)C51に対する充電は行われていない。
<First Conventional Example>
FIG. 3 is a circuit diagram showing the configuration of the switch device B of the first conventional example. In the drive stop state with respect to the load circuit 53, the switch control signal Sc is at the “L” level, and the drive switching element (NPN transistor) Q52 is in a non-conductive state. At this time, the connection / disconnection switching element (P-channel type MOS-FET) Q51 has a small control voltage (gate-source voltage) applied to its control terminal (gate). The switching element Q51 is in a non-conductive state, and no power is supplied to the load circuit 53. In this state, charging of the integrating capacitive element (capacitor) C51 is not performed.

スイッチ制御信号Scが“H”レベルに切り替えられると、駆動用のスイッチング素子Q52が導通する。すると、高電位側の入力端子T1p→時定数回路51a(充放電用の抵抗素子R51aと積分用の容量素子C51)→抵抗素子R52→駆動用のスイッチング素子Q52→低電位側の入力端子T1nの経路で電流が流れる。接続/遮断用のスイッチング素子Q51の制御電圧は駆動用のスイッチング素子Q52のターンオン後、一定時間の経過後から緩やかに増加し始め、制御電圧がしきい値電圧を超え、それ以降、接続/遮断用のスイッチング素子Q51からの出力電圧および出力電流が緩やかに増加する。このターンオン時の出力電圧と出力電流の波形が図4(a)に示されている。   When the switch control signal Sc is switched to the “H” level, the driving switching element Q52 becomes conductive. Then, the input terminal T1p on the high potential side → the time constant circuit 51a (the charge / discharge resistance element R51a and the capacitive element C51 for integration) → the resistance element R52 → the switching element Q52 for driving → the input terminal T1n on the low potential side. Current flows through the path. The control voltage of the switching element Q51 for connection / cutoff starts to increase gradually after a certain time has elapsed after the switching element Q52 for driving is turned on, the control voltage exceeds the threshold voltage, and thereafter the connection / cutoff is connected. The output voltage and output current from the switching element Q51 for use increase gradually. Waveforms of the output voltage and output current at the time of turn-on are shown in FIG.

図4(a)に示すように、出力電圧はスイッチ制御信号Scの立ち上がり時点から約13[ms](ミリ秒)の経過後に立ち上がりを開始し、約5[ms]かけて入力電圧と同レベルまで緩やかに立ち上がり(ターンオン時の応答遅れ時間は約18[ms]である)、負荷回路53に対して直流電力が供給される。これに応じて入力電流も緩やかに増加し、負荷回路53における容量性負荷C53への突入電流は抑制される。突入電流は約5.4[A]に抑えられている。   As shown in FIG. 4 (a), the output voltage starts rising after about 13 [ms] (milliseconds) from the rising time of the switch control signal Sc, and is at the same level as the input voltage over about 5 [ms]. Rise up slowly (the response delay time at turn-on is about 18 [ms]), and DC power is supplied to the load circuit 53. In response to this, the input current gradually increases, and the inrush current to the capacitive load C53 in the load circuit 53 is suppressed. The inrush current is suppressed to about 5.4 [A].

なお、上記の約13[ms]、約18[ms]の計測データは、回路定数として、抵抗素子R51aの抵抗値を6.8[kΩ]、抵抗素子R52の抵抗値を15[kΩ]、積分用の容量素子C51の容量値を10[μF]、容量性負荷C53の容量値を300[μF]、直流電源E51による入力電圧を24[V]、負荷回路53への出力電流を3.5[A]とした場合の値である。なお、ここで例示した回路定数や定格値は、後述する複数の例でも共通である。   Note that the measurement data of about 13 [ms] and about 18 [ms] are circuit constants, the resistance value of the resistance element R51a is 6.8 [kΩ], the resistance value of the resistance element R52 is 15 [kΩ], 2. The capacitance value of the capacitive element C51 for integration is 10 [μF], the capacitance value of the capacitive load C53 is 300 [μF], the input voltage from the DC power supply E51 is 24 [V], and the output current to the load circuit 53 is 3. This value is for 5 [A]. Note that the circuit constants and rated values exemplified here are common to a plurality of examples described later.

次に、図3に示す第1の従来例において、スイッチ制御信号Scが“L”レベルに切り替えられると、駆動用のスイッチング素子Q52がターンオフする。すると、積分用の容量素子C51の充電電荷の放出が始まる。放電電流は充放電用の抵抗素子R51aで消費され、積分用の容量素子C51の両端電圧すなわち接続/遮断用のスイッチング素子Q51の制御電圧が徐々に減少する。この制御電圧がしきい値電圧以下になると、接続/遮断用のスイッチング素子Q51がターンオフし、負荷回路53に対する直流電力の供給が停止される。このターンオフ時の出力電圧と出力電流の波形が図4(b)に示されている。   Next, in the first conventional example shown in FIG. 3, when the switch control signal Sc is switched to the “L” level, the driving switching element Q52 is turned off. Then, the discharge of the charge from the integrating capacitive element C51 starts. The discharge current is consumed by the charge / discharge resistance element R51a, and the voltage across the integration capacitor element C51, that is, the control voltage of the switching element Q51 for connection / disconnection gradually decreases. When this control voltage becomes equal to or lower than the threshold voltage, the connection / cutoff switching element Q51 is turned off, and the supply of DC power to the load circuit 53 is stopped. The waveform of the output voltage and output current at the time of turn-off is shown in FIG.

<第2の従来例>
図5は特許文献1(特開平7−30394号公報)に開示された第2の従来例のスイッチ装置Cを示す。これは駆動用のスイッチング素子(NPN型トランジスタ)6をオン/オフ制御するスイッチ制御信号Sc′の生成のために、ワンショットパルス回路1、発振回路2、アンドゲート3、排他的論理和ゲート4などを設けたものである。これらの回路要素を用いて駆動用のスイッチング素子6のベースに印加するスイッチ制御信号Sc′として、初期の一定期間高速に“H”,“L”を繰り返すパルス波形と、そのパルス波形の終了時点から“H”レベルを継続する波形との組み合わせ波形の信号を生成する。このスイッチ制御信号Sc′により駆動用のスイッチング素子6を、ひいては接続/遮断用のスイッチング素子(Pチャネル型のMOS‐FET)7を一定期間スイッチングし、その後に導通状態とすることができる。結果として、接続/遮断用のスイッチング素子7を非導通状態から緩やかに導通状態に遷移させ、突入電流を抑制する。8は積分用の容量素子(コンデンサC)である。
<Second Conventional Example>
FIG. 5 shows a second conventional switch device C disclosed in Patent Document 1 (Japanese Patent Laid-Open No. 7-30394). This is because a one-shot pulse circuit 1, an oscillation circuit 2, an AND gate 3, and an exclusive OR gate 4 are used to generate a switch control signal Sc ′ for controlling on / off of a driving switching element (NPN type transistor) 6. Etc. are provided. As a switch control signal Sc ′ to be applied to the base of the driving switching element 6 using these circuit elements, a pulse waveform that repeats “H” and “L” at a high speed for an initial fixed period, and the end point of the pulse waveform To a signal having a combined waveform with a waveform that continues the “H” level. By this switch control signal Sc ′, the switching element 6 for driving, and thus the switching element for connection / disconnection (P-channel type MOS-FET) 7 can be switched for a certain period, and then can be made conductive. As a result, the switching element 7 for connection / disconnection is gradually transitioned from the non-conduction state to the conduction state, and the inrush current is suppressed. Reference numeral 8 denotes an integrating capacitive element (capacitor C).

この第2の従来例においては、ワンショットパルス回路1、発振回路2、アンドゲート3、排他的論理和ゲート4などを用いて特殊な波形(初期はパルス波形、その後は“H”レベル)のスイッチ制御信号Sc′を生成するので、ターンオン時の出力電圧の立ち上がりが速くなる。   In the second conventional example, a special waveform (initially a pulse waveform and thereafter “H” level) is generated using the one-shot pulse circuit 1, the oscillation circuit 2, the AND gate 3, the exclusive OR gate 4, and the like. Since the switch control signal Sc ′ is generated, the rise of the output voltage at turn-on becomes faster.

<第3の従来例>
図6は特許文献2(特開平10−55729号公報)に開示された第3の従来例のスイッチ装置Dを示す。スイッチ制御信号Scの入力段の駆動用のスイッチング素子(NPN型トランジスタ)TR12のベース側に時定数回路15を追加している。この時定数回路15は積分用の容量素子(コンデンサ)C13、積分用の抵抗素子R15,急速放電用の抵抗素子R16および一方向性通電素子(整流ダイオード)D12で構成されている。“H”レベルのスイッチ制御信号Scが時定数回路15の入力端子に印加されると、駆動用のスイッチング素子TR12のベースに対して時定数回路15から僅かずつ増加するベース電流が流入される。これにより、駆動用のスイッチング素子TR12のコレクタ電流が緩やかに増加し、接続/遮断用のスイッチング素子(Pチャネル型のMOS‐FET)TR11の制御電圧を緩やかに増加させる。結果、接続/遮断用のスイッチング素子TR11のドレイン電流が緩やかに増加し、コンデンサC2に対する出力電圧が緩やかに上昇する。出力電圧の上昇が緩やかであるので、ターンオン時の突入電流を抑制することができる。ターンオフ時にはスイッチ制御信号Scが“L”レベルとされ、積分用の容量素子C13から一方向性通電素子D12を介して急速放電用の抵抗素子R16に放電されるので、ターンオフ時の応答遅れ時間を短縮化できる。D11は電圧制限用のツェナーダイオードである。
<Third conventional example>
FIG. 6 shows a third conventional switching device D disclosed in Patent Document 2 (Japanese Patent Laid-Open No. 10-55729). A time constant circuit 15 is added to the base side of the switching element (NPN transistor) TR12 for driving the input stage of the switch control signal Sc. The time constant circuit 15 includes an integrating capacitive element (capacitor) C13, an integrating resistive element R15, a rapid discharging resistive element R16, and a unidirectional conducting element (rectifier diode) D12. When the “H” level switch control signal Sc is applied to the input terminal of the time constant circuit 15, a base current that gradually increases from the time constant circuit 15 flows into the base of the driving switching element TR12. As a result, the collector current of the driving switching element TR12 gradually increases, and the control voltage of the connection / cutoff switching element (P-channel MOS-FET) TR11 is gradually increased. As a result, the drain current of the switching element TR11 for connection / cutoff gradually increases, and the output voltage to the capacitor C2 increases gently. Since the output voltage rises slowly, the inrush current at turn-on can be suppressed. At the time of turn-off, the switch control signal Sc is set to “L” level, and the capacitive element C13 for integration is discharged to the resistance element R16 for rapid discharge through the unidirectional energization element D12. Can be shortened. D11 is a voltage limiting Zener diode.

<第4の従来例>
図7に示す第4の従来例のスイッチ装置Eは、図3に示す第1の従来例のスイッチ装置Bにおいて、ターンオフ時の応答遅れ時間を短縮するために急速放電用の抵抗素子R55と急速放電用のスイッチング素子(NPN型トランジスタ)Q53と一方向性通電素子(整流ダイオード)D52とを追加したものである。すなわち、接続/遮断用のスイッチング素子Q51のゲート‐ソース間の積分用の容量素子C51に対して急速放電用の抵抗素子R55とスイッチング素子Q53の直列回路を並列接続するとともに、積分用の容量素子C51と急速放電用のスイッチング素子Q53の接続点と抵抗素子R51との間に一方向性通電素子D52を挿入したものである。
<Fourth Conventional Example>
The switch device E of the fourth conventional example shown in FIG. 7 is different from the switch device B of the first conventional example shown in FIG. 3 in that the rapid discharge resistance element R55 and the rapid discharge resistor R55 are shortened in order to shorten the response delay time at turn-off. A discharge switching element (NPN transistor) Q53 and a unidirectional energization element (rectifier diode) D52 are added. That is, a series circuit of a rapid discharge resistance element R55 and a switching element Q53 is connected in parallel to a gate-source integration capacitor C51 of the connection / cutoff switching element Q51, and an integration capacitance element A unidirectional energization element D52 is inserted between a connection point between C51 and the rapid discharge switching element Q53 and the resistance element R51.

“L”レベルのスイッチ制御信号Scが入力されると、駆動用のスイッチング素子Q52はターンオフし、急速放電用のスイッチング素子Q53はそのベース電圧が上昇してターンオンする。結果、急速放電用の抵抗素子R55がターンオンした急速放電用のスイッチング素子Q53を介して積分用の容量素子C51に並列に接続されることになる。すると、積分用の容量素子C51に蓄積されていた電荷が急速放電用の抵抗素子R55を通じて急速に放出される。接続/遮断用のスイッチング素子Q51の制御電圧は極短時間後にしきい値電圧以下になり、接続/遮断用のスイッチング素子Q51が直ちにターンオフし、負荷回路53への出力が遮断される。   When the “L” level switch control signal Sc is input, the driving switching element Q52 is turned off, and the rapid discharge switching element Q53 is turned on with its base voltage rising. As a result, the rapid discharge resistance element R55 is connected in parallel to the integrating capacitive element C51 via the rapid discharge switching element Q53 which is turned on. Then, the electric charge accumulated in the integrating capacitive element C51 is rapidly discharged through the rapid discharge resistance element R55. The control voltage of the connection / disconnection switching element Q51 becomes equal to or lower than the threshold voltage after a very short time, the connection / disconnection switching element Q51 is immediately turned off, and the output to the load circuit 53 is interrupted.

接続/遮断用のスイッチング素子Q51の導通状態では急速放電用のスイッチング素子Q53は非導通状態にあるから、抵抗素子R55の抵抗値はこれを充分に小さくすることが可能である。なぜなら、もしも接続/遮断用のスイッチング素子Q51の導通状態で急速放電用のスイッチング素子Q53も導通するのなら、導通状態維持のために接続/遮断用のスイッチング素子Q51の制御電圧を一定以上に保つには、抵抗素子R55の抵抗値をある程度大きく設定しなければならない。しかし、そうではなく、接続/遮断用のスイッチング素子Q51の導通状態では急速放電用のスイッチング素子Q53が非導通状態となるため、抵抗素子R55の抵抗値を充分に小さくすることが許容される。   Since the rapid discharge switching element Q53 is in a non-conductive state when the connection / disconnection switching element Q51 is in a conductive state, the resistance value of the resistance element R55 can be made sufficiently small. This is because, if the switching element Q53 for rapid discharge is also conductive when the switching element Q51 for connection / disconnection is conductive, the control voltage of the switching element Q51 for connection / disconnection is kept above a certain level in order to maintain the conductive state. In this case, the resistance value of the resistance element R55 must be set large to some extent. However, instead, when the connection / disconnection switching element Q51 is in the conducting state, the rapid discharge switching element Q53 is in the non-conducting state, so that the resistance value of the resistance element R55 is allowed to be sufficiently small.

急速放電用の抵抗素子R55の抵抗値が充分に小さいと、スイッチ制御信号Scの“L”レベル切り替えに伴う駆動用のスイッチング素子Q52のターンオフ時に、積分用の容量素子C51からの放電を急速に行うことができ、ターンオフ時の応答遅れ時間を大幅に短縮することが可能となる。ちなみに、ターンオフ時の応答遅れ時間は図8(b)に示すように約0.8[ms]と、大幅に短縮化されている。   When the resistance value of the rapid discharge resistance element R55 is sufficiently small, the discharge from the integration capacitive element C51 is rapidly performed when the drive switching element Q52 is turned off when the switch control signal Sc is switched to the “L” level. This makes it possible to significantly reduce the response delay time at turn-off. Incidentally, the response delay time at turn-off is significantly shortened to about 0.8 [ms] as shown in FIG. 8B.

もし、急速放電用のスイッチング素子Q53がない(素子Q53のドレイン‐ソース間をショート)とすると、駆動用のスイッチング素子Q52のターンオン時に直流電源E51から高電位側の入力端子T1pに流入した電流の大部分が急速放電用の抵抗素子R55を流れて積分用の容量素子C51への充電速度が大きく低下し、ターンオン時の応答遅れ時間が過剰に長いものになってしまう。よって、接続/遮断用のスイッチング素子Q51の入力側(ソース側)で急速放電用の抵抗素子R55を積分用の容量素子C51に並列接続するときには急速放電用のスイッチング素子Q53は欠かせないものとなっている。なお、一方向性通電素子D52はスイッチング素子Q52をオンさせたとき、容量素子C51からの充電電流を流している。   If there is no switching element Q53 for rapid discharge (the drain and source of the element Q53 are short-circuited), the current flowing from the DC power source E51 to the input terminal T1p on the high potential side when the driving switching element Q52 is turned on. Most of the current flows through the resistor element R55 for rapid discharge and the charging speed of the integrating capacitor element C51 is greatly reduced, and the response delay time at turn-on becomes excessively long. Therefore, the rapid discharge switching element Q53 is indispensable when the rapid discharge resistance element R55 is connected in parallel to the integration capacitor element C51 on the input side (source side) of the connection / cutoff switching element Q51. It has become. In addition, the unidirectional energization element D52 flows the charging current from the capacitive element C51 when the switching element Q52 is turned on.

特開平7−30394号公報JP 7-30394 A 特開平10−55729号公報Japanese Patent Laid-Open No. 10-55729

上記で説明した図3の第1の従来例の場合、接続/遮断用のスイッチング素子Q51がターンオフしたときの出力電圧と出力電流の波形が図4(b)に示されている。出力電圧が急峻な立ち下がりをし、出力電流も急激に減少するが、ターンオフ時の応答遅れ時間は約93[ms]とかなり長く、遮断特性は良くない。すなわち、容量性負荷C53への突入電流を回避する手段として、接続/遮断用のスイッチング素子Q51のゲート‐ソース間に積分用の容量素子C51を介装してあるが、これが原因でターンオフ時の出力電圧の遮断確立に長い時間を要するという問題があった。   In the case of the first conventional example of FIG. 3 described above, the waveforms of the output voltage and the output current when the switching element Q51 for connection / cutoff is turned off are shown in FIG. Although the output voltage falls sharply and the output current also decreases abruptly, the response delay time at turn-off is as long as about 93 [ms], and the cutoff characteristic is not good. That is, as means for avoiding the inrush current to the capacitive load C53, the integrating capacitive element C51 is interposed between the gate and the source of the switching element Q51 for connection / cutoff. There is a problem that it takes a long time to establish the cutoff of the output voltage.

また、図5の第2の従来例の場合、スイッチ制御信号Sc′の波形を特殊化しており(初期はパルス波形、その後は“H”レベル)、そのためにワンショットパルス回路1、発振回路2、アンドゲート3、排他的論理和ゲート4などを必要とし、回路構成が相当に複雑化している。しかも、並列接続された積分用の容量素子8と充放電用の抵抗素子5が原因でターンオフ時の応答遅れ時間について充分な短縮化は期待できない。積分用の容量素子の容量値を小さくしたり充放電用の抵抗素子の抵抗値を小さくすればターンオフ時の応答遅れ時間を短縮できるが、ターンオン時の突入電流の過大化やターンオン時の応答遅れ時間の伸長を招く。   In the case of the second conventional example shown in FIG. 5, the waveform of the switch control signal Sc ′ is specialized (initially a pulse waveform and thereafter “H” level). For this purpose, the one-shot pulse circuit 1 and the oscillation circuit 2 are used. The AND gate 3 and the exclusive OR gate 4 are required, and the circuit configuration is considerably complicated. In addition, due to the integrating capacitive element 8 and charge / discharge resistive element 5 connected in parallel, a sufficient reduction in response delay time at turn-off cannot be expected. The response delay time at turn-off can be shortened by reducing the capacitance value of the capacitive element for integration or the resistance value of the resistance element for charge / discharge, but the inrush current at turn-on is excessive or the response delay at turn-on is delayed. Incurs longer time.

また、図6の第3の従来例の場合、接続/遮断用のスイッチング素子TR11のゲート‐ソース間には積分用の容量素子を接続していないが、スイッチ制御信号Scの入力段の時定数回路15における積分用の容量素子C13の電荷を放出するために、急速放電用の抵抗素子R16と一方向性通電素子D12を用いている。つまり、時定数回路15は、積分用の容量素子C13と積分用の抵抗素子R15からなる積分回路と、積分用の抵抗素子R15の両端間をバイパスする一方向性通電素子D12と急速放電用の抵抗素子R16とからなり、部品点数が多く、回路構成が複雑化している。   Further, in the case of the third conventional example of FIG. 6, no integrating capacitive element is connected between the gate and source of the switching element TR11 for connection / cutoff, but the time constant of the input stage of the switch control signal Sc. In order to discharge the electric charge of the integrating capacitive element C13 in the circuit 15, the rapid discharge resistance element R16 and the unidirectional energization element D12 are used. That is, the time constant circuit 15 includes an integrating circuit composed of an integrating capacitive element C13 and an integrating resistive element R15, a unidirectional energizing element D12 that bypasses between both ends of the integrating resistive element R15, and a rapid discharge circuit. The resistor element R16 includes a large number of parts and a complicated circuit configuration.

接続/遮断用のスイッチング素子TR11の制御電圧の変化を緩やかに制御するのに、このスイッチング素子TR11に対して直接に時定数回路を付加するのではなく、離れて設けられた駆動用のスイッチング素子TR12のベースに対して時定数回路15を付加している。接続/遮断用のスイッチング素子TR11の制御電圧の微調整を達成するのに、実際上は離れて位置する駆動用のスイッチング素子TR12のベース電流の微調整を行うようになっている。しかし、時定数回路15は構成部品点数が多く、個々の構成部品にばらつきがあるため、時定数回路15での微調整が接続/遮断用のスイッチング素子TR11の制御電圧の微調整に正しく反映させることが非常にむずかしいという問題がある。すなわち、時定数回路15の構成部品のばらつきのために突入電流が増大したり、出力電圧のターンオン時の応答遅れ時間やターンオフ時の応答遅れ時間についてばらつきが増大してしまうという問題がある。   In order to moderately control the change in the control voltage of the switching element TR11 for connection / disconnection, a time constant circuit is not added directly to the switching element TR11, but a switching element for driving provided separately. A time constant circuit 15 is added to the base of TR12. In order to achieve the fine adjustment of the control voltage of the connection / cutoff switching element TR11, the base current of the driving switching element TR12 which is actually positioned away is finely adjusted. However, since the time constant circuit 15 has a large number of components and individual components vary, fine adjustment in the time constant circuit 15 is correctly reflected in fine adjustment of the control voltage of the switching element TR11 for connection / disconnection. There is a problem that it is very difficult. That is, there are problems that the inrush current increases due to variations in the components of the time constant circuit 15, and that variations in the response delay time when the output voltage is turned on and the response delay time when the output voltage is turned off increase.

図7の第4の従来例の場合、その基本構成をもつ図3の第1の従来例との比較において、そのターンオフ時の応答遅れ時間の大幅な短縮化が実現される。しかし、そのための追加構成として、急速放電用の抵抗素子R55とスイッチング素子Q53と一方向性通電素子D52の3部品を必要とし、追加部品点数が多いため回路構成の複雑化を招くという問題がある。それでいてターンオフ時の応答遅れ時間の短縮化についての技術要請は、現実的にはそれほど極端に短い時間(約0.8[ms])にする必要はなく、およそ半分程度にでも短縮できれば問題がないとされているのが実情である。換言すれば、急速放電用の抵抗素子R55とスイッチング素子Q53と一方向性通電素子D52の3部品の追加は過剰な対応となっているということである。   In the case of the fourth conventional example in FIG. 7, compared with the first conventional example in FIG. 3 having the basic configuration, the response delay time at the time of turn-off is greatly shortened. However, as an additional configuration for that purpose, there is a problem in that the three components of the rapid discharge resistance element R55, the switching element Q53, and the unidirectional energization element D52 are required and the number of additional parts is large, resulting in a complicated circuit configuration. . Nevertheless, the technical request for shortening the response delay time at turn-off does not actually need to be so extremely short (approximately 0.8 [ms]), and there is no problem if it can be shortened to about half. It is the actual situation. In other words, the addition of the three components of the rapid discharge resistance element R55, the switching element Q53, and the unidirectional energization element D52 is an excessive measure.

図3に示す第1の従来例の場合にターンオフ時の応答遅れ時間を短縮するには積分用の容量素子の容量値を小さくすればよい。しかし、そうするとターンオン時の突入電流が過剰に大きくなってしまう。また、積分用の容量素子に並列接続された充放電用の抵抗素子の抵抗値を小さくして放電を早めることによりターンオフ時の応答遅れ時間を短縮することは可能である。しかし、そうするとターンオン時の出力電圧の応答遅れ時間が過剰に長くなってしまう。   In the case of the first conventional example shown in FIG. 3, in order to shorten the response delay time at turn-off, the capacitance value of the integrating capacitive element may be reduced. However, in this case, the inrush current at turn-on becomes excessively large. It is also possible to shorten the response delay time at the turn-off time by reducing the resistance value of the charge / discharge resistance element connected in parallel to the integration capacitor element to accelerate the discharge. However, if so, the response delay time of the output voltage at turn-on becomes excessively long.

本発明はこのような事情に鑑みて創作したものであり、スイッチ装置に関して簡易な構成により突入電流の抑制およびターンオン時の応答遅れ時間を悪化させることなく、ターンオフ時の応答遅れ時間の短縮化を進めることができるようにすることを目的としている。   The present invention has been created in view of such circumstances, and it is possible to reduce the response delay time at turn-off without suppressing inrush current and deteriorating the response delay time at turn-on by a simple configuration with respect to the switch device. The goal is to be able to proceed.

本発明は、次の手段を講じることにより上記の課題を解決する。   The present invention solves the above problems by taking the following measures.

本発明によるスイッチ装置は、
直流電源が接続される高電位側の入力端子と負荷回路が接続される高電位側の出力端子とを繋ぐ電源供給ラインと、
前記直流電源が接続される低電位側の入力端子と前記負荷回路が接続される低電位側の出力端子とを繋ぐ接地ラインと、
前記電源供給ラインの途中に挿入された接続/遮断用のスイッチング素子と、
前記接続/遮断用のスイッチング素子の電流路における入力側端子と制御端子との間に並列に接続された、前記接続/遮断用のスイッチング素子のターンオン時の突入電流を抑制するための積分用の容量素子および抵抗素子と、
前記接続/遮断用のスイッチング素子の制御端子と前記積分用の容量素子および抵抗素子との接続点と前記接地ラインとの間に接続された駆動用のスイッチング素子とを備えたスイッチ装置において、さらに、
前記接続/遮断用のスイッチング素子の電流路における出力側端子と制御端子との間に接続された、前記積分用の容量素子の充電電荷を急速放電するための急速放電用の抵抗素子および一方向性通電素子の直列回路を備えている。
The switch device according to the present invention comprises:
A power supply line connecting a high potential side input terminal to which a DC power source is connected and a high potential side output terminal to which a load circuit is connected;
A ground line connecting an input terminal on the low potential side to which the DC power supply is connected and an output terminal on the low potential side to which the load circuit is connected;
A connection / disconnection switching element inserted in the middle of the power supply line;
An integral for suppressing inrush current at the time of turn-on of the connection / cutoff switching element connected in parallel between the input side terminal and the control terminal in the current path of the connection / cutoff switching element . A capacitive element and a resistive element;
A switching device comprising a driving switching element connected between a connection point between the control terminal of the switching element for connection / cutoff, the capacitive element for integration and the resistance element, and the ground line, ,
A rapid discharge resistance element connected between an output side terminal and a control terminal in the current path of the connection / cutoff switching element for rapidly discharging the charge of the integration capacitor element and one-way It has a series circuit of conductive elements.

上記のように構成された本発明のスイッチ装置において、駆動用のスイッチング素子が非導通状態にあるとき、接続/遮断用のスイッチング素子も非導通状態である。このとき、一方向性通電素子の整流作用(通電阻止作用)があるために、高電位側の入力端子に印加された直流電圧によって、接続/遮断用のスイッチング素子の制御端子に接続された抵抗素子から急速放電用の抵抗素子に向けて電流が流れ込むことはない。すなわち、接続/遮断用のスイッチング素子の出力側に急速放電用の抵抗素子を追加接続しているけれども、そのことは、一方向性通電素子の整流作用(通電阻止作用)があることから、接続/遮断用のスイッチング素子の非導通状態での電源供給ライン遮断機能に影響を与えるものとはならない。   In the switch device of the present invention configured as described above, when the driving switching element is in a non-conducting state, the connection / disconnection switching element is also in a non-conducting state. At this time, since there is a rectifying action (energization blocking action) of the unidirectional energization element, the resistance connected to the control terminal of the switching element for connection / cutoff by the DC voltage applied to the input terminal on the high potential side Current does not flow from the element toward the rapid discharge resistance element. That is, although a resistance element for rapid discharge is additionally connected to the output side of the switching element for connection / cutoff, this is because there is a rectification action (energization prevention action) of the unidirectional conduction element. / It does not affect the power supply line cutoff function when the switching element for cutoff is in a non-conduction state.

駆動用のスイッチング素子が導通状態に切り替えられると、抵抗素子から駆動用のスイッチング素子に電流が流れるとともに、積分用の容量素子に充電が行われ、その両端電圧(接続/遮断用のスイッチング素子の制御電圧)が緩やかに増加する。すなわち、接続/遮断用のスイッチング素子が徐々に高抵抗状態から低抵抗状態へ遷移する。やがて接続/遮断用のスイッチング素子は非導通状態から反転して導通することになるが、その抵抗変化が上記のとおり緩やかであるため、負荷回路の容量性負荷に対する突入電流は抑制される。   When the driving switching element is switched to the conductive state, a current flows from the resistance element to the driving switching element, and the integrating capacitive element is charged. The control voltage increases slowly. That is, the connection / disconnection switching element gradually transitions from the high resistance state to the low resistance state. Eventually, the switching element for connection / cutoff reverses from the non-conductive state and becomes conductive, but since the resistance change is gentle as described above, the inrush current to the capacitive load of the load circuit is suppressed.

次に駆動用のスイッチング素子が導通状態から反転して非導通状態に切り替えられると、積分用の容量素子からの放電が開始されるが、接続/遮断用のスイッチング素子は直ちには非導通状態に切り替えられるのではなく、暫時(しばらくの間)導通状態を保持するため、積分用の容量素子の充電電荷はまだ導通状態にある接続/遮断用のスイッチング素子と急速放電用の抵抗素子と一方向性通電素子を通って放電される。すなわち、積分用の容量素子からその充電電荷を急速に放電させるための急速放電用の抵抗素子は接続/遮断用のスイッチング素子の出力側に存在するにもかかわらず、上記の接続/遮断用のスイッチング素子の暫時導通状態保持作用により急速放電に寄与することになり、急速放電が実現する。この急速放電の後、接続/遮断用のスイッチング素子は導通状態から反転して非導通状態に切り替えられる。
Next, when the driving switching element is reversed from the conducting state and switched to the non-conducting state, discharge from the integrating capacitive element is started, but the connecting / cutting switching element is immediately brought into the non-conducting state. Instead of being switched, in order to maintain a conducting state for a while (for a while), the charge of the integrating capacitive element is unidirectionally connected to the switching element for connection / cutoff and the resistive element for rapid discharge that are still conducting. Is discharged through the conductive element. That is, although the resistor element for rapid discharge for rapidly discharging the charge from the integrating capacitor element exists on the output side of the switching element for connection / disconnection, the connection / disconnection element described above is used. The switching element contributes to the rapid discharge by maintaining the conduction state for a while, thereby realizing the rapid discharge. After this rapid discharge, the connection / disconnection switching element is reversed from the conductive state and switched to the non-conductive state.

もし、急速放電用の抵抗素子と一方向性通電素子の直列回路を接続/遮断用のスイッチング素子の入力側に設けてあると、駆動用のスイッチング素子の反転導通時において積分用の容量素子への充電が遅く、ターンオン時の応答遅れ時間が長く伸びてしまうが、本発明の場合は急速放電用の抵抗素子と一方向性通電素子の直列回路を接続/遮断用のスイッチング素子の出力側に設けてあるので、ターンオン時の応答遅れ時間を悪化させることはない。
すなわち、駆動用のスイッチング素子の切り替え時に接続/遮断用のスイッチング素子は直ちにはターンオフせずに暫時導通状態を継続している、という性質をうまく利用しており、急速放電用の抵抗素子を接続/遮断用のスイッチング素子の出力側に接続するという構成が成立している。
If a series circuit of a resistance element for rapid discharge and a unidirectional energization element is provided on the input side of the switching element for connection / cutoff, the capacitor element for integration is used when the switching element for driving is inverted. In the case of the present invention, a series circuit of a rapid discharge resistance element and a unidirectional energization element is connected to the output side of the switching element for connection / cutoff. Since it is provided, the response delay time at turn-on is not deteriorated.
That is, when switching the driving switching element, the connection / cutoff switching element does not immediately turn off but continues to be in a conductive state for a while, and the rapid discharge resistance element is connected. / The structure of connecting to the output side of the switching element for blocking is established.

本発明によれば、容量性負荷を含む負荷回路と直流電源との間を接続/遮断するためのスイッチ装置につき、急速放電用の抵抗素子および一方向性通電素子の直列回路を、接続/遮断用のスイッチング素子の出力側に配置したことにより、突入電流抑制効果と良好な立ち上がり特性の維持とターンオフ時の応答遅れ時間の短縮の効果を簡易な構成により実現することができる。   According to the present invention, for a switch device for connecting / disconnecting a load circuit including a capacitive load and a DC power supply, a series circuit of a resistance element for rapid discharge and a unidirectional conducting element is connected / disconnected. With the arrangement on the output side of the switching element, the effect of suppressing the inrush current, maintaining good rising characteristics, and shortening the response delay time at turn-off can be realized with a simple configuration.

本発明の実施例のスイッチ装置の構成を示す回路図The circuit diagram which shows the structure of the switch apparatus of the Example of this invention 本発明の実施例のスイッチ装置におけるターンオン時の動作波形を示すタイミングチャート(a)とターンオフ時の動作波形を示すタイミングチャート(b)The timing chart (a) which shows the operation waveform at the time of turn-on in the switch apparatus of the Example of this invention, and the timing chart (b) which shows the operation waveform at the time of turn-off 第1の従来例のスイッチ装置の構成を示す回路図1 is a circuit diagram showing the configuration of a first conventional switch device 第1の従来例のスイッチ装置におけるターンオン時の動作波形を示すタイミングチャート(a)とターンオフ時の動作波形を示すタイミングチャート(b)Timing chart (a) showing operation waveforms at turn-on and timing chart (b) showing operation waveforms at turn-off in the switch device of the first conventional example 第2の従来例(特許文献1開示)のスイッチ装置の構成を示す回路図The circuit diagram which shows the structure of the switch apparatus of the 2nd prior art example (patent document 1 indication) 第3の従来例(特許文献2開示)のスイッチ装置の構成を示す回路図The circuit diagram which shows the structure of the switch apparatus of the 3rd prior art example (patent document 2 disclosure) 第4の従来例のスイッチ装置の構成を示す回路図4 is a circuit diagram showing the configuration of a switch device of a fourth conventional example. 第4の従来例のスイッチ装置におけるターンオン時の動作波形を示すタイミングチャート(a)とターンオフ時の動作波形を示すタイミングチャート(b)Timing chart (a) showing operation waveform at turn-on and timing chart (b) showing operation waveform at turn-off in switch device of fourth conventional example 比較例のスイッチ装置の構成を示す回路図The circuit diagram which shows the structure of the switch apparatus of a comparative example

上記構成の本発明のスイッチ装置には、次のようないくつかの好ましい態様がある。   The switch device of the present invention having the above configuration has several preferred modes as follows.

電源供給ラインの途中に挿入される接続/遮断用のスイッチング素子としては、Pチャネル型のMOS‐FET(金属酸化物半導体による電界効果トランジスタ)とするのが好ましい。バイポーラトランジスタの場合は導通状態保持のための電力が必要となるのに対して、MOS‐FETの場合は導通状態保持のための電力が不要である。ただし、本発明では接続/遮断用のスイッチング素子としてMOS‐FETに限定するものではなく、バイポーラトランジスタ(NPN型またはPNP型)を用いるのでもよい。MOS‐FETの場合にはNチャンネル型とPチャンネル型のいずれでもよい。制御端子については、MOS‐FETの場合はゲート端子となり、バイポーラトランジスタの場合はベース端子となる。   The switching element for connection / cutoff inserted in the middle of the power supply line is preferably a P-channel MOS-FET (field effect transistor made of a metal oxide semiconductor). In the case of a bipolar transistor, electric power for maintaining a conductive state is required, whereas in the case of a MOS-FET, electric power for maintaining a conductive state is not necessary. However, in the present invention, the connection / cutoff switching element is not limited to the MOS-FET, and a bipolar transistor (NPN type or PNP type) may be used. In the case of a MOS-FET, either an N channel type or a P channel type may be used. The control terminal is a gate terminal in the case of a MOS-FET and a base terminal in the case of a bipolar transistor.

接続/遮断用のスイッチング素子をオン/オフ制御する駆動用のスイッチング素子としては上記実施例のバイポーラトランジスタとするほかMOS‐FETを用いてもよい。バイポーラトランジスタの場合にはNPN型のトランジスタとPNP型のトランジスタのいずれでもよい。MOS‐FETの場合にはNチャンネル型とPチャンネル型のいずれでもよい。   In addition to the bipolar transistor of the above-described embodiment, a MOS-FET may be used as the driving switching element for controlling on / off of the connection / cutoff switching element. In the case of a bipolar transistor, either an NPN type transistor or a PNP type transistor may be used. In the case of a MOS-FET, either an N channel type or a P channel type may be used.

一方向性通電素子としては整流ダイオードのほかサイリスタであってもよいし、ダイオード接続されたトランジスタであってもよい。バイポーラトランジスタの場合は、コレクタとベースを短絡したものが一方向性通電素子となり、MOS‐FETの場合は、ドレインとゲートを短絡したものが一方向性通電素子となる。   The unidirectional energization element may be a thyristor in addition to a rectifier diode, or a diode-connected transistor. In the case of a bipolar transistor, the one in which the collector and the base are short-circuited is a unidirectional energization element, and in the case of the MOS-FET, the one in which the drain and the gate are short-circuited is a unidirectional energization element.

直流電源としては、電池(リチウムイオン電池、ニッケル水素電池など)、バッテリ(蓄電池)、太陽電池、燃料電池、DC−DCコンバータ、AC−DCコンバータ、スーパーキャパシタなどどのようなものであってもよい。   The DC power source may be any battery (lithium ion battery, nickel metal hydride battery, etc.), battery (storage battery), solar battery, fuel cell, DC-DC converter, AC-DC converter, super capacitor, etc. .

負荷回路としては、容量性負荷と抵抗性負荷を備えたものが一般的であるが、もっぱら容量性負荷が主体のものであってもよい。   As a load circuit, a load circuit having a capacitive load and a resistive load is generally used, but the load circuit may be mainly composed of a capacitive load.

以下、図1、図2を参照して本発明にかかわるスイッチ装置の実施例を説明する。   Hereinafter, an embodiment of a switch device according to the present invention will be described with reference to FIGS.

図1は本発明の実施例におけるスイッチ装置の構成を示す回路図である。まず、構成要素を列挙する。図1において、Aはスイッチ装置、T1p,T1nはスイッチ装置Aにおける直流電源の第1と第2の入力端子、T2p,T2nはスイッチ装置Aにおける直流電圧の第1と第2の出力端子、Q51は接続/遮断用のスイッチング素子、51は時定数回路、52は駆動制御回路、53は負荷回路、E51はバッテリなどの直流電源である。時定数回路51の構成要素として、C51は積分用の容量素子、R51は抵抗素子、R54は急速放電用の抵抗素子、D51は一方向性通電素子である。一方向性通電素子D51として、ここでは整流ダイオードが用いられている。駆動制御回路52の構成要素として、Q52は駆動用のスイッチング素子、R52はバイアス用であるとともに容量素子C51を充電する電流制限用の抵抗素子である。負荷回路53は、容量性負荷C53と抵抗性負荷R53を含んでいるものとする。接続/遮断用のスイッチング素子Q51として、ここではPチャネル型のMOS‐FETが用いられ、駆動用のスイッチング素子Q52として、ここではNPN型のトランジスタが用いられている。   FIG. 1 is a circuit diagram showing a configuration of a switch device according to an embodiment of the present invention. First, the components are listed. In FIG. 1, A is a switching device, T1p and T1n are first and second input terminals of a DC power source in the switching device A, T2p and T2n are first and second output terminals of a DC voltage in the switching device A, Q51. Is a switching element for connection / disconnection, 51 is a time constant circuit, 52 is a drive control circuit, 53 is a load circuit, and E51 is a DC power source such as a battery. As components of the time constant circuit 51, C51 is a capacitive element for integration, R51 is a resistance element, R54 is a resistance element for rapid discharge, and D51 is a unidirectional energization element. Here, a rectifier diode is used as the unidirectional energization element D51. As constituent elements of the drive control circuit 52, Q52 is a switching element for driving, R52 is a resistance element for current limiting that charges the capacitive element C51 while being for bias. It is assumed that the load circuit 53 includes a capacitive load C53 and a resistive load R53. Here, a P-channel type MOS-FET is used as the switching element Q51 for connection / cutoff, and an NPN type transistor is used here as the switching element Q52 for driving.

一対の入力端子T1p,T1nは、これに直流電源E51を接続して直流電流を入力するものであり、一対の出力端子T2p,T2nは、これに接続される負荷回路53に対して直流電力を供給するものである。高電位側の入力端子T1pと高電位側の出力端子T2pとが電源供給ラインL51を介して接続されるが、その途中に接続/遮断用のスイッチング素子Q51が挿入されている。低電位側の入力端子T1nと低電位側の出力端子T2nとが接地ラインL52を介して接続されている。   The pair of input terminals T1p and T1n are connected to a DC power source E51 to input a DC current, and the pair of output terminals T2p and T2n are supplied with DC power to the load circuit 53 connected thereto. To supply. The high-potential side input terminal T1p and the high-potential side output terminal T2p are connected via the power supply line L51, and a connection / cutoff switching element Q51 is inserted in the middle thereof. The low potential side input terminal T1n and the low potential side output terminal T2n are connected via a ground line L52.

駆動制御回路52において、駆動用のスイッチング素子Q52のコレクタに抵抗素子R52の一方端子が接続され、その他方端子が接続/遮断用のスイッチング素子Q51の制御端子であるゲートに接続され、駆動用のスイッチング素子Q52のエミッタは接地ラインL52に接続されている。駆動用のスイッチング素子Q52のベースにはスイッチ制御信号Scが入力されるようになっている。このスイッチ制御信号Scは単純な“H”/“L”切り替え式の信号である。   In the drive control circuit 52, one terminal of the resistor element R52 is connected to the collector of the driving switching element Q52, and the other terminal is connected to the gate which is the control terminal of the switching element Q51 for connection / cutoff. The emitter of the switching element Q52 is connected to the ground line L52. A switch control signal Sc is input to the base of the driving switching element Q52. The switch control signal Sc is a simple “H” / “L” switching type signal.

時定数回路51は、積分用の容量素子C51と抵抗素子R51に加えて、さらに急速放電用の抵抗素子R54と一方向性通電素子D51とを有している。すなわち、接続/遮断用のスイッチング素子Q51のゲート‐ソース間に積分用の容量素子C51が接続され、さらに積分用の容量素子C51に抵抗素子R51が並列接続されている。加えて、接続/遮断用のスイッチング素子Q51の出力側において、そのドレイン‐ゲート間に急速放電用の抵抗素子R54と一方向性通電素子D51の直列回路が接続されている。すなわち、急速放電用の抵抗素子R54の一方端子が接続/遮断用のスイッチング素子Q51のドレインと高電位側の出力端子T2pとに接続され、その他方端子が一方向性通電素子D51のアノードに接続されている。一方向性通電素子D51のカソードは接続/遮断用のスイッチング素子Q51のゲートおよび積分用の容量素子C51の負極端子に接続されている。   The time constant circuit 51 further includes a rapid discharge resistance element R54 and a unidirectional energization element D51 in addition to the integration capacitor element C51 and the resistance element R51. That is, the integrating capacitive element C51 is connected between the gate and the source of the switching element Q51 for connection / disconnection, and the resistive element R51 is further connected in parallel to the integrating capacitive element C51. In addition, on the output side of the switching element Q51 for connection / cutoff, a series circuit of a resistance element R54 for rapid discharge and a unidirectional energization element D51 is connected between its drain and gate. That is, one terminal of the resistance element R54 for rapid discharge is connected to the drain of the switching element Q51 for connection / cutoff and the output terminal T2p on the high potential side, and the other terminal is connected to the anode of the unidirectional conducting element D51. Has been. The cathode of the unidirectional energization element D51 is connected to the gate of the switching element Q51 for connection / cutoff and the negative terminal of the capacitive element C51 for integration.

以上のように、本発明実施例のスイッチ装置Aは、図3の第1の従来例のスイッチ装置Bに対して、急速放電用の抵抗素子R54と一方向性通電素子D51を接続/遮断用のスイッチング素子Q51の出力側に追加したものに相当している。追加の回路要素は2部品となっている。   As described above, the switch device A according to the embodiment of the present invention connects / disconnects the rapid discharge resistance element R54 and the unidirectional energization element D51 to the switch device B of the first conventional example of FIG. This corresponds to the element added to the output side of the switching element Q51. There are two additional circuit elements.

次に、上記のように構成されたスイッチ装置Aの動作を図2のタイミングチャート(動作波形図)を参照しながら説明する。図2(a)は本発明実施例のスイッチ装置Aの立ち上がり特性を示す波形図であり、図2(b)は立ち下がり特性を示す波形図である。   Next, the operation of the switch device A configured as described above will be described with reference to the timing chart (operation waveform diagram) of FIG. FIG. 2A is a waveform diagram showing the rising characteristics of the switch device A according to the embodiment of the present invention, and FIG. 2B is a waveform chart showing the falling characteristics.

〔1〕<スイッチ制御信号Scの“L”レベル状態>
いま、接続/遮断用のスイッチング素子Q51が非導通状態にあって電源供給ラインL51が遮断されており、負荷回路53に対して直流電源E51からの電力供給が行われていない負荷停止状態にあるとする。このとき、駆動制御回路52においてスイッチ制御信号Scは“L”レベルとなっていて、駆動用のスイッチング素子Q52は非導通状態となっている。
[1] <“L” Level State of Switch Control Signal Sc>
Now, the switching element Q51 for connection / cutoff is in a non-conductive state, the power supply line L51 is cut off, and the load circuit 53 is in a load stop state in which power supply from the DC power supply E51 is not performed. And At this time, in the drive control circuit 52, the switch control signal Sc is at the “L” level, and the driving switching element Q52 is in a non-conductive state.

本発明実施例で時定数回路51に追加された急速放電用の抵抗素子R54は一方向性通電素子D51のアノードに接続され、そのカソードが抵抗素子R51に接続されているから、抵抗素子R51からは急速放電用の抵抗素子R54に向けては電流は流れない。一方向性通電素子D51が電流の流れを阻止するからである。また、積分用の容量素子C51にも充電は行われていない。すなわち、積分用の容量素子C51の両端電圧はゼロであり、接続/遮断用のスイッチング素子Q51の制御電圧(ゲート‐ソース間電圧)もゼロとなっている。   The rapid discharge resistance element R54 added to the time constant circuit 51 in the embodiment of the present invention is connected to the anode of the unidirectional energization element D51, and the cathode is connected to the resistance element R51. No current flows toward the resistance element R54 for rapid discharge. This is because the unidirectional energization element D51 blocks the flow of current. In addition, the integrating capacitive element C51 is not charged. That is, the voltage between both ends of the integrating capacitive element C51 is zero, and the control voltage (gate-source voltage) of the switching element Q51 for connection / cutoff is also zero.

〔2〕<スイッチ制御信号Scの“H”レベルへの立ち上げ>
次に、負荷回路53に直流電源E51からの電力を供給して負荷動作状態にしようとするときは、図2(a)に示すように、スイッチ制御信号Scを“L”レベルから“H”レベルに立ち上げる。すると、駆動用のスイッチング素子Q52がターンオンし、高電位側の入力端子T1pに印加されている直流電源E51により、時定数回路51における抵抗素子R51および積分用の容量素子C51から抵抗素子R52、駆動用のスイッチング素子Q52の経路で電流が流れる。抵抗素子R51の抵抗値と積分用の容量素子C51の容量値とで決まる時定数のもとで積分用の容量素子C51に対する充電が開始される。図2(a)に示すように、スイッチ制御信号Scの立ち上がりタイミングから一定時間約13[ms]が経過した時点で接続/遮断用のスイッチング素子Q51の制御電圧がしきい値電圧を超え、それ以降、接続/遮断用のスイッチング素子Q51からの出力電圧および出力電流が緩やかに増加する。増加が緩やかであるため、負荷回路53の容量性負荷C53への突入電流は抑制される。
[2] <Rise of switch control signal Sc to “H” level>
Next, when the power from the DC power source E51 is supplied to the load circuit 53 to enter the load operating state, the switch control signal Sc is changed from “L” level to “H” as shown in FIG. Launch to level. Then, the driving switching element Q52 is turned on, and the DC power source E51 applied to the input terminal T1p on the high potential side drives the resistive element R52 from the resistive element R51 and the integrating capacitive element C51 in the time constant circuit 51 to drive the resistive element R52. Current flows through the switching element Q52. Charging of the integrating capacitive element C51 is started under a time constant determined by the resistance value of the resistive element R51 and the capacitive value of the integrating capacitive element C51. As shown in FIG. 2 (a), the control voltage of the switching element Q51 for connection / disconnection exceeds the threshold voltage when a predetermined time of about 13 [ms] has elapsed from the rising timing of the switch control signal Sc, Thereafter, the output voltage and output current from the connection / cutoff switching element Q51 gradually increase. Since the increase is gradual, the inrush current of the load circuit 53 to the capacitive load C53 is suppressed.

〔3〕<接続/遮断用のスイッチング素子Q51のターンオン>
さらに所定の時間(約5[ms])の経過後に接続/遮断用のスイッチング素子Q51が完全にターンオンし、出力電圧が高電位側の入力端子T1pへの印加電圧のレベル(ここでは約24[V])で安定するとともに、出力電流は突入電流(5.44[A])の後、安定化する。この時点では突入電流の影響は緩和され、負荷回路53における容量性負荷C53と抵抗性負荷R54に対しては正常レベルの電流が安定的に供給される。
[3] <Turn-on of switching element Q51 for connection / disconnection>
Further, after the elapse of a predetermined time (about 5 [ms]), the connection / cutoff switching element Q51 is completely turned on, and the output voltage is applied to the high potential side input terminal T1p (in this case, about 24 [ V]) and the output current stabilizes after the inrush current (5.44 [A]). At this time, the influence of the inrush current is alleviated, and a normal level current is stably supplied to the capacitive load C53 and the resistive load R54 in the load circuit 53.

なお、電流の一部は急速放電用の抵抗素子R54→一方向性通電素子D51→抵抗素子R52→駆動用のスイッチング素子Q52の経路を通って低電位側の入力端子T1nにリターンする。   Part of the current returns to the input terminal T1n on the low potential side through the path of the rapid discharge resistance element R54 → the unidirectional energization element D51 → the resistance element R52 → the driving switching element Q52.

上記の〔2〕および〔3〕の動作説明のように、本発明実施例で追加した急速放電用の抵抗素子R54の存在は、スイッチ装置Aの接続状態への立ち上がり初期における動作には影響を与えることがない。つまり、スイッチ装置Aのターンオン時の応答遅れ時間(約17[ms])は図3に示す第1の従来例のターンオン時の応答遅れ時間(約18[ms])とほぼ同じとなる(その差はいわゆる許容誤差の範囲内である)。また、突入電流に対する抑制効果についても遜色がなく、良好である。   As described in the operations of [2] and [3] above, the presence of the rapid discharge resistance element R54 added in the embodiment of the present invention has an influence on the operation at the beginning of the switching device A to the connection state. Never give. That is, the response delay time (about 17 [ms]) when the switch device A is turned on is approximately the same as the response delay time (about 18 [ms]) when the switch device A is turned on in the first conventional example shown in FIG. The difference is within the so-called tolerance range). In addition, the suppression effect against the inrush current is not inferior and is good.

〔4〕<スイッチ制御信号Scの“L”レベルへの立ち下げ>
次に、負荷回路53の動作を停止させようとするときは、図2(b)に示すように、スイッチ制御信号Scを“H”レベルから“L”レベルに立ち下げる。すると、駆動用のスイッチング素子Q52がターンオフする。しかし、接続/遮断用のスイッチング素子Q51はすぐにはターンオフしない。それは、積分用の容量素子C51に対して行われた充電によって接続/遮断用のスイッチング素子Q51の制御電圧がしきい値電圧を超える状態を暫時継続するためである。駆動用のスイッチング素子Q52のターンオフによって負極端子が接地ラインL52から切り離された積分用の容量素子C51の充電電荷は、正極端子から負極端子へ向けて放電される。このとき、接続/遮断用のスイッチング素子Q51がいまだ導通状態にあるため、放電電流は導通状態にある接続/遮断用のスイッチング素子Q51→急速放電用の抵抗素子R54→一方向性通電素子D51の経路で流れる。一部の電流は抵抗素子R51を通しても放電されるが、急速放電用の抵抗素子R54があるため、抵抗素子R51のみの放電より速く積分用の容量素子C51の蓄積電荷を放出できる。そしてこれに伴って、接続/遮断用のスイッチング素子Q51の制御電圧が急速に降下する。しかし、接続/遮断用のスイッチング素子Q51が導通状態を保つ限りにおいて出力電圧、出力電流はともに“H”レベルに維持される(経過時間45[ms]まで)。この実施例では、抵抗素子R51の抵抗値が6.8[kΩ]であり、急速放電用の抵抗素子R54は10[kΩ]となっている。急速放電用の抵抗素子R54はその抵抗値がスイッチング素子Q51の導通時に消費電力が大きくなり過ぎない程度に設定される。
[4] <Falling of switch control signal Sc to “L” level>
Next, when the operation of the load circuit 53 is to be stopped, the switch control signal Sc is lowered from the “H” level to the “L” level as shown in FIG. Then, the driving switching element Q52 is turned off. However, the switching element Q51 for connection / disconnection does not turn off immediately. This is because the state where the control voltage of the switching element Q51 for connection / cutoff exceeds the threshold voltage for a while due to the charging performed for the integrating capacitive element C51. The charge of the integrating capacitive element C51, whose negative terminal is disconnected from the ground line L52 by the turn-off of the driving switching element Q52, is discharged from the positive terminal toward the negative terminal. At this time, since the connecting / disconnecting switching element Q51 is still in the conducting state, the discharging current is in the conducting state of the connecting / disconnecting switching element Q51 → the rapid discharging resistive element R54 → the unidirectional conducting element D51. It flows along the route. A part of the current is discharged through the resistance element R51. However, since there is the resistance element R54 for rapid discharge, the accumulated charge of the integrating capacitance element C51 can be discharged faster than the discharge of only the resistance element R51. Along with this, the control voltage of the switching element Q51 for connection / disconnection drops rapidly. However, the output voltage and the output current are both maintained at the “H” level (until an elapsed time of 45 [ms]) as long as the connection / disconnection switching element Q51 is kept conductive. In this embodiment, the resistance value of the resistance element R51 is 6.8 [kΩ], and the resistance element R54 for rapid discharge is 10 [kΩ]. The resistance element R54 for rapid discharge has a resistance value set such that power consumption does not become excessive when the switching element Q51 is conductive.

〔5〕<接続/遮断用のスイッチング素子Q51のターンオフ>
制御電圧がしきい値電圧以下となると、接続/遮断用のスイッチング素子Q51がターンオフする。これにより、直流電源E51から高電位側の入力端子T1pを介して流入していた電流が遮断され、負荷回路53への電源供給が停止される。やがて、積分用の容量素子C51の放電が完了する。なお、接続/遮断用のスイッチング素子Q51の非導通状態は、次にスイッチ制御信号Scが“H”レベルに立ち上がった後、所定のターンオン時の応答遅れ時間が経過するまで保持される。
[5] <Turn-off of switching element Q51 for connection / disconnection>
When the control voltage becomes equal to or lower than the threshold voltage, the connection / disconnection switching element Q51 is turned off. As a result, the current flowing from the DC power source E51 via the high potential side input terminal T1p is cut off, and the power supply to the load circuit 53 is stopped. Eventually, the discharge of the integrating capacitive element C51 is completed. The non-conducting state of connection / disconnection switching element Q51 is held until a response delay time at a predetermined turn-on time elapses after switch control signal Sc rises to "H" level next time.

本発明実施例のスイッチ装置Aでは、図3に示す第1の従来例に比べてターンオフ時の応答遅れ時間を相当に短縮することが可能となっている。ちなみに、スイッチ装置Aにおいては、図2(b)に示すようにターンオフ時の応答遅れ時間は約45[ms]であり、これは図4(b)に示す第1の従来例(図3)のターンオフ時の応答遅れ時間約93[ms]に比べて大幅に短縮されている(約48.4%への短縮)。   In the switch device A of the embodiment of the present invention, the response delay time at the turn-off time can be considerably shortened as compared with the first conventional example shown in FIG. Incidentally, in the switching device A, as shown in FIG. 2B, the response delay time at the time of turn-off is about 45 [ms], which is the first conventional example shown in FIG. 4B (FIG. 3). The response delay time at the turn-off time is significantly shortened compared to about 93 [ms] (reduction to about 48.4%).

上記の〔4〕の動作状態において、積分用の容量素子C51の充電電荷の急速放電用の抵抗素子R54を介しての放電自体については、一方向性通電素子D51がなくても可能である。しかし、もし一方向性通電素子D51がなければ、接続/遮断用のスイッチング素子Q51が非導通状態となっている〔1〕の動作状態において、高電位側の入力端子T1pから抵抗素子R51→急速放電用の抵抗素子R54の経路で負荷回路53へ流れ込んでしまう。これでは、接続/遮断用のスイッチング素子Q51の非導通状態に矛盾する。この理由により、一方向性通電素子D51は必要である。   In the above operation state [4], the discharge itself through the rapid discharge resistance element R54 of the charging charge of the integrating capacitive element C51 is possible without the unidirectional energization element D51. However, if there is no unidirectional energization element D51, in the operation state [1] in which the connection / cutoff switching element Q51 is in the non-conducting state, the resistance element R51 → rapidly from the input terminal T1p on the high potential side. It flows into the load circuit 53 through the path of the discharge resistive element R54. This contradicts the non-conduction state of the switching element Q51 for connection / disconnection. For this reason, the unidirectional energization element D51 is necessary.

急速放電用の抵抗素子R54を接続/遮断用のスイッチング素子Q51の出力側すなわちドレインと高電位側の出力端子T2pとの間の部位において電源供給ラインL51に接続することができるのは、スイッチ制御信号Scを“H”レベルから“L”レベルへ切り替えたときに、接続/遮断用のスイッチング素子Q51は直ちにはターンオフせず、暫時導通状態を継続しているという特性をうまく利用したからである。   The resistor element R54 for rapid discharge can be connected to the power supply line L51 at the output side of the switching element Q51 for connection / cutoff, that is, between the drain and the output terminal T2p on the high potential side. This is because, when the signal Sc is switched from the “H” level to the “L” level, the connection / cutoff switching element Q51 does not turn off immediately, but makes good use of the characteristic that it is in a conductive state for a while. .

本発明実施例での対策は、図6に示す複雑な回路構成の時定数回路15をもつ第3の従来例に比べてより簡易な回路構成となっている。また、急速放電用の抵抗素子R54および一方向性通電素子D51を接続/遮断用のスイッチング素子Q51に対して直接的に付加していることから、次のメリットがある。すなわち、図6の接続/遮断用のスイッチング素子TR11から離れた状態で駆動用のスイッチング素子TR12のベース側に時定数回路15を付加するものに比べると、突入電流やターンオフ時の応答遅れ時間のばらつきを抑制するために行う、接続/遮断用のスイッチング素子Q51の制御電圧の調整がより容易に行える。   The countermeasure in the embodiment of the present invention has a simpler circuit configuration than the third conventional example having the time constant circuit 15 having a complicated circuit configuration shown in FIG. Further, since the resistance element R54 for rapid discharge and the unidirectional energization element D51 are directly added to the switching element Q51 for connection / cutoff, the following advantages are obtained. That is, in comparison with the case where the time constant circuit 15 is added to the base side of the driving switching element TR12 in a state separated from the connection / cutoff switching element TR11 in FIG. Adjustment of the control voltage of the switching element Q51 for connection / cutoff performed to suppress the variation can be performed more easily.

また、図3に示す第1の従来例のターンオフ時の応答遅れ時間が長いという問題点を解消することを意図して考えられた図7に示す第4の従来例の場合は、ターンオフ時の応答遅れ時間が約0.8[ms]と大幅に短縮化されている。しかし、そのための追加構成として、急速放電用の抵抗素子R55と急速放電用のスイッチング素子Q53と一方向性通電素子D52の3部品が必要であり、追加部品点数が多いために回路構成の複雑化を招くという問題がある。これに対して本発明実施例の場合の追加構成は、接続/遮断用のスイッチング素子Q51のドレイン‐ゲート間に接続した急速放電用の抵抗素子R54と一方向性通電素子D51の2部品で済んでいて、回路構成の簡易化を図ることができる。   Further, in the case of the fourth conventional example shown in FIG. 7 intended to solve the problem of the long response delay time at the turn-off of the first conventional example shown in FIG. The response delay time is greatly shortened to about 0.8 [ms]. However, as an additional configuration for that purpose, three components of a rapid discharge resistance element R55, a rapid discharge switching element Q53, and a unidirectional energization element D52 are necessary, and the number of additional components is large, resulting in a complicated circuit configuration. There is a problem of inviting. On the other hand, the additional configuration in the embodiment of the present invention only requires two components, that is, the rapid discharge resistance element R54 connected between the drain and the gate of the connection / disconnection switching element Q51 and the unidirectional energization element D51. Therefore, the circuit configuration can be simplified.

ターンオフ時の応答遅れ時間の短縮の効果については、図7に示す第4の従来例の方が優れている(図8(b)参照)。一例を挙げると、回路定数や定格値を上記と同じにして、図3に示す第1の従来例の場合のターンオフ時の応答遅れ時間は図4(b)のように約93[ms](ミリ秒)であるのに対して、図7に示す第4の従来例の場合は図8(b)のように約0.8[ms]であり、本発明実施例の場合は図2(b)のように約45[ms]の計測データがある。第4の従来例(図7、図8)によればターンオフ時の応答遅れ時間の大幅な短縮が図られるが、現実的な技術要請はそれほど極端なものでなく、約半分にでも短縮できれば問題のない仕様のスイッチ装置Aにあっては、本発明実施例で充分満足いく結果が得られる。   Regarding the effect of shortening the response delay time at turn-off, the fourth conventional example shown in FIG. 7 is superior (see FIG. 8B). For example, the circuit constants and rated values are the same as described above, and the response delay time at turn-off in the case of the first conventional example shown in FIG. 3 is about 93 [ms] ( In the case of the fourth conventional example shown in FIG. 7, it is about 0.8 [ms] as shown in FIG. 8B, and in the case of the embodiment of the present invention, it is shown in FIG. As shown in b), there is measurement data of about 45 [ms]. According to the fourth conventional example (FIGS. 7 and 8), the response delay time at the turn-off time can be greatly shortened, but the practical technical request is not so extreme, and there is a problem if it can be reduced to about half. In the case of the switch device A having no specifications, sufficiently satisfactory results can be obtained in the embodiment of the present invention.

以上をまとめると、本発明実施例によれば、ターンオン時の応答遅れ時間および突入電流抑制作用については図3、図4に示す第1の従来例と遜色がなく、ターンオフ時の応答遅れ時間については図3、図4に示す第1の従来例に比べて相当な短縮を実現し、それでいて部品点数、回路構成の点では図7に示す第4の従来例に比べて簡易化が実現されている。   In summary, according to the embodiment of the present invention, the response delay time at turn-on and the inrush current suppression action are not inferior to the first conventional example shown in FIGS. Compared with the first conventional example shown in FIG. 3 and FIG. 4, a considerable shortening is realized, and yet, in terms of the number of parts and the circuit configuration, simplification is realized as compared with the fourth conventional example shown in FIG. Yes.

ところで、図6に示す第3の従来例においては、ターンオフ時の応答遅れ時間短縮のために時定数回路15において積分用の容量素子C13の充電電荷を急速放電するための急速放電用の抵抗素子R16と一方向性通電素子D12が設けられている。しかし、この積分用の容量素子の急速放電のために急速放電用の抵抗素子と一方向性通電素子からなる直列回路の追加対策は、図3に示す第1の従来例の接続/遮断用のスイッチング素子Q51のゲート‐ソース間の積分用の容量素子C51に対しては単純に適用することはできない。以下、この点を図9を用いて説明する。   By the way, in the third conventional example shown in FIG. 6, a rapid discharge resistance element for rapidly discharging the charge of the integrating capacitive element C13 in the time constant circuit 15 in order to shorten the response delay time at turn-off. R16 and a unidirectional energization element D12 are provided. However, for the rapid discharge of the integrating capacitive element, an additional measure of the series circuit comprising the rapid discharge resistance element and the unidirectional energization element is the connection / disconnection of the first conventional example shown in FIG. It cannot be simply applied to the capacitive element C51 for integration between the gate and the source of the switching element Q51. Hereinafter, this point will be described with reference to FIG.

図9に示す比較例のスイッチ装置Fにおいては、接続/遮断用のスイッチング素子Q51の入力側すなわちソースと高電位側の入力端子T1pとの間の部位において電源供給ラインL51に急速放電用の抵抗素子R56と一方向性通電素子D52の直列回路を積分用の容量素子C51に対して並列に接続している。これは図7に示す第4の従来例の考え方を応用したものとなっている。急速放電用の抵抗素子R56と一方向性通電素子D52の直列回路が積分用の容量素子C51に直接に並列接続されていることから、駆動用のスイッチング素子Q52がターンオンすると直ちに急速放電用の抵抗素子R56と一方向性通電素子D52の直列回路に電流が流れる。抵抗素子R51と急速放電用の抵抗素子R56の並列合成抵抗値は抵抗素子R51単独の抵抗値より小さい。したがって、駆動用のスイッチング素子Q52のターンオフ時の急速放電の作用があり、ターンオフ時の応答遅れ時間の短縮は可能である。しかし、一方で、抵抗素子R51と急速放電用の抵抗素子R56の合成抵抗での電圧降下は小さく、積分用の容量素子C51の両端電圧の立ち上がりひいては接続/遮断用のスイッチング素子Q51の制御電圧の増加が非常に遅いものとなってしまう。その結果として、ターンオン時の応答遅れ時間が大幅に長いものになってしまう。   In the switching device F of the comparative example shown in FIG. 9, the resistor for rapid discharge is applied to the power supply line L51 at the input side of the switching element Q51 for connection / cutoff, that is, the portion between the source and the input terminal T1p on the high potential side. A series circuit of the element R56 and the unidirectional conducting element D52 is connected in parallel to the integrating capacitive element C51. This is an application of the concept of the fourth conventional example shown in FIG. Since the series circuit of the rapid discharge resistance element R56 and the unidirectional energization element D52 is directly connected in parallel to the integration capacitance element C51, the rapid discharge resistance immediately after the driving switching element Q52 is turned on. A current flows through a series circuit of the element R56 and the unidirectional energization element D52. The parallel combined resistance value of the resistance element R51 and the rapid discharge resistance element R56 is smaller than the resistance value of the resistance element R51 alone. Therefore, there is an action of rapid discharge when the switching element for driving Q52 is turned off, and the response delay time at the time of turn-off can be shortened. However, on the other hand, the voltage drop at the combined resistance of the resistor element R51 and the rapid discharge resistor element R56 is small, and the rise of the voltage across the integrating capacitor element C51 and thus the control voltage of the switching element Q51 for connection / cutoff are reduced. The increase will be very slow. As a result, the response delay time at turn-on becomes significantly long.

これに対して、本発明実施例では、急速放電用の抵抗素子R54を接続/遮断用のスイッチング素子Q51の出力側(ドレイン側)に接続してあるので、スイッチ装置Aの接続状態への立ち上がり初期において未だ接続/遮断用のスイッチング素子Q51が非導通状態を保持している期間では、急速放電用の抵抗素子R54に電流が流れることはなく、したがって、急速放電用の抵抗素子R54の存在がターンオン時の応答遅れ時間に影響を与えることがない。つまり、本発明実施例のスイッチ装置Aのターンオン時の応答遅れ時間は図3に示す第1の従来例のターンオン時の応答遅れ時間と変わらない。また、突入電流に対する抑制効果についても遜色がない。   On the other hand, in the embodiment of the present invention, the resistance element R54 for rapid discharge is connected to the output side (drain side) of the switching element Q51 for connection / disconnection, so that the switching device A is brought into the connected state. In the initial period in which the connection / disconnection switching element Q51 is still in the non-conductive state, no current flows through the rapid discharge resistance element R54. Therefore, the presence of the rapid discharge resistance element R54 is not present. Does not affect response delay time at turn-on. That is, the response delay time at the turn-on time of the switch device A of the embodiment of the present invention is not different from the response delay time at the turn-on time of the first conventional example shown in FIG. Further, the effect of suppressing the inrush current is not inferior.

本発明は、直流電源と容量性負荷を含む負荷回路を接続/遮断するためのスイッチ装置において、急速放電用の抵抗素子および一方向性通電素子の直列回路を、接続/遮断用のスイッチング素子の出力側に配置したことにより、突入電流抑制効果と良好な立ち上がり特性の維持とターンオフ時の応答遅れ時間の短縮の効果とを簡易な構成により実現する技術として有用である。   The present invention relates to a switching device for connecting / disconnecting a load circuit including a DC power source and a capacitive load, and a series circuit of a rapid discharge resistance element and a unidirectional energization element is connected to the switching element for connection / disconnection. The arrangement on the output side is useful as a technique for realizing an inrush current suppressing effect, maintaining a good rise characteristic, and shortening a response delay time at turn-off with a simple configuration.

51 時定数回路
52 駆動制御回路
53 負荷回路
C51 積分用の容量素子
C53 容量性負荷
D51 一方向性通電素子(整流ダイオード)
E51 直流電源
L51 電源供給ライン
L52 接地ライン
Q51 接続/遮断用のスイッチング素子(Pチャネル型のMOS‐FET)
Q52 駆動用のスイッチング素子(NPN型トランジスタ)
R51 抵抗素子
R52 抵抗素子
R53 抵抗性負荷
R54 急速放電用の抵抗素子
Sc スイッチ制御信号
T1p 高電位側の入力端子
T1n 低電位側の入力端子
T2p 高電位側の出力端子
T2n 低電位側の出力端子
51 Time constant circuit 52 Drive control circuit 53 Load circuit C51 Capacitance element for integration C53 Capacitive load D51 Unidirectional energization element (rectifier diode)
E51 DC power supply L51 Power supply line L52 Ground line Q51 Switching element for connection / cutoff (P-channel type MOS-FET)
Q52 Driving switching element (NPN type transistor)
R51 Resistive element R52 Resistive element R53 Resistive load R54 Rapid discharge resistive element Sc Switch control signal T1p High potential side input terminal T1n Low potential side input terminal T2p High potential side output terminal T2n Low potential side output terminal

Claims (4)

直流電源が接続される高電位側の入力端子と負荷回路が接続される高電位側の出力端子とを繋ぐ電源供給ラインと、
前記直流電源が接続される低電位側の入力端子と前記負荷回路が接続される低電位側の出力端子とを繋ぐ接地ラインと、
前記電源供給ラインの途中に挿入された接続/遮断用のスイッチング素子と、
前記接続/遮断用のスイッチング素子の電流路における入力側端子と制御端子との間に並列に接続された、前記接続/遮断用のスイッチング素子のターンオン時の突入電流を抑制するための積分用の容量素子および抵抗素子と、
前記接続/遮断用のスイッチング素子の制御端子と前記積分用の容量素子および抵抗素子との接続点と前記接地ラインとの間に接続された駆動用のスイッチング素子とを備えたスイッチ装置において、さらに、
前記接続/遮断用のスイッチング素子の電流路における出力側端子と制御端子との間に接続された、前記積分用の容量素子の充電電荷を急速放電するための急速放電用の抵抗素子および一方向性通電素子の直列回路を備えたスイッチ装置。
A power supply line connecting a high potential side input terminal to which a DC power source is connected and a high potential side output terminal to which a load circuit is connected;
A ground line connecting an input terminal on the low potential side to which the DC power supply is connected and an output terminal on the low potential side to which the load circuit is connected;
A connection / disconnection switching element inserted in the middle of the power supply line;
An integral for suppressing inrush current at the time of turn-on of the connection / cutoff switching element connected in parallel between the input side terminal and the control terminal in the current path of the connection / cutoff switching element . A capacitive element and a resistive element;
A switching device comprising a driving switching element connected between a connection point between the control terminal of the switching element for connection / cutoff, the capacitive element for integration and the resistance element, and the ground line, ,
A rapid discharge resistance element connected between an output side terminal and a control terminal in the current path of the connection / cutoff switching element for rapidly discharging the charge of the integration capacitor element and one-way Switch device provided with a series circuit of conductive elements.
前記一方向性通電素子は整流ダイオードで構成されている請求項1に記載のスイッチ装置。   The switch device according to claim 1, wherein the unidirectional energization element is configured by a rectifier diode. 前記接続/遮断用のスイッチング素子はPチャネル型のMOS‐FETで構成されている請求項1または請求項2に記載のスイッチ装置。   The switch device according to claim 1, wherein the connection / disconnection switching element is configured by a P-channel MOS-FET. 前記駆動用のスイッチング素子はバイポーラトランジスタで構成されている請求項1から請求項3までのいずれか1項に記載のスイッチ装置。   4. The switch device according to claim 1, wherein the switching element for driving is composed of a bipolar transistor. 5.
JP2013188662A 2013-09-11 2013-09-11 Switch device Active JP6196504B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013188662A JP6196504B2 (en) 2013-09-11 2013-09-11 Switch device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013188662A JP6196504B2 (en) 2013-09-11 2013-09-11 Switch device

Publications (2)

Publication Number Publication Date
JP2015056751A JP2015056751A (en) 2015-03-23
JP6196504B2 true JP6196504B2 (en) 2017-09-13

Family

ID=52820834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013188662A Active JP6196504B2 (en) 2013-09-11 2013-09-11 Switch device

Country Status (1)

Country Link
JP (1) JP6196504B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730394A (en) * 1993-07-06 1995-01-31 Seiko Epson Corp Electronic switch and control method
JP3272298B2 (en) * 1998-04-27 2002-04-08 インターナショナル・ビジネス・マシーンズ・コーポレーション Switch circuit having discharge circuit and electronic device
JP4214122B2 (en) * 2005-02-28 2009-01-28 日本無線株式会社 Inrush current prevention circuit
TWI339481B (en) * 2007-01-29 2011-03-21 Chimei Innolux Corp Power supplying and discharging circuit
JP5669465B2 (en) * 2010-07-08 2015-02-12 キヤノン株式会社 Power circuit

Also Published As

Publication number Publication date
JP2015056751A (en) 2015-03-23

Similar Documents

Publication Publication Date Title
US8531212B2 (en) Drive circuit for voltage-control type of semiconductor switching device
US8472216B2 (en) Circuit arrangement and control circuit for a power-supply unit, computer power-supply unit and method for switching a power-supply unit
US6819149B2 (en) Gate drive device for reducing a surge voltage and switching loss
JP6203020B2 (en) Battery pack having charge / discharge switch circuit
JP6419649B2 (en) Gate drive circuit
JP2008546183A (en) Protection circuit device for solar cell module
US20210075312A1 (en) Power source input circuit and inverter-integrated electric compressor for vehicle comprising said circuit
JP2014117062A (en) Rush current suppression circuit, and power supply
JP6479360B2 (en) Switch device
CN105308814A (en) Surge current suppression circuit
CN109245082A (en) Dual-purpose switching circuit for preventing reverse connection and inhibiting startup surge current
JP7354121B2 (en) Starter circuit for energy recovery circuit
CN107508456B (en) Switching power supply control circuit, switching power supply circuit and starting method
JP6116002B2 (en) DC-DC power supply circuit
US11411397B2 (en) Polarity reversal protection circuit
US10411461B2 (en) Protection circuit for brushless DC motor, and control device
JP2009050080A (en) Snubber circuit
CN102955550B (en) A rack server system
EP3070830B1 (en) Rectifier circuit with reduced reverse recovery time
JP2016158126A (en) Breaking circuit
JP6196504B2 (en) Switch device
JP2016072676A (en) Semiconductor relay
CN218633695U (en) Power-on slow start circuit, chip and laser radar
JP2018152974A (en) Forward method bidirectional dc-dc converter
KR101841159B1 (en) Switching gate drive

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170818

R150 Certificate of patent or registration of utility model

Ref document number: 6196504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250