JP6183578B1 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP6183578B1 JP6183578B1 JP2017528987A JP2017528987A JP6183578B1 JP 6183578 B1 JP6183578 B1 JP 6183578B1 JP 2017528987 A JP2017528987 A JP 2017528987A JP 2017528987 A JP2017528987 A JP 2017528987A JP 6183578 B1 JP6183578 B1 JP 6183578B1
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- convex portion
- transmission line
- matching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 239000000758 substrate Substances 0.000 claims abstract description 196
- 230000005540 biological transmission Effects 0.000 claims abstract description 184
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本願の発明に係る半導体装置は、半導体素子と、該半導体素子と接続された整合回路基板と、伝送線路基板と、該整合回路基板と該伝送線路基板の一方に設けられた第１凸部と、該第１凸部の上に設けられ、該整合回路基板と、該伝送線路基板と、を接続するワイヤと、を備え、該第１凸部は、平面視において突出し、該整合回路基板と該伝送線路基板の他方と線接触する。A semiconductor device according to the invention of the present application includes a semiconductor element, a matching circuit board connected to the semiconductor element, a transmission line board, a first protrusion provided on one of the matching circuit board and the transmission line board, A wire that is provided on the first protrusion and connects the matching circuit board and the transmission line substrate, the first protrusion protruding in a plan view, and the matching circuit board Line contact is made with the other side of the transmission line substrate.
Description
この発明は、高周波数帯での使用に好適な半導体装置に関する。 The present invention relates to a semiconductor device suitable for use in a high frequency band.
特許文献１には、内部整合型の半導体装置が開示されている。内部整合型の半導体装置は、内部の整合回路によって外部とのインピーダンス整合をとる。これにより、高周波特性を向上させている。一般に、半導体電力増幅器などの内部整合型の半導体装置では、トランジスタの電極とパッケージの入力側伝送線路および出力側伝送線路との間が、ワイヤおよびパターンで電気的に接続される。一般に、ワイヤおよびパターンのインダクタンス成分が小さいほど、半導体装置の高周波特性は向上する。インダクタンス成分は、ワイヤおよびパターンが短いほど小さくなる。
ワイヤの長さが変動すると、インダクタンス成分が変動する。このため、ワイヤの長さの変動によって高周波特性は影響を受ける。従って、ワイヤの長さは変動しない事が望ましい。ここで、半導体装置のパッケージにおいて、入力側伝送線路または出力側伝送線路が形成された基板が整合回路基板に対して傾いている場合がある。基板の傾きによって、ワイヤの長さが変動する場合がある。従って、半導体装置のインダクタンス成分が変動し、高周波特性が安定しない可能性がある。 When the length of the wire varies, the inductance component varies. For this reason, the high frequency characteristics are affected by fluctuations in the length of the wire. Therefore, it is desirable that the length of the wire does not vary. Here, in the package of the semiconductor device, the substrate on which the input-side transmission line or the output-side transmission line is formed may be inclined with respect to the matching circuit substrate. The length of the wire may vary depending on the tilt of the substrate. Therefore, the inductance component of the semiconductor device may fluctuate and the high frequency characteristics may not be stable.
本発明は上述の問題を解決するためになされたものであり、その目的は、ワイヤの長さの変動を抑制できる半導体装置を得ることである。 The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a semiconductor device capable of suppressing fluctuations in the length of a wire.
本願の発明に係る半導体装置は、半導体素子と、該半導体素子と接続された整合回路基板と、伝送線路基板と、該整合回路基板と該伝送線路基板の一方に設けられた第１凸部と、該第１凸部の上に設けられ、該整合回路基板と、該伝送線路基板と、を接続するワイヤと、を備え、該第１凸部は、平面視において突出し、該整合回路基板と該伝送線路基板の他方と線接触し、該整合回路基板と該伝送線路基板のうち、該第１凸部が形成されていない方には凹部が設けられ、該第１凸部の先端は、該凹部の中に設けられ、該第１凸部は、該凹部と線接触する。
本願の発明に係る半導体装置は、半導体素子と、該半導体素子と接続された整合回路基板と、伝送線路基板と、該整合回路基板と該伝送線路基板の一方に設けられた第１凸部と、該第１凸部の上に設けられ、該整合回路基板と、該伝送線路基板と、を接続するワイヤと、を備え、該第１凸部は、平面視において突出し、該整合回路基板と該伝送線路基板の他方と線接触し、該第１凸部の外縁は、第１曲面で形成され、該整合回路基板と該伝送線路基板のうち、該第１凸部が形成されていない方には、外縁が曲面で形成された第２凸部が設けられ、該第１凸部と該第２凸部は線接触する。
A semiconductor device according to the invention of the present application includes a semiconductor element, a matching circuit board connected to the semiconductor element, a transmission line board, a first protrusion provided on one of the matching circuit board and the transmission line board, A wire that is provided on the first protrusion and connects the matching circuit board and the transmission line substrate, the first protrusion protruding in a plan view, and the matching circuit board A line contact is made with the other of the transmission line substrate, and a concave portion is provided on the matching circuit substrate and the transmission line substrate where the first convex portion is not formed, and the tip of the first convex portion is The first convex portion is provided in the concave portion and is in line contact with the concave portion .
A semiconductor device according to the invention of the present application includes a semiconductor element, a matching circuit board connected to the semiconductor element, a transmission line board, a first protrusion provided on one of the matching circuit board and the transmission line board, A wire that is provided on the first protrusion and connects the matching circuit board and the transmission line substrate, the first protrusion protruding in a plan view, and the matching circuit board One that is in line contact with the other of the transmission line substrate, the outer edge of the first convex portion is formed by a first curved surface, and the matching circuit substrate and the transmission line substrate that are not formed with the first convex portion Is provided with a second convex portion having a curved outer edge, and the first convex portion and the second convex portion are in line contact.
本願の発明に係る半導体装置では、整合回路基板と伝送線路基板の一方に設けられた第１凸部と、整合回路基板と伝送線路基板の他方とが線接触する。このため、伝送線路基板が整合回路基板に対して傾いた場合にも、ワイヤの下部において、整合回路基板と伝送線路基板とが接触できる。従って、ワイヤの長さの変動を抑制できる。 In the semiconductor device according to the invention of the present application, the first convex portion provided on one of the matching circuit board and the transmission line board and the other of the matching circuit board and the transmission line board are in line contact. For this reason, even when the transmission line substrate is inclined with respect to the matching circuit substrate, the matching circuit substrate and the transmission line substrate can be in contact with each other under the wire. Therefore, fluctuations in the length of the wire can be suppressed.
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。 A semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. The same or corresponding components are denoted by the same reference numerals, and repeated description may be omitted.
実施の形態１．
図１は、実施の形態１に係る半導体装置の平面図および側面図である。本実施の形態に係る半導体装置１００は、ベース１を備える。ベース１は放熱板である。ベース１は金属で形成される。ベース１は平面視において長方形である。ベース１の短手方向の側面には、切り欠きが形成されている。半導体装置１００が実装される際には、ベース１の切り欠きにネジが挿入される。半導体装置１００は、ベース１がヒートシンクにネジ留めされることで、ヒートシンクに固定される。
FIG. 1 is a plan view and a side view of the semiconductor device according to the first embodiment. The
ベース１の上にはフレーム１１が設けられている。フレーム１１は金属で形成される。フレーム１１の側面には２つの貫通孔が形成されている。各々の貫通孔は、ベース１の長手方向の側面に隣接する位置に形成されている。２つの貫通孔は互いに対向する位置に設けられる。
A
ベース１の上には、入力側伝送線路基板２０と出力側伝送線路基板６０とが設けられている。入力側伝送線路基板２０は一方の貫通孔に設けられる。出力側伝送線路基板６０は他方の貫通孔に設けられる。入力側伝送線路基板２０は、フレーム１１の内側から外側に渡って設けられる。出力側伝送線路基板６０は、フレーム１１の内側から外側に渡って設けられる。入力側伝送線路基板２０および出力側伝送線路基板６０は、セラミック端子である。
On the
入力側伝送線路基板２０には、第１入力側凸部２１が設けられている。第１入力側凸部２１は、フレーム１１の内側に設けられる。第１入力側凸部２１は、入力側整合回路基板３０に向かって、平面視において突出する。出力側伝送線路基板６０には、第１出力側凸部６１が設けられている。第１出力側凸部６１は、フレーム１１の内側に設けられる。第１出力側凸部６１は、出力側整合回路基板５０に向かって、平面視において突出する。
The input side
入力側伝送線路基板２０の上面には配線パターン１６が形成されている。配線パターン１６は入力側伝送線路を形成する。配線パターン１６は、フレーム１１の内側から外側に渡って設けられる。配線パターン１６は、第１入力側凸部２１の先端部まで形成されている。配線パターン１６は、フレーム１１の内側と外側を電気的に接続する。フレーム１１の外側において、配線パターン１６にはリード１４が固定される。
A
出力側伝送線路基板６０の上面には配線パターン１７が形成されている。配線パターン１７は出力側伝送線路を形成する。配線パターン１７は、フレーム１１の内側から外側に渡って設けられる。配線パターン１７は、第１出力側凸部６１の先端部まで形成されている。配線パターン１７は、フレーム１１の内側と外側を電気的に接続する。フレーム１１の外側において、配線パターン１７にはリード１５が固定される。
A
ベース１の上には、半導体素子４が設けられる。半導体素子４はＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。半導体素子４の入力は、ワイヤ８によって入力側整合回路基板３０と接続される。半導体素子４の出力は、ワイヤ９によって出力側整合回路基板５０と接続される。半導体素子４、入力側整合回路基板３０および出力側整合回路基板５０はフレーム１１に囲まれた領域に設けられる。入力側整合回路基板３０および出力側整合回路基板５０はＭＩＣ（Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）基板である。
A
入力側整合回路基板３０と入力側伝送線路基板２０は、入力側ワイヤ７によって接続される。入力側ワイヤ７は第１入力側凸部２１の上に設けられる。入力側整合回路基板３０の上面には図示しない入力側整合回路が形成されている。入力側ワイヤ７は入力側整合回路と配線パターン１６を接続する。出力側整合回路基板５０と出力側伝送線路基板６０は、出力側ワイヤ１０によって接続される。出力側ワイヤ１０は、第１出力側凸部６１の上に設けられる。出力側整合回路基板５０の上面には図示しない出力側整合回路が形成されている。出力側ワイヤ１０は出力側整合回路と配線パターン１７を接続する。
The input side
ベース１、入力側伝送線路基板２０、出力側伝送線路基板６０およびフレーム１１はメタルパッケージを構成している。メタルパッケージには、入力側整合回路基板３０、半導体素子４、出力側整合回路基板５０、ワイヤ８、９、入力側ワイヤ７および出力側ワイヤ１０が収容されている。
The
フレーム１１の上にはキャップ１２が設けられる。キャップ１２は、金属で形成される。キャップ１２は、フレーム１１によって囲まれた領域を覆う。キャップ１２は、フレーム１１の形状に合わせたものを用いる。キャップ１２とフレーム１１は、はんだ付けまたはシーム溶接により互いに接合される。この結果、フレーム１１の内部は気密封止される。なお、便宜上、図１の平面図においてキャップ１２は省略されている。半導体装置１００は、例えば、内部整合型の電力増幅器である。
A
図２は、実施の形態１に係る第１入力側凸部および入力側凹部の拡大図である。第１入力側凸部２１は平面視において三角形である。また、入力側整合回路基板３０には入力側凹部３１が設けられる。入力側凹部３１は、第１入力側凸部２１と対向する位置に設けられる。入力側凹部３１は、平面視においてＵ字型である。第１入力側凸部２１の先端は、入力側凹部３１の中に設けられる。第１入力側凸部２１は、入力側凹部３１の端部に形成された角と接触する。また、図１の側面図に示される様に、第１入力側凸部２１と入力側凹部３１の接触部は、ベース１の上面と垂直な方向に伸びる。従って、第１入力側凸部２１の先端の両側は、入力側凹部３１と線接触する。
FIG. 2 is an enlarged view of the first input side convex portion and the input side concave portion according to the first embodiment. The 1st input side
図３は、実施の形態１に係る第１出力側凸部および出力側凹部の拡大図である。第１出力側凸部６１は平面視において三角形である。また、出力側整合回路基板５０には出力側凹部５１が設けられる。出力側凹部５１は、第１出力側凸部６１と対向する位置に設けられる。出力側凹部５１は、平面視においてＵ字型である。第１出力側凸部６１の先端は、出力側凹部５１の中に設けられる。第１出力側凸部６１は、出力側凹部５１の端部に形成された角と接触する。また、図１の側面図に示される様に、第１出力側凸部６１と出力側凹部５１の接触部は、ベース１の上面と垂直な方向に伸びる。従って、第１出力側凸部６１の先端の両側は、出力側凹部５１と線接触する。
FIG. 3 is an enlarged view of the first output-side convex portion and the output-side concave portion according to the first embodiment. The 1st output side
図４は、比較例に係る半導体装置の平面図および側面図である。比較例に係る半導体装置６００において、ベース１の上には、入力側伝送線路基板６２０と、出力側伝送線路基板６６０とが設けられている。入力側伝送線路基板６２０の上面には配線パターン６１６が形成されている。出力側伝送線路基板６６０の上面には配線パターン６１７が形成されている。
FIG. 4 is a plan view and a side view of a semiconductor device according to a comparative example. In the
半導体素子４の入力は、ワイヤ６０８によって入力側整合回路基板６３０と接続される。半導体素子４の出力は、ワイヤ６０９によって出力側整合回路基板６５０と接続される。入力側整合回路基板６３０と、入力側伝送線路基板６２０は入力側ワイヤ６０７によって接続される。出力側整合回路基板６５０と、出力側伝送線路基板６６０は出力側ワイヤ６１０によって接続される。
The input of the
比較例に係る半導体装置６００において、入力側整合回路基板６３０の側面と入力側伝送線路基板６２０の側面は互いに接触している。従って、入力側整合回路基板６３０と入力側伝送線路基板６２０は面接触している。また、出力側整合回路基板６５０の側面と出力側伝送線路基板６６０の側面は互いに接触している。従って、出力側整合回路基板６５０と出力側伝送線路基板６６０は面接触している。
In the
一般に、部品同士を接続するワイヤのインダクタンス成分が小さいほど、半導体装置の高周波特性は向上する。インダクタンス成分は、ワイヤが短いほど小さくなる。比較例に係る半導体装置６００では、部品同士を接触させて実装することで、入力側ワイヤ６０７および出力側ワイヤ６１０を短くできる。また、部品同士を接触させて実装することで、ワイヤの長さの変動を抑制できる。
In general, the smaller the inductance component of the wire connecting the components, the better the high frequency characteristics of the semiconductor device. The inductance component becomes smaller as the wire is shorter. In the
一般に、入力側伝送線路基板６２０、出力側伝送線路基板６６０、フレーム１１およびベース１は組み立てられた状態で、パッケージとして販売される。一般に、部品の組み合わせ部分には遊びがある。このため、入力側伝送線路基板６２０および出力側伝送線路基板６６０の位置には、フレーム１１に対して、回転ズレなどの位置ズレが生じる場合がある。このため、購入したパッケージにおいて、入力側伝送線路基板６２０および出力側伝送線路基板６６０がフレーム１１に対して傾いている場合がある。
In general, the input-side
図５は、入力側伝送線路基板と出力側伝送線路基板が傾いた状態を示す図である。入力側伝送線路基板６２０および出力側伝送線路基板６６０がフレーム１１に対して傾いているパッケージに、入力側整合回路基板６３０および出力側整合回路基板６５０を実装する場合を考える。この時、図５に示すように、入力側伝送線路基板６２０と入力側整合回路基板６３０との間に隙間が生じる。また、出力側伝送線路基板６６０と出力側整合回路基板６５０との間に隙間が生じる。
FIG. 5 is a diagram illustrating a state in which the input-side transmission line substrate and the output-side transmission line substrate are inclined. Consider a case where the input side
図５において、半導体装置６００には、ワイヤが設けられる領域の下部に隙間が生じている。このため、隙間が無い場合よりも入力側ワイヤ６０７および出力側ワイヤ６１０が長くなる。従って、半導体装置６００のインダクタンス成分が大きくなる。また、一般に、入力側伝送線路基板６２０および出力側伝送線路基板６６０の傾きにはバラつきがある。入力側ワイヤ６０７および出力側ワイヤ６１０の長さは、隙間の大きさに依存して変動する。このため、入力側ワイヤ６０７および出力側ワイヤ６１０の長さにバラつきが生じる可能性がある。従って、半導体装置６００では、インダクタンス成分にバラつきが生じ、高周波特性が不安定となる場合がある。
In FIG. 5, a gap is generated in the
これに対し本実施の形態では、入力側ワイヤ７の下部において、第１入力側凸部２１は入力側凹部３１と線接触する。このため、入力側伝送線路基板２０が、平面視において入力側整合回路基板３０に対して傾いている場合にも、入力側ワイヤ７の下部において、第１入力側凸部２１と入力側凹部３１との接触を保持できる。つまり、入力側伝送線路基板２０の傾きに対して、入力側整合回路基板３０と入力側伝送線路基板２０の距離を一定に保つことができる。このため、隙間により入力側ワイヤ７が長くなることを抑制できる。従って、半導体装置１００のインダクタンス成分を抑制できる。また、入力側伝送線路基板２０の傾きのバラつきによる入力側ワイヤ７の長さの変動を抑制できる。
On the other hand, in the present embodiment, the first input side
同様に、出力側ワイヤ１０の下部において、第１出力側凸部６１は出力側凹部５１と線接触する。このため、出力側伝送線路基板６０が、平面視において出力側整合回路基板５０に対して傾いている場合にも、出力側ワイヤ１０の下部において、第１出力側凸部６１と出力側凹部５１との接触を保持できる。つまり、出力側伝送線路基板６０の傾きに対して、出力側整合回路基板５０と出力側伝送線路基板６０の距離を一定に保つことができる。このため、隙間により出力側ワイヤ１０が長くなることを抑制できる。従って、半導体装置１００のインダクタンス成分を抑制できる。また、出力側伝送線路基板６０の傾きのバラつきによる出力側ワイヤ１０の長さの変動を抑制できる。以上から、本実施の形態では、ワイヤの長さの変動を抑制できる。従って、インダクタンス成分のバラつきを抑制し、高周波特性を安定化できる。
Similarly, in the lower part of the
また、入力側伝送線路基板２０が、平面視において入力側整合回路基板３０に対して傾いている場合にも、第１入力側凸部２１の先端の両側が入力側凹部３１と線接触する。つまり、第１入力側凸部２１と入力側凹部３１は、２箇所において接触する。このため、第１入力側凸部２１と入力側凹部３１が１箇所で接触する場合と比較して、入力側伝送線路基板２０の傾きに対して、入力側ワイヤ７の長さが変動しにくい。従って、ワイヤの長さの変動をさらに抑制できる。
Even when the input-side
同様に、出力側伝送線路基板６０が、平面視において出力側整合回路基板５０に対して傾いている場合にも、第１出力側凸部６１の先端の両側が出力側凹部５１と線接触する。つまり、第１出力側凸部６１と出力側凹部５１は、２箇所において接触する。このため、第１出力側凸部６１と出力側凹部５１が１箇所で接触する場合と比較して、出力側伝送線路基板６０の傾きに対して、出力側ワイヤ１０の長さが変動しにくい。従って、ワイヤの長さの変動をさらに抑制できる。
Similarly, when the output-side
また、本実施の形態に係る半導体装置１００の製造方法では、第１入力側凸部２１に入力側凹部３１を合わせて入力側整合回路基板３０を実装する。このため、第１入力側凸部２１にガイドされ、入力側整合回路基板３０は実装される。このため、ピンセット等を用いて手作業により実装を行う場合に、作業者は、第１入力側凸部２１に入力側凹部３１がはまる感触を得ることができる。従って、実装位置の精度を向上できる。また、実装作業を容易にできる。
In the method for manufacturing the
同様に、第１出力側凸部６１に出力側凹部５１を合わせて出力側整合回路基板５０を実装する。このため、第１出力側凸部６１にガイドされ、出力側整合回路基板５０は実装される。従って、出力側についても入力側と同様の効果を得ることができる。また、入力側整合回路基板３０および出力側整合回路基板５０を実装する工程は、製造装置により自動で行われるものとしても良い。
Similarly, the output-side
本実施の形態の変形例として、入力側整合回路基板３０と半導体素子４との間に、１枚以上の整合回路基板が設けられても良い。また、出力側整合回路基板５０と半導体素子４との間に、１枚以上の整合回路基板が設けられても良い。
As a modification of the present embodiment, one or more matching circuit boards may be provided between the input side
また、本実施の形態では、第１入力側凸部２１の先端の両側が、入力側凹部３１と線接触するものとした。この変形例として、第１入力側凸部２１の先端の片側が、入力側凹部３１と線接触するものとしても良い。また、第１入力側凸部２１の先端が入力側凹部３１の内部に形成される側面と線接触するものとしても良い。同様に、本実施の形態では、第１出力側凸部６１の先端の両側が、出力側凹部５１と線接触するものとした。この変形例として、第１出力側凸部６１の先端の片側が、出力側凹部５１と線接触するものとしても良い。また、第１出力側凸部６１の先端が出力側凹部５１の内部に形成される側面と線接触するものとしても良い。
In the present embodiment, both sides of the tip of the first input side
また、本実施の形態では、第１入力側凸部２１および第１出力側凸部６１の先端は、角で形成されている。この変形例として、第１入力側凸部２１および第１出力側凸部６１の先端は、曲面で形成されていても良い。また、本実施の形態では、入力側凹部３１および出力側凹部５１は平面視においてＵ字型であるものとした。この変形例として、入力側凹部３１および出力側凹部５１は平面視においてＶ字型でも良い。
Moreover, in this Embodiment, the front-end | tip of the 1st input side
また、本実施の形態では入力側に第１入力側凸部２１および入力側凹部３１が設けられ、出力側に第１出力側凸部６１および出力側凹部５１が設けられている。この変形例として、半導体装置１００は、第１入力側凸部２１および入力側凹部３１または第１出力側凸部６１および出力側凹部５１の一方のみを備えても良い。
In the present embodiment, the first input side
この場合、半導体装置１００は、半導体素子４と接続された整合回路基板と、伝送線路基板とを備える。伝送線路基板には第１凸部が設けられる。第１凸部の上にはワイヤが設けられる。ワイヤは、整合回路基板と、伝送線路基板とを接続する。また、整合回路基板には凹部が設けられる。第１凸部は、平面視において突出し、凹部と線接触する。
In this case, the
ここで、整合回路基板は、入力側整合回路基板３０または出力側整合回路基板５０である。また、伝送線路基板は、入力側伝送線路基板２０または出力側伝送線路基板６０である。また、第１凸部は、第１入力側凸部２１または第１出力側凸部６１である。また、凹部は、入力側凹部３１または出力側凹部５１である。ワイヤは、入力側ワイヤ７または出力側ワイヤ１０である。このように、第１凸部および凹部を入力側および出力側の一方に設けた場合にも、ワイヤ長の変動を抑制し、インダクタンス成分のバラツキを抑制できるのは明らかである。
Here, the matching circuit board is the input-side
これらの変形は以下の実施の形態に係る半導体装置について適宜応用することができる。なお、以下の実施の形態に係る半導体装置については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。 These modifications can be applied as appropriate to semiconductor devices according to the following embodiments. Since the semiconductor device according to the following embodiment has much in common with the first embodiment, the description will focus on the difference from the first embodiment.
実施の形態２．
図６は、実施の形態２に係る半導体装置の平面図および側面図である。本実施の形態に係る半導体装置２００では、入力側伝送線路基板２２０、出力側伝送線路基板２６０、入力側整合回路基板２３０および出力側整合回路基板２５０の構造が実施の形態１と異なる。これ以外は、実施の形態１と同様である。Embodiment 2. FIG.
FIG. 6 is a plan view and a side view of the semiconductor device according to the second embodiment. In the
実施の形態１では、第１入力側凸部２１は、入力側伝送線路基板２０に設けられた。これに対し、第１入力側凸部２１は、入力側整合回路基板３０と入力側伝送線路基板２０の一方に設けられれば良い。この場合、第１入力側凸部２１は、入力側整合回路基板３０と入力側伝送線路基板２０の他方と線接触する。本実施の形態では、第１入力側凸部２３１は、入力側整合回路基板２３０に設けられるものとする。
In the first embodiment, the first input side
また、実施の形態１では、第１出力側凸部６１は、出力側伝送線路基板６０に設けられた。これに対し、第１出力側凸部６１は出力側整合回路基板５０と出力側伝送線路基板６０の一方に設けられれば良い。この場合、第１出力側凸部６１は、出力側整合回路基板５０と出力側伝送線路基板６０の他方と線接触する。本実施の形態では、第１出力側凸部２５１は、出力側整合回路基板２５０に設けられるものとする。
In the first embodiment, the first output-side
本実施の形態において、ベース１の上には、入力側伝送線路基板２２０と出力側伝送線路基板２６０とが設けられている。入力側伝送線路基板２２０の上面には配線パターン２１６が形成されている。出力側伝送線路基板２６０の上面には配線パターン２１７が形成されている。半導体素子４の入力は、ワイヤ８によって入力側整合回路基板２３０と接続される。半導体素子４の出力は、ワイヤ９によって出力側整合回路基板２５０と接続される。
In the present embodiment, an input-side
入力側整合回路基板２３０には、第１入力側凸部２３１が設けられている。第１入力側凸部２３１は、入力側伝送線路基板２２０に向かって、平面視において突出する。出力側整合回路基板２５０には、第１出力側凸部２５１が設けられている。第１出力側凸部２５１は、出力側伝送線路基板２６０に向かって、平面視において突出する。
The input
入力側整合回路基板２３０と、入力側伝送線路基板２２０は入力側ワイヤ７によって接続される。入力側ワイヤ７は第１入力側凸部２３１の上に設けられる。出力側整合回路基板２５０と、出力側伝送線路基板２６０は出力側ワイヤ１０によって接続される。出力側ワイヤ１０は、第１出力側凸部２５１の上に設けられる。
The input side
図７は、実施の形態２に係る第１入力側凸部および入力側凹部の拡大図である。第１入力側凸部２３１は平面視において三角形である。また、入力側伝送線路基板２２０には入力側凹部２２１が設けられる。入力側凹部２２１は、第１入力側凸部２３１と対向する位置に設けられる。第１入力側凸部２３１の先端は、入力側凹部２２１の中に設けられる。第１入力側凸部２３１は、入力側凹部２２１の端部に形成された角と接触する。また、図６の側面図に示される様に、第１入力側凸部２３１と入力側凹部２２１の接触部は、ベース１の上面と垂直な方向に伸びる。従って、第１入力側凸部２３１の先端の両側は、入力側凹部２２１と線接触する。
FIG. 7 is an enlarged view of the first input side convex portion and the input side concave portion according to the second embodiment. The 1st input side
図８は、実施の形態２に係る第１出力側凸部および出力側凹部の拡大図である。第１出力側凸部２５１は平面視において三角形である。また、出力側伝送線路基板２６０には出力側凹部２６１が設けられる。出力側凹部２６１は、第１出力側凸部２５１と対向する位置に設けられる。第１出力側凸部２５１の先端は、出力側凹部２６１の中に設けられる。第１出力側凸部２５１は、出力側凹部２６１の端部に形成された角と接触する。また、図６の側面図に示される様に、第１出力側凸部２５１と出力側凹部２６１の接触部は、ベース１の上面と垂直な方向に伸びる。従って、第１出力側凸部２５１の先端の両側は、出力側凹部２６１と線接触する。
FIG. 8 is an enlarged view of the first output-side convex portion and the output-side concave portion according to the second embodiment. The 1st output side
本実施の形態においても、入力側ワイヤ７の下部において、第１入力側凸部２３１と入力側凹部２２１とが線接触している。このため、入力側伝送線路基板２２０が平面視において、入力側整合回路基板２３０に対して傾いた場合に、第１入力側凸部２３１と入力側凹部２２１との接触を保持できる。また、出力側ワイヤ１０の下部において、第１出力側凸部２５１と出力側凹部２６１とが線接触している。このため、出力側伝送線路基板２６０が平面視において、出力側整合回路基板２５０に対して傾いた場合にも、第１出力側凸部２５１と出力側凹部２６１との接触を保持できる。
Also in the present embodiment, the first input-side
以上から、本実施の形態では実施の形態１と同様に、隙間によりワイヤが長くなることを抑制できる。従って、半導体装置１００のインダクタンス成分を抑制できる。また、ワイヤの長さの変動を抑制できる。従って、インダクタンス成分のバラつきを抑制し、高周波特性を安定化できる。また、半導体装置２００は、第１凸部および凹部を入力側および出力側の一方のみに備えても良い。ここで、第１凸部は、第１入力側凸部２３１または第１出力側凸部２５１である。また、凹部は、入力側凹部２２１または出力側凹部２６１である。この場合にも、ワイヤ長の変動を抑制し、インダクタンス成分のバラツキを抑制できるのは明らかである。
From the above, in the present embodiment, as in the first embodiment, it is possible to suppress the length of the wire due to the gap. Therefore, the inductance component of the
また、本実施の形態に係る半導体装置２００の製造方法では、入力側凹部２２１に第１入力側凸部２３１を合わせて入力側整合回路基板２３０を実装する。このため、入力側凹部２２１にガイドされ、入力側整合回路基板２３０は実装される。同様に、出力側凹部２６１に第１出力側凸部２５１を合わせて出力側整合回路基板２５０を実装する。このため、出力側凹部２６１にガイドされ、出力側整合回路基板２５０は実装される。従って、実施の形態１と同様に、実装位置の精度を向上できる。また、実装作業を容易にできる。
In the method for manufacturing the
また、入力側伝送線路基板２２０および出力側伝送線路基板２６０はセラミックから形成される。ここで、セラミックは硬いため、加工が難しい場合がある。これに対し、本実施の形態では、入力側整合回路基板２３０に第１入力側凸部２３１を設ける。また、出力側整合回路基板２５０に第１出力側凸部２５１を設ける。このため、セラミックを加工し、第１入力側凸部２３１および第１出力側凸部２５１を形成する必要が無い。従って、加工費を抑制できる。よって、半導体装置２００の製造コストを低減できる。
Further, the input side
実施の形態３．
図９は、実施の形態３に係る半導体装置の平面図および側面図である。本実施の形態に係る半導体装置３００では、入力側伝送線路基板３２０、出力側伝送線路基板３６０、入力側整合回路基板３３０および出力側整合回路基板３５０の構造が実施の形態１と異なる。これ以外は、実施の形態１と同様である。Embodiment 3 FIG.
FIG. 9 is a plan view and a side view of the semiconductor device according to the third embodiment. In the
本実施の形態において、ベース１の上には、入力側伝送線路基板３２０と出力側伝送線路基板３６０とが設けられている。入力側伝送線路基板３２０の上面には配線パターン３１６が形成されている。出力側伝送線路基板３６０の上面には配線パターン３１７が形成されている。半導体素子４の入力は、ワイヤ８によって入力側整合回路基板３３０と接続される。半導体素子４の出力は、ワイヤ９によって出力側整合回路基板３５０と接続される。
In the present embodiment, an input-side
入力側整合回路基板３３０には、第１入力側凸部３３１が設けられている。第１入力側凸部３３１は、入力側伝送線路基板３２０に向かって、平面視において突出する。第１入力側凸部３３１の外縁は、第１入力側曲面３３２で形成される。第１入力側曲面３３２は平面視において円弧状である。出力側整合回路基板３５０には、第１出力側凸部３５１が設けられている。第１出力側凸部３５１は、出力側伝送線路基板３６０に向かって、平面視において突出する。第１出力側凸部３５１の外縁は、第１出力側曲面３５２で形成される。第１出力側曲面３５２は平面視において円弧状である。
The input
入力側整合回路基板３３０と、入力側伝送線路基板３２０は入力側ワイヤ７によって接続される。入力側ワイヤ７は第１入力側凸部３３１の上に設けられる。出力側整合回路基板３５０と、出力側伝送線路基板３６０は出力側ワイヤ１０によって接続される。出力側ワイヤ１０は、第１出力側凸部３５１の上に設けられる。
The input side
図１０は、実施の形態３に係る第１入力側凸部および入力側凹部の拡大図である。入力側伝送線路基板３２０には入力側凹部３２１が設けられる。入力側凹部３２１の外縁は、第１入力側曲面３３２よりも曲率半径が大きい曲面で形成される。第１入力側凸部３３１と入力側凹部３２１は接触する。また、図９の側面図に示される様に、第１入力側凸部３３１と入力側凹部３２１の接触部は、ベース１の上面と垂直な方向に伸びる。従って、第１入力側凸部３３１と入力側凹部３２１は線接触する。入力側凹部３２１の外縁は、平面視において円弧状である。
FIG. 10 is an enlarged view of the first input side convex portion and the input side concave portion according to the third embodiment. The input side
図１１は、実施の形態３に係る第１出力側凸部および出力側凹部の拡大図である。出力側伝送線路基板３６０には、出力側凹部３６１が設けられる。出力側凹部３６１の外縁は、第１出力側曲面３５２よりも曲率半径が大きい曲面で形成される。第１出力側凸部３５１と出力側凹部３６１は接触する。また、図９の側面図に示される様に、第１出力側凸部３５１と出力側凹部３６１の接触部は、ベース１の上面と垂直な方向に伸びる。従って、第１出力側凸部３５１と出力側凹部３６１は線接触する。出力側凹部３６１の外縁は、平面視において円弧状である。
FIG. 11 is an enlarged view of the first output-side convex portion and the output-side concave portion according to the third embodiment. An
本実施の形態においても、入力側ワイヤ７の下部において、第１入力側凸部３３１と入力側凹部３２１とが線接触している。このため、入力側伝送線路基板３２０が平面視において、入力側整合回路基板３３０に対して傾いた場合に、第１入力側凸部３３１と入力側凹部３２１との接触を保持できる。また、出力側ワイヤ１０の下部において、第１出力側凸部３５１と出力側凹部３６１とが線接触している。このため、出力側伝送線路基板３６０が平面視において、出力側整合回路基板３５０に対して傾いた場合にも、第１出力側凸部３５１と出力側凹部３６１との接触を保持できる。
Also in the present embodiment, the first input side
以上から、本実施の形態では実施の形態１と同様に、隙間によりワイヤが長くなることを抑制できる。従って、半導体装置３００のインダクタンス成分を抑制できる。また、ワイヤの長さの変動を抑制できる。従って、インダクタンス成分のバラつきを抑制し、高周波特性を安定化できる。
From the above, in the present embodiment, as in the first embodiment, it is possible to suppress the length of the wire due to the gap. Therefore, the inductance component of the
また、半導体装置３００は、第１入力側凸部３３１および入力側凹部３２１または第１出力側凸部３５１および出力側凹部３６１の一方のみを備えても良い。この場合、半導体装置３００は、半導体素子４と接続された整合回路基板と、伝送線路基板とを備える。伝送線路基板には第１凸部が設けられる。第１凸部の外縁は、第１曲面で形成される。また、整合回路基板には凹部が設けられる。凹部の外縁は、第１曲面よりも曲率半径が大きい曲面で形成される。第１凸部と凹部は線接触する。
Further, the
ここで、整合回路基板は、入力側整合回路基板３３０または出力側整合回路基板３５０である。また、伝送線路基板は、入力側伝送線路基板３２０または出力側伝送線路基板３６０である。第１凸部は、第１入力側凸部３３１または第１出力側凸部３５１である。また、凹部は、入力側凹部３２１または出力側凹部３６１である。また、第１曲面は、第１入力側曲面３３２または第１出力側曲面３５２である。この場合にも、ワイヤ長の変動を抑制し、インダクタンス成分のバラツキを抑制できるのは明らかである。
Here, the matching circuit board is the input side
また、本実施の形態に係る半導体装置３００の製造方法では、入力側凹部３２１に第１入力側凸部３３１を合わせて入力側整合回路基板３３０を実装する。同様に、出力側凹部３６１に第１出力側凸部３５１を合わせて出力側整合回路基板３５０を実装する。従って、実施の形態１と同様に、実装位置の精度を向上できる。また、実装作業を容易にできる。
In the method for manufacturing the
本実施の形態では、第１入力側凸部３３１、第１出力側凸部３５１、入力側凹部３２１および出力側凹部３６１の外縁が曲面で形成される。つまり、第１入力側凸部３３１、第１出力側凸部３５１、入力側凹部３２１および出力側凹部３６１は尖った部分を備えない。尖った部分には応力が集中する場合がある。このため、第１入力側凸部３３１、第１出力側凸部３５１、入力側凹部３２１および出力側凹部３６１において、応力の集中を防止できる。従って、半導体装置３００では、応力が分散され易い。このため、温度サイクル試験などにおけるクラック耐性を向上出来る。従って、半導体装置３００の信頼性を向上できる。
In the present embodiment, the outer edges of the first input side
本実施の形態の変形例として、入力側凹部３２１および出力側凹部３６１の曲率はゼロであっても良い。つまり、半導体装置３００は、入力側凹部３２１および出力側凹部３６１を備えなくても良い。この場合、第１入力側凸部３３１および第１出力側凸部３５１は、平面と線接触する。また、本実施の形態では、入力側整合回路基板３３０の入力側伝送線路基板３２０と対向する面の全体が第１入力側曲面３３２で形成されている。これに対し、入力側整合回路基板３３０の入力側伝送線路基板３２０と対向する面の一部が第１入力側曲面３３２で形成されていても良い。同様に、出力側整合回路基板３５０の出力側伝送線路基板３６０と対向する面の一部が第１出力側曲面３５２で形成されていても良い。
As a modification of the present embodiment, the curvatures of the input-
実施の形態４．
図１２は、実施の形態４に係る半導体装置の平面図および側面図である。本実施の形態に係る半導体装置４００では、入力側伝送線路基板４２０、出力側伝送線路基板４６０、入力側整合回路基板４３０および出力側整合回路基板４５０の構造が実施の形態３と異なる。これ以外は、実施の形態３と同様である。
FIG. 12 is a plan view and a side view of the semiconductor device according to the fourth embodiment. In
実施の形態３では、第１入力側凸部３３１は、入力側整合回路基板３３０に設けられた。これに対し、第１入力側凸部３３１は、入力側整合回路基板３３０と入力側伝送線路基板３２０の一方に設けられれば良い。この場合、入力側凹部３２１は、入力側整合回路基板３３０と入力側伝送線路基板３２０のうち、第１入力側凸部３３１が形成されていない方に設けられる。本実施の形態では、第１入力側凸部４２１は、入力側伝送線路基板４２０に設けられるものとする。
In the third embodiment, the first input side
また、実施の形態３では、第１出力側凸部３５１は、出力側整合回路基板３５０に設けられた。これに対し、第１出力側凸部３５１は、出力側整合回路基板３５０と出力側伝送線路基板３６０の一方に設けられれば良い。この場合、出力側凹部３６１は、出力側整合回路基板３５０と出力側伝送線路基板３６０のうち、第１出力側凸部３５１が形成されていない方に設けられる。本実施の形態では、第１出力側凸部４６１は、出力側伝送線路基板４６０に設けられるものとする。
In the third embodiment, the first output-side
本実施の形態において、ベース１の上には、入力側伝送線路基板４２０と出力側伝送線路基板４６０とが設けられている。入力側伝送線路基板４２０の上面には配線パターン４１６が形成されている。出力側伝送線路基板４６０の上面には配線パターン４１７が形成されている。半導体素子４の入力は、ワイヤ８によって入力側整合回路基板４３０と接続される。半導体素子４の出力は、ワイヤ９によって出力側整合回路基板４５０と接続される。
In the present embodiment, an input-side
入力側伝送線路基板４２０には、第１入力側凸部４２１が設けられている。第１入力側凸部４２１は、入力側整合回路基板４３０に向かって、平面視において突出する。第１入力側凸部４２１の外縁は、第１入力側曲面４２２で形成される。出力側伝送線路基板４６０には、第１出力側凸部４６１が設けられている。第１出力側凸部４６１は、出力側整合回路基板４５０に向かって、平面視において突出する。第１出力側凸部４６１の外縁は、第１出力側曲面４６２で形成される。
The input side
入力側整合回路基板４３０と入力側伝送線路基板４２０は、入力側ワイヤ７によって接続される。入力側ワイヤ７は第１入力側凸部４２１の上に設けられる。出力側整合回路基板４５０と出力側伝送線路基板４６０は、出力側ワイヤ１０によって接続される。出力側ワイヤ１０は、第１出力側凸部４６１の上に設けられる。
The input side
図１３は、実施の形態４に係る第１入力側凸部および入力側凹部の拡大図である。入力側整合回路基板４３０には入力側凹部４３１が設けられる。入力側凹部４３１の外縁は、第１入力側曲面４２２よりも曲率半径が大きい曲面で形成される。第１入力側凸部４２１と入力側凹部４３１は接触する。また、図１２の側面図に示される様に、第１入力側凸部４２１と入力側凹部４３１の接触部は、ベース１の上面と垂直な方向に伸びる。従って、第１入力側凸部４２１と入力側凹部４３１は線接触する。入力側凹部４３１の外縁は、平面視において円弧状である。
FIG. 13 is an enlarged view of the first input side convex portion and the input side concave portion according to the fourth embodiment. The input side
図１４は、実施の形態４に係る第１出力側凸部および出力側凹部の拡大図である。出力側伝送線路基板４６０には、出力側凹部４５１が設けられる。出力側凹部４５１の外縁は、第１出力側曲面４６２よりも曲率半径が大きい曲面で形成される。第１出力側凸部４６１と出力側凹部４５１は接触する。また、図１２の側面図に示される様に、第１出力側凸部４６１と出力側凹部４５１の接触部は、ベース１の上面と垂直な方向に伸びる。従って、第１出力側凸部４６１と出力側凹部４５１は線接触する。出力側凹部４５１の外縁は、平面視において円弧状である。
FIG. 14 is an enlarged view of the first output side convex portion and the output side concave portion according to the fourth embodiment. The
本実施の形態においても、入力側ワイヤ７の下部において、第１入力側凸部４２１と入力側凹部４３１とが線接触している。このため、入力側伝送線路基板４２０が平面視において、入力側整合回路基板４３０に対して傾いた場合にも、第１入力側凸部４２１と入力側凹部４３１との接触を保持できる。また、出力側ワイヤ１０の下部において、第１出力側凸部４６１と出力側凹部４５１とが線接触している。このため、出力側伝送線路基板４６０が平面視において、出力側整合回路基板４５０に対して傾いた場合にも、第１出力側凸部４６１と出力側凹部４５１との接触を保持できる。
Also in the present embodiment, the first input side
以上から、本実施の形態では実施の形態１と同様に、隙間によりワイヤが長くなることを抑制できる。従って、半導体装置４００のインダクタンス成分を抑制できる。また、ワイヤの長さの変動を抑制できる。従って、インダクタンス成分のバラつきを抑制し、高周波特性を安定化できる。また、半導体装置４００は、第１凸部および凹部を入力側および出力側の一方のみに備えても良い。ここで、第１凸部は、第１入力側凸部４２１または第１出力側凸部４６１である。また、凹部は、入力側凹部４３１または出力側凹部４５１である。この場合にも、ワイヤ長の変動を抑制し、インダクタンス成分のバラツキを抑制できるのは明らかである。
From the above, in the present embodiment, as in the first embodiment, it is possible to suppress the length of the wire due to the gap. Therefore, the inductance component of the
また、本実施の形態に係る半導体装置４００の製造方法では、第１入力側凸部４２１に入力側凹部４３１を合わせて入力側整合回路基板４３０を実装する。同様に、第１出力側凸部４６１に出力側凹部４５１を合わせて出力側整合回路基板４５０を実装する。従って、実施の形態１と同様に、実装位置の精度を向上できる。また、実装作業を容易にできる。
In the method for manufacturing the
本実施の形態では、第１入力側凸部４２１、第１出力側凸部４６１、入力側凹部４３１および出力側凹部４５１の外縁が曲面から形成される。従って、実施の形態３と同様に、半導体装置４００では応力が分散され易い。また、本実施の形態では、実施の形態１と比較して入力側伝送線路基板４２０の傾きが大きい場合において、第１入力側凸部４２１と入力側凹部４３１との接触を保持できる。同様に、実施の形態１と比較して出力側伝送線路基板４６０の傾きが大きい場合において、第１出力側凸部４６１と出力側凹部４５１との接触を保持できる。
In the present embodiment, the outer edges of the first input
実施の形態５．
図１５は、実施の形態５に係る半導体装置の平面図および側面図である。本実施の形態に係る半導体装置５００では、入力側整合回路基板５３０および出力側整合回路基板５５０の構造が実施の形態４と異なる。これ以外は、実施の形態４と同様である。本実施の形態において、半導体素子４の入力は、ワイヤ８によって入力側整合回路基板５３０と接続される。半導体素子４の出力は、ワイヤ９によって出力側整合回路基板５５０と接続される。Embodiment 5. FIG.
FIG. 15 is a plan view and a side view of the semiconductor device according to the fifth embodiment. In the
入力側整合回路基板５３０には、第２入力側凸部５３１が設けられている。第２入力側凸部５３１は、入力側伝送線路基板４２０に向かって、平面視において突出する。第２入力側凸部５３１の外縁は、曲面で形成される。第２入力側凸部５３１の外縁は、平面視において円弧状である。出力側整合回路基板５５０には、第２出力側凸部５５１が設けられている。第２出力側凸部５５１は、出力側伝送線路基板４６０に向かって、平面視において突出する。第２出力側凸部５５１の外縁は、曲面で形成される。第２出力側凸部５５１の外縁は、平面視において円弧状である。
The input side
図１６は、実施の形態５に係る第１入力側凸部および第２入力側凸部の拡大図である。第１入力側凸部４２１と第２入力側凸部５３１は接触する。また、図１５の側面図に示される様に、第１入力側凸部４２１と第２入力側凸部５３１の接触部は、ベース１の上面と垂直な方向に伸びる。従って、第１入力側凸部４２１と第２入力側凸部５３１は線接触する。図１７は、実施の形態５に係る第１出力側凸部および第２出力側凸部の拡大図である。第１出力側凸部４６１と第２出力側凸部５５１は接触する。また、図１５の側面図に示される様に、第１出力側凸部４６１と第２出力側凸部５５１の接触部は、ベース１の上面と垂直な方向に伸びる。従って、第１出力側凸部４６１と第２出力側凸部５５１は線接触する。
FIG. 16 is an enlarged view of the first input side convex portion and the second input side convex portion according to the fifth embodiment. The 1st input side
本実施の形態においても、入力側ワイヤ７の下部において、第１入力側凸部４２１と第２入力側凸部５３１とが線接触している。このため、入力側伝送線路基板４２０が平面視において、入力側整合回路基板５３０に対して傾いた場合に、第１入力側凸部４２１と第２入力側凸部５３１との接触を保持できる。また、出力側ワイヤ１０の下部において、第１出力側凸部４６１と第２出力側凸部５５１とが線接触している。このため、出力側伝送線路基板４６０が平面視において、出力側整合回路基板５５０に対して傾いた場合にも、第１出力側凸部４６１と第２出力側凸部５５１との接触を保持できる。
Also in the present embodiment, the first input side
以上から、本実施の形態では実施の形態１と同様に、隙間によりワイヤが長くなることを抑制できる。従って、半導体装置５００のインダクタンス成分を抑制できる。また、ワイヤの長さの変動を抑制できる。従って、インダクタンス成分のバラつきを抑制し、高周波特性を安定化できる。
From the above, in the present embodiment, as in the first embodiment, it is possible to suppress the length of the wire due to the gap. Therefore, the inductance component of the
また、半導体装置５００は、第１入力側凸部４２１および第２入力側凸部５３１または第１出力側凸部４６１および第２出力側凸部５５１の一方のみを備えても良い。この場合、半導体装置５００は、半導体素子４と接続された整合回路基板と、伝送線路基板とを備える。伝送線路基板には第１凸部が設けられる。第１凸部の外縁は、第１曲面で形成される。また、整合回路基板には第２凸部が設けられる。第２凸部の外縁は、第１曲面よりも曲率半径が大きい曲面で形成される。第１凸部と第２凸部は線接触する。
Further, the
ここで、整合回路基板は、入力側整合回路基板５３０または出力側整合回路基板５５０である。また、伝送線路基板は、入力側伝送線路基板４２０または出力側伝送線路基板４６０である。第１凸部は、第１入力側凸部４２１または第１出力側凸部４６１である。第２凸部は、第２入力側凸部５３１または第２出力側凸部５５１である。また、第１曲面は、第１入力側曲面４２２または第１出力側曲面４６２である。この場合にも、ワイヤ長の変動を抑制し、インダクタンス成分のバラツキを抑制できるのは明らかである。
Here, the matching circuit board is the input side
本実施の形態では、第１入力側凸部４２１、第１出力側凸部４６１、第２入力側凸部５３１および第２出力側凸部５５１の外縁が曲面から形成される。従って、半導体装置５００では応力が分散され易い。また、実施の形態４と比較して半導体装置５００は曲面で形成される部分が大きい。このため、半導体装置５００は実施の形態４と比較して応力が分散され易い。
In the present embodiment, the outer edges of the first input side
また、本実施の形態では、凸部同士が線接触することで、入力側伝送線路基板４２０と入力側整合回路基板５３０が接触する。このため、実施の形態４と比較して入力側伝送線路基板４２０の傾きが大きい場合において、第１入力側凸部４２１と第２入力側凸部５３１との接触を保持できる。同様に、実施の形態４よりも出力側伝送線路基板４６０の傾きが大きい場合において、第１出力側凸部４６１と第２出力側凸部５５１との接触を保持できる。
Moreover, in this Embodiment, the input side transmission line board |
本実施の形態では、第２入力側凸部５３１の外縁の曲率半径は、第１入力側曲面４２２の曲率半径よりも大きい。これに対し、第２入力側凸部５３１の外縁の曲率半径は、第１入力側曲面４２２の曲率半径よりも小さくても良い。同様に、本実施の形態では、第２出力側凸部５５１の外縁の曲率半径は、第１出力側曲面４６２の曲率半径よりも大きい。これに対し、第２出力側凸部５５１の外縁の曲率半径は、第１出力側曲面４６２の曲率半径よりも小さくても良い。なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。
In the present embodiment, the radius of curvature of the outer edge of the second input side
１００、２００、３００、４００、５００ 半導体装置、 ４ 半導体素子、 ２０、２２０、３２０、４２０ 入力側伝送線路基板、 ３０、２３０、３３０、４３０、５３０ 入力側整合回路基板、 ５０、２５０、３５０、４５０、５５０ 出力側整合回路基板、 ６０、２６０、３６０、４６０ 出力側伝送線路基板、 ２１、２３１、３３１、４２１ 第１入力側凸部、 ６１、２５１、３５１、４６１ 第１出力側凸部、 ７ 入力側ワイヤ、 １０ 出力側ワイヤ、 ３１、２２１、３２１、４３１ 入力側凹部、 ５１、２６１、３６１、４５１ 出力側凹部、 ３３２、４２２ 第１入力側曲面、 ３５２、４６２ 第１出力側曲面、 ５３１ 第２入力側凸部、 ５５１ 第２出力側凸部 100, 200, 300, 400, 500 Semiconductor device, 4 Semiconductor element, 20, 220, 320, 420 Input side transmission line substrate, 30, 230, 330, 430, 530 Input side matching circuit substrate, 50, 250, 350, 450, 550 Output side matching circuit board, 60, 260, 360, 460 Output side transmission line board, 21, 231, 331, 421 First input side convex part, 61, 251, 351, 461 First output side convex part, 7 Input side wire, 10 Output side wire, 31,221, 321, 431 Input side recess, 51, 261, 361, 451 Output side recess, 332, 422 First input side curved surface, 352, 462 First output side curved surface, 531 2nd input side convex part, 551 2nd output side convex part
Claims (8)
前記半導体素子と接続された整合回路基板と、
伝送線路基板と、
前記整合回路基板と前記伝送線路基板の一方に設けられた第１凸部と、
前記第１凸部の上に設けられ、前記整合回路基板と、前記伝送線路基板と、を接続するワイヤと、
を備え、
前記第１凸部は、平面視において突出し、前記整合回路基板と前記伝送線路基板の他方と線接触し、
前記整合回路基板と前記伝送線路基板のうち、前記第１凸部が形成されていない方には凹部が設けられ、
前記第１凸部の先端は、前記凹部の中に設けられ、
前記第１凸部は、前記凹部と線接触することを特徴とする半導体装置。 A semiconductor element;
A matching circuit board connected to the semiconductor element;
A transmission line substrate;
A first protrusion provided on one of the matching circuit substrate and the transmission line substrate;
A wire provided on the first convex portion and connecting the matching circuit substrate and the transmission line substrate;
With
The first protrusion protrudes in a plan view, and makes line contact with the other of the matching circuit board and the transmission line board ,
Of the matching circuit substrate and the transmission line substrate, a concave portion is provided on the side where the first convex portion is not formed,
The tip of the first convex portion is provided in the concave portion,
The semiconductor device according to claim 1, wherein the first convex portion is in line contact with the concave portion .
前記第１凸部と前記凹部は線接触することを特徴とする請求項３に記載の半導体装置。 Of the matching circuit board and the transmission line board, the one where the first convex part is not formed is provided with a concave part formed with a curved surface whose outer edge has a larger radius of curvature than the first curved surface,
The semiconductor device according to claim 3 , wherein the first convex portion and the concave portion are in line contact.
前記半導体素子と接続された整合回路基板と、 A matching circuit board connected to the semiconductor element;
伝送線路基板と、 A transmission line substrate;
前記整合回路基板と前記伝送線路基板の一方に設けられた第１凸部と、 A first protrusion provided on one of the matching circuit substrate and the transmission line substrate;
前記第１凸部の上に設けられ、前記整合回路基板と、前記伝送線路基板と、を接続するワイヤと、 A wire provided on the first convex portion and connecting the matching circuit substrate and the transmission line substrate;
を備え、 With
前記第１凸部は、平面視において突出し、前記整合回路基板と前記伝送線路基板の他方と線接触し、 The first protrusion protrudes in a plan view, and makes line contact with the other of the matching circuit board and the transmission line board,
前記第１凸部の外縁は、第１曲面で形成され、 The outer edge of the first convex portion is formed by a first curved surface,
前記整合回路基板と前記伝送線路基板のうち、前記第１凸部が形成されていない方には、外縁が曲面で形成された第２凸部が設けられ、 Of the matching circuit substrate and the transmission line substrate, the one on which the first convex portion is not formed is provided with a second convex portion whose outer edge is formed as a curved surface,
前記第１凸部と前記第２凸部は線接触することを特徴とする半導体装置。 The semiconductor device according to claim 1, wherein the first protrusion and the second protrusion are in line contact.
前記半導体素子の入力と接続された入力側整合回路基板と、
前記半導体素子の出力と接続された出力側整合回路基板と、
を含み、
前記伝送線路基板は、
入力側伝送線路基板と、
出力側伝送線路基板と、
を含み、
前記第１凸部は、
前記入力側整合回路基板と前記入力側伝送線路基板の一方に設けられた第１入力側凸部と、
前記出力側整合回路基板と前記出力側伝送線路基板の一方に設けられた第１出力側凸部と、
を含み、
前記ワイヤは、
前記第１入力側凸部の上に設けられ、前記入力側整合回路基板と、前記入力側伝送線路基板と、を接続する入力側ワイヤと、
前記第１出力側凸部の上に設けられ、前記出力側整合回路基板と、前記出力側伝送線路基板と、を接続する出力側ワイヤと、
を含み、
前記第１入力側凸部は、前記入力側整合回路基板と前記入力側伝送線路基板の他方と線接触し、
前記第１出力側凸部は、前記出力側整合回路基板と前記出力側伝送線路基板の他方と線接触することを特徴とする請求項１〜７の何れか１項に記載の半導体装置。 The matching circuit board is:
An input-side matching circuit board connected to the input of the semiconductor element;
An output side matching circuit board connected to the output of the semiconductor element;
Including
The transmission line substrate is
An input-side transmission line substrate;
An output side transmission line substrate;
Including
The first convex portion is
A first input-side convex portion provided on one of the input-side matching circuit board and the input-side transmission line board;
A first output-side convex portion provided on one of the output-side matching circuit substrate and the output-side transmission line substrate;
Including
The wire is
An input-side wire provided on the first input-side convex portion and connecting the input-side matching circuit substrate and the input-side transmission line substrate;
An output-side wire provided on the first output-side convex portion and connecting the output-side matching circuit substrate and the output-side transmission line substrate;
Including
The first input side convex portion is in line contact with the other of the input side matching circuit board and the input side transmission line board,
The first output-side convex portion, the semiconductor device according to any one of claim 1 to 7, characterized in that contact other a line of the output-side transmission line substrate and the output-side matching circuit substrate.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2017/002334 WO2018138774A1 (en) | 2017-01-24 | 2017-01-24 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6183578B1 true JP6183578B1 (en) | 2017-08-23 |
| JPWO2018138774A1 JPWO2018138774A1 (en) | 2019-01-31 |
Family
ID=59678298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017528987A Expired - Fee Related JP6183578B1 (en) | 2017-01-24 | 2017-01-24 | Semiconductor device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6183578B1 (en) |
| WO (1) | WO2018138774A1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275736A (en) * | 1993-03-24 | 1994-09-30 | Mitsubishi Electric Corp | Semiconductor device |
| JP2003078259A (en) * | 2001-06-18 | 2003-03-14 | Fujitsu Ten Ltd | Packaging structure, method, and apparatus of high- frequency circuit component |
-
2017
- 2017-01-24 JP JP2017528987A patent/JP6183578B1/en not_active Expired - Fee Related
- 2017-01-24 WO PCT/JP2017/002334 patent/WO2018138774A1/en active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275736A (en) * | 1993-03-24 | 1994-09-30 | Mitsubishi Electric Corp | Semiconductor device |
| JP2003078259A (en) * | 2001-06-18 | 2003-03-14 | Fujitsu Ten Ltd | Packaging structure, method, and apparatus of high- frequency circuit component |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2018138774A1 (en) | 2019-01-31 |
| WO2018138774A1 (en) | 2018-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6685143B2 (en) | Electrode terminal, semiconductor device and power converter | |
| CN109417068B (en) | Semiconductor device with a plurality of semiconductor chips | |
| WO2014006873A1 (en) | Package for optical module | |
| JP6314591B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2004319381A (en) | Grounding terminal | |
| JP6183578B1 (en) | Semiconductor device | |
| JP2022116383A (en) | Electronic device mounting package and electronic device | |
| JP2016051751A (en) | Semiconductor device | |
| JP2005150226A (en) | Optical module for high-frequency signal transmission and manufacturing method thereof | |
| JP2018096777A (en) | Semiconductor inspection tool | |
| CN110875530A (en) | Welded parts | |
| JP2021048376A (en) | Semiconductor device | |
| JP4940349B2 (en) | Contact probe device | |
| JP2005191367A (en) | Semiconductor device and its manufacturing method | |
| TW202238888A (en) | Semiconductor device | |
| WO2020003907A1 (en) | Wiring board and electronic component mounted substrate | |
| JP2017005200A (en) | Press-fit terminal, semiconductor device, electric power conversion device, and method of manufacturing press-fit terminal | |
| JPH05315520A (en) | Surface mount type semiconductor device and bending method for outer lead thereof | |
| JP6907893B2 (en) | Semiconductor device | |
| US20210175198A1 (en) | Electronic module | |
| JP2017212509A (en) | Piezoelectric device | |
| US10485130B2 (en) | Surface mount type device and manufacturing method for the same | |
| JP2731584B2 (en) | Lead frame and method of manufacturing electronic component package using the same | |
| JP2017041541A (en) | High-frequency high-output device | |
| JP2006294932A (en) | Circuit mounting substrate having lands and surface mounting components mounted thereon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170530 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170530 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170530 |
|
| TRDD | Decision of grant or rejection written | ||
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170621 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170710 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6183578 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |