JP6176069B2 - Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 - Google Patents
Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP6176069B2 JP6176069B2 JP2013234993A JP2013234993A JP6176069B2 JP 6176069 B2 JP6176069 B2 JP 6176069B2 JP 2013234993 A JP2013234993 A JP 2013234993A JP 2013234993 A JP2013234993 A JP 2013234993A JP 6176069 B2 JP6176069 B2 JP 6176069B2
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- iii nitride
- substrate
- film
- composite substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6738—Schottky barrier electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/051—Manufacture or treatment of Schottky diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Led Devices (AREA)
Description
ts 2/tf≧6Ef・|Δα|/Es ・・・(1)
の関係を満たす。
本発明のある実施形態であるIII族窒化物複合基板1は、厚さtSが0.1mm以上1mm以下の支持基板11と、厚さtsに比べて薄い厚さtfが0.01mm以上0.25mm以下のIII族窒化物膜13と、が貼り合わされた直径が75mm以上のIII族窒化物複合基板1である。かかる実施形態のIII族窒化物複合基板1は、III族窒化物膜13の熱膨張係数αfから支持基板11の熱膨張係数αsを引いた熱膨張係数差Δαの絶対値|Δα|が2.2×10-6K-1以下であり、支持基板11のヤング率Esおよび厚さts、III族窒化物膜13のヤング率Efおよび厚さtf、および熱膨張係数差Δαとが、次の式(1)
ts 2/tf≧6Ef・|Δα|/Es ・・・(1)
の関係を満たす。
[実施形態1:III族窒化物複合基板]
図1を参照して、本発明のある実施形態であるIII族窒化物複合基板1は、厚さtsが0.1mm以上1mm以下の支持基板11と、厚さtsに比べて薄い厚さtfが0.01mm以上0.25mm以下のIII族窒化物膜13と、が貼り合わされた直径が75mm以上のIII族窒化物複合基板1である。かかる実施形態のIII族窒化物複合基板1は、III族窒化物膜13の熱膨張係数αf(単位:×10-6K-1)から支持基板11の熱膨張係数αs(単位:×10-6K-1)を引いた熱膨張係数差Δαの絶対値|Δα|が2.2×10-6K-1以下であり、支持基板11のヤング率Es(単位:GPa)および厚さts(単位:mm)、III族窒化物膜13のヤング率Ef(単位:GPa)および厚さtf(単位:mm)、および熱膨張係数差Δα(単位:×10-6K-1)とが、次の式(1)
ts 2/tf≧6Ef・|Δα|/Es ・・・(1)
の関係を満たす。
本実施形態のIII族窒化物複合基板1の形態は、特に制限はなく、支持基板11とIII族窒化物膜13とを直接的に貼り合わせた形態であっても、支持基板11とIII族窒化物膜13とをそれらの間に接合膜12を介在させて間接的に貼り合わせた形態であってもよい。貼り合わせによる接合強度を高める観点から、支持基板11とIII族窒化物膜13とをそれらの間に接合膜12を介在させて間接的に貼り合わせた形態が好ましい。
支持基板11の厚さtsは、III族窒化物膜13を支持する観点から、0.1mm以上であり、0.2mm以上が好ましく、0.4mm以上がより好ましい。また、支持基板11の厚さtsは、ハンドリング性が高くまたコストを低減する観点から、1mm以下であり、0.8mm以下が好ましく、0.7mm以下がより好ましい。
III族窒化物膜13の厚さtfは、その上に結晶品質の高いIII族窒化物層を成長させることにより特性の高いIII族窒化物半導体デバイスを歩留まりよく形成する観点から、0.01mm以上であり、0.02mm以上が好ましく、0.05mm以上がより好ましい。また、高価なIII族窒化物の使用量を低減することによりコストを低減する観点から、0.25mm以下であり、0.15mm以下が好ましく、0.1mm以下がより好ましい。
III族窒化物膜13の熱膨張係数αfから支持基板11の熱膨張係数αsを引いた熱膨張係数差Δαの絶対値|Δα|は、クラックおよび/または剥がれを発生させることなくIII族窒化物膜13上に結晶品質の高いIII族窒化物層を成長させることにより特性の高いIII族窒化物半導体デバイスを歩留まりよく形成する観点から、2.2×10-6K-1以下であり、2.0×10-6K-1以下が好ましく、1.5×10-6K-1以下がより好ましい。
支持基板11のヤング率Es(単位:GPa)および厚さts(単位:mm)、III族窒化物膜13のヤング率Ef(単位:GPa)および厚さtf(単位:mm)、ならびに熱膨張係数差Δα(単位:×10-6K-1)とは、クラックおよび/または剥がれを発生させることなくIII族窒化物膜13上に結晶品質の高いIII族窒化物層を成長させることにより特性の高いIII族窒化物半導体デバイスを歩留まりよく形成する観点から、次の式(1)
ts 2/tf≧6Ef・|Δα|/Es ・・・(1)
の関係を満たす。
σT=Ef・|Δα|・ΔT/(1−νf) ・・・(2)
で表わされる。
R=Es/{6(1−νs)σT}・ts 2/tf ・・・(3)
で表わされる。
R=Es/{Ef・|Δα|・ΔT}/{6(1−νs)/(1−νf)}・ts 2/tf ・・・(4)
が得られる。ここで、Δα>0の場合は、III族窒化物層の成長温度での複合基板の変形方向が、III族窒化物膜13側に凸状になる。Δα<0の場合は、III族窒化物層の成長温度での複合基板の変形方向が、III族窒化物膜13側に凹状になる。かかる式(4)は、次式(5)
ts 2/tf=[RΔT(1−νf)/6(1−νs)]Ef・|Δα|/Es ・・・(5)
と変形される。かかる式(5)は、支持基板11およびIII族窒化物膜13のヤング率および熱膨張係数差に関するパラメータであるEf・|Δα|/Es(パラメータXともいう。以下同じ。)に対して支持基板およびIII族窒化物の厚さに関するパラメータであるts 2/tf(パラメータYともいう。以下同じ。)が所定の関係を有することを示している。
ts 2/tf≧6Ef・|Δα|/Es ・・・(1)
の関係を満たすときに、III族窒化物層20のキャリア濃度の主面に平行な面内における分布の均一性がよいという結果が得られている。
支持基板11は、その厚さtSが0.1mm以上1mm以下であって、かつ、上記の式(1)の関係を満たすものであればとくに制限はないが、高価なIII族窒化物の使用量を低減してコストを低減する観点から、III族窒化物化学組成が異なる異組成基板であることが好ましい。支持基板11は、上記の観点から、たとえば、ムライト、ジルコニア、ムライト−YSZ(イットリア安定化ジルコニア)、サファイア、アルミナなど酸化物で形成されている酸化物基板、ケイ素(Si)で形成されているケイ素基板、炭化ケイ素(SiC)で形成されている炭化ケイ素基板、モリブデン(Mo)、タングステン(W)、銅タングステン(CuW)などで形成されている金属基板であることが好ましい。また、支持基板11は、III族窒化物複合基板1を含む縦型デバイスを製造する観点から、導電性支持基板であることが好ましく、たとえば、Mo基板、W基板などの金属基板が好ましい。
III族窒化物膜13は、その厚さtfが0.01mm以上0.25mm以下であって、かつ、上記の式(1)の関係を満たすものであればとくに制限はなく、III族窒化物で形成されているIII族窒化物膜であれば、キャリア濃度を調節するためのドーパントが添加されていてもよい。
接合膜12は、支持基板11とIII族窒化物膜13とを接合できるものであれば特に制限はないが、支持基板11とIII族窒化物膜13との接合性が高い観点から、酸化ケイ素(SiO2)膜、窒化ケイ素(SiNx)膜、酸化チタン(TiO2)膜、酸化ガリウム(Ga2O3)膜などが好ましい。また、接合膜12は、III族窒化物複合基板1を含む縦型デバイスを製造する観点から、導電性接合膜であることが好ましく、たとえば、TiO2膜、Ga2O3膜などが好ましい。
図2および図3を参照して、本発明の別の実施形態である積層III族窒化物複合基板2は、実施形態1のIII族窒化物複合基板1と、III族窒化物複合基板1のIII族窒化物膜13上に配置されている少なくとも1層のIII族窒化物層20と、を含む。
図2〜図9を参照して、本発明のさらに別の実施形態であるIII族窒化物半導体デバイス4は、実施形態2の積層III族窒化物複合基板2中の少なくともIII族窒化物層20を含む。すなわち、本実施形態のIII族窒化物半導体デバイス4は、第1のタイプとして少なくともIII族窒化物層20を含む。本実施形態のIII族窒化物半導体デバイス4は、結晶品質が高いIII族窒化物層20を含むことから、高い特性を有する。
{実施形態4−1:III族窒化物複合基板のある製造方法}
図10および図11を参照して、本発明のさらに別の実施形態であるIII族窒化物複合基板1の製造方法は、実施形態1のIII族窒化物複合基板1の製造方法であって、支持基板11と、III族窒化物膜ドナー基板13Dと、を貼り合わせることにより、直径が75mm以上の接合基板1L,1LSを形成する工程(図10(A)〜(C)、図11(A)〜(C))と、接合基板1L,1LSのIII族窒化物膜ドナー基板13Dの貼り合わせ主面から内部に所定の距離に位置する面でIII族窒化物膜ドナー基板13Dを切断することにより、III族窒化物複合基板1を形成する工程(図10(D)、図11(D))と、を含む。
図10(A)〜(C)および図11(A)〜(C)を参照して、接合基板1L,1LSを形成する工程は、支持基板11の主面上に接合膜12aを形成するサブ工程(図10(A)、図11(A))と、III族窒化物膜ドナー基板13Dの主面上に接合膜12bを形成するサブ工程(図10(B)、図11(B))と、支持基板11に形成された接合膜12aとIII族窒化物膜ドナー基板13Dに形成された接合膜12bとを貼り合わせるサブ工程(図10(C)、図11(C))と、を含む。
図10(D)および図11(D)を参照して、III族窒化物複合基板1を形成する工程において、接合基板1L,1LSのIII族窒化物膜ドナー基板13Dの貼り合わせ主面から内部に所定の距離に位置する面でIII族窒化物膜ドナー基板13Dを切断することにより、支持基板11に接合膜12を介在させて接合したIII族窒化物膜13と、残りのIII族窒化物膜ドナー基板13Drと、に分離して、支持基板11とIII族窒化物膜13とが接合膜12を介在させて貼り合わされたIII族窒化物複合基板1が形成される。
図11(B)〜(D)を参照して、III族窒化物膜ドナー基板13DにIII族窒化物膜ドナー基板支持体15が貼り合わされた支持体付III族窒化物膜ドナー基板16Dを用いて、上記と同様にして、III族窒化物複合基板1を製造することができる。支持体付III族窒化物膜ドナー基板16Dは、III族窒化物膜ドナー基板支持体15によりIII族窒化物膜ドナー基板13Dが支持されているため、III族窒化物膜ドナー基板13Dが自立できない程度に薄くなっても、繰り返し用いることができる。
図12を参照して、本発明のさらに別の実施形態であるIII族窒化物複合基板1の製造方法は、実施形態1のIII族窒化物複合基板1の製造方法であって、支持基板11と、III族窒化物膜ドナー基板13Dと、を貼り合わせることにより、直径が75mm以上の接合基板1Lを形成する工程(図12(A)〜(C))と、接合基板1LのIII族窒化物膜ドナー基板13Dの貼り合わせ主面と反対側の主面から研削、研磨およびエッチングの少なくともいずれかを行なうことにより、III族窒化物複合基板1を形成する工程(図12(D))と、を含む。
図12(A)〜(C)を参照して、接合基板1Lを形成する工程は、実施形態4−1のIII族窒化物複合基板1の製造方法と同様に、支持基板11の主面上に接合膜12aを形成するサブ工程(図12(A))と、III族窒化物膜ドナー基板13Dの主面上に接合膜12bを形成するサブ工程(図12(B))と、支持基板11に形成された接合膜12aとIII族窒化物膜ドナー基板13Dに形成された接合膜12bとを貼り合わせるサブ工程(図12(C))と、を含む。
図12(D)を参照して、III族窒化物複合基板1を形成する工程において、接合基板1LのIII族窒化物膜ドナー基板13Dの貼り合わせ主面と反対側の主面から研削、研磨およびエッチングの少なくともいずれかを行なうことにより、III族窒化物膜ドナー基板13Dからその厚さが減少したIII族窒化物膜13が形成されて、支持基板11とIII族窒化物膜13とが接合膜12を介在させて貼り合わされたIII族窒化物複合基板1が形成される。
図14〜図17を参照して、本発明のさらに別の実施形態であるIII族窒化物半導体デバイス4の製造方法は、実施形態1のIII族窒化物複合基板1を準備する工程と、III族窒化物複合基板1のIII族窒化物膜13上に、少なくとも1層のIII族窒化物層20を成長させる工程(図14(A)、図15(A)、図16(A)および図17(A))と、を含む。本実施形態のIII族窒化物半導体デバイス4の製造方法により、高特性のIII族窒化物半導体デバイスを歩留よく製造できる。
図14(A)、図15(A)、図16(A)および図17(A)を参照して、III族窒化物複合基板1のIII族窒化物膜13上に、少なくとも1層のIII族窒化物層20を成長させる工程において、III族窒化物層20を成長させる方法は、結晶品質の高いIII族窒化物層20をエピタキシャル成長させる観点から、MOVPE法、MBE法、HVPE法、昇華法などの気相法、フラックス法などの液相法などが好適であり、特にMOVPE法が好適である。
図15および図17を参照して、支持基板11を含む第3のタイプのIII族窒化物半導体デバイス4を製造する場合は、効率よく製造する観点から、本実施形態のIII族窒化物半導体デバイス4の製造方法は、上記のIII族窒化物複合基板1のIII族窒化物膜13上に少なくとも1層のIII族窒化物層20を成長させる工程と、以下の電極を製造する工程と、を含むことが好ましい。支持基板11を含むIII族窒化物半導体デバイス4を製造する場合は、デバイス支持基板を必要としないため、図14および図16に示すようなデバイス支持基板40を貼り合わせる工程が含まれていなくてもよい。
図15(B)を参照して、III族窒化物半導体デバイス4としてSBDを製造する場合は、たとえば、III族窒化物層20のn-−GaN層202側に、開口部を有する絶縁膜300と、第1電極30としてショットキー電極と、を形成するとともに、III族窒化物層20のn+−GaN層202側の支持基板11上に第2電極50としてオーミック電極を形成する。また、図17(B)を参照して、III族窒化物半導体デバイス4としてPNDを製造する場合は、たとえば、III族窒化物層20の一部にメサ部を形成し、III族窒化物層20のp+−GaN層206側に第1電極30としてオーミック電極を形成するとともに、III族窒化物層20のn+−GaN層203側の支持基板11上に第2電極50としてオーミック電極を形成する。これらの電極の形成方法は、形成する電極の材料に適したものであれば特に制限はなく、真空蒸着法、スパッタ法などが用いられる。
図14および図16を参照して、デバイス支持基板40を含むIII族窒化物半導体デバイス4を製造する場合は、効率よく製造する観点から、III族窒化物層20上にさらにデバイス支持基板40を貼り合わせる工程(図14(B)および(C)ならびに図16(B)および(C))と、III族窒化物複合基板1から支持基板11を除去する工程(図14(D1)および(D2)ならびに図16(D1)および(D2))と、をさらに含むことが好ましい。
図14(B)および(C)を参照して、III族窒化物半導体デバイス4としてSBDを製造する場合、III族窒化物層20上にさらにデバイス支持基板40を貼り合わせる工程は、積層III族窒化物複合基板2のIII族窒化物層20上に開口部を有する絶縁膜300を形成し、絶縁膜300の一部および絶縁膜300の開口部のIII族窒化物層20上に第1電極30としてのショットキー電極を形成することにより電極付積層III族窒化物複合基板2Eを形成した後、かかる電極付積層III族窒化物複合基板2Eの第1電極30が形成されていない絶縁膜300および第1電極30上にバリア膜330を形成するとともに、デバイス支持基板40上にパッド電極43および接合金属膜44を形成し、バリア膜330に接合金属膜44を貼り合わせることにより行なう。
(支持基板の除去工程)
図14(D1)および図16(D1)を参照して、III族窒化物複合基板1から支持基板11を除去する工程は、積層基板3から、III族窒化物複合基板1の支持基板11を除去することにより行なう。III族窒化物複合基板1において支持基板11とIII族窒化物膜13との間に接合膜12が介在している場合には、接合膜12をも除去することができる。また、図14(D2)および図16(D2)を参照して、支持基板11および接合膜12に加えてIII族窒化物膜13をも除去することができる。III族窒化物複合基板1のIII族窒化物膜13がダメージを受けている場合には、ダメージを受けたIII族窒化物膜13を除去することにより、特性の高いIII族窒化物半導体デバイス4が得られる。
図14(E1)および図16(E1)を参照して、積層基板3から支持基板11および接合膜12が除去されることにより露出したIII族窒化物膜13上に第2電極50を形成し、デバイス支持基板40上にデバイス支持基板電極45を形成する。または、図14(E2)および図16(E2)を参照して、積層基板3から支持基板11、接合膜12およびIII族窒化物膜13が除去されることにより露出したIII族窒化物層20上に第2電極50を形成し、デバイス支持基板40上にデバイス支持基板電極45を形成する。
1.III族窒化物複合基板の作製
図10(A)を参照して、表1の例A1〜例A12のそれぞれに示す材料で形成された直径75mmで厚さ0.5mmの支持基板11を準備した。各例における支持基板11の材料は、例A1が基板全体に対してAl2O3が60モル%でSiO2が40モル%のムライトであり、例A2がサファイアであり、例A3がアルミナであり、例A4がSiO2ガラスであり、例A5が基板全体に対してAl2O3が85質量%でSiO2が15質量%のAl2O3−SiO2複合酸化物であり、例A6が基板全体に対してムライトが70質量%でYSZが30質量%であり、ムライトに対してAl2O3が60モル%でSiO2が40モル%であり、YSZに対してZrO2が90モル%でY2O3が10モル%のムライト−YSZであり、例A7がSiC焼結体であり、例A8がSiであり、例A9がSiC単結晶であり、例A10がAlNであり、例A11がSi3N4であり、例A12がZrO2であった。
図2を参照して、III族窒化物複合基板1のIII族窒化物膜13上に、MOVPE法により、III族窒化物層20として、キャリアストップ層であるキャリア濃度が2×1018cm-3で厚さが1μmのn+−GaN層201、およびキャリアドリフト層であるキャリア濃度が1×1016cm-3で厚さが5μmのn-−GaN層202を順にエピタキシャル成長させることにより、積層III族窒化物複合基板2を得た。ここで、III族窒化物層20の成長温度は1050℃であり、GaNの原料としてTMG(トリメチルガリウム)およびNH3を用い、Siドーパントの原料としてSiH4を用いた。
SiC焼結体を材料とする支持基板を用いて、支持基板の厚さおよびIII族窒化物膜の厚さが表2の例B1〜例B7に示すように異なるIII族窒化物複合基板を作製したこと以外は、実施例Aと同様にして、III族窒化物複合基板を作製し、III族窒化物複合基板のIII族窒化物膜上にIII族窒化物層を成長させて積層III族窒化物複合基板を作製した。また、得られた積層III族窒化物複合基板の外観およびキャリア濃度の面内均一性を評価した。結果を表2にまとめた。
Siを材料とする支持基板を用いて、支持基板の厚さおよびIII族窒化物膜の厚さが表3の例C1〜例C5に示すように異なるIII族窒化物複合基板を作製したこと以外は、実施例Aと同様にして、III族窒化物複合基板を作製し、III族窒化物複合基板のIII族窒化物膜上にIII族窒化物層を成長させて積層III族窒化物複合基板を作製した。また、得られた積層III族窒化物複合基板の外観およびキャリア濃度の面内均一性を評価した。結果を表3にまとめた。
基板全体に対してAl2O3が85質量%でSiO2が15質量%のAl2O3−SiO2複合酸化物を材料とする支持基板を用いて、支持基板の厚さ、III族窒化物膜の厚さ、およびIII族窒化物複合基板の直径が表4の例D1〜例D10に示すように異なるIII族窒化物複合基板を作製したこと以外は、実施例Aと同様にして、III族窒化物複合基板を作製し、III族窒化物複合基板のIII族窒化物膜上にIII族窒化物層を成長させて積層III族窒化物複合基板を作製した。また、得られた積層III族窒化物複合基板の外観およびキャリア濃度の面内均一性を評価した。結果を表4にまとめた。
表5の例E1〜例E11のそれぞれに示す材料、直径および厚さの支持基板を準備した。各例における支持基板は、例E1、例E6および例E9が主面を鏡面仕上げ(RMSが10nm以下)したMo基板であり、例E2、例E7および例E10が主面を鏡面仕上げ(RMSが10nm以下)したW基板であり、例E3、例E8および例E11が比抵抗100μΩcmのZrB2基板であり、例E4が比抵抗1mΩcmのSi基板であり、例E5が比抵抗10mΩcmのSiC基板であった。支持基板およびIII族窒化物膜ドナー基板の両方の貼り合わせ主面にスパッタ法により、接合膜として比抵抗が10mΩcmの高導電性のGa2O3膜を形成したこと以外は、実施例Aと同様にして、III族窒化物複合基板を作製し、III族窒化物複合基板のIII族窒化物膜上にIII族窒化物層を成長させて積層III族窒化物複合基板を作製した。また、得られた積層III族窒化物複合基板の外観およびキャリア濃度の面内均一性を評価した。結果を表5にまとめた。
支持基板として主面を鏡面仕上げ(RMSが10nm以下)したMo基板または主面を鏡面仕上げ(RMSが10nm以下)したW基板を用いて、支持基板の厚さおよびIII族窒化物膜の厚さが表6の例F1〜例F10に示すように異なる直径75mmのIII族窒化物複合基板を作製したこと以外は、実施例Eと同様にして、III族窒化物複合基板を作製し、III族窒化物複合基板のIII族窒化物膜上にIII族窒化物層を成長させて積層III族窒化物複合基板を作製した。また、得られた積層III族窒化物複合基板の外観およびキャリア濃度の面内均一性を評価した。結果を表6にまとめた。
上記の実施例A〜実施例Fで示したように、支持基板の材料種および厚さならびにIII族窒化物膜の厚さによって、III族窒化物複合基板のIII族窒化物膜上にIII族窒化物層を成長させて形成した積層III族窒化物複合基板の外観およびIII族窒化物層のキャリア濃度の主面に平行な面内分布の均一性が変化する結果となった。
積層III族窒化物複合基板の外観、特に、積層III族窒化物複合基板のIII族窒化物層およびIII族窒化物膜のクラックの発生および支持基板からの剥がれの有無に関して、III族窒化物複合基板のIII族窒化物膜上へのIII族窒化物層のエピタキシャル成長の際にIII族窒化物複合基板にかかる熱応力の観点から、以下のように考察した。
σT=Ef・|Δα・|ΔT/(1−νf) ・・・(2)
で表わされた。すなわち、支持基板とIII族窒化物膜との間の熱膨張係数差Δαが熱応力σTを決定する重要な因子であることがわかった。
III族窒化物層のキャリア濃度の主面に平行な面内分布の均一性は、支持基板の材料種および厚さならびにIII族窒化物膜の厚さなどによって大きく変化した。また、III族窒化物層のキャリア濃度の主面に平行な面内分布は、いずれの例においても同心円状に変化した。
R=Es/{6(1−νs)σT}・ts 2/tf ・・・(3)
で表わされた。
R=Es/{Ef・|Δα|・ΔT}/{6(1−νs)/(1−νf)}・ts 2/tf ・・・(4)
が得られた。かかる式(4)は、次式(5)
ts 2/tf=[RΔT(1−νf)/6(1−νs)]Ef・|Δα|/Es ・・・(5)
と変形された。かかる式(5)は、支持基板11およびIII族窒化物膜13のヤング率および熱膨張係数差に関するパラメータXとしてのEf・|Δα|/Esに対して支持基板およびIII族窒化物の厚さに関するパラメータYとしてのts 2/tfが所定の関係を有することを示していた。
ts 2/tf≧6Ef・|Δα|/Es ・・・(1)
の関係を満たすときに、III族窒化物層20のキャリア濃度の主面に平行な面内における分布の均一性がよいことがわかった。
支持基板の厚さtsおよびIII族窒化物膜の厚さtfは、上記式(1)を満たすように設計することにより、III族窒化物層20のキャリア濃度の主面に平行な面内における分布の均一性がよくなることがわかった。
本実施例は、図14を参照して、デバイス支持基板40を含むIII族窒化物半導体デバイスであるSBD(ショットキーバリアダイオード)を作製した実施例である。
支持基板として基板全体に対してAl2O3が85質量%でSiO2が15質量%のAl2O3−SiO2複合酸化物基板を用いて、支持基板の厚さおよびIII族窒化物複合基板の直径が表7の例G1〜例G8に示すように異なるIII族窒化物複合基板を作製したこと以外は、実施例Aと同様にしてIII族窒化物複合基板を作製した。
図14(A)を参照して、実施例Aと同様にして、III族窒化物複合基板1のIII族窒化物膜13上に、III族窒化物層20として、キャリアストップ層であるキャリア濃度が2×1018cm-3で厚さが1μmのn+−GaN層201、およびキャリアドリフト層であるキャリア濃度が1×1016cm-3で厚さが5μmのn-−GaN層202を順にエピタキシャル成長された積層III族窒化物複合基板2を作製した。
本実施例は、図15を参照して、支持基板11を含むIII族窒化物半導体デバイスであるSBDを作製した実施例である。
支持基板として主面を鏡面仕上げ(RMSが10nm以下)したMo基板またはW基板を用いて、支持基板の厚さおよびIII族窒化物膜の厚さが表8の例H1〜例H4および例H6〜例H8に示すように異なる直径75mmのIII族窒化物複合基板を作製したこと以外は、実施例Eと同様にして、III族窒化物複合基板を作製した。
図15(A)を参照して、実施例Aと同様にして、III族窒化物複合基板1のIII族窒化物膜13上に、III族窒化物層20として、キャリアストップ層であるキャリア濃度が2×1018cm-3で厚さが1μmのn+−GaN層201、およびキャリアドリフト層であるキャリア濃度が1×1016cm-3で厚さが5μmのn-−GaN層202を順にエピタキシャル成長された積層III族窒化物複合基板2を作製した。
本実施例は、図16を参照して、デバイス支持基板40を含むIII族窒化物半導体デバイスであるPND(pn接合ダイオード)を作製した実施例である。
支持基板として基板全体に対してAl2O3が85質量%でSiO2が15質量%のAl2O3−SiO2複合酸化物基板を用いて、支持基板の厚さおよびIII族窒化物複合基板の直径が表9の例I1、例I2および例I4に示すように異なるIII族窒化物複合基板を作製したこと以外は、実施例Aと同様にして、III族窒化物複合基板を作製した。
図16(A)を参照して、III族窒化物複合基板1のIII族窒化物膜13上に、MOVPE法により、III族窒化物層20として、キャリアストップ層であるキャリア濃度が2×1018cm-3で厚さが1μmのn+−GaN層203、n型キャリアドリフト層であるキャリア濃度が1×1016cm-3で厚さが5μmのn-−GaN層204、p型層であるMg濃度が5×1017cm-3で厚さが0.5μmのp-−GaN層205、およびオーミックコンタクト層であるMg濃度が1×1020cm-3で厚さが0.05μmのp+−GaN層206を順にエピタキシャル成長させることにより、積層III族窒化物複合基板2を得た。
本実施例は、図17を参照して、支持基板11を含むIII族窒化物半導体デバイスであるPNDを作製した実施例である。
支持基板としてMo基板を用いて、支持基板の厚さおよびIII族窒化物膜の厚さが表10の例J1〜例J4に示すように異なる直径75mmのIII族窒化物複合基板を作製したこと以外は、実施例Eと同様にして、III族窒化物複合基板を作製した。
図17(A)を参照して、III族窒化物複合基板1のIII族窒化物膜13上に、実施例Iと同様にして、III族窒化物層20として、キャリアストップ層であるキャリア濃度が2×1018cm-3で厚さが1μmのn+−GaN層203、n型キャリアドリフト層であるキャリア濃度が1×1016cm-3で厚さが5μmのn-−GaN層204、p型層であるMg濃度が5×1017cm-3で厚さが0.5μmのp-−GaN層205、およびオーミックコンタクト層であるMg濃度が1×1020cm-3で厚さが0.05μmのp+−GaN層206を順にエピタキシャル成長させることにより、積層III族窒化物複合基板2を得た。
1L,1LS 接合基板
2 積層III族窒化物複合基板
2E 電極付積層III族窒化物複合基板
3 積層基板
4 III族窒化物半導体デバイス
11 支持基板
12,12a,12b,14 接合膜
13 III族窒化物膜
13D,13Dr III族窒化物膜ドナー基板
13i イオン注入領域
15 III族窒化物膜ドナー基板支持体
16D,16Dr 支持体付III族窒化物膜ドナー基板
20 III族窒化物層
30 第1電極
40 デバイス支持基板
43 パッド電極
44 接合金属膜
45 デバイス支持基板電極
50 第2電極
201,203 n+−GaN層
202,204 n-−GaN層
205 p-−GaN層
206 p+−GaN層
300 絶縁膜
330 バリア膜
Claims (7)
- 厚さtSが0.1mm以上1mm以下の支持基板と、前記厚さtsに比べて薄い厚さtfが0.01mm以上0.25mm以下のIII族窒化物膜と、が貼り合わされた直径が75mm以上のIII族窒化物複合基板であって、
前記III族窒化物膜の熱膨張係数αfから前記支持基板の熱膨張係数αsを引いた熱膨張係数差Δαの絶対値|Δα|が2.2×10-6K-1以下であり、
前記支持基板のヤング率Esおよび前記厚さts、前記III族窒化物膜のヤング率Efおよび前記厚さtf、および前記熱膨張係数差Δαが、次の式(1)
ts 2/tf≧6Ef・|Δα|/Es (1)
の関係を満たすIII族窒化物複合基板。 - 請求項1に記載のIII族窒化物複合基板と、前記III族窒化物複合基板の前記III族窒化物膜上に配置されている少なくとも1層のIII族窒化物層と、を含む積層III族窒化物複合基板。
- 請求項1に記載のIII族窒化物複合基板と、前記III族窒化物複合基板の前記III族窒化物膜上に配置された少なくとも1層のIII族窒化物層と、を含むIII族窒化物半導体デバイス。
- 請求項1に記載のIII族窒化物複合基板の製造方法であって、
支持基板と、III族窒化物膜ドナー基板と、を貼り合わせることにより、直径が75mm以上の接合基板を形成する工程と、
前記接合基板の前記III族窒化物膜ドナー基板の貼り合わせ主面から内部に所定の距離に位置する面で前記III族窒化物膜ドナー基板を切断することにより、前記III族窒化物複合基板を形成する工程と、を含むIII族窒化物複合基板の製造方法。 - 請求項1に記載のIII族窒化物複合基板の製造方法であって、
支持基板と、III族窒化物膜ドナー基板と、を貼り合わせることにより、直径が75mm以上の接合基板を形成する工程と、
前記接合基板の前記III族窒化物膜ドナー基板の貼り合わせ主面と反対側の主面から研削、研磨およびエッチングの少なくともいずれかを行なうことにより、前記III族窒化物複合基板を形成する工程と、を含むIII族窒化物複合基板の製造方法。 - 請求項1に記載のIII族窒化物複合基板を準備する工程と、
前記III族窒化物複合基板の前記III族窒化物膜上に、少なくとも1層のIII族窒化物層を成長させる工程と、を含むIII族窒化物半導体デバイスの製造方法。 - 前記III族窒化物層上にさらにデバイス支持基板を貼り合わせる工程と、前記III族窒化物複合基板から前記支持基板を除去する工程と、をさらに含む請求項6に記載のIII族窒化物半導体デバイスの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013234993A JP6176069B2 (ja) | 2013-11-13 | 2013-11-13 | Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 |
PCT/JP2014/073291 WO2015072214A1 (ja) | 2013-11-13 | 2014-09-04 | Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 |
US14/433,237 US9312340B2 (en) | 2013-11-13 | 2014-09-04 | Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same |
CN201480002997.2A CN104781907B (zh) | 2013-11-13 | 2014-09-04 | Iii族氮化物复合衬底及其制造方法、层叠的iii族氮化物复合衬底、iii族氮化物半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013234993A JP6176069B2 (ja) | 2013-11-13 | 2013-11-13 | Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015095589A JP2015095589A (ja) | 2015-05-18 |
JP6176069B2 true JP6176069B2 (ja) | 2017-08-09 |
Family
ID=53057160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013234993A Expired - Fee Related JP6176069B2 (ja) | 2013-11-13 | 2013-11-13 | Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9312340B2 (ja) |
JP (1) | JP6176069B2 (ja) |
CN (1) | CN104781907B (ja) |
WO (1) | WO2015072214A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108281378B (zh) * | 2012-10-12 | 2022-06-24 | 住友电气工业株式会社 | Iii族氮化物复合衬底、半导体器件及它们的制造方法 |
CN107750400A (zh) * | 2015-06-19 | 2018-03-02 | Qmat股份有限公司 | 接合和释放层转移工艺 |
US10297445B2 (en) | 2016-06-14 | 2019-05-21 | QROMIS, Inc. | Engineered substrate structure for power and RF applications |
WO2017218536A1 (en) * | 2016-06-14 | 2017-12-21 | Quora Technology, Inc. | Engineered substrate structure for power and rf applications |
US20180019169A1 (en) * | 2016-07-12 | 2018-01-18 | QMAT, Inc. | Backing substrate stabilizing donor substrate for implant or reclamation |
DE102016015056A1 (de) * | 2016-12-17 | 2018-06-21 | 3-5 Power Electronics GmbH | Herstellungsverfahren eines Schichtstapels aus einem p+-Substrat, einer p--Schicht, einer n--Schicht und einer dritten Schicht |
JP7391326B2 (ja) * | 2019-12-26 | 2023-12-05 | 株式会社ノベルクリスタルテクノロジー | 半導体装置 |
KR20230020968A (ko) * | 2020-06-09 | 2023-02-13 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Iii족 질화물계 에피택셜 성장용 기판과 그 제조 방법 |
CN112530855B (zh) * | 2020-12-04 | 2024-04-12 | 中国科学院上海微系统与信息技术研究所 | 复合异质集成半导体结构、半导体器件及制备方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5248853A (en) * | 1991-11-14 | 1993-09-28 | Nippondenso Co., Ltd. | Semiconductor element-mounting printed board |
JP3318498B2 (ja) * | 1996-12-27 | 2002-08-26 | 京セラ株式会社 | 半導体素子実装用回路基板 |
JP2002134422A (ja) * | 2000-10-25 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 窒化物半導体膜の製造方法および窒化物半導体基板の製造方法 |
US7380318B2 (en) * | 2003-11-13 | 2008-06-03 | Canon Kabushiki Kaisha | Method of manufacturing liquid discharge head |
US7253504B1 (en) * | 2004-12-13 | 2007-08-07 | Advanced Micro Devices, Inc. | Integrated circuit package and method |
JP5003033B2 (ja) | 2006-06-30 | 2012-08-15 | 住友電気工業株式会社 | GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法 |
FR2910179B1 (fr) * | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
JP4458116B2 (ja) * | 2007-05-30 | 2010-04-28 | 住友電気工業株式会社 | エピタキシャル層成長用iii族窒化物半導体層貼り合わせ基板および半導体デバイス |
JP5018423B2 (ja) | 2007-11-20 | 2012-09-05 | 住友電気工業株式会社 | Iii族窒化物半導体結晶基板および半導体デバイス |
JP5407385B2 (ja) | 2009-02-06 | 2014-02-05 | 住友電気工業株式会社 | 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法 |
EP2562789A4 (en) * | 2010-04-20 | 2015-03-04 | Sumitomo Electric Industries | PROCESS FOR PRODUCING COMPOSITE SUBSTRATE |
US9049808B2 (en) * | 2010-08-21 | 2015-06-02 | Ibiden Co., Ltd. | Printed wiring board and a method of manufacturing a printed wiring board |
US8912017B2 (en) * | 2011-05-10 | 2014-12-16 | Ostendo Technologies, Inc. | Semiconductor wafer bonding incorporating electrical and optical interconnects |
US8796054B2 (en) * | 2012-05-31 | 2014-08-05 | Corning Incorporated | Gallium nitride to silicon direct wafer bonding |
CN105051919A (zh) * | 2013-01-16 | 2015-11-11 | Qmat股份有限公司 | 用于形成光电器件的技术 |
JP5682651B2 (ja) * | 2013-04-25 | 2015-03-11 | 住友電気工業株式会社 | 半導体デバイス及びその製造方法 |
US9368939B2 (en) * | 2013-10-18 | 2016-06-14 | Soraa Laser Diode, Inc. | Manufacturable laser diode formed on C-plane gallium and nitrogen material |
US9520697B2 (en) * | 2014-02-10 | 2016-12-13 | Soraa Laser Diode, Inc. | Manufacturable multi-emitter laser diode |
-
2013
- 2013-11-13 JP JP2013234993A patent/JP6176069B2/ja not_active Expired - Fee Related
-
2014
- 2014-09-04 US US14/433,237 patent/US9312340B2/en not_active Expired - Fee Related
- 2014-09-04 WO PCT/JP2014/073291 patent/WO2015072214A1/ja active Application Filing
- 2014-09-04 CN CN201480002997.2A patent/CN104781907B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2015072214A1 (ja) | 2015-05-21 |
CN104781907B (zh) | 2016-11-23 |
JP2015095589A (ja) | 2015-05-18 |
CN104781907A (zh) | 2015-07-15 |
US9312340B2 (en) | 2016-04-12 |
US20150349063A1 (en) | 2015-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6176069B2 (ja) | Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 | |
US10600676B2 (en) | Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device | |
US9136337B2 (en) | Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same | |
JP6772711B2 (ja) | 半導体積層構造体および半導体デバイス | |
TWI600178B (zh) | III -nitride composite substrate, a method of manufacturing the same, a laminated III-nitride compound substrate, a group III nitride semiconductor device, and a method of fabricating the same | |
WO2012147436A9 (ja) | GaN系半導体デバイスの製造方法 | |
JP2008300562A (ja) | Iii族窒化物半導体層貼り合わせ基板および半導体デバイス | |
JP6135441B2 (ja) | Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 | |
CN108140541B (zh) | SiC复合基板的制造方法 | |
WO2015053127A1 (ja) | Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 | |
JP6146042B2 (ja) | Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 | |
JP6248395B2 (ja) | Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 | |
JP2014157983A (ja) | Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 | |
JP2009260391A (ja) | Iii族窒化物半導体層貼り合わせ基板および半導体デバイスの製造方法 | |
JP2014157979A (ja) | Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 | |
JP6146041B2 (ja) | Iii族窒化物複合基板および積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6176069 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |