[go: up one dir, main page]

JP6176069B2 - Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 - Google Patents

Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 Download PDF

Info

Publication number
JP6176069B2
JP6176069B2 JP2013234993A JP2013234993A JP6176069B2 JP 6176069 B2 JP6176069 B2 JP 6176069B2 JP 2013234993 A JP2013234993 A JP 2013234993A JP 2013234993 A JP2013234993 A JP 2013234993A JP 6176069 B2 JP6176069 B2 JP 6176069B2
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
substrate
film
composite substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013234993A
Other languages
English (en)
Other versions
JP2015095589A (ja
Inventor
木山 誠
誠 木山
石橋 恵二
恵二 石橋
昭広 八郷
昭広 八郷
松本 直樹
直樹 松本
中西 文毅
文毅 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013234993A priority Critical patent/JP6176069B2/ja
Priority to PCT/JP2014/073291 priority patent/WO2015072214A1/ja
Priority to US14/433,237 priority patent/US9312340B2/en
Priority to CN201480002997.2A priority patent/CN104781907B/zh
Publication of JP2015095589A publication Critical patent/JP2015095589A/ja
Application granted granted Critical
Publication of JP6176069B2 publication Critical patent/JP6176069B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738Schottky barrier electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/64Electrodes comprising a Schottky barrier to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/051Manufacture or treatment of Schottky diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Description

本発明は、III族窒化物複合基板およびその製造方法、積層III族窒化物複合基板、ならびにIII族窒化物半導体デバイスおよびその製造方法に関する。
GaNなどのIII族窒化物は、優れた半導体特性を有していることから、半導体デバイスに好適に用いられている。
たとえば、特開2009−126722号公報(特許文献1)は、半導体デバイス用基板として、直径が25mm以上160mm以上で厚さが100μm以上1000μm以下の自立III族窒化物基板、具体的な実施例として直径が100mmで厚さが400μmの自立GaN基板を開示する。
また、特開2008−010766号公報(特許文献2)は、半導体デバイスを製造するための基板として、GaNと化学組成の異なる異種基板と、異種基板に貼り合わされている0.1μm以上100μm以下の厚さのGaN薄膜と、を含むGaN薄膜貼り合わせ基板、具体的な実施例としてサファイア基板と厚さが0.1μmまたは100μmのGaN薄膜とを貼り合わされている直径が50.8mmのGaN薄膜貼り合わせ基板を開示する。
また、特開2010−182936号公報(特許文献3)は、半導体デバイス用基板として、支持基板と、窒化物半導体層と、支持基板と窒化物半導体層との間に設けられた接合層とを備える複合基板、具体的な実施例としてサファイア基板とGaN層と両者間に圧着により形成される接合層で接合されたGaN層の厚さが5μm〜220μmで直径が50.8mmの複合基板を開示する。
特開2009−126722号公報 特開2008−010766号公報 特開2010−182936号公報
特開2009−126722号公報(特許文献1)に開示される自立III族窒化物基板は、製造コストが高いため非常に高価であり、また、割れやすいため口径の拡大化、厚さの低減化が困難という問題があった。
特開2008−010766号公報(特許文献2)に開示されるGaN薄膜の厚さが0.1μmであるGaN薄膜貼り合わせ基板は、GaN薄膜の形成のためにイオン注入を行なっているが、イオン注入により、GaN薄膜の結晶の品質が低下するという問題があった。また、形成する半導体デバイスの特性を高くする観点からGaN薄膜の厚さを10μm以上にすることが好ましいが、GaN薄膜の厚さを大きくすると、イオン注入されるイオンの主面からの深さのバラツキが大きくなり、得られるGaN薄膜複合基板のGaN薄膜の厚さのバラツキが大きくなるという問題があった。
また、特開2008−010766号公報(特許文献2)に開示されるGaN薄膜貼り合わせ基板、および特開2010−182936号公報(特許文献3)に開示される複合基板は、それぞれGaNと化学組成の異なる異種基板および支持基板として、GaN薄膜およびGaN層と熱膨張係数およびヤング率が異なるサファイア基板などが用いられているため、GaN薄膜貼り合わせ基板のGaN薄膜上にGaN系半導体層を成長させる際および複合基板のGaN層上にエピタキシャル層を成長させる際に、GaN薄膜貼り合わせ基板および複合基板に熱応力による歪みにより、結晶品質の高いGaN系半導体層およびエピタキシャル層が得られず、高品質の半導体デバイスが得られない場合が発生するという問題があった。
本発明は、上記の問題を解決して、膜厚が大きく結晶品質の高いIII族窒化物膜を有する低コストで大口径で歪みの低いIII族窒化物複合基板およびその製造方法、積層III族窒化物複合基板、ならびにIII族窒化物半導体デバイスおよびその製造方法を提供することを目的とする。
本発明は、ある局面に従えば、厚さtSが0.1mm以上1mm以下の支持基板と、厚さtsに比べて薄い厚さtfが0.01mm以上0.25mm以下のIII族窒化物膜と、が貼り合わされた直径が75mm以上のIII族窒化物複合基板である。かかる局面に従うIII族窒化物複合基板は、III族窒化物膜の熱膨張係数αfから支持基板の熱膨張係数αsを引いた熱膨張係数差Δαの絶対値|Δα|が2.2×10-6-1以下であり、支持基板のヤング率Esおよび厚さts、III族窒化物膜のヤング率Efおよび厚さtf、および熱膨張係数差Δαとが、次の式(1)
s 2/tf≧6Ef・|Δα|/Es ・・・(1)
の関係を満たす。
本発明は、別の局面に従えば、上記局面に従うIII族窒化物複合基板と、III族窒化物複合基板のIII族窒化物膜上に配置されている少なくとも1層のIII族窒化物層と、を含む積層III族窒化物複合基板である。
本発明は、さらに別の局面に従えば、上記局面に従う積層III族窒化物複合基板中の少なくとも1層のIII族窒化物層を含むIII族窒化物半導体デバイスである。また、さらに別の局面に従えば、上記局面に従うIII族窒化物複合基板中のIII族窒化物膜と、III族窒化物膜上に配置された少なくとも1層のIII族窒化物層と、を含むIII族窒化物半導体デバイスである。
本発明は、さらに別の局面に従えば、上記局面に従うIII族窒化物複合基板の製造方法であって、支持基板と、III族窒化物膜ドナー基板と、を貼り合わせることにより、直径が75mm以上の接合基板を形成する工程と、接合基板のIII族窒化物膜ドナー基板の貼り合わせ主面から内部に所定の距離に位置する面でIII族窒化物膜ドナー基板を切断することにより、III族窒化物複合基板を形成する工程と、を含むIII族窒化物複合基板の製造方法である。さらに、別の局面に従えば、上記局面に従うIII族窒化物複合基板の製造方法であって、支持基板と、III族窒化物膜ドナー基板と、を貼り合わせることにより、直径が75mm以上の接合基板を形成する工程と、接合基板のIII族窒化物膜ドナー基板の貼り合わせ主面と反対側の主面から研削、研磨およびエッチングの少なくともいずれかを行なうことにより、III族窒化物複合基板を形成する工程と、を含むIII族窒化物複合基板の製造方法である。
本発明は、さらに別の局面に従えば、上記局面に従うIII族窒化物複合基板を準備する工程と、III族窒化物複合基板のIII族窒化物膜上に、少なくとも1層のIII族窒化物層を成長させる工程と、を含むIII族窒化物半導体デバイスの製造方法である。
本発明によれば、膜厚が大きく結晶品質の高いIII族窒化物膜を有する低コストで大口径で歪みの低いIII族窒化物複合基板およびその製造方法、積層III族窒化物複合基板、ならびにIII族窒化物半導体デバイスおよびその製造方法を提供できる。
本発明にかかるIII族窒化物複合基板のある例を示す概略断面図である。 本発明にかかる積層III族窒化物複合基板のある例を示す概略断面図である。 本発明にかかる積層III族窒化物複合基板の別の例を示す概略断面図である。 本発明にかかるIII族窒化物半導体デバイスのある例を示す概略断面図である。 本発明にかかるIII族窒化物半導体デバイスの別の例を示す概略断面図である。 本発明にかかるIII族窒化物半導体デバイスのさらに別の例を示す概略断面図である。 本発明にかかるIII族窒化物半導体デバイスのさらに別の例を示す概略断面図である。 本発明にかかるIII族窒化物半導体デバイスのさらに別の例を示す概略断面図である。 本発明にかかるIII族窒化物半導体デバイスのさらに別の例を示す概略断面図である。 本発明にかかるIII族窒化物複合基板の製造方法のある例を示す概略断面図である。 本発明にかかるIII族窒化物複合基板の製造方法の別の例を示す概略断面図である。 本発明にかかるIII族窒化物複合基板の製造方法のさらに別の例を示す概略断面図である。 イオン注入法を用いるIII族窒化物複合基板の製造方法のある例を示す概略断面図である。 本発明にかかるIII族窒化物半導体デバイスの製造方法のある例を示す概略断面図である。 本発明にかかるIII族窒化物半導体デバイスの製造方法の別の例を示す概略断面図である。 本発明にかかるIII族窒化物半導体デバイスの製造方法のさらに別の例を示す概略断面図である。 本発明にかかるIII族窒化物半導体デバイスの製造方法のさらに別の例を示す概略断面図である。 III族窒化物複合基板の支持基板とIII族窒化物膜との間の熱膨張係数差と、III族窒化物複合基板のIII族窒化物層の成長後の外観と、の関係を示すグラフである。 III族窒化物基板の支持基板とIII族窒化物膜との間の熱膨張係数差およびヤング率比およびIII族窒化物基板の支持基板とIII族窒化物膜との間の厚さ比と、III族窒化物層のキャリア濃度の面内分布の均一性と、の関係を示すグラフである。
<本発明の実施形態の説明>
本発明のある実施形態であるIII族窒化物複合基板1は、厚さtSが0.1mm以上1mm以下の支持基板11と、厚さtsに比べて薄い厚さtfが0.01mm以上0.25mm以下のIII族窒化物膜13と、が貼り合わされた直径が75mm以上のIII族窒化物複合基板1である。かかる実施形態のIII族窒化物複合基板1は、III族窒化物膜13の熱膨張係数αfから支持基板11の熱膨張係数αsを引いた熱膨張係数差Δαの絶対値|Δα|が2.2×10-6-1以下であり、支持基板11のヤング率Esおよび厚さts、III族窒化物膜13のヤング率Efおよび厚さtf、および熱膨張係数差Δαとが、次の式(1)
s 2/tf≧6Ef・|Δα|/Es ・・・(1)
の関係を満たす。
本実施形態のIII族窒化物複合基板1は、支持基板11とIII族窒化物膜13との間の熱膨張係数差Δαの絶対値|Δα|が2.2×10-6-1以下であり、かつ、支持基板11のヤング率Esおよび厚さts、III族窒化物膜13のヤング率Efおよび厚さtf、および熱膨張係数差Δαとが、上記の式(1)を満たすことから、そのIII族窒化物膜13上に大口径で結晶品質の高い少なくとも1層のIII族窒化物層20を成長させて、特性の高いIII族窒化物半導体デバイス4を歩留よく作製することができる。
本発明の別の実施形態である積層III族窒化物複合基板2は、上記実施形態のIII族窒化物複合基板1と、III族窒化物複合基板1のIII族窒化物膜13上に配置されている少なくとも1層のIII族窒化物層20と、を含む。本実施形態の積層III族窒化物複合基板2は、III族窒化物膜13上に配置されているIII族窒化物層20も結晶品質が高いことから、高特性のIII族窒化物半導体デバイス4を歩留よく作製することができる。
本発明のさらに別の実施形態であるIII族窒化物半導体デバイス4は、上記実施形態の積層III族窒化物複合基板2中の少なくとも1層のIII族窒化物層20を含む。本実施形態のIII族窒化物半導体デバイス4は、結晶品質が高いIII族窒化物層20を含むことから、高い特性を有する。
本発明のさらに別の実施形態であるIII族窒化物半導体デバイス4は、上記実施形態のIII族窒化物複合基板1中のIII族窒化物膜13と、III族窒化物膜13上に配置された少なくとも1層のIII族窒化物層20と、を含む。本実施形態のIII族窒化物半導体デバイス4は、III族窒化物膜13上に配置された結晶品質が高いIII族窒化物層20を含むことから、高い特性を有する。
本発明のかかる実施形態であるIII族窒化物半導体デバイス4は、支持基板11およびデバイス支持基板40の少なくともひとつをさらに含むことができる。これにより、III族窒化物半導体デバイス4の機械的強度が高く維持される。
本発明のさらに別の実施形態であるIII族窒化物複合基板1の製造方法は、上記実施形態のIII族窒化物複合基板1の製造方法であって、支持基板11と、III族窒化物膜ドナー基板13Dと、を貼り合わせることにより、直径が75mm以上の接合基板1L,1LSを形成する工程と、接合基板1L,1LSのIII族窒化物膜ドナー基板13Dの貼り合わせ主面から内部に所定の距離に位置する面でIII族窒化物膜ドナー基板13Dを切断することにより、III族窒化物複合基板1を形成する工程と、を含む。本実施形態のIII族窒化物複合基板1の製造方法は、膜厚が大きく結晶品質の高いIII族窒化物膜13を有する大口径のIII族窒化物複合基板1を低コストで効率よく製造することができる。
本発明のさらに別の実施形態であるIII族窒化物複合基板1の製造方法は、上記実施形態のIII族窒化物複合基板1の製造方法であって、支持基板11と、III族窒化物膜ドナー基板13Dと、を貼り合わせることにより、直径が75mm以上の接合基板1Lを形成する工程と、接合基板1LのIII族窒化物膜ドナー基板13Dの貼り合わせ主面と反対側の主面から研削、研磨およびエッチングの少なくともいずれかを行なうことにより、III族窒化物複合基板1を形成する工程と、を含む。本実施形態のIII族窒化物複合基板1の製造方法は、膜厚が大きく結晶品質の高いIII族窒化物膜13を有する大口径のIII族窒化物複合基板1を低コストで効率よく製造することができる。
本発明のさらに別の実施形態であるIII族窒化物半導体デバイス4の製造方法は、上記実施形態のIII族窒化物複合基板1を準備する工程と、III族窒化物複合基板1のIII族窒化物膜13上に、少なくとも1層のIII族窒化物層20を成長させる工程と、を含む。本実施形態のIII族窒化物半導体デバイス4の製造方法は、高特性のIII族窒化物半導体デバイス4を歩留よく製造できる。
本発明のかかる実施形態のIII族窒化物半導体デバイス4の製造方法は、III族窒化物層20上にさらにデバイス支持基板40を貼り合わせる工程と、III族窒化物複合基板1から支持基板11を除去する工程と、をさらに含むことができる。これにより、デバイス支持基板40により支持された機械的強度が強く高特性のIII族窒化物半導体デバイス4を歩留よく製造できる。
<本発明の実施形態の詳細>
[実施形態1:III族窒化物複合基板]
図1を参照して、本発明のある実施形態であるIII族窒化物複合基板1は、厚さtsが0.1mm以上1mm以下の支持基板11と、厚さtsに比べて薄い厚さtfが0.01mm以上0.25mm以下のIII族窒化物膜13と、が貼り合わされた直径が75mm以上のIII族窒化物複合基板1である。かかる実施形態のIII族窒化物複合基板1は、III族窒化物膜13の熱膨張係数αf(単位:×10-6-1)から支持基板11の熱膨張係数αs(単位:×10-6-1)を引いた熱膨張係数差Δαの絶対値|Δα|が2.2×10-6-1以下であり、支持基板11のヤング率Es(単位:GPa)および厚さts(単位:mm)、III族窒化物膜13のヤング率Ef(単位:GPa)および厚さtf(単位:mm)、および熱膨張係数差Δα(単位:×10-6-1)とが、次の式(1)
s 2/tf≧6Ef・|Δα|/Es ・・・(1)
の関係を満たす。
本実施形態のIII族窒化物複合基板1は、支持基板11とIII族窒化物膜13との間の熱膨張係数差Δαの絶対値|Δα|が2.2×10-6-1以下であり、かつ、支持基板11のヤング率Esおよび厚さts、III族窒化物膜13のヤング率Efおよび厚さtf、および熱膨張係数差Δαとが、上記の式(1)を満たすことから、そのIII族窒化物膜13上に大口径で結晶品質の高い少なくとも1層のIII族窒化物層20を成長させて、特性の高いIII族窒化物半導体デバイス4を歩留よく作製することができる。
(III族窒化物複合基板の形態)
本実施形態のIII族窒化物複合基板1の形態は、特に制限はなく、支持基板11とIII族窒化物膜13とを直接的に貼り合わせた形態であっても、支持基板11とIII族窒化物膜13とをそれらの間に接合膜12を介在させて間接的に貼り合わせた形態であってもよい。貼り合わせによる接合強度を高める観点から、支持基板11とIII族窒化物膜13とをそれらの間に接合膜12を介在させて間接的に貼り合わせた形態が好ましい。
また、本実施形態のIII族窒化物複合基板1の直径は、1枚の複合基板から半導体デバイスのチップの取れ数を多くする観点から、75mm以上であり、100mm以上が好ましく、125mm以上がより好ましく、150mm以上がさらに好ましい。また、III族窒化物複合基板1の直径は、複合基板の反りを低減し半導体デバイスの歩留を高くする観点から、300mm以下が好ましく、200mm以下がより好ましい。
(支持基板の厚さ)
支持基板11の厚さtsは、III族窒化物膜13を支持する観点から、0.1mm以上であり、0.2mm以上が好ましく、0.4mm以上がより好ましい。また、支持基板11の厚さtsは、ハンドリング性が高くまたコストを低減する観点から、1mm以下であり、0.8mm以下が好ましく、0.7mm以下がより好ましい。
(III族窒化物膜の厚さ)
III族窒化物膜13の厚さtfは、その上に結晶品質の高いIII族窒化物層を成長させることにより特性の高いIII族窒化物半導体デバイスを歩留まりよく形成する観点から、0.01mm以上であり、0.02mm以上が好ましく、0.05mm以上がより好ましい。また、高価なIII族窒化物の使用量を低減することによりコストを低減する観点から、0.25mm以下であり、0.15mm以下が好ましく、0.1mm以下がより好ましい。
(支持基板とIII族窒化物膜との間の熱膨係数差)
III族窒化物膜13の熱膨張係数αfから支持基板11の熱膨張係数αsを引いた熱膨張係数差Δαの絶対値|Δα|は、クラックおよび/または剥がれを発生させることなくIII族窒化物膜13上に結晶品質の高いIII族窒化物層を成長させることにより特性の高いIII族窒化物半導体デバイスを歩留まりよく形成する観点から、2.2×10-6-1以下であり、2.0×10-6-1以下が好ましく、1.5×10-6-1以下がより好ましい。
(支持基板とIII族窒化物膜との間のヤング率、厚さおよび熱膨張係数差の関係)
支持基板11のヤング率Es(単位:GPa)および厚さts(単位:mm)、III族窒化物膜13のヤング率Ef(単位:GPa)および厚さtf(単位:mm)、ならびに熱膨張係数差Δα(単位:×10-6-1)とは、クラックおよび/または剥がれを発生させることなくIII族窒化物膜13上に結晶品質の高いIII族窒化物層を成長させることにより特性の高いIII族窒化物半導体デバイスを歩留まりよく形成する観点から、次の式(1)
s 2/tf≧6Ef・|Δα|/Es ・・・(1)
の関係を満たす。
III族窒化物複合基板1のIII族窒化物膜13上に少なくとも1層のIII族窒化物層を成長させる際に、III族窒化物複合基板1の支持基板11に貼り合わされたIII族窒化物膜13が受ける熱応力σT(単位:Pa)は、III族窒化物膜13の熱膨張係数αf(単位:×10-6-1)から支持基板11の熱膨張係数αS(単位:×10-6-1)を引いた熱膨張係数差Δα(単位:×10-6-1)により発生し、III族窒化物膜13の厚さtf(単位:mm)が支持基板11の厚さts(単位:mm)に比べて小さいと仮定すると、III族窒化物膜13のヤング率Ef(単位:GPa)、ポアソン比νf(単位:無次元)、III族窒化物層の成長温度Tg(単位:℃)からIII族窒化物複合基板1の形成温度Tb(単位:℃)を引いた温度差ΔT(単位:℃)、および上記熱膨張係数差Δαを用いて、次の式(2)
σT=Ef・|Δα|・ΔT/(1−νf) ・・・(2)
で表わされる。
また、III族窒化物複合基板1のIII族窒化物膜13上に少なくとも1層のIII族窒化物層を成長させる際のIII族窒化物複合基板1の反りによる曲率半径R(単位:m)は、支持基板のヤング率Es(単位:GPa)および厚さts(単位:mm)、III族窒化物膜の厚さtf(単位:mm)ならびに熱応力σT(単位:Pa)を用いて、Stoneyの式から、次の式(3)
R=Es/{6(1−νs)σT}・ts 2/tf ・・・(3)
で表わされる。
式(2)を式(3)に代入することにより、次の式(4)
R=Es/{Ef・|Δα|・ΔT}/{6(1−νs)/(1−νf)}・ts 2/tf ・・・(4)
が得られる。ここで、Δα>0の場合は、III族窒化物層の成長温度での複合基板の変形方向が、III族窒化物膜13側に凸状になる。Δα<0の場合は、III族窒化物層の成長温度での複合基板の変形方向が、III族窒化物膜13側に凹状になる。かかる式(4)は、次式(5)
s 2/tf=[RΔT(1−νf)/6(1−νs)]Ef・|Δα|/Es ・・・(5)
と変形される。かかる式(5)は、支持基板11およびIII族窒化物膜13のヤング率および熱膨張係数差に関するパラメータであるEf・|Δα|/Es(パラメータXともいう。以下同じ。)に対して支持基板およびIII族窒化物の厚さに関するパラメータであるts 2/tf(パラメータYともいう。以下同じ。)が所定の関係を有することを示している。
ここで、Ef・|Δα|/Es(パラメータX)およびts 2/tf(パラメータY)に対して、III族窒化物複合基板1のIII族窒化物膜13上に成長させるIII族窒化物層20のキャリア濃度の主面に平行な面内における分布の均一性の良否を評価したところ、支持基板11のヤング率Esおよび厚さts、III族窒化物膜13のヤング率Efおよび厚さtf、および熱膨張係数差Δαとが、次の式(1)
s 2/tf≧6Ef・|Δα|/Es ・・・(1)
の関係を満たすときに、III族窒化物層20のキャリア濃度の主面に平行な面内における分布の均一性がよいという結果が得られている。
(支持基板)
支持基板11は、その厚さtSが0.1mm以上1mm以下であって、かつ、上記の式(1)の関係を満たすものであればとくに制限はないが、高価なIII族窒化物の使用量を低減してコストを低減する観点から、III族窒化物化学組成が異なる異組成基板であることが好ましい。支持基板11は、上記の観点から、たとえば、ムライト、ジルコニア、ムライト−YSZ(イットリア安定化ジルコニア)、サファイア、アルミナなど酸化物で形成されている酸化物基板、ケイ素(Si)で形成されているケイ素基板、炭化ケイ素(SiC)で形成されている炭化ケイ素基板、モリブデン(Mo)、タングステン(W)、銅タングステン(CuW)などで形成されている金属基板であることが好ましい。また、支持基板11は、III族窒化物複合基板1を含む縦型デバイスを製造する観点から、導電性支持基板であることが好ましく、たとえば、Mo基板、W基板などの金属基板が好ましい。
(III族窒化物膜)
III族窒化物膜13は、その厚さtfが0.01mm以上0.25mm以下であって、かつ、上記の式(1)の関係を満たすものであればとくに制限はなく、III族窒化物で形成されているIII族窒化物膜であれば、キャリア濃度を調節するためのドーパントが添加されていてもよい。
(接合膜)
接合膜12は、支持基板11とIII族窒化物膜13とを接合できるものであれば特に制限はないが、支持基板11とIII族窒化物膜13との接合性が高い観点から、酸化ケイ素(SiO2)膜、窒化ケイ素(SiNx)膜、酸化チタン(TiO2)膜、酸化ガリウム(Ga23)膜などが好ましい。また、接合膜12は、III族窒化物複合基板1を含む縦型デバイスを製造する観点から、導電性接合膜であることが好ましく、たとえば、TiO2膜、Ga23膜などが好ましい。
[実施形態2:積層III族窒化物複合基板]
図2および図3を参照して、本発明の別の実施形態である積層III族窒化物複合基板2は、実施形態1のIII族窒化物複合基板1と、III族窒化物複合基板1のIII族窒化物膜13上に配置されている少なくとも1層のIII族窒化物層20と、を含む。
本実施形態の積層III族窒化物複合基板は、III族窒化物膜13上に配置されているIII族窒化物層20も結晶品質が高いことから、高特性のIII族窒化物半導体デバイスを歩留よく作製することができる。
本実施形態の積層III族窒化物複合基板2において、III族窒化物膜13上に配置されているIII族窒化物層20の構成は、作製するIII族窒化物半導体デバイスの種類に応じて異なる。図2を参照して、III族窒化物半導体デバイスとして電子デバイスのある例であるSBD(ショットキーバリアダイオード)を作製する場合は、III族窒化物層20は、たとえば、n+−GaN層201(キャリア濃度がたとえば2×1018cm-3)およびn-−GaN層202(キャリア濃度がたとえば1×1016cm-3)を含むことができる。図3を参照して、III族窒化物半導体デバイスとして電子デバイスの別の例であるPND(pn接合ダイオード)を作製する場合は、III族窒化物層20は、たとえば、n+−GaN層203(キャリア濃度がたとえば2×1018cm-3)、n-−GaN層204(キャリア濃度がたとえば1×1016cm-3)、p-−GaN層205(Mg濃度がたとえば5×1017cm-3)、およびp+−GaN層206(Mg濃度がたとえば1×1020cm-3)を含むことができる。
[実施形態3:III族窒化物半導体デバイス]
図2〜図9を参照して、本発明のさらに別の実施形態であるIII族窒化物半導体デバイス4は、実施形態2の積層III族窒化物複合基板2中の少なくともIII族窒化物層20を含む。すなわち、本実施形態のIII族窒化物半導体デバイス4は、第1のタイプとして少なくともIII族窒化物層20を含む。本実施形態のIII族窒化物半導体デバイス4は、結晶品質が高いIII族窒化物層20を含むことから、高い特性を有する。
また、図1、図5、図6、図8および図9を参照して、本発明のさらに別の実施形態であるIII族窒化物半導体デバイス4は、実施形態1のIII族窒化物複合基板1中のIII族窒化物膜13と、III族窒化物膜13上に配置された少なくとも1層のIII族窒化物層20と、を含む。すなわち本実施形態のIII族窒化物半導体デバイス4は、第2タイプとして、少なくとも、第1のタイプに含まれるIII族窒化物層20に加えてIII族窒化物膜13をも含む。本実施形態のIII族窒化物半導体デバイス4は、III族窒化物膜13上に配置された結晶品質が高いIII族窒化物層20を含むことから、高い特性を有する。
また、図4〜図9を参照して、上記の実施形態のIII族窒化物半導体デバイス4は、上記の第1のタイプに含まれるIII族窒化物層20、または上記の第2のタイプに含まれるIII族窒化物膜13およびIII族窒化物層20に加えて、支持基板11およびデバイス支持基板40の少なくともひとつをさらに含むことが好ましい。III族窒化物半導体デバイス4は、支持基板11およびデバイス支持基板40の少なくともひとつをさらに含むことにより、その機械的強度が高く維持される。ここで、支持基板11およびデバイス支持基板40の少なくともひとつをさらに含むIII族窒化物半導体デバイス4には、図6および図9に示す支持基板11をさらに含む第3のタイプと、図4、図5、図7および図8に示すデバイス支持基板40をさらに含む第4のタイプとがある。
また、本実施形態のIII族窒化物半導体デバイス4の構成は、III族窒化物半導体デバイスの種類に応じて異なる。図4〜図6を参照して、SBD(ショットキーバリアダイオード)であるIII族窒化物半導体デバイス4は、たとえば、第1のタイプとして、n+−GaN層201(キャリア濃度がたとえば2×1018cm-3)およびn-−GaN層202(キャリア濃度がたとえば1×1016cm-3)を含むIII族窒化物層20と、III族窒化物層20のn-−GaN層202側に配置されるショットキー電極である第1電極30と、III族窒化物層20のn+−GaN層201側に配置されるオーミック電極である第2電極50と、を含むことができる。
また、図7〜図9を参照して、PND(pn接合ダイオード)であるIII族窒化物半導体デバイス4は、たとえば、第1のタイプとして、n+−GaN層203(キャリア濃度がたとえば2×1018cm-3)、n-−GaN層204(キャリア濃度がたとえば1×1016cm-3)、p-−GaN層205(Mg濃度がたとえば5×1017cm-3)、およびp+−GaN層206(Mg濃度がたとえば1×1020cm-3)を含むIII族窒化物層20と、III族窒化物層20のp+−GaN層206側に配置されるオーミック電極である第1電極30と、III族窒化物層20のn+−GaN層203側に配置されるオーミック電極である第2電極50と、を含むことができる。
また、図5、図6、図8および図9を参照して、上記の第1のタイプのIII族窒化物半導体デバイス4にさらにIII族窒化物膜13を含む第2のタイプのIII族窒化物半導体デバイス4において、III族窒化物膜13は、たとえば、III族窒化物層20の第2電極50側に配置されている。
また、図6および図9を参照して、上記の第1のタイプまたは第2のタイプのIII族窒化物半導体デバイス4にさらに支持基板11を含む第3のタイプのIII族窒化物半導体デバイス4において、支持基板11は、たとえば、III族窒化物層20と第2電極50との間に配置されている。ここで、支持基板11は、実施形態1のIII族窒化物複合基板1の支持基板11に由来するものである。
また、図4、図5、図7および図8を参照して、上記第1のタイプまたは第2のタイプのIII族窒化物半導体デバイス4にさらにデバイス支持基板40を含む第4のタイプのIII族窒化物半導体デバイス4において、デバイス支持基板40は、たとえば、III族窒化物層20の第1電極30側に配置されている。ここで、デバイス支持基板40は、III族窒化物層20を支持するとともに導電性を有する観点から、Mo基板、W基板、CuW基板などの金属基板、Si基板などが好ましい。
[実施形態4:III族窒化物複合基板の製造方法]
{実施形態4−1:III族窒化物複合基板のある製造方法}
図10および図11を参照して、本発明のさらに別の実施形態であるIII族窒化物複合基板1の製造方法は、実施形態1のIII族窒化物複合基板1の製造方法であって、支持基板11と、III族窒化物膜ドナー基板13Dと、を貼り合わせることにより、直径が75mm以上の接合基板1L,1LSを形成する工程(図10(A)〜(C)、図11(A)〜(C))と、接合基板1L,1LSのIII族窒化物膜ドナー基板13Dの貼り合わせ主面から内部に所定の距離に位置する面でIII族窒化物膜ドナー基板13Dを切断することにより、III族窒化物複合基板1を形成する工程(図10(D)、図11(D))と、を含む。
本実施形態のIII族窒化物複合基板1の製造方法は、膜厚が大きく結晶品質の高いIII族窒化物膜13を有する大口径のIII族窒化物複合基板1を低コストで効率よく製造することができる。
ここで、III族窒化物複合基板1を形成する工程において、III族窒化物膜ドナー基板13Dを切断する際のIII族窒化物膜ドナー基板13Dの貼り合わせ主面から内部に所定の距離に位置する面における所定の距離は、製造の目的とするIII族窒化物複合基板1のIII族窒化物膜13の厚さに応じて決められる。
また、III族窒化物複合基板1を形成する工程において、III族窒化物膜ドナー基板13Dを切断してIII族窒化物膜13を形成した後に、III族窒化物膜13の貼り合わせ主面と反対側の主面から、研削、研磨およびエッチングの少なくともいずれかを行なうことにより、III族窒化物膜13の厚さを低減することができる。特に、III族窒化物膜ドナー基板13Dの切断により形成されるIII族窒化物膜13のダメージ層を低減し主面を平坦化する観点から、切断により得られたIII族窒化物複合基板1のIII族窒化物膜13の主面を研磨することが好ましい。研磨方法は、II族窒化物膜13の厚さ分布およびオフ角分布を低減する観点から、CMP(化学機械的研磨)、化学的研磨などによる精密研磨が好ましい。
上記の観点から、III族窒化物膜ドナー基板13Dを切断する際のIII族窒化物膜ドナー基板13Dの貼り合わせ主面から内部に所定の距離に位置する面における所定の距離は、製造の目的とするIII族窒化物複合基板1のIII族窒化物膜13の厚さに研磨代(けんましろ)の厚さを加えた距離とすることが好ましい。
本実施形態のIII族窒化物複合基板1の製造方法において、接合基板1L,1LSのIII族窒化物膜ドナー基板13Dの貼り合わせ主面から内部に所定の距離に位置する面でIII族窒化物膜ドナー基板13Dを切断してIII族窒化物膜13を形成し、好ましくはIII族窒化物膜13の貼り合わせ主面と反対側の主面から、研削、研磨およびエッチングの少なくともいずれかを行なうことにより、膜厚を減少させて調整して、0.01mm以上0.25mm以下の所望の厚さのIII族窒化物膜13を含むIII族窒化物複合基板1が得られる。
なお、本実施形態のIII族窒化物複合基板1の製造方法においては、III族窒化物複合基板を形成する工程においてIII族窒化物膜ドナー基板を切断するため、製造の際の作業性および効率を向上させる観点から、用いられるIII族窒化物膜ドナー基板13Dの厚さは、0.5mmより大きいことが好ましく、1mm以上がより好ましく、2mm以上がさらに好ましい。
(接合基板の形成工程)
図10(A)〜(C)および図11(A)〜(C)を参照して、接合基板1L,1LSを形成する工程は、支持基板11の主面上に接合膜12aを形成するサブ工程(図10(A)、図11(A))と、III族窒化物膜ドナー基板13Dの主面上に接合膜12bを形成するサブ工程(図10(B)、図11(B))と、支持基板11に形成された接合膜12aとIII族窒化物膜ドナー基板13Dに形成された接合膜12bとを貼り合わせるサブ工程(図10(C)、図11(C))と、を含む。
図10(A)および図11(A)を参照して、支持基板11の主面上に接合膜12aを形成するサブ工程において、接合膜12aは、後述する接合膜12bと一体化して接合膜12を形成するものであり、接合膜12と同じ材料で形成される。また、接合膜12aを形成する方法は、その接合膜12aの形成に適している限り特に制限はないが、品質のよい接合膜12aを効率的に形成する観点から、スパッタ法、CVD(化学気相堆積)法、PLD(パルスレーザ堆積)法、MBE(分子線成長)法、電子線蒸着法などが好ましい。接合膜の品質を高くするとともに成膜速度を高めるから、特にCVDが好ましい。ここで、CVDのうち、低温で成膜できかつ成膜速度が高い観点からP−CVD(プラズマ−化学気相堆積)法などがさらに好ましく、膜質を高めかつ大量製造が容易な観点からLP−CVD(減圧−化学気相堆積)法などがさらに好ましい。
さらに、接合強度を向上させるために、接合膜12a,12bの形成後、接合させる前にアニールすることができる。かかるアニールにより、接合膜12a,12bから脱ガスさせて、接合膜12a,12bを緻密化させることができる。
さらに、接合膜12aは、支持基板11とIII族窒化物膜ドナー基板13Dとの接合強度を高める観点から、その主面を鏡面(たとえば、RMS(二乗平均平方根粗さ)が0.3nm以下の鏡面)に研磨することが好ましい。接合膜12aの主面を研磨する方法は、特に制限はなく、たとえばCMP(化学機械的研磨)などが用いられる。接合強度を高める観点から、接合膜の清浄度を向上させるためにCMP後に砥粒を含まない液での無砥粒ポリシングを実施することができる。砥粒の除去効果を高めるため、KOH、TMAH(水酸化テトラメチルアンモニウム)などのアルカリ、HCl、HNO3、H2SO4などの酸による無砥粒ポリシングを実施することができる。また、接合強度を高める観点から、接合膜の清浄度を向上させるために、スポンジ、ブラシなどを用いたスクラブ洗浄を実施することができる。また、二流体洗浄、メガソニック洗浄、超音波洗浄なども、好適に実施することができる。
図10(B)および図11(B)を参照して、III族窒化物膜ドナー基板13Dの主面上に接合膜12bを形成するサブ工程において、III族窒化物膜ドナー基板13Dは、後サブ工程における分離によりIII族窒化物膜13を提供するドナー基板である。かかるIII族窒化物膜ドナー基板13Dを準備する方法は、特に制限はないが、結晶性のよいIII族窒化物膜ドナー基板13Dを得る観点から、HVPE(ハイドライド気相成長)法、MOVPE(有機金属気相成長)法、MBE(分子線成長)法、昇華法などの気相法、フラックス法、高窒素圧溶液法、アモノサーマル法などの液相法などが好適である。
接合膜12bを形成する材料および方法ならびにその主面の研磨は、上記の接合膜12aを形成する材料および方法ならびにその主面の研磨とそれぞれ同様である。
図10(C)および図11(C)を参照して、支持基板11に形成された接合膜12aとIII族窒化物膜ドナー基板13Dに形成された接合膜12bとを貼り合わせるサブ工程において、その貼り合わせ方法は、特に制限はなく、貼り合わせ面を洗浄しそのまま貼り合わせた後600℃〜1200℃程度に昇温して接合する直接接合法、貼り合わせ面を洗浄しプラズマやイオンなどで活性化処理した後に室温(たとえば25℃)〜400℃程度の低温雰囲気下で接合する表面活性化接合法、貼り合わせ面を薬液と純水で洗浄処理した後、0.1MPa〜10MPa程度の高圧力を掛けて接合する高圧接合法、貼り合わせ面を薬液と純水で洗浄処理した後、10-6Pa〜10-3Pa程度の高真空雰囲気下で接合する高真空接合法、などが好適である。上記のいずれの接合法においてもそれらの接合後に600℃〜1200℃程度に昇温することによりさらに接合強度を高めることができる。特に、表面活性化接合法、高圧接合法、および高真空接合法においては、それらの接合後に600℃〜1200℃程度に昇温することによる接合強度を高める効果が大きい。
上記の貼り合わせにより、接合膜12aと接合膜12bとが接合により一体化して接合膜12が形成され、支持基板11とIII族窒化物膜ドナー基板13Dとが接合膜12を介在させて接合されて、接合基板1L,1LSが形成される。
上記のように、接合膜12a,12bの貼り合わせ面を貼り合わせ前に活性化することにより接合強度を高めることができる。貼り合わせ面の活性化は、特に制限はないが、活性化効果が高い観点から、プラズマ処理、イオン処理、薬液による化学処理、洗浄処理、CMP処理などにより行なうことが好ましい。
(III族窒化物複合基板の形成工程)
図10(D)および図11(D)を参照して、III族窒化物複合基板1を形成する工程において、接合基板1L,1LSのIII族窒化物膜ドナー基板13Dの貼り合わせ主面から内部に所定の距離に位置する面でIII族窒化物膜ドナー基板13Dを切断することにより、支持基板11に接合膜12を介在させて接合したIII族窒化物膜13と、残りのIII族窒化物膜ドナー基板13Drと、に分離して、支持基板11とIII族窒化物膜13とが接合膜12を介在させて貼り合わされたIII族窒化物複合基板1が形成される。
III族窒化物膜ドナー基板13Dを切断する方法は、特に制限はなく、ワイヤーソー、ブレードソー、レーザ加工、放電加工、ウォータージェットなどの方法が挙げられる。
III族窒化物膜ドナー基板13Dをワイヤーソーで切断する場合、大口径のIII族窒化物膜ドナー基板13Dを平坦に切断するためには固定砥粒ワイヤーを用いることが好ましく、切断代(せつだんしろ)を低減するためには細線ワイヤーを用いることが好ましい。切断代を低減するためには遊離砥粒方式が好ましい。また、III族窒化物膜ドナー基板13Dをワイヤーソーで切断する際には、切断抵抗によるワイヤーの曲がりを低減して厚さの精度および平坦性を高めるために、ワイヤーの張力を増加し、線速を増加させることが好ましい。そのためには、高剛性のワイヤーソー装置が好ましい。
また、切断抵抗を低減して厚さの精度および平坦性を高めるために、ワイヤーを揺動させ、それに同期してIII族窒化物膜ドナー基板13Dを振動させることが好ましい。具体的には、III族窒化物膜ドナー基板13Dの切断の進行方向に対して垂直またはそれに近い角度にワイヤーソーが位置しているときはIII族窒化物膜ドナー基板13Dが切断の進行方向に動き、III族窒化物膜ドナー基板13Dの切断の進行方向に対して垂直から遠い角度にワイヤーソーが位置しているときはIII族窒化物膜ドナー基板13Dが切断の進行方向と反対方向に動くことにより、切断抵抗を低減することができる。
なお、GaNなどのIII族窒化物は、サファイアおよびSiCなどに比べて脆くて割れ易いため、サファイアおよびSiCと同様の切断方法では良好に切断することができない。III族窒化物の切断においてはその切断抵抗をさらに低減することが必要である。切断抵抗を低減して厚さの精度および平坦性を高めるためには、スライス用加工液の粘度η(Pa・s)、加工液の流量Q(m3/s)、ワイヤー線速度V(m/s)、最大切断長さL(m)、切断速度P(m/s)、および同時切断数nを用いて、(η×Q×V)/(L×P×n)で表される抵抗係数RC(N)が、適切な範囲にあること、具体的には4000以上5000以下であることが好ましい。
本実施形態のIII族窒化物複合基板の製造方法においては、切断により形成されたIII族窒化物膜13のダメージ層を除去して結晶品質を高く維持し、主面を平滑化する観点から、切断により得られたIII族窒化物複合基板1のIII族窒化物膜13の主面を研磨することが好ましい。
このため、本実施形態のIII族窒化物複合基板の製造方法において、接合基板1L,1LSのIII族窒化物膜ドナー基板13Dを切断する面であるIII族窒化物膜ドナー基板13Dの貼り合わせ主面から内部に所定の距離に位置する面における所定の距離とは、製造の目的とするIII族窒化物複合基板1のIII族窒化物膜13の厚さに研磨代(けんましろ)の厚さを加えた距離とすることが好ましい。ここで、研磨代は、特に制限はないが、ダメージ層を除去する観点から、0.01mm以上が好ましく、0.02mm以上がより好ましく、0.03mm以上がさらに好ましい。また、研磨代は、III族窒化物膜ドナー基板13Dの材料ロスを低減する観点から、0.1mm以下が好ましく、0.08mm以下がより好ましく、0.06mm以下がさらに好ましい。
また、図10(D)および(B)ならびに図11(D)および(B)を参照して、残りのIII族窒化物膜ドナー基板13Drは、その主面を研磨することにより、繰り返し用いることができる。
(支持体付III族窒化物膜ドナー基板の利用)
図11(B)〜(D)を参照して、III族窒化物膜ドナー基板13DにIII族窒化物膜ドナー基板支持体15が貼り合わされた支持体付III族窒化物膜ドナー基板16Dを用いて、上記と同様にして、III族窒化物複合基板1を製造することができる。支持体付III族窒化物膜ドナー基板16Dは、III族窒化物膜ドナー基板支持体15によりIII族窒化物膜ドナー基板13Dが支持されているため、III族窒化物膜ドナー基板13Dが自立できない程度に薄くなっても、繰り返し用いることができる。
支持体付III族窒化物膜ドナー基板16Dにおいて、III族窒化物膜ドナー基板支持体15とIII族窒化物膜ドナー基板13Dとの貼り合わせ形態は、特に制限はないが、貼り合わせによる接合強度を高めるために接合膜14を介在させることが好ましい。また、III族窒化物膜ドナー基板支持体15は、特に制限はないが、支持強度が高くまたクラックおよび反りの発生を防止する観点から、支持基板11と同様の物性の材料で形成されていることが好ましい。接合膜14は、特に制限はないが、III族窒化物膜ドナー基板支持体15とIII族窒化物膜ドナー基板13Dとの接合性が高い観点から、SiO2膜、SiNx膜、TiO2膜、Ga23膜などが好ましい。
{実施形態4−2:III族窒化物複合基板の別の製造方法}
図12を参照して、本発明のさらに別の実施形態であるIII族窒化物複合基板1の製造方法は、実施形態1のIII族窒化物複合基板1の製造方法であって、支持基板11と、III族窒化物膜ドナー基板13Dと、を貼り合わせることにより、直径が75mm以上の接合基板1Lを形成する工程(図12(A)〜(C))と、接合基板1LのIII族窒化物膜ドナー基板13Dの貼り合わせ主面と反対側の主面から研削、研磨およびエッチングの少なくともいずれかを行なうことにより、III族窒化物複合基板1を形成する工程(図12(D))と、を含む。
本実施形態のIII族窒化物複合基板1の製造方法によれば、コストが低く大口径で膜厚が大きく結晶品質の高いIII族窒化物膜を有するIII族窒化物複合基板1を効率よく製造することができる。
本実施形態のIII族窒化物複合基板1の製造方法において、III族窒化物膜ドナー基板13Dの貼り合わせ主面と反対側の主面から研削、研磨およびエッチングの少なくともいずれかを行なうことにより、膜厚を減少させて調整して、0.01mm以上0.25mm以下の所望の厚さのIII族窒化物膜13を含むIII族窒化物複合基板1が得られる。
なお、本実施形態のIII族窒化物複合基板1の製造方法においては、III族窒化物複合基板を形成する工程においてIII族窒化物膜ドナー基板の貼り合わせ主面と反対側の主面から研削、研磨およびエッチングの少なくともいずれかを行なうため、III族窒化物膜ドナー基板13Dの材料ロスを低減する観点から、用いられるIII族窒化物膜ドナー基板13Dの厚さは、0.5mm以下が好ましく、0.4mm以下がより好ましい。
(接合基板の形成工程)
図12(A)〜(C)を参照して、接合基板1Lを形成する工程は、実施形態4−1のIII族窒化物複合基板1の製造方法と同様に、支持基板11の主面上に接合膜12aを形成するサブ工程(図12(A))と、III族窒化物膜ドナー基板13Dの主面上に接合膜12bを形成するサブ工程(図12(B))と、支持基板11に形成された接合膜12aとIII族窒化物膜ドナー基板13Dに形成された接合膜12bとを貼り合わせるサブ工程(図12(C))と、を含む。
ここで、図12(A)に示す支持基板11の主面上に接合膜12aを形成するサブ工程は、図10(A)に示す支持基板11の主面上に接合膜12aを形成するサブ工程と同様である。図12(B)に示すIII族窒化物膜ドナー基板13Dの主面上に接合膜12bを形成するサブ工程は、図10(B)に示すIII族窒化物膜ドナー基板13Dの主面上に接合膜12bを形成するサブ工程と同様である。図12(C)に示す支持基板11に形成された接合膜12aとIII族窒化物膜ドナー基板13Dに形成された接合膜12bとを貼り合わせるサブ工程は、図10(C)に示す支持基板11に形成された接合膜12aとIII族窒化物膜ドナー基板13Dに形成された接合膜12bとを貼り合わせるサブ工程と同様である。このため、それらの説明は繰り返さない。
(III族窒化物複合基板の形成工程)
図12(D)を参照して、III族窒化物複合基板1を形成する工程において、接合基板1LのIII族窒化物膜ドナー基板13Dの貼り合わせ主面と反対側の主面から研削、研磨およびエッチングの少なくともいずれかを行なうことにより、III族窒化物膜ドナー基板13Dからその厚さが減少したIII族窒化物膜13が形成されて、支持基板11とIII族窒化物膜13とが接合膜12を介在させて貼り合わされたIII族窒化物複合基板1が形成される。
III族窒化物膜ドナー基板13Dを研削する方法は、特に制限はなく、砥石および砥粒のいずれかを用いた研削などが挙げられる。III族窒化物膜ドナー基板13Dを研磨する方法は、特に制限はなく、機械的研磨などの粗研磨、CMP、化学的研磨などの精密研磨などが挙げられる。III族窒化物膜ドナー基板13Dをエッチングする方法は、特に制限はなく、薬液を用いたウェットエッチング、RIE(反応性イオンエッチング)などのドライエッチングなどが挙げられる。
また、形成されるIII族窒化物膜13のダメージ層を除去して結晶品質を高く維持し主面を平滑化する観点から、研削およびエッチングの少なくともいずれかにより得られたIII族窒化物複合基板1のIII族窒化物膜13の主面を研磨することが好ましい。研削、研磨およびエッチングの少なくともいずれかによる厚さの減少量は、ダメージ層を除去する観点から、0.01mm以上が好ましく、0.02mm以上がより好ましく、0.03mm以上がさらに好ましい。また、研削、研磨およびエッチングの少なくともいずれかによる厚さの減少量は、III族窒化物膜ドナー基板13Dの材料ロスを低減する観点から、0.1mm以下が好ましく、0.08mm以下がより好ましく、0.06mm以下がさらに好ましい。
[実施形態5:III族窒化物半導体デバイスの製造方法]
図14〜図17を参照して、本発明のさらに別の実施形態であるIII族窒化物半導体デバイス4の製造方法は、実施形態1のIII族窒化物複合基板1を準備する工程と、III族窒化物複合基板1のIII族窒化物膜13上に、少なくとも1層のIII族窒化物層20を成長させる工程(図14(A)、図15(A)、図16(A)および図17(A))と、を含む。本実施形態のIII族窒化物半導体デバイス4の製造方法により、高特性のIII族窒化物半導体デバイスを歩留よく製造できる。
本実施形態のIII族窒化物半導体デバイス4の製造方法において、III族窒化物層20上にさらにデバイス支持基板40を貼り合わせる工程(図14(Cおよび図16(C))と、III族窒化物複合基板1から支持基板11を除去する工程(図14(D1)もしくは(D2)および図16(D1)もしくは(D2))と、をさらに含むことができる。これらの工程を加えることにより、デバイス支持基板40により支持された機械的強度が強く高特性のIII族窒化物半導体デバイスを歩留よく製造できる。
本実施形態のIII族窒化物半導体デバイス4の製造方法は、具体的には、以下の工程により、行なうことができる。
(III族窒化物層の成長工程)
図14(A)、図15(A)、図16(A)および図17(A)を参照して、III族窒化物複合基板1のIII族窒化物膜13上に、少なくとも1層のIII族窒化物層20を成長させる工程において、III族窒化物層20を成長させる方法は、結晶品質の高いIII族窒化物層20をエピタキシャル成長させる観点から、MOVPE法、MBE法、HVPE法、昇華法などの気相法、フラックス法などの液相法などが好適であり、特にMOVPE法が好適である。
III族窒化物層20の構成は、III族窒化物半導体デバイス4の種類に応じて異なる。図14および図15を参照して、III族窒化物半導体デバイス4がSBD(ショットキーバリアダイオード)の場合は、III族窒化物層20は、たとえば、III族窒化物膜13上に、n+−GaN層201(キャリア濃度がたとえば2×1018cm-3)およびn-−GaN層202(キャリア濃度がたとえば1×1016cm-3)を順に成長させることにより構成することができる。
また、図16および図17を参照して、III族窒化物半導体デバイス4がPND(pn接合ダイオード)の場合は、II族窒化物層20は、たとえば、III族窒化物膜13上に、n+−GaN層203(キャリア濃度がたとえば2×1018cm-3)、n-−GaN層204(キャリア濃度がたとえば1×1016cm-3)、p-−GaN層205(Mg濃度がたとえば5×1017cm-3)、およびp+−GaN層206(Mg濃度がたとえば1×1020cm-3)を順に成長させることにより構成することができる。
上記のようにして、III族窒化物複合基板1のIII族窒化物膜13上に、少なくとも1層のIII族窒化物層20を成長させることにより、積層III族窒化物複合基板2が得られる。
{支持基板を含むIII族窒化物半導体デバイスの製造の場合}
図15および図17を参照して、支持基板11を含む第3のタイプのIII族窒化物半導体デバイス4を製造する場合は、効率よく製造する観点から、本実施形態のIII族窒化物半導体デバイス4の製造方法は、上記のIII族窒化物複合基板1のIII族窒化物膜13上に少なくとも1層のIII族窒化物層20を成長させる工程と、以下の電極を製造する工程と、を含むことが好ましい。支持基板11を含むIII族窒化物半導体デバイス4を製造する場合は、デバイス支持基板を必要としないため、図14および図16に示すようなデバイス支持基板40を貼り合わせる工程が含まれていなくてもよい。
(電極の形成工程)
図15(B)を参照して、III族窒化物半導体デバイス4としてSBDを製造する場合は、たとえば、III族窒化物層20のn-−GaN層202側に、開口部を有する絶縁膜300と、第1電極30としてショットキー電極と、を形成するとともに、III族窒化物層20のn+−GaN層202側の支持基板11上に第2電極50としてオーミック電極を形成する。また、図17(B)を参照して、III族窒化物半導体デバイス4としてPNDを製造する場合は、たとえば、III族窒化物層20の一部にメサ部を形成し、III族窒化物層20のp+−GaN層206側に第1電極30としてオーミック電極を形成するとともに、III族窒化物層20のn+−GaN層203側の支持基板11上に第2電極50としてオーミック電極を形成する。これらの電極の形成方法は、形成する電極の材料に適したものであれば特に制限はなく、真空蒸着法、スパッタ法などが用いられる。
{デバイス支持基板を含むIII族窒化物半導体デバイスの製造の場合}
図14および図16を参照して、デバイス支持基板40を含むIII族窒化物半導体デバイス4を製造する場合は、効率よく製造する観点から、III族窒化物層20上にさらにデバイス支持基板40を貼り合わせる工程(図14(B)および(C)ならびに図16(B)および(C))と、III族窒化物複合基板1から支持基板11を除去する工程(図14(D1)および(D2)ならびに図16(D1)および(D2))と、をさらに含むことが好ましい。
(デバイス支持基板の貼り合わせ工程)
図14(B)および(C)を参照して、III族窒化物半導体デバイス4としてSBDを製造する場合、III族窒化物層20上にさらにデバイス支持基板40を貼り合わせる工程は、積層III族窒化物複合基板2のIII族窒化物層20上に開口部を有する絶縁膜300を形成し、絶縁膜300の一部および絶縁膜300の開口部のIII族窒化物層20上に第1電極30としてのショットキー電極を形成することにより電極付積層III族窒化物複合基板2Eを形成した後、かかる電極付積層III族窒化物複合基板2Eの第1電極30が形成されていない絶縁膜300および第1電極30上にバリア膜330を形成するとともに、デバイス支持基板40上にパッド電極43および接合金属膜44を形成し、バリア膜330に接合金属膜44を貼り合わせることにより行なう。
図16(B)および(C)を参照して、III族窒化物半導体デバイス4としてPNDを製造する場合、III族窒化物層20上にさらにデバイス支持基板40を貼り合わせる工程は、III族窒化物層20の一部にメサ部を形成し、III族窒化物層20上に第1電極30を形成することにより電極付積層III族窒化物複合基板2Eを形成した後、かかる電極付積層III族窒化物複合基板2Eの第1電極30の一部およびIII族窒化物層20のメサ部の脚面上に絶縁膜300を形成し、第1電極30および絶縁膜300上にバリア膜330を形成するとともに、デバイス支持基板40上にパッド電極43および接合金属膜44を形成し、バリア膜330に接合金属膜44を貼り合わせることにより行なう。
上記のデバイス支持基板40を貼り合わせる工程により、積層基板3が得られる。
(支持基板の除去工程)
図14(D1)および図16(D1)を参照して、III族窒化物複合基板1から支持基板11を除去する工程は、積層基板3から、III族窒化物複合基板1の支持基板11を除去することにより行なう。III族窒化物複合基板1において支持基板11とIII族窒化物膜13との間に接合膜12が介在している場合には、接合膜12をも除去することができる。また、図14(D2)および図16(D2)を参照して、支持基板11および接合膜12に加えてIII族窒化物膜13をも除去することができる。III族窒化物複合基板1のIII族窒化物膜13がダメージを受けている場合には、ダメージを受けたIII族窒化物膜13を除去することにより、特性の高いIII族窒化物半導体デバイス4が得られる。
ここで、支持基板11、接合膜12および/またはIII族窒化物膜13の除去方法は、特に制限はなく、研削、研磨、エッチングなどが好適に用いられる。たとえば、硬度、強度、および耐摩耗性が低く削られ易い材料で形成される支持基板11は、製造コストを低減する観点から、研削および研磨の少なくともいずれかにより除去することができる。また、酸、アルカリなどの薬液に溶解する材料で形成される支持基板11は、製造コストが低い観点から薬液でエッチングして除去することができる。なお、支持基板11の除去が容易な観点から、支持基板11は、サファイア、SiC、III族窒化物(たとえばGaN)などの単結晶材料で形成されている支持基板に比べて、セラミックスなどの多結晶材料で形成されている支持基板の方が好ましい。
(電極の形成工程)
図14(E1)および図16(E1)を参照して、積層基板3から支持基板11および接合膜12が除去されることにより露出したIII族窒化物膜13上に第2電極50を形成し、デバイス支持基板40上にデバイス支持基板電極45を形成する。または、図14(E2)および図16(E2)を参照して、積層基板3から支持基板11、接合膜12およびIII族窒化物膜13が除去されることにより露出したIII族窒化物層20上に第2電極50を形成し、デバイス支持基板40上にデバイス支持基板電極45を形成する。
(実施例A)
1.III族窒化物複合基板の作製
図10(A)を参照して、表1の例A1〜例A12のそれぞれに示す材料で形成された直径75mmで厚さ0.5mmの支持基板11を準備した。各例における支持基板11の材料は、例A1が基板全体に対してAl23が60モル%でSiO2が40モル%のムライトであり、例A2がサファイアであり、例A3がアルミナであり、例A4がSiO2ガラスであり、例A5が基板全体に対してAl23が85質量%でSiO2が15質量%のAl23−SiO2複合酸化物であり、例A6が基板全体に対してムライトが70質量%でYSZが30質量%であり、ムライトに対してAl23が60モル%でSiO2が40モル%であり、YSZに対してZrO2が90モル%でY23が10モル%のムライト−YSZであり、例A7がSiC焼結体であり、例A8がSiであり、例A9がSiC単結晶であり、例A10がAlNであり、例A11がSi34であり、例A12がZrO2であった。
準備した支持基板11の両主面をダイヤモンド砥粒と銅系定盤を用いた粗研磨、ダイヤモンド砥粒とスズ定盤を用いた中間研磨、不織布研磨パッドを用いた仕上げ研磨によりRMSを5nm以下に鏡面化した後、その上に厚さ800nmのSiO2膜をLP−CVD(減圧−化学気相堆積)法により成長させ、平均粒径が40nmのコロイダルシルカ砥粒を含みpHが10のスラリーを用いたCMPにより、主面のRMSが0.3nm以下に平坦化された厚さ400nmの接合膜12aを形成した。CMPで用いた砥粒を除去するために、KOH水溶液による無砥粒ポリシング洗浄および純水による洗浄を行なった。
図10(B)を参照して、III族窒化物膜ドナー基板13Dとして直径75mmで厚さ8mmのGaN結晶体を準備し、III族窒化物膜ドナー基板13Dの貼り合わせ面を機械研磨およびCMPによりRMSを2nm以下に鏡面化した後、その上に厚さ800nmのSiO2膜をLP−CVD(減圧−化学気相堆積)法により成長させ、平均粒径が40nmのコロイダルシルカ砥粒を含みpHが10のスラリーを用いたCMPにより、主面がRMSで0.3nm以下に平坦化された厚さ500nmの接合膜12bを形成した。CMPに用いた砥粒を除去するために、KOH水溶液による無砥粒ポリシング洗浄および純水による洗浄を行なった。ここで、III族窒化物膜ドナー基板13Dは、下地基板としてGaAs基板を用いて、HVPE法により成長させたものであった。
図10(C)を参照して、接合膜12aと接合膜12bとを貼り合わせることにより、支持基板11とIII族窒化物膜13とを接合膜12を介在させて貼り合わせた接合基板1Lを得た。貼り合わせ後に、接合基板1Lを窒素ガス雰囲気中で800℃まで昇温することによりアニールして接合強度を高めた。
図10(D)を参照して、接合基板1LのIII族窒化物膜ドナー基板13Dを接合膜12との貼り合わせ面から内部に0.15mmの距離の深さに位置する面でワイヤーソーにより切断することにより、支持基板11とIII族窒化物膜13であるGaN膜とが接合膜12を介在させて貼り合わされたIII族窒化物複合基板1を得た。ワイヤーは、ダイヤモンド砥粒を電着した固定砥粒ワイヤーを用いた。切断抵抗を低減して厚さの精度および平坦性を高めるために、切断方式としてはワイヤーを揺動させ、それに同期してIII族窒化物膜ドナー基板13Dを振動させる方式とした。ワイヤーソー切断の抵抗係数は、4200Nとした。切断後に、III族窒化物複合基板1のIII族窒化物膜13を機械研磨およびCMPを行なった。III族窒化物膜13の厚さの均一化のため、CMPにおけるIII族窒化物複合基板1の装置への取り付けには、予備的に真空チャック吸着で基板形状を矯正した後に、装置に吸着固定する方式とした。こうして、厚さ0.5mmの支持基板11上に厚さ900nmの接合膜を介在させて厚さ0.05mmのIII族窒化物膜13が貼り合わされた直径75mmのIII族窒化物複合基板1が得られた。
得られたIII族窒化物複合基板1について、支持基板11の材料名、ヤング率Es(単位:GPa)、熱膨張係数αs(単位:×10-6-1)、熱伝導率(W・m-1・K-1)および厚さts(単位:mm)、III族窒化物膜13の材料名、ヤング率Ef(単位:GPa)、熱膨張係数αf(単位:×10-6-1)および厚さtf(単位:mm)、III族窒化物複合基板1における熱膨張係数αfから熱膨張係数αsを引いた熱膨張係数差Δα(単位:×10-6-1)、ヤング率Esに対するヤング率Efのヤング率比Ef/Es(単位:無次元)、パラメータXとしてEf・|Δα|/Es(単位:×10-6-1)、パラメータYとしてts 2/tf(単位:mm)、ならびにパラメータY/Xを表1にまとめた。
2.III族窒化物層の成長
図2を参照して、III族窒化物複合基板1のIII族窒化物膜13上に、MOVPE法により、III族窒化物層20として、キャリアストップ層であるキャリア濃度が2×1018cm-3で厚さが1μmのn+−GaN層201、およびキャリアドリフト層であるキャリア濃度が1×1016cm-3で厚さが5μmのn-−GaN層202を順にエピタキシャル成長させることにより、積層III族窒化物複合基板2を得た。ここで、III族窒化物層20の成長温度は1050℃であり、GaNの原料としてTMG(トリメチルガリウム)およびNH3を用い、Siドーパントの原料としてSiH4を用いた。
III族窒化物層20のエピタキシャル成長後の積層III族窒化物複合基板2の外観を観察した。結果を表1にまとめた。
次に、例A4以外のすべての例において、積層III族窒化物複合基板2のIII族窒化物層20のキャリアドリフト層のキャリア濃度の主面に平行な面内の分布をCV測定法により測定した。CV測定用パターンとして、フォトリソグラフィ、Ni/Au電極(Ni層の厚さが50nmでAu層の厚さが300nm)のEB蒸着、およびリフトオフにより、直径が0.2mmのショットキー電極を正方格子点上に5mmのピッチでキャリアドリフト層上の全面に形成した。CV測定は、5mmピッチで十文字の点の内、外周から5mmまでの点を除く25点について、各点のキャリア濃度を測定し、面内の平均値と標準偏差を算出した。ここで、標準偏差は、不変分散の正の平方根を意味する。そして、面内の標準偏差が2.5×1015cm-3以下のものを面内均一性が良とし、2.5×1015cm-3より大きいものを面内均一性が不良とした。結果を表1にまとめた。
Figure 0006176069
表1を参照して、支持基板としてSiO2ガラス基板を用いた例A4においては、III族窒化物複合基板のIII族窒化物膜上にIII族窒化物層を成長させた積層III族窒化物複合基板のIII族窒化物膜およびIII族窒化物層が支持基板から剥がれて外観が不良となった。また、支持基板としてSi基板、Si34基板、およびZrO2基板のいずれかを用いた例A8、例A11および例A12においては、III族窒化物膜およびIII族窒化物層にクラックが発生し外観が不良となった。例A1〜例A3、例A5〜例A7、例A9、および例A10においては、III族窒化物膜およびIII族窒化物層にクラックおよび剥がれがなく外観が良であった。
また、積層III族窒化物複合基板のIII族窒化物層のキャリアドリフト層のキャリア濃度の主面に平行な面内の均一性は、例A8、例A11、例A12において不良であり、例A1〜例A3、例A5〜例A7、例A9、および例A10において良であった。
積層III族窒化物複合基板の外観およびIII族窒化物層のキャリアドリフト層のキャリア濃度の面内均一性が不良なものは支持基板とIII族窒化物膜との間の熱膨張係数差Δαの絶対値が大きく、積層III族窒化物複合基板の外観およびIII族窒化物層のキャリアドリフト層のキャリア濃度の面内均一性が良なものは支持基板とIII族窒化物膜との間の熱膨張係数差Δαの絶対値が小さいという傾向が見られた。なお、支持基板の材料種によって上記の傾向に大小が見られた。
(実施例B)
SiC焼結体を材料とする支持基板を用いて、支持基板の厚さおよびIII族窒化物膜の厚さが表2の例B1〜例B7に示すように異なるIII族窒化物複合基板を作製したこと以外は、実施例Aと同様にして、III族窒化物複合基板を作製し、III族窒化物複合基板のIII族窒化物膜上にIII族窒化物層を成長させて積層III族窒化物複合基板を作製した。また、得られた積層III族窒化物複合基板の外観およびキャリア濃度の面内均一性を評価した。結果を表2にまとめた。
Figure 0006176069
表2を参照して、例B1〜例B7の全ての例において、積層III族窒化物複合基板のIII族窒化物膜およびIII族窒化物層にクラックおよび剥がれがなく外観が良であった。また、積層III族窒化物複合基板のIII族窒化物層のキャリアドリフト層のキャリア濃度の主面に平行な面内の均一性は、支持基板の厚さが小さい例B2および例B3、ならびに、支持基板の厚さに対してIII族窒化物膜の厚さが大きい例B4および例B7について不良であり、支持基板の厚さが大きくIII族窒化物膜の厚さが小さい例B1、ならびに、支持基板の厚さが大きい例B5〜例B6について良であった。
(実施例C)
Siを材料とする支持基板を用いて、支持基板の厚さおよびIII族窒化物膜の厚さが表3の例C1〜例C5に示すように異なるIII族窒化物複合基板を作製したこと以外は、実施例Aと同様にして、III族窒化物複合基板を作製し、III族窒化物複合基板のIII族窒化物膜上にIII族窒化物層を成長させて積層III族窒化物複合基板を作製した。また、得られた積層III族窒化物複合基板の外観およびキャリア濃度の面内均一性を評価した。結果を表3にまとめた。
Figure 0006176069
表3を参照して、例C1〜例C5の全ての例において、積層III族窒化物複合基板のIII族窒化物膜およびIII族窒化物層にクラックが発生して外観が不良となった。これは、支持基板とIII族窒化物膜との間の熱膨張係数差が大きかったためと考えられた。また、積層III族窒化物複合基板のIII族窒化物層のキャリアドリフト層のキャリア濃度の主面に平行な面内の均一性は、例C1〜例C5の全ての例において、外周部の上記クラックの発生部分においてキャリア濃度の異常分布が発生し、不良となった。
(実施例D)
基板全体に対してAl23が85質量%でSiO2が15質量%のAl23−SiO2複合酸化物を材料とする支持基板を用いて、支持基板の厚さ、III族窒化物膜の厚さ、およびIII族窒化物複合基板の直径が表4の例D1〜例D10に示すように異なるIII族窒化物複合基板を作製したこと以外は、実施例Aと同様にして、III族窒化物複合基板を作製し、III族窒化物複合基板のIII族窒化物膜上にIII族窒化物層を成長させて積層III族窒化物複合基板を作製した。また、得られた積層III族窒化物複合基板の外観およびキャリア濃度の面内均一性を評価した。結果を表4にまとめた。
Figure 0006176069
表4を参照して、例D1〜例D10の全ての例において、積層III族窒化物複合基板のIII族窒化物膜およびIII族窒化物層にクラックおよび剥がれがなく外観が良であった。また、積層III族窒化物複合基板のIII族窒化物層のキャリアドリフト層のキャリア濃度の主面に平行な面内の均一性は、支持基板の厚さが小さい例D3、ならびに、III族窒化物膜の厚さが大きい例D5、例D6、例D8、および例D10について不良であり、支持基板の厚さが大きくIII族窒化物膜の厚さが小さい例D1、例D2、例D4、D7および例D9について良であった。
(実施例E)
表5の例E1〜例E11のそれぞれに示す材料、直径および厚さの支持基板を準備した。各例における支持基板は、例E1、例E6および例E9が主面を鏡面仕上げ(RMSが10nm以下)したMo基板であり、例E2、例E7および例E10が主面を鏡面仕上げ(RMSが10nm以下)したW基板であり、例E3、例E8および例E11が比抵抗100μΩcmのZrB2基板であり、例E4が比抵抗1mΩcmのSi基板であり、例E5が比抵抗10mΩcmのSiC基板であった。支持基板およびIII族窒化物膜ドナー基板の両方の貼り合わせ主面にスパッタ法により、接合膜として比抵抗が10mΩcmの高導電性のGa23膜を形成したこと以外は、実施例Aと同様にして、III族窒化物複合基板を作製し、III族窒化物複合基板のIII族窒化物膜上にIII族窒化物層を成長させて積層III族窒化物複合基板を作製した。また、得られた積層III族窒化物複合基板の外観およびキャリア濃度の面内均一性を評価した。結果を表5にまとめた。
Figure 0006176069
表5を参照して、支持基板とIII族窒化物膜との間の熱膨張係数差Δαの絶対値が大きい例E4において、積層III族窒化物複合基板のIII族窒化物膜およびIII族窒化物層にクラックが発生し外観が不良であった。支持基板とIII族窒化物膜との間の熱膨張係数差Δαの絶対値が小さい例E1〜例E3および例E5〜例E11において、積層III族窒化物複合基板のIII族窒化物膜およびIII族窒化物層にクラックおよび剥がれがなく外観が良好であった。また、積層III族窒化物複合基板のIII族窒化物層のキャリアドリフト層のキャリア濃度の主面に平行な面内の均一性は、上記と同様に、例E4について不良であり、例E1〜例E3および例E5〜例E11について良であった。ここで、支持基板の材料種によって上記の傾向に大小が見られた。
(実施例F)
支持基板として主面を鏡面仕上げ(RMSが10nm以下)したMo基板または主面を鏡面仕上げ(RMSが10nm以下)したW基板を用いて、支持基板の厚さおよびIII族窒化物膜の厚さが表6の例F1〜例F10に示すように異なる直径75mmのIII族窒化物複合基板を作製したこと以外は、実施例Eと同様にして、III族窒化物複合基板を作製し、III族窒化物複合基板のIII族窒化物膜上にIII族窒化物層を成長させて積層III族窒化物複合基板を作製した。また、得られた積層III族窒化物複合基板の外観およびキャリア濃度の面内均一性を評価した。結果を表6にまとめた。
Figure 0006176069
表6を参照して、例F1〜例F10の全ての例において、積層III族窒化物複合基板のIII族窒化物膜およびIII族窒化物層にクラックおよび剥がれがなく外観が良であった。また、積層III族窒化物複合基板のIII族窒化物層のキャリアドリフト層のキャリア濃度の主面に平行な面内の均一性は、支持基板の厚さが小さい例F3、例F8および例F9、ならびに、III族窒化物膜の厚さが大きい例F5および例F6について不良であり、支持基板の厚さが大きくIII族窒化物膜の厚さが小さい例F1、例F2、例F4および例F7について良であった。ここで、支持基板の材料種によって上記の傾向に大小が見られた。
(実施例A〜実施例Fからの考察)
上記の実施例A〜実施例Fで示したように、支持基板の材料種および厚さならびにIII族窒化物膜の厚さによって、III族窒化物複合基板のIII族窒化物膜上にIII族窒化物層を成長させて形成した積層III族窒化物複合基板の外観およびIII族窒化物層のキャリア濃度の主面に平行な面内分布の均一性が変化する結果となった。
これらの結果から、上記の積層III族窒化物複合基板の外観およびIII族窒化物層のキャリア濃度の主面に平行な面内分布の均一性について、以下のように考察した。
1.積層III族窒化物複合基板の外観について
積層III族窒化物複合基板の外観、特に、積層III族窒化物複合基板のIII族窒化物層およびIII族窒化物膜のクラックの発生および支持基板からの剥がれの有無に関して、III族窒化物複合基板のIII族窒化物膜上へのIII族窒化物層のエピタキシャル成長の際にIII族窒化物複合基板にかかる熱応力の観点から、以下のように考察した。
上記実施例のIII族窒化物複合基板は、支持基板とIII族窒化物膜ドナー基板とを接合膜を介在させて貼り合わせた後、貼り合わせ強度を高めるため800℃でアニールされた際に熱応力を受け、さらにIII族窒化物複合基板のIII族窒化物膜上に1050℃でIII族窒化物層をエピタキシャル成長させた際にさらに大きな熱応力を受けたものであった。そして、一部の積層III族窒化物複合基板においては、かかる熱応力によりIII族窒化物層およびIII族窒化物膜にクラックおよび支持基板からの剥がれが発生したと考えられた。
かかる熱応力σT(単位:Pa)は、III族窒化物膜13の熱膨張係数αf(単位:×10-6-1)から支持基板11の熱膨張係数αS(単位:×10-6-1)を引いた熱膨張係数差Δα(単位:×10-6-1)により発生し、III族窒化物膜13の厚さtf(単位:mm)が支持基板11の厚さts(単位:mm)に比べて小さいと仮定して、III族窒化物膜13のヤング率Ef(単位:GPa)、ポアソン比νf(単位:無次元)、III族窒化物層の成長温度Tg(単位:℃)からIII族窒化物複合基板1の形成温度Tb(単位:℃)(具体的には、III族窒化物複合基板の形成の際のアニール温度)を引いた温度差ΔT(単位:℃)、および上記熱膨張係数差Δαを用いて、次の式(2)
σT=Ef・|Δα・|ΔT/(1−νf) ・・・(2)
で表わされた。すなわち、支持基板とIII族窒化物膜との間の熱膨張係数差Δαが熱応力σTを決定する重要な因子であることがわかった。
そこで、上記実施例A〜実施例Fの各例について、上記熱膨張係数差Δαに対して積層III族窒化物複合基板の外観の良否をプロットした。結果を図18に示した。図18から明らかなように、熱膨張整数差Δαの絶対値|Δα|が2.2×10-6-1以下の支持基板およびIII族窒化物膜を含むIII族窒化物複合基板を用いることにより、III族窒化物層およびIII族窒化物膜のクラックおよび支持基板からの剥がれが発生しないことがわかった。ここで、Δα>0の場合は、III族窒化物層の成長温度での複合基板の変形方向が、III族窒化物膜13側に凸状になった。Δα<0の場合は、III族窒化物層の成長温度での複合基板の変形方向が、III族窒化物膜13側に凹状になった。図18の結果は、変形方向(すなわちΔαの正負)に依らず、Δαの絶対値|Δα|が2.2×10-6-1以下であれば、III族窒化物層成長後にクラックや剥がれの発生しないことを示していた。
2.III族窒化物層のキャリア濃度の主面に平行な面内分布の均一性について
III族窒化物層のキャリア濃度の主面に平行な面内分布の均一性は、支持基板の材料種および厚さならびにIII族窒化物膜の厚さなどによって大きく変化した。また、III族窒化物層のキャリア濃度の主面に平行な面内分布は、いずれの例においても同心円状に変化した。
このため、III族窒化物層のキャリア濃度の主面に平行な面内分布は、III族窒化物複合基板のIII族窒化物膜上にIII族窒化物層をエピタキシャル成長させる際のIII族窒化物複合基板の反りによって生じたものと考えた。すなわち、III族窒化物複合基板の反りに伴うIII族窒化物膜の表面の温度分布およびガス流の乱れが、上記キャリア濃度の面内分布に影響を及ぼすものと考えた。
したがって、III族窒化物複合基板のIII族窒化物膜上に少なくとも1層のIII族窒化物層を成長させる際のIII族窒化物複合基板1の反りによる曲率半径R(単位:m)は、支持基板のヤング率Es(単位:GPa)および厚さts(単位:mm)、III族窒化物膜の厚さtf(単位:mm)ならびに熱応力σT(単位:Pa)を用いて、Stoneyの式から、次の式(3)
R=Es/{6(1−νs)σT}・ts 2/tf ・・・(3)
で表わされた。
次に、式(2)を式(3)に代入することにより、次の式(4)
R=Es/{Ef・|Δα|・ΔT}/{6(1−νs)/(1−νf)}・ts 2/tf ・・・(4)
が得られた。かかる式(4)は、次式(5)
s 2/tf=[RΔT(1−νf)/6(1−νs)]Ef・|Δα|/Es ・・・(5)
と変形された。かかる式(5)は、支持基板11およびIII族窒化物膜13のヤング率および熱膨張係数差に関するパラメータXとしてのEf・|Δα|/Esに対して支持基板およびIII族窒化物の厚さに関するパラメータYとしてのts 2/tfが所定の関係を有することを示していた。
そこで、支持基板およびIII族窒化物膜の材料特性(ヤング率および熱膨張係数)に関係するEf・|Δα|/Es(パラメータX)ならびに支持基板およびIII族窒化物膜の厚さに関係するts 2/tf(パラメータY)に対して、III族窒化物層のキャリア濃度の主面に平行な面内分布の均一性の良否をプロットそた。結果を図19に示した。図19において、キャリア濃度の面内標準偏差が2.5×1015cm-3以下のものをキャリア濃度の面内分布の均一性が良として○印をプロットし、キャリア濃度の面内標準偏差が2.5×1015cm-3より大きいものをキャリア濃度の面内分布の均一性が不良として×印をプロットした。
図19を参照して、Ef・|Δα|/Es(パラメータX)とts 2/tf(パラメータY)とが、
s 2/tf≧6Ef・|Δα|/Es ・・・(1)
の関係を満たすときに、III族窒化物層20のキャリア濃度の主面に平行な面内における分布の均一性がよいことがわかった。
3.支持基板およびIII族窒化物膜の厚さについて
支持基板の厚さtsおよびIII族窒化物膜の厚さtfは、上記式(1)を満たすように設計することにより、III族窒化物層20のキャリア濃度の主面に平行な面内における分布の均一性がよくなることがわかった。
また、支持基板の厚さtsは、III族窒化物複合基板の機械的強度が高くハンドリング性がよい観点から0.1mm以上が適当であり、III族窒化物複合基板のコストを低減しハンドリング性もよい観点から1mm以下が適当であることがわかった。
(実施例G)
本実施例は、図14を参照して、デバイス支持基板40を含むIII族窒化物半導体デバイスであるSBD(ショットキーバリアダイオード)を作製した実施例である。
1.III族窒化物複合基板の作製
支持基板として基板全体に対してAl23が85質量%でSiO2が15質量%のAl23−SiO2複合酸化物基板を用いて、支持基板の厚さおよびIII族窒化物複合基板の直径が表7の例G1〜例G8に示すように異なるIII族窒化物複合基板を作製したこと以外は、実施例Aと同様にしてIII族窒化物複合基板を作製した。
2.III族窒化物半導体デバイスの作製
図14(A)を参照して、実施例Aと同様にして、III族窒化物複合基板1のIII族窒化物膜13上に、III族窒化物層20として、キャリアストップ層であるキャリア濃度が2×1018cm-3で厚さが1μmのn+−GaN層201、およびキャリアドリフト層であるキャリア濃度が1×1016cm-3で厚さが5μmのn-−GaN層202を順にエピタキシャル成長された積層III族窒化物複合基板2を作製した。
得られた積層III族窒化物複合基板の外観およびキャリア濃度の面内均一性を、実施例Aと同様にして、評価した。例G1〜例G8の全ての例において、積層III族窒化物複合基板のIII族窒化物膜およびIII族窒化物層にクラックおよび剥がれがなく外観が良であり、キャリア濃度の面内均一性も良であった。結果を表7にまとめた。
次に、図14(B)を参照して、積層III族窒化物複合基板2のIII族窒化物層20の最上層であるn-−GaN層202上に、フィールドプレート用の絶縁膜300として、プラズマCVD法により、SiH4およびNH3を原料として用いて、厚さ500nmのSiNx膜を形成した。その後、RTA(高速熱処理装置)を用いてN2中600℃で3分間熱処理した。次に、フォトリソグラフィで形成したレジストマスクを用いて、バッファードフッ酸(50質量%のHF(フッ化水素酸)水溶液と40質量%のNH4F(フッ化アンモニウム)水溶液とを1:5の体積比で混合したもの。以下同じ。)で15分間エッチングし、レジストマスク開口部のSiNx膜を除去することにより、フィールドプレートとして開口部を有する絶縁膜300を形成した。ここで、絶縁膜300の各開口部の平面形状は1mm角であった。上記のエッチング後、アセトンを用いてレジストを除去した。
次に、フォトリソグラフィでレジストマスク(図示せず)を形成し、EB蒸着法により、厚さ50nmのNi層および厚さ300nmのAu層を形成し、アセトン中でリフトオフすることにより、第1電極30としてパターン化されたショットキー電極を形成した。第1電極30である各ショットキー電極の平面形状は1.1mm角であり、絶縁膜300の開口部のn-−GaN層202上および絶縁膜300の開口部の周囲から絶縁膜300側に50μmまでの範囲上において第1電極30が配置されたフィールドプレート耐圧構造とした。
次に、図14(C)を参照して、第1電極30および絶縁膜300上の全面に、EB蒸着法により、バリア膜330として、厚さ50nmのNi層、厚さ400nmのPt層および厚さ100nmのAu層を形成した。かかるバリア膜330は、この後のデバイス支持基板を貼り合わせる工程において、接合金属膜中の金属原子の拡散などによるショットキー特性の劣化を防止することができる。
次に、デバイス支持基板40上に、EB蒸着法により、オーミック電極となるパッド電極43として、厚さ50nmのNi層、厚さ400nmのPt層および厚さ100nmのAu層を形成した。さらに、パッド電極43上に、抵抗加熱蒸着法により、接合金属膜44として、厚さ5μmのAuSn膜(Auが70質量%でSnが30質量%)を形成した。
ここで、デバイス支持基板40としては、例G1および例G2においては、ヤング率が185GPa、熱膨張係数が2.6×10-6-1、熱伝導率が150W・m-1・K-1、および比抵抗が1mΩcmのSi基板を用いた。例G3および例G6においては、基板全体に対してCuが6質量%でWが94質量%で、ヤング率が350GPa、熱膨張係数が6.0×10-6-1、熱伝導率が130W・m-1・K-1、および比抵抗が0.1μΩcmのCuW基板を用いた。例G4においては、基板全体に対してCuが60体積%でダイヤモンドが40体積%で、ヤング率が410GPa、熱膨張係数が6.0×10-6-1、熱伝導率が560W・m-1・K-1、および比抵抗が500μΩcmのCu−ダイヤモンド基板を用いた。例G5においては、基板全体に対してFeが54質量%でNiが29質量%でCoが17質量%で、ヤング率が140GPa、熱膨張係数が5.3×10-6-1、熱伝導率が17W・m-1・K-1、および比抵抗が100μΩcmのコバール(Kovar)基板を用いた。例G7においては、ヤング率が320GPa、熱膨張係数が5.1×10-6-1、熱伝導率が140W・m-1・K-1、および比抵抗が5.7μΩcmのMo基板を用いた。例G8においては、ヤング率が380GPa、熱膨張係数が4.5×10-6-1、熱伝導率が10W・m-1・K-1、および比抵抗が5.4μΩcmのW基板を用いた。
次に、ウエハボンダを用いて、上記接合金属膜44と上記バリア膜330とを接合させた。接合条件は、1Pa未満の真空雰囲気中300℃で10分間とした。接合後、超音波顕微鏡により接合面の状態を観察した。例G1〜例G8の全ての例において、ボイドの発生などの接合面不良は認められなかった。こうして、積層基板3が得られた。
次に、図14(D1)を参照して、平面研削機を用いて、積層基板3の支持基板11をその露出している主面から研削して、厚さを50μmとした。次いで、積層基板3からIII族窒化物複合基板1の支持基板11および接合膜12を、フッ化水素酸を用いて、エッチングにより除去した。その後、積層基板3から支持基板11および接合膜12が除去されて露出したIII族窒化物膜13を、ICP−RIE法により、Cl2をエッチングガスとして用いて、その露出した主面から200nmの深さまでエッチングした。
次に、図14(E1)を参照して、III族窒化物膜13上に、EB蒸着法により、厚さ20nmのTi層、厚さ100nmのAl層、厚さ20nmのTi層および厚さ300nmのAu層を順次形成することにより、第2電極50であるオーミック電極を、第1電極30であるオーミック電極の位置に合わせてリフトオフ法により平面形状が1.4mm角で形成した。また、デバイス支持基板40がSi基板の場合、デバイス支持基板40上に、EB蒸着法により、平面形状が1.4mm角で、厚さ10nmのNi層、厚さ10nmのPt層および厚さ100nmのAu層を順次形成することにより、デバイス支持基板電極45であるオーミック電極を形成した。
次に、第1電極30および第2電極50などが形成されたIII族窒化物半導体デバイス4を、RTAを用いて、N2雰囲気中250℃で3分間アニールした。こうして、III族窒化物半導体デバイス4が得られた。
得られたIII族窒化物半導体デバイス4を、以下のようにしてチップ化した。デバイス支持基板40としてSi基板を含むIII族窒化物半導体デバイス4は、その第2電極50側を下にしてUV(紫外線)硬化性ダイシングテープに貼り付けて、ダイサーを用いて、上記電極のパターンに合わせて、平面形状が1.5mm角で、デバイス支持基板40、III族窒化物層20およびIII族窒化物膜をダイシングすることにより、チップ化した。
各III族窒化物半導体デバイスの主面上の外周部5mmを除く全面から上記のチップ化により得られるIII族窒化物半導体デバイスの全個数は、直径75mmの基板からは150個、直径100mmの基板からは300個、直径150mmの基板からは700個であった。
上記のようにして得られたチップ化されたIII族窒化物半導体デバイスについて、プローバーを用いて、電流−電圧特性測定を行なった。順方向特性の指標は電流密度が500A/cm2となるときの順方向電圧Vfとし、逆方向特性の指標は電流密度が1×10-3A/cm2となるときの逆方向耐電圧Vrとした。ここで、III族窒化物半導体デバイスがSBDの場合は、順方向電圧Vfが1.5V以下でかつ逆方向耐電圧Vrが500V以上のIII族窒化物半導体デバイスを良品とした。III族窒化物半導体デバイスの全個数に対して、順方向電圧Vfが1.5V以下となるIII族窒化物半導体デバイスの個数の割合をVf歩留といい、逆方向耐電圧Vrが500V以上となるIII族窒化物半導体デバイスの個数の割合をVr歩留という。得られたチップ化されたIII族窒化物半導体デバイスの特性値を表7にまとめた。
Figure 0006176069
表7を参照して、例G1および例G2に示すように、支持基板としてSi基板を用いたIII族窒化物半導体デバイスにおいては、直径が75mmのときはVf歩留およびVr歩留が60%以上と高かったが、直径が100mmのときはデバイス支持基板との貼り合わせ後にデバイス支持基板からのIII族窒化物層およびIII族窒化物膜の一部剥離が発生してVf歩留およびVr歩留が50%以下と低くなった。例G3〜例G8に示すように、支持基板として、直径が100mmであるCuW基板、Cu−ダイヤモンド基板あるいはコバール(Kovar)基板、直径が150mmであるCuW基板、Mo基板あるいはW基板を用いた場合は、デバイス支持基板へのIII族窒化物層およびIII族窒化物膜の貼り合わせは全面に亘って良好であり、Vf歩留およびVr歩留が60%以上と高かった。
(実施例H)
本実施例は、図15を参照して、支持基板11を含むIII族窒化物半導体デバイスであるSBDを作製した実施例である。
1.III族窒化物複合基板の作製
支持基板として主面を鏡面仕上げ(RMSが10nm以下)したMo基板またはW基板を用いて、支持基板の厚さおよびIII族窒化物膜の厚さが表8の例H1〜例H4および例H6〜例H8に示すように異なる直径75mmのIII族窒化物複合基板を作製したこと以外は、実施例Eと同様にして、III族窒化物複合基板を作製した。
また、例H5については、図13を参照して、支持基板11として上記Mo基板を用いて、図13(B)に示すように、III族窒化物膜ドナー基板13Dである所定の直径を有するGaN結晶体にその主面から内部に所定の深さの位置に水素イオンを注入することによりイオン注入領域13iを形成した後、図13(C)に示すように、支持基板11とIII族窒化物膜ドナー基板13Dのイオン注入領域13i側とを接合膜12を介在させて貼り合わせた後、図13(D)に示すように、850℃でアニールすることにより、III族窒化物膜ドナー基板13Dをそのイオン注入領域13iで分離し、その分離面を研磨することにより、III族窒化物膜13の厚さが0.0005mmのIII族窒化物複合基板を作製した。
2.III族窒化物半導体デバイスの作製
図15(A)を参照して、実施例Aと同様にして、III族窒化物複合基板1のIII族窒化物膜13上に、III族窒化物層20として、キャリアストップ層であるキャリア濃度が2×1018cm-3で厚さが1μmのn+−GaN層201、およびキャリアドリフト層であるキャリア濃度が1×1016cm-3で厚さが5μmのn-−GaN層202を順にエピタキシャル成長された積層III族窒化物複合基板2を作製した。
得られた積層III族窒化物複合基板の外観およびキャリア濃度の面内均一性を、実施例Aと同様にして、評価した。例H1〜例H8の全ての例において、積層III族窒化物複合基板のIII族窒化物膜およびIII族窒化物層にクラックおよび剥がれがなく外観が良であった。キャリア濃度の面内均一性については、III族窒化物膜の厚さが大きいまたは支持基板の厚さが小さい例H3、例H4、例H7および例H8では不良となり、それ以外の例H1、例H2、例H5および例H6では良となった。結果を表7にまとめた。
次に、図15(B)を参照して、実施例Gと同様にして、III族窒化物層20のn-−GaN層202側に開口部を有する絶縁膜300およびショットキー電極である第1電極を30を順次形成することにより、III族窒化物半導体デバイス4を作製した。なお、図15(B)には、支持基板11上にはオーミック電極である第2電極50が形成されているが、本実施例において支持基板11として用いられるMo基板およびW基板はいずれもオーミック電極としても機能するため、支持基板11に第2電極50を設けなかった。
次に、得られたIII族窒化物半導体デバイスを、実施例Gと同様にして、チップ化した。各III族窒化物半導体デバイスの主面上の外周部5mmを除く全面から得られた150個のチップ化されたIII族窒化物半導体デバイスについて、実施例Gと同様にして、Vf歩留およびVr歩留を求めた。得られたチップ化されたIII族窒化物半導体デバイスの特性値を表8にまとめた。
Figure 0006176069
表8を参照して、支持基板としてMo基板を用いたIII族窒化物半導体デバイスにおいては、例H1および例H2に示すように、III族窒化物膜の厚さがそれぞれ0.05mmおよび0.1mmのとき、III族窒化物層のキャリア濃度の面内均一性が良でありVr歩留およびVf歩留が高かったが、例H3および例H4に示すように、III族窒化物膜の厚さがそれぞれ0.15mmおよび0.2mmと大きいとき、III族窒化物層のキャリア濃度の面内均一性が不良でありVr歩留およびVf歩留が低かった。
また、例H5に示すように、III族窒化物膜の厚さが0.0005mmと極めて小さいとき、III族窒化物層のキャリア濃度の面内均一性が良であったが、Vf歩留およびVf歩留がいずれも0となった。これは、例H5のIII族窒化物半導体デバイスのIII族窒化物膜は、水素イオンの注入により、結晶品質が低下したとともに高抵抗層が形成されたためと考えられた。また、結晶品質が低下したIII族窒化物膜上にエピタキシャル成長させたIII族窒化物層の結晶品質が低下したためと考えられた。
また、支持基板としてW基板を用いたIII族窒化物半導体デバイスにおいては、例H7および例H8に示すように、支持基板の厚さが0.4mmと小さいときおよびIII族窒化物膜の厚さが0.1mmと厚いときIII族窒化物層のキャリア濃度の面内均一性が不良でありVr歩留およびVf歩留が低かった。
(実施例I)
本実施例は、図16を参照して、デバイス支持基板40を含むIII族窒化物半導体デバイスであるPND(pn接合ダイオード)を作製した実施例である。
1.III族窒化物複合基板の作製
支持基板として基板全体に対してAl23が85質量%でSiO2が15質量%のAl23−SiO2複合酸化物基板を用いて、支持基板の厚さおよびIII族窒化物複合基板の直径が表9の例I1、例I2および例I4に示すように異なるIII族窒化物複合基板を作製したこと以外は、実施例Aと同様にして、III族窒化物複合基板を作製した。
また、例I3については、図13を参照して、支持基板11として上記Al23−SiO2複合酸化物基板を用いて、図13(B)に示すように、III族窒化物膜ドナー基板13Dである所定の直径を有するGaN結晶体にその主面から内部に所定の深さの位置に水素イオンを注入することによりイオン注入領域13iを形成した後、図13(C)に示すように、支持基板11とIII族窒化物膜ドナー基板13Dのイオン注入領域13i側とを接合膜12を介在させて貼り合わせた後、図13(D)に示すように、850℃でアニールすることにより、III族窒化物膜ドナー基板13Dをそのイオン注入領域13iで分離し、その分離面を研磨することにより、III族窒化物膜の厚さが0.0005mmのIII族窒化物複合基板を作製した。
2.III族窒化物半導体デバイスの作製
図16(A)を参照して、III族窒化物複合基板1のIII族窒化物膜13上に、MOVPE法により、III族窒化物層20として、キャリアストップ層であるキャリア濃度が2×1018cm-3で厚さが1μmのn+−GaN層203、n型キャリアドリフト層であるキャリア濃度が1×1016cm-3で厚さが5μmのn-−GaN層204、p型層であるMg濃度が5×1017cm-3で厚さが0.5μmのp-−GaN層205、およびオーミックコンタクト層であるMg濃度が1×1020cm-3で厚さが0.05μmのp+−GaN層206を順にエピタキシャル成長させることにより、積層III族窒化物複合基板2を得た。
ここで、III族窒化物層20の成長温度は1050℃であり、GaNの原料としてTMG(トリメチルガリウム)およびNH3を用い、Siドーパントの原料としてSiH4を用い、Mgドーパントの原料としてCP2Mg(シクロペンタジエニルマグネシウム)を用いた。
次に、図16(B)を参照して、積層III族窒化物複合基板2のIII族窒化物層20上にフォトリソグラフィによりレジストマスク(図示せず)を形成し、RIE(反応性イオンエッチング)によりメサエッチングを行った。メサ部の上底面のサイズは1.4mm角とし、メサ部の高さ(エッチングの深さ)は0.8μmとした。次いで、フォトリソグラフィ、EB蒸着、リフトオフにより、III族窒化物層20のp+−GaN層206側に、平面形状が1.1mm角で、厚さ50nmのNi層および厚さ100nmのAu層を順次形成することにより、オーミック電極である第1電極30を形成し、合金化熱処理をした。
次に、図16(C)を参照して、第1電極30およびIII族窒化物層20の上に、プラズマCVD法により、絶縁膜300としてSiNx膜を形成した。次いで、フォトリソグラフィおよびバッファードフッ酸を用いて、第1電極30上の絶縁膜300を1.0mm角のサイズでエッチング除去することにより開口部を形成し、第1電極30を露出させた。次いで、絶縁膜300および露出した第1電極30上に、EB蒸着法により、バリア膜330として、厚さ50nmのNi層、厚さ400nmのPt層および厚さ100nmのAu層を順次形成した。かかるバリア膜330は、この後のデバイス支持基板を貼り合わせる工程において、接合金属膜中の金属原子の拡散などによる半導体デバイス特性の劣化を防止することができる。次いで、デバイス支持基板40としてCuW基板を準備し、かかるデバイス支持基板40上に、実施例Gと同様にして、パッド電極43および接合金属膜44を形成した。
次に、実施例Gと同様にして、上記接合金属膜44と上記バリア膜330とを接合させた。接合後、超音波顕微鏡により接合面の状態を観察した。例I1〜例I4の全ての例において、ボイドの発生などの接合面不良は認められなかった。こうして、積層基板3が得られた。
次に、図16(D1)を参照して、実施例Gと同様にして、支持基板11の一部を研削した後、III族窒化物複合基板1の支持基板11および接合膜12を、フッ化水素酸を用いて、エッチングにより除去した。その後、積層基板3から支持基板11および接合膜12が除去されて露出したIII族窒化物膜13を、実施例Gと同様にして、その露出した主面から200nmの深さまでエッチングした。
次に、図16(E1)を参照して、実施例Gと同様にして、III族窒化物膜13上に平面形状が1.4mm角の第2電極50を形成するとともに、デバイス支持基板40上に平面形状が1.4mm角のデバイス支持基板電極を形成した。こうして、III族窒化物半導体デバイス4が得られた。
次に、得られたIII族窒化物半導体デバイス4を、実施例Gと同様にして、ダイシングにより、チップ化した。
上記のようにして得られたチップ化されたIII族窒化物半導体デバイスについて、以下の点以外は実施例Gと同様にして、Vf歩留およびVr歩留を求めた。すなわち、III族窒化物半導体デバイスがPNDの場合は、順方向電圧Vfが4V以下でかつ逆方向耐電圧Vrが700V以上のIII族窒化物半導体デバイスを良品とした。III族窒化物半導体デバイスの全個数に対して、順方向電圧Vfが4V以下となるIII族窒化物半導体デバイスの個数の割合をVf歩留といい、逆方向耐電圧Vrが700V以上となるIII族窒化物半導体デバイスの個数の割合をVr歩留という。得られたチップ化されたIII族窒化物半導体デバイスの特性値を表9にまとめた。
Figure 0006176069
表9を参照して、例I1、例I2および例I4に示すように、支持基板の厚さがそれぞれ0.5mm、0.6mmおよび0.7mmであるIII族窒化物複合基板を用いて作製したIII族窒化物半導体デバイスは、III族窒化物層のキャリア濃度の面内均一性が良でありVr歩留およびVf歩留が高かった。
また、例H5に示すように、III族窒化物膜の厚さが0.0005mmと極めて小さいIII族窒化物複合基板を用いて作製したIII族窒化物半導体デバイスは、III族窒化物層のキャリア濃度の面内均一性が良であったが、Vf歩留およびVf歩留が低くなった。これは、例H5のIII族窒化物半導体デバイスのIII族窒化物膜は、水素イオンの注入により、結晶品質が低下したとともに高抵抗層が形成されたためと考えられた。また、結晶品質が低下したIII族窒化物膜上にエピタキシャル成長させたIII族窒化物層の結晶品質が低下したためと考えられた。
(実施例J)
本実施例は、図17を参照して、支持基板11を含むIII族窒化物半導体デバイスであるPNDを作製した実施例である。
1.III族窒化物複合基板の作製
支持基板としてMo基板を用いて、支持基板の厚さおよびIII族窒化物膜の厚さが表10の例J1〜例J4に示すように異なる直径75mmのIII族窒化物複合基板を作製したこと以外は、実施例Eと同様にして、III族窒化物複合基板を作製した。
また、例J5については、図13を参照して、支持基板として上記Mo基板を用いて、実施例Hの例H5と同様にして、III族窒化物膜13の厚さが0.0005mmのIII族窒化物複合基板を作製した。
2.III族窒化物半導体デバイスの作製
図17(A)を参照して、III族窒化物複合基板1のIII族窒化物膜13上に、実施例Iと同様にして、III族窒化物層20として、キャリアストップ層であるキャリア濃度が2×1018cm-3で厚さが1μmのn+−GaN層203、n型キャリアドリフト層であるキャリア濃度が1×1016cm-3で厚さが5μmのn-−GaN層204、p型層であるMg濃度が5×1017cm-3で厚さが0.5μmのp-−GaN層205、およびオーミックコンタクト層であるMg濃度が1×1020cm-3で厚さが0.05μmのp+−GaN層206を順にエピタキシャル成長させることにより、積層III族窒化物複合基板2を得た。
次に、図17(B)を参照して、積層III族窒化物複合基板2のIII族窒化物層20に、実施例Iと同様にして、メサエッチングを行った。メサ部の上底面のサイズは1.4mm角とし、メサ部の高さ(エッチング深さ)は0.8μmとした。次いで、実施例Kと同様にして、III族窒化物層20のp+−GaN層206側に、平面形状が1.1mm角で、厚さ50nmのNi層および厚さ100nmのAu層を順次形成することにより、オーミック電極である第1電極30を形成し、合金化熱処理をした。こうして、III族窒化物半導体デバイス4が得られた。
なお、図17(B)において、支持基板11上にはオーミック電極である第2電極50が形成されているが、本実施例において支持基板11として用いられるMo基板オーミック電極としても機能するため、支持基板11に第2電極50を設けなかった。
得られたIII族窒化物半導体デバイス4を、実施例Gと同様にして、チップ化した。各III族窒化物半導体デバイスの主面上の外周部5mmを除く全面から上記のチップ化により得られるIII族窒化物半導体デバイスの全個数は、直径75mmの基板からは150個であった。
上記のようにして得られたチップ化されたIII族窒化物半導体デバイスについて、実施例Iと同様にして、Vf歩留およびVr歩留を求めた。得られたチップ化されたIII族窒化物半導体デバイスの特性値を表10にまとめた。
Figure 0006176069
表10を参照して、支持基板としてMo基板を用いたIII族窒化物半導体デバイスにおいては、例J1および例J2に示すように、III族窒化物膜の厚さがそれぞれ0.05mmおよび0.1mmのとき、III族窒化物層のキャリア濃度の面内均一性が良でありVr歩留およびVf歩留が高かったが、例J3および例J4に示すように、III族窒化物膜の厚さがそれぞれ0.15mmおよび0.2mmと大きいとき、III族窒化物層のキャリア濃度の面内均一性が不良でありVr歩留およびVf歩留が低かった。
また、例J5に示すように、III族窒化物膜の厚さが0.0005mmと極めて小さいとき、III族窒化物層のキャリア濃度の面内均一性が良であったが、Vf歩留およびVf歩留が低くなった。これは、例J5のIII族窒化物半導体デバイスのIII族窒化物膜は、水素イオンの注入により、結晶品質が低下したとともに高抵抗層が形成されたためと考えられた。また、結晶品質が低下したIII族窒化物膜上にエピタキシャル成長させたIII族窒化物層の結晶品質が低下したためと考えられた。
今回開示された実施形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
1 III族窒化物複合基板
1L,1LS 接合基板
2 積層III族窒化物複合基板
2E 電極付積層III族窒化物複合基板
3 積層基板
4 III族窒化物半導体デバイス
11 支持基板
12,12a,12b,14 接合膜
13 III族窒化物膜
13D,13Dr III族窒化物膜ドナー基板
13i イオン注入領域
15 III族窒化物膜ドナー基板支持体
16D,16Dr 支持体付III族窒化物膜ドナー基板
20 III族窒化物層
30 第1電極
40 デバイス支持基板
43 パッド電極
44 接合金属膜
45 デバイス支持基板電極
50 第2電極
201,203 n+−GaN層
202,204 n-−GaN層
205 p-−GaN層
206 p+−GaN層
300 絶縁膜
330 バリア膜

Claims (7)

  1. 厚さtSが0.1mm以上1mm以下の支持基板と、前記厚さtsに比べて薄い厚さtfが0.01mm以上0.25mm以下のIII族窒化物膜と、が貼り合わされた直径が75mm以上のIII族窒化物複合基板であって、
    前記III族窒化物膜の熱膨張係数αfから前記支持基板の熱膨張係数αsを引いた熱膨張係数差Δαの絶対値|Δα|が2.2×10-6-1以下であり、
    前記支持基板のヤング率Esおよび前記厚さts、前記III族窒化物膜のヤング率Efおよび前記厚さtf、および前記熱膨張係数差Δαが、次の式(1)
    s 2/tf≧6Ef・|Δα|/Es (1)
    の関係を満たすIII族窒化物複合基板。
  2. 請求項1に記載のIII族窒化物複合基板と、前記III族窒化物複合基板の前記III族窒化物膜上に配置されている少なくとも1層のIII族窒化物層と、を含む積層III族窒化物複合基板。
  3. 請求項1に記載のIII族窒化物複合基板と、前記III族窒化物複合基板の前記III族窒化物膜上に配置された少なくとも1層のIII族窒化物層と、を含むIII族窒化物半導体デバイス。
  4. 請求項1に記載のIII族窒化物複合基板の製造方法であって、
    支持基板と、III族窒化物膜ドナー基板と、を貼り合わせることにより、直径が75mm以上の接合基板を形成する工程と、
    前記接合基板の前記III族窒化物膜ドナー基板の貼り合わせ主面から内部に所定の距離に位置する面で前記III族窒化物膜ドナー基板を切断することにより、前記III族窒化物複合基板を形成する工程と、を含むIII族窒化物複合基板の製造方法。
  5. 請求項1に記載のIII族窒化物複合基板の製造方法であって、
    支持基板と、III族窒化物膜ドナー基板と、を貼り合わせることにより、直径が75mm以上の接合基板を形成する工程と、
    前記接合基板の前記III族窒化物膜ドナー基板の貼り合わせ主面と反対側の主面から研削、研磨およびエッチングの少なくともいずれかを行なうことにより、前記III族窒化物複合基板を形成する工程と、を含むIII族窒化物複合基板の製造方法。
  6. 請求項1に記載のIII族窒化物複合基板を準備する工程と、
    前記III族窒化物複合基板の前記III族窒化物膜上に、少なくとも1層のIII族窒化物層を成長させる工程と、を含むIII族窒化物半導体デバイスの製造方法。
  7. 前記III族窒化物層上にさらにデバイス支持基板を貼り合わせる工程と、前記III族窒化物複合基板から前記支持基板を除去する工程と、をさらに含む請求項6に記載のIII族窒化物半導体デバイスの製造方法。
JP2013234993A 2013-11-13 2013-11-13 Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 Expired - Fee Related JP6176069B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013234993A JP6176069B2 (ja) 2013-11-13 2013-11-13 Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
PCT/JP2014/073291 WO2015072214A1 (ja) 2013-11-13 2014-09-04 Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
US14/433,237 US9312340B2 (en) 2013-11-13 2014-09-04 Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
CN201480002997.2A CN104781907B (zh) 2013-11-13 2014-09-04 Iii族氮化物复合衬底及其制造方法、层叠的iii族氮化物复合衬底、iii族氮化物半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013234993A JP6176069B2 (ja) 2013-11-13 2013-11-13 Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2015095589A JP2015095589A (ja) 2015-05-18
JP6176069B2 true JP6176069B2 (ja) 2017-08-09

Family

ID=53057160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013234993A Expired - Fee Related JP6176069B2 (ja) 2013-11-13 2013-11-13 Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法

Country Status (4)

Country Link
US (1) US9312340B2 (ja)
JP (1) JP6176069B2 (ja)
CN (1) CN104781907B (ja)
WO (1) WO2015072214A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281378B (zh) * 2012-10-12 2022-06-24 住友电气工业株式会社 Iii族氮化物复合衬底、半导体器件及它们的制造方法
CN107750400A (zh) * 2015-06-19 2018-03-02 Qmat股份有限公司 接合和释放层转移工艺
US10297445B2 (en) 2016-06-14 2019-05-21 QROMIS, Inc. Engineered substrate structure for power and RF applications
WO2017218536A1 (en) * 2016-06-14 2017-12-21 Quora Technology, Inc. Engineered substrate structure for power and rf applications
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
DE102016015056A1 (de) * 2016-12-17 2018-06-21 3-5 Power Electronics GmbH Herstellungsverfahren eines Schichtstapels aus einem p+-Substrat, einer p--Schicht, einer n--Schicht und einer dritten Schicht
JP7391326B2 (ja) * 2019-12-26 2023-12-05 株式会社ノベルクリスタルテクノロジー 半導体装置
KR20230020968A (ko) * 2020-06-09 2023-02-13 신에쓰 가가꾸 고교 가부시끼가이샤 Iii족 질화물계 에피택셜 성장용 기판과 그 제조 방법
CN112530855B (zh) * 2020-12-04 2024-04-12 中国科学院上海微系统与信息技术研究所 复合异质集成半导体结构、半导体器件及制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248853A (en) * 1991-11-14 1993-09-28 Nippondenso Co., Ltd. Semiconductor element-mounting printed board
JP3318498B2 (ja) * 1996-12-27 2002-08-26 京セラ株式会社 半導体素子実装用回路基板
JP2002134422A (ja) * 2000-10-25 2002-05-10 Matsushita Electric Ind Co Ltd 窒化物半導体膜の製造方法および窒化物半導体基板の製造方法
US7380318B2 (en) * 2003-11-13 2008-06-03 Canon Kabushiki Kaisha Method of manufacturing liquid discharge head
US7253504B1 (en) * 2004-12-13 2007-08-07 Advanced Micro Devices, Inc. Integrated circuit package and method
JP5003033B2 (ja) 2006-06-30 2012-08-15 住友電気工業株式会社 GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP4458116B2 (ja) * 2007-05-30 2010-04-28 住友電気工業株式会社 エピタキシャル層成長用iii族窒化物半導体層貼り合わせ基板および半導体デバイス
JP5018423B2 (ja) 2007-11-20 2012-09-05 住友電気工業株式会社 Iii族窒化物半導体結晶基板および半導体デバイス
JP5407385B2 (ja) 2009-02-06 2014-02-05 住友電気工業株式会社 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法
EP2562789A4 (en) * 2010-04-20 2015-03-04 Sumitomo Electric Industries PROCESS FOR PRODUCING COMPOSITE SUBSTRATE
US9049808B2 (en) * 2010-08-21 2015-06-02 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
US8912017B2 (en) * 2011-05-10 2014-12-16 Ostendo Technologies, Inc. Semiconductor wafer bonding incorporating electrical and optical interconnects
US8796054B2 (en) * 2012-05-31 2014-08-05 Corning Incorporated Gallium nitride to silicon direct wafer bonding
CN105051919A (zh) * 2013-01-16 2015-11-11 Qmat股份有限公司 用于形成光电器件的技术
JP5682651B2 (ja) * 2013-04-25 2015-03-11 住友電気工業株式会社 半導体デバイス及びその製造方法
US9368939B2 (en) * 2013-10-18 2016-06-14 Soraa Laser Diode, Inc. Manufacturable laser diode formed on C-plane gallium and nitrogen material
US9520697B2 (en) * 2014-02-10 2016-12-13 Soraa Laser Diode, Inc. Manufacturable multi-emitter laser diode

Also Published As

Publication number Publication date
WO2015072214A1 (ja) 2015-05-21
CN104781907B (zh) 2016-11-23
JP2015095589A (ja) 2015-05-18
CN104781907A (zh) 2015-07-15
US9312340B2 (en) 2016-04-12
US20150349063A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
JP6176069B2 (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
US10600676B2 (en) Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
US9136337B2 (en) Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP6772711B2 (ja) 半導体積層構造体および半導体デバイス
TWI600178B (zh) III -nitride composite substrate, a method of manufacturing the same, a laminated III-nitride compound substrate, a group III nitride semiconductor device, and a method of fabricating the same
WO2012147436A9 (ja) GaN系半導体デバイスの製造方法
JP2008300562A (ja) Iii族窒化物半導体層貼り合わせ基板および半導体デバイス
JP6135441B2 (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
CN108140541B (zh) SiC复合基板的制造方法
WO2015053127A1 (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP6146042B2 (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP6248395B2 (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP2014157983A (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP2009260391A (ja) Iii族窒化物半導体層貼り合わせ基板および半導体デバイスの製造方法
JP2014157979A (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP6146041B2 (ja) Iii族窒化物複合基板および積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170626

R150 Certificate of patent or registration of utility model

Ref document number: 6176069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees