[go: up one dir, main page]

JP6164924B2 - Detection device and detection system - Google Patents

Detection device and detection system Download PDF

Info

Publication number
JP6164924B2
JP6164924B2 JP2013103325A JP2013103325A JP6164924B2 JP 6164924 B2 JP6164924 B2 JP 6164924B2 JP 2013103325 A JP2013103325 A JP 2013103325A JP 2013103325 A JP2013103325 A JP 2013103325A JP 6164924 B2 JP6164924 B2 JP 6164924B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
pixel electrode
detection device
impurity semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013103325A
Other languages
Japanese (ja)
Other versions
JP2014225525A (en
Inventor
渡辺 実
実 渡辺
啓吾 横山
啓吾 横山
将人 大藤
将人 大藤
潤 川鍋
潤 川鍋
健太郎 藤吉
健太郎 藤吉
弘 和山
弘 和山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013103325A priority Critical patent/JP6164924B2/en
Priority to US14/276,510 priority patent/US9093347B2/en
Priority to CN201410204548.8A priority patent/CN104167421B/en
Publication of JP2014225525A publication Critical patent/JP2014225525A/en
Application granted granted Critical
Publication of JP6164924B2 publication Critical patent/JP6164924B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Apparatus For Radiation Diagnosis (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Measurement Of Radiation (AREA)

Description

本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用される検出装置、及び、検出システムに関するものである。   The present invention relates to a detection apparatus and a detection system applied to a medical image diagnostic apparatus, a nondestructive inspection apparatus, an analysis apparatus using radiation, and the like.

近年、薄膜半導体製造技術は、TFT(薄膜トランジスタ)等のスイッチ素子と、フォトダイオード等の放射線又は光を電荷に変換する変換素子と、を組み合わせた画素のアレイ(画素アレイ)を有する検出装置にも利用されている。従来の検出装置として、特許文献1には、基板の上に配置されたスイッチ素子と、スイッチ素子の上に配置されスイッチ素子と電気的に接続された変換素子と、基板及びスイッチ素子と変換素子との間に配置された層間絶縁層と、を含む検出装置が開示されている。また、特許文献1の変換素子は、スイッチ素子と電気的に接続された画素電極と、画素電極と対向して配置された対向電極と、画素電極と対向電極との間に配置された半導体層と、画素電極と半導体層との間に配置された不純物半導体層と、を有する。この画素電極には、残像低減のための光の照射の効率化等のため、透明導電性酸化物が用いられている。また、特許文献2では、画素電極には、残像低減のための光の照射の効率化のために、半導体層が配置された領域内に間隙が設けられている。   In recent years, thin-film semiconductor manufacturing technology has been applied to detection devices having an array of pixels (pixel array) in which a switch element such as a TFT (thin film transistor) and a conversion element that converts radiation or light such as a photodiode into a charge are combined. It's being used. As a conventional detection device, Patent Document 1 discloses a switch element disposed on a substrate, a conversion element disposed on the switch element and electrically connected to the switch element, a substrate, the switch element, and the conversion element. And a detection device including an interlayer insulating layer disposed between the two. In addition, the conversion element disclosed in Patent Document 1 includes a pixel electrode electrically connected to the switch element, a counter electrode disposed to face the pixel electrode, and a semiconductor layer disposed between the pixel electrode and the counter electrode. And an impurity semiconductor layer disposed between the pixel electrode and the semiconductor layer. A transparent conductive oxide is used for the pixel electrode in order to improve the efficiency of light irradiation for reducing afterimages. Further, in Patent Document 2, a gap is provided in a pixel electrode in a region where a semiconductor layer is disposed in order to increase the efficiency of light irradiation for reducing afterimages.

特開2002−026300号公報JP 2002-026300 A 特開2007−329434号公報JP 2007-329434 A

しかしながら、特許文献1の構成では、不純物半導体層と透明導電性酸化物の密着性と、変換素子の暗電流特性と、の両立が困難であった。不純物半導体層と透明導電性酸化物との間の密着性を向上させようとすると、変換素子の暗電流特性の低下を招き、逆に、変換素子の暗電流特性を向上させようとすると、不純物半導体層と透明導電性酸化物との間の密着性の低下を招く。また、特許文献2の構成では、画素電極の間隙によって変換素子とスイッチ素子との接続抵抗が増大し、例えば30fpsといったフレームレートに十分な転送速度の確保が困難となる恐れがある。そこで、本願発明では、不純物半導体層と画素電極の良好な密着性、変換素子の良好な暗電流特性、及び、良好な転送速度の確保が可能な検出装置を提供することを課題とする。   However, in the configuration of Patent Document 1, it is difficult to achieve both the adhesion between the impurity semiconductor layer and the transparent conductive oxide and the dark current characteristics of the conversion element. An attempt to improve the adhesion between the impurity semiconductor layer and the transparent conductive oxide causes a decrease in the dark current characteristics of the conversion element. Conversely, an attempt to improve the dark current characteristics of the conversion element The adhesion between the semiconductor layer and the transparent conductive oxide is reduced. In the configuration of Patent Document 2, the connection resistance between the conversion element and the switch element increases due to the gap between the pixel electrodes, and it may be difficult to ensure a sufficient transfer rate for a frame rate of, for example, 30 fps. Therefore, an object of the present invention is to provide a detection device capable of ensuring good adhesion between an impurity semiconductor layer and a pixel electrode, good dark current characteristics of a conversion element, and good transfer speed.

本発明の検出装置は、可視光を透過し得る基板と、基板側から順に画素電極と不純物半導体層と半導体層とを有して放射線又は光を電荷に変換する変換素子と、前記基板を透過して前記半導体層へ可視光を照射するための光源と、を含む検出装置であって、前記画素電極は、前記半導体層の正射影と重なる領域内に位置する間隙を備える金属層を含み、前記基板と前記画素電極との間に配置されたトランジスタと、前記トランジスタに電気的に接続された配線を更に含み、前記配線は、前記間隙の正射影を含む位置に間隙が備えられていることを特徴とする。また、本発明の検出システムは、前記検出装置と、前記検出装置からの信号を処理する信号処理手段と、前記信号処理手段からの信号を記録するための記録手段と、前記信号処理手段からの信号を表示するための表示手段と、前記信号処理手段からの信号を伝送するための伝送処理手段と、を具備する。 The detection apparatus of the present invention includes a substrate that can transmit visible light , a pixel electrode, an impurity semiconductor layer, and a semiconductor layer in order from the substrate side , the radiation conversion element that converts radiation or light into electric charges, and the substrate. A light source for irradiating the semiconductor layer with visible light , wherein the pixel electrode includes a metal layer having a gap located in a region overlapping the orthogonal projection of the semiconductor layer, A transistor disposed between the substrate and the pixel electrode; and a wiring electrically connected to the transistor, wherein the wiring includes a gap at a position including an orthogonal projection of the gap. It is characterized by. Further, the detection system of the present invention includes the detection device, a signal processing means for processing a signal from the detection device, a recording means for recording a signal from the signal processing means, and a signal processing means. Display means for displaying a signal, and transmission processing means for transmitting a signal from the signal processing means.

本願発明により、不純物半導体層と画素電極の良好な密着性、変換素子の良好な暗電流特性、及び、良好な転送速度の確保が可能な検出装置を提供することが可能となる。   According to the present invention, it is possible to provide a detection device capable of ensuring good adhesion between an impurity semiconductor layer and a pixel electrode, good dark current characteristics of a conversion element, and good transfer speed.

第1の実施形態に係る検出装置の1画素あたりの平面模式図、1画素あたりの画素電極の平面模式図、及び、1画素あたりの断面模式図である。FIG. 2 is a schematic plan view per pixel of the detection apparatus according to the first embodiment, a schematic plan view of a pixel electrode per pixel, and a schematic cross-sectional view per pixel. 第1の実施形態の他の例に係る検出装置の1画素あたりの平面模式図である。It is a plane schematic diagram per pixel of the detection apparatus according to another example of the first embodiment. 検出装置の模式的等価回路図である。It is a typical equivalent circuit schematic of a detection apparatus. 検出装置の構成を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the structure of a detection apparatus. 第2の実施形態に係る検出装置の1画素あたりの平面模式図及び断面模式図である。It is the plane schematic diagram and cross-sectional schematic diagram per pixel of the detection apparatus which concerns on 2nd Embodiment. 第3の実施形態に係る検出装置の1画素あたりの平面模式図である。It is a plane schematic diagram per pixel of the detection device according to the third embodiment. 第4の実施形態に係る検出装置の1画素あたりの平面模式図である。It is a plane schematic diagram per pixel of the detection device according to the fourth embodiment. 第5の実施形態に係る検出装置の1画素あたりの平面模式図である。It is a plane schematic diagram per pixel of the detection device according to the fifth embodiment. 本発明の検出装置を用いた放射線検出システムの概念図である。It is a conceptual diagram of the radiation detection system using the detection apparatus of this invention.

以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。なお、本明細書では、放射性崩壊によって放出される粒子(光子を含む)の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばX線や粒子線、宇宙線なども、放射線に含まれるものとする。   Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings. In this specification, in addition to α-rays, β-rays, γ-rays, etc., which are beams produced by particles (including photons) emitted by radioactive decay, beams having the same or higher energy, such as X-rays, Particle rays and cosmic rays are also included in the radiation.

(第1の実施形態)
先ず、図1(a)〜図1(c)を用いて第1の実施形態に係る検出装置について説明する。図1(a)は検出装置を構成する1画素の平面模式図であり、図1(b)は1画素あたりの画素電極の平面模式図であり、図1(c)は図1(a)のA−A’における断面模式図である。なお、図1(a)は、後述する各絶縁層、被覆部材、半導体層、及び、各不純物半導体層は、簡便化の為に省略している。
(First embodiment)
First, the detection apparatus according to the first embodiment will be described with reference to FIGS. 1 (a) to 1 (c). 1A is a schematic plan view of one pixel constituting the detection device, FIG. 1B is a schematic plan view of pixel electrodes per pixel, and FIG. 1C is a schematic diagram of FIG. It is a cross-sectional schematic diagram in AA '. Note that in FIG. 1A, each insulating layer, covering member, semiconductor layer, and each impurity semiconductor layer, which will be described later, are omitted for simplification.

本発明の検出装置は、基板100の上に画素11が行列状に複数配置されている。1つの画素11は、図1(a)〜(c)に示すように、放射線又は光を電荷に変換する変換素子12と、変換素子12の電荷に応じた電気信号を出力するスイッチ素子であるTFT(薄膜トランジスタ)13とを含む。本実施形態では、変換素子12として非晶質シリコンのPIN型フォトダイオードを用いている。変換素子12は、ガラス基板等の絶縁性の基板100の上に設けられたTFT13の上に、有機材料からなる層間絶縁層120を挟んで積層されて配置されている。層間絶縁層120は、複数のスイッチ素子である複数のTFT13を覆うように配置されている。なお、図1(c)に示すように、層間絶縁層120の表面は、無機材料からなる被覆部材121と画素電極122により覆われている。   In the detection device of the present invention, a plurality of pixels 11 are arranged in a matrix on a substrate 100. As shown in FIGS. 1A to 1C, one pixel 11 is a conversion element 12 that converts radiation or light into electric charge, and a switch element that outputs an electric signal corresponding to the electric charge of the conversion element 12. TFT (thin film transistor) 13. In this embodiment, an amorphous silicon PIN photodiode is used as the conversion element 12. The conversion element 12 is disposed on a TFT 13 provided on an insulating substrate 100 such as a glass substrate, with an interlayer insulating layer 120 made of an organic material interposed therebetween. The interlayer insulating layer 120 is disposed so as to cover the plurality of TFTs 13 which are a plurality of switch elements. As shown in FIG. 1C, the surface of the interlayer insulating layer 120 is covered with a covering member 121 and a pixel electrode 122 made of an inorganic material.

TFT13は、基板100の上に、基板側から順に配置された、制御電極131と、絶縁層132と、半導体層133と、半導体層133よりも不純物濃度の高い不純物半導体層134と、第1主電極135と、第2主電極136と、を含む。不純物半導体層134はその一部領域で第1主電極135及び第2主電極136と接しており、その一部領域と接する半導体層133の領域の間の領域が、TFTのチャネル領域となる。制御電極131は制御配線15と電気的に接続されており、第1主電極135は信号配線16と電気的に接続されており、第2主電極136は変換素子12の画素電極122と電気的に接続されている。なお、本実施形態では第1主電極135と第2主電極136と信号配線16とは、同じ導電層で一体的に構成されており、第1主電極135が信号配線16の一部をなしている。保護層137はTFT13、制御配線15、及び信号配線16を覆うように設けられている。本実施形態では、スイッチ素子として非晶質シリコンを主材料とした半導体層133及び不純物半導体層134を用いた逆スタガ型のTFTを用いたが、本発明はそれに限定されるものではない。例えば、多結晶シリコンを主材料としたスタガ型のTFTを用いたり、有機TFT、酸化物TFT等を用いたりすることができる。なお、本実施形態では、制御電極131と制御配線15は同じ導電層を使用して一体的に形成されている。また、第1主電極135と信号配線16は同じ導電層を使用して一体的に形成されている。   The TFT 13 includes a control electrode 131, an insulating layer 132, a semiconductor layer 133, an impurity semiconductor layer 134 having an impurity concentration higher than that of the semiconductor layer 133, and a first main layer, which are arranged on the substrate 100 in order from the substrate side. An electrode 135 and a second main electrode 136 are included. The impurity semiconductor layer 134 is in contact with the first main electrode 135 and the second main electrode 136 in a partial region thereof, and a region between the regions of the semiconductor layer 133 in contact with the partial region is a channel region of the TFT. The control electrode 131 is electrically connected to the control wiring 15, the first main electrode 135 is electrically connected to the signal wiring 16, and the second main electrode 136 is electrically connected to the pixel electrode 122 of the conversion element 12. It is connected to the. In the present embodiment, the first main electrode 135, the second main electrode 136, and the signal wiring 16 are integrally formed of the same conductive layer, and the first main electrode 135 constitutes a part of the signal wiring 16. ing. The protective layer 137 is provided so as to cover the TFT 13, the control wiring 15, and the signal wiring 16. In this embodiment, an inverted stagger type TFT using the semiconductor layer 133 and the impurity semiconductor layer 134, which are mainly made of amorphous silicon, is used as the switch element. However, the present invention is not limited to this. For example, a staggered TFT mainly composed of polycrystalline silicon, an organic TFT, an oxide TFT, or the like can be used. In the present embodiment, the control electrode 131 and the control wiring 15 are integrally formed using the same conductive layer. The first main electrode 135 and the signal wiring 16 are integrally formed using the same conductive layer.

層間絶縁層120は、複数のTFT13を覆うように、基板100と後述する変換素子12の画素電極122との間に配置されており、コンタクトホールを有している。変換素子12の画素電極122とTFT13の第2主電極136とが、層間絶縁層120に設けられたコンタクトホールにおいて、電気的に接続される。   The interlayer insulating layer 120 is disposed between the substrate 100 and a pixel electrode 122 of the conversion element 12 described later so as to cover the plurality of TFTs 13 and has a contact hole. The pixel electrode 122 of the conversion element 12 and the second main electrode 136 of the TFT 13 are electrically connected in a contact hole provided in the interlayer insulating layer 120.

変換素子12は、層間絶縁層120の上に、層間絶縁層側(基板側)から順に配置された、画素電極となる金属層122と、第1導電型の不純物半導体層123と、半導体層124と、第2導電型の不純物半導体層125と、対向電極126と、を含む。画素電極は、金属材料又は合金材料からなる金属層122を含む。金属材料としては、Al(2.655×10−6Ωcm),Mo(5.0×10−8Ωcm),Cr(1.29×10−5Ωcm),Ti(4.2×10−5Ωcm),W(5.65×10−6Ωcm),Cu(1.67×10−6Ωcm)から好適に選択され得る。また、合金材料としては、Al系合金が好適に用いられ、例えばAl−Nd(5.0××10−8Ωcm)が好適に用いられ得る。このような金属材料又は合金材料は、特許文献1にあるような透明導電性酸化物に比べて、第1導電型の不純物半導体層123を形成する際のプラズマCVDにおけるプラズマ耐性が高い。そのため、金属層122は、プラズマCVDによるダメージが透明導電性酸化物の層よりも抑制され、第1導電型の不純物半導体層123との密着性を透明導電性酸化物の層に比べて高くすることができる。また、金属層122は、透明導電性酸化物に比べて表面の平坦性が良好なため、金属層122に接する不純物半導体層123の格子欠陥は、透明導電性酸化物に接する不純物半導体層に比べて少なくなり得る。そのため、金属層122に接する不純物半導体層123は透明導電性酸化物に接する不純物半導体層に比べて不純物の濃度を高くすることができ、PIN型フォトダイオードの逆バイアス時の逆方向飽和電流、すなわち暗電流を抑制できる。ただし、金属層122は、残像低減のために基板100の画素11が配置された表面と対向する表面側に備えられ得る光源(不図示)から照射される可視光を、十分に半導体層124へ透過させることが困難である。そこで、金属層122は、半導体層124の正射影と重なる領域内に位置する間隙122’を備えている。ここで、半導体層124の正投影は、半導体層124から金属層122への正射影である。金属層122が間隙122’を備えることにより、間隙122’を通って光源(不図示)からの光を十分に半導体層124に照射することが可能となる。また、金属材料又は合金材料は透明導電性酸化物(〜2.0×10−4Ωcm)に比べて比抵抗が低いため、金属層122の抵抗を、間隙122’を備えても画素電極として用い得るに十分低くなるように抑制することが容易となる。そのため、十分な画素の転送速度を確保することが容易となる。このように、半導体層124が配置された領域内に間隙122’を備える金属層122を用いることにより、不純物半導体層と画素電極の良好な密着性、変換素子の良好な暗電流特性、及び、良好な転送速度の確保が可能な検出装置を提供することが可能となる。第1導電型の不純物半導体層123は、第1導電型の極性を示し、半導体層124及び第2導電型の不純物半導体層125よりも第1導電型の不純物の濃度が高いものである。また、第2導電型の不純物半導体層125は、第2導電型の極性を示し、第1導電型の不純物半導体層123及び半導体層124よりも第2導電型の不純物の濃度が高いもので、本発明の他の不純物半導体層に相当する。第1導電型と第2導電型とは互いに異なる極性の導電型であり、本実施形態では第1導電型がn型、第2導電型はp型である。ただし、本発明はそれに限定されるものではなく、第1導電型がp型、第2導電型はn型であってもよい。変換素子12の対向電極126には電極配線(不図示)が電気的に接続される。画素電極となる金属層122は層間絶縁層120に設けられたコンタクトホールにおいて、TFT13の第2主電極136と電気的に接続される。本実施形態では、非晶質シリコンを主材料とした第1導電型の不純物半導体層123、半導体層124、第2導電型の不純物半導体層125を用いたフォトダイオードを用いている。なお、本実施形態では、層間絶縁層120の表面が、金属層122と無機材料からなる被覆部材121とで覆われている。つまり、被覆部材121は、金属層122の間隙122’と、隣接する画素11の画素電極の間と、において層間絶縁層120と不純物半導体層123との間に配置されている。そのため、不純物半導体層123となる不純物半導体膜をCVD法、蒸着法、スパッタリング法等により成膜する際に、層間絶縁層120の表面の露出が抑制される。そのため、不純物半導体層123への有機材料の混入が低減できる。また、本実施形態では、不純物半導体層123、半導体層124、及び、不純物半導体層125が、被覆部材121の上で画素ごとに分離または除去されている。その分離または除去の際、被覆部材121がエッチングストッパー層として働くこととなる。そのため、層間絶縁層120がドライエッチングのスピーシーズに晒されることなく、有機材料による変換素子への汚染を抑制することが可能となる。なお、図1(c)では、被覆部材121は層間絶縁層120及び金属層122と不純物半導体層123との間に配置されているが、金属層122及び不純物半導体層123と層間絶縁層120との間に配置されてもよい。 The conversion element 12 is disposed on the interlayer insulating layer 120 in this order from the interlayer insulating layer side (substrate side), the metal layer 122 serving as the pixel electrode, the first conductivity type impurity semiconductor layer 123, and the semiconductor layer 124. A second conductivity type impurity semiconductor layer 125, and a counter electrode 126. The pixel electrode includes a metal layer 122 made of a metal material or an alloy material. As the metal material, Al (2.655 × 10 −6 Ωcm), Mo (5.0 × 10 −8 Ωcm), Cr (1.29 × 10 −5 Ωcm), Ti (4.2 × 10 −5) Ωcm), W (5.65 × 10 −6 Ωcm), Cu (1.67 × 10 −6 Ωcm) can be suitably selected. As the alloy material, an Al-based alloy is preferably used, and for example, Al—Nd (5.0 × 10 −8 Ωcm) can be preferably used. Such a metal material or alloy material has higher plasma resistance in plasma CVD when forming the first conductivity type impurity semiconductor layer 123 than a transparent conductive oxide as in Patent Document 1. Therefore, the metal layer 122 is less damaged by plasma CVD than the transparent conductive oxide layer, and has higher adhesion to the first conductive type impurity semiconductor layer 123 than the transparent conductive oxide layer. be able to. Further, since the metal layer 122 has better surface flatness than the transparent conductive oxide, the lattice defects of the impurity semiconductor layer 123 in contact with the metal layer 122 are larger than those in the impurity semiconductor layer in contact with the transparent conductive oxide. Can be less. Therefore, the impurity semiconductor layer 123 in contact with the metal layer 122 can have a higher impurity concentration than the impurity semiconductor layer in contact with the transparent conductive oxide, and the reverse saturation current at the time of reverse bias of the PIN photodiode, that is, Dark current can be suppressed. However, the metal layer 122 sufficiently supplies visible light emitted from a light source (not shown) that can be provided on the surface side of the substrate 100 opposite to the surface on which the pixels 11 are disposed to reduce afterimages to the semiconductor layer 124. It is difficult to transmit. Therefore, the metal layer 122 includes a gap 122 ′ located in a region overlapping with the orthogonal projection of the semiconductor layer 124. Here, the orthographic projection of the semiconductor layer 124 is an orthogonal projection from the semiconductor layer 124 to the metal layer 122. Since the metal layer 122 includes the gap 122 ′, the semiconductor layer 124 can be sufficiently irradiated with light from a light source (not shown) through the gap 122 ′. Further, since the specific resistance of the metal material or alloy material is lower than that of the transparent conductive oxide (˜2.0 × 10 −4 Ωcm), the resistance of the metal layer 122 can be used as a pixel electrode even if the gap 122 ′ is provided. It becomes easy to suppress it to be sufficiently low to be usable. Therefore, it becomes easy to ensure a sufficient pixel transfer rate. As described above, by using the metal layer 122 having the gap 122 ′ in the region where the semiconductor layer 124 is disposed, good adhesion between the impurity semiconductor layer and the pixel electrode, good dark current characteristics of the conversion element, and It is possible to provide a detection device capable of ensuring a good transfer rate. The first conductivity type impurity semiconductor layer 123 has a polarity of the first conductivity type, and has a higher concentration of the first conductivity type impurity than the semiconductor layer 124 and the second conductivity type impurity semiconductor layer 125. The second conductivity type impurity semiconductor layer 125 has a second conductivity type polarity and has a higher concentration of second conductivity type impurities than the first conductivity type impurity semiconductor layer 123 and the semiconductor layer 124. This corresponds to another impurity semiconductor layer of the present invention. The first conductivity type and the second conductivity type are conductivity types having different polarities, and in this embodiment, the first conductivity type is n-type and the second conductivity type is p-type. However, the present invention is not limited thereto, and the first conductivity type may be p-type and the second conductivity type may be n-type. An electrode wiring (not shown) is electrically connected to the counter electrode 126 of the conversion element 12. The metal layer 122 serving as a pixel electrode is electrically connected to the second main electrode 136 of the TFT 13 through a contact hole provided in the interlayer insulating layer 120. In the present embodiment, a photodiode using a first conductivity type impurity semiconductor layer 123, a semiconductor layer 124, and a second conductivity type impurity semiconductor layer 125 mainly containing amorphous silicon is used. In the present embodiment, the surface of the interlayer insulating layer 120 is covered with the metal layer 122 and the covering member 121 made of an inorganic material. That is, the covering member 121 is disposed between the interlayer insulating layer 120 and the impurity semiconductor layer 123 in the gap 122 ′ of the metal layer 122 and between the pixel electrodes of the adjacent pixels 11. Therefore, exposure of the surface of the interlayer insulating layer 120 is suppressed when an impurity semiconductor film to be the impurity semiconductor layer 123 is formed by a CVD method, an evaporation method, a sputtering method, or the like. Therefore, mixing of the organic material into the impurity semiconductor layer 123 can be reduced. In this embodiment, the impurity semiconductor layer 123, the semiconductor layer 124, and the impurity semiconductor layer 125 are separated or removed for each pixel on the covering member 121. At the time of separation or removal, the covering member 121 serves as an etching stopper layer. Therefore, it is possible to suppress contamination of the conversion element by the organic material without exposing the interlayer insulating layer 120 to the dry etching species. In FIG. 1C, the covering member 121 is disposed between the interlayer insulating layer 120, the metal layer 122, and the impurity semiconductor layer 123, but the metal layer 122, the impurity semiconductor layer 123, the interlayer insulating layer 120, and the like. It may be arranged between.

そして、変換素子12、及び、被覆部材121を覆うように、パッシベーション層127が設けられている。   A passivation layer 127 is provided so as to cover the conversion element 12 and the covering member 121.

なお、本実施形態では、非晶質シリコンを主材料とした第1導電型の不純物半導体層123、半導体層124、第2導電型の不純物半導体層125を用いたフォトダイオードを用いたが、本発明はこれに限定されるものではない。例えば非晶質セレンを主材料とした第1導電型の不純物半導体総123、半導体層124、第2導電型の不純物半導体層125を用いた、放射線を直接電荷に変換する素子も用いることができる。対向電極126は、画素電極となる金属層122と対向して配置され、電極配線(不図示)と電気的に接続される。非晶質シリコンを主材料とした第1導電型の不純物半導体層123、半導体層124、第2導電型の不純物半導体層125を用いたフォトダイオードを用いる場合、対向電極126は透明導電性酸化物を用いることが好ましい。放射線を可視光に波長変換するシンチレータ(不図示)からの光を良好に半導体層124へ透過させるためである。   In the present embodiment, the photodiode using the first conductivity type impurity semiconductor layer 123, the semiconductor layer 124, and the second conductivity type impurity semiconductor layer 125, which is mainly made of amorphous silicon, is used. The invention is not limited to this. For example, an element that directly converts radiation into electric charges using the first conductive type impurity semiconductor total 123, the semiconductor layer 124, and the second conductive type impurity semiconductor layer 125 mainly containing amorphous selenium can be used. . The counter electrode 126 is disposed to face the metal layer 122 serving as a pixel electrode, and is electrically connected to an electrode wiring (not shown). When a photodiode using the first conductive type impurity semiconductor layer 123, the semiconductor layer 124, and the second conductive type impurity semiconductor layer 125, which is mainly made of amorphous silicon, is used, the counter electrode 126 is formed of a transparent conductive oxide. Is preferably used. This is because light from a scintillator (not shown) that converts the wavelength of radiation into visible light can be transmitted to the semiconductor layer 124 satisfactorily.

また、本実施形態では、金属層122には、コンタクトホールに位置する領域を除いて、正方形の間隙122’が2次元アレイ状に複数備えられている。金属層122のコンタクトホールに位置する領域に間隙122’を備えると、変換素子12とトランジスタ13との接続抵抗の増加や接続不良の原因となるため、好ましくない。ただし、本願発明の間隙122’の形状はそれに限定されるものではなく、様々な形状の間隙122’が備えられ得る。例えば、図2(a)に示すような、長辺が信号配線16と平行な矩形の間隙122’や、図2(b)に示すような、長辺が制御配線15と平行な矩形の間隙122’が、金属層122に複数備えられていてもよい。また、複数図2(c)に示すような、金属層122に、多角形の間隙122’と矩形の間隙122’と正方形の間隙122’の組み合わせが、コンタクトホール及び/又は金属層122の重心を中心に放射状に複数備えられていてもよい。なお、図1(a)、図2(a)〜図(2c)で説明した形態では、間隙122’に対応する被覆部材121は、間隙122’の形状に合わせて、備えられ得る。図1(a)の間隙122’に対しては、被覆部材121は正方形の形状で複数備えられ、図2(a)の間隙122’に対しては、被覆部材121は長辺が信号配線16と平行な矩形の形状で複数備えられる。また、図2(b)の間隙122’に対しては、被覆部材121の形状は長辺が制御配線15と平行な矩形の形状で複数備えられる。図2(c)に対しては、多角形の被覆部材121と矩形の被覆部材121と正方形の被覆部材121がそれぞれの間隙122’に対応して備えられる。また、図1(c)では金属層122は単層で説明したが、本願発明はそれに限定されるものではなく、異なる材料の複数層であってもよい。   In the present embodiment, the metal layer 122 is provided with a plurality of square gaps 122 ′ in a two-dimensional array except for the region located in the contact hole. Providing the gap 122 ′ in the region located in the contact hole of the metal layer 122 is not preferable because it causes an increase in connection resistance between the conversion element 12 and the transistor 13 and a connection failure. However, the shape of the gap 122 ′ of the present invention is not limited thereto, and various shapes of the gap 122 ′ can be provided. For example, a rectangular gap 122 ′ whose long side is parallel to the signal wiring 16 as shown in FIG. 2A, or a rectangular gap whose long side is parallel to the control wiring 15 as shown in FIG. A plurality of 122 ′ may be provided in the metal layer 122. Further, as shown in FIG. 2C, the metal layer 122 has a polygonal gap 122 ′, a rectangular gap 122 ′, and a square gap 122 ′ in combination. A plurality of radials may be provided around the center. In the embodiment described with reference to FIGS. 1A and 2A to 2C, the covering member 121 corresponding to the gap 122 'can be provided in accordance with the shape of the gap 122'. For the gap 122 ′ in FIG. 1A, a plurality of covering members 121 are provided in a square shape, and for the gap 122 ′ in FIG. A plurality of rectangular shapes parallel to each other. Further, for the gap 122 ′ in FIG. 2B, the covering member 121 is provided with a plurality of rectangular shapes whose long sides are parallel to the control wiring 15. 2C, a polygonal covering member 121, a rectangular covering member 121, and a square covering member 121 are provided corresponding to the gaps 122 '. In addition, although the metal layer 122 is described as a single layer in FIG. 1C, the present invention is not limited thereto, and a plurality of layers of different materials may be used.

次に、図3を用いて本発明の第1の実施形態に係る検出装置の概略的等価回路を説明する。なお、図3では説明の簡便化のため3行3列の等価回路図を用いたが、本発明はそれに限定されるものではなく、検出装置はn行m列(n,mはいずれも2以上の自然数)の画素アレイを有する。本実施形態における検出装置は、基板100の表面上に、行方向及び列方向に配列された複数の画素1を含む変換部3が設けられている。各画素1は、放射線又は光を電荷に変換する変換素子12と、変換素子12の電荷に応じた電気信号を出力するTFT13と、を含む。変換素子の対向電極126側の表面に、放射線を可視光に波長変換するシンチレータ(不図示)が配置されてもよい。電極配線14は、列方向に配列された複数の変換素子12の対向電極126に共通に接続される。制御配線15は、行方向に配列された複数のTFT13の制御電極131に共通に接続され、駆動回路2に電気的に接続される。駆動回路2が列方向に複数配列された制御配線15に駆動パルスを順次に又は同時に供給することにより、行単位で画素からの電気信号が、行方向に配列された複数の信号配線16に並列に出力される。信号配線16は、列方向に配列された複数のTFT13の第1主電極135に共通に接続され、読出回路4に電気的に接続される。読出回路4は、信号配線16毎に、信号配線16からの電気信号を積分して増幅する積分増幅器5と、積分増幅器5で増幅して出力された電気信号をサンプルホールドするサンプルホールド回路6を備える。読出回路4は更に、複数のサンプルホールド回路6から並列に出力される電気信号を直列の電気信号に変換するマルチプレクサ7と、出力された電気信号をデジタルデータに変換するA/D変換器8を含む。積分増幅器5の非反転入力端子には電源回路9から基準電位Vrefが供給される。電源回路9は更に、行方向に配列された複数の電極配線14に電気的に接続されており、変換素子12の対向電極126にバイアス電位Vsを供給する。   Next, a schematic equivalent circuit of the detection apparatus according to the first embodiment of the present invention will be described with reference to FIG. In FIG. 3, an equivalent circuit diagram of 3 rows and 3 columns is used for simplification of the description. However, the present invention is not limited to this, and the detection apparatus has n rows and m columns (n and m are both 2). A natural number) pixel array. In the detection apparatus according to this embodiment, a conversion unit 3 including a plurality of pixels 1 arranged in the row direction and the column direction is provided on the surface of the substrate 100. Each pixel 1 includes a conversion element 12 that converts radiation or light into an electric charge, and a TFT 13 that outputs an electric signal corresponding to the electric charge of the conversion element 12. A scintillator (not shown) that converts the wavelength of radiation into visible light may be disposed on the surface of the conversion element on the counter electrode 126 side. The electrode wiring 14 is commonly connected to the counter electrodes 126 of the plurality of conversion elements 12 arranged in the column direction. The control wiring 15 is commonly connected to the control electrodes 131 of the plurality of TFTs 13 arranged in the row direction, and is electrically connected to the drive circuit 2. The drive circuit 2 supplies drive pulses sequentially or simultaneously to a plurality of control wirings 15 arranged in the column direction, so that electric signals from the pixels are parallel to the plurality of signal wirings 16 arranged in the row direction. Is output. The signal wiring 16 is connected in common to the first main electrodes 135 of the plurality of TFTs 13 arranged in the column direction, and is electrically connected to the readout circuit 4. The readout circuit 4 includes, for each signal wiring 16, an integration amplifier 5 that integrates and amplifies the electrical signal from the signal wiring 16, and a sample hold circuit 6 that samples and holds the electrical signal amplified and output by the integration amplifier 5. Prepare. The readout circuit 4 further includes a multiplexer 7 that converts electrical signals output in parallel from the plurality of sample and hold circuits 6 into serial electrical signals, and an A / D converter 8 that converts the output electrical signals into digital data. Including. A reference potential Vref is supplied from the power supply circuit 9 to the non-inverting input terminal of the integrating amplifier 5. The power supply circuit 9 is further electrically connected to a plurality of electrode wirings 14 arranged in the row direction, and supplies a bias potential Vs to the counter electrode 126 of the conversion element 12.

以下に、本実施形態の検出装置の動作について説明する。変換素子12の画素電極122にはTFT13を介して基準電位Vrefを与え、対向電極126には、放射線又は可視光によって発生した電子正孔対分離に必要なバイアス電位Vsを与える。この状態で、被検体を透過した放射線又はそれに応じた可視光が変換素子12に入射し、電荷に変換され変換素子12に蓄積される。この電荷に応じた電気信号は、駆動回路2から制御配線15に印加される駆動パルスにより行単位でTFT13が導通状態となることで、各信号配線16に行単位で並列に出力される。行単位で出力された電気信号は、読出回路4により1行分のデジタルデータとして外部に読み出される。この動作が行単位で順次行われることにより、画素から1画像分の画像信号が複数の画素11から読出回路4に出力され、読出回路4により1画像分のデジタルデータである画像データが出力される。このような動作を行うため、本願発明の画素電極は、間隙122’を備えた金属層122を含んでいても、複数の画素11から十分な画像信号が出力されなければならない。そのため、本願発明では、以下の式(1)を満たす画素電極であることが好ましい。   Below, operation | movement of the detection apparatus of this embodiment is demonstrated. A reference potential Vref is applied to the pixel electrode 122 of the conversion element 12 via the TFT 13, and a bias potential Vs necessary for electron-hole pair separation generated by radiation or visible light is applied to the counter electrode 126. In this state, radiation that has passed through the subject or visible light corresponding thereto enters the conversion element 12, is converted into electric charge, and is accumulated in the conversion element 12. The electrical signal corresponding to the electric charge is output in parallel to each signal line 16 in units of rows by the TFT 13 being turned on in units of rows by a drive pulse applied from the drive circuit 2 to the control line 15. The electric signal output in units of rows is read out to the outside as digital data for one row by the reading circuit 4. By sequentially performing this operation in units of rows, an image signal for one image is output from the pixels to the readout circuit 4, and image data that is digital data for one image is output from the readout circuit 4. The In order to perform such an operation, even if the pixel electrode of the present invention includes the metal layer 122 having the gap 122 ′, a sufficient image signal must be output from the plurality of pixels 11. Therefore, in this invention, it is preferable that it is a pixel electrode which satisfy | fills the following formula | equation (1).

≦T/(n×C)−RON ・・・(1)
ここで、Cは変換素子12の容量、RONはTFT13のオン抵抗、Tは要求されるS/N比を満たす画像信号を出力するために駆動回路2が複数の画素11のTFT13を行単位で順次駆動するのに必要な時間である。また、nは複数の画素11の行数、Rは不純物半導体層123及び画素電極からなる部材の抵抗である。ここで、要求されるS/N比とは、変換素子12で生成され得る電荷の量とTFT13の導通によって転送され得る電荷の量の差分、即ち、画素11に残留する電荷の量を変換素子12で生成され得る電荷の量で除算した値の逆数である。なお、図1(c)に示す形態にあっては、不純物半導体層123のシート抵抗は、TFT13のオン抵抗RONの200倍以下であることが好ましい。
R S ≦ T / (n × C S ) −R ON (1)
Here, C S is the capacitance of the conversion element 12, rows TFT13 driving circuit 2 a plurality of pixels 11 for R ON is for outputting an image signal satisfying the on-resistance, T S / N ratio is required of TFT13 This is the time required to drive sequentially in units. Further, n is the number of rows of the plurality of pixels 11, and RS is the resistance of a member made up of the impurity semiconductor layer 123 and the pixel electrode. Here, the required S / N ratio is the difference between the amount of charge that can be generated by the conversion element 12 and the amount of charge that can be transferred by the conduction of the TFT 13, that is, the amount of charge remaining in the pixel 11. 12 is the reciprocal of the value divided by the amount of charge that can be generated. Incidentally, in the embodiment shown in FIG. 1 (c), the sheet resistance of the impurity semiconductor layer 123 is preferably equal to or less than 200 times the on-resistance R ON of the TFT 13.

次に、図4(a)及び図4(b)を用いて、本願発明の検出装置の構成を説明する。図4(a)に示す検出装置は、基板100の放射線入射側において、基板100側から順に、画素11とシンチレータ21とを備える。また、検出装置は、基板100の画素が備えられた側と反対側に、基板100側から順に、光源24と回路基板23とを備える。光源24は、残像低減のために、基板100及び金属層122の間隙122’を透過して画素11の変換素子12の半導体層124へ可視光を照射するためのものである。回路基板23は、駆動回路2又は読出回路4が備えられ、画素11に電気的に接続されたフレキシブルプリント基板に電気的に接続されている。また、回路基板23には、駆動回路2に制御信号を供給する集積回路、及び、読出回路4からの画像信号を処理する集積回路の少なくとも一方が備えられている。一方、図4(b)に示す検出装置は、基板100の放射線入射側とは反対側において、基板100側から順に、画素11とシンチレータ21と回路基板23とを備える。そして、基板100の放射線入射側、即ち、基板100の画素が備えられた側と反対側に、回路基板23を備える。そして、図4(a)及び図4(b)に示す検出装置は、基板100、画素11、シンチレータ21、フレキシブルプリント基板22、回路基板23、及び、光源24を収容する筐体20を含む。   Next, the configuration of the detection apparatus of the present invention will be described with reference to FIGS. 4 (a) and 4 (b). The detection apparatus illustrated in FIG. 4A includes a pixel 11 and a scintillator 21 in order from the substrate 100 side on the radiation incident side of the substrate 100. In addition, the detection apparatus includes a light source 24 and a circuit board 23 in order from the substrate 100 side on the side opposite to the side where the pixels of the substrate 100 are provided. The light source 24 is for irradiating the semiconductor layer 124 of the conversion element 12 of the pixel 11 with visible light through the gap 122 ′ between the substrate 100 and the metal layer 122 in order to reduce an afterimage. The circuit board 23 is provided with the drive circuit 2 or the readout circuit 4 and is electrically connected to a flexible printed board electrically connected to the pixel 11. The circuit board 23 includes at least one of an integrated circuit that supplies a control signal to the drive circuit 2 and an integrated circuit that processes an image signal from the readout circuit 4. On the other hand, the detection apparatus shown in FIG. 4B includes a pixel 11, a scintillator 21, and a circuit board 23 in order from the substrate 100 side on the side opposite to the radiation incident side of the substrate 100. The circuit board 23 is provided on the radiation incident side of the substrate 100, that is, on the side opposite to the side on which the pixels of the substrate 100 are provided. 4A and 4B includes a housing 100 that houses a substrate 100, a pixel 11, a scintillator 21, a flexible printed circuit board 22, a circuit board 23, and a light source 24.

(第2の実施形態)
次に、図5(a)及び図5(b)を用いて第2の実施形態に係る検出装置について説明する。図5(a)は検出装置を構成する1画素の平面模式図であり、図5(b)は図5(a)のB−B’における断面模式図である。なお、図5(a)では、各絶縁層、被覆部材、半導体層、及び、各不純物半導体層は、簡便化の為に省略している。図5(a)及び図5(b)に示す第2の実施形態では、図1(a)及び図1(c)に示す第1の実施形態に比べて、以下の点で相違する。
(Second Embodiment)
Next, a detection apparatus according to the second embodiment will be described with reference to FIGS. 5 (a) and 5 (b). FIG. 5A is a schematic plan view of one pixel constituting the detection device, and FIG. 5B is a schematic cross-sectional view taken along the line BB ′ of FIG. In FIG. 5A, each insulating layer, covering member, semiconductor layer, and each impurity semiconductor layer are omitted for simplification. The second embodiment shown in FIGS. 5A and 5B is different from the first embodiment shown in FIGS. 1A and 1C in the following points.

まず第1の相違点は、間隙122’を設ける位置である。第2の実施形態では、間隙122’の正射影が制御配線15及び信号配線16の少なくとも一方の配線と重ならないように、間隙122’が金属層122に備えられている。ここで、間隙122’の正射影は、間隙122’から制御配線15及び信号配線16の少なくとも一方の配線への正射影である。制御配線15に供給される駆動パルスにより、制御配線15の電位が変動した際に、制御配線15と間隙122’とが対向していると、不純物半導体層123の電位に影響を与える。信号配線16と間隙122’とが対向していると、ある画素11から出力された電気信号により、信号配線16の電位が変動した際に、他の画素11の変換素子12の不純物半導体層123の電位に影響を与える。不純物半導体層123は金属層122に比べて比抵抗が高いため、配線の電位変動による不純物半導体層123の電位の変動が収束する時間が金属層122に比べて長くなる。それにより、得られる画像信号に配線の電位の変動の影響によるアーチファクトが発生するおそれがある。そのアーチファクトを抑制するために、変換素子12の配線と対向する領域には、金属層122があることが望ましい。そのため、間隙122’の正射影が、制御配線15及び信号配線16の少なくとも一方の配線と重ならないように、間隙122’が金属層122に備えられている。なお、間隙122’の正射影がトランジスタ13と重ならないように、間隙122’が金属層122に備えられていることも望ましい。   First, the first difference is the position where the gap 122 'is provided. In the second embodiment, the gap 122 ′ is provided in the metal layer 122 so that the orthogonal projection of the gap 122 ′ does not overlap with at least one of the control wiring 15 and the signal wiring 16. Here, the orthogonal projection of the gap 122 ′ is an orthogonal projection from the gap 122 ′ to at least one of the control wiring 15 and the signal wiring 16. When the potential of the control wiring 15 fluctuates due to the drive pulse supplied to the control wiring 15, if the control wiring 15 and the gap 122 'face each other, the potential of the impurity semiconductor layer 123 is affected. When the signal wiring 16 and the gap 122 ′ are opposed to each other, when the potential of the signal wiring 16 varies due to an electric signal output from a certain pixel 11, the impurity semiconductor layer 123 of the conversion element 12 of another pixel 11. Affects the potential. Since the specific resistance of the impurity semiconductor layer 123 is higher than that of the metal layer 122, the time during which the fluctuation of the potential of the impurity semiconductor layer 123 due to the fluctuation of the potential of the wiring converges is longer than that of the metal layer 122. This may cause artifacts in the obtained image signal due to the influence of the fluctuation of the potential of the wiring. In order to suppress the artifact, it is desirable that the metal layer 122 is present in a region facing the wiring of the conversion element 12. Therefore, the gap 122 ′ is provided in the metal layer 122 so that the orthogonal projection of the gap 122 ′ does not overlap with at least one of the control wiring 15 and the signal wiring 16. It is also desirable that the gap 122 ′ is provided in the metal layer 122 so that the orthogonal projection of the gap 122 ′ does not overlap with the transistor 13.

第2の相違点は、図5(b)に示すように、半導体層124及び不純物半導体層125が、画素11毎に分離されていない。そのため、図1(c)に比べて半導体層124及び不純物半導体層125が配置される面積が大きくなり、図1(c)に比べて開口率が向上する。なお、図5(b)では、対向電極126は画素11毎に分割されていてもよいが、画素11毎に分離されていない方が、開口率向上の観点で有利となり、好ましい。この第2の相違点は、本願発明の他の実施形態にも好適に適用され得る。   The second difference is that, as shown in FIG. 5B, the semiconductor layer 124 and the impurity semiconductor layer 125 are not separated for each pixel 11. Therefore, the area where the semiconductor layer 124 and the impurity semiconductor layer 125 are disposed is larger than that in FIG. 1C, and the aperture ratio is improved as compared with FIG. In FIG. 5B, the counter electrode 126 may be divided for each pixel 11. However, it is preferable that the counter electrode 126 is not separated for each pixel 11 in terms of improving the aperture ratio. This second difference can be suitably applied to other embodiments of the present invention.

(第3の実施形態)
次に、図6を用いて第3の実施形態に係る検出装置について説明する。図6は検出装置を構成する1画素の平面模式図である。なお、図6では、各絶縁層、被覆部材、半導体層、及び、各不純物半導体層は、簡便化の為に省略している。図6に示す第3の実施形態では、図1(a)に示す第1の実施形態に比べて、以下の点で相違する。
(Third embodiment)
Next, a detection apparatus according to the third embodiment will be described with reference to FIG. FIG. 6 is a schematic plan view of one pixel constituting the detection device. In FIG. 6, each insulating layer, covering member, semiconductor layer, and each impurity semiconductor layer are omitted for simplification. The third embodiment shown in FIG. 6 differs from the first embodiment shown in FIG. 1A in the following points.

第3の実施形態では、トランジスタ13に電気的に接続する配線である、制御配線15及び信号配線16には、間隙122’の正射影を含む位置に間隙17が備えられている。これは、第2の実施形態で説明した、配線の電位の変動によるアーチファクトを抑制するためである。間隙122’と対向する位置に、配線の導電層を設けないようにする、言い換えると配線に間隙17を設けることにより、不純物半導体層123の電位の変動が抑制され、配線の電位の変動によるアーチファクトが抑制される。   In the third embodiment, the control wiring 15 and the signal wiring 16, which are wirings electrically connected to the transistor 13, are provided with a gap 17 at a position including the orthogonal projection of the gap 122 '. This is to suppress artifacts due to fluctuations in the potential of the wiring described in the second embodiment. By not providing the conductive layer of the wiring at a position facing the gap 122 ′, in other words, by providing the gap 17 in the wiring, fluctuations in the potential of the impurity semiconductor layer 123 are suppressed, and artifacts due to fluctuations in the wiring potential are caused. Is suppressed.

(第4の実施形態)
次に、図7(a)及び図7(b)を用いて第4の実施形態に係る検出装置について説明する。図7(a)は検出装置を構成する1画素の平面模式図であり、図7(b)は図7(a)のC−C’における断面模式図である。なお、図7(a)では、各絶縁層、被覆部材、半導体層、及び、各不純物半導体層は、簡便化の為に省略している。図7(a)及び図7(b)に示す第4の実施形態では、図1(a)及び図1(c)に示す第1の実施形態に比べて、以下の点で相違する。
(Fourth embodiment)
Next, a detection apparatus according to a fourth embodiment will be described with reference to FIGS. 7 (a) and 7 (b). FIG. 7A is a schematic plan view of one pixel constituting the detection device, and FIG. 7B is a schematic cross-sectional view taken along CC ′ in FIG. In FIG. 7A, each insulating layer, covering member, semiconductor layer, and each impurity semiconductor layer are omitted for simplification. The fourth embodiment shown in FIGS. 7 (a) and 7 (b) differs from the first embodiment shown in FIGS. 1 (a) and 1 (c) in the following points.

第4の実施形態では、金属層122と層間絶縁層120との間に不純物半導体層123よりも比抵抗の低い導電層128が配置されており、画素電極が金属層122と導電層128とを含む構成となっている。そして、導電層128は、金属層122よりも光透過率が高く、金属層122と接しており、間隙122’において不純物半導体層123と接している。これは、第2の実施形態で説明した、配線の電位の変動によるアーチファクトを抑制するためである。間隙122’において不純物半導体層123と配線との間に、導電層128を備えているため、不純物半導体層123と配線とが対向する場合に比べて、配線の電位の変動による変換素子への影響が抑制される。ただし、光源24からの光を半導体層124に十分に照射するために、金属層122よりも光透過率が高い必要があるため、導電層128は、透明導電性酸化物からなることが好ましい。透明導電性酸化物は、不純物半導体層123との密着性が良好ではないが、間隙122’においてのみしか不純物半導体層123と接触しない。そのため、不純物半導体層123との密着性が良好な金属層122によって、画素電極としては十分な密着性が確保され得る。また、このような構成により画素電極のシート抵抗は第1の実施形態に比べて低くできるため、第1の実施形態に比べて間隙122の面積を大きくすることができる。それにより、光源から照射される光の透過率を第1の実施形態に比べて高くすることが可能となり、第1の実施形態に比べて残像がより抑制され得る。   In the fourth embodiment, a conductive layer 128 having a specific resistance lower than that of the impurity semiconductor layer 123 is disposed between the metal layer 122 and the interlayer insulating layer 120, and the pixel electrode includes the metal layer 122 and the conductive layer 128. It is a configuration that includes. The conductive layer 128 has higher light transmittance than the metal layer 122, is in contact with the metal layer 122, and is in contact with the impurity semiconductor layer 123 in the gap 122 '. This is to suppress artifacts due to fluctuations in the potential of the wiring described in the second embodiment. Since the conductive layer 128 is provided between the impurity semiconductor layer 123 and the wiring in the gap 122 ′, the influence on the conversion element due to fluctuations in the potential of the wiring is greater than when the impurity semiconductor layer 123 and the wiring face each other. Is suppressed. However, since the light transmittance from the metal layer 122 needs to be higher than that of the metal layer 122 in order to sufficiently irradiate the semiconductor layer 124 with light from the light source 24, the conductive layer 128 is preferably made of a transparent conductive oxide. The transparent conductive oxide does not have good adhesion to the impurity semiconductor layer 123, but contacts the impurity semiconductor layer 123 only in the gap 122 '. Therefore, the metal layer 122 having good adhesion with the impurity semiconductor layer 123 can ensure sufficient adhesion as the pixel electrode. Moreover, since the sheet resistance of the pixel electrode can be lowered as compared with the first embodiment by such a configuration, the area of the gap 122 can be increased as compared with the first embodiment. Thereby, it is possible to increase the transmittance of light emitted from the light source as compared with the first embodiment, and the afterimage can be further suppressed as compared with the first embodiment.

(第5の実施形態)
次に、図8(a)及び図8(b)を用いて第5の実施形態に係る検出装置について説明する。図8(a)は検出装置を構成する1画素の平面模式図であり、図8(b)は図8(a)のC−C’における断面模式図である。なお、図8(a)では、各絶縁層、被覆部材、半導体層、及び、各不純物半導体層は、簡便化の為に省略している。図8(a)及び図8(b)に示す第5の実施形態では、図7(a)及び図7(c)に示す第4の実施形態に比べて、以下の点で相違する。
(Fifth embodiment)
Next, a detection apparatus according to the fifth embodiment will be described with reference to FIGS. 8A and 8B. FIG. 8A is a schematic plan view of one pixel constituting the detection device, and FIG. 8B is a schematic cross-sectional view taken along CC ′ in FIG. 8A. In FIG. 8A, each insulating layer, covering member, semiconductor layer, and each impurity semiconductor layer are omitted for simplification. The fifth embodiment shown in FIGS. 8A and 8B is different from the fourth embodiment shown in FIGS. 7A and 7C in the following points.

第5の実施形態では、金属層122と不純物半導体層123との間に不純物半導体層123よりも比抵抗の低い導電層129が配置されており、画素電極が金属層122と導電層129とを含む構成となっている。そして、導電層129は、金属層122よりも可視光の光透過率が高く、金属層122と接しており、少なくとも間隙122’において不純物半導体層123と接している。この構成では、不純物半導体層123と画素電極の密着性は、不純物半導体層123と導電層129との密着性で決まるため、導電層129は不純物半導体層との密着性が透明導電性酸化物よりも高い金属材料又は合金材料を使用することが望ましい。導電層129の可視光の透過率は、金属層122よりも高く、10%以上であることが好ましい。誠意検討の結果、以下の関係を満たせば、残像の抑制に必要な導電層129の透過率が得られる。残像を抑制するためには、変換素子12を光照射によって飽和させる必要がある。変換素子12の飽和電荷量Nは、以下の式(2)で示される。 In the fifth embodiment, a conductive layer 129 having a specific resistance lower than that of the impurity semiconductor layer 123 is disposed between the metal layer 122 and the impurity semiconductor layer 123, and the pixel electrode includes the metal layer 122 and the conductive layer 129. It is a configuration that includes. The conductive layer 129 has higher visible light transmittance than the metal layer 122, is in contact with the metal layer 122, and is in contact with the impurity semiconductor layer 123 at least in the gap 122 ′. In this structure, since the adhesion between the impurity semiconductor layer 123 and the pixel electrode is determined by the adhesion between the impurity semiconductor layer 123 and the conductive layer 129, the conductive layer 129 has a higher adhesion to the impurity semiconductor layer than the transparent conductive oxide. It is desirable to use higher metal materials or alloy materials. The visible light transmittance of the conductive layer 129 is higher than that of the metal layer 122 and is preferably 10% or more. As a result of sincerity examination, if the following relationship is satisfied, the transmittance of the conductive layer 129 necessary for suppressing the afterimage can be obtained. In order to suppress the afterimage, it is necessary to saturate the conversion element 12 by light irradiation. The saturation charge amount N 1 of the conversion element 12 is represented by the following formula (2).

=(ε*ε*S*V)/(q*d) ・・・(2)
ここで、S(cm)は半導体層124の面積、dは半導体層124の厚さ、ε(F cm−1)は半導体層124の比誘電率、ε(Fcm−1)は真空の比誘電率、V(v)は変換素子12の電圧、q(c)は素電荷である。一方、図4(a)及び図4(b)に示す光源24からの可視光の照射によって変換素子12で発生するフォトキャリアN2は、以下の式(3)で示される。
N 1 = (ε 0 * ε r * S * V) / (q * d) (2)
Here, S (cm 2 ) is the area of the semiconductor layer 124, d is the thickness of the semiconductor layer 124, ε r (F cm −1 ) is the relative dielectric constant of the semiconductor layer 124, and ε 0 (Fcm −1 ) is a vacuum. , V (v) is the voltage of the conversion element 12, and q (c) is an elementary charge. On the other hand, the photocarrier N2 generated in the conversion element 12 by irradiation with visible light from the light source 24 shown in FIGS. 4A and 4B is expressed by the following equation (3).

=T*T*T*T*η*P*t*S ・・・(3)
ここで、Tは光源24が出射する可視光に対する基板100の透過率、Tは変換素子12と基板100の間の構成物の透過率、Tは導電層129の透過率、Tは不純物半導体層123の透過率である。また、ηは半導体層124の内部量子効率、Pはフォトン流束(個・cm−2・S−1)、t(s)は可視光の照射の時間、S(cm)は間隙122の面積である。
N 2 = T s * T a * T c * T i * η * P * t * S o (3)
Here, T s is the transmittance of the substrate 100 for visible light emitted from the light source 24, T a is the transmittance of the component between the conversion element 12 and the substrate 100, T c is the transmittance of the conductive layer 129, and T i. Is the transmittance of the impurity semiconductor layer 123. Further, η is the internal quantum efficiency of the semiconductor layer 124, P is the photon flux (pieces · cm −2 · S −1 ), t (s) is the irradiation time of visible light, and S 0 (cm 2 ) is the gap 122. Area.

変換素子12が光照射によって飽和するということはN2≧N1となる。そのため、式(2)と式(3)より、導電層129の透過率Tは、以下の式(4)を満たすことが望ましい。 That the conversion element 12 is saturated by light irradiation satisfies N2 ≧ N1. Therefore, it is desirable that the transmittance T c of the conductive layer 129 satisfies the following formula (4) based on the formula (2) and the formula (3).

≧(ε*ε*S*V)/(d*q*T*T*T*η*P*t*S) ・・・(4)
なお、フォトン流束Pは、光源24が出射する可視光のピーク波長λ(nm)、照度E(lx)、最大視感度Km(lmW−1)、波長λにおける比視感度F、プランク定数h(Js)、光速c(ms−1)から以下の式(5)によって導き出せる。
T c ≧ (ε 0 * ε r * S * V) / (d * q * T s * T a * T i * η * P * t * S o ) (4)
The photon flux P is the peak wavelength λ (nm) of visible light emitted from the light source 24, the illuminance E (lx), the maximum luminous sensitivity Km (lmW −1 ), the relative luminous sensitivity F at the wavelength λ, and the Planck constant h (Js) and the speed of light c (ms −1 ) can be derived by the following equation (5).

P=E*λ/(Km*F*h*c) ・・・(5)
式(4)及び式(5)より
≧(ε*ε*S*V*Km*F*h*c)/(d*q*T*T*T*η*t*S*E*λ) ・・・(6)
このような構成により、第1〜4の実施形態に比べて不純物半導体層123と画素電極の密着性は高くなる。また、画素電極のシート抵抗は第1の実施形態に比べて低くできるため、第1の実施形態に比べて間隙122の面積を大きくすることができる。それにより、光源から照射される光の透過率を第1の実施形態に比べて高くすることが可能となり、第1の実施形態に比べて残像がより抑制され得る。なお、導電層129は、薄膜にすると光透過性を有し、ドライエッチングにより加工できる、MoやMoを含む合金,AlやAlを含む合金が望ましい。
P = E * λ / (Km * F * h * c) (5)
From Equation (4) and Equation (5), T c ≧ (ε 0 * ε r * S * V * Km * F * h * c) / (d * q * T s * T a * T i * η * t * S o * E * λ) (6)
With such a configuration, the adhesion between the impurity semiconductor layer 123 and the pixel electrode is higher than in the first to fourth embodiments. Further, since the sheet resistance of the pixel electrode can be made lower than that in the first embodiment, the area of the gap 122 can be made larger than that in the first embodiment. Thereby, it is possible to increase the transmittance of light emitted from the light source as compared with the first embodiment, and the afterimage can be further suppressed as compared with the first embodiment. Note that the conductive layer 129 is preferably an alloy containing Mo or Mo or an alloy containing Al or Al, which is light-transmissive when formed into a thin film and can be processed by dry etching.

(応用実施形態)
次に、図9を用いて、本発明の検出装置を用いた放射線検出システムを説明する。
(Application embodiment)
Next, a radiation detection system using the detection apparatus of the present invention will be described with reference to FIG.

放射線源であるX線チューブ6050から出射されたX線6060は、患者あるいは被験者6061の胸部6062を透過し、本願発明の検出装置6040に含まれる各変換素子に入射する。この入射したX線には患者6061の体内部の情報が含まれている。X線の入射に対応して変換部3で放射線を電荷に変換して、電気的情報を得る。この情報はデジタルデータに変換され信号処理手段となるイメージプロセッサ6070により画像処理され制御室の表示手段となるディスプレイ6080で観察できる。   X-rays 6060 emitted from the X-ray tube 6050 serving as a radiation source pass through the chest 6062 of the patient or subject 6061 and enter each conversion element included in the detection device 6040 of the present invention. This incident X-ray includes information inside the body of the patient 6061. Corresponding to the incidence of X-rays, the conversion unit 3 converts the radiation into electric charges to obtain electrical information. This information is converted into digital data, image-processed by an image processor 6070 as a signal processing means, and can be observed on a display 6080 as a display means in a control room.

また、この情報は電話回線6090等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ6081に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ6100により記録媒体となるフィルム6110に記録することもできる。   Further, this information can be transferred to a remote place by transmission processing means such as a telephone line 6090, and can be displayed on a display 6081 serving as a display means such as a doctor room in another place or stored in a recording means such as an optical disk. It is also possible for a doctor to make a diagnosis. Moreover, it can also record on the film 6110 used as a recording medium by the film processor 6100 used as a recording means.

11 画素
12 変換素子
13 スイッチ素子
14 電極配線
15 制御配線
16 信号配線
100 基板
120 層間絶縁層
121 被覆部材
122 金属層
122’間隙
123 第1導電型の不純物半導体層
124 半導体層
125 第2導電型の不純物半導体層
126 対向電極
DESCRIPTION OF SYMBOLS 11 Pixel 12 Conversion element 13 Switch element 14 Electrode wiring 15 Control wiring 16 Signal wiring 100 Substrate 120 Interlayer insulation layer 121 Covering member 122 Metal layer 122 ′ gap 123 First conductivity type impurity semiconductor layer 124 Semiconductor layer 125 Second conductivity type Impurity semiconductor layer 126 Counter electrode

Claims (12)

可視光を透過し得る基板と、
前記基板側から順に画素電極と不純物半導体層と半導体層とを有して放射線又は光を電荷に変換する変換素子と、
前記基板を透過して前記半導体層へ可視光を照射するための光源と、
を含む検出装置であって、
前記画素電極は、前記半導体層の正射影と重なる領域内に位置する間隙を備える金属層を含み、
前記基板と前記画素電極との間に配置されたトランジスタと、前記トランジスタに電気的に接続された配線を更に含み、
前記配線は、前記間隙の正射影を含む位置に間隙が備えられていることを特徴とする検出装置。
A substrate capable of transmitting visible light;
A conversion element for converting radiation or light into an electric charge and a sequentially pixel electrode and the impurity semiconductor layer and the semiconductor layer from the substrate side,
A light source for transmitting visible light to the semiconductor layer through the substrate;
A detection device comprising:
The pixel electrode includes a metal layer having a gap located in a region overlapping with an orthogonal projection of the semiconductor layer,
A transistor disposed between the substrate and the pixel electrode; and a wiring electrically connected to the transistor;
The wiring device is provided with a gap at a position including an orthogonal projection of the gap .
各々が、前記変換素子と、前記画素電極に電気的に接続され前記電荷を転送する前記トランジスタと、を含み、前記基板の上に行列状に配置された複数の画素と、
前記電荷に基づく画像信号を前記複数の画素から出力するために前記複数の画素のトランジスタを行単位で順次駆動する駆動回路と、
を含み、
前記変換素子の容量をCS、前記トランジスタのオン抵抗をRON、要求されるS/N比を満たす前記画像信号を出力するために前記駆動回路が前記複数の画素のトランジスタを行単位で順次駆動するのに必要な時間をT、前記複数の画素の行数をn、前記不純物半導体層及び前記画素電極からなる部材の抵抗をRSとすると、
RS≦T/(n×CS)−RON
を満たすことを特徴とする請求項1に記載の検出装置。
Each, and said conversion element, said being electrically connected to the pixel electrode wherein the said transistor for transferring the charge, a plurality of pixels arranged in a matrix on the substrate,
A drive circuit for sequentially driving the transistors of the plurality of pixels in units of rows in order to output image signals based on the charges from the plurality of pixels;
Including
The drive circuit sequentially drives the transistors of the plurality of pixels row by row in order to output the image signal satisfying the required S / N ratio, with CS as the capacitance of the conversion element, RON as the transistor. T is the time required for this, n is the number of rows of the plurality of pixels, and RS is the resistance of the member made of the impurity semiconductor layer and the pixel electrode
RS ≦ T / (n × CS) -RON
The detection device according to claim 1, wherein:
前記基板及び前記トランジスタと前記画素電極との間には層間絶縁層が配置されており、
前記層間絶縁層は、前記画素電極と前記トランジスタとを電気的に接続するためのコンタクトホールが設けられており、
前記コンタクトホールにおいて前記トランジスタと前記画素電極とが電気的に接続されることを特徴とする請求項2に記載の検出装置。
An interlayer insulating layer is disposed between the substrate and the transistor and the pixel electrode,
The interlayer insulating layer is provided with a contact hole for electrically connecting the pixel electrode and the transistor,
The detection device according to claim 2, wherein the transistor and the pixel electrode are electrically connected in the contact hole.
前記画素電極は、前記金属層と前記不純物半導体層との間に配置された導電層を更に含み、
前記導電層は、金属材料又は合金材料からなり、前記金属層よりも光透過率が高く、前記金属層と接しており、且つ、前記間隙において前記不純物半導体層と接していることを特徴とする請求項3に記載の検出装置。
The pixel electrode further includes a conductive layer disposed between the metal layer and the impurity semiconductor layer,
The conductive layer is made of a metal material or an alloy material, has a light transmittance higher than that of the metal layer, is in contact with the metal layer, and is in contact with the impurity semiconductor layer in the gap. The detection device according to claim 3.
前記画素電極は、前記金属層と前記層間絶縁層との間に配置された導電層を更に含み、
前記導電層は、前記金属層よりも光透過率が高く、前記金属層と接しており、前記間隙において前記不純物半導体層と接していることを特徴とする請求項3に記載の検出装置。
The pixel electrode further includes a conductive layer disposed between the metal layer and the interlayer insulating layer,
The detection device according to claim 3, wherein the conductive layer has higher light transmittance than the metal layer, is in contact with the metal layer, and is in contact with the impurity semiconductor layer in the gap.
前記導電層は、透明導電性酸化物からなることを特徴とする請求項に記載の検出装置。 The detection device according to claim 5 , wherein the conductive layer is made of a transparent conductive oxide. 前記層間絶縁層の表面を画素電極と覆うように配置された被覆部材を更に有することを特徴とする請求項3〜のいずれか1項に記載の検出装置。 Detection device according to any one of claims 3-6, characterized by further having arranged the covering member to the surface of the interlayer insulating layer to cover the pixel electrode. 前記金属層の間隙は、前記コンタクトホールに位置する領域を除いて備えられることを特徴とする請求項3〜のいずれか1項に記載の検出装置。 Gap between the metal layer, the detection device according to any one of claims 3-7, characterized in that provided except an area located in the contact hole. 前記半導体層は非晶質シリコンからなり、前記不純物半導体層はn型の非晶質シリコンからなることを特徴とする請求項1からのいずれか1項に記載の検出装置。 The semiconductor layer is made of amorphous silicon, the detection device according to any one of claims 1 to 8 wherein the impurity semiconductor layer, characterized in that an n-type amorphous silicon. 前記変換素子は、前記画素電極と対向して配置された対向電極と、前記半導体層と前記対向電極との間に配置されたp型の非晶質シリコンからなる他の不純物半導体層と、を更に有することを特徴とする請求項に記載の検出装置。 The conversion element includes: a counter electrode disposed to face the pixel electrode; and another impurity semiconductor layer made of p-type amorphous silicon disposed between the semiconductor layer and the counter electrode. The detection device according to claim 9 , further comprising: 請求項1から10のいずれか1項に記載の検出装置と、
前記検出装置からの信号を処理する信号処理手段と、
前記信号処理手段からの信号を記録するための記録手段と、
前記信号処理手段からの信号を表示するための表示手段と、
前記信号処理手段からの信号を伝送するための伝送処理手段と、
を具備する検出システム。
The detection device according to any one of claims 1 to 10 ,
Signal processing means for processing a signal from the detection device;
Recording means for recording a signal from the signal processing means;
Display means for displaying a signal from the signal processing means;
Transmission processing means for transmitting a signal from the signal processing means;
A detection system comprising:
前記検出装置に向かって放射線を出射する放射線源を更に含む請求項11に記載の検出システム。 The detection system according to claim 11 , further comprising a radiation source that emits radiation toward the detection device.
JP2013103325A 2013-05-15 2013-05-15 Detection device and detection system Expired - Fee Related JP6164924B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013103325A JP6164924B2 (en) 2013-05-15 2013-05-15 Detection device and detection system
US14/276,510 US9093347B2 (en) 2013-05-15 2014-05-13 Detecting apparatus and detecting system
CN201410204548.8A CN104167421B (en) 2013-05-15 2014-05-15 Detection device and detection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013103325A JP6164924B2 (en) 2013-05-15 2013-05-15 Detection device and detection system

Publications (2)

Publication Number Publication Date
JP2014225525A JP2014225525A (en) 2014-12-04
JP6164924B2 true JP6164924B2 (en) 2017-07-19

Family

ID=52124007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013103325A Expired - Fee Related JP6164924B2 (en) 2013-05-15 2013-05-15 Detection device and detection system

Country Status (1)

Country Link
JP (1) JP6164924B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101835089B1 (en) * 2015-11-16 2018-03-08 주식회사 디알텍 Radiation Detector, Apparatus For Radiography Using the same
JP7458164B2 (en) 2019-10-23 2024-03-29 株式会社ジャパンディスプレイ semiconductor equipment

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243579A (en) * 1988-03-25 1989-09-28 Ricoh Co Ltd One-to-one image sensor
JPH11274524A (en) * 1998-03-20 1999-10-08 Toshiba Corp X-ray image pick up device
JP4357844B2 (en) * 2003-01-10 2009-11-04 シャープ株式会社 Electromagnetic wave detector
JP5196739B2 (en) * 2006-06-09 2013-05-15 キヤノン株式会社 Radiation imaging apparatus and radiation imaging system
JP2009038123A (en) * 2007-07-31 2009-02-19 Fujifilm Corp Image detecting apparatus
US8274127B2 (en) * 2009-06-30 2012-09-25 Sumitomo Electric Industries, Ltd. Photodiode array for image pickup device
JP2011243851A (en) * 2010-05-20 2011-12-01 Panasonic Corp Solid state image pickup device
JP6095276B2 (en) * 2011-05-31 2017-03-15 キヤノン株式会社 Detection device manufacturing method, detection device and detection system

Also Published As

Publication number Publication date
JP2014225525A (en) 2014-12-04

Similar Documents

Publication Publication Date Title
JP5196739B2 (en) Radiation imaging apparatus and radiation imaging system
JP5709810B2 (en) Detection device manufacturing method, detection device and detection system
JP5043374B2 (en) Conversion device, radiation detection device, and radiation detection system
US7655920B2 (en) Conversion apparatus, radiation detection apparatus, and radiation detection system
JP5709709B2 (en) Detection device manufacturing method, detection device and detection system
JP6095276B2 (en) Detection device manufacturing method, detection device and detection system
US20130299711A1 (en) Detection device, detection system, and method of manufacturing detection device
JP5757096B2 (en) Radiation imaging apparatus and radiation imaging display system
CN103247645B (en) Camera device, manufacturing method thereof, and camera display system
JP2013089869A (en) Detection device and detection system
JP2013235935A (en) Method for manufacturing detection device, detection device, and detection system
JP2014225527A (en) Detection device and detection system
US20120080605A1 (en) Detection apparatus and radiation detection system
JP6053379B2 (en) Detection device manufacturing method, detection device, and detection system
JP2014236162A (en) Detector, manufacturing method therefor and radiation detection system
JP6265655B2 (en) Detection device and detection system
US8405039B2 (en) Detection apparatus and radiation detection system
CN104167421B (en) Detection device and detection system
TW200413744A (en) Active-matrix substrate and electromagnetic wave detector
JP6164924B2 (en) Detection device and detection system
JP2020107668A (en) Imaging device and imaging system
JP2015050236A (en) Array substrate, radiation detector, and wiring board
US9165957B2 (en) Detecting device, detecting system, and manufacturing method of detecting device
JP2013157347A (en) Imaging device and method of manufacturing the same, and imaging display system
JP5789223B2 (en) Radiation imaging apparatus and radiation imaging system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170620

R151 Written notification of patent or utility model registration

Ref document number: 6164924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees