JP6144510B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP6144510B2 JP6144510B2 JP2013047782A JP2013047782A JP6144510B2 JP 6144510 B2 JP6144510 B2 JP 6144510B2 JP 2013047782 A JP2013047782 A JP 2013047782A JP 2013047782 A JP2013047782 A JP 2013047782A JP 6144510 B2 JP6144510 B2 JP 6144510B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- igbt
- semiconductor substrate
- forming
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体装置の製造方法に関し、特に、逆導通型絶縁ゲート型バイポーラトランジスタを備えた半導体装置の製造方法に関するものである。 The present invention relates to a method of manufacturing a semiconductor equipment, and in particular relates to a semiconductor equipment manufacturing how having a reverse conducting insulated gate bipolar transistor.
近年、省エネルギーの観点から、家電製品や産業用電力装置の制御などにインバータ回路が広く用いられるようになってきている。インバータ回路では、パワー半導体デバイスによって、電圧または電流のオンとオフを繰り返すことにより電力の制御が行われる。定格電圧が300V以上の電圧では、その特性から、主に絶縁ゲート型バイポーラトランジスター(Insulated Gate Bipolar Transistor:以下、「IGBT」と記す。)が、スイッチング素子として用いられている。 In recent years, from the viewpoint of energy saving, inverter circuits have been widely used for controlling home appliances and industrial power devices. In the inverter circuit, power is controlled by repeatedly turning on or off the voltage or current by the power semiconductor device. At a voltage of a rated voltage of 300 V or higher, an insulated gate bipolar transistor (hereinafter referred to as “IGBT”) is mainly used as a switching element because of its characteristics.
インバータ回路は、主に誘導モーター等の誘導性負荷を駆動させるのに用いられることが多い。その場合、誘導性負荷から逆起電力が発生するため、その逆起電力から生じる電流を還流させるための還流ダイオードが必要とされる。通常のインバータ回路は、IGBTと還流ダイオードとが並列に接続されたものから構成されるが、インバータ装置の小型軽量化を目指して、IGBTと還流ダイオードを同一基板に形成することでワンチップ化した逆導通型絶縁ゲート型バイポーラトランジスター(以下、「逆導通型IGBT」と記す。)が開発され、実用化されている。なお、この技術分野の半導体装置を開示した特許文献の例として、特許文献1〜4がある。
Inverter circuits are often used mainly to drive inductive loads such as induction motors. In that case, since the back electromotive force is generated from the inductive load, a free wheel diode is required to recirculate the current generated from the back electromotive force. A normal inverter circuit is composed of an IGBT and a freewheeling diode connected in parallel, but with the aim of reducing the size and weight of the inverter device, the IGBT and the freewheeling diode are formed on the same substrate to form a single chip. A reverse conducting insulated gate bipolar transistor (hereinafter referred to as “reverse conducting IGBT”) has been developed and put into practical use. Note that
逆導通型IGBTでは、IGBTのベース領域が還流ダイオードのアノード領域とされる。この逆導通型IGBTのアノード領域の不純物濃度は、従来の環流ダイオードのアノード領域の不純物濃度よりも高く、また、アノード領域の深さ(拡散深さ)も深くなっている。このため、逆導通型IGBTがリカバリー動作をする際に、従来の還流ダイオードに比べてリカバリー電流が大きくなってしまう。そのリカバリー電流を抑制するために、逆導通型IGBTでは、電子線等を照射することによってライフタイムを制御する必要がある。 In the reverse conducting IGBT, the base region of the IGBT is the anode region of the free-wheeling diode. The impurity concentration of the anode region of the reverse conducting IGBT is higher than the impurity concentration of the anode region of the conventional freewheeling diode, and the depth (diffusion depth) of the anode region is also deep. For this reason, when the reverse conducting IGBT performs a recovery operation, the recovery current becomes larger than that of the conventional freewheeling diode. In order to suppress the recovery current, in the reverse conducting IGBT, it is necessary to control the lifetime by irradiating an electron beam or the like.
しかしながら、逆導通型IGBTでは、IGBTと還流ダイオードとが同一基板に形成されてワンチップ化されているため、電子線の照射を行うと、還流ダイオードだけでなく、IGBTの特性も変動してしまうという問題があった。 However, in the reverse conduction type IGBT, the IGBT and the free wheel diode are formed on the same substrate and formed into one chip. Therefore, when the electron beam is irradiated, not only the free wheel diode but also the characteristics of the IGBT change. There was a problem.
本発明は、上記問題点を解決するためになされたものであり、その目的は、IGBTの特性に影響を与えることなく、還流ダイオードのリカバリー電流を制御することができる半導体装置の製造方法を提供することである。 The present invention has been made to solve the above problems, the purpose of that, without affecting the characteristics of the IGBT, the semiconductor equipment manufacturing method capable of controlling the recovery current of a freewheeling diode Is to provide.
本発明に係る半導体装置の製造方法は、以下の工程を備えている。互いに対向する第1主表面および第2主表面を有する第1導電型の半導体基板を用意する。半導体基板において互いに隣接する第1領域および第2領域を規定し、第1領域における第2主表面側にベース領域を形成し、第2領域における第1主表面側にアノード領域を形成する。第1領域における第2主表面側にエミッタ領域を形成する。第1領域において、ベース領域にチャネルを形成することにより、エミッタ領域と半導体基板における第1導電型の領域の部分とを電気的に導通させるゲート電極部を形成する。第1領域における第2主表面側にコレクタ領域を形成する。第1領域を除く態様で第2領域に水素(H+)を照射する。水素(H+)を照射する工程は、半導体基板の部分をドナー化させて結晶欠陥を有するカソード領域を形成する工程を含む。第1領域および第2領域のそれぞれの第2主表面側に、第2導電型の不純物領域を形成する工程を備える。コレクタ領域を形成する工程では、不純物領域のうち第1領域に位置する部分がコレクタ領域として形成される。水素(H+)を照射する工程では、不純物領域のうち第2領域に位置する部分に、第2導電型を反転させる所定のドーズ量をもって照射することによってカソード領域が形成される。 A manufacturing method of a semiconductor device according to the present invention includes the following steps. A first conductivity type semiconductor substrate having a first main surface and a second main surface facing each other is prepared. A first region and a second region adjacent to each other are defined in the semiconductor substrate, a base region is formed on the second main surface side in the first region, and an anode region is formed on the first main surface side in the second region. An emitter region is formed on the second main surface side in the first region. In the first region, a channel is formed in the base region, thereby forming a gate electrode portion that electrically connects the emitter region and the portion of the first conductivity type region in the semiconductor substrate. A collector region is formed on the second main surface side in the first region. The second region is irradiated with hydrogen (H +) in a manner excluding the first region. The step of irradiating with hydrogen (H +) includes a step of forming a cathode region having crystal defects by converting a portion of the semiconductor substrate into a donor. A step of forming an impurity region of the second conductivity type on the second main surface side of each of the first region and the second region is provided. In the step of forming the collector region, a portion of the impurity region located in the first region is formed as the collector region. In the step of irradiating with hydrogen (H +), a cathode region is formed by irradiating a portion located in the second region of the impurity region with a predetermined dose amount that reverses the second conductivity type.
本発明に係る半導体装置の製造方法によれば、絶縁ゲート型バイポーラトランジスタの電気特性に影響を与えることなく、還流ダイオードのリカバリ電流を制御することができる半導体装置を製造することができる。 According to the semiconductor device manufacturing method of the present invention, it is possible to manufacture a semiconductor device that can control the recovery current of the freewheeling diode without affecting the electrical characteristics of the insulated gate bipolar transistor.
はじめに、半導体装置が適用される、誘導性負荷を制御するインバータ装置のインバータ回路を図1に示す。図1に示すように、インバータ装置では、誘導モータ等の誘導性負荷32への電力を供給するIGBT21と、誘導性負荷32からの還流電流の通路として還流ダイオード22とが設けられている。IGBT21と還流ダイオード22とは並列に接続されている。図2に示すように、本半導体装置は、IGBT21と還流ダイオード22を同一の半導体基板1に形成することでワンチップ化した逆導通型IGBT20とされる。
First, an inverter circuit of an inverter device for controlling an inductive load to which a semiconductor device is applied is shown in FIG. As shown in FIG. 1, the inverter device includes an
半導体基板1では、IGBT形成領域15と還流ダイオード形成領域16とが互いに隣接するように規定されている。半導体基板1の一方の主表面におけるIGBT形成領域15では、エミッタ電極8aが形成され、還流ダイオード形成領域16では、アノード電極8bが形成されている。エミッタ電極8aとアノード電極8bとは、同じ導電膜から形成されている。半導体基板1の他方の主表面におけるIGBT形成領域15では、コレクタ電極11aが形成され、還流ダイオード形成領域16では、カソード電極11bが形成されている。コレクタ電極11aとカソード電極11bとは、同じ導電膜から形成されている。
In the
以下、逆導通型IGBT20を備えた半導体装置の構造とその製造方法について具体的に説明する。
Hereinafter, a structure of a semiconductor device provided with the
実施の形態1
実施の形態1では、逆導通型IGBTを備えた半導体装置の構造について説明する。図3および図4に示すように、半導体基板1では、互いに隣接するようにIGBT形成領域15と還流ダイオード形成領域16とが規定されている。N−型の半導体基板1におけるIGBT形成領域15では、一方の表面(半導体基板1の一方の主表面)から所定の深さにわたりpベース領域2aが形成されている。そのpベース領域2aの表面から、pベース領域2aよりも浅い領域にわたりN+型のエミッタ領域3が形成されている。
In
エミッタ領域3の表面からエミッタ領域3およびpベース領域2aを貫通して半導体基板1のN−型の領域に達するトレンチ4が形成されている。そのトレンチ4内に、ゲート酸化膜5を介在させてトレンチゲート電極6が形成されている。そのトレンチゲート電極6を覆うように、絶縁膜7が形成されている。さらに、その絶縁膜7を覆うように、エミッタ電極8aが形成されている。
A
IGBT形成領域15における他方の表面(半導体基板1の他方の主表面)から所定の深さにわたりpコレクタ領域9aが形成されている。そのpコレクタ領域9aに接触するように、コレクタ電極11aが形成されている。なお、図4では、絶縁膜7はエミッタ領域3を覆うように形成されているが、エミッタ電極8aは、図示されない領域においてエミッタ領域3に電気的に接続されるように形成されている。
A
一方、N−型の半導体基板1における還流ダイオード形成領域16では、一方の表面(半導体基板1の一方の主表面)から所定の深さにわたりアノード領域2bが形成されている。そのアノード領域2bに接触するようにアノード領域2b上にアノード電極8bが形成されている。還流ダイオード形成領域16における他方の表面(半導体基板1の他方の主表面)から所定の深さにわたりN+型のカソード領域10が形成されている。カソード領域10に接触するように、カソード電極11bが形成されている。エミッタ電極8aとアノード電極8bとは同じ導電膜から形成されている。また、コレクタ電極11aとカソード電極11bも、同じ導電膜から形成されている。
On the other hand, in the free-wheeling
さらに、逆導通型IGBT20では、IGBT形成領域15を除く態様で、還流ダイオード形成領域16に結晶欠陥が形成されている。すなわち、カソード領域10に結晶欠陥が形成されている。また、アノード領域2bと半導体基板1におけるN−型の領域との境界の近傍に位置する半導体基板1のN−型の領域の部分に、結晶欠陥が局所ライフタイム制御領域12として形成されている。後述するように、カソード領域10は、IGBT形成領域15を金属マスクで遮蔽した状態で半導体基板1の他方の表面から水素(H+)を照射し、N−型の半導体基板1をドナー化することによって形成される。
Further, in the
なお、上述した逆導通型IGBT20では、IGBT形成領域15に形成されているトレンチ4、ゲート酸化膜5およびトレンチゲート電極6と同様の構造が、還流ダイオード形成領域16にも形成されているが、このような構造が形成されていなくてもよい。また、図3に示される平面パターンは一例であって、これに限られるものではない。
In the
次に、上述した逆導通型IGBT20の動作として、まず、IGBT21のオン動作について説明する。エミッタ電極8aとコレクタ電極11aとの間に、所定の正のコレクタ電圧VCEを印加した状態で、エミッタ電極8aとトレンチゲート電極6との間に、ゲート電圧VGEとして、所定のしきい値電圧以上の電圧を印加してトレンチゲート電極6をオン状態にする。
Next, as an operation of the above-described
このとき、図5に示すように、トレンチゲート電極6の近傍に位置するPベース領域2aの部分において、導電型がp型からn型へ反転してチャネルが形成され、このチャネルを通じてエミッタ電極8aから、半導体基板1におけるN−型の領域(N−型半導体層)へ、電子42が注入される。注入された電子によって、pコレクタ領域9aとN−型の半導体基板1の領域との間が順バイアス状態とされ、pコレクタ領域9aから半導体基板1におけるN−型の領域へ正孔(ホール)41が注入されて、半導体基板1におけるN−型の領域の抵抗値が大幅に下がる。これにより、IGBT21のオン抵抗が大幅に下がり、電流容量は増大して、IGBT21がオン状態になる。
At this time, as shown in FIG. 5, in the portion of the
次に、IGBT21がオン状態からオフ状態にターンオフする場合の動作について説明する。ゲート電圧VGEとして、0Vまたは負の電圧(逆バイアス)を印加することにより、pベース領域2aに形成されていたチャネルが消滅して、半導体基板1におけるN−型の領域(N−型半導体層)への電子の注入が止まる。その後、半導体基板1におけるN−型の領域に蓄積されていた電子と正孔(ホール)は、それぞれコレクタ電極11aとエミッタ電極8とに向かって流れるか、または、電子と正孔とが再結合して消滅し、最終的にIGBT21がオフ状態になる。
Next, an operation when the
次に、還流ダイオード22のオン動作について説明する。アノード電極8bとカソード電極11bとの間に、所定のしきい値電圧を超える順バイアス電圧(アノード電圧VAK)を印加することにより、図6に示すように、アノード領域2bから半導体基板1におけるN−型の領域に正孔(ホール)41が注入され、一方、カソード領域10から電子42が注入されて、順方向電圧(VF)が大幅に下がって電流が流れ、オン状態になる。
Next, the ON operation of the
次に、還流ダイオードをオン状態からオフ状態にする場合の電流の変化(リカバリー動作)について説明する。図7は、還流ダイオードをオン状態からオフ状態にした場合の電流変化(リカバリー動作)を示すグラフである。図7に示すように、還流ダイオードに順方向電流(IF)が流れている状態から、逆方向の電圧(逆バイアス電圧)が印加された状態になると、ある期間(TRR)に逆方向に電流が流れる。 Next, a change in current (recovery operation) when the free wheeling diode is changed from the on state to the off state will be described. FIG. 7 is a graph showing a current change (recovery operation) when the free wheeling diode is changed from the on state to the off state. As shown in FIG. 7, when a reverse voltage (reverse bias voltage) is applied from a state in which a forward current (I F ) flows through the freewheeling diode, the reverse direction is reversed in a certain period (T RR ). Current flows through
この逆方向に流れる電流はリカバリー電流と称され、また、そのピーク値はIRRと表記される。このリカバリー電流は還流ダイオードにとって損失となるため、その損失を低減するには、リカバリー電流を抑制する必要がある。リカバリー電流は、還流ダイオードが形成されている領域のライフタイムを制御することで、電子とホールの再結合が促されて、損失を抑制することができる。 The current flowing in the reverse direction is called a recovery current, and the peak value is expressed as IRR . Since this recovery current is a loss for the freewheeling diode, it is necessary to suppress the recovery current in order to reduce the loss. The recovery current controls the lifetime of the region where the freewheeling diode is formed, thereby promoting recombination of electrons and holes and suppressing loss.
上述した逆導通型IGBT20では、還流ダイオード形成領域16に結晶欠陥51が形成されていることで、IGBT21の動作に影響を与えることなく、還流ダイオードの損失を抑えることができる。このことについて、比較例に係る逆導通型IGBTとの関係で説明する。
In the
図8に示すように、比較例に係る逆導通型IGBT120では、N−型の半導体基板101におけるIGBT形成領域115では、一方の表面から所定の深さにわたりpベース領域102aが形成され、そのpベース領域102aの表面から、pベース領域102aよりも浅い領域にわたりN+型のエミッタ領域103が形成されている。エミッタ領域103の表面からエミッタ領域103およびpベース領域102aを貫通して半導体基板101のN−型の領域に達するトレンチ104が形成されている。
As shown in FIG. 8, in the
そのトレンチ104内に、ゲート酸化膜105を介在させてトレンチゲート電極105が形成されている。トレンチゲート電極105を覆うように、絶縁膜107が形成され、さらに、その絶縁膜107を覆うように、エミッタ電極108aが形成されている。IGBT形成領域115における他方の表面から所定の深さにわたりpコレクタ領域109が形成され、そのpコレクタ領域109に接触するように、コレクタ電極111aが形成されている。
A
一方、N−型の半導体基板101における還流ダイオード形成領域116では、一方の表面から所定の深さにわたりアノード領域102bが形成され、そのアノード領域102bに接触するようにアノード電極108bが形成されている。還流ダイオード形成領域16における他方の表面から所定の深さにわたりN+型のカソード領域110が形成され、そのカソード領域110に接触するように、カソード電極111bが形成されている。
On the other hand, in the free-wheeling
比較例に係る逆導通型IGBT120では、還流ダイオードの損失を低減するために、還流ダイオード形成領域116に、電子線を照射し、カソード領域110、半導体基板101におけるN−型の領域およびアノード領域102bのそれぞれに結晶欠陥151を形成することによって、還流ダイオードのライフタイムが制御されることになる。
In the
しかしながら、比較例に係る逆導通型IGBT120では、製造コストの観点から、還流ダイオード形成領域116とともに、IGBT形成領域115にも電子線が照射される。このため、pコレクタ領域109、半導体基板101におけるN−型の領域およびpベース領域102a等のそれぞれに結晶欠陥151が形成されることになる。
However, in the
その結果、比較例におけるIGBTでは、キャリアのライフタイムが短くなってIGBTのオン電圧が上昇して導通損失が増加する一方、ターンオフする際のターンオフ損失が低減する。導通損およびターンオフ損失の特性(バランス)は、半導体装置が適用されるアプリケーションによって異なるため、IGBTの導通損失およびターンオフ損失の特性が変動することは好ましくない。 As a result, in the IGBT of the comparative example, the carrier lifetime is shortened and the on-voltage of the IGBT is increased to increase the conduction loss, while the turn-off loss at the time of turn-off is reduced. Since the characteristics (balance) of the conduction loss and the turn-off loss differ depending on the application to which the semiconductor device is applied, it is not preferable that the characteristics of the conduction loss and the turn-off loss of the IGBT vary.
比較例に対して実施の形態に係る逆導通型IGBT20では、IGBT形成領域15を謝した状態で、還流ダイオード形成領域16に水素(H+)が照射される。これにより、IGBT形成領域15には、結晶欠陥は形成されず、還流ダイオード形成領域16に結晶欠陥を有するN+型のカソード領域10および局所ライフタイム制御領域12が形成されることになる。このため、IGBT21がオン動作する際に流れる電子とホールの経路に結晶欠陥は形成されず、IGBT21のオン動作に影響を与えることはない。その結果、IGBTの電気特性に影響を与えることなく、還流ダイオードのリカバリー電流を制御することができる。
In the
また、この場合、後述するように、水素(H+)を照射することによって、N−型の半導体基板1をドナー化してN+型のカソード領域10を形成するのと、局所ライフタイム制御領域12を形成するのを、同じステンレス製マスクを用いて形成することで、生産コストを抑えることができる。
In this case, as will be described later, by irradiating with hydrogen (H +), the N −
さらに、実施の形態に係る逆導通型IGBT20におけるIGBT21では、N+型のエミッタ領域3およびトレンチゲート電極6等の直下にpコレクタ領域9aを形成することで、電子および正孔(ホール)が注入される経路を最短にすることができ、オン抵抗の上昇を防止することができる。また、還流ダイオード22では、アノード領域2bの直下にN+型のカソード領域10を形成することで、電子および正孔(ホール)が注入される経路を最短にすることができ、順方向電圧(VF)の上昇を防止することができる。
Further, in the
実施の形態2
実施の形態2では、実施の形態1において説明した逆導通型IGBTの製造方法について説明する。
In the second embodiment, a method for manufacturing the reverse conducting IGBT described in the first embodiment will be described.
まず、図9に示すように、N−型の半導体基板1が用意される。次に、図10に示すように、半導体基板1の一方の主表面に、たとえば、ボロン(B)を所定の注入条件の下で注入することによって、IGBT形成領域15では、pベース領域2aが形成され、還流ダイオード形成領域16では、アノード領域2bが形成される。こうして、この工程では、pベース領域2aとアノード領域2bとが同時に形成される。
First, as shown in FIG. 9, an N −
次に、所定の写真製版処理を施すことにより、エミッタ領域を形成するためのレジストパターン(図示せず)が形成される。次に、そのレジストパターンをマスクとして、たとえば、リン(P)またはヒ素(As)を注入することにより、図11に示すように、IGBT形成領域15に、N+型のエミッタ領域3が選択的に形成される。
Next, a predetermined photolithography process is performed to form a resist pattern (not shown) for forming the emitter region. Next, using the resist pattern as a mask, for example, phosphorus (P) or arsenic (As) is implanted to selectively form the N + -
次に、所定の写真製版処理を施すことにより、トレンチを形成するためのレジストパターン(図示せず)が形成される。次に、そのレジストパターンをマスクとしてエッチング処理を施すことにより、図12に示すように、N+型のエミッタ領域3およびベース領域2aを貫通して、N−型の半導体基板1におけるN−型の領域に達するトレンチ4が形成される。このとき、トレンチ4は、IGBT形成領域15と還流ダイオード形成領域16との双方に形成される。また、トレンチ4の幅は、いずれも同じ幅とされる。
Next, a resist pattern (not shown) for forming a trench is formed by performing a predetermined photolithography process. Next, by performing an etching process using the resist pattern as a mask, as shown in FIG. 12, the N −
次に、たとえば、熱酸化処理を施すことにより、トレンチの側壁面等にゲート酸化膜となるシリコン酸化膜(図示せず)が形成される。次に、そのシリコン酸化膜を覆うように、ゲート電極となる、たとえば、ポリシリコン膜(図示せず)が形成される。次に、トレンチ内に位置するシリコン酸化膜およびポリシリコン膜を残して、半導体基板1の表面上に位置するシリコン酸化膜およびポリシリコン膜の部分が除去される。こうして、図13に示すように、トレンチ4の側壁面上にゲート酸化膜5を介在させてトレンチゲート電極6が形成される。その後、トレンチゲート電極6を覆う絶縁膜7が形成される。なお、トレンチゲート電極6は、後述するエミッタ電極と電気的に接続されることになる。
Next, for example, by performing a thermal oxidation process, a silicon oxide film (not shown) to be a gate oxide film is formed on the sidewall surface of the trench. Next, for example, a polysilicon film (not shown) to be a gate electrode is formed so as to cover the silicon oxide film. Next, the silicon oxide film and the polysilicon film located on the surface of the
次に、たとえば、スパッタ法等により、絶縁膜7等を覆うようにアルミニウムシリコン(Al−Si)膜を形成することにより、図14に示すように、IGBT形成領域15では、エミッタ電極8aが形成され、還流ダイオード形成領域16では、アノード電極8bが形成される。こうして、この工程では、エミッタ電極8aとアノード電極8bとが同時に形成される。次に、図15に示すように、N−型の半導体基板1の厚みが所定の厚みになるまで、他方の主表面に研磨処理が施される。
Next, by forming an aluminum silicon (Al—Si) film so as to cover the insulating
次に、N−型の半導体基板1の他方の主表面の全面に、たとえば、ボロン(B)を注入することにより、図16に示すように、p型領域9が形成される。次に、図17に示すように、ステンレス製マスク13を用い、IGBT形成領域15を遮蔽するようにそのステンレス製マスク13を配置し、その状態で水素(H+)14が半導体基板1の他方の主表面に照射される。このとき、照射される水素(H+)14がp型領域9内に留まるように加速電圧が調整される。また、p型領域9がn型に反転するように、水素(H+)14のドーズ量が調整される。
Next, for example, boron (B) is implanted into the entire surface of the other main surface of N −
これにより、図18に示すように、還流ダイオード形成領域16では、他方の主表面に形成されていたp型領域がドナー化されてn型に反転し、結晶欠陥51を含むN+型のカソード領域10が形成される。一方、水素(H+)14が照射されないIGBT形成領域15では、残されたp型領域9がpコレクタ領域9aとなる。
As a result, as shown in FIG. 18, in the free-wheeling
次に、IGBT形成領域15を遮蔽するようにステンレス製マスク13を配置した状態のままで、図19に示すように、水素(H+)14が半導体基板1の他方の主表面に照射される。このとき、照射される水素(H+)14が、N−型の半導体基板1のN−型の領域における、pアノード領域2bとN−型の領域との境界近傍の部分にまで照射されるように、加速電圧が調整される。これにより、結晶欠陥51を含む局所ライフタイム制御領域12が形成される。
Next, the other main surface of the
次に、たとえば、スパッタ法等により、pコレクタ領域9aおよびN+型のカソード領域10を覆うようにアルミニウムシリコン膜を形成することにより、図20に示すように、IGBT形成領域15では、コレクタ電極11aが形成され、還流ダイオード形成領域16では、カソード電極11bが形成される。こうして、この工程では、コレクタ電極11aとカソード電極11bとが同時に形成されて、逆導通型IGBTの主要部分が完成する。
Next, for example, by forming an aluminum silicon film so as to cover the
上述した逆導通型IGBTの製造方法では、N−型の半導体基板1の他方の主表面の全面にp型領域9を形成し、ステンレス製マスク13を用いて選択的に還流ダイオード形成領域16に水素(H+)が照射される。これにより、照射されたp型領域9の導電型がn型に反転してN+型のカソード領域10が形成される一方、照射されなかったp型領域9はpコレクタ領域9aとなる。その結果、N+型のカソード領域10とpコレクタ領域9aとを個々に注入法によって形成する場合と比べて、注入マスクを削減することができる。また、N+型のカソード領域を形成する際のステンレス製マスク13の位置ずれに対して、還流ダイオード22およびIGBT21の電気特性への影響を最小に抑えることができる。こうして、上述した半導体装置の製造方法では、IGBT21の電気特性に影響を与えることなく、還流ダイオード22のリカバリー電流を制御することができる。
In the above-described reverse-conduction-type IGBT manufacturing method, the p-
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。 The embodiment disclosed this time is an example, and the present invention is not limited to this. The present invention is defined by the terms of the claims, rather than the scope described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明は、IGBTと還流ダイオードとが同一基板に形成された半導体装置に有効に利用される。 The present invention is effectively used for a semiconductor device in which an IGBT and a free-wheeling diode are formed on the same substrate.
1 半導体基板、2a pベース領域、2b アノード領域、3 エミッタ領域、4 トレンチ、5 トレンチゲート電極、6 ゲート酸化膜、7 絶縁膜、8a エミッタ電極、8b アノード電極、9 p型領域、9a pコレクタ領域、10 カソード領域、11a コレクタ電極、11b カソード電極、12 局所ライフタイム制御領域、13 ステンレス製マスク、14 水素(H+)、15 IGBT形成領域、16 還流ダイオード形成領域、20 逆導通型IGBT、21 IGBT、22 還流ダイオード、31 インバータ回路、32 誘導性負荷、41 ホール、42 電子、51 結晶欠陥。 1 semiconductor substrate, 2a p base region, 2b anode region, 3 emitter region, 4 trench, 5 trench gate electrode, 6 gate oxide film, 7 insulating film, 8a emitter electrode, 8b anode electrode, 9 p-type region, 9a p collector Region, 10 cathode region, 11a collector electrode, 11b cathode electrode, 12 local lifetime control region, 13 stainless steel mask, 14 hydrogen (H +), 15 IGBT formation region, 16 free-wheeling diode formation region, 20 reverse conducting IGBT, 21 IGBT, 22 freewheeling diode, 31 inverter circuit, 32 inductive load, 41 holes, 42 electrons, 51 crystal defects.
Claims (3)
前記半導体基板において互いに隣接する第1領域および第2領域を規定し、前記第1領域における前記第2主表面側にベース領域を形成し、前記第2領域における前記第1主表面側にアノード領域を形成する工程と、
前記第1領域における前記第2主表面側にエミッタ領域を形成する工程と、
前記第1領域において、前記ベース領域にチャネルを形成することにより、前記エミッタ領域と前記半導体基板における第1導電型の領域の部分とを電気的に導通させるゲート電極部を形成する工程と、
前記第1領域における前記第2主表面側にコレクタ領域を形成する工程と、
前記第1領域を除く態様で前記第2領域に水素(H+)を照射する工程と
を備え、
前記水素(H+)を照射する工程は、前記半導体基板の部分をドナー化させて結晶欠陥を有するカソード領域を形成する工程を含み、
前記第1領域および前記第2領域のそれぞれの前記第2主表面側に、第2導電型の不純物領域を形成する工程を備え、
前記コレクタ領域を形成する工程では、前記不純物領域のうち前記第1領域に位置する部分が前記コレクタ領域として形成され、
前記水素(H+)を照射する工程では、前記不純物領域のうち前記第2領域に位置する部分に、前記第2導電型を反転させる所定のドーズ量をもって照射することによって前記カソード領域が形成される、半導体装置の製造方法。 Providing a first conductivity type semiconductor substrate having a first main surface and a second main surface facing each other;
A first region and a second region adjacent to each other are defined in the semiconductor substrate, a base region is formed on the second main surface side in the first region, and an anode region is formed on the first main surface side in the second region Forming a step;
Forming an emitter region on the second main surface side in the first region;
Forming a gate electrode portion that electrically connects the emitter region and a portion of the first conductivity type region in the semiconductor substrate by forming a channel in the base region in the first region;
Forming a collector region on the second main surface side in the first region;
Irradiating the second region with hydrogen (H +) in a manner excluding the first region,
The step of irradiating with hydrogen (H +) includes a step of forming a cathode region having a crystal defect by converting a portion of the semiconductor substrate into a donor.
Forming a second conductivity type impurity region on the second main surface side of each of the first region and the second region;
In the step of forming the collector region, a portion of the impurity region located in the first region is formed as the collector region,
In the step of irradiating with hydrogen (H +), the cathode region is formed by irradiating a portion of the impurity region located in the second region with a predetermined dose amount that inverts the second conductivity type. A method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013047782A JP6144510B2 (en) | 2013-03-11 | 2013-03-11 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013047782A JP6144510B2 (en) | 2013-03-11 | 2013-03-11 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014175517A JP2014175517A (en) | 2014-09-22 |
JP6144510B2 true JP6144510B2 (en) | 2017-06-07 |
Family
ID=51696445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013047782A Active JP6144510B2 (en) | 2013-03-11 | 2013-03-11 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6144510B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11777028B2 (en) | 2020-12-11 | 2023-10-03 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6311840B2 (en) | 2015-06-17 | 2018-04-18 | 富士電機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP6709062B2 (en) * | 2016-02-05 | 2020-06-10 | 株式会社 日立パワーデバイス | Semiconductor device, manufacturing method thereof, and power conversion device using the same |
CN107086217B (en) * | 2016-02-16 | 2023-05-16 | 富士电机株式会社 | Semiconductor device with a semiconductor device having a plurality of semiconductor chips |
CN110504167A (en) | 2018-05-17 | 2019-11-26 | 上海先进半导体制造股份有限公司 | Insulated gate bipolar transistor and manufacturing method thereof |
JP7395844B2 (en) * | 2019-05-14 | 2023-12-12 | 富士電機株式会社 | Semiconductor device and manufacturing method |
JP7302285B2 (en) * | 2019-05-23 | 2023-07-04 | 富士電機株式会社 | semiconductor equipment |
JP7325301B2 (en) * | 2019-11-01 | 2023-08-14 | 三菱電機株式会社 | Semiconductor device and its manufacturing method |
CN114127930A (en) | 2020-01-17 | 2022-03-01 | 富士电机株式会社 | semiconductor device |
JP7384287B2 (en) | 2020-06-09 | 2023-11-21 | 富士電機株式会社 | semiconductor equipment |
WO2022123923A1 (en) | 2020-12-07 | 2022-06-16 | 富士電機株式会社 | Semiconductor apparatus |
CN117999657A (en) * | 2022-04-13 | 2024-05-07 | 富士电机株式会社 | Semiconductor device and method of manufacturing the same |
WO2024180973A1 (en) * | 2023-03-02 | 2024-09-06 | ローム株式会社 | Rc-igbt and production method for rc-igbt |
CN116387357B (en) * | 2023-06-07 | 2023-08-29 | 广东巨风半导体有限公司 | Reverse conduction insulated gate bipolar transistor cell structure, manufacturing method and device |
CN116454119A (en) * | 2023-06-15 | 2023-07-18 | 广东巨风半导体有限公司 | Fast recovery diode and preparation method thereof |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4857948B2 (en) * | 2006-06-26 | 2012-01-18 | 株式会社デンソー | Manufacturing method of semiconductor device |
JP4788734B2 (en) * | 2008-05-09 | 2011-10-05 | トヨタ自動車株式会社 | Semiconductor device |
JP2011100762A (en) * | 2009-11-04 | 2011-05-19 | Toyota Motor Corp | Method of manufacturing semiconductor device |
JP2012064717A (en) * | 2010-09-15 | 2012-03-29 | Toshiba Corp | Semiconductor device |
JP5741069B2 (en) * | 2011-03-02 | 2015-07-01 | トヨタ自動車株式会社 | Semiconductor device |
DE112011105319B4 (en) * | 2011-06-09 | 2015-10-08 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and method for manufacturing a semiconductor device |
MX2014002269A (en) * | 2011-08-30 | 2014-04-25 | Toyota Motor Co Ltd | SEMICONDUCTOR DEVICE. |
-
2013
- 2013-03-11 JP JP2013047782A patent/JP6144510B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11777028B2 (en) | 2020-12-11 | 2023-10-03 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2014175517A (en) | 2014-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6144510B2 (en) | Manufacturing method of semiconductor device | |
JP5089191B2 (en) | Semiconductor device and manufacturing method thereof | |
US9704946B2 (en) | Semiconductor device including a diode and guard ring | |
JP5194273B2 (en) | Semiconductor device | |
JP6676988B2 (en) | Semiconductor device | |
JP5969927B2 (en) | Diode, power converter | |
CN110473903A (en) | The manufacturing method of manufacturing silicon carbide semiconductor device, power-converting device and manufacturing silicon carbide semiconductor device | |
JP2017201644A (en) | Diode and power converter using the same | |
US9299818B2 (en) | Insulating gate-type bipolar transistor | |
JP2009033036A (en) | Semiconductor device and electric circuit device using the same | |
JP6601086B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2011129547A (en) | Semiconductor device and method of manufacturing the same | |
JP2017139393A (en) | Semiconductor device, method for manufacturing semiconductor device, and power conversion device using the same | |
WO2018135224A1 (en) | Semiconductor device and electric power conversion device using same | |
JP7094439B2 (en) | Silicon carbide semiconductor device and power conversion device | |
JP5696815B2 (en) | Semiconductor device | |
JP4020871B2 (en) | Semiconductor device | |
US20110006339A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2010045123A (en) | Semiconductor device and method of manufacturing the same | |
JP6020317B2 (en) | Semiconductor element | |
JP7131632B2 (en) | semiconductor equipment | |
WO2023188560A1 (en) | Semiconductor device, method for manufacturing semiconductor device, and electric power converter | |
JP2015005688A (en) | Semiconductor device and power conversion device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170405 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170511 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6144510 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |