[go: up one dir, main page]

JP6139298B2 - Ｃｕ配線の形成方法 - Google Patents

Ｃｕ配線の形成方法 Download PDF

Info

Publication number
JP6139298B2
JP6139298B2 JP2013136366A JP2013136366A JP6139298B2 JP 6139298 B2 JP6139298 B2 JP 6139298B2 JP 2013136366 A JP2013136366 A JP 2013136366A JP 2013136366 A JP2013136366 A JP 2013136366A JP 6139298 B2 JP6139298 B2 JP 6139298B2
Authority
JP
Japan
Prior art keywords
film
forming
wiring
alloy
pvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013136366A
Other languages
English (en)
Other versions
JP2015012132A (ja
Inventor
横山　敦
敦 横山
千洙 韓
千洙 韓
佐久間　隆
隆 佐久間
千晃 安室
千晃 安室
達郎 平澤
達郎 平澤
石坂　忠大
忠大 石坂
鈴木　健二
健二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013136366A priority Critical patent/JP6139298B2/ja
Priority to KR1020140078414A priority patent/KR20150002508A/ko
Priority to US14/316,251 priority patent/US9406557B2/en
Priority to TW103122015A priority patent/TWI602263B/zh
Publication of JP2015012132A publication Critical patent/JP2015012132A/ja
Application granted granted Critical
Publication of JP6139298B2 publication Critical patent/JP6139298B2/ja
Priority to KR1020170080412A priority patent/KR20170080549A/ko
Priority to KR1020180068264A priority patent/KR20180069776A/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、基板に形成されたトレンチやホールのような凹部にＣｕ配線を形成するＣｕ配線の形成方法に関する。
半導体デバイスの製造においては、半導体ウエハに成膜処理やエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、近時、半導体デバイスの高速化、配線パターンの微細化、高集積化の要求に対応して、配線の低抵抗化（導電性向上）およびエレクトロマイグレーション耐性の向上が求められている。
このような点に対応して、配線材料にアルミニウム（Ａｌ）やタングステン（Ｗ）よりも導電性が高く（抵抗が低く）かつエレクトロマイグレーション耐性に優れている銅（Ｃｕ）が用いられるようになってきている。
Ｃｕ配線の形成方法としては、トレンチやホールが形成された層間絶縁膜全体にタンタル金属（Ｔａ）、チタン（Ｔｉ）、タンタル窒化膜（ＴａＮ）、チタン窒化膜（ＴｉＮ）などからなるバリア膜をＰＶＤであるプラズマスパッタで形成し、バリア膜の上に同じくプラズマスパッタによりＣｕシード膜を形成し、さらにその上にＣｕめっきを施してトレンチやホールを完全に埋め込み、ウエハ表面の余分な銅薄膜およびバリア膜をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理により研磨処理して取り除く技術が提案されている（例えば特許文献１）。
しかし、半導体デバイスのデザインルールが一層微細化しており、これによる電流密度上昇にともなって、配線材料としてＣｕを用いてもエレクトロマイグレーション耐性が十分ではなくなってきており、Ｃｕ配線のエレクトロマイグレーション耐性を向上させる技術が検討されている。
このような技術として、Ｃｕシード膜の代わりにＣｕ−ＭｎやＣｕ−Ａｌ等のＣｕ合金をシード層に用いて、Ｃｕ配線とその上に形成される誘電体キャップ（ＳｉＣＮキャップ）との間にＭｎやＡｌ等の合金成分を偏析させてＣｕと誘電体キャップとの密着性を向上させる技術（非特許文献１等）や、Ｃｕ配線の表面に選択的にメタルキャップを形成してＣｕと誘電体キャップとの密着性を向上させる技術が提案されている（特許文献２、３、４等）。
特開２００６−１４８０７５号公報 特開２０１１−０２３４５６号公報 米国特許第７７９９６８１号明細書 特表２０１２−５０４３４７号公報
Nogami et. al. IEDM2010 pp764-767
しかしながら、上記非特許文献１の技術では、Ｃｕ合金シード中の合金成分およびＣｕめっき中の不純物が配線中に含まれることとなり、配線抵抗が上昇してしまうという問題が生じる。
また、上記特許文献２〜４のようにＣｕ配線の上にメタルキャップを形成する場合には、配線間のリーク電流を抑制する観点から、Ｃｕ配線上のみに選択的にメタルキャップを形成する必要があり、選択性を確保するために工程数が増加し、コストが高くなってしまう。
また、上述したような半導体デバイスのデザインルールの益々の微細化にともない、トレンチの幅やホール径が数十ｎｍとなっており、このような狭いトレンチやホール等の凹部内に、特許文献１や非特許文献１のように、プラズマスパッタリングでバリア膜やシード膜を形成した後にＣｕめっきによりトレンチやホールを埋め込む場合には、埋め込み性が十分ではなくボイドが発生する等の問題が生ずる。
本発明はかかる事情に鑑みてなされたものであって、トレンチやホールのような凹部にＣｕ配線を形成する際に、配線抵抗の上昇や工程の増加を抑え、かつ十分な埋め込み性を確保しつつ、エレクトロマイグレーション耐性の高いＣｕ配線を得ることができるＣｕ配線の形成方法を提供することを課題とする。
上記課題を解決するため、本発明は、基板表面に存在する絶縁膜に形成された所定パターンの凹部にＣｕ配線を形成するＣｕ配線の形成方法であって、少なくとも前記凹部の表面にＣｕ拡散のバリアとなるバリア膜を形成する工程と、前記バリア膜の上にＣＶＤによりＲｕ膜を形成する工程と、前記Ｒｕ膜の上にＰＶＤによりＣｕ−ＭｎからなるＣｕ合金膜を形成して前記凹部内に前記Ｃｕ合金膜を埋め込む工程と、前記凹部内のＣｕ合金膜からＣｕ配線を形成する工程と、前記Ｃｕ配線の上にＣＶＤにより誘電体キャップ層を形成する工程とを有し、前記誘電体キャップ層を形成した際に、前記Ｃｕ合金膜中のＭｎ成分が前記誘電体キャップ層の界面に偏析して偏析層を形成することにより、前記Ｃｕ配線と前記誘電体キャップ層との密着性が向上し、かつ、前記誘電体キャップ層を形成するまでの熱により前記Ｃｕ合金膜中のＭｎ成分が前記Ｒｕ膜へ拡散し、前記Ｃｕ配線中には前記Ｍｎ成分がほとんど存在しない状態となることを特徴とするＣｕ配線の形成方法を提供する。
本発明において、前記Ｃｕ合金膜の形成は、基板が収容された処理容器内にプラズマ生成ガスによりプラズマを生成し、得ようとするＣｕ合金膜と同じＣｕ合金からなるターゲットから粒子を飛翔させて、粒子を前記プラズマ中でイオン化させ、前記基板にバイアス電力を印加してイオンを基板上に引きこむ装置により行われることが好ましい。
前記凹部内のＣｕ合金膜からＣｕ配線を形成する工程は、前記Ｃｕ合金膜の上に積み増し層を形成した後、全面を研磨するものとすることができる。この場合に、前記積み増し層の形成は、ＰＶＤによりＣｕ合金膜または純Ｃｕ膜を形成することにより行ってもよいし、Ｃｕめっきにより行ってもよい。前記積み増し層の形成は、前記Ｃｕ合金膜を形成した後、同じ装置により同じＣｕ合金を形成することにより行ってもよい。
前記バリア膜は、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、Ｔａ／ＴａＮの２層膜、ＴａＣＮ膜、Ｗ膜、ＷＮ膜、ＷＣＮ膜、Ｚｒ膜、ＺｒＮ膜、Ｖ膜、ＶＮ膜、Ｎｂ膜、ＮｂＮ膜からなる群から選択されるものを用いることができる。
本発明はまた、コンピュータ上で動作し、Ｃｕ配線形成システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記Ｃｕ配線の形成方法が行われるように、コンピュータに前記Ｃｕ配線形成システムを制御させることを特徴とする記憶媒体を提供する。
本発明では、バリア膜の上にＣＶＤによりＲｕ膜を形成し、Ｒｕ膜の上にＰＶＤによりＣｕ合金膜を形成して凹部内にＣｕ合金膜を埋め込む。このため、Ｃｕ合金膜中の合金成分がＣｕ配線の上の誘電体膜（誘電体キャップ）との界面に偏析されてこれらの密着性を向上させることができるので、Ｃｕ配線のエレクトロマイグレーション耐性を向上させることができる。また、Ｃｕ合金膜中に不純物として存在する合金成分は、Ｃｕ配線が形成され、さらにその上に誘電体膜が形成された際に、それまでに及ぼされた熱により、ＣＶＤによるＲｕ膜に存在する微量の酸素等の不純物に向けて拡散してそれらに捕捉され、しかも、ＰＶＤは本質的にめっきよりも不純物が少なく、かつＰＶＤ成膜の際の熱によりＣｕ結晶粒を増大させることができるので、低抵抗のＣｕ配線を実現することができる。さらに、Ｃｕに対する濡れ性の高いＲｕ膜を形成した後に、ＰＶＤでＣｕ合金膜を形成して凹部を埋め込むので、Ｃｕめっきの場合のようなボイドを生じさせることなく良好な埋め込み性を得ることができる。
本発明の一実施形態に係るＣｕ配線の形成方法を示すフローチャートである。 本発明の一実施形態に係るＣｕ配線の形成方法を説明するための工程断面図である。 Ｃｕ合金膜中の合金成分（Ｍｎ）が誘電体キャップ層との界面およびＲｕ膜中へ移動する状態を示す模式図である。 本発明の実施形態に係るＣｕ配線の形成方法の実施に好適なマルチチャンバタイプの成膜システムの一例を示す平面図である。 図４の成膜システムに搭載された、Ｃｕ合金膜を形成するためのＣｕ合金膜成膜装置を示す断面図である。 図４の成膜システムに搭載された、Ｒｕライナー膜を形成するためのＲｕ膜成膜装置を示す断面図である。 ＣＶＤ−Ｒｕ膜上にＰＶＤによりＣｕＭｎ合金膜を形成したサンプル、ＰＶＤ−Ｔａ膜上にＰＶＤによりＣｕＭｎ合金膜を形成したサンプルのアニール時間とバルク比抵抗との関係を、純Ｃｕ膜と比較して示す図である。 ＣＶＤ−Ｒｕ膜上にＰＶＤによりＣｕＭｎ合金膜を形成したサンプル、ＰＶＤ−Ｔａ膜上にＰＶＤによりＣｕＭｎ合金膜を形成したサンプルをアニールした後の膜中のＭｎ濃度を示す図である。 ＣＶＤ−Ｒｕライナー膜上にＰＶＤにより純Ｃｕ膜を形成してＣｕ配線を作成したサンプルおよびＣＶＤ−Ｒｕライナー膜上にＰＶＤによりＣｕＭｎ合金膜を形成してＣｕ配線を作成したサンプルについてライン抵抗を測定した結果を示す図である。 図９においてＣｕＭｎ合金膜を形成したサンプルの断面のＴＥＭ写真、および、ＴＥＭに付属するＥＤＸにより元素を分析した結果を示す図である。 ＣＶＤ−Ｒｕライナー膜上にＰＶＤにより純Ｃｕ膜を形成してＣｕ配線を作成したサンプル、ＣＶＤ−Ｒｕライナー膜上にＰＶＤによりＣｕＭｎ合金膜を形成してＣｕ配線を作成したサンプル、ＰＶＤ−ＴａＮ膜上に純Ｃｕシードを形成した後にＣｕめっきで埋め込んでＣｕ配線を作成したサンプル、およびＰＶＤ−ＴａＮ膜上にＣｕＭｎ合金シードを形成した後にＣｕめっきで埋め込んでＣｕ配線を作成したサンプルについて、配線抵抗と線間容量との積（ＲＣ）とエレクトロマイグレーション寿命との関係を示す図である。 信頼性の評価に用いたパターンを示す図である。 図１２のパターンを有する、ＣＶＤ−Ｒｕライナー膜上にＰＶＤにより純Ｃｕ膜を形成してＣｕ配線を作成したサンプル、ＣＶＤ−Ｒｕライナー膜上にＰＶＤによりＣｕＭｎ合金膜を形成してＣｕ配線を作成したサンプル、およびＰＶＤ−ＴａＮ膜上にＣｕＭｎ合金シードを形成した後にＣｕめっきで埋め込んでＣｕ配線を作成したサンプルについて、エレクトロマイグレーション寿命と破壊確率との関係を示す図である。 図１２のパターンを有する、ＣＶＤ−Ｒｕライナー膜上にＰＶＤにより純Ｃｕ膜を形成してＣｕ配線を作成したサンプル、ＣＶＤ−Ｒｕライナー膜上にＰＶＤによりＣｕＭｎ合金膜を形成してＣｕ配線を作成したサンプルについて、ライン抵抗のシグマプロットを示す図である。 ライン幅を変化させた場合のＣＶＤ−Ｒｕライナー膜上にＰＶＤによりＣｕＭｎ合金膜を形成してＣｕ配線を形成したサンプルのライン抵抗を純Ｃｕ膜のライン抵抗との比率で示した図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜Ｃｕ配線の形成方法の一実施形態＞
まず、Ｃｕ配線の形成方法の一実施形態について図１のフローチャートおよび図２の工程断面図を参照して説明する。
本実施形態では、まず、下部構造２０１（詳細は省略）の上にＳｉＯ２膜、Ｌｏｗ−ｋ膜（ＳｉＣＯ、ＳｉＣＯＨ等）等の層間絶縁膜２０２を有し、そこにトレンチ２０３および下層配線への接続のためのビア（図示せず）が所定パターンで形成された半導体ウエハ（以下、単にウエハと記す）Ｗを準備する（ステップ１、図２（ａ））。このようなウエハＷとしては、ＤｅｇａｓプロセスやＰｒｅ−Ｃｌｅａｎプロセスによって、絶縁膜表面の水分やエッチング／アッシング時の残渣を除去したものであることが好ましい。
次に、トレンチ２０３およびビアの表面を含む全面にＣｕを遮蔽（バリア）してＣｕの拡散を抑制するバリア膜２０４を成膜する（ステップ２、図２（ｂ））。
バリア膜２０４としては、Ｃｕに対して高いバリア性を有し、低抵抗を有するものが好ましく、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、Ｔａ／ＴａＮの２層膜を好適に用いることができる。また、ＴａＣＮ膜、Ｗ膜、ＷＮ膜、ＷＣＮ膜、Ｚｒ膜、ＺｒＮ膜、Ｖ膜、ＶＮ膜、Ｎｂ膜、ＮｂＮ膜等を用いることもできる。Ｃｕ配線はトレンチまたはホール内に埋め込むＣｕの体積が大きくなるほど低抵抗になるので、バリア膜は薄く形成することが好ましく、そのような観点からその厚さは１〜２０ｎｍが好ましい。より好ましくは１〜１０ｎｍである。バリア膜は、イオン化ＰＶＤ（Ｉｏｎｉｚｅｄ Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ｉＰＶＤ）、例えばプラズマスパッタにより成膜することができる。また、通常のスパッタ、イオンプレーティング等の他のＰＶＤで成膜することもでき、ＣＶＤやＡＬＤ、プラズマを用いたＣＶＤやＡＬＤで成膜することもできる。
次いで、バリア膜２０４の上にＣＶＤによりＲｕライナー膜２０５を成膜する（ステップ３、図２（ｃ））。Ｒｕライナー膜は、埋め込むＣｕの体積を大きくして配線を低抵抗にする観点から、例えば１〜５ｎｍと薄く形成することが好ましい。
ＲｕはＣｕに対する濡れ性が高いため、Ｃｕの下地にＲｕライナー膜を形成することにより、次のｉＰＶＤによるＣｕ膜形成の際に、良好なＣｕの移動性を確保することができ、トレンチやホールの間口を塞ぐオーバーハングを生じ難くすることができる。このため、微細なトレンチまたはホールにもボイドを発生させずに確実にＣｕを埋め込むことができる。また、Ｒｕライナー膜はＣＶＤで形成されているため、僅かに酸素等の不純物が含まれており、この不純物が、Ｃｕ配線中に不純物として含まれる合金成分を吸着する機能を有し、Ｃｕ配線の低抵抗化に寄与する。
ＣＶＤによるＲｕライナー膜は、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を成膜原料として用いる熱ＣＶＤにより好適に形成することができる。これにより、高純度で薄いＲｕ膜を高ステップカバレッジで成膜することができる。このときの成膜条件は、例えば処理容器内の圧力が１．３〜６６．５Ｐａの範囲であり、成膜温度（ウエハ温度）が１５０〜２５０℃の範囲である。ＣＶＤによるＲｕライナー膜２０５は、ルテニウムカルボニル以外の他の成膜原料、例えば（シクロペンタジエニル）（２，４−ジメチルペンタジエニル）ルテニウム、ビス（シクロペンタジエニル）（２，４−メチルペンタジエニル）ルテニウム、（２，４−ジメチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウム、ビス（２，４−メチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウムのようなルテニウムのペンタジエニル化合物を用いて成膜することもできる。
次いで、ＰＶＤにより低純度のＣｕ合金からなるＣｕ合金膜２０６を形成し、トレンチ２０３およびビア（図示せず）を埋め込む（ステップ４、図２（ｄ））。この際の成膜は、ｉＰＶＤ、例えばプラズマスパッタを用いることが好ましい。
通常のＰＶＤ成膜の場合には、Ｃｕの凝集により、トレンチやホールの間口を塞ぐオーバーハングが生じやすいが、ｉＰＶＤを用い、ウエハに印加するバイアスパワーを調整して、Ｃｕイオンの成膜作用とプラズマ生成ガスのイオン（Ａｒイオン）によるエッチング作用とを制御することにより、Ｃｕを移動させてオーバーハングの生成を抑制することができ、狭い開口のトレンチやホールであっても良好な埋め込み性を得ることができる。このとき、Ｃｕの流動性を持たせて良好な埋め込み性を得る観点から、Ｃｕがマイグレートする高温プロセス（６５〜３５０℃、好ましくは２３０〜３００℃）を好適に用いることができる。このように高温プロセスでＰＶＤ成膜することにより、Ｃｕ結晶粒を成長させることができ、Ｃｕ配線の抵抗を低くすることができる。また、上述したように、Ｃｕ合金膜２０６の下地にＣｕに対する濡れ性が高いＲｕライナー膜２０５を設けることにより、Ｒｕライナー膜上でＣｕが凝集せず流動するので、微細な凹部においてもオーバーハングの生成を抑制することができ、ボイドを発生させずに確実にＣｕを埋め込むことができる。
なお、この工程では、トレンチやホールの開口幅が小さい場合には、ほぼ完全にＣｕ合金を埋め込むことができるが、開口幅が大きい場合等に、多少の凹みが生じることは許容される。
また、Ｃｕ合金膜成膜時における処理容器内の圧力（プロセス圧力）は、１〜１００ｍＴｏｒｒ（０．１３３〜１３．３Ｐａ）が好ましく、３５〜９０ｍＴｏｒｒ（４．６６〜１２．０Ｐａ）がより好ましい。
Ｃｕ合金膜２０６を構成するＣｕ合金としては、Ｃｕ−Ｍｎ、Ｃｕ−Ａｌ、Ｃｕ−Ｍｇ、Ｃｕ−Ａｇ、Ｃｕ−Ｓｎ、Ｃｕ−Ｐｂ、Ｃｕ−Ｚｎ、Ｃｕ−Ｐｔ、Ｃｕ−Ａｕ、Ｃｕ−Ｎｉ、Ｃｕ−Ｃｏ、Ｃｕ−Ｔｉなどを挙げることができる。Ｃｕ合金膜２０６を構成するＣｕ合金としては、Ｃｕ−Ｍｎが好適である。
Ｃｕ合金膜２０６は、得ようとするＣｕ合金製のターゲットを用いて成膜するが、その際のターゲットの合金組成と成膜されるＣｕ合金膜の組成との関係は、圧力等の成膜条件により変動するから、実際に採用される製造条件において所望の合金組成が得られるようにターゲットの合金組成を調整する必要がある。なお、Ｃｕ合金ターゲットへの直流電力は４〜１２ｋＷであることが好ましく、６〜１０ｋＷがより好ましい。
このようにトレンチ２０３およびビア（ホール）内にＣｕ合金を埋め込んだ後は、その後の平坦化処理に備えてＣｕ合金膜２０６の上に積み増し層２０７を成膜する（ステップ５、図２（ｅ））。
積み増し層２０７は、Ｃｕ合金膜２０６に引き続いてｉＰＶＤ等のＰＶＤにより同じＣｕ合金膜を成膜することにより形成してもよいし、純Ｃｕ膜をＰＶＤまたはめっきにより形成してもよい。ただし、良好なスループットを得る観点、および装置の簡略化の観点等から、Ｃｕ合金膜２０６を形成したのと同じＰＶＤ（ｉＰＶＤ）装置を用いて、Ｃｕ合金膜２０６と同じＣｕ合金膜を形成することにより積み増し層２０７を形成することが好ましい。積み増し層２０７は埋め込み性をほとんど考慮する必要はないため、ＰＶＤで成膜する際には、Ｃｕ合金膜２０６よりも高い成膜速度で形成することが好ましい。
このようにして積み増し層２０７まで成膜した後、必要に応じてアニール処理を行う（ステップ６、図２（ｆ））。このアニール処理により、Ｃｕ合金膜２０６を安定化させる。
この後、ＣＭＰによりウエハＷ表面の全面を研磨して、積み増し層２０７、Ｃｕ合金膜２０６、Ｒｕライナー膜２０５、バリア膜２０４を除去して平坦化する（ステップ７、図２（ｇ））。これによりトレンチおよびビア（ホール）内にＣｕ配線２０８が形成される。
その後、ＣＭＰ研磨後のＣｕ配線２０８の上に誘電体、例えばＳｉＣＮからなる誘電体キャップ層（誘電体膜）２０９を成膜する（ステップ８、図２（ｈ））。この際の成膜は、ＣＶＤで行うことができる。
誘電体キャップ層２０９を成膜した際には、Ｃｕ配線２０８中に存在する合金成分（例えばＭｎ）は、図３に示すように、誘電体キャップ層２０９の界面に偏析して偏析層２０８ａを形成する。そして、この偏析層２０８ａにより、Ｃｕ配線２０８と誘電体キャップ層２０９との密着性が向上する。すなわち、誘電体キャップ層２０９中には不純物として微量の酸素等が存在しており、成膜の際の熱によりＣｕ配線２０８中の合金成分が誘電体キャップ層２０９中の不純物に向けて拡散して偏析層２０８ａを形成するとともに、誘電体キャップ層２０９と偏析層２０８ａ中の合金成分とが結合することにより、密着性が向上する。このため、Ｃｕ配線２０８のエレクトロマイグレーション耐性を向上させることができる。
一方、Ｃｕ合金膜２０６中には、偏析層２０８ａの形成に必要な量よりも過剰な量の合金成分（例えばＭｎ）が存在しているが、この過剰な量の合金成分は、アニールの際の熱や、誘電体キャップ層２０９を成膜する際の熱により、Ｒｕライナー膜２０５中に存在する酸素等の不純物に向けて拡散し、その不純物に捕捉される（図３参照）。このため、Ｃｕ配線２０８中には合金成分がほとんど存在しない状態とすることができ、合金成分によるＣｕ配線２０８の抵抗上昇を抑制することができる。
このように、本実施形態によれば、Ｃｕ合金膜２０６中の合金成分が、Ｃｕ配線２０８を形成し、その上の誘電体キャップ層２０９を形成した際に、これらの界面に偏析するので、Ｃｕ配線２０８と誘電体キャップ層２０９の密着性を向上させることができ、Ｃｕ配線のエレクトロマイグレーション耐性を向上させることができる。また、Ｃｕ合金膜２０６中に不純物として残存する合金成分は、誘電体キャップ層２０９が形成されるまでに及ぼされた熱により、ＣＶＤによるＲｕライナー膜２０５に存在する微量の酸素等の不純物に向けて拡散してその不純物に捕捉され、しかも、ＰＶＤは本質的に不純物が少なく、かつＰＶＤ成膜の際の熱によりＣｕ結晶粒を増大させることができるので、Ｃｕ配線２０８の低抵抗化を実現することができる。さらに、Ｃｕに対する濡れ性の高いＲｕライナー膜２０５を形成した後に、ＰＶＤでＣｕ合金膜２０６を形成してトレンチおよびビアを埋め込むので、Ｃｕめっきの場合のようなボイドを生じさせることなく良好な埋め込み性を得ることができる。
なお、上記一連の工程のうち、バリア膜２０４を成膜するステップ２、Ｒｕライナー膜２０５を成膜するステップ３、Ｃｕ合金膜２０６を成膜するステップ４、積み増し層２０７を成膜するステップ５は、真空中で大気暴露を経ずに連続して成膜することが好ましいが、これらのいずれかの間で大気暴露してもよい。
＜本発明の実施形態の実施に好適な成膜システム＞
次に、本発明の実施形態に係るＣｕ配線の形成方法の実施に好適な成膜システムについて説明する。図４は本発明の実施形態に係るＣｕ配線の形成方法の実施に好適なマルチチャンバタイプの成膜システムの一例を示す平面図である。
成膜システム１は、バリア膜およびＲｕライナー膜を形成する第１の処理部２と、純Ｃｕ膜およびＣｕ合金膜を形成する第２の処理部３と、搬入出部４とを有しており、ウエハＷに対してＣｕ配線を形成するためのものであり、上記実施形態における積み増し層の形成までを行うものである。
第１の処理部２は、平面形状が七角形をなす第１の真空搬送室１１と、この第１の真空搬送室１１の４つの辺に対応する壁部に接続された、２つのバリア膜成膜装置１２ａ，１２ｂおよび２つのＲｕライナー膜成膜装置１４ａ，１４ｂとを有している。バリア膜成膜装置１２ａおよびＲｕライナー膜成膜装置１４ａとバリア膜成膜装置１２ｂおよびＲｕライナー膜成膜装置１４ｂとは線対称の位置に配置されている。
第１の真空搬送室１１の他の２辺に対応する壁部には、それぞれウエハＷのデガス処理を行うデガス室５ａ，５ｂが接続されている。また、第１の真空搬送室１１のデガス室５ａと５ｂとの間の壁部には、第１の真空搬送室１１と後述する第２の真空搬送室２１との間でウエハＷの受け渡しを行う受け渡し室５が接続されている。
バリア膜成膜装置１２ａ，１２ｂ、Ｒｕライナー膜成膜装置１４ａ，１４ｂ、デガス室５ａ，５ｂ、および受け渡し室５は、第１の真空搬送室１１の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブＧを開放することにより第１の真空搬送室１１と連通され、対応するゲートバルブＧを閉じることにより第１の真空搬送室１１から遮断される。
第１の真空搬送室１１内は所定の真空雰囲気に保持されるようになっており、その中には、バリア膜成膜装置１２ａ，１２ｂ、Ｒｕライナー膜成膜装置１４ａ，１４ｂ、デガス室５ａ，５ｂ、および受け渡し室５に対してウエハＷの搬入出を行う第１の搬送機構１６が設けられている。この第１の搬送機構１６は、第１の真空搬送室１１の略中央に配設されており、回転および伸縮可能な回転・伸縮部１７を有し、その回転・伸縮部１７の先端にウエハＷを支持する２つの支持アーム１８ａ，１８ｂが設けられており、これら２つの支持アーム１８ａ，１８ｂは互いに反対方向を向くように回転・伸縮部１７に取り付けられている。
第２の処理部３は、平面形状が八角形をなす第２の真空搬送室２１と、この第２の真空搬送室２１の対向する２つの辺に対応する壁部に接続された、Ｃｕ合金膜を成膜するための２つのＣｕ合金膜成膜装置２２ａ，２２ｂと、純Ｃｕ膜またはＣｕ合金膜を成膜するための２つのＣｕ膜成膜装置２４ａおよび２４ｂを有している。
第２の真空搬送室２１の第１の処理部２側の２辺に対応する壁部には、それぞれ上記デガス室５ａ，５ｂが接続され、デガス室５ａと５ｂとの間の壁部には、上記受け渡し室５が接続されている。すなわち、受け渡し室５ならびにデガス室５ａおよび５ｂは、いずれも第１の真空搬送室１１と第２の真空搬送室２１との間に設けられ、受け渡し室５の両側にデガス室５ａおよび５ｂが配置されている。さらに、搬入出部４側の辺には、大気搬送および真空搬送可能なロードロック室６が接続されている。
Ｃｕ合金膜成膜装置２２ａ，２２ｂ、Ｃｕ膜成膜装置２４ａ，２４ｂデガス室５ａ，５ｂ、およびロードロック室６は、第２の真空搬送室２１の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブを開放することにより第２の真空搬送室２１と連通され、対応するゲートバルブＧを閉じることにより第２の真空搬送室２１から遮断される。また、受け渡し室５はゲートバルブを介さずに第２の搬送室２１に接続されている。
第２の真空搬送室２１内は所定の真空雰囲気に保持されるようになっており、その中には、Ｃｕ合金膜成膜装置２２ａ，２２ｂ、Ｃｕ膜成膜装置２４ａ，２４ｂ、デガス室５ａ，５ｂ、ロードロック室６および受け渡し室５に対してウエハＷの搬入出を行う第２の搬送機構２６が設けられている。この第２の搬送機構２６は、第２の真空搬送室２１の略中央に配設されており、回転および伸縮可能な回転・伸縮部２７を有し、その回転・伸縮部２７の先端にウエハＷを支持する２つの支持アーム２８ａ，２８ｂが設けられており、これら２つの支持アーム２８ａ，２８ｂは互いに反対方向を向くように回転・伸縮部２７に取り付けられている。
搬入出部４は、上記ロードロック室６を挟んで第２の処理部３と反対側に設けられており、ロードロック室６が接続される大気搬送室３１を有している。ロードロック室６と大気搬送室３１との間の壁部にはゲートバルブＧが設けられている。大気搬送室３１のロードロック室６が接続された壁部と対向する壁部には被処理基板としてのウエハＷを収容するキャリアＣを接続する２つの接続ポート３２，３３が設けられている。これら接続ポート３２，３３にはそれぞれ図示しないシャッターが設けられており、これら接続ポート３２，３３にウエハＷを収容した状態の、または空のキャリアＣが直接取り付けられ、その際にシャッターが外れて外気の侵入を防止しつつ大気搬送室３１と連通するようになっている。また、大気搬送室３１の側面にはアライメントチャンバ３４が設けられており、そこでウエハＷのアライメントが行われる。大気搬送室３１内には、キャリアＣに対するウエハＷの搬入出およびロードロック室６に対するウエハＷの搬入出を行う大気搬送用搬送機構３６が設けられている。この大気搬送用搬送機構３６は、２つの多関節アームを有しており、キャリアＣの配列方向に沿ってレール３８上を走行可能となっていて、それぞれの先端のハンド３７上にウエハＷを載せてその搬送を行うようになっている。
この成膜システム１は、この成膜システム１の各構成部を制御するための制御部４０を有している。この制御部４０は、各構成部の制御を実行するマイクロプロセッサ（コンピュータ）からなるプロセスコントローラ４１と、オペレータが成膜システム１を管理するためにコマンドの入力操作等を行うキーボードや、成膜システム１の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース４２と、成膜システム１で実行される処理をプロセスコントローラ４１の制御にて実現するための制御プログラムや、各種データ、および処理条件に応じて処理装置の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部４３とを備えている。なお、ユーザーインターフェース４２および記憶部４３はプロセスコントローラ４１に接続されている。
上記レシピは記憶部４３の中の記憶媒体４３ａに記憶されている。記憶媒体は、ハードディスクであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース４２からの指示等にて任意のレシピを記憶部４３から呼び出してプロセスコントローラ４１に実行させることで、プロセスコントローラ４１の制御下で、成膜システム１での所望の処理が行われる。
このような成膜システム１においては、キャリアＣから大気搬送用搬送機構３６によりトレンチやホールを有する所定パターンが形成されたウエハＷを取り出し、ロードロック室６に搬送し、そのロードロック室を第２の真空搬送室２１と同程度の真空度に減圧した後、第２の搬送機構２６によりロードロック室のウエハＷを取り出し、第２の真空搬送室２１を介してデガス室５ａまたは５ｂに搬送し、ウエハＷのデガス処理を行う。その後、第１の搬送機構１６によりデガス室のウエハＷを取り出し、第１の真空搬送室１１を介してバリア膜成膜装置１２ａまたは１２ｂに搬入し、上述したようなバリア膜を成膜する。バリア膜成膜後、第１の搬送機構１６によりバリア膜成膜装置１２ａまたは１２ｂからウエハＷを取り出し、Ｒｕライナー膜成膜装置１４ａまたは１４ｂに搬入し、上述したようなＲｕライナー膜を成膜する。Ｒｕライナー膜成膜後、第１の搬送機構１６によりＲｕライナー膜成膜装置１４ａまたは１４ｂからウエハＷを取り出し、受け渡し室５に搬送する。その後、第２の搬送機構２６によりウエハＷを取り出し、第２の真空搬送室２１を介してＣｕ合金膜成膜装置２２ａまたは２２ｂに搬入し、上述したＣｕ合金膜を形成する。その後、Ｃｕ合金膜の上に積み増し層を形成するが、積み増し層の形成は、同じＣｕ合金膜成膜装置２２ａまたは２２ｂ内でＣｕ合金膜を連続して形成することにより行ってもよいし、第２の搬送機構２６によりＣｕ合金膜成膜装置２２ａまたは２２ｂからウエハＷを取り出して、Ｃｕ膜成膜装置２４ａまたは２４ｂに搬入し、そこで純Ｃｕ膜またはＣｕ合金膜を形成して積み増し層としてもよい。
積み増し層の形成後、ウエハＷをロードロック室６に搬送し、そのロードロック室を大気圧に戻した後、大気搬送用搬送機構３６によりＣｕ膜が形成されたウエハＷを取り出し、キャリアＣに戻す。このような処理をキャリア内のウエハＷの数の分だけ繰り返す。
成膜システム１によれば、大気開放することなく真空中でバリア膜、ライナー膜、Ｃｕ合金膜、積み増し層を成膜するので、各膜の界面での酸化を防止することができ、高性能のＣｕ配線を得ることができる。
なお、積み増し層をＣｕめっきで形成する場合には、Ｃｕ合金膜を成膜後、成膜システム１からウエハＷを搬出する。
＜Ｃｕ膜成膜装置＞
次に、Ｃｕ合金膜を形成するＣｕ合金膜成膜装置２２ａ（２２ｂ）の好適な例について説明する。
図５は、Ｃｕ膜成膜装置の一例を示す断面図である。ここではＣｕ合金膜成膜装置としてｉＰＶＤであるＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型プラズマスパッタ装置を例にとって説明する。
図５に示すように、このＣｕ合金膜成膜装置２２ａ（２２ｂ）は、例えばアルミニウム等により筒体状に成形された処理容器５１を有している。この処理容器５１は接地され、その底部５２には排気口５３が設けられており、排気口５３には排気管５４が接続されている。排気管５４には圧力調整を行うスロットルバルブ５５および真空ポンプ５６が接続されており、処理容器５１内が真空引き可能となっている。また処理容器５１の底部５２には、処理容器５１内へ所定のガスを導入するガス導入口５７が設けられる。このガス導入口５７にはガス供給配管５８が接続されており、ガス供給配管５８には、プラズマ励起用ガスとして希ガス、例えばＡｒガスや他の必要なガス例えばＮ２ガス等を供給するためのガス供給源５９が接続されている。また、ガス供給配管５８には、ガス流量制御器、バルブ等よりなるガス制御部６０が介装されている。
処理容器５１内には、被処理基板であるウエハＷを載置するための載置機構６２が設けられる。この載置機構６２は、円板状に成形された載置台６３と、この載置台６３を支持するとともに接地された中空筒体状の支柱６４とを有している。載置台６３は、例えばアルミニウム合金等の導電性材料よりなり、支柱６４を介して接地されている。載置台６３の中には冷却ジャケット６５が設けられており、図示しない冷媒流路を介して冷媒を供給するようになっている。また、載置台６３内には冷却ジャケット６５の上に絶縁材料で被覆された抵抗ヒーター８７が埋め込まれている。抵抗ヒーター８７は図示しない電源から給電されるようになっている。載置台６３には熱電対（図示せず）が設けられており、この熱電対で検出された温度に基づいて、冷却ジャケット６５への冷媒の供給および抵抗ヒーター８７への給電を制御することにより、ウエハ温度を所定の温度に制御できるようになっている。
載置台６３の上面側には、例えばアルミナ等の誘電体部材６６ａの中に電極６６ｂが埋め込まれて構成された薄い円板状の静電チャック６６が設けられており、ウエハＷを静電力により吸着保持できるようになっている。また、支柱６４の下部は、処理容器５１の底部５２の中心部に形成された挿通孔６７を貫通して下方へ延びている。支柱６４は、図示しない昇降機構により上下移動可能となっており、これにより載置機構６２の全体が昇降される。
支柱６４を囲むように、伸縮可能に構成された蛇腹状の金属ベローズ６８が設けられており、この金属ベローズ６８は、その上端が載置台６３の下面に気密に接合され、また下端が処理容器５１の底部５２の上面に気密に接合されており、処理容器５１内の気密性を維持しつつ載置機構６２の昇降移動を許容できるようになっている。
また底部５２には、上方に向けて例えば３本（図５では２本のみ示す）の支持ピン６９が起立させて設けられており、また、この支持ピン６９に対応させて載置台６３にピン挿通孔７０が形成されている。したがって、載置台６３を降下させた際に、ピン挿通孔７０を貫通した支持ピン６９の上端部でウエハＷを受けて、そのウエハＷを外部より侵入する搬送アーム（図示せず）との間で移載することができる。このため、処理容器５１の下部側壁には、搬送アームを侵入させるために搬出入口７１が設けられ、この搬出入口７１には、開閉可能になされたゲートバルブＧが設けられている。このゲートバルブＧの反対側には、前述した第２の真空搬送室２１が設けられている。
また上述した静電チャック６６の電極６６ｂには、給電ライン７２を介してチャック用電源７３が接続されており、このチャック用電源７３から電極６６ｂに直流電圧を印加することにより、ウエハＷが静電力により吸着保持される。また給電ライン７２にはバイアス用高周波電源７４が接続されており、この給電ライン７２を介して静電チャック６６の電極６６ｂに対してバイアス用の高周波電力を供給し、ウエハＷにバイアス電力が印加されるようになっている。この高周波電力の周波数は、４００ｋＨｚ〜６０ＭＨｚが好ましく、例えば１３．５６ＭＨｚが採用される。
一方、処理容器５１の天井部には、例えばアルミナ等の誘電体よりなる高周波に対して透過性のある透過板７６がＯリング等のシール部材７７を介して気密に設けられている。そして、この透過板７６の上部に、処理容器５１内の処理空間Ｓにプラズマ励起用ガスとしての希ガス、例えばＡｒガスをプラズマ化してプラズマを発生するためのプラズマ発生源７８が設けられる。なお、このプラズマ励起用ガスとして、Ａｒに代えて他の希ガス、例えばＨｅ、Ｎｅ、Ｋｒ等を用いてもよい。
プラズマ発生源７８は、透過板７６に対応させて設けた誘導コイル８０を有しており、この誘導コイル８０には、プラズマ発生用の例えば１３．５６ＭＨｚの高周波電源８１が接続されて、上記透過板７６を介して処理空間Ｓに高周波電力が導入され誘導電界を形成するようになっている。
また透過板７６の直下には、導入された高周波電力を拡散させる例えばアルミニウムよりなるバッフルプレート８２が設けられる。そして、このバッフルプレート８２の下部には、上記処理空間Ｓの上部側方を囲むようにして例えば断面が内側に向けて傾斜されて環状（截頭円錐殻状）のＣｕ合金からなるターゲット８３が設けられており、このターゲット８３にはＡｒイオンを引きつけるための直流電力を印加するターゲット用の電圧可変の直流電源８４が接続されている。なお、直流電源に代えて交流電源を用いてもよい。ターゲット８３は、Ｃｕ合金膜と同種のＣｕ合金で形成されている。
また、ターゲット８３の外周側には、これに磁界を付与するための磁石８５が設けられている。ターゲット８３はプラズマ中のＡｒイオンによりＣｕの金属原子、あるいは金属原子団としてスパッタされるとともに、プラズマ中を通過する際に多くはイオン化される。
またこのターゲット８３の下部には、上記処理空間Ｓを囲むようにして例えばアルミニウムや銅よりなる円筒状の保護カバー部材８６が設けられている。この保護カバー部材８６は接地されるとともに、その下部は内側へ屈曲されて載置台６３の側部近傍に位置されている。したがって、保護カバー部材８６の内側の端部は、載置台６３の外周側を囲むようにして設けられている。
なお、Ｃｕ合金膜成膜装置の各構成部も、上述の制御部４０により制御されるようになっている。
このように構成されるＣｕ合金膜成膜装置においては、ウエハＷを図５に示す処理容器５１内へ搬入し、このウエハＷを載置台６３上に載置して静電チャック６６により吸着し、制御部４０の制御下で以下の動作が行われる。このとき、載置台６３は、熱電対（図示せず）で検出された温度に基づいて、冷却ジャケット６５への冷媒の供給および抵抗ヒーター８７への給電を制御することにより温度制御される。
まず、真空ポンプ５６を動作させることにより所定の真空状態にされた処理容器５１内に、ガス制御部６０を操作して所定流量でＡｒガスを流しつつスロットルバルブ５５を制御して処理容器５１内を所定の真空度に維持する。その後、可変直流電源８４から直流電力をターゲット８３に印加し、さらにプラズマ発生源７８の高周波電源８１から誘導コイル８０に高周波電力（プラズマ電力）を供給する。一方、バイアス用高周波電源７４から静電チャック６６の電極６６ｂに対して所定のバイアス用の高周波電力を供給する。
これにより、処理容器５１内においては、誘導コイル８０に供給された高周波電力によりアルゴンプラズマが形成されてアルゴンイオンが生成され、これらイオンはターゲット８３に印加された直流電圧に引き寄せられてターゲット８３に衝突し、このターゲット８３がスパッタされて粒子が放出される。この際、ターゲット８３に印加する直流電圧により放出される粒子の量が最適に制御される。
また、スパッタされたターゲット８３からの粒子はプラズマ中を通る際に多くはイオン化される。ここでターゲット８３から放出される粒子は、イオン化されたものと電気的に中性な中性原子とが混在する状態となって下方向へ飛散して行く。特に、この処理容器５１内の圧力をある程度高くし、これによりプラズマ密度を高めることにより、粒子を高効率でイオン化することができる。この時のイオン化率は高周波電源８１から供給される高周波電力により制御される。
そして、イオンは、高周波電源７４から静電チャック６６の電極６６ｂに印加されたバイアス用の高周波電力によりウエハＷ面上に形成される厚さ数ｍｍ程度のイオンシースの領域に入ると、強い指向性をもってウエハＷ側に加速するように引き付けられてウエハＷに堆積してＣｕ合金膜が形成される。
このとき、ウエハ温度を高く（６５〜３５０℃、好ましくは２３０〜３００℃）設定するとともに、バイアス用高周波電源７４から静電チャック６６の電極６６ｂに対して印加されるバイアスパワーを調整してＣｕ合金の成膜とＡｒによるエッチングを調整して、Ｃｕ合金の流動性を良好にすることにより、開口が狭いトレンチやホールであっても良好な埋め込み性でＣｕ合金を埋め込むことができる。具体的には、Ｃｕ合金成膜量（成膜レート）をＴＤ、プラズマ生成用のガスのイオンによるエッチング量（エッチングレート）をＴＥとすると、０≦ＴＥ／ＴＤ＜１、さらには０＜ＴＥ／ＴＤ＜１となるようにバイアスパワーを調整することが好ましい。
良好な埋め込み性を得る観点から、処理容器５１内の圧力（プロセス圧力）は、１〜１００ｍＴｏｒｒ（０．１３３〜１３．３Ｐａ）、さらには３５〜９０ｍＴｏｒｒ（４．６６〜１２．０Ｐａ）が好ましく、ターゲットへの直流電力は４〜１２ｋＷ、さらには６〜１０ｋＷとすることが好ましい。
なお、トレンチやホールの開口が広い場合等には、ｉＰＶＤに限らず、通常のスパッタ、イオンプレーティング等の通常のＰＶＤを用いることもできる。
＜Ｃｕ膜成膜装置＞
Ｃｕ膜成膜装置２４ａ（２４ｂ）としては、基本的に、図５に示すＣｕ合金膜成膜装置２２ａ（２２ｂ）と同様の装置を用いることができる。このとき、ターゲット８３は純Ｃｕを用いる。また、埋め込み性を重視する必要がない場合等には、ｉＰＶＤに限らず、通常のスパッタ、イオンプレーティング等の通常のＰＶＤを用いることもできる。
＜バリア膜成膜装置＞
バリア膜成膜装置１２ａ（１２ｂ）としては、ターゲット８３を使用する材料に変えるのみで図５の成膜装置と同様の構成の成膜装置を用いてプラズマスパッタにより成膜することができる。また、プラズマスパッタに限定されず、通常のスパッタ、イオンプレーティング等の他のＰＶＤであってもよく、ＣＶＤやＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、プラズマを用いたＣＶＤやＡＬＤで成膜することもできる。不純物を低減する観点からはＰＶＤが好ましい。
＜Ｒｕライナー膜成膜装置＞
次に、Ｒｕライナー膜を形成するためのＲｕライナー膜成膜装置１４ａ（１４ｂ）について説明する。Ｒｕライナー膜は熱ＣＶＤにより好適に形成することができる。図６は、Ｒｕライナー膜成膜装置の一例を示す断面図であり、熱ＣＶＤによりＲｕ膜を形成するものである。
図６に示すように、このＲｕライナー膜成膜装置１４ａ（１４ｂ）は、例えばアルミニウム等により筒体に形成された処理容器１０１を有している。処理容器１０１の内部には、ウエハＷを載置する例えばＡｌＮ等のセラミックスからなる載置台１０２が配置されており、この載置台１０２内にはヒーター１０３が設けられている。このヒーター１０３はヒーター電源（図示せず）から給電されることにより発熱する。
処理容器１０１の天壁には、Ｒｕ膜を形成するための処理ガスやパージガス等を処理容器１０１内にシャワー状に導入するためのシャワーヘッド１０４が載置台１０２と対向するように設けられている。シャワーヘッド１０４はその上部にガス導入口１０５を有し、その内部にガス拡散空間１０６が形成されており、その底面には多数のガス吐出孔１０７が形成されている。ガス導入口１０５にはガス供給配管１０８が接続されており、ガス供給配管１０８にはＲｕ膜を形成するための処理ガスやパージガス等を供給するためのガス供給源１０９が接続されている。また、ガス供給配管１０８には、ガス流量制御器、バルブ等よりなるガス制御部１１０が介装されている。Ｒｕを成膜するためのガスとしては、上述したように、好適なものとしてルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を挙げることができる。このルテニウムカルボニルは熱分解によりＲｕ膜を形成することができる。
処理容器１０１の底部には、排気口１１１が設けられており、この排気口１１１には排気管１１２が接続されている。排気管１１２には圧力調整を行うスロットルバルブ１１３および真空ポンプ１１４が接続されており、処理容器１０１内が真空引き可能となっている。
載置台１０２には、ウエハ搬送用の３本（２本のみ図示）のウエハ支持ピン１１６が載置台１０２の表面に対して突没可能に設けられ、これらウエハ支持ピン１１６は支持板１１７に固定されている。そして、ウエハ支持ピン１１６は、エアシリンダ等の駆動機構１１８によりロッド１１９を昇降することにより、支持板１１７を介して昇降される。なお、符号１２０はベローズである。一方、処理容器１０１の側壁には、ウエハ搬出入口１２１が形成されており、ゲートバルブＧを開けた状態で第１の真空搬送室１１との間でウエハＷの搬入出が行われる。
このようなＲｕライナー膜成膜装置１４ａ（１４ｂ）においては、ゲートバルブＧを開けて、ウエハＷを載置台１０２上に載置した後、ゲートバルブＧを閉じ、処理容器１０１内を真空ポンプ１１４により排気して処理容器１０１内を所定の圧力に調整しつつ、ヒーター１０３より載置台１０２を介してウエハＷを所定温度に加熱した状態で、ガス供給源１０９からガス供給配管１０８およびシャワーヘッド１０４を介して処理容器１０１内へルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）ガス等の処理ガスを導入する。これにより、ウエハＷ上で処理ガスの反応が進行し、ウエハＷの表面にＲｕライナー膜が形成される。
Ｒｕライナー膜の成膜には、ルテニウムカルボニル以外の他の成膜原料、例えば上述したようなルテニウムのペンタジエニル化合物をＯ２ガスのような分解ガスとともに用いることができる。
＜他の工程に用いる装置＞
以上の成膜システム１により上記実施形態における積み増し層の形成までを行うことができるが、それ以降のアニール工程、ＣＭＰ工程、キャップ層成膜工程は、成膜システム１から搬出した後のウエハＷに対し、アニール装置、ＣＭＰ装置、キャップ層成膜装置を用いて行うことができる。これらの装置は、通常用いられる構成のものでよい。これら装置と成膜システム１とでＣｕ配線形成システムを構成し、制御部４０と同じ機能を有する共通の制御部により一括して制御するようにすることにより、上記実施形態に示された方法を一つのレシピにより一括して制御することができる。
＜実験例＞
次に、実験例について説明する。
（実験例１）
ここでは、基板上にＰＶＤ−ＴａＮ膜およびＣＶＤ−Ｒｕ膜を形成した後、ＰＶＤによりＣｕ−２ａｔ％Ｍｎ合金（Ｍｎを２ａｔ％含むＣｕ合金）膜を形成したサンプル（サンプルＡ）、基板上にＰＶＤ−ＴａＮ膜およびＰＶＤ−Ｔａ膜を形成した後、ＰＶＤによりＣｕ−２ａｔ％Ｍｎ合金膜を形成したサンプル（サンプルＢ）について、４００℃で時間を１２．５時間まで変化させてアニールを行った後、バルクの比抵抗を測定した。比較のため、同様に、基板上にＰＶＤ−ＴａＮ膜およびＣＶＤ−Ｒｕ膜を形成した後、ならびにＰＶＤ−ＴａＮ膜およびＰＶＤ−Ｔａ膜を形成した後に、ＰＶＤにより純Ｃｕ膜を形成したサンプル（サンプルＣ、Ｄ）についても４００℃で０．５時間のアニールを行った後、バルクの比抵抗を測定した。なお、これらはいずれもブランケット膜を形成して実験を行った。その結果を図７に示す。また、１０．５時間アニールした後のサンプルＡおよびサンプルＢのＣｕ合金膜中のＭｎ濃度を二次イオン質量分析（ＳＩＭＳ）により測定した結果を図８に示す。
図７に示すように、ＰＶＤ−Ｔａ膜の上にＰＶＤによりＣｕ合金膜を形成したサンプルＢは、アニール時間が増加しても比抵抗は高いままであるのに対し、ＣＶＤ−Ｒｕ膜の上にＰＶＤによりＣｕ合金膜を形成したサンプルＡは、アニール時間が増加するに従って比抵抗が低下し、アニール時間が１２．５時間でほぼ純Ｃｕ膜と同等の比抵抗になることが確認された。また、図８に示すように、サンプルＢよりもサンプルＡのほうがアニールにより膜中のＭｎ濃度が低下することが確認された。このことから、Ｃｕ合金膜の下地としてＣＶＤ−Ｒｕ膜を形成することにより、Ｃｕ合金膜中のＭｎ濃度が低下し、これにより膜の抵抗が低下することがわかる。
（実験例２）
次に、ラインアンドスペースパターン（Ｌ／Ｓ＝６０ｎｍ／６０ｎｍ）が形成された層間絶縁膜を有するウエハに対し、ＰＶＤ−ＴａＮバリア膜、ＣＶＤ−Ｒｕライナー膜を形成した後、純Ｃｕターゲットを用いたＰＶＤにより純Ｃｕ膜を形成してトレンチを埋め込んだサンプル（＃１〜４）、およびＣｕ−Ｍｎ合金ターゲットを用いたＰＶＤによりＣｕ−２ａｔ％Ｍｎ合金膜を形成してトレンチを埋め込んだサンプル（＃５〜８）を作成し、これらに１００℃で３０分のアニールを施した後、ＣＭＰ研磨、およびＣＶＤによる誘電体（ＳｉＮＣ）キャップ層の形成を行ってＣｕ配線を形成した後、Ｃｕ配線の抵抗値を測定した。その結果を図９に示す。この図に示すように、純Ｃｕ膜を形成したサンプルも、Ｃｕ合金膜を形成したサンプルも、同程度の抵抗値であることが確認された。
このときのＣｕＭｎ合金膜（Ｃｕ−２ａｔ％Ｍｎ合金膜）を形成したサンプルの断面の透過型顕微鏡（ＴＥＭ）写真、および、ＴＥＭに付属するエネルギー分散型Ｘ線分光装置（ＥＤＸ）により元素を分析した結果を図１０に示す。図１０に示すように、誘電体キャップ層近傍部分では、結晶粒内および結晶粒界のいずれも、Ｍｎが検出されたが、バルク部分ではＭｎが検出されなかった。
以上の結果から、ＣＶＤ−Ｒｕライナー膜を形成した後にトレンチを埋め込むことにより、Ｃｕ合金膜を形成した場合であっても、Ｃｕ配線中の合金成分を極めて少なくして、純Ｃｕ膜を用いた場合と同等の抵抗値が得られることが確認された。
（実験例３）
ここでは、ラインアンドスペースパターンが形成された層間絶縁膜を有するウエハに対し、ＰＶＤ−ＴａＮバリア膜、ＣＶＤ−Ｒｕライナー膜を形成した後、純Ｃｕターゲットを用いたＰＶＤにより純Ｃｕ膜を形成してトレンチを埋め込んだ後、ＣＭＰ研磨およびＣＶＤによる誘電体（ＳｉＮＣ）キャップ層の形成を行ってＣｕ配線を形成したサンプル（サンプルＥ）、ＰＶＤ−ＴａＮバリア膜、ＣＶＤ−Ｒｕライナー膜を形成した後、ＣｕＭｎ合金ターゲットを用いたＰＶＤによりＣｕ−２ａｔ％Ｍｎ合金膜を形成してトレンチを埋め込んだ後、ＣＭＰ研磨およびＣＶＤによる誘電体（ＳｉＮＣ）キャップ層の形成を行ってＣｕ配線を形成したサンプル（サンプルＦ）、ＰＶＤ−ＴａＮバリア膜を形成した後、ＰＶＤにより純Ｃｕシードを形成し、さらにＣｕめっきによりトレンチを埋め込み、その後アニール、ＣＭＰ研磨およびＣＶＤによる誘電体（ＳｉＮＣ）キャップ層の形成を行ってＣｕ配線を形成したサンプル（サンプルＧ）、およびＰＶＤ−ＴａＮバリア膜を形成した後、ＰＶＤによりＣｕ−２ａｔ％Ｍｎ合金シードを形成し、さらにＣｕめっきによりトレンチを埋め込み、その後アニール、ＣＭＰ研磨およびＣＶＤによる誘電体（ＳｉＮＣ）キャップ層の形成を行ってＣｕ配線を形成したサンプル（サンプルＨ）を作成し、これらについて配線抵抗（Ｒ）、配線容量（Ｃ）、エレクトロマイグレーション（ＥＭ）耐性を測定した。なお、配線抵抗（Ｒ）および線間容量（Ｃ）についてはＬ／Ｓ＝１００ｎｍ／１００ｎｍのサンプルを用い、ＥＭ耐性についてはＬ／Ｓ＝１４０ｎｍ／１４０ｎｍのサンプルを用いた。
これらの結果を、配線抵抗（Ｒ）と線間容量（Ｃ）の積（ＲＣ）と、エレクトロマイグレーション寿命との関係でまとめたものを図１１に示す。なお、線間容量（Ｃ）はどのサンプルもほぼ同じであるから、ＲＣの値は配線抵抗（Ｒ）の違いを反映したものとなる。
図１１に示すように、ＣＶＤ−Ｒｕライナー膜を形成した後にＰＶＤによるＣｕＭｎ合金でトレンチを埋め込んだサンプルＦ、およびＰＶＤによるＣｕＭｎ合金シードを形成した後Ｃｕめっきでトレンチを埋め込んだサンプルＨは、いずれも純Ｃｕでトレンチを埋め込んだサンプルＥ、Ｇよりもエレクトロマイグレーション寿命が著しく改善されることが確認された。また、ＣｕＭｎ合金シードを用いたサンプルＨは、純Ｃｕシードを用いたサンプルＧに比較してＲＣの値が大幅に上昇しているのに対し、ＣＶＤ−Ｒｕライナー膜を形成した後にＰＶＤによるＣｕＭｎ合金でトレンチを埋め込んだサンプルＦは、ＰＶＤによる純Ｃｕでトレンチを埋め込んだサンプルＥに比較してＲＣの上昇は無視し得るほど小さく、純Ｃｕシードを用いた後Ｃｕめっきで埋め込んだサンプルＧよりもむしろ小さい値となった。この結果から、ＣＶＤ−Ｒｕライナー膜を形成した後に、ＰＶＤでＣｕＭｎ合金でトレンチを埋め込み、Ｃｕ配線を形成することにより、エレクトロマイグレーション耐性の向上と配線の低抵抗化を両立できることが確認された。
（実験例４）
次に、図１２のようなテストパターン（配線幅：１４０ｎｍ、ビア径：１２０ｎｍ）を有するウエハに対しＣｕ配線を形成して信頼性を評価した。ここでは、ＰＶＤ−ＴａＮバリア膜、ＣＶＤ−Ｒｕライナー膜を形成した後、純Ｃｕターゲットを用いたＰＶＤにより純Ｃｕ膜を形成してトレンチを埋め込んだ後、ＣＭＰ研磨およびＣＶＤによる誘電体（ＳｉＮＣ）キャップ層の形成を行ってＣｕ配線を形成したサンプル（サンプルＩ）、ＰＶＤ−ＴａＮバリア膜、ＣＶＤ−Ｒｕライナー膜を形成した後、ＣｕＭｎ合金ターゲットを用いたＰＶＤによりＣｕ−２ａｔ％Ｍｎ合金膜を形成してトレンチを埋め込んだ後、ＣＭＰ研磨およびＣＶＤによる誘電体（ＳｉＮＣ）キャップ層の形成を行ってＣｕ配線を形成したサンプル（サンプルＪ）、ＰＶＤ−ＴａＮバリア膜を形成した後、ＰＶＤによりＣｕ−２ａｔ％Ｍｎ合金シードを形成し、さらにＣｕめっきによりトレンチを埋め込み、その後アニール、ＣＭＰ研磨およびＣＶＤによる誘電体（ＳｉＮＣ）キャップ層の形成を行ってＣｕ配線を形成したサンプル（サンプルＫ）を作成し、信頼性試験を実施した。
信頼性試験は、３００℃、１ＭＡ／ｃｍ２の条件で実施した。その際のエレクトロマイグレーション寿命と破壊確率との関係を図１３に示す。この図に示すように、本実施形態に従ってＣＶＤ−Ｒｕライナー膜の上にＰＶＤによりＣｕ−２ａｔ％Ｍｎ合金膜を形成してトレンチを埋め込んだサンプルＪは、ＰＶＤにより純Ｃｕ膜を形成してトレンチを埋め込んだサンプルＩよりもＥＭ耐性が著しく向上し、ＣｕＭｎ合金シードを形成した後Ｃｕめっきを形成したサンプルＫよりもＥＭ耐性が高いことが確認された。
信頼性試験後のサンプルＪについて、ＴＥＭに付属するＥＤＸにより断面の元素分析をした結果、Ｍｎが誘電体キャップ層との界面およびＲｕ膜中に偏析しており、Ｃｕ配線のバルク部分にはＭｎがほとんど存在しないことが確認された。
次に、図１２においてＭ１を３０ｎｍ（Ｌ／Ｓ＝６０ｎｍ／６０ｎｍ相当）にしたテストパターンを用いて、上記サンプルＩおよびサンプルＪのライン抵抗を測定した。図１４は、ライン抵抗のシグマプロットを示す図である。この図に示すように、この線幅において、本実施形態に従ってＣＶＤ−Ｒｕライナー膜の上にＰＶＤによりＣｕ−２ａｔ％Ｍｎ合金膜を形成してトレンチを埋め込んだサンプルＪは、ＰＶＤにより純Ｃｕ膜を形成してトレンチを埋め込んだサンプルＩと同等のライン抵抗を示すことが確認された。
Ｌ／Ｓ幅を変化させて同様にライン抵抗を測定した。図１５は、その際の純Ｃｕ膜を用いた場合のライン抵抗とＣｕ合金膜を用いた場合のライン抵抗との比率を求めた結果である。この図に示すように、線幅が狭い場合にはＣｕＭｎ合金膜を用いても純Ｃｕ膜と同等のライン抵抗を示すが、線幅が広くなるに従って、ＣｕＭｎ合金膜のほうがわずかにライン抵抗が上昇することが確認された。ただし、その上昇の割合は低く１５％であった。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、成膜システムとしては、図４のようなタイプに限らず、一つの搬送装置に全ての成膜装置が接続されているタイプであってもよい。また、図４のようなマルチチャンバタイプのシステムではなく、バリア膜、Ｒｕライナー膜、Ｃｕ合金膜のうち、一部のみを同一の成膜システムで形成し、残部を別個に設けた装置により大気暴露を経て成膜するようにしてもよいし、全てを別個の装置で大気暴露を経て成膜するようにしてもよい。
さらに、上記実施形態では、トレンチとビア（ホール）とを有するウエハに本発明の方法を適用した例を示したが、トレンチのみを有する場合でも、ホールのみを有する場合でも本発明を適用できることはいうまでもない。また、シングルダマシン構造、ダブルダマシン構造、三次元実装構造等、種々の構造のデバイスにおける埋め込みに適用することができる。また、上記実施形態では、被処理基板として半導体ウエハを例にとって説明したが、半導体ウエハにはシリコンのみならず、ＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体も含まれ、さらに、半導体ウエハに限定されず、液晶表示装置等のＦＰＤ（フラットパネルディスプレイ）に用いるガラス基板や、セラミック基板等にも本発明を適用することができることはもちろんである。
１；成膜システム
１２ａ，１２ｂ；バリア膜成膜装置
１４ａ，１４ｂ；Ｒｕライナー膜成膜装置
２２ａ，２２ｂ；Ｃｕ合金膜成膜装置
２４ａ，２４ｂ；Ｃｕ膜成膜装置
２０１；下部構造
２０２；層間絶縁膜
２０３；トレンチ
２０４；バリア膜
２０５；Ｒｕライナー膜
２０６；Ｃｕ合金膜
２０７；積み増し層
２０８；Ｃｕ配線
２０９；誘電体キャップ層
Ｗ；半導体ウエハ（被処理基板）

Claims (8)

  1. 基板表面に存在する絶縁膜に形成された所定パターンの凹部にＣｕ配線を形成するＣｕ配線の形成方法であって、
    少なくとも前記凹部の表面にＣｕ拡散のバリアとなるバリア膜を形成する工程と、
    前記バリア膜の上にＣＶＤによりＲｕ膜を形成する工程と、
    前記Ｒｕ膜の上にＰＶＤによりＣｕ−ＭｎからなるＣｕ合金膜を形成して前記凹部内に前記Ｃｕ合金膜を埋め込む工程と、
    前記凹部内のＣｕ合金膜からＣｕ配線を形成する工程と、
    前記Ｃｕ配線の上にＣＶＤにより誘電体キャップ層を形成する工程と
    を有し、
    前記誘電体キャップ層を形成した際に、前記Ｃｕ合金膜中のＭｎ成分が誘電体キャップ層の界面に偏析して偏析層を形成することにより、前記Ｃｕ配線と誘電体キャップ層との密着性が向上し、かつ、前記誘電体キャップ層を形成するまでの熱により前記Ｃｕ合金膜中のＭｎ成分が前記Ｒｕ膜へ拡散し、前記Ｃｕ配線中には前記Ｍｎ成分がほとんど存在しない状態となることを特徴とするＣｕ配線の形成方法。
  2. 前記Ｃｕ合金膜の形成は、基板が収容された処理容器内にプラズマ生成ガスによりプラズマを生成し、得ようとするＣｕ合金膜と同じＣｕ合金からなるターゲットから粒子を飛翔させて、粒子を前記プラズマ中でイオン化させ、前記基板にバイアス電力を印加してイオンを基板上に引きこむ装置により行われることを特徴とする請求項１に記載のＣｕ配線の形成方法。
  3. 前記凹部内のＣｕ合金膜からＣｕ配線を形成する工程は、前記Ｃｕ合金膜の上に積み増し層を形成した後、全面を研磨するものであることを特徴とする請求項１または請求項２に記載のＣｕ配線の形成方法。
  4. 前記積み増し層の形成は、ＰＶＤによりＣｕ合金膜または純Ｃｕ膜を形成することにより行うことを特徴とする請求項３に記載のＣｕ配線の形成方法。
  5. 前記積み増し層の形成は、Ｃｕめっきにより行うことを特徴とする請求項３に記載のＣｕ配線の形成方法。
  6. 前記積み増し層の形成は、前記Ｃｕ合金膜を形成した後、同じ装置により同じＣｕ合金を形成することにより行われることを特徴とする請求項３に記載のＣｕ配線の形成方法。
  7. 前記バリア膜は、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、Ｔａ／ＴａＮの２層膜、ＴａＣＮ膜、Ｗ膜、ＷＮ膜、ＷＣＮ膜、Ｚｒ膜、ＺｒＮ膜、Ｖ膜、ＶＮ膜、Ｎｂ膜、ＮｂＮ膜からなる群から選択されるものであることを特徴とする請求項１から請求項６のいずれか１項に記載のＣｕ配線の形成方法。
  8. コンピュータ上で動作し、Ｃｕ配線形成システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項７のいずれかのＣｕ配線の形成方法が行われるように、コンピュータに前記Ｃｕ配線形成システムを制御させることを特徴とする記憶媒体。
JP2013136366A 2013-06-28 2013-06-28 Ｃｕ配線の形成方法 Expired - Fee Related JP6139298B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013136366A JP6139298B2 (ja) 2013-06-28 2013-06-28 Ｃｕ配線の形成方法
KR1020140078414A KR20150002508A (ko) 2013-06-28 2014-06-25 Ｃｕ 배선의 형성 방법 및 기억 매체
US14/316,251 US9406557B2 (en) 2013-06-28 2014-06-26 Copper wiring forming method with Ru liner and Cu alloy fill
TW103122015A TWI602263B (zh) 2013-06-28 2014-06-26 Cu wiring formation method and memory medium
KR1020170080412A KR20170080549A (ko) 2013-06-28 2017-06-26 Ｃｕ 배선의 형성 방법 및 기억 매체
KR1020180068264A KR20180069776A (ko) 2013-06-28 2018-06-14 Ｃｕ 배선의 형성 방법 및 기억 매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013136366A JP6139298B2 (ja) 2013-06-28 2013-06-28 Ｃｕ配線の形成方法

Publications (2)

Publication Number Publication Date
JP2015012132A JP2015012132A (ja) 2015-01-19
JP6139298B2 true JP6139298B2 (ja) 2017-05-31

Family

ID=52115994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013136366A Expired - Fee Related JP6139298B2 (ja) 2013-06-28 2013-06-28 Ｃｕ配線の形成方法

Country Status (4)

Country Link
US (1) US9406557B2 (ja)
JP (1) JP6139298B2 (ja)
KR (3) KR20150002508A (ja)
TW (1) TWI602263B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142456B2 (en) * 2013-07-30 2015-09-22 Lam Research Corporation Method for capping copper interconnect lines
WO2015060193A1 (ja) * 2013-10-22 2015-04-30 日本精機株式会社 車両情報投影システム及び投影装置
US9685370B2 (en) * 2014-12-18 2017-06-20 Globalfoundries Inc. Titanium tungsten liner used with copper interconnects
US9449874B1 (en) * 2015-06-30 2016-09-20 International Business Machines Corporation Self-forming barrier for subtractive copper
US9613909B2 (en) * 2015-08-12 2017-04-04 Globalfoundries Inc. Methods and devices for metal filling processes
US10157784B2 (en) * 2016-02-12 2018-12-18 Tokyo Electron Limited Integration of a self-forming barrier layer and a ruthenium metal liner in copper metallization
KR20170110332A (ko) 2016-03-23 2017-10-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10229851B2 (en) * 2016-08-30 2019-03-12 International Business Machines Corporation Self-forming barrier for use in air gap formation
US10651365B2 (en) 2017-03-16 2020-05-12 Vanguard International Semiconductor Corporation Electrical contact structure and methods for forming the same
US10163695B1 (en) * 2017-06-27 2018-12-25 Lam Research Corporation Self-forming barrier process

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269214A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
DE10302644B3 (de) * 2003-01-23 2004-11-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels stromloser Abscheidung unter Verwendung eines Katalysators
US20050079703A1 (en) * 2003-10-09 2005-04-14 Applied Materials, Inc. Method for planarizing an interconnect structure
JP2006148075A (ja) 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
US20060240187A1 (en) * 2005-01-27 2006-10-26 Applied Materials, Inc. Deposition of an intermediate catalytic layer on a barrier layer for copper metallization
JP4845790B2 (ja) * 2007-03-30 2011-12-28 三洋電機株式会社 半導体レーザ素子およびその製造方法
US7799681B2 (en) 2008-07-15 2010-09-21 Tokyo Electron Limited Method for forming a ruthenium metal cap layer
JP2010045161A (ja) * 2008-08-12 2010-02-25 Toshiba Corp 半導体装置およびその製造方法
US8258626B2 (en) * 2008-09-16 2012-09-04 Advanced Interconnect Materials, Llc Copper interconnection, method for forming copper interconnection structure, and semiconductor device
US20100081274A1 (en) 2008-09-29 2010-04-01 Tokyo Electron Limited Method for forming ruthenium metal cap layers
JP5396854B2 (ja) * 2008-12-25 2014-01-22 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5507909B2 (ja) 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
JP5788785B2 (ja) * 2011-01-27 2015-10-07 東京エレクトロン株式会社 Ｃｕ配線の形成方法および成膜システム
JP5767570B2 (ja) * 2011-01-27 2015-08-19 東京エレクトロン株式会社 Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
KR20140021628A (ko) * 2011-03-30 2014-02-20 도쿄엘렉트론가부시키가이샤 Cu 배선의 형성 방법

Also Published As

Publication number Publication date
TWI602263B (zh) 2017-10-11
KR20170080549A (ko) 2017-07-10
US9406557B2 (en) 2016-08-02
US20150004784A1 (en) 2015-01-01
KR20180069776A (ko) 2018-06-25
KR20150002508A (ko) 2015-01-07
TW201517212A (zh) 2015-05-01
JP2015012132A (ja) 2015-01-19

Similar Documents

Publication Publication Date Title
JP6139298B2 (ja) Ｃｕ配線の形成方法
JP6257217B2 (ja) Ｃｕ配線構造の形成方法
WO2012133400A1 (ja) Ｃｕ配線の形成方法
JP5767570B2 (ja) Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
JP5969306B2 (ja) Ｃｕ配線の形成方法
US9425093B2 (en) Copper wiring forming method, film forming system, and storage medium
JP6117588B2 (ja) Ｃｕ配線の形成方法
US8399353B2 (en) Methods of forming copper wiring and copper film, and film forming system
JP6268008B2 (ja) Ｃｕ配線の製造方法
JP5788785B2 (ja) Ｃｕ配線の形成方法および成膜システム
KR102008475B1 (ko) Cu 배선의 형성 방법 및 반도체 장치의 제조 방법
US20140287163A1 (en) Method of forming copper wiring and method and system for forming copper film
TWI651807B (zh) Ｃｕ配線之製造方法
JP2017135237A (ja) Ｃｕ配線の製造方法およびＣｕ配線製造システム
JP6013901B2 (ja) Ｃｕ配線の形成方法
JP2017050304A (ja) 半導体装置の製造方法
WO2014010333A1 (ja) Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体
US20170025308A1 (en) Method of cleaning bottom of via hole and method of manufacturing semiconductor device
KR101357531B1 (ko) Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170427

R150 Certificate of patent or registration of utility model

Ref document number: 6139298

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees