JP6128653B2 - High frequency rectifier circuit - Google Patents
High frequency rectifier circuit Download PDFInfo
- Publication number
- JP6128653B2 JP6128653B2 JP2014034730A JP2014034730A JP6128653B2 JP 6128653 B2 JP6128653 B2 JP 6128653B2 JP 2014034730 A JP2014034730 A JP 2014034730A JP 2014034730 A JP2014034730 A JP 2014034730A JP 6128653 B2 JP6128653 B2 JP 6128653B2
- Authority
- JP
- Japan
- Prior art keywords
- diode element
- frequency
- circuit
- rectifier circuit
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Rectifiers (AREA)
- Waveguide Connection Structure (AREA)
Description
本発明は、高周波整流回路に関する。 The present invention relates to a high frequency rectifier circuit.
従来、レクテナ装置における高周波信号を直流信号に変換する高周波整流回路の例として、シングルシャント型の整流回路が知られている(特許文献1−3)。
図12は、従来のシングルシャント型の整流回路の基本的な回路図である。図12に示す整流回路は、入力端子91、出力端子92、ダイオード素子93、容量素子95、入力整合回路96、高周波成分を除去し直流成分のみを出力するフィルタ回路97を有している。ここで、整流回路の動作を、図12と図13を用いて説明する。図13は、従来の高周波整流回路の動作原理を示すイメージ図である。図13(a)には、図12に示す整流回路の電圧降下のない理想状態での動作原理を示すイメージ図が記載されている。図13(b)には、図12に示すA点における高周波信号入力直後の電圧変化を示すイメージ図が記載されている。図13(c)には、図12に示す出力端子92における定常状態での電圧変化を示すイメージ図が記載されている。
Conventionally, a single shunt type rectifier circuit is known as an example of a high-frequency rectifier circuit that converts a high-frequency signal into a DC signal in a rectenna device (Patent Documents 1-3).
FIG. 12 is a basic circuit diagram of a conventional single shunt rectifier circuit. The rectifier circuit shown in FIG. 12 includes an
図12において、入力端子91から入力した高周波信号は、容量Cを持つ容量素子95、入力整合回路96を介しダイオード素子93に入力する。入力した信号は、ダイオード素子93が逆方向に接続されているため、負の順方向降下電圧V0以下でダイオード素子93に電流が流れ、容量素子95に電荷が供給され蓄電される(図13(a))。電荷が容量素子95に蓄電されることにより、図12のA点における直流電圧は昇圧される。図12のA点において、昇圧された高周波信号の負のピーク値がV0以上となると、ダイオード素子93に電流が流れなくなる(図13(b))。昇圧された高周波信号は、フィルタ回路97により高周波成分が除去され、直流成分のみが出力端子92から出力される(図13(c))。この時、出力電圧Voutは、式(1)で表すことができる。
In FIG. 12, the high frequency signal input from the
なお、式(1)の第1項は、容量素子への蓄電を表し、第2項は、容量素子からの放電を表す項である。また、パラメータA1は、整流回路での損失を示し、パラメータA3は、蓄電された容量素子からの放電率を示す。また、パラメータA2、A4は、蓄電および放電時間に関するパラメータを示す。ここで、第1項が第2項より大きい場合、高周波信号は、昇圧された後、直流信号として出力される。 In addition, the 1st term of Formula (1) represents the electrical storage to a capacitive element, and the 2nd term is a term showing the discharge from a capacitive element. The parameter A 1 represents a loss in the rectifier circuit, the parameter A 3 shows the discharge rate from the stored electric capacitance element. Parameters A 2 and A 4 indicate parameters related to power storage and discharge time. Here, when the first term is larger than the second term, the high frequency signal is boosted and then output as a DC signal.
ところで、従来のシングルシャント型の高周波整流回路は、高周波信号の周波数が高くなると、ダイオード素子などの寄生容量などによる信号漏洩が無視できなくなり、蓄電量が低下し、図14に示すように電圧降下が生じる。図14は、図12のA点において、従来の整流回路の高周波数帯で電圧降下が発生したことを示すイメージ図である。この電圧降下のため、高周波信号の負のピーク値がV0以下のVminとなり、理想的な動作時より昇圧電圧が下がる現象が生じていた。その結果、出力端子92から出力される出力電力が低下し、変換効率が低下するという問題点があった。
By the way, in the conventional single-shunt type high-frequency rectifier circuit, when the frequency of the high-frequency signal increases, signal leakage due to parasitic capacitance such as a diode element cannot be ignored, the amount of stored electricity decreases, and a voltage drop as shown in FIG. Occurs. FIG. 14 is an image diagram showing that a voltage drop has occurred in the high frequency band of the conventional rectifier circuit at point A in FIG. Due to this voltage drop, the negative peak value of the high-frequency signal becomes Vmin equal to or lower than V 0 , and a phenomenon has occurred in which the boosted voltage is lowered from the ideal operation. As a result, there is a problem that the output power output from the
ここで、従来のシングルシャント型の整流回路の動作を図15、図16、図17を用いて説明する。図15は、従来のシングルシャント型の整流回路の動作原理を説明するために簡略したダイオード素子の等価回路である。図15に示すダイオード素子の等価回路は、並列に接続された抵抗素子13(抵抗値Rd)、容量素子14(容量値Cd)を有している。 Here, the operation of the conventional single shunt rectifier circuit will be described with reference to FIGS. 15, 16, and 17. FIG. FIG. 15 is an equivalent circuit of a diode element simplified for explaining the operating principle of a conventional single-shunt rectifier circuit. The equivalent circuit of the diode element shown in FIG. 15 has a resistance element 13 (resistance value R d ) and a capacitance element 14 (capacitance value C d ) connected in parallel.
図16は、一般的なダイオード素子の等価回路を示す図である。図16に示すダイオード素子の等価回路は、入力端子101、出力端子102、接合抵抗(抵抗値Rv)103、接合容量(容量値Cj)104、接触抵抗(抵抗値RS)105、寄生容量(容量値Cp)106を有している。図16に示すダイオード素子の等価回路を図15に示すダイオード素子の等価回路に変換すると、図17に示す抵抗素子と容量素子からなる等価回路とすることができる。図17は、図16に示すダイオード素子を図15に示すダイオード素子に変換した等価回路図である。ここで抵抗素子113の抵抗値Rd、容量素子114の容量値Cdは、下記に示す式(2)、(3)から算出することができる。
FIG. 16 is a diagram showing an equivalent circuit of a general diode element. The equivalent circuit of the diode element shown in FIG. 16 includes an
なお、抵抗素子Rd、容量素子Cdの各々は、周波数依存性を有するが、ここでは周波数依存性がないと仮定する。この仮定より、図16に示す一般的なダイオード素子の等価回路を図15に示す簡略化したダイオード素子の等価回路に置き換えることができる。
ここで、ダイオード素子の容量素子14の容量値Cdを一定とし、ダイオード素子に印加される電圧が順方向降下電圧(−V0)以下では、抵抗素子13の抵抗値Rdを抵抗値Rdoffとする。また、ダイオード素子に印加される電圧が順方向降下電圧(−V0)以上では抵抗素子13の抵抗値Rdを抵抗値Rdonとする。このときダイオード素子のアドミッタンスYdは、式(4)で与えられる。
Each of the resistance element R d and the capacitance element C d has frequency dependence, but here it is assumed that there is no frequency dependence. From this assumption, the equivalent circuit of the general diode element shown in FIG. 16 can be replaced with the simplified equivalent circuit of the diode element shown in FIG.
Here, the capacitance value C d of the capacitance of the
また、ダイオード素子のインピーダンスZdは、式(5)で与えられる。 The impedance Z d of the diode element is given by Equation (5).
なお、ここで、インピーダンスZdの実数成分Re(Zd)と虚数成分Im(Zd)は、それぞれ式(6)、式(7)で与えられる。 Here, the real component R e (Z d ) and the imaginary component Im (Z d ) of the impedance Z d are given by the equations (6) and (7), respectively.
ここで、虚数成分Im(Zd)の分子と分母をそれぞれf(x)、g(x)とおくと、f(x)、g(x)は、それぞれ式(8)、式(9)で与えられる。 Here, assuming that the numerator and denominator of the imaginary component Im (Z d ) are f (x) and g (x), respectively, f (x) and g (x) are the expressions (8) and (9), respectively. Given in.
式(7)の虚数成分Im(Zd)を微分すると、式(10)で表すことができる。 Differentiating the imaginary component Im (Z d ) of Expression (7) can be expressed by Expression (10).
式(10)の分母は、常に正の値となることから、虚数成分Im(Zd)の周波数変化は、式(10)の分子のみを計算すればよい。式(10)の分子は、式(11)で求めることができる。 Since the denominator of the equation (10) is always a positive value, the frequency change of the imaginary component Im (Z d ) only needs to be calculated for the numerator of the equation (10). The numerator of formula (10) can be determined by formula (11).
式(12)に示した方程式を、ωについて解くと、式(13)となる。 When the equation shown in Equation (12) is solved for ω, Equation (13) is obtained.
しかし、ω>0より、(13)式の解は、式(14)に示した式になる。 However, since ω> 0, the solution of equation (13) is the equation shown in equation (14).
式(6)より、ダイオード素子のインピーダンスZdの実数成分Re(Zd)は、周波数が高くなるに従い単調に減少する。一方、虚数成分Im(Zd)は、ωが式(14)に示す値で極小値を有する周波数特性となる。Rdの値が小さい順方向降下電圧(−V0)以上では、虚数成分Im(Zd)は、周波数が高くなるに従い単調に減少する。Rdの値が大きい順方向降下電圧(−V0)以下では、ωが式(14)に示す値以上で、虚数成分Im(Zd)の絶対値は、周波数が高くなるに従い単調に減少する。つまり、順方向降下電圧(−V0)以下では、極小値以上でダイオード素子のインピーダンスZdは、周波数が高くなるに従い低下することが分かる。その結果、高周波数帯でのダイオード素子のon/off比が低下し、整流器の変換効率が低下する。図4にCd=0.3pF、Rdoff=1000ohm、Rdon=10ohmとした場合のインピーダンスZdの虚数成分Im(Zd)の計算結果を示す。図4に示す三角はRdoff=1000ohm、黒く塗られた三角はRdon=10ohmの計算結果である。図4に示す通り、周波数が高くなると、RdonとRdoffでの間の差が小さくなっていることがわかる。 From equation (6), the real component R e (Z d ) of the impedance Z d of the diode element monotonously decreases as the frequency increases. On the other hand, the imaginary component Im (Z d ) has a frequency characteristic in which ω is a value shown in the equation (14) and has a minimum value. Above the forward voltage drop (−V 0 ) where the value of R d is small, the imaginary component Im (Z d ) decreases monotonously as the frequency increases. Below the forward voltage drop (−V 0 ) where the value of R d is large, ω is equal to or greater than the value shown in Equation (14), and the absolute value of the imaginary component Im (Z d ) decreases monotonously as the frequency increases. To do. In other words, below the forward voltage drop (−V 0 ), it can be seen that the impedance Z d of the diode element decreases as the frequency increases above the minimum value. As a result, the on / off ratio of the diode element in the high frequency band is lowered, and the conversion efficiency of the rectifier is lowered. FIG. 4 shows the calculation result of the imaginary component Im (Z d ) of the impedance Z d when Cd = 0.3 pF, R doff = 1000 ohm, and R don = 10 ohm. The triangle shown in FIG. 4 is the calculation result of R doff = 1000 ohm, and the triangle painted black is the calculation result of R don = 10 ohm. As shown in FIG. 4, it can be seen that the difference between R don and R doff decreases as the frequency increases.
本発明は、このような事情に鑑みてなされたもので、その目的は、高周波帯においても、ダイオード素子等の信号漏洩による昇圧電圧の降下を抑えることができる高周波整流回路を提供することである。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a high-frequency rectifier circuit that can suppress a drop in boosted voltage due to signal leakage of a diode element or the like even in a high-frequency band. .
本発明の一態様は、高周波信号を入力する入力端子と、前記入力端子に一端が接続された容量素子と、前記容量素子の他端に一端が接続された整合回路と、前記整合回路の他端にカソードが接続されたダイオード素子と、前記整合回路の他端に接続されたフィルタ回路と、前記ダイオード素子のアノードに一端が接続され他端が接地された伝送線路と、前記フィルタ回路の他端が直流信号を出力する出力端子と、を備え、前記ダイオード素子に対して逆方向に所定の電圧が印加された場合に使用周波数において前記ダイオード素子と前記伝送線路とを有する直列体のリアクタンス成分が直列共振することを特徴とする高周波整流回路である。 One embodiment of the present invention includes an input terminal for inputting a high-frequency signal; a capacitor element having one end connected to the input terminal; a matching circuit having one end connected to the other end of the capacitor element; A diode element having a cathode connected to the end; a filter circuit connected to the other end of the matching circuit; a transmission line having one end connected to the anode of the diode element and the other end grounded; An output terminal for outputting a DC signal at the end, and a reactance component of a series body having the diode element and the transmission line at a use frequency when a predetermined voltage is applied to the diode element in a reverse direction. Is a high-frequency rectifier circuit characterized by series resonance.
また、本発明の一態様は、上述した高周波整流回路であって、前記伝送線路の電気長は、前記使用周波数で前記電気長を以下に示す式(実施形態における式(19))で表される。 One embodiment of the present invention is the above-described high-frequency rectifier circuit, wherein the electrical length of the transmission line is represented by the following formula (formula (19) in the embodiment) of the electrical length at the use frequency. The
また、本発明の一態様は、上述した高周波整流回路であって、前記ダイオード素子は、順方向電圧が印加されたとき、前記伝送線路の電気長が90度に近づく値を有する接合容量である。 Another embodiment of the present invention is the above-described high-frequency rectifier circuit, in which the diode element is a junction capacitor having an electric length of the transmission line approaching 90 degrees when a forward voltage is applied. .
以上説明したように、本発明によれば、逆方向電圧が印加された時のダイオード素子と伝送線路とを有する直列体のリアクタンス成分が使用周波数において直列共振するように、該伝送線路のパラメータが設定される。これにより、高周波帯においても、ダイオード素子等の信号漏洩による昇圧電圧の降下を抑えることができる高周波整流回路を提供することができる。 As described above, according to the present invention, the parameters of the transmission line are set so that the reactance component of the series body having the diode element and the transmission line when a reverse voltage is applied resonates in series at the operating frequency. Is set. Thereby, it is possible to provide a high-frequency rectifier circuit that can suppress a drop in the boosted voltage due to signal leakage of a diode element or the like even in a high-frequency band.
図1は、シングルシャント型の高周波整流回路(以下、「整流回路」という。)10の回路図である。整流回路10は、高周波信号を入力する入力端子1、直流信号を出力する出力端子2、ダイオード素子3、伝送線路4、容量素子5、入力整合回路6、フィルタ回路7を有している。
以下に、本実施形態におけるシングルシャント型の整流回路10について図を用いて説明する。
図2は、整流回路10の動作原理を説明するためにダイオード素子3の簡略した等価回路に伝送線路25を接続した回路図である。並列に接続された抵抗素子23(抵抗値Rd)、容量素子24(容量値Cd)、伝送線路25を有している。ここで、抵抗素子23は抵抗値Rdであり、容量素子24の容量値はCdである。
図2に示す抵抗素子23の抵抗値Rdは、図15の従来回路の場合と同様、順方向降下電圧V0以下ではRdoff、順方向降下電圧V0以上ではRdonとする。このとき図2に示す回路のインピーダンスZdnewは、式(15)で表される。
FIG. 1 is a circuit diagram of a single-shunt type high-frequency rectifier circuit (hereinafter referred to as “rectifier circuit”) 10. The
Hereinafter, the single
FIG. 2 is a circuit diagram in which the
Resistance R d of the
なお、Zdはダイオード素子3のインピーダンスを、ZTLは伝送線路25のインピーダンスを示している。伝送線路25のインピーダンスZTLは、特性インピーダンスZcを用いて、式(16)で表される。
Z d represents the impedance of the
なお、Eは伝送線路の電気長である。ここで、ダイオード素子3に所定の逆方向電圧を印加した場合、RdがRdoffとなるインピーダンスZdnewをインピーダンスZdnewoffとする。また、ダイオード素子3に順方向電圧V0を印加した場合、RdがRdonとなるインピーダンスZdnewをインピーダンスZdnewonとする。
インピーダンスZdnewoffが短絡となるためには、式(17)に示すように、式(15)の虚数成分、つまりダイオード素子3と伝送線路25とを有する直列体のリアクタンス成分が零となればよい。
E is the electrical length of the transmission line. Here, the case of applying a predetermined reverse voltage to the
In order for the impedance Z dnewoff to be short-circuited, the imaginary component of equation (15), that is, the reactance component of the series body having the
式(17)を、tanEで整理すると、式(18)で表される。 When formula (17) is arranged by tanE, it is represented by formula (18).
したがって、伝送線路25の電気長Eは、式(19)で表される。
Therefore, the electrical length E of the
式(19)より、伝送線路25の電気長Eは、逆方向電圧印加時のダイオード素子3のインピーダンスZdoffの虚数成分Im(Zdoff)から求めることができる。伝送線路25の電気長Eを、所望の周波数帯で式(19)とすれば、本実施形態における整流回路10は直列共振となり、短絡とすることが可能となる。つまり、ダイオード素子3と伝送線路25とを有する直列体のリアクタンス成分が直列共振する。ここで、所望の周波数帯は、整流回路10に入力される高周波信号の周波数帯である。
一方、順方向電圧時のインピーダンスZdnewonは、式(15)より、式(20)で表される。
From Expression (19), the electrical length E of the
On the other hand, the impedance Z dnewon at the time of forward voltage is expressed by equation (20) from equation (15).
順方向電圧時のダイオード素子3の抵抗成分は、十分小さいとすると、式(20)は、式(21)となる。
Assuming that the resistance component of the
インピーダンスZdnewonの周波数特性は、式(21)における虚数成分、つまり伝送線路25に依存することが分かる。ここで、入力信号の周波数をf0、伝送線路25が1/4波長となる周波数をf1とすると、電気長は、式(22)で表される。
It can be seen that the frequency characteristic of the impedance Z dnewon depends on the imaginary component in the equation (21), that is, the
ここで、vは位相速度である。周波数がf1となるとき、伝送線路25は1/4波長となることから、伝送線路25の線路長lは、式(23)に表される。
Here, v is a phase velocity. When the frequency is f 1 , the transmission line 25 has a quarter wavelength, and thus the line length l of the
したがって、周波数f1と周波数f0との関係式は、式(24)に表される。 Therefore, the relational expression between the frequency f 1 and the frequency f 0 is expressed by Expression (24).
式(24)よりダイオード素子3の順方向電圧印加時、電気長Eが90度に近づく十分小さなCjを持つダイオード素子3を選択すれば、周波数f1で高インピーダンスとすることができる。よって、Cjが十分小さいとき、インピーダンスZdnewonは、式(25)に表され、高インピーダンス、つまり開放となる。
When a forward voltage is applied to the
次に、インピーダンスZdの虚数成分をゼロとする伝送線路25の電気長Eの周波数依存性について説明する。
図3は、(19)式から算出したインピーダンスZdの虚数成分をゼロとする伝送線路25の電気長Eの周波数依存性を示す図であり、横軸が周波数(GHz)を示し、縦軸が電気長(degree)を示す。図3に示すとおり、周波数が2GHzのときの電気長は、78.6度となる。
Next, a description will be given frequency dependence of the electrical length E of the
3, (19) is a diagram showing the frequency dependence of the electrical length E of the
この値を用いて計算したインピーダンスZdnewの虚数成分を図4に示す。
図4は、丸がRdoff=1000ohm(ohm=Ω)、黒く塗られた丸がRdon=10ohmの計算結果を示す。図4に示す通り、周波数が2GHzでダイオード素子3に逆方向電圧を印加している場合(丸のとき、Rdoff=1000ohm)のインピーダンスZdnewの虚数成分はゼロとなる。つまり、インピーダンスは極小となる。
一方、ダイオード素子3に順方向電圧を印加している場合(黒く塗られた丸のとき、Rdon=10ohm)、インピーダンスの虚数成分が約300ohmとなり、インピーダンスが式(26)となり、高くなることがわかる。
FIG. 4 shows an imaginary component of the impedance Z dnew calculated using this value.
FIG. 4 shows the calculation results when the circle is R doff = 1000 ohm (ohm = Ω) and the circle painted black is R don = 10 ohm. As shown in FIG. 4, the imaginary component of the impedance Z dnew when the frequency is 2 GHz and a reverse voltage is applied to the diode element 3 (R doff = 1000 ohm when round) is zero. That is, the impedance is minimized.
On the other hand, when a forward voltage is applied to the diode element 3 (in the case of a black circle, R don = 10 ohms), the imaginary component of the impedance is about 300 ohms, and the impedance becomes high as shown in equation (26). I understand.
次に、本実施形態における効果について、図5、図6、図7を用いて説明する。図5は、本実施形態におけるダイオード素子33に伝送線路34をシャント接続した2端子回路を示す図である。図6は、従来構成であるダイオード素子43をシャント接続した2端子回路を示す図である。図7は、図5、図6で示した2端子回路について、Sパラメータ(透過特性S21)を計算した結果である。Sパラメータの値が低い場合、シャント接続した回路が高い高周波抑圧特性を有することを示し、Sパラメータの値が負の値から零に近づくほど高い高周波透過特性を有することを示している。なお、横軸が周波数(GHz)を示し、縦軸がSパラメータ(dB)を示す。
Next, the effect in this embodiment is demonstrated using FIG.5, FIG.6, FIG.7. FIG. 5 is a diagram showing a two-terminal circuit in which the
図7に示すように、本実施形態の構造でダイオード素子33に逆方向電圧を印加している場合(Rdoff=1000ohm)が丸、ダイオード素子に順方向電圧を印加している場合(Rdon=10ohm)が黒く塗られた丸で示している。
また、従来構造でダイオード素子43に逆方向電圧を印加している場合(Rdoff=1000ohm)が三角、従来構造でダイオード素子に順方向電圧を印加している場合(Rdon=10ohm)が黒く塗られた三角で示している。
As shown in FIG. 7, when the reverse voltage is applied to the diode element 33 (R doff = 1000 ohm) in the structure of the present embodiment, it is round, and when the forward voltage is applied to the diode element (R don = 10 ohm) is indicated by a black circle.
Further, when the reverse voltage is applied to the
ダイオード素子43のみの従来構造では、全周波数帯域にわたり、一定の周波数特性を示すのに対し、本実施形態の構造では、ダイオード素子33に逆方向電圧を印加している場合、設定周波数が2GHzでSパラメータが極小値となる周波数特性を示す。また、本実施形態の構造では、ダイオード素子33に順方向電圧を印加している場合、設定周波数が2.3GHzでSパラメータが極大値となる周波数特性を示す。
The conventional structure with only the
つまり、本実施形態の構造では、ダイオード素子33に逆方向電圧を印加している場合(図7中の丸)、Sパラメータが極小値となる周波数2GHzでは、高周波信号が図5に示す回路を介しグランドに流れている。一方、ダイオード素子33に順方向電圧を印加している場合(図7中の黒く塗られた丸)、周波数2GHz帯のSパラメータの値は、Sパラメータが極大値となる周波数2.3GHz時より低い。
That is, in the structure of this embodiment, when a reverse voltage is applied to the diode element 33 (circle in FIG. 7), the high-frequency signal is the circuit shown in FIG. 5 at a frequency of 2 GHz where the S parameter is a minimum value. Through the ground. On the other hand, when a forward voltage is applied to the diode element 33 (circled in black in FIG. 7), the value of the S parameter in the
しかし、本実施形態の構造は、従来の構造におけるダイオード素子43に逆方向電圧を印加した場合(図7中の三角)より高い高周波透過特性を示し、本実施形態において、ダイオード素子33に印加する電圧が、負の順方向電圧V0以下で高い高周波抑圧性能を持つことが分かる。
However, the structure of the present embodiment shows higher high-frequency transmission characteristics than when the reverse voltage is applied to the
次に、本実施形態における整流回路10の動作原理について説明する。
図8(a)は、本実施形態における整流回路10の動作原理を示すイメージ図である。図8(b)は、図1のA点における高周波信号入力直後の電圧変化を示すイメージ図である。図8(c)は、図1の出力端子における定常状態での電圧変化を示すイメージ図である。
Next, the operation principle of the
FIG. 8A is an image diagram showing the operation principle of the
入力した信号(図8(a))は、容量素子に蓄電されることにより直流電圧は昇圧される。本実施形態の構造は、順方向電圧V0以下では高い高周波抑圧性能を有するため、昇圧された高周波信号の負のピーク値が順方向電圧V0以下にはならず、順方向電圧V0以上となる(図8(b))。昇圧された高周波信号は、フィルタ回路7により高周波成分が除去され、図13(c)に示す理想状態の動作原理と同じ動作となる(図8(c))。
The input signal (FIG. 8 (a)) is stored in the capacitive element, whereby the DC voltage is boosted. Structure of this embodiment has a high frequency suppression performance in the following forward voltage V 0, the negative peak value of the boosted high frequency signal does not become less than the forward voltage V 0, the forward voltage greater than or equal to V 0 (FIG. 8B). The boosted high-frequency signal has the high-frequency component removed by the
次に、本実施形態における整流回路10の変換効率の計算例を図9に示す。なお、ダイオード素子3のパラメータは、市販されているダイオード素子の一般的なパラメータを用いた。また、計算には本実施形態の具体例と、従来回路の具体例を用い、図9に示す丸は本実施形態の整流回路10、黒く塗られた三角は従来の整流回路の結果である。
図10は、本実施形態における整流回路10の具体的な回路図の例である。また、図11は、従来の整流回路の具体的な回路図の例である。
Next, FIG. 9 shows a calculation example of the conversion efficiency of the
FIG. 10 is an example of a specific circuit diagram of the
図10に示す整流回路は、高周波信号を入力する入力端子51、直流信号を出力する出力端子52、ダイオード素子53、伝送線路54及び56〜61、容量素子55、負荷抵抗62を有している。なお、図1で示す入力整合回路6は伝送線路56〜58を有している。また、フィルタ回路7は伝送線路59〜61を有している。
図11に示す従来の高周波整流回路は、高周波信号を入力する入力端子71、直流信号を出力する出力端子72、ダイオード素子73、伝送線路76〜81、容量素子75、負荷抵抗82を有している。図12で示す入力整合回路96は、伝送線路76〜78を有している。また、フィルタ回路97は、伝送線路79〜81を有している。図9に示す通り、図10に示す整流回路は、従来回路に対し5%以上の高効率化を図れていることが分かる。
The rectifier circuit shown in FIG. 10 has an
The conventional high-frequency rectifier circuit shown in FIG. 11 has an
上述したように、高周波信号を入力する入力端子1と、直流信号を出力する出力端子2と、入力端子に一端が接続された容量素子5と、容量素子5の他端に一端が接続された整合回路6と、整合回路6の他端に一端が接続され、出力端子2に他端が接続されたフィルタ回路7と、整合回路6とフィルタ回路7との接続点に一端(カソード)が接続されたダイオード素子3とを備えた整流回路10において、ダイオード素子の他端(アノード)に一端が接続され、他端が接地された伝送線路4をさらに備え、所定の逆方向電圧が印加された時のダイオード素子3と伝送線路4とを有する直列体のリアクタンス成分が使用周波数において直列共振するように、伝送線路4のパラメータを設定する。これにより、ダイオード素子3等の信号漏洩による昇圧電圧の降下を抑えることができ、高周波−直流変換効率を高めることが可能となる。その結果、より高い周波数帯で電力を無線で受電することが可能となり、電力を送受信するためのアンテナを小型化することができる。また、無線電力伝送装置の小型化と高効率化に寄与することができる。
As described above, the
以上述べた実施形態は全て本発明の実施形態を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様および変更態様で実施することができる。 The above-described embodiments are all illustrative of the embodiments of the present invention and are not limited to the embodiments, and the present invention can be implemented in various other modifications and changes.
1、11、21、31、41、51、71、91、101、111 入力端子
2、12、22、32、42、52、72、92、102、112 出力端子
3、33、43、53、73、93 ダイオード素子
4、25、34、54、56〜61、76〜81 伝送線路
5、14、24、65、75、95 容量素子
6、96 入力整合回路
7、97 フィルタ回路
13、23 抵抗素子
62、82 負荷抵抗
103 接合抵抗
104 接合容量
105 接触抵抗
106 寄生容量
113 抵抗素子
114 容量素子
1, 11, 21, 31, 41, 51, 71, 91, 101, 111
Claims (2)
前記入力端子に一端が接続された容量素子と、
前記容量素子の他端に一端が接続された整合回路と、
前記整合回路の他端にカソードが接続されたダイオード素子と、
前記整合回路の他端に接続されたフィルタ回路と、
前記ダイオード素子のアノードに一端が接続され他端が接地された伝送線路と、
前記フィルタ回路の他端が直流信号を出力する出力端子と、
を備え、
前記ダイオード素子に対して逆方向に所定の電圧が印加された場合に使用周波数において前記ダイオード素子と前記伝送線路とを有する直列体のリアクタンス成分が直列共振する
ことを特徴とする高周波整流回路。 An input terminal for inputting a high-frequency signal;
A capacitive element having one end connected to the input terminal;
A matching circuit having one end connected to the other end of the capacitive element;
A diode element having a cathode connected to the other end of the matching circuit;
A filter circuit connected to the other end of the matching circuit;
A transmission line having one end connected to the anode of the diode element and the other end grounded;
An output terminal from which the other end of the filter circuit outputs a DC signal;
With
A high-frequency rectifier circuit, wherein a reactance component of a series body including the diode element and the transmission line resonates in series at a use frequency when a predetermined voltage is applied to the diode element in a reverse direction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014034730A JP6128653B2 (en) | 2014-02-25 | 2014-02-25 | High frequency rectifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014034730A JP6128653B2 (en) | 2014-02-25 | 2014-02-25 | High frequency rectifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015162690A JP2015162690A (en) | 2015-09-07 |
JP6128653B2 true JP6128653B2 (en) | 2017-05-17 |
Family
ID=54185548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014034730A Active JP6128653B2 (en) | 2014-02-25 | 2014-02-25 | High frequency rectifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6128653B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4985208B2 (en) * | 2007-08-10 | 2012-07-25 | 株式会社デンソー | Voltage doubler rectifier circuit |
JP5697142B2 (en) * | 2010-12-28 | 2015-04-08 | 国立大学法人東北大学 | Microwave band boost rectifier circuit and wireless tag device and wireless tag system using the same |
-
2014
- 2014-02-25 JP JP2014034730A patent/JP6128653B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015162690A (en) | 2015-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10637255B2 (en) | Harmonic harvester for improved RF-to-DC rectifying efficiency | |
RU2589240C1 (en) | Pulse generator | |
US20140103861A1 (en) | Active Power Factor Corrector Circuit | |
JPWO2014049945A1 (en) | Switching power supply circuit | |
JP2015092802A (en) | Rectenna device | |
CN104503526B (en) | Based on feedback compensating circuit and the method for mixed signal | |
CN105075044A (en) | Transient suppression with lossless steady state operation | |
JP6128653B2 (en) | High frequency rectifier circuit | |
CN101394165A (en) | Differential hysteresis comparator and its application | |
CN116366063A (en) | Signal acquisition circuit, chip and signal acquisition method | |
JP5885149B2 (en) | High frequency rectifier circuit | |
CN103887990A (en) | Novel AC-AC converter based on Buck-Boost | |
CN206250745U (en) | Switching power supply with output overvoltage protection | |
CN115389811A (en) | Zero crossing point detection circuit | |
CN104682929B (en) | Pulse signal duty cycle measurement circuit | |
CN103001610A (en) | Threshold-adjustable peak detection circuit | |
CN206077072U (en) | A kind of electric energy control system based on ADE7755 | |
CN201606059U (en) | Power supply circuit of microsphere focused logging main current | |
CN104333340A (en) | Electromagnetic interference filter | |
CN110971112B (en) | Power supply devices, electrical appliances and filter circuits | |
JP6302738B2 (en) | Input protection circuit | |
CN211207201U (en) | Current control circuit and adapter | |
CN103560761B (en) | A kind of numerical control resonant selecting frequency circuit | |
CN205564968U (en) | Helical antenna , antenna and communication equipment | |
RU2732966C1 (en) | Wideband modification of high-frequency key power amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6128653 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |