[go: up one dir, main page]

JP6122099B2 - W字形メサを作成する方法及び装置 - Google Patents

W字形メサを作成する方法及び装置 Download PDF

Info

Publication number
JP6122099B2
JP6122099B2 JP2015505044A JP2015505044A JP6122099B2 JP 6122099 B2 JP6122099 B2 JP 6122099B2 JP 2015505044 A JP2015505044 A JP 2015505044A JP 2015505044 A JP2015505044 A JP 2015505044A JP 6122099 B2 JP6122099 B2 JP 6122099B2
Authority
JP
Japan
Prior art keywords
wafer
street
slot
substrate
debris
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015505044A
Other languages
English (en)
Other versions
JP2015517217A (ja
Inventor
ソンナン ウ
ソンナン ウ
ボリス カラス
ボリス カラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV filed Critical Koninklijke Philips NV
Publication of JP2015517217A publication Critical patent/JP2015517217A/ja
Application granted granted Critical
Publication of JP6122099B2 publication Critical patent/JP6122099B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Led Devices (AREA)
  • Laser Beam Processing (AREA)

Description

本開示は、半導体ダイを分離するために使用されるプロセスに関する。
半導体デバイスは、通常、円形ウェハ上の矩形ダイとして形成される。図1は、多数のダイ101(数個のダイにのみ符号を付してある)を含む例示的なウェハ100を示す。例示的なダイ101A、101Bは、しばしばストリートと呼ばれる領域102によって分離されている。ダイ間の任意の領域は、ストリートと呼ばれ、幾つかのダイ101及び任意の他の適切な領域を過ぎて続く垂直及び水平領域を含む。レーザを使用して、ストリート領域102においてウェハ100を切断することによって、ダイを分離する。
しかし、レーザによってもたらされる熱衝撃及び高温によって、ウェハの一部が「投げられた」粒子又は改質された材料を介してダイ101に損傷をもたらしてしまうことがある。ダイ101にあまり損傷を与えないダイ分離方法を使用することが望ましい。
レーザを使用することによってダイのウェハを分離することは良く知られている。レーザ分離は、一部のダイを損傷してしまうことがある。デバイスのウェハのストリートの両側に、2つのスロットを形成することによって、「W」字形の横断面が作成される。スロット間の領域は、「メサ」と呼ばれる。結果として得られるW字形メサは、レーザ分離プロセスの間、ダイを保護する。スロットが形成された後、保護コーティングがウェハ全体に亘って形成される。最終的に、レーザを使用して、各メサの中心においてウェハを分割することによって、ダイが分離される。残存するメサの一部分が、レーザ分離によって生成されたデブリからダイを保護する。
図1は、LEDであってよい半導体ダイのウェハの平面図である。 図2は、LEDのウェハの一部の平面図である。 図3Aは、「U」字形ストリートがエピタキシャル層内をエッチングされたウェハの断面図を示す。 図3Bは、「U」字形ストリートが保護コーティングで覆われているウェハの断面図を示す。 図3Cは、「U」字形ストリートがデブリを生成するレーザによって分離されているウェハの断面図を示す。 図3Dは、デブリの保護コーティングへの侵入によってデバイスが損傷されているウェハの断面図を示す。 図3Eは、デブリによるダイの損傷を示す例示的な写真を示す。 図4Aは、W字形メサの形状をしたストリートがエピタキシャル層内をエッチングされたウェハの断面図を示す。 図4Bは、W字形メサの形状をしたストリートが保護コーティングで覆われているウェハの断面図を示す。 図4Cは、W字形メサの形状をしたストリートがデブリを生成するレーザによって分離されているウェハの断面図を示す。 図4Dは、保護コーティングの除去後に、W字形メサの形状をしたストリートがデブリを生成するレーザによって分離されているウェハの断面図を示す。 図4Eは、W字形メサによる、デブリからのダイの保護を示す例示的な写真を示す。
様々な図面における同様の参照符号の使用は、同様又は同一の要素を示す。
ダイに分割される任意のタイプの半導体ウェハに本発明が活用されてもよいが、以下の説明では、説明を簡潔にするために、矩形のLEDダイのウェハを使用する。以下の説明では、LEDにのみ言及するが、デバイスは、レーザ、太陽電池、検出器、DRAM、SRAM、ROM、フラッシュメモリ、MEMSデバイス、マイクロプロセッサ、論理ゲート、FPGA、又は、任意の他の適切なデバイスであってよい。同様に、矩形のダイ形状が説明されるが、任意の適切な1つ以上のダイ形状が想到され、本発明の範囲に含まれる。
エピタキシャル層を有する基板が示されるが、例えばアモルファス層である非エピタキシャル層を使用した他の半導体構造も想到され、本発明の範囲に含まれる。エピタキシャル層を有するウェハ及び基板が示されるが、サブマウントのウェハに取付けられた又は接合されたデバイスのウェハといった他の構造も想到され、本発明の範囲に含まれる。
発光ダイオード(LED)といった半導体発光デバイスは、現在入手可能である最も効率のよい光源のうちの1つである。可視スペクトル全体にわたって動作可能な高輝度発光デバイスの製造において、現在関心が寄せられている材料系は、III−V族半導体、特にガリウム、アルミニウム、インジウム及び窒素の二元、三元及び四元の合金(III族窒化物材料とも称される)、また、ガリウム、アルミニウム、インジウム、ヒ素及びリンの二元、三元及び四元の合金を含む。多くの場合、III族窒化物デバイスは、サファイア、シリコンカーバイド又はIII族窒化物基板上にエピタキシャル成長され、III族リン化物デバイスは、有機金属気相成長法(MOCVD)、分子線エピタキシー(MBE)又は他のエピタキシャル技術によって、ヒ化ガリウム上にエピタキシャル成長される。多くの場合、n型領域が基板上に堆積され、次に活性領域がn型領域上に堆積され、その次にp型領域が活性領域上に堆積される。p型領域が基板に隣接するように、層の順序が逆にされてもよい。
図2は、LEDダイの円形ウェハ200の一部の平面図である。ウェハ200は、基板上に成長させられたエピタキシャル構造体であってよいが、LEDを作成する他の方法も数多く知られており、本発明における使用が想到される。一実施形態では、p型領域が基板上に堆積され、次に活性領域がp型領域上に堆積され、その次にn型領域が活性領域上に堆積される。代案では、n型領域が基板に隣接するように、層の順序が逆にされてもよい。同様に、層は1つの基板上に成長させられて、第2の基板上に移されてもよい。この場合、第1の基板は、レーザリフトオフ法又は任意の他の適切な方法によって除去される。
別の実施形態では、ウェハ200は、円形である必要はなく、その代わりに、矩形、三角形、六角形又は任意の他の適切な形状であってもよい。別の実施形態では、ウェハ200は、サブマウントウェハであって、LEDダイ又は任意の他の適切なデバイスが取付けられてもよい。
ウェハ200の一部が、ダイ201A乃至201Fを含む。LED201A及び201Bは、例示的なストリート202によって分離される。AB線は、ストリート202の区分とLED201A及び201Bの一部との例示的な断面の位置を示す。ストリート領域は、1つ以上の位置において、ウェハ200の1つ以上のエピタキシャル層をエッチングして除去することによって画定される。代案では、ウェハは、デバイスとストリートとに、リソグラフィを介して分割される。デバイスは、LED、レーザ、太陽電池、検出器、DRAM、SRAM、ROM、フラッシュメモリ、MEMSデバイス、マイクロプロセッサ、論理ゲート、FPGA又は任意の他の適切なデバイスであってよい。ストリートとの用語は、デバイス間の領域を指しても、分離前にエッチングされたウェハの領域を指してもよい。通常は、ストリートとの用語は、すべてのLEDダイ201によって画定される水平又は垂直領域全体を含む。通常は、ストリートの集合は、ダイ間のグリッドである。
図3Aは、図2内のAB線の位置における例示的な横断面300を示す。ウェハ200は、基板上の又はサブマウント313に接合された1つ以上のエピタキシャル層を含む。分離前に、ウェハ200は、伸張可能なテープ350上に置かれてもよい。
例示的なエピタキシャル層は、n型層310、活性層311及びp型層312を含む。横断面300に示される例示的なストリート202は、基板313が「U」字の底面として露出されるまで、ウェハのすべてのエピタキシャル層内をエッチングすることによって作成される「U」字形スロット321である。すべてのエピタキシャル層がエッチングされ、基板はエッチングされていないものとして示されているが、エピタキシャル層の一部若しくは全部の部分エッチング、又は、基板の部分エッチングといった他の組み合わせも想到され、本発明の範囲に含まれる。(図示されない)一実施形態では、エピタキシャル層について、n型層310、活性層311及びp型層312の一部がエッチングされるか、又は、p型層312は全くエッチングされない。「U」字形スロット321は、ストリート202の一部又は全部を画定する。「U」字形スロット321は、図3Aに示されるように、台形の横断面を有するか、又は、例えば矩形、楕円形又は非対称形状の任意の他の適切な横断面を有してもよい。
図3Aは、「U」字形スロット321の片側におけるLED201Bの一部と、「U」字形スロット321のもう片側におけるLED201Aの一部とを示す。ストリート202の幅は、2乃至200マイクロメートルである。LED間のストリートの典型的なサイズは、20乃至75マイクロメートルである。
図3Bは、ウェハ200への保護層320の追加を示す。保護層320は、スピンオンコーティングとして塗布される高分子化合物であってよい。保護コーティング320は、ウェハ200の上面の一部又は全体を覆う。通常、保護コーティング320は、すべてのストリートのスロット321の壁及び底面と、ウェハ上のダイの上面全体とを覆う。保護コーティング320は、ウェハ200、スロット321の壁及び底面に亘って均等又は不均等な厚さを有する。通常、ウェハ上のすべてのストリート及びダイは、図3Bに示される例示的な横断面と同様にコーティングされる。
図3Cは、レーザビーム340を介するLEDダイの分離を示す。レーザビーム340は、開口又は切り口360を作成することによって、基板313を分割する。切り口360は、通常は、基板313の一部を蒸発させることによって、レーザ340によって除去される基板313の一部である。切り口360の幅は、基板313の厚さに依存する。より厚い基板313は、通常、より幅のある切り口360を有する。許容可能な歩留りを提供するストリート202及び/又は「U」字形のスロット321の幅は、切り口360の幅に依存する。切り口360は、スロット321の一部又は全部を包含する。切り口360は、伸張可能なテープ350の少し上で終わって基板313の一部に切り口が届かないようにされるか、又は、切り口360は、伸張可能なテープ350内へと入ってもよい。切り口360は、先のとがった又は平らな底面で終わってもよい。切り口360の壁は傾斜されていてもよい。好適には、レーザビーム340は、伸張可能なテープ350を損傷することなく、基板313を分割する。ダイ分離後、伸張可能なテープ350は、更なる処理のためにLEDダイを離すように伸張される。
分割プロセスの間、レーザビーム340は、デブリ330A乃至330Eを生成することがある。デブリ330A乃至330Eは、熱衝撃によって基板313から「分離」された基板の断片、又は、蒸発若しくは改質された材料である。例えばデブリ330A、330C及び330Eといったように、あるデブリは、保護コーティング320の上に落ちる。デブリ330B及びデブリ330Dといったように、その他のデブリは保護コーティング320に侵入する。
図3Dは、保護層320を除去した後の横断面300を示す。保護層は、水洗いプロセスを介して、エッチング液を使用して、又は、他の適切な方法によって除去される。デブリ330Dは、エピタキシャル層内に埋め込まれたままとなり、LED201Bを短絡させて動作不能にしてしまう。デブリ330Bは、単層内に埋め込まれ、LED201Aの性能を低下させてしまう。改良されたプロセスは、埋め込まれたデブリを少なくする又はなくす。
図3Eは、「U」字形ストリートのレーザ分離後の切り口360の一部及び例示的なLED201Gの一部の例示的な写真を示す。デブリ330XがLED201G内に侵入していることに注目されたい。LED201Gは、このデブリによって破壊又は損傷された可能性が高い。
図4Aは、図2におけるストリート202のAB線の位置における横断面400を示す。ウェハ200は、基板上に、又はサブマウント413に接合された、1つ以上のエピタキシャル層を含む。分離前に、ウェハ200は、伸張可能なテープ450上に置かれてもよい。
例示的なエピタキシャル層は、n型層410、活性層411及びp型層412を含む。横断面400に示される例示的なストリート202は、基板413が、2つのスロット421A、421Bの底面として露出されるまで、ウェハのすべてのエピタキシャル層内をエッチングすることによって作成される「W」字形ストリートである。スロット421A及び421Bは、デバイス201Aを、デバイス201Bから電気的に絶縁する。
すべてのエピタキシャル層がエッチングされ、基板はエッチングされていないものとして示されているが、エピタキシャル層の一部若しくは全部の部分エッチング、又は、基板の部分エッチングといった他の組み合わせも想到され、本発明の範囲に含まれる。(図示されない)一実施形態では、エピタキシャル層について、n型層410、活性層411及びp型層412の一部がエッチングされるか、又は、p型層412は全くエッチングされない。スロット間のストリートの一部は、メサ470である。スロット421A、421B及びメサ470の集合体が、W字形メサを形成する。
スロット421A、421Bが、ストリート202の一部又は全部、即ち、ストリート202の幅を画定する。2つのスロットが示されているが、3以上のスロットも想定され、本発明の範囲に含まれる。スロット421A、421Bは、図4に示されるように台形の横断面を有するものとして示されているが、例えば矩形又は楕円形といった任意の他の適切な形状も想到され、本発明の範囲に含まれる。同様に、スロット421A、421Bは、対称横断面を有し、また、同一として示されているが、非対称横断面及び各スロットに異なる横断面も想到され、本発明の範囲に含まれる。
図4Aは、ストリート202の片側においてスロット421Aに隣接するLED201Bの一部を示す。LED201Aの一部が、ストリート202のもう片側において、スロット421Bに隣接して示される。通常、スロット421A及び421Bの間には、LED201A及び201Bの部分は配置されない。ストリート202の幅は、2乃至200マイクロメートルである。LEDストリートの典型的なサイズは、20乃至75マイクロメートルである。通常、ストリート202は、「U」字形状を使用したストリートの幅に比べて、W字形メサを収容するために広げられるわけではない。
図4Bは、ウェハ200への保護層420の追加を示す。保護層440は、スピンオンコーティングとして塗布される高分子化合物であってよい。保護コーティング420は、ウェハ200の上面の一部又は全体を覆う。理想的には、保護コーティング420は、スロット421A、421Bの上に層を形成する。保護コーティングは、スロット421A、421Bを埋める又は部分的に埋める。保護コーティング420は、ウェハ200全体に亘って均等又は不均等な厚さを有する。代替実施形態では、保護コーティング420は、スロット421A、421Bの壁及び底面に亘って均等又は不均等な厚さを有する。通常、ウェハ上のすべてのストリート及びダイは、図4Bに示される例示的な横断面と同様にコーティングされる。
図4Cは、レーザビーム440を介するLEDダイの分離を示す。レーザビーム440は、開口又は切り口460を作成することによって、ウェハ200を分割する。切り口460は、レーザ440によって除去される基板413及びエピタキシャル層410、411、412の一部である。通常、切り口460は、通常、エピタキシャル層410、411、412及び基板413の一部を含むウェハ202の一部を蒸発させることによって作成される。切り口460は更に、メサ470を、2つの部分、470A及び470Bに分割する。
切り口460の幅は、ウェハ200の厚さに依存する。より厚いウェハ200は、通常、より幅のある切り口460を有する。許容可能な歩留りを提供するストリート202の幅は、切り口460の幅に依存する。好適には、切り口460は、メサ470の一部を包含する。切り口460は、伸張可能なテープ450の少し上で終わって基板413の一部に切り口が届かないようにされるか、又は、切り口460は、伸張可能なテープ450内へと入ってもよい。切り口460は、先のとがった又は平らな底面で終わってもよい。切り口460の壁は傾斜されていてもよい。好適には、レーザビーム440は、伸張可能なテープ450を損傷することなく、基板413を分割する。ダイ分離後、伸張可能なテープ450は、更なる処理のためにLEDダイを離すように伸張される。
分割プロセスの間、レーザビーム440は、デブリ430A乃至430Eを生成することがある。デブリ430A乃至430Eは、熱衝撃によってエピタキシャル層410、411、412及び基板413から「分離」された基板の断片、又は、蒸発若しくは改質された材料である。例えばデブリ430A乃至430Dといったように、あるデブリは、保護コーティング420の上に落ちる。470A内のデブリ430Eといったように、あるデブリは、メサ470の一部分内に埋め込まれる。
図4Dは、保護層420を除去した後の横断面400を示す。保護層は、水洗いプロセスを介して、エッチング液を使用して、又は、他の適切な方法によって除去される。ウェハ200上にはデブリは残らない。しかし、470A内のデブリ430Eといったように、一部のデブリは、メサ470の一部分内に埋め込まれたまま又は融合されたままである。このデブリは、例えば210Bであるデバイスに損害を及ぼさない。というのは、メサ部470A、470Bは、任意のデバイスに電気的に接続されていないからである。したがって、メサ部470A、470Bが、デバイス201A、201Bを電気的及び機械的に保護する。
代替実施形態では、メサ部470A、470Bが除去されて、「U」字形ストリートが残されてもよい。メサ部470A、470Bを除去すると、メサ部470A、470B内に埋め込まれた任意のデブリも除去する。
図4Eは、切り口460の一部及び例示的なLED201Hの一部の写真を示す。LED201H内にデブリ330が侵入していないことに注目されたい。
当業者は、請求項に係る発明を実施する際に、図面、開示内容及び添付の請求項の検討から、開示された実施形態の変更態様を理解し、また、達成できよう。請求項において、「含む」との用語は、他の要素又はステップを排除するものではなく、また、「a」又は「an」との不定冠詞は、複数形を排除するものではない。特定の手段が、相互に異なる従属項に記載されるからといって、これらの手段の組み合わせを有利に使用することができないことを示すものではない。請求項における任意の参照符号は、範囲を限定するものとして解釈されるべきではない。

Claims (6)

  1. 半導体構造体を製造する方法であって、
    ウェハの第1の部分と前記ウェハの第2の部分との間に、中心部と、第1の側部と、第2の側部とを有するストリートを指定するステップと、
    前記ウェハ内に少なくとも2つのスロットを形成するステップであり、
    第1のスロットが、前記ストリートの前記第1の側部と前記ストリートの前記中心部との間に形成され、第2のスロットが、前記ストリートの前記第2の側部と前記ストリートの前記中心部との間に形成され、
    前記第1のスロットは、前記ウェハ内に形成された第1の電気デバイスと直に隣接する内壁と、前記ストリートの前記中心部側の外壁とを有し、
    前記第2のスロットは、前記ウェハ内に形成された第2の電気デバイスと直に隣接する内壁と、前記ストリートの前記中心部側の外壁とを有し、
    前記第1のスロット及び前記第2のスロットは、前記第1の電気デバイス及び前記第2の電気デバイスを前記ストリートの中心部から電気的に分離する、ステップと、
    前記第1のスロット及び前記第2のスロットを保護材料で少なくとも部分的に充填するステップと、
    前記ウェハを少なくとも部分的に個片化するために、前記第1のスロットの前記外壁と前記ストリートの前記中心部との間の前記ウェハの第1の部分を残し且つ前記第2のスロットの前記外壁と前記ストリートの前記中心部との間の前記ウェハの第2の部分を残して、レーザを用いて前記ストリートの前記中心部に沿って切断するステップと、
    前記第1のスロット及び前記第2のスロットから前記保護材料を除去するステップと、
    を有する方法。
  2. 前記ウェハは、基板上に1つ以上のエピタキシャル層を含む、請求項1に記載の方法。
  3. 前記少なくとも2つのスロットを形成するステップは、前記1つ以上のエピタキシャル層のすべてと前記基板の一部とを貫通することを含む、請求項2に記載の方法。
  4. 前記半導体構造体は、LEDであり、前記1つ以上のエピタキシャル層のうちの少なくとも1つは、活性層であり、前記少なくとも2つのスロットを形成するステップは、前記活性層を貫通することを含む、請求項2に記載の方法。
  5. 前記ウェハは、複数のダイに分割され、ストリートが各ダイを囲んでいる、請求項1に記載の方法。
  6. 前記第1のスロットと前記第2のスロットとの間で前記ウェハを分割するステップを更に含む、請求項に記載の方法。
JP2015505044A 2012-04-16 2013-04-05 W字形メサを作成する方法及び装置 Active JP6122099B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261624424P 2012-04-16 2012-04-16
US61/624,424 2012-04-16
PCT/IB2013/052732 WO2013156891A1 (en) 2012-04-16 2013-04-05 Method and apparatus for creating a w-mesa street

Publications (2)

Publication Number Publication Date
JP2015517217A JP2015517217A (ja) 2015-06-18
JP6122099B2 true JP6122099B2 (ja) 2017-04-26

Family

ID=48539309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015505044A Active JP6122099B2 (ja) 2012-04-16 2013-04-05 W字形メサを作成する方法及び装置

Country Status (7)

Country Link
US (1) US9368674B2 (ja)
EP (1) EP2839519B8 (ja)
JP (1) JP6122099B2 (ja)
KR (1) KR102138042B1 (ja)
CN (1) CN104254927B (ja)
TW (1) TWI573187B (ja)
WO (1) WO2013156891A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015203393A1 (de) * 2015-02-25 2016-08-25 Infineon Technologies Ag Halbleiterelement und Verfahren zu Herstellen von diesem
JP6542630B2 (ja) * 2015-09-29 2019-07-10 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
US10269756B2 (en) * 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11063003B2 (en) * 2018-10-02 2021-07-13 Nanya Technology Corporation Semiconductor device with diced semiconductor chips and method for manufacturing the same
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
WO2021203500A1 (zh) * 2020-04-10 2021-10-14 厦门三安光电有限公司 一种发光二极管芯片及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3628106A (en) * 1969-05-05 1971-12-14 Gen Electric Passivated semiconductor device with protective peripheral junction portion
US6838299B2 (en) * 2001-11-28 2005-01-04 Intel Corporation Forming defect prevention trenches in dicing streets
JP2003197561A (ja) * 2001-12-25 2003-07-11 Disco Abrasive Syst Ltd 半導体ウェーハのダイシング方法
JP2004288816A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP4751634B2 (ja) * 2005-03-31 2011-08-17 富士通セミコンダクター株式会社 半導体装置の製造方法
US7611966B2 (en) * 2005-05-05 2009-11-03 Intel Corporation Dual pulsed beam laser micromachining method
JP2007123436A (ja) * 2005-10-26 2007-05-17 Toshiba Corp 半導体発光素子およびその製造方法
US7838331B2 (en) * 2005-11-16 2010-11-23 Denso Corporation Method for dicing semiconductor substrate
JP4816406B2 (ja) * 2005-11-16 2011-11-16 株式会社デンソー ウェハの加工方法
US8624157B2 (en) * 2006-05-25 2014-01-07 Electro Scientific Industries, Inc. Ultrashort laser pulse wafer scribing
US20080027765A1 (en) * 2006-07-27 2008-01-31 Air Canada Methods and systems for vending air travel services
US7955955B2 (en) * 2007-05-10 2011-06-07 International Business Machines Corporation Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
JP5442308B2 (ja) 2009-04-22 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5625558B2 (ja) * 2010-02-22 2014-11-19 サンケン電気株式会社 半導体ウェハ、及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20150060888A1 (en) 2015-03-05
KR102138042B1 (ko) 2020-07-28
CN104254927A (zh) 2014-12-31
JP2015517217A (ja) 2015-06-18
TWI573187B (zh) 2017-03-01
TW201401356A (zh) 2014-01-01
US9368674B2 (en) 2016-06-14
KR20140147137A (ko) 2014-12-29
EP2839519B8 (en) 2018-09-05
WO2013156891A1 (en) 2013-10-24
EP2839519A1 (en) 2015-02-25
EP2839519B1 (en) 2018-03-14
CN104254927B (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
JP6122099B2 (ja) W字形メサを作成する方法及び装置
US9059012B2 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
US9450141B2 (en) Method for separating growth substrate, method for light-emitting diode, and light-emitting diode manufactured using methods
US8822249B2 (en) Light-emitting device and method of manufacturing the same
KR20160034987A (ko) 기판 웨이퍼 상에 형성된 발광 디바이스들을 분리시키는 방법
KR20150068360A (ko) 광전자 부품 및 그 제조 방법
KR20130012376A (ko) 반도체 발광소자 제조방법
KR20120115775A (ko) 발광 다이오드 및 그의 제조 방법
CN107482090A (zh) 一种发光二极管及其制作方法
KR101923671B1 (ko) 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자
KR20140047870A (ko) 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
KR20140008012A (ko) 질화물 반도체층과 성장 기판 분리 방법
US10453989B2 (en) Method for producing a plurality of semiconductor chips and semiconductor chip
US9548420B2 (en) Light-emitting device and manufacturing method thereof
US20220005785A1 (en) Method for collective production of a plurality of semiconductor structures
KR20130095527A (ko) 반도체 소자 및 그 제조 방법
KR101899474B1 (ko) 고효율 발광 다이오드 제조 방법
KR20130143359A (ko) 발광 다이오드 소자 제조하는 방법
KR20130112161A (ko) 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170330

R150 Certificate of patent or registration of utility model

Ref document number: 6122099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250