JP6049532B2 - ソフトスタート制御回路、半導体集積回路、および絶縁型スイッチング電源 - Google Patents

Description

本発明は、ソフトスタート制御回路、半導体集積回路、および絶縁型スイッチング電源に関する。より詳しくは、本発明は、絶縁型スイッチング電源のソフトスタート動作を制御するソフトスタート制御回路、該ソフトスタート制御回路を半導体基板上に形成した半導体集積回路、および該ソフトスタート制御回路を備える絶縁型スイッチング電源に関する。

従来、絶縁型スイッチング電源には、通常モードに加えてバーストモードを有しているものがある。通常モードではスイッチを連続的にオン／オフ制御するのに対し、バーストモードでは、スイッチをオン／オフ制御するスイッチング期間と、スイッチをオン／オフ制御しないスイッチング休止期間とを交互に繰り返す。これにより、バーストモードにおけるスイッチング電源の消費電力は低減される。

また、絶縁型スイッチング電源の起動時における突入電流および出力電圧のオーバーシュートを軽減するために、電源起動時において出力電圧を徐々に上昇させるソフトスタートと呼ばれる起動手法が知られている。ソフトスタート動作は、例えば、定電流源により充電されるコンデンサの電圧（ソフトスタート電圧）と所定の周期を有する三角波信号とを比較して得られるＰＷＭ信号を用いて、スイッチを導通時間が徐々に長くなるようにオン／オフ制御することにより行われる。

特許文献１には、スイッチングパルスの発振器の動作を開始させるときに、ソフトスタート時間が通常の起動時より短くなるようにした電流共振型のスイッチング電源が記載されている。特許文献２には、複数の定電流源を設け、これを順次切り替えて用いることにより、ソフトスタート全体の時間を短縮したスイッチング電源が記載されている。

特開２００９−１８９１０８号公報 特開２００７−２４４０８６号公報

ところで、バーストモード設定下でソフトスタートによる電源起動を行う場合は、ソフトスタート時間が通常モードの場合に比べてずっと短くなる。このため、出力電圧を徐々に上昇させることで突入電流やオーバーシュートを軽減するというソフトスタート動作による効果が低下する。

よって、出力電圧が上昇する電源起動の間、出力電圧が低く、かつ負荷に流れる電流が大きい状態となり、絶縁型スイッチング電源のトランス部に過大な電流が流れてしまう。その結果、例えば、トランス鳴きや、電流共振型電源の一種であるＬＬＣ電流共振型スイッチング電源の場合には共振はずれが起こるおそれがある。

そこで、本発明は、バーストモードでソフトスタートによる電源起動を行った場合において、トランス部に過電流が流れることを防止することが可能なソフトスタート制御回路、半導体集積回路、および絶縁型スイッチング電源を提供することを目的とする。

本発明の一態様に係るソフトスタート制御回路は、
入力端子に接続された交流電源を整流する整流部と、前記整流部の出力と接地との間で直列接続されたハイサイドスイッチおよびローサイドスイッチを有するスイッチング部と、一端が前記ハイサイドスイッチと前記ローサイドスイッチのスイッチ接続点に接続された一次側巻線および前記一次側巻線に磁気的に結合された二次側巻線を有するトランス部と、前記二次側巻線の両端に発生した交流電圧を整流平滑し、整流平滑された直流電圧を出力端子に出力する整流平滑部と、容量素子を有するコンデンサ部と、前記コンデンサ部の容量素子を充電するとともに、前記容量素子の充電電圧であるソフトスタート電圧が高くなるにつれて所定の上限導通時間を上限として導通時間が長くなるように前記ハイサイドスイッチおよび前記ローサイドスイッチを相補的に導通状態または遮断状態に制御するスイッチ制御回路と、を備える絶縁型スイッチング電源に用いられ、
前記スイッチ制御回路が間欠的に動作するバーストモードにおいて、前記一次側巻線の電圧に基づく参照電圧が第１の閾値電圧未満に低下した後、再び前記第１の閾値電圧以上となった場合、前記参照電圧が前記第１の閾値電圧よりも高い第２の閾値電圧に達するまで、前記ソフトスタート電圧の上昇速度を、前記バーストモードにおける前記ソフトスタート電圧の上昇速度である第１の上昇速度から、前記第１の上昇速度よりも低速の第２の上昇速度に切り替えることを特徴とする。

また、前記ソフトスタート制御回路において、
前記コンデンサ部は、一端が前記スイッチ制御回路のコンデンサ電圧入力端子に接続された第１の容量素子と、一端が前記第１の容量素子の他端に接続され、他端が接地された第２の容量素子とを有し、
前記ソフトスタート制御回路は、前記第１の容量素子と前記第２の容量素子の間の容量素子接続点を接地することにより、前記ソフトスタート電圧の上昇速度を前記第１の上昇速度から前記第２の上昇速度に切り替えるようにしてもよい。

また、前記ソフトスタート制御回路において、
前記参照電圧が入力される参照電圧入力端子と、
前記参照電圧を分圧した分圧電圧が入力される分圧電圧入力端子と、
前記容量素子接続点に接続されるソフトスタート時間制御端子と、
前記参照電圧が前記第１の閾値電圧よりも小さい場合にセット信号を出力するセット信号生成部と、
前記分圧電圧が前記第２の閾値電圧に対応する電圧よりも大きい場合にリセット信号を出力するリセット信号生成部と、
前記セット信号を受信すると、前記第１の容量素子と前記第２の容量素子の間の容量素子接続点を接地に電気的に接続し、前記リセット信号を受信すると、前記容量素子接続点を接地から電気的に絶縁するソフトスタート時間制御部と、
を備えてもよい。

また、前記ソフトスタート制御回路において、
前記スイッチ制御回路に動作電力を供給する電力供給端子と、
一端が前記参照電圧入力端子に接続され、他端が前記電力供給端子に接続されたバースト制御用スイッチと、
前記分圧電圧入力端子に接続された第１の入力端子と、前記第２の閾値電圧に対応する前記分圧電圧が入力される第２の入力端子と、前記第１の入力端子の電圧が前記第２の入力端子の電圧よりも小さい場合にＨレベル信号を出力し、そうでない場合にＬレベル信号を出力する出力端子とを有する第１の比較器と、
前記分圧電圧入力端子に接続された第３の入力端子と、前記第１の閾値電圧よりも高く前記第２の閾値電圧よりも低い第３の閾値電圧に対応する前記分圧電圧が入力される第４の入力端子と、前記第３の入力端子の電圧が前記第４の入力端子の電圧よりも小さい場合にＨレベル信号を出力し、そうでない場合にＬレベル信号を出力する出力端子とを有する第２の比較器と、
前記第１の比較器の出力端子にＮＯＴゲートを介して接続されたセット入力端子と、前記第２の比較器の出力端子に接続されたリセット入力端子と、前記セット入力端子にＨレベル信号が入力されるとＨレベルバースト制御信号を出力し、前記リセット端子にＨレベル信号が入力されるとＬレベルバースト制御信号を出力する出力端子とを有するＳＲフリップフロップと、
前記ＳＲフリップフロップから前記Ｈレベルバースト制御信号を受信すると、前記バースト制御用スイッチを遮断状態にして前記スイッチ制御回路への動作電力の供給を停止し、前記ＳＲフリップフロップから前記Ｌレベルバースト制御信号を受信すると、前記バースト制御用スイッチを導通状態して前記スイッチ制御回路への動作電力の供給を行うバースト制御部と、
をさらに備えてもよい。

また、前記ソフトスタート制御回路において、
前記第２の上昇速度は、前記スイッチ制御回路が連続的に動作する通常モードにおける前記ソフトスタート電圧の上昇速度であるようにしてもよい。

また、前記ソフトスタート制御回路において、
前記第２の閾値電圧は、前記バーストモードにおける前記参照電圧の上限の電圧であるようにしてもよい。

また、前記ソフトスタート制御回路において、
前記参照電圧は、前記一次側巻線に磁気的に結合された補助巻線の両端に発生する交流電圧を整流平滑した直流電圧であるようにしてもよい。

本発明の一態様に係る半導体集積回路は、
本発明のソフトスタート制御回路を所定の半導体基板上に形成したことを特徴とする。

本発明の一態様に係る半導体集積回路は、
本発明のソフトスタート制御回路と、前記スイッチ制御回路とを所定の半導体基板上に形成したことを特徴とする。

本発明の一態様に係る絶縁型スイッチング電源は、
入力端子に接続された交流電源を整流する整流部と、
前記整流部の出力と接地との間で直列接続されたハイサイドスイッチおよびローサイドスイッチを有するスイッチング部と、
一端が前記ハイサイドスイッチと前記ローサイドスイッチのスイッチ接続点に接続された一次側巻線と、前記一次側巻線に磁気的に結合された二次側巻線とを有するトランス部と、
前記二次側巻線の両端に発生した交流電圧を整流平滑し、整流平滑された直流電圧を出力端子に出力する整流平滑部と、
容量素子を有するコンデンサ部と、
前記コンデンサ部の容量素子を充電するとともに、前記容量素子の充電電圧であるソフトスタート電圧が高くなるにつれて所定の上限導通時間を上限として導通時間が長くなるように前記ハイサイドスイッチおよび前記ローサイドスイッチを相補的に導通状態または遮断状態に制御するスイッチ制御回路と、
前記スイッチ制御回路が間欠的に動作するバーストモードにおいて、前記一次側巻線の電圧に基づく参照電圧が第１の閾値電圧未満に低下した後、再び前記第１の閾値電圧以上となった場合、前記参照電圧が前記第１の閾値電圧よりも高い第２の閾値電圧に達するまで、前記ソフトスタート電圧の上昇速度を、前記バーストモードにおける前記ソフトスタート電圧の上昇速度である第１の上昇速度から、前記第１の上昇速度よりも低速の第２の上昇速度に切り替えるソフトスタート制御回路と、
を備えることを特徴とする。

また、前記絶縁型スイッチング電源において、
前記トランス部は、前記一次側巻線に磁気的に結合された補助巻線をさらに有し、
前記参照電圧は、前記補助巻線の両端に発生する交流電圧を整流平滑した直流電圧であるようにしてもよい。

また、前記絶縁型スイッチング電源において、
前記一次側巻線に直列又は並列に接続された共振用のコンデンサをさらに備えてもよい。

本発明では、バーストモードにおいて、トランス部の一次側巻線の電圧に基づく参照電圧が第１の閾値電圧未満に低下した後、再び第１の閾値電圧以上となった場合、参照電圧が第２の閾値電圧に達するまで、ソフトスタート電圧の上昇速度を、バーストモードにおけるソフトスタート電圧の上昇速度である第１の上昇速度から、第１の上昇速度よりも低速の第２の上昇速度に切り替える。これにより、バーストモードでソフトスタートによる電源起動を行った場合においても、ソフトスタートの効果が低下せず、トランス部に過電流が流れることを防止することができる。

よって、本発明によれば、バーストモードでソフトスタートによる電源起動を行った場合において、トランス部に過電流が流れることを防止することができる。

本発明の第１の実施形態に係る絶縁型スイッチング電源の概略的な構成図である。 本発明の第１の実施形態に係るソフトスタート制御回路の回路図である。 本発明の第１の実施形態に係る絶縁型スイッチング電源の動作を説明するためのタイミングチャートである。 本発明の第２の実施形態に係る絶縁型スイッチング電源におけるスイッチ制御回路の一部およびコンデンサ部の概略的な構成図である。

以下、図面を参照しつつ本発明の実施形態について説明する。

（第１の実施形態）
本発明の第１の実施形態に係る絶縁型スイッチング電源１について説明する。図１は、本実施形態に係る絶縁型スイッチング電源１の概略的な構成図を示している。

絶縁型スイッチング電源１は、入力端子２ａ，２ｂに交流電源（図示せず）が接続され、該交流電源から入力された交流電力を所望の直流電力に変換して、出力端子７ａ，７ｂから出力するスイッチング電源である。

図１に示すように、絶縁型スイッチング電源１は、入力端子２ａ，２ｂと、整流部３と、スイッチング部４と、トランス部５と、整流平滑部６と、出力端子７ａ，７ｂと、コンデンサ部８と、スイッチ制御回路９と、ソフトスタート制御回路１０と、整流平滑部１１とを備えている。

なお、絶縁型スイッチング電源１は、整流部３の出力とハイサイドスイッチＱ１との間に、インダクタを有する力率改善回路（ＰＦＣ、図示せず）を備えていてもよい。

また、図１に示すように、絶縁型スイッチング電源１は、共振用の容量素子Ｃ４および抵抗Ｒ１をさらに備え、電流共振型のスイッチング電源として構成されてもよい。容量素子Ｃ４と抵抗Ｒ１は、一次側巻線Ｗ１と接地との間で直列接続されている。

また、容量素子Ｃ４は、一次側巻線Ｗ１の一端とスイッチ接続点Ｍとの間に一次側巻線Ｗ１に直列に接続されていてもよい。あるいは、容量素子Ｃ４は、一次側巻線Ｗ１に並列接続されていてもよい。

整流部３は、入力端子２ａ，２ｂに接続された交流電源を整流（半波整流または全波整流）する。そして、整流部３は、整流された入力整流電圧を出力する。整流部３は、例えば、ブリッジダイオードを用いて構成される。なお、整流部３は、平滑用コンデンサを備えて交流電源を整流平滑して出力するようにしてもよい。

スイッチング部４は、図１に示すように、整流部３の出力と接地との間で直列接続されたハイサイドスイッチＱ１およびローサイドスイッチＱ２を有する。ハイサイドスイッチＱ１およびローサイドスイッチＱ２は、ｎ型ＭＯＳＦＥＴなどの半導体スイッチング素子である。

トランス部５は、図１に示すように、一次側巻線Ｗ１と、二次側巻線Ｗ２と、補助巻線Ｗ３とを有する。一次側巻線Ｗ１は、一端がハイサイドスイッチＱ１とローサイドスイッチＱ２のスイッチ接続点Ｍに接続されている。二次側巻線Ｗ２および補助巻線Ｗ３は、一次側巻線Ｗ１に磁気的に結合されている。

一次側巻線Ｗ１の他端は、図１に示すように、直列接続された容量素子Ｃ４および抵抗Ｒ１を介して接地されている。なお、一次側巻線Ｗ１の他端は、容量素子Ｃ４および抵抗Ｒ１を介さずに直接接地されていてもよい。

整流平滑部６は、二次側巻線Ｗ２の両端に発生した交流電圧を整流平滑し、整流平滑された直流電圧を出力端子７ａ，７ｂに出力する。整流平滑部６は、例えば、図１に示すように、整流素子Ｄ１，Ｄ２および平滑用の容量素子Ｃ３を有するものとして構成される。より詳しくは、整流素子Ｄ１は、二次側巻線Ｗ２の一端にアノードが接続され、出力端子７ａにカソードが接続されている。整流素子Ｄ２は、二次側巻線Ｗ２の他端にアノードが接続され、出力端子７ａにカソードが接続されている。容量素子Ｃ３は、一端が出力端子７ａに接続され、他端が出力端子７ｂに接続されている。また、出力端子７ｂは、二次側巻線Ｗ２のセンタータップに接続されている。

なお、整流平滑部６は、二次側巻線Ｗ２の両端に発生した交流電圧を整流平滑することが可能であれば、上記の構成に限らない。また、図１では、整流平滑部６は１つのみ記載しているが、これに限らず、二次側巻線Ｗ２を２つ以上並列的に設けて、各々の二次側巻線Ｗ２に整流平滑部６を設けてもよい。

コンデンサ部８は、図１に示すように、直列接続された容量素子Ｃ１およびＣ２を有する。容量素子Ｃ１は、一端がスイッチ制御回路９のコンデンサ電圧入力端子ＳＳに接続されている。容量素子Ｃ２は、一端が容量素子Ｃ１の他端に接続され、他端が接地されている。

なお、コンデンサ部８の有する容量素子の数は２個に限らず、コンデンサ部８は３個以上の容量素子を有してもよい。

スイッチ制御回路９は、スイッチを介してコンデンサ電圧入力端子ＳＳに接続された定電流源（図示せず）を有しており、ソフトスタート動作の際、スイッチを導通状態にして、定電流源によりコンデンサ部８の容量素子Ｃ１，Ｃ２を充電する。

また、スイッチ制御回路９は、ソフトスタート動作の際、コンデンサ電圧入力端子ＳＳの電圧である容量素子Ｃ１，Ｃ２の充電電圧（以下、「ソフトスタート電圧」という。）に基づいて、ハイサイドスイッチＱ１およびローサイドスイッチＱ２をスイッチングさせる。

より詳しくは、スイッチ制御回路９は、ソフトスタート動作の際、ソフトスタート電圧が高くなるにつれて所定の上限導通時間（上限オン幅）を上限として導通時間（オン幅）が長くなるように、ハイサイドスイッチＱ１およびローサイドスイッチＱ２を相補的に導通状態または遮断状態に制御する。

ここで、「相補的に」という文言は、いわゆるデッドタイムを挟んでスイッチングする場合も含んでいる。即ち、ハイサイドスイッチＱ１およびローサイドスイッチＱ２の両方が遮断状態になる時間を挟んで、一方のスイッチを導通状態にして他方のスイッチを遮断状態にすることも含む。

なお、スイッチ制御回路９は、例えば、ＩＣチップとして構成される。即ち、スイッチ制御回路９は、所定の半導体基板上に形成された半導体集積回路である。

整流平滑部１１は、補助巻線Ｗ３の両端に発生した交流電圧を整流平滑して、ソフトスタート制御回路１０に出力する。この整流平滑部１１は、例えば、図１に示すように、アノードが補助巻線Ｗ３の一端に接続され、カソードがソフトスタート制御回路１０に接続された整流素子Ｄ３と、一端が整流素子Ｄ３のカソードに接続され、他端が補助巻線Ｗ３の他端に接続された平滑用の容量素子Ｃ５とを有するものとして構成される。

＜ソフトスタート制御回路１０の構成＞
ソフトスタート制御回路１０は、図１に示すように、端子として、参照電圧入力端子ＶＷと、分圧電圧入力端子ＣＯＭＰと、ソフトスタート時間制御端子ＳＳＣと、電圧入力端子Ｖｉｎと、電力供給端子ＫＶｃ１とを備える。

参照電圧入力端子ＶＷは、整流平滑部１１を介して補助巻線Ｗ３に接続され、参照電圧が入力される。参照電圧は、補助巻線Ｗ３の両端に発生する交流電圧を整流平滑部１１により整流平滑した直流電圧である。なお、参照電圧は、補助電源の出力する直流電圧であってもよい。ここで、補助電源は、直流電源を有し、一次側巻線Ｗ１の両端に発生する電圧に応じた直流電圧を参照電圧入力端子ＶＷに出力する電源である。このように参照電圧は、一次側巻線Ｗ１の電圧に基づく電圧であり、絶縁型スイッチング電源１の動作レベル（出力電圧）を反映している。

分圧電圧入力端子ＣＯＭＰは、参照電圧を抵抗Ｒ２および抵抗Ｒ３により分圧した分圧電圧が入力される。ソフトスタート時間制御端子ＳＳＣは、容量素子接続点Ｎに接続されている。電圧入力端子Ｖｉｎは、整流部３が出力した入力整流電圧が入力される端子である。電力供給端子ＫＶｃ１は、スイッチ制御回路９に動作電力を供給するための端子である。

次に、図２を参照して、本実施形態に係るソフトスタート制御回路１０の内部構成について詳しく説明する。図２はソフトスタート制御回路１０の回路図の一例を示している。

ソフトスタート制御回路１０は、セット信号生成部２１と、リセット信号生成部２２と、ソフトスタート時間制御部２３と、バースト制御用スイッチＱ４と、スイッチＱ５と、比較器ＣＭＰ３と、ＳＲフリップフロップＦＦ２と、レベルシフト回路２４と、整流素子Ｄ４と、バースト制御部２５とを備えている。

セット信号生成部２１は、参照電圧が閾値電圧Ｖｔｈ１よりも小さい場合にセット信号（Ｈレベル信号）を出力するものとして構成されている。なお、参照電圧が閾値電圧Ｖｔｈ１よりも小さい場合、セット信号によりスイッチＱ５が導通状態となり、電圧入力端子Ｖｉｎに入力された入力整流電圧が電力供給端子ＫＶｃ１からスイッチ制御回路９に出力される。

上記のセット信号生成部２１は、例えば、図２に示すように、比較器ＣＭＰ１で構成される。比較器ＣＭＰ１は、参照電圧入力端子ＶＷに接続された入力端子（−）と、閾値電圧Ｖｔｈ１が入力される入力端子（＋）と、入力端子（−）の電圧が入力端子（＋）の電圧よりも小さい場合にセット信号を出力する出力端子とを有する。なお、この比較器ＣＭＰ１は、ノイズ耐性を高めるため、ヒステリシスコンパレータであることが好ましい。

リセット信号生成部２２は、分圧電圧入力端子ＣＯＭＰに入力される分圧電圧が閾値電圧Ｖｔｈ２に対応する電圧Ｖａよりも大きい場合にリセット信号（Ｈレベル信号）を出力するものとして構成されている。ここで、閾値電圧Ｖｔｈ２は、閾値電圧Ｖｔｈ１よりも高い電圧である。閾値電圧Ｖｔｈ２に対応する電圧Ｖａは、閾値電圧Ｖｔｈ２を抵抗Ｒ２および抵抗Ｒ３で分圧した電圧である。

上記のリセット信号生成部２２は、例えば、図２に示すように、比較器ＣＭＰ２および比較器ＣＭＰ２の出力端子に接続されたＮＯＴゲートＮ１で構成される。比較器ＣＭＰ２は、分圧電圧入力端子ＣＯＭＰに接続された入力端子（−）と、閾値電圧Ｖｔｈ２に対応する電圧Ｖａが入力される入力端子（＋）と、入力端子（−）の電圧が入力端子（＋）の電圧よりも小さい場合にリセット信号を出力する出力端子とを有する。

比較器ＣＭＰ３は、分圧電圧入力端子ＣＯＭＰに接続された入力端子（−）と、閾値電圧Ｖｔｈ３に対応する電圧Ｖｂが入力される入力端子（＋）と、入力端子（−）の電圧が入力端子（＋）の電圧よりも小さい場合にＨレベル信号を出力し、そうでない場合にＬレベル信号を出力する出力端子とを有する。閾値電圧Ｖｔｈ３に対応する電圧Ｖｂは、閾値電圧Ｖｔｈ３を抵抗Ｒ２および抵抗Ｒ３で分圧した電圧である。

閾値電圧Ｖｔｈ２は、閾値電圧Ｖｔｈ１よりも高く、閾値電圧Ｖｔｈ３よりも低い。例えば、閾値電圧Ｖｔｈ２はバーストモードにおける参照電圧の上限の電圧であり、閾値電圧Ｖｔｈ３はバーストモードにおける参照電圧の下限の電圧である。

ＳＲフリップフロップＦＦ２は、リセット信号生成部２２の出力端子に接続されたセット入力端子Ｓと、比較器ＣＭＰ３の出力端子に接続されたリセット入力端子Ｒと、バースト制御部２５に接続された出力端子Ｑとを有する。

ＳＲフリップフロップＦＦ２は、セット入力端子Ｓにリセット信号（Ｈレベル信号）が入力された場合、バースト制御部２５にＨレベルバースト制御信号を出力し、リセット入力端子ＲにＨレベル信号が入力された場合、バースト制御部２５にＬレベルバースト制御信号を出力する。

ソフトスタート時間制御部２３は、セット信号生成部２１からセット信号を受信すると、コンデンサ部８の容量素子接続点Ｎを接地に電気的に接続する。また、ソフトスタート時間制御部２３は、リセット信号生成部２２からリセット信号を受信すると、コンデンサ部８の容量素子接続点Ｎを接地から電気的に絶縁するものとして構成されている。

上記のソフトスタート時間制御部２３は、例えば、図２に示すように、スイッチＱ３およびＳＲフリップフロップＦＦ１で構成される。スイッチＱ３は、一端がソフトスタート時間制御端子ＳＳＣに接続され、他端が接地されている。このスイッチＱ３は、ｎ型ＭＯＳＦＥＴなどの半導体スイッチング素子である。この場合、ｎ型ＭＯＳＦＥＴのドレイン端子がソフトスタート時間制御端子ＳＳＣに接続され、ソース端子が接地に接続される。

ＳＲフリップフロップＦＦ１は、セット信号生成部２１の出力端子ＳＥＴ＿ＯＵＴに接続されたセット入力端子Ｓと、リセット信号生成部２２の出力端子ＲＥＳＥＴ＿ＯＵＴに接続されたリセット入力端子Ｒと、スイッチＱ３のゲート端子に接続された出力端子Ｑとを有する。

そして、ＳＲフリップフロップＦＦ１は、セット入力端子Ｓにセット信号が入力された場合、スイッチＱ３を導通状態にするＨレベル信号を出力する。また、ＳＲフリップフロップＦＦ１は、リセット入力端子Ｒにリセット信号が入力されるとスイッチＱ３を遮断状態にするＬレベル信号を出力する。

これにより、ソフトスタート制御回路１０は、参照電圧が閾値電圧Ｖｔｈ１未満となると、スイッチＱ３を導通状態にしてソフトスタート時間制御端子ＳＳＣ（容量素子接続点Ｎ）を接地に電気的に接続し、一方、参照電圧が閾値電圧Ｖｔｈ２よりも高くなると、スイッチＱ３を遮断状態にしてソフトスタート時間制御端子ＳＳＣ（容量素子接続点Ｎ）を接地から電気的に絶縁する。

バースト制御用スイッチＱ４は、一端がスイッチＱ５に接続され、他端が電力供給端子ＫＶｃ１に接続されている。このバースト制御用スイッチＱ４は、例えば、ｐ型ＭＯＳＦＥＴなどの半導体スイッチング素子である。この場合、ｐ型ＭＯＳＦＥＴのソース端子がスイッチＱ５に接続され、ドレイン端子が電力供給端子ＫＶｃ１に接続される。

また、バースト制御用スイッチＱ４の一端は、整流素子Ｄ４およびレベルシフト回路２４を介して参照電圧入力端子ＶＷに接続されている。

スイッチＱ５は、一端が電圧入力端子Ｖｉｎに接続され、他端がスイッチＱ４の一端に接続されている。スイッチＱ５は、セット信号生成部２１からＨレベル信号（セット信号）を受信すると導通状態になり、Ｌレベル信号を受信すると遮断状態になる。なお、スイッチＱ５は、例えば、ｎ型ＭＯＳＦＥＴなどの半導体スイッチング素子である。この場合、ｎ型ＭＯＳＦＥＴのドレイン端子が電圧入力端子Ｖｉｎに接続され、ソース端子がスイッチＱ４の一端に接続される。

バースト制御部２５は、ＳＲフリップフロップＦＦ２からＨレベルバースト制御信号を受信すると、バースト制御用スイッチＱ４を遮断状態にしてスイッチ制御回路９への動作電力の供給を停止する。一方、ＳＲフリップフロップＦＦ２からＬレベルバースト制御信号を受信すると、バースト制御部２５は、バースト制御用スイッチＱ４を導通状態してスイッチ制御回路９への動作電力の供給を行う。

これにより、ソフトスタート制御回路１０は、参照電圧が閾値電圧Ｖｔｈ２と閾値電圧Ｖｔｈ３との間の電圧になるように、スイッチ制御回路９を間欠的に動作させる。

レベルシフト回路２４は、入力端が参照電圧入力端子ＶＷに接続され、出力端が整流素子Ｄ４を介してスイッチＱ４とスイッチＱ５との接続点に接続され、参照電圧を所定の電圧に降下させる。レベルシフト回路２４は、例えば、参照電圧をスイッチ制御回路９の動作電圧になるようにレベルシフトした電圧を出力する。なお、レベルシフト回路２４は、必須ではなく、削除することが可能である。

整流素子Ｄ４は、アノードがレベルシフト回路２４の出力端に接続され、カソードがスイッチＱ４およびスイッチＱ５との接続点に接続されている。これにより、電圧入力端子Ｖｉｎに入力された入力整流電圧を電力供給端子ＫＶｃ１から出力する際に、入力整流電圧が参照電圧入力端子ＶＷに流入することを防止できる。

なお、整流素子Ｄ４は、参照電圧入力端子ＶＷとレベルシフト回路２４との間に設けられてもよい。この場合、整流素子Ｄ４のアノードが参照電圧入力端子ＶＷに接続され、カソードがレベルシフト回路２４の入力に接続される。このように整流素子Ｄ４は、補助電圧入力端子ＶＷと、スイッチＱ４およびスイッチＱ５の接続点との間でレベルシフト回路２４に直列接続され、補助電圧入力端子ＶＷからスイッチＱ５の他端に向かう方向に電流を流すものとして設けられる。また、整流素子Ｄ４を削除してもよい。この場合、レベルシフト回路２４の出力端はスイッチＱ４およびスイッチＱ５の接続点に接続される。

ソフトスタート制御回路１０は、スイッチ制御回路９に動作電力を供給する電力供給回路としての機能も有する。即ち、ソフトスタート制御回路１０は、参照電圧が閾値電圧Ｖｔｈ１に達するまでの間、電圧入力端子Ｖｉｎに入力された電圧を電力供給端子ＫＶｃ１からスイッチ制御回路９の電力入力端子Ｖｃ１に出力し、参照電圧が閾値電圧Ｖｔｈ１に達すると、参照電圧入力端子ＶＷに入力された電圧を電力供給端子ＫＶｃ１からスイッチ制御回路９の電力入力端子Ｖｃ１に出力する。

なお、ソフトスタート制御回路１０は、単独で、またはスイッチ制御回路９とともに、所定の半導体基板上に形成した半導体集積回路として構成してもよい。

＜絶縁型スイッチング電源１の動作＞
次に、図３を参照して絶縁型スイッチング電源１の動作について説明する。図３は、本実施形態に係る絶縁型スイッチング電源１の動作を説明するためのタイミングチャートである。

時刻ｔ１以前において、絶縁型スイッチング電源１はスイッチ制御回路９が間欠的に動作するバーストモードで動作しており、参照電圧は、閾値電圧Ｖｔｈ２と閾値電圧Ｖｔｈ３との間の範囲にある。

なお、図３中、Ｖｒｅｆは参照電圧を示し、Ｖｇ＿Ｑ３はソフトスタート時間制御部２３のスイッチＱ３のゲート端子の電圧を示し、Ｖｓｓはソフトスタート電圧を示し、ＶｂｓｔはＳＲフリップフロップＦＦ２が出力するバースト制御信号を示し、Ｉｗはトランス部５（一次側巻線Ｗ１）に流れる電流を示している。

時刻ｔ_１において、交流電源からの入力が途絶えることにより、参照電圧Ｖｒｅｆが低下し始める。

その後、時刻ｔ_２において、参照電圧Ｖｒｅｆは閾値電圧Ｖｔｈ１に低下する。このため、比較器ＣＭＰ１がセット信号を出力し、ＳＲフリップフロップＦＦ１がＨレベル信号をスイッチＱ３のゲート端子に出力する。Ｈレベル信号によりスイッチＱ３は導通状態となるため、容量素子接続点Ｎは接地される。よって、スイッチ制御回路９からみたコンデンサ部８の静電容量は、容量素子Ｃ１および容量素子Ｃ２の合成容量よりも大きい容量素子Ｃ１の静電容量となる。

その後、時刻ｔ_３において、交流電源からの入力が回復することにより、参照電圧Ｖｒｅｆが上昇し始める。

その後、時刻ｔ_４において、参照電圧Ｖｒｅｆは閾値電圧Ｖｔｈ１に達する。このとき、スイッチ制御回路９は定電流源をコンデンサ電圧入力端子ＳＳに接続してコンデンサ部８の充電を開始する。これにより、図３に示すように、ソフトスタート電圧Ｖｓｓが容量素子Ｃ１の静電容量に応じた上昇速度で上昇し始める。

その後、時刻ｔ_５において、参照電圧Ｖｒｅｆは閾値電圧Ｖｔｈ２に達する。このため、リセット信号生成部２２がリセット信号を出力し、ＳＲフリップフロップＦＦ１がＬレベル信号をスイッチＱ３のゲート端子に出力する。Ｌレベル信号によりスイッチＱ３は遮断状態となるため、容量素子接続点Ｎは接地から電気的に絶縁される。よって、スイッチ制御回路９からみたコンデンサ部８の静電容量は、容量素子Ｃ１の静電容量よりも小さい、容量素子Ｃ１および容量素子Ｃ２の合成容量となる。

また、参照電圧が閾値電圧Ｖｔｈ２に達すると、バースト制御部２５は、Ｈレベルバースト制御信号を受信する。このため、バースト制御部２５は、バースト制御用スイッチＱ４を遮断状態にしてスイッチ制御回路９への動作電力の供給を停止する。これにより、ソフトスタート電圧Ｖｓｓはゼロになり、参照電圧Ｖｒｅｆは低下し始める。

時刻ｔ_５以降における絶縁型スイッチング電源１の動作については、図３に示すように、通常のバーストモードにおける動作と同じである。即ち、参照電圧が閾値電圧Ｖｔｈ２と閾値電圧Ｖｔｈ３の間になるように、スイッチ制御回路９が間欠的に動作する。また、参照電圧が閾値電圧Ｖｔｈ１未満に低下しない限り、スイッチ制御回路９からみたコンデンサ部８の静電容量は容量素子Ｃ１の静電容量よりも小さい容量となる。このため、図３に示すように、ソフトスタート電圧Ｖｓｓの上昇速度は、起動途中における上昇速度よりも速い。即ち、ソフトスタート電圧Ｖｓｓは、時刻ｔ_５以降において、通常のバーストモードと同じ速度で上昇する。

参照電圧が閾値電圧Ｖｔｈ２に達した状態では絶縁型スイッチング電源１の出力電圧は十分に上昇しているため、ソフトスタート電圧Ｖｓｓが通常のバーストモードと同じ速度で上昇しても、図３に示すようにトランス部５に流れる電流Ｉｗが過大になることはない。

このようにソフトスタート制御回路１０は、バーストモードにおいて参照電圧Ｖｒｅｆが閾値電圧Ｖｔｈ１未満に低下した後に再び閾値電圧Ｖｔｈ１以上となった場合、参照電圧Ｖｒｅｆが閾値電圧Ｖｔｈ２に達するまで、ソフトスタート電圧Ｖｓｓの上昇速度を、バーストモードにおけるソフトスタート電圧Ｖｓｓの上昇速度である第１の上昇速度から、第１の上昇速度よりも低速の第２の上昇速度に切り替える。この第２の上昇速度は、例えば、スイッチ制御回路９が連続的に動作する通常モードにおけるソフトスタート電圧Ｖｓｓの上昇速度である。

なお、ソフトスタート電圧の上昇速度を切り替える期間の終期は、参照電圧が閾値電圧Ｖｔｈ２に達したときに限らず、例えば、参照電圧が閾値電圧Ｖｔｈ３に達したときでもよい。一般的に言えば、参照電圧（ひいては出力電圧）がトランス部５に過電流が流れない程度に上昇する時点まで、ソフトスタート電圧の上昇速度が通常のバーストモードにおける上昇速度よりも低速に切り替えられていればよい。

本実施形態では、ソフトスタート電圧Ｖｓｓの上昇速度の切り替えは、スイッチ制御回路９からみたコンデンサ部８の静電容量を変化させることにより行っている。即ち、ソフトスタート制御回路１０は、容量素子Ｃ１と容量素子Ｃ２の間の容量素子接続点を接地することにより、ソフトスタート電圧Ｖｓｓの上昇速度を、容量素子Ｃ１と容量素子Ｃ２の合成容量に基づく第１の上昇速度から、容量素子Ｃ１の静電容量に基づく第２の上昇速度に切り替えている。

以上説明したように、本実施形態では、絶縁型スイッチング電源１の起動途中（図３の場合、時刻ｔ_４〜ｔ_５）におけるソフトスタート電圧の上昇速度は通常のバーストモードにおける上昇速度よりも遅いため、バーストモードでソフトスタートによる電源起動を行った場合においても、ソフトスタートの効果が低下することなく、トランス部５に過電流が流れることを防止することができる。その結果、例えば、トランス鳴きや、ＬＬＣ電流共振型スイッチング電源の共振はずれ等を防止することができる。

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態と第１の実施形態との相違点の一つは、ソフトスタート電圧の上昇速度の変化のさせ方である。第１の実施形態では、スイッチ制御回路９から見たコンデンサ部８の静電容量を変化させることで、ソフトスタート電圧の上昇速度を変化させた。これに対し、第２の実施形態では、コンデンサ部８の容量素子を充電する定電流源の数を変化させることで、ソフトスタート電圧の上昇速度を変化させる。以下、第１の実施形態との相違点を中心に、第２の実施形態について説明する。

第２の実施形態では、スイッチ制御回路９Ａは、図４に示すように、２つの定電流源Ｉ１およびＩ２を有する。定電流源Ｉ１およびＩ２はそれぞれ、スイッチＳＷ１およびＳＷ２を介して、コンデンサ電圧入力端子ＳＳに電気的に接続されている。また、コンデンサ部８Ａは、容量素子Ｃ６を有する。

スイッチＳＷ１およびＳＷ２は、例えば、ｎ型ＭＯＳＦＥＴなどの半導体スイッチング素子で構成される。

第２の実施形態において、ソフトスタート電圧を第１の上昇速度で上昇させる場合は、スイッチＳＷ１およびＳＷ２をともに導通状態にすることにより、定電流源Ｉ１およびＩ２により容量素子Ｃ６を充電する。

一方、電源起動中においてソフトスタート電圧を第１の上昇速度より低速の第２の上昇速度で上昇させる場合は、スイッチＳＷ１およびＳＷ２の一方のみを導通状態にすることにより、定電流源Ｉ１およびＩ２の一方により容量素子Ｃ６を充電する。

スイッチＳＷ１，ＳＷ２の制御は、例えば、ソフトスタート制御回路１０のＳＲフリップフロップＦＦ１の出力信号に基づいて行う。この場合、ソフトスタート制御回路１０は、例えば、スイッチＱ３を備えず、ＳＲフリップフロップＦＦ１の出力端子Ｑはソフトスタート時間制御端子ＳＳＣに接続されている。そして、ソフトスタート時間制御端子ＳＳＣは、容量素子接続点Ｎではなく、スイッチ制御回路９Ａの信号入力端子に接続される。

スイッチ制御回路９Ａは、ＳＲフリップフロップＦＦ１の出力を受信する端子介してＨレベル信号を受信した場合には、スイッチＳＷ１およびＳＷ２の一方を導通状態にし、他方を遮断状態にする。一方、Ｌレベル信号を受信した場合には、スイッチ制御回路９Ａは、スイッチＳＷ１およびＳＷ２の両方を導通状態にする。

このように本実施形態では、バーストモードにおいて参照電圧が閾値電圧Ｖｔｈ１未満に低下した場合、参照電圧が閾値電圧Ｖｔｈ２に達するまで、コンデンサ部８Ａの容量素子を充電する定電流源の数を通常のバーストモードの場合よりも減らすことで、ソフトスタート電圧の上昇速度を第１の上昇速度から第１の上昇速度よりも低速の第２の上昇速度に切り替える。

よって、第２の実施形態によれば、第１の実施形態と同様の作用効果を得ることができる。

なお、第２の実施形態の変形例として、電流源の数ではなく、電流源の出力電流量を変化させることで、ソフトスタート電圧の上昇速度を変化させてもよい。

また、第２の実施形態に係るソフトスタート制御回路は、単独で、またはスイッチ制御回路９Ａとともに、所定の半導体基板上に形成した半導体集積回路として構成してもよい。

上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。

１ 絶縁型スイッチング電源
２ａ，２ｂ 入力端子
３ 整流部
４ スイッチング部
５ トランス部
６ 整流平滑部
７ａ，７ｂ 出力端子
８，８Ａ コンデンサ部
９，９Ａ スイッチ制御回路
１０ ソフトスタート制御回路
１１ 整流平滑部
１２ 補助電源
２１ セット信号生成部
２２ リセット信号生成部
２３ ソフトスタート時間制御部
２４ レベルシフト回路
２５ バースト制御部
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６ 容量素子
ＣＭＰ１，ＣＭＰ２，ＣＭＰ３ 比較器
Ｄ１，Ｄ２，Ｄ３，Ｄ４ 整流素子
Ｉ１，Ｉ２ 定電流源
Ｎ１ ＮＯＴゲート
Ｑ１ ハイサイドスイッチ
Ｑ２ ローサイドスイッチ
Ｑ３ スイッチ
Ｑ４ バースト制御用スイッチ
Ｑ５ スイッチ
Ｒ１，Ｒ２，Ｒ３ 抵抗
ＦＦ１，ＦＦ２ ＳＲフリップフロップ
ＳＷ１，ＳＷ２ スイッチ
Ｗ１ 一次側巻線
Ｗ２ 二次側巻線
Ｗ３ 補助巻線
Ｍ スイッチ接続点
Ｎ 容量素子接続点

Claims (10)

1. 入力端子に接続された交流電源を整流する整流部と、前記整流部の出力と接地との間で直列接続されたハイサイドスイッチおよびローサイドスイッチを有するスイッチング部と、一端が前記ハイサイドスイッチと前記ローサイドスイッチのスイッチ接続点に接続された一次側巻線および前記一次側巻線に磁気的に結合された二次側巻線を有するトランス部と、前記二次側巻線の両端に発生した交流電圧を整流平滑し、整流平滑された直流電圧を出力端子に出力する整流平滑部と、容量素子を有するコンデンサ部と、前記コンデンサ部の容量素子を充電するとともに、前記容量素子の充電電圧であるソフトスタート電圧が高くなるにつれて所定の上限導通時間を上限として導通時間が長くなるように前記ハイサイドスイッチおよび前記ローサイドスイッチを相補的に導通状態または遮断状態に制御するスイッチ制御回路と、を備える絶縁型スイッチング電源に用いられるソフトスタート制御回路であって、
   前記スイッチ制御回路が間欠的に動作するバーストモードにおいて、前記一次側巻線の電圧に基づく参照電圧が第１の閾値電圧未満に低下した後、再び前記第１の閾値電圧以上となった場合、前記参照電圧が前記第１の閾値電圧よりも高い第２の閾値電圧に達するまで、前記ソフトスタート電圧の上昇速度を、前記バーストモードにおける前記ソフトスタート電圧の上昇速度である第１の上昇速度から、前記第１の上昇速度よりも低速の第２の上昇速度に切り替え、
   前記コンデンサ部は、一端が前記スイッチ制御回路のコンデンサ電圧入力端子に接続された第１の容量素子と、一端が前記第１の容量素子の他端に接続され、他端が接地された第２の容量素子とを有し、
   前記ソフトスタート制御回路は、
   前記第１の容量素子と前記第２の容量素子の間の容量素子接続点を接地することにより、前記ソフトスタート電圧の上昇速度を前記第１の上昇速度から前記第２の上昇速度に切り替え、
   前記参照電圧が入力される参照電圧入力端子と、
   前記参照電圧を分圧した分圧電圧が入力される分圧電圧入力端子と、
   前記容量素子接続点に接続されるソフトスタート時間制御端子と、
   前記参照電圧が前記第１の閾値電圧よりも小さい場合にセット信号を出力するセット信号生成部と、
   前記分圧電圧が前記第２の閾値電圧に対応する電圧よりも大きい場合にリセット信号を出力するリセット信号生成部と、
   前記セット信号を受信すると、前記第１の容量素子と前記第２の容量素子の間の容量素子接続点を接地に電気的に接続し、前記リセット信号を受信すると、前記容量素子接続点を接地から電気的に絶縁するソフトスタート時間制御部と、
   を備えることを特徴とするソフトスタート制御回路。
2. 前記スイッチ制御回路に動作電力を供給する電力供給端子と、
   一端が前記参照電圧入力端子に接続され、他端が前記電力供給端子に接続されたバースト制御用スイッチと、
   前記分圧電圧入力端子に接続された第１の入力端子と、前記第２の閾値電圧に対応する前記分圧電圧が入力される第２の入力端子と、前記第１の入力端子の電圧が前記第２の入力端子の電圧よりも小さい場合にＨレベル信号を出力し、そうでない場合にＬレベル信号を出力する出力端子とを有する第１の比較器と、
   前記分圧電圧入力端子に接続された第３の入力端子と、前記第１の閾値電圧よりも高く前記第２の閾値電圧よりも低い第３の閾値電圧に対応する前記分圧電圧が入力される第４の入力端子と、前記第３の入力端子の電圧が前記第４の入力端子の電圧よりも小さい場合にＨレベル信号を出力し、そうでない場合にＬレベル信号を出力する出力端子とを有する第２の比較器と、
   前記第１の比較器の出力端子にＮＯＴゲートを介して接続されたセット入力端子と、前記第２の比較器の出力端子に接続されたリセット入力端子と、前記セット入力端子にＨレベル信号が入力されるとＨレベルバースト制御信号を出力し、前記リセット入力端子にＨレベル信号が入力されるとＬレベルバースト制御信号を出力する出力端子とを有するＳＲフリップフロップと、
   前記ＳＲフリップフロップから前記Ｈレベルバースト制御信号を受信すると、前記バースト制御用スイッチを遮断状態にして前記スイッチ制御回路への動作電力の供給を停止し、前記ＳＲフリップフロップから前記Ｌレベルバースト制御信号を受信すると、前記バースト制御用スイッチを導通状態して前記スイッチ制御回路への動作電力の供給を行うバースト制御部と、
   をさらに備えることを特徴とする請求項１に記載のソフトスタート制御回路。
3. 前記第２の上昇速度は、前記スイッチ制御回路が連続的に動作する通常モードにおける前記ソフトスタート電圧の上昇速度であることを特徴とする請求項１または２に記載のソフトスタート制御回路。
4. 前記第２の閾値電圧は、前記バーストモードにおける前記参照電圧の上限の電圧であることを特徴とする請求項１または２に記載のソフトスタート制御回路。
5. 前記参照電圧は、前記一次側巻線に磁気的に結合された補助巻線の両端に発生する交流電圧を整流平滑した直流電圧であることを特徴とする請求項１〜４のいずれかに記載のソフトスタート制御回路。
6. 請求項１〜５のいずれかに記載のソフトスタート制御回路を所定の半導体基板上に形成したことを特徴とする半導体集積回路。
7. 請求項１〜５のいずれかに記載のソフトスタート制御回路と、前記スイッチ制御回路とを所定の半導体基板上に形成したことを特徴とする半導体集積回路。
8. 入力端子に接続された交流電源を整流する整流部と、
   前記整流部の出力と接地との間で直列接続されたハイサイドスイッチおよびローサイドスイッチを有するスイッチング部と、
   一端が前記ハイサイドスイッチと前記ローサイドスイッチのスイッチ接続点に接続された一次側巻線と、前記一次側巻線に磁気的に結合された二次側巻線とを有するトランス部と、
   前記二次側巻線の両端に発生した交流電圧を整流平滑し、整流平滑された直流電圧を出力端子に出力する整流平滑部と、
   容量素子を有するコンデンサ部と、
   前記コンデンサ部の容量素子を充電するとともに、前記容量素子の充電電圧であるソフトスタート電圧が高くなるにつれて所定の上限導通時間を上限として導通時間が長くなるように前記ハイサイドスイッチおよび前記ローサイドスイッチを相補的に導通状態または遮断状態に制御するスイッチ制御回路と、
   前記スイッチ制御回路が間欠的に動作するバーストモードにおいて、前記一次側巻線の電圧に基づく参照電圧が第１の閾値電圧未満に低下した後、再び前記第１の閾値電圧以上となった場合、前記参照電圧が前記第１の閾値電圧よりも高い第２の閾値電圧に達するまで、前記ソフトスタート電圧の上昇速度を、前記バーストモードにおける前記ソフトスタート電圧の上昇速度である第１の上昇速度から、前記第１の上昇速度よりも低速の第２の上昇速度に切り替えるソフトスタート制御回路と、
   を備え、
   前記コンデンサ部は、一端が前記スイッチ制御回路のコンデンサ電圧入力端子に接続された第１の容量素子と、一端が前記第１の容量素子の他端に接続され、他端が接地された第２の容量素子とを有し、
   前記ソフトスタート制御回路は、
   前記第１の容量素子と前記第２の容量素子の間の容量素子接続点を接地することにより、前記ソフトスタート電圧の上昇速度を前記第１の上昇速度から前記第２の上昇速度に切り替え、
   前記参照電圧が入力される参照電圧入力端子と、
   前記参照電圧を分圧した分圧電圧が入力される分圧電圧入力端子と、
   前記容量素子接続点に接続されるソフトスタート時間制御端子と、
   前記参照電圧が前記第１の閾値電圧よりも小さい場合にセット信号を出力するセット信号生成部と、
   前記分圧電圧が前記第２の閾値電圧に対応する電圧よりも大きい場合にリセット信号を出力するリセット信号生成部と、
   前記セット信号を受信すると、前記第１の容量素子と前記第２の容量素子の間の容量素子接続点を接地に電気的に接続し、前記リセット信号を受信すると、前記容量素子接続点を接地から電気的に絶縁するソフトスタート時間制御部と、
   を有することを特徴とする絶縁型スイッチング電源。
9. 前記トランス部は、前記一次側巻線に磁気的に結合された補助巻線をさらに有し、
   前記参照電圧は、前記補助巻線の両端に発生する交流電圧を整流平滑した直流電圧であることを特徴とする請求項８に記載の絶縁型スイッチング電源。
10. 前記一次側巻線に直列又は並列に接続された共振用のコンデンサをさらに備えることを特徴とする請求項８または９に記載の絶縁型スイッチング電源。

Images