[go: up one dir, main page]

JP6037449B2 - Nitride semiconductor optical device and manufacturing method thereof - Google Patents

Nitride semiconductor optical device and manufacturing method thereof Download PDF

Info

Publication number
JP6037449B2
JP6037449B2 JP2013069593A JP2013069593A JP6037449B2 JP 6037449 B2 JP6037449 B2 JP 6037449B2 JP 2013069593 A JP2013069593 A JP 2013069593A JP 2013069593 A JP2013069593 A JP 2013069593A JP 6037449 B2 JP6037449 B2 JP 6037449B2
Authority
JP
Japan
Prior art keywords
layer
etching
amorphous layer
nitride semiconductor
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013069593A
Other languages
Japanese (ja)
Other versions
JP2014192507A (en
Inventor
真二 佐々木
真二 佐々木
浩徳 柳澤
浩徳 柳澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Opto Semiconductors Inc
Original Assignee
Ushio Opto Semiconductors Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Opto Semiconductors Inc filed Critical Ushio Opto Semiconductors Inc
Priority to JP2013069593A priority Critical patent/JP6037449B2/en
Publication of JP2014192507A publication Critical patent/JP2014192507A/en
Application granted granted Critical
Publication of JP6037449B2 publication Critical patent/JP6037449B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

本発明は、窒化物半導体光素子及びその製造方法に関し、特に、素子の動作電圧が低減される窒化物半導体光素子に関する。   The present invention relates to a nitride semiconductor optical device and a method for manufacturing the same, and more particularly to a nitride semiconductor optical device in which the operating voltage of the device is reduced.

従来、窒化物半導体光素子は、基板材料に窒化ガリウムやサファイアが用いられている。窒化物半導体光素子の例として、特許文献1に開示されており、特許文献1に開示される窒化物半導体光素子では、素子構造としてリッジ構造が採用されている。かかる窒化物半導体光素子では、有機金属気相成長(MOCVD)法を用いて、活性層及びp型クラッド層を含む半導体多層を基板上に成長させる。リソグラフィとドライエッチングを併用して、当該半導体多層の上表面にマスクを形成する。当該マスクを用いて、半導体多層の上表面からp型クラッド層の一部までエッチングしてリッジストライプ(以降、リッジと記す)を形成する。   Conventionally, in a nitride semiconductor optical device, gallium nitride or sapphire is used as a substrate material. An example of a nitride semiconductor optical device is disclosed in Patent Document 1, and the nitride semiconductor optical device disclosed in Patent Document 1 employs a ridge structure as an element structure. In such a nitride semiconductor optical device, a semiconductor multilayer including an active layer and a p-type cladding layer is grown on a substrate using metal organic chemical vapor deposition (MOCVD). Using a combination of lithography and dry etching, a mask is formed on the upper surface of the semiconductor multilayer. A ridge stripe (hereinafter referred to as a ridge) is formed by etching from the upper surface of the semiconductor multilayer to a part of the p-type cladding layer using the mask.

特開2009−021424号公報JP 2009-021424 A

窒化物半導体光素子では、素子性能向上及び信頼性向上の観点から、動作電圧のさらなる低減化が求められている。   In nitride semiconductor optical devices, further reduction in operating voltage is required from the viewpoint of improving device performance and reliability.

窒化物半導体光素子の特性が劣化する原因の1つに、マスクを形成し当該マスクを用いてリッジを形成する工程においてp型クラッド層に生じるエッチングダメージが挙げられる。かかる工程ではドライエッチングを用いることが一般的であるが、エッチング時に発生する荷電粒子や生成物により、結晶層にダメージが入ることが知られている。   One of the causes of the deterioration of the characteristics of the nitride semiconductor optical device is etching damage that occurs in the p-type cladding layer in the step of forming a mask and forming a ridge using the mask. In this process, dry etching is generally used, but it is known that the crystal layer is damaged by charged particles and products generated during the etching.

かかる工程において用いるエッチングは、第1のエッチングと第2のエッチングを含んでいる。第1のエッチングは、半導体多層の上側に、例えば酸化シリコン膜などの絶縁膜を形成し、これをストライプ状にエッチングすることである。第2のエッチングは、ストライプ状の絶縁膜をマスクとして、半導体多層(p型クラッド層)をエッチングすることである。p型窒化物半導体は、キャリアの活性化率が数%程度と著しく低いため、ドライエッチングによるダメージによりキャリアがトラップされ、動作電圧が上昇して特性が劣化するものと考えられる。   The etching used in this process includes a first etching and a second etching. The first etching is to form an insulating film such as a silicon oxide film on the upper side of the semiconductor multilayer and to etch this in a stripe shape. The second etching is to etch the semiconductor multilayer (p-type cladding layer) using the striped insulating film as a mask. The p-type nitride semiconductor has a remarkably low carrier activation rate of about several percent, so that it is considered that carriers are trapped by damage due to dry etching, the operating voltage rises, and the characteristics deteriorate.

かかる問題を解決するために、半導体多層をエッチングする第2のエッチングを、ドライエッチングからウェットエッチングに変更することも考えられる。しかし、第2のエッチングにウェットエッチングを用いると、エッチングの縦方向と横方向の選択性が低くなるので、リッジの幅や深さの寸法制御性が悪化する。リッジの幅や深さは、素子特性上、重要なパラメータであるので、素子歩留が低下することとなる。また、窒化物半導体結晶は、化学的に安定であることにより、ウェットエッチングが困難である。   In order to solve such a problem, it can be considered that the second etching for etching the semiconductor multilayer is changed from dry etching to wet etching. However, when wet etching is used for the second etching, the selectivity in the vertical and horizontal directions of the etching is lowered, so that the dimensional controllability of the ridge width and depth is deteriorated. Since the width and depth of the ridge are important parameters in terms of device characteristics, the device yield decreases. In addition, nitride semiconductor crystals are difficult to wet etch due to their chemical stability.

発明者らは、ドライエッチングにおける問題点を明らかにするために、酸化シリコン膜をストライプ状にエッチングしてマスクを形成する第1のエッチングを、ドライエッチングに代えてウェットエッチングによって施し、第2のエッチングをドライエッチングによって施して、窒化物半導体光素子を作製した。かかる窒化物半導体光素子の動作電圧を測定したところ、素子の動作電圧が低減されていた。これにより、第1のエッチングをドライエッチングによって施す場合、ドライエッチングによって半導体多層がダメージを受ける領域は、リッジ上部すなわち、上側電極(オーミック電極)と接するp型クラッド層上部にも及んでいるとの知見を得た。これは、第2のエッチングにおいても同様であると推定され、第2のエッチングであるドライエッチングにおいても半導体多層にダメージが入り、もし第2のエッチングをウェットエッチングに変えることが出来れば、よりダメージが少なくできると言える。   In order to clarify the problem in dry etching, the inventors performed first etching, which forms a mask by etching a silicon oxide film in a stripe shape, by wet etching instead of dry etching. Etching was performed by dry etching to produce a nitride semiconductor optical device. When the operating voltage of such a nitride semiconductor optical device was measured, the operating voltage of the device was reduced. As a result, when the first etching is performed by dry etching, the region where the semiconductor multilayer is damaged by dry etching extends to the upper portion of the ridge, that is, the upper portion of the p-type cladding layer in contact with the upper electrode (ohmic electrode). Obtained knowledge. This is presumed to be the same in the second etching, and even in the second etching, dry etching, the semiconductor multilayer is damaged. If the second etching can be changed to wet etching, the damage is more damaged. Can be said to be less.

本発明は、かかる課題を鑑みてなされたものであり、エッチングによるダメージが低減される窒化物半導体素子及びその製造方法を提供することを目的とする。   The present invention has been made in view of such problems, and an object of the present invention is to provide a nitride semiconductor device in which damage due to etching is reduced and a method for manufacturing the same.

(1)上記課題を解決するために、本発明に係る窒化物半導体光素子の製造方法は、基板上に、活性層と上側クラッド層とを順に含む半導体多層を積層する、半導体多層形成工程と、前記半導体多層の上表面に、アモルファス層を積層する、アモルファス層形成工程と、前記アモルファス層の上表面に絶縁膜を積層する、絶縁膜形成工程と、前記絶縁膜の上表面に、リッジに対応する形状のレジスト膜マスクを形成する、レジスト膜マスク形成工程と、前記レジスト膜マスクを用いて、前記絶縁膜に対して第1のエッチングを施し、絶縁膜マスクを形成する、絶縁膜マスク形成工程と、前記絶縁膜マスクを用いて、前記アモルファス層及び前記半導体多層に対してドライエッチングである第2のエッチングを施して、リッジを形成する、リッジ形成工程と、前記半導体多層の上表面に残存する前記アモルファス層を除去する、アモルファス層除去工程と、を含んでいる。   (1) In order to solve the above-described problem, a method for manufacturing a nitride semiconductor optical device according to the present invention includes a semiconductor multilayer formation step in which a semiconductor multilayer including an active layer and an upper cladding layer in order is stacked on a substrate. An amorphous layer is formed on the upper surface of the semiconductor multilayer, an amorphous layer forming step, an insulating film is formed on the upper surface of the amorphous layer, and an ridge is formed on the upper surface of the insulating film. A resist film mask forming step of forming a resist film mask having a corresponding shape, and an insulating film mask formation in which a first etching is performed on the insulating film using the resist film mask to form an insulating film mask And using the insulating film mask, a second etching, which is a dry etching, is performed on the amorphous layer and the semiconductor multilayer to form a ridge. And forming step, wherein removing the amorphous layer remaining on the surface of the semiconductor multilayer comprises an amorphous layer removing step.

(2)上記(1)に記載の窒化物半導体光素子の製造方法であって、前記アモルファス層形成工程において、前記アモルファス層はGaNによって形成されてもよい。   (2) In the method for manufacturing a nitride semiconductor optical device according to (1), in the amorphous layer forming step, the amorphous layer may be formed of GaN.

(3)上記(1)に記載の窒化物半導体光素子の製造方法であって、前記アモルファス層形成工程において、前記アモルファス層はAlNによって形成されてもよい。   (3) In the method for manufacturing a nitride semiconductor optical device according to (1), the amorphous layer may be formed of AlN in the amorphous layer forming step.

(4)上記(1)乃至(3)のいずれかに記載の窒化物半導体光素子の製造方法であって、前記アモルファス層形成工程において、前記アモルファス層は50nm以上100nm以下の層厚で積層されてもよい。   (4) The method for manufacturing a nitride semiconductor optical device according to any one of (1) to (3), wherein in the amorphous layer forming step, the amorphous layer is stacked with a layer thickness of 50 nm or more and 100 nm or less. May be.

(5)上記(1)乃至(4)のいずれかに記載の窒化物半導体光素子の製造方法であって、前記第1のエッチングは、ドライエッチングであってもよい。   (5) In the method for manufacturing a nitride semiconductor optical device according to any one of (1) to (4), the first etching may be dry etching.

(6)本発明に係る窒化物半導体光素子は、基板上に、活性層と上側クラッド層とを順に含む半導体多層を積層する、半導体多層形成工程と、前記半導体多層の上表面に、アモルファス層を積層する、アモルファス層形成工程と、前記アモルファス層の上表面に絶縁膜を積層する、絶縁膜形成工程と、前記絶縁膜の上表面に、リッジに対応する形状のレジスト膜マスクを形成する、レジスト膜マスク形成工程と、前記レジスト膜マスクを用いて、前記絶縁膜に対して第1のエッチングを施し、絶縁膜マスクを形成する、絶縁膜マスク形成工程と、前記絶縁膜マスクを用いて、前記アモルファス層及び前記半導体多層に対してドライエッチングである第2のエッチングを施して、リッジを形成する、リッジ形成工程と、前記半導体多層の上表面に残存する前記アモルファス層を除去する、アモルファス層除去工程と、を含んで製造されてもよい。   (6) A nitride semiconductor optical device according to the present invention includes a semiconductor multilayer forming step of laminating a semiconductor multilayer including an active layer and an upper cladding layer in this order on a substrate, and an amorphous layer on the upper surface of the semiconductor multilayer. Laminating an amorphous layer forming step; laminating an insulating film on the upper surface of the amorphous layer; forming an insulating film on the upper surface of the amorphous layer; and forming a resist film mask having a shape corresponding to the ridge on the upper surface of the insulating film; Using the resist film mask forming step, and using the resist film mask, the insulating film is first etched to form an insulating film mask, and using the insulating film mask, A ridge forming step of performing a second etching which is a dry etching on the amorphous layer and the semiconductor multilayer to form a ridge, and an upper surface of the semiconductor multilayer Removing the amorphous layer remaining, and the amorphous layer removing step, may be fabricated include.

本発明により、エッチングによるダメージが低減される窒化物半導体素子及びその製造方法が提供される。   According to the present invention, a nitride semiconductor device in which damage caused by etching is reduced and a method for manufacturing the nitride semiconductor device are provided.

本発明の実施形態に係る窒化物半導体光素子の断面図である。1 is a cross-sectional view of a nitride semiconductor optical device according to an embodiment of the present invention. 本発明の第1の実施形態に係る窒化物半導体光素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the nitride semiconductor optical element concerning the 1st Embodiment of this invention. 本発明の第1の実施形態に係る窒化物半導体光素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the nitride semiconductor optical element concerning the 1st Embodiment of this invention. 本発明の第1の実施形態に係る窒化物半導体光素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the nitride semiconductor optical element concerning the 1st Embodiment of this invention. 本発明の第1の実施形態に係る窒化物半導体光素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the nitride semiconductor optical element concerning the 1st Embodiment of this invention. 本発明の第1の実施形態に係る窒化物半導体光素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the nitride semiconductor optical element concerning the 1st Embodiment of this invention. 本発明の第1の実施形態に係る窒化物半導体光素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the nitride semiconductor optical element concerning the 1st Embodiment of this invention.

以下に、図面に基づき、本発明の実施形態を具体的かつ詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下に示す図は、あくまで、実施形態の実施例を説明するものであって、図の大きさと本実施例記載の縮尺は必ずしも一致するものではない。   Hereinafter, embodiments of the present invention will be described specifically and in detail based on the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted. In addition, the drawings shown below are merely examples of the embodiment, and the size of the drawings and the scales described in this example do not necessarily match.

図1は、本発明の実施形態に係る窒化物半導体光素子1の断面図である。図1に示す断面は、光の出射方向に垂直な断面を示している。当該実施形態に係る窒化物半導体光素子1は、リッジ構造を有する窒化物半導体光素子であり、例えば、レーザ素子やLEDなどの発光素子である。図1に示す通り、面方位が(0001)であるn型GaN基板10上に半導体多層が形成されている。半導体多層は、n型GaN基板10の上表面から順に、n型クラッド層11(下側クラッド層)、n型ガイド層12(下側ガイド層)、多重量子井戸活性層13、p型ガイド層14(上側ガイド層)、p型クラッド層15(上側クラッド層)を含んで構成されている。多重量子井戸活性層13に形成される光導波路の上方となる領域にリッジがp型クラッド層15に形成されている。半導体多層のうち、リッジが形成されている部分をリッジ部15Aとする。p型クラッド層15の上表面のうち、リッジ部15Aの両側面と、リッジ部15Aが形成されていない領域とに、酸化シリコン膜19が形成されている。p型クラッド層15と酸化シリコン膜19を覆うように、上側電極20(p型電極)が形成されている。ここで、リッジの上表面には酸化シリコン膜19は形成されておらず、リッジの上表面は上側電極20と電気的に接続されている。なお、簡単のために、図1には図示されていないが、実際には、リッジの上表面にp型コンタクト層が形成されており、p型コンタクト層を介して、上側電極20はp型クラッド層と電気的に接続されている。また、n型GaN基板10の裏面(下面)に、下側電極21(n型電極)が形成されている。   FIG. 1 is a cross-sectional view of a nitride semiconductor optical device 1 according to an embodiment of the present invention. The cross section shown in FIG. 1 is a cross section perpendicular to the light emission direction. The nitride semiconductor optical device 1 according to this embodiment is a nitride semiconductor optical device having a ridge structure, and is, for example, a light emitting device such as a laser device or an LED. As shown in FIG. 1, a semiconductor multilayer is formed on an n-type GaN substrate 10 whose plane orientation is (0001). The semiconductor multilayer consists of an n-type cladding layer 11 (lower cladding layer), an n-type guide layer 12 (lower guide layer), a multiple quantum well active layer 13, and a p-type guide layer in order from the upper surface of the n-type GaN substrate 10. 14 (upper guide layer) and p-type cladding layer 15 (upper cladding layer). A ridge is formed in the p-type cladding layer 15 in a region above the optical waveguide formed in the multiple quantum well active layer 13. Of the semiconductor multilayer, the portion where the ridge is formed is referred to as a ridge portion 15A. On the upper surface of the p-type cladding layer 15, silicon oxide films 19 are formed on both side surfaces of the ridge portion 15A and a region where the ridge portion 15A is not formed. An upper electrode 20 (p-type electrode) is formed so as to cover the p-type cladding layer 15 and the silicon oxide film 19. Here, the silicon oxide film 19 is not formed on the upper surface of the ridge, and the upper surface of the ridge is electrically connected to the upper electrode 20. Although not shown in FIG. 1 for simplicity, a p-type contact layer is actually formed on the upper surface of the ridge, and the upper electrode 20 is connected to the p-type via the p-type contact layer. It is electrically connected to the cladding layer. A lower electrode 21 (n-type electrode) is formed on the back surface (lower surface) of the n-type GaN substrate 10.

ここで、n型クラッド層11は、膜厚が5μmであり、キャリア濃度5×1018cm−3でSiがドープされるn型AlGaN層である。n型ガイド層12は、膜厚が2μmであり、キャリア濃度1×1019cm−3でSiがドープされるn型GaN層である。多重量子井戸活性層13は、膜厚が10nmのアンドープIn0.1Ga0.9N井戸層と、膜厚が10nmのアンドープGaN障壁層とが、交互に積層される多重量子井戸層であり、多重量子井戸活性層13の井戸層は10層である。アンドープ層(i層)とは意図的に不純物がドープされていない半導体層をいう。p型ガイド層14は、膜厚が2μmであり、キャリア濃度1×1018cm−3でMgがドープされるp型GaN層である。p型クラッド層15は、膜厚が2μmであり、キャリア濃度5×1017cm−3でMgがドープされるp型AlGaN層である。 Here, the n-type cladding layer 11 is an n-type AlGaN layer having a thickness of 5 μm and doped with Si at a carrier concentration of 5 × 10 18 cm −3 . The n-type guide layer 12 is an n-type GaN layer having a thickness of 2 μm and doped with Si at a carrier concentration of 1 × 10 19 cm −3 . The multiple quantum well active layer 13 is a multiple quantum well layer in which an undoped In 0.1 Ga 0.9 N well layer having a thickness of 10 nm and an undoped GaN barrier layer having a thickness of 10 nm are alternately stacked. The number of well layers in the multiple quantum well active layer 13 is ten. An undoped layer (i layer) refers to a semiconductor layer that is not intentionally doped with impurities. The p-type guide layer 14 is a p-type GaN layer having a thickness of 2 μm and doped with Mg at a carrier concentration of 1 × 10 18 cm −3 . The p-type cladding layer 15 is a p-type AlGaN layer having a thickness of 2 μm and doped with Mg at a carrier concentration of 5 × 10 17 cm −3 .

以下、図面を参照しながら、当該実施形態に係る窒化物半導体光素子の製造方法を説明する。図2乃至図7は、当該実施形態に係る窒化物半導体光素子の製造工程を示す断面図である。   Hereinafter, a method for manufacturing a nitride semiconductor optical device according to the embodiment will be described with reference to the drawings. 2 to 7 are cross-sectional views showing the manufacturing steps of the nitride semiconductor optical device according to this embodiment.

まず、n型GaN基板10を用意し、その主面(上表面)に、半導体多層を積層する。すなわち、n型クラッド層11、n型ガイド層12、多重量子井戸活性層13、p型ガイド層14、及びp型クラッド層15を、順に結晶成長させる(半導体多層形成工程)。半導体多層(p型クラッド層15)の上表面に、さらに連続して、膜厚が60nmであるGaNアモルファス層16(非晶質層)を成長させる(アモルファス層形成工程)。図2は、当該工程後の断面を表している。半導体多層及びGaNアモルファス層16は、有機金属気相成長(MOCVD)法により成長させることが出来、成長温度を制御することにより、結晶層からアモルファス層に容易に変更することが可能である。例えば通常、AlGaNやGaNの結晶層は1100℃程度で、InGaNの結晶層はInが蒸発しやすいので800℃程度で、それぞれ成長させる。一方、GaNアモルファス層16は通常300℃程度の低温成長によって積層される。   First, an n-type GaN substrate 10 is prepared, and a semiconductor multilayer is laminated on its main surface (upper surface). That is, the n-type cladding layer 11, the n-type guide layer 12, the multiple quantum well active layer 13, the p-type guide layer 14, and the p-type cladding layer 15 are grown in order (semiconductor multilayer formation step). A GaN amorphous layer 16 (amorphous layer) having a thickness of 60 nm is continuously grown on the upper surface of the semiconductor multilayer (p-type cladding layer 15) (amorphous layer forming step). FIG. 2 shows a cross section after the process. The semiconductor multilayer and the GaN amorphous layer 16 can be grown by metal organic chemical vapor deposition (MOCVD), and can be easily changed from a crystalline layer to an amorphous layer by controlling the growth temperature. For example, an AlGaN or GaN crystal layer is usually grown at about 1100 ° C., and an InGaN crystal layer is grown at about 800 ° C. because In easily evaporates. On the other hand, the GaN amorphous layer 16 is usually laminated by low-temperature growth at about 300 ° C.

なお、当該実施形態で半導体多層の上側に積層するアモルファス層は、GaNによって形成されているがこれに限定されることはない。AlNは、アモルファス化する成長温度がGaNより高く、通常500℃程度の低温成長によって積層することが出来る。成長温度を制御する観点からは、AlNで形成されるのが望ましい。また、アモルファス層は、GaNとAlNの中間組成であるAlGaNによって形成されていてもよく、他の窒化物アモルファス層であってもよい。さらに言うならば、アモルファス(非晶質)化される層であれば、他の材料によって形成されていてもよい。   In addition, although the amorphous layer laminated | stacked on the upper side of a semiconductor multilayer in the said embodiment is formed with GaN, it is not limited to this. AlN has a growth temperature for amorphization higher than that of GaN, and can be laminated by low temperature growth, usually about 500 ° C. From the viewpoint of controlling the growth temperature, it is desirable to form it with AlN. The amorphous layer may be formed of AlGaN that is an intermediate composition of GaN and AlN, or may be another nitride amorphous layer. Furthermore, if it says, as long as it is the layer made amorphous (amorphous), you may form with the other material.

次に、GaNアモルファス層16の上表面に、例えば、化学気相成長(CVD)法を用いて、酸化シリコン膜17を積層(堆積)させる(絶縁膜形成工程)。なお、ここで、酸化シリコン膜17は、絶縁膜の例として示しているが、これに限定されることはなく、他の絶縁膜であってもよい。酸化シリコン膜17の上表面に、フォトレジスト膜18を塗布し、公知のフォトリソグラフィ技術を用いて、フォトレジスト膜18を所定の形状に形成する(レジスト膜マスク形成工程)。図3は、当該工程後の断面を表している。なお、所定の形状を有するフォトレジスト膜18が、レジスト膜マスクである。ここで、所定の形状とは、半導体多層に形成されるリッジ部15Aの形状に対応しており、所定の形状は、所定の幅(第1の幅)で、出射側の端面から反対側の端面へ(図3の紙面に垂直な方向に)延伸するストライプ形状をしている。所定の幅(第1の幅)は、図3に示すフォトレジスト膜18の横方向の長さであり、図1に示すリッジ部15Aの横方向の幅とほぼ等しいが、実際には、後述するエッチングによって生じるレジスト膜マスクの幅はリッジ部15Aの幅とは異なっている。よって、製造方法の設計において、レジスト膜マスクの幅を、後の工程における幅の変動を考慮して決定すればよい。   Next, a silicon oxide film 17 is deposited (deposited) on the upper surface of the GaN amorphous layer 16 by using, for example, chemical vapor deposition (CVD) (insulating film forming step). Here, the silicon oxide film 17 is shown as an example of an insulating film, but is not limited to this, and may be another insulating film. A photoresist film 18 is applied on the upper surface of the silicon oxide film 17, and the photoresist film 18 is formed into a predetermined shape using a known photolithography technique (resist film mask forming step). FIG. 3 shows a cross section after the process. Note that the photoresist film 18 having a predetermined shape is a resist film mask. Here, the predetermined shape corresponds to the shape of the ridge portion 15A formed in the semiconductor multilayer, and the predetermined shape has a predetermined width (first width) on the opposite side from the end face on the emission side. The stripe shape extends to the end face (in a direction perpendicular to the paper surface of FIG. 3). The predetermined width (first width) is the lateral length of the photoresist film 18 shown in FIG. 3 and is substantially equal to the lateral width of the ridge portion 15A shown in FIG. The width of the resist film mask generated by the etching is different from the width of the ridge portion 15A. Therefore, in designing the manufacturing method, the width of the resist film mask may be determined in consideration of the variation in the width in a later process.

レジスト膜マスク形成工程で形成された所定の形状のフォトレジスト膜18をマスクとして、酸化シリコン膜17に対して、例えば、フッ素系ガスを用いてドライエッチング(第1のドライエッチング)を施して、酸化シリコン膜17をパターニングする(絶縁膜マスク形成工程)。すなわち、パターニングされた酸化シリコン膜17が、絶縁膜マスクである。図4は、当該工程後の断面を表している。ドライエッチング(第1のドライエッチング)によって、レジスト膜マスク外の領域にある酸化シリコン膜17を除去する際に、酸化シリコン膜17の下側に配置される層が、ドライエッチングによりダメージを受ける。当該層のうち、ドライエッチングにより上側の酸化シリコン膜17が除去される領域のみならず、上側に酸化シリコン膜17が残存する領域(レジスト膜マスクの下方の領域)にも、かかるダメージを受けるものと考えられる。当該実施形態では、酸化シリコン膜17の下側には、GaNアモルファス層16が配置されており、ドライエッチングによるダメージをGaNアモルファス層16が受けるものと考えられる。なお、絶粘膜マスクの形状は、レジスト膜マスクの形状に対応している。すなわち、レジスト膜マスクの形状と同様に、所定の幅(第2の幅)で、出射側の端面から反対側の端面へ延伸するストライプ形状をしている。絶縁膜マスクの所定の幅(第2の幅)は、レジスト膜マスクの所定の幅(第1の幅)とほぼ等しいが、ドライエッチングにより幅の変動は発生している。なお、ここでは、第1のエッチングをドライエッチングとしているが、第1のエッチングは絶縁膜に対するエッチングであり、第1のエッチングをウェットエッチングとしてもよい。絶縁膜マスク形成工程において絶縁膜の所定の形状にパターニングする精度の観点からはドライエッチングが望ましいが、第1のエッチングをウェットエッチングとすることにより、ドライエッチングによるダメージを回避することが出来る。   Using the photoresist film 18 having a predetermined shape formed in the resist film mask forming step as a mask, the silicon oxide film 17 is subjected to dry etching (first dry etching) using, for example, a fluorine-based gas, The silicon oxide film 17 is patterned (insulating film mask forming step). That is, the patterned silicon oxide film 17 is an insulating film mask. FIG. 4 shows a cross section after the process. When the silicon oxide film 17 in the region outside the resist film mask is removed by dry etching (first dry etching), the layer disposed below the silicon oxide film 17 is damaged by the dry etching. Of the layer, not only the region where the upper silicon oxide film 17 is removed by dry etching but also the region where the silicon oxide film 17 remains on the upper side (the region below the resist film mask) is damaged. it is conceivable that. In this embodiment, the GaN amorphous layer 16 is disposed below the silicon oxide film 17, and it is considered that the GaN amorphous layer 16 is damaged by dry etching. Note that the shape of the mucosal mask corresponds to the shape of the resist film mask. That is, like the shape of the resist film mask, it has a stripe shape with a predetermined width (second width) extending from the end face on the emission side to the end face on the opposite side. The predetermined width (second width) of the insulating film mask is substantially equal to the predetermined width (first width) of the resist film mask, but the width varies due to dry etching. Note that here, the first etching is dry etching, but the first etching is etching with respect to the insulating film, and the first etching may be wet etching. Although dry etching is desirable from the viewpoint of the accuracy of patterning the insulating film into a predetermined shape in the insulating film mask formation step, damage due to dry etching can be avoided by using wet etching as the first etching.

パターニングされた酸化シリコン膜17をマスクとして用いるために、フォトレジスト膜18を除去する(レジスト膜除去工程)。次に、絶縁膜マスク形成工程でパターニングされた酸化シリコン膜17をマスクとして用いて、GaNアモルファス層16及びp型クラッド層15に対して、例えば塩素系のガスを用いてドライエッチング(第2のドライエッチング)を施して、リッジ部15Aを形成する(リッジ形成工程)。図5は、当該工程後の断面を表している。ドライエッチング(第2のドライエッチング)により、絶縁膜マスク外の領域にあるGaNアモルファス層16及びp型クラッド層15を除去しているが、図5に示す通り、ドライエッチングを半導体多層の上表面から始めてp型クラッド層15の途中で停止することにより、断面形状が凸形状となるリッジ部15Aがp型クラッド層15に形成される。リッジ(リッジ部15A)は、ローメサとも呼ばれ、ローメサではメサ構造が活性層より上方に位置する層に形成されている。そして、活性層は光導波路となる領域の両側をさらに外側に広がるよう形成されている。これに対して、ハイメサでは、光導波路となる領域の両側にある活性層が除去されており、メサ構造が活性層の両側面に及んでいる。   In order to use the patterned silicon oxide film 17 as a mask, the photoresist film 18 is removed (resist film removing step). Next, using the silicon oxide film 17 patterned in the insulating film mask forming step as a mask, the GaN amorphous layer 16 and the p-type cladding layer 15 are dry-etched using, for example, a chlorine-based gas (second etching). A ridge portion 15A is formed by performing dry etching (ridge forming step). FIG. 5 shows a cross section after the process. The GaN amorphous layer 16 and the p-type cladding layer 15 outside the insulating film mask are removed by dry etching (second dry etching). As shown in FIG. 5, the dry etching is performed on the upper surface of the semiconductor multilayer. By starting from the middle and stopping in the middle of the p-type cladding layer 15, a ridge portion 15A having a convex cross-sectional shape is formed in the p-type cladding layer 15. The ridge (ridge portion 15A) is also called a low mesa. In the low mesa, the mesa structure is formed in a layer located above the active layer. The active layer is formed so that both sides of the region to be the optical waveguide further spread outward. On the other hand, in the high mesa, the active layer on both sides of the region to be the optical waveguide is removed, and the mesa structure extends to both sides of the active layer.

リッジ部15Aの幅や深さは、素子駆動時に、素子に注入する電流が光導波路の両側に広がる現象に影響を与える重要なパラメータであり、寸法制御を高精度で行うことはとても重要である。ウェットエッチングは、ドライエッチングに比べて、エッチングによるダメージをほとんど受けない利点はあるものの、寸法制御が困難であるので、リッジ部15Aの形成をウェットエッチングで行うことは困難である。それゆえ、第2のエッチングはドライエッチングとしている。第2のエッチングを施す際にも、酸化シリコン膜17のすぐ下側に配置される層はドライエッチングによるダメージをより受けるが、ここでは、後に除去されるGaNアモルファス層16が配置されているので、p型クラッド層15へのダメージを軽減することが出来る。   The width and depth of the ridge portion 15A are important parameters that affect the phenomenon that current injected into the element spreads on both sides of the optical waveguide when the element is driven, and it is very important to perform dimensional control with high accuracy. . Although wet etching has an advantage of being hardly damaged by etching compared to dry etching, it is difficult to control the dimensions, and thus it is difficult to form the ridge portion 15A by wet etching. Therefore, the second etching is dry etching. Even when the second etching is performed, the layer disposed immediately below the silicon oxide film 17 is more damaged by dry etching, but here the GaN amorphous layer 16 to be removed later is disposed. The damage to the p-type cladding layer 15 can be reduced.

次に、例えばフッ酸系の薬液を用いてウェットエッチングを施して、リッジ部15Aの上方に残存する酸化シリコン膜17(絶縁膜マスク)を除去する(絶縁膜マスク除去工程)。さらに、例えばリン酸含有液(適宜他の酸を混合してもよい)を用いてウェットエッチングを施して、半導体多層(p型クラッド層15)の上表面に残存するGaNアモルファス層16を除去する(アモルファス層除去工程)。なお、ウェットエッチングは、150℃程度に加熱して施すのが好ましい。図6は、当該工程後の断面を表している。リン酸含有液を用いるウェットエッチングは、GaNアモルファス層16と結晶層であるp型クラッド層15は、エッチング選択性が大きくp型クラッド層15をほとんどエッチングしないので、リッジ部15Aの寸法制御性が向上されている。   Next, wet etching is performed using, for example, a hydrofluoric acid chemical solution to remove the silicon oxide film 17 (insulating film mask) remaining above the ridge portion 15A (insulating film mask removing step). Furthermore, wet etching is performed using, for example, a phosphoric acid-containing liquid (other acids may be mixed as appropriate) to remove the GaN amorphous layer 16 remaining on the upper surface of the semiconductor multilayer (p-type cladding layer 15). (Amorphous layer removal step). The wet etching is preferably performed by heating to about 150 ° C. FIG. 6 shows a cross section after the process. In wet etching using a phosphoric acid-containing solution, the GaN amorphous layer 16 and the p-type cladding layer 15 which is a crystal layer have high etching selectivity and hardly etch the p-type cladding layer 15, so that the dimensional controllability of the ridge portion 15A is improved. Has been improved.

さらに、例えばCVD法を用いて、p型クラッド層15の上側に酸化シリコン膜19を積層(堆積)する。続いて、フォトレジスト膜(図示せず)を所定の形状に形成し、フォトレジスト膜をマスクとしてウェットエッチングを施し、リッジ部15Aの最上面に形成されている酸化シリコン膜19を除去する(半導体多層上面絶縁膜形成工程)。図7は、当該工程後の断面を表している。当該工程のエッチングには、例えばフッ酸系の薬液用いる。エッチングによりにより、半導体多層(リッジ)の最上面が露出する。   Further, a silicon oxide film 19 is stacked (deposited) on the upper side of the p-type cladding layer 15 by using, for example, a CVD method. Subsequently, a photoresist film (not shown) is formed in a predetermined shape, wet etching is performed using the photoresist film as a mask, and the silicon oxide film 19 formed on the uppermost surface of the ridge portion 15A is removed (semiconductor). Multilayer upper surface insulating film forming step). FIG. 7 shows a cross section after the process. For the etching in this step, for example, a hydrofluoric acid chemical solution is used. By etching, the uppermost surface of the semiconductor multilayer (ridge) is exposed.

最後に、例えば真空蒸着法を用いて、n型GaN基板10の上表面に金属膜を被着してパターニングすることにより、p型クラッド層15と電気的に接続される上側電極20を形成する。また、n型GaN基板10の裏面(下表面)を研磨し、基板厚を100μm程度まで薄くした後に、n型GaN基板10の裏面全面に金属膜を被着して、下側電極を形成する(電極形成工程)。さらに、基板を劈開することにより、図1に示す通り、当該実施形態に係る窒化物半導体光素子1が作製される。   Finally, the upper electrode 20 electrically connected to the p-type cladding layer 15 is formed by depositing a metal film on the upper surface of the n-type GaN substrate 10 and patterning using, for example, a vacuum deposition method. . Further, after polishing the back surface (lower surface) of the n-type GaN substrate 10 and reducing the substrate thickness to about 100 μm, a metal film is deposited on the entire back surface of the n-type GaN substrate 10 to form a lower electrode. (Electrode forming step). Furthermore, by cleaving the substrate, the nitride semiconductor optical device 1 according to this embodiment is manufactured as shown in FIG.

以上、本発明の実施形態に係る窒化物半導体及びその製造方法について説明した。本発明の主な特徴は、製造方法が、半導体多層の上表面に、アモルファス層を積層するアモルファス層形成工程を含んでいることにある。当該工程により、アモルファス層の上表面に形成される絶縁膜に対して第1のエッチングを施して絶縁膜マスクを形成する絶縁膜マスク形成工程において、アモルファス層が第1のエッチングによってダメージを受けるが、アモルファス層の下側に形成されている半導体多層がほとんどダメージを受けない。そして、半導体多層(リッジ)の上表面に残存するアモルファス層を除去する、アモルファス層除去工程によって、アモルファス層を除去することにより、エッチングによるダメージが低減される窒化物半導体光素子を製造することが出来る。これにより、窒化物半導体光素子の動作電圧の低減化を図ることができる。アモルファス層除去工程において、例えば、リン酸含有液など、アモルファス層と半導体多層とのエッチング選択性が高いウェットエッチングを採用することにより、半導体多層に形成されるリッジの寸法制御性を確保することが出来、素子の特性向上が実現される。以上により、性能及び信頼性が向上される窒化物半導体光素子を製造することができる。   The nitride semiconductor and the manufacturing method thereof according to the embodiment of the present invention have been described above. The main feature of the present invention is that the manufacturing method includes an amorphous layer forming step of laminating an amorphous layer on the upper surface of the semiconductor multilayer. In the insulating film mask forming step of forming an insulating film mask by performing the first etching on the insulating film formed on the upper surface of the amorphous layer, the amorphous layer is damaged by the first etching. The semiconductor multilayer formed under the amorphous layer is hardly damaged. Then, an amorphous layer is removed by an amorphous layer removing step that removes the amorphous layer remaining on the upper surface of the semiconductor multilayer (ridge), thereby manufacturing a nitride semiconductor optical device in which damage due to etching is reduced. I can do it. Thereby, the operating voltage of the nitride semiconductor optical device can be reduced. In the amorphous layer removing step, for example, by adopting wet etching having high etching selectivity between the amorphous layer and the semiconductor multilayer, such as a phosphoric acid-containing liquid, it is possible to ensure the dimensional controllability of the ridge formed in the semiconductor multilayer. And improvement of the characteristics of the element is realized. As described above, a nitride semiconductor optical device with improved performance and reliability can be manufactured.

当該実施形態では、GaNアモルファス層16の膜厚を60nmとしたがこれに限定されることはない。アモルファス層16をより厚くすると、第1のエッチングによるダメージを吸収する観点からは望ましい。しかし、第2のエッチング(メサ形成工程)や窒化物アモルファス除去工程において、GaNアモルファス層16を除去する観点からは、GaNアモルファス層16をより薄くするのが望ましい。両者を考慮すると、GaNアモルファス層16及び他の窒化物アモルファス層は、50nm以上100nm以下の膜厚で積層されるのが望ましい。   In this embodiment, the film thickness of the GaN amorphous layer 16 is 60 nm, but the present invention is not limited to this. A thicker amorphous layer 16 is desirable from the viewpoint of absorbing damage due to the first etching. However, it is desirable to make the GaN amorphous layer 16 thinner from the viewpoint of removing the GaN amorphous layer 16 in the second etching (mesa forming step) and nitride amorphous removing step. Considering both, it is desirable that the GaN amorphous layer 16 and the other nitride amorphous layers are laminated with a film thickness of 50 nm or more and 100 nm or less.

また、本発明は当該実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、当該実施形態では、面方位が(0001)であるn型GaN基板10を基板として用いているが、これに限定されることはなく、例えばサファイアやSiC(炭化珪素)など窒化物半導体が成長しうる材料であれば、他の材料を用いてもよい。また、基板の面方位についても(0001)に限定されることはなく、他の面方位を用いてもよい。   Further, the present invention is not limited to the embodiment, and it is needless to say that various changes can be made without departing from the scope of the invention. For example, in the present embodiment, the n-type GaN substrate 10 whose plane orientation is (0001) is used as the substrate, but the present invention is not limited to this, and a nitride semiconductor such as sapphire or SiC (silicon carbide) is used. Other materials may be used as long as they can grow. Also, the plane orientation of the substrate is not limited to (0001), and other plane orientations may be used.

1 窒化物半導体光素子、10 n型GaN基板、11 n型クラッド層、12 n型ガイド層、13 多重量子井戸活性層、14 p型ガイド層、15 p型クラッド層、15A リッジ部、16 GaNアモルファス層、18 フォトレジスト膜、19 酸化シリコン膜、20 上側電極、21 下側電極。   DESCRIPTION OF SYMBOLS 1 Nitride semiconductor optical device, 10 n-type GaN substrate, 11 n-type clad layer, 12 n-type guide layer, 13 Multiple quantum well active layer, 14 p-type guide layer, 15 p-type clad layer, 15A ridge part, 16 GaN Amorphous layer, 18 photoresist film, 19 silicon oxide film, 20 upper electrode, 21 lower electrode.

Claims (5)

基板上に、活性層と上側クラッド層とを順に含む半導体多層を積層する、半導体多層形成工程と、
前記半導体多層の上表面に、アモルファス層を積層する、アモルファス層形成工程と、
前記アモルファス層の上表面に絶縁膜を積層する、絶縁膜形成工程と、
前記絶縁膜の上表面に、リッジに対応する形状のレジスト膜マスクを形成する、レジスト膜マスク形成工程と、
前記レジスト膜マスクを用いて、前記絶縁膜に対して第1のエッチングを施し、絶縁膜マスクを形成する、絶縁膜マスク形成工程と、
前記絶縁膜マスクを用いて、前記アモルファス層及び前記半導体多層に対してドライエッチングである第2のエッチングを施して、リッジを形成する、リッジ形成工程と、
前記半導体多層の上表面に残存する前記アモルファス層を除去する、アモルファス層除去工程と、
を含むことを特徴とする、窒化物半導体光素子の製造方法。
A semiconductor multilayer forming step of laminating a semiconductor multilayer including an active layer and an upper cladding layer in order on the substrate;
An amorphous layer forming step of laminating an amorphous layer on the upper surface of the semiconductor multilayer; and
An insulating film forming step of laminating an insulating film on the upper surface of the amorphous layer;
Forming a resist film mask having a shape corresponding to the ridge on the upper surface of the insulating film;
Using the resist film mask, the insulating film is first etched to form an insulating film mask; and
Using the insulating film mask to form a ridge by performing a second etching that is a dry etching on the amorphous layer and the semiconductor multilayer;
Removing the amorphous layer remaining on the upper surface of the semiconductor multilayer; and an amorphous layer removing step;
A method for producing a nitride semiconductor optical device, comprising:
請求項1に記載の窒化物半導体光素子の製造方法であって、
前記アモルファス層形成工程において、前記アモルファス層はGaNによって形成される、ことを特徴とする、窒化物半導体光素子の製造方法。
A method for producing a nitride semiconductor optical device according to claim 1,
The method for manufacturing a nitride semiconductor optical device, wherein in the amorphous layer forming step, the amorphous layer is formed of GaN.
請求項1に記載の窒化物半導体光素子の製造方法であって、
前記アモルファス層形成工程において、前記アモルファス層はAlNによって形成される、ことを特徴とする、窒化物半導体光素子の製造方法。
A method for producing a nitride semiconductor optical device according to claim 1,
The method for manufacturing a nitride semiconductor optical device, wherein in the amorphous layer forming step, the amorphous layer is formed of AlN.
請求項1乃至3のいずれかに記載の窒化物半導体光素子の製造方法であって、
前記アモルファス層形成工程において、前記アモルファス層は50nm以上100nm以下の層厚で積層される、ことを特徴とする、窒化物半導体光素子の製造方法。
A method for manufacturing a nitride semiconductor optical device according to any one of claims 1 to 3,
In the amorphous layer forming step, the amorphous layer is laminated with a layer thickness of not less than 50 nm and not more than 100 nm.
請求項1乃至4のいずれかに記載の窒化物半導体光素子の製造方法であって、
前記第1のエッチングは、ドライエッチングである、ことを特徴とする、窒化物半導体光素子の製造方法。
A method for manufacturing a nitride semiconductor optical device according to claim 1,
The method of manufacturing a nitride semiconductor optical device, wherein the first etching is dry etching.
JP2013069593A 2013-03-28 2013-03-28 Nitride semiconductor optical device and manufacturing method thereof Expired - Fee Related JP6037449B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013069593A JP6037449B2 (en) 2013-03-28 2013-03-28 Nitride semiconductor optical device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013069593A JP6037449B2 (en) 2013-03-28 2013-03-28 Nitride semiconductor optical device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2014192507A JP2014192507A (en) 2014-10-06
JP6037449B2 true JP6037449B2 (en) 2016-12-07

Family

ID=51838460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013069593A Expired - Fee Related JP6037449B2 (en) 2013-03-28 2013-03-28 Nitride semiconductor optical device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6037449B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6565759B2 (en) * 2016-03-28 2019-08-28 豊田合成株式会社 Manufacturing method of semiconductor device
CN116706684B (en) * 2023-07-11 2024-03-01 苏州镓锐芯光科技有限公司 Preparation method of semiconductor laser

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170990A (en) * 2000-12-04 2002-06-14 Nippon Telegr & Teleph Corp <Ntt> Method for forming p type ohmic junction to nitride semiconductor
JP2010212515A (en) * 2009-03-11 2010-09-24 Ricoh Co Ltd Surface-emitting laser and method of manufacturing the same, surface-emitting laser, optical scanner, and image forming apparatus
JP2011211125A (en) * 2010-03-30 2011-10-20 Nec Corp Nitride semiconductor light-emitting element, method of manufacturing nitride semiconductor light-emitting element, light source for image display device, and image display device

Also Published As

Publication number Publication date
JP2014192507A (en) 2014-10-06

Similar Documents

Publication Publication Date Title
TWI487141B (en) Semiconductor photoelectric structure for improving light extraction efficiency and manufacturing method thereof
JP5707978B2 (en) Semiconductor light emitting device substrate, method of manufacturing the same, and semiconductor light emitting device using the substrate
JP2009117494A (en) Manufacturing method of semiconductor device
JP5742325B2 (en) Semiconductor laser device and manufacturing method thereof
JP6067401B2 (en) Semiconductor light emitting device and manufacturing method thereof
CN103975491A (en) Laser diode element and method of manufacturing laser diode element
JP4040192B2 (en) Manufacturing method of semiconductor light emitting device
CN105144415A (en) Nitride semiconductor light-emitting device and method of manufacturing same
CN101527427B (en) Method of manufacturing a semiconductor optical element
JP6037449B2 (en) Nitride semiconductor optical device and manufacturing method thereof
JP2004022989A (en) Nitride semiconductor laser and manufacturing method thereof
KR101471608B1 (en) Nitride based light emitting diode including nanorods and method for manufacturing the same
JP4718852B2 (en) Nitride semiconductor device and manufacturing method thereof
US20070026550A1 (en) Method of manufacturing semiconductor light emitting apparatus and semiconductor light emitting apparatus
JP4890509B2 (en) Manufacturing method of semiconductor light emitting device
JP5079613B2 (en) Nitride-based semiconductor laser device and manufacturing method thereof
JP5090192B2 (en) Nitride semiconductor light emitting device and gallium nitride compound semiconductor laser device including the nitride semiconductor light emitting device.
JP5841340B2 (en) Manufacturing method of nitride semiconductor laser device
JP5722082B2 (en) Manufacturing method of nitride semiconductor laser device
JP2012023406A (en) Nitride semiconductor light-emitting element and gallium nitride-based compound semiconductor laser element comprising the same
JP5075318B2 (en) Nitride semiconductor substrate, semiconductor device, semiconductor light emitting element, semiconductor light receiving element, and method of manufacturing nitride semiconductor substrate
KR101283062B1 (en) substrate and light emitting diode having nano-structure, and fabrication method thereof
JP4007737B2 (en) Semiconductor element
JP6785221B2 (en) Semiconductor light emitting device
JP2004119702A (en) GaN-BASED SEMICONDUCTOR LASER ELEMENT AND ITS MANUFACTURING METHOD

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161027

R150 Certificate of patent or registration of utility model

Ref document number: 6037449

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees