JP5983172B2

JP5983172B2 - スイッチング電源装置及びスイッチング電源装置の制御回路

Info

Publication number: JP5983172B2
Application number: JP2012178644A
Authority: JP
Inventors: 賢彦櫻井; 西川　幸廣; 幸廣西川
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2012-08-10
Filing date: 2012-08-10
Publication date: 2016-08-31
Anticipated expiration: 2032-08-10
Also published as: US20140043868A1; US9331580B2; JP2014036567A

Description

本発明は、フライバック型のスイッチング電源装置であって、トランスの３次巻線に発生する電圧を検出し、この検出電圧に基づいてトランスの２次巻線の出力電圧が所定の値になるように制御するスイッチング電源装置及びスイッチング電源装置の制御回路に関する。

従来、充電器用の電源装置やノート型のパーソナルコンピュータのＡＣアダプタの電源装置として、負荷への供給電圧が一定になるように制御するスイッチング電源装置が使用されている。また、省エネルギー化が推進されている折、電気製品をコンセントに接続している状態で消費される待機電力を減らすことが大きな課題となっている。
この問題を解決するために、待機状態である軽負荷時や無負荷時にスイッチング周波数を低下させることによりスイッチングロスを減らし、待機電力を低減させる方法がある。例えば特許文献１には、２次巻線側出力のフィードバック電圧が一定値よりも小さくなったらスイッチングパルスを連続発振し、一定値よりも大きくなったらスイッチングパルスを停止するという間欠動作をすることで待機電力を低減させる方法が記載されている。フォトカプラなどの光絶縁素子を用いて、２次巻線側出力電圧を直接フィードバックする出力電圧制御方式であれば有効な方式である。

例えば特許文献２には、フォトカプラの出力信号で軽負荷（出力電圧が高い）と判定されると、タイマーで一定期間スイッチングを停止し、停止期間中にフォトカプラの出力信号で出力電圧が下がったと判定されると、停止期間後の３次巻線の出力を見て１次巻線側の共振電圧がゼロになった場合に出力されるトランスリセット検出信号によりスイッチング素子をオンさせる方法が記載されている。

特開２００３−０７９１４６号公報特開２００６−１３６０３４号公報

しかしながら、フォトカプラは高価であり、長期間の信頼性に関して少なからず課題があるので、フォトカプラを使わずにスイッチング電源装置を構成することが望ましい。これを実現するものとして、３次巻線の電圧などから２次巻線側出力を検出し、出力電圧を制御する方式があるが、この方式に関しては以下のような課題がある。
まず、待機状態にスイッチング周波数を低下させることで待機電力を低減する方式では、図６に示すように、スイッチング素子のターンオン時のサージ電流による誤動作を防止するため最低オン幅がある程度広く設定されている。そのため、最低オン幅と最低周波数で決定されるエネルギーが２次巻線側へ伝送されることとなる。しかし、２次巻線側が軽負荷または無負荷の場合、この伝送されたエネルギーを消費することができず出力電圧が上昇し、出力電圧を一定に制御できないという課題がある。

また、ブリーダ抵抗を取り付けることで出力電圧の上昇を抑え、出力電圧を一定にすることは可能であるが、この場合、ブリーダ抵抗での損失が大きくなり、待機電力を減らすことができないという課題がある。
また、特許文献１の間欠動作方式では停止期間が存在する。この場合、一度スイッチングが停止してしまうと、１次巻線側制御ではスイッチングをすることで出力電圧情報を検出しているので、出力電圧が検出できず、内蔵されているサンプルホールド回路のホールドコンデンサの電圧が低下して指令値以下となるまでスイッチングが停止したままとなり、出力電圧が大幅に低下するという課題がある。

トランスを使ったスイッチング電源でフォトカプラを使わずに間欠動作（バースト動作）させるシステムであれば、特許文献２のようにタイマーで動作を止める期間を設定することができる。しかしながら、停止期間は電源装置などの状態などにより個別に決まってしまい、時間が短いと省エネルギー化することができず、時間が長いと所定の出力電圧を確保できないなどの課題がある。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
上述した課題を解決するために、本発明のある態様によるスイッチング電源装置は、
直流電圧が入力される１次巻線と前記１次巻線と逆方向に巻かれた２次巻線及び３次巻線とを備えたトランスと、前記１次巻線に接続されて第１の制御信号及び第２の制御信号に基づきスイッチング動作するスイッチング素子と、前記２次巻線に発生する電圧を整流かつ平滑化して出力電圧を生成する出力電圧生成部と、前記３次巻線に発生する電圧に基づく出力電圧検出信号を生成する出力電圧検出部と、所定の第１の間隔で前記第１の制御信号を発生するチェックパルス発振部と、前記出力電圧検出信号に基づき前記第２の制御信号を生成するスイッチング制御部と、を含む、ことを特徴とする。

この構成によれば、チェックパルス発振部が所定の第１の間隔で第１の制御信号を発生することにより出力電圧を安定的に検知でき、スイッチング制御部は検知した結果に基づき第２の制御信号を出力するので、出力電圧を安定かつ低損失で出力することができる。
上述した課題を解決するために、本発明の他の態様によるスイッチング電源装置は、前記第１の制御信号のパルス幅は、前記第１の制御信号によって前記３次巻線で発生する電圧を前記出力電圧検出部がサンプリングするのに必要な時間を満たすように設定されている、ことを特徴とする。

この構成によれば、第１の制御信号のパルス幅が出力電圧検出信号をサンプリングするのに必要な時間を満たすように設定されているので、チェックパルス発振部が所定の第１の間隔で第１の制御信号を発生することにより出力電圧を安定的に検知でき、スイッチング制御部は検知した結果に基づき第２の制御信号を出力するので、出力電圧を安定かつ低損失で出力することができる。

上述した課題を解決するために、本発明の他の態様によるスイッチング電源装置は、前記第１の間隔は前記第２の制御信号が発生する間隔よりも長い、ことを特徴とする。
この構成によれば、チェックパルス発振部が所定の第１の間隔で第１の制御信号を発生することにより出力電圧を安定的に検知でき、スイッチング制御部は検知した結果に基づき第２の制御信号を出力するので、出力電圧を安定かつ低損失で出力することができる。

上述した課題を解決するために、本発明の他の態様によるスイッチング電源装置は、前記スイッチング制御部は、軽負荷時に前記第２の制御信号の幅を長くするバースト回路を含む、ことを特徴とする。
この構成によれば、チェックパルス発振部が所定の第１の間隔で第１の制御信号を発生することにより出力電圧を安定的に検知でき、スイッチング制御部は検知した結果に基づき第２の制御信号の幅をバースト回路により長くすることができるので、スイッチング素子のスイッチング動作を少なくでき、出力電圧を安定かつ低損失で出力することができる。

上述した課題を解決するために、本発明のある態様によるスイッチング電源装置は、前記チェックパルス発振部と前記スイッチング制御部と前記出力電圧検出部とは同一の半導体基板上に形成されている、ことを特徴とする。
この構成によれば、スイッチング電源装置およびスイッチング電源装置の制御回路を安価に構成することができる。

上述した課題を解決するために、本発明のある態様によるスイッチング電源装置の制御回路は、直流電圧が入力される１次巻線と前記１次巻線と逆方向に巻かれた２次巻線及び３次巻線とを備えたトランスと、前記１次巻線に接続されて第１の制御信号及び第２の制御信号に基づきスイッチング動作するスイッチング素子と、前記２次巻線に発生する電圧を整流かつ平滑化して出力電圧を生成する出力電圧生成部と、を有するスイッチング電源装置の制御回路であって、前記３次巻線に発生する電圧に基づく出力電圧検出信号を生成する出力電圧検出部と、所定の第１の間隔で前記第１の制御信号を発生するチェックパルス発振部と、前記出力電圧検出信号に基づき前記第２の制御信号を生成するスイッチング制御部と、を含む、ことを特徴とする。

この構成によれば、チェックパルス発振部が所定の第１の間隔で第１の制御信号を発生することにより出力電圧を安定的に検知でき、スイッチング制御部は検知した結果に基づき第２の制御信号を出力するので、出力電圧を安定かつ低損失で出力することができるスイッチング電源装置の制御回路を安価に構成することができる。

本発明によれば、チェックパルス発振部が所定の第１の間隔で第１の制御信号を発生することにより出力電圧を安定的に検知でき、スイッチング制御部は検知した結果に基づき第２の制御信号を出力するので、フォトカプラを用いずとも出力電圧を安定かつ低損失で出力することができる。

本発明の第１の実施形態に係るスイッチング電源装置の構成を示す回路図である。本発明の第１の実施形態に係るスイッチング制御部の構成を示す回路図である。本発明の第１の実施形態に係るスイッチング電源装置の動作を示すタイミング図である。本発明の第２の実施形態に係るスイッチング電源装置のスイッチング制御部の構成を示す回路図である。本発明の第２の実施形態に係るスイッチング電源装置の動作を示すタイミング図である。従来のスイッチング電源装置の動作を示すタイミング図である。

以下、スイッチング電源装置の実施形態について図面に従って説明する。以下に参照する各図において、他の図と同等部分は同一符号を付して説明する。
（第１の実施形態）
先ず、第１の実施形態に係るスイッチング電源装置の構成について、図１を参照して説明する。図１は、第１の実施形態に係るスイッチング電源装置の構成を示す回路図である。

図１に示すように、スイッチング電源装置１は、入力電圧生成部２０と、トランス３０と、出力電圧生成部４０と、スイッチング素子５０と、抵抗５２と、３次電源部６０と、制御回路１００と、から構成されている。制御回路１００は、出力電圧検出部７０と、チェックパルス発振部１１０と、スイッチング制御部１２０と、ＯＲ回路１３０と、から構成されている。ここで、制御回路１００は、同一の半導体基板上に形成されている。

入力電圧生成部２０は、ダイオードブリッジ回路２１とコンデンサ２２とを含み、交流電源１０を整流かつ平滑化して直流電圧Ｖ１を生成する。トランス３０は、１次巻線３１と１次巻線３１とは逆方向に巻かれた２次巻線３２及び３次巻線３３が同一の鉄芯に巻かれている。出力電圧生成部４０は、ダイオード４１と抵抗４２とコンデンサ４３とを含み、２次巻線３２に発生する電圧を整流かつ平滑化して出力電圧Ｖｏを生成する。

スイッチング素子５０は、ＰＭＯＳトランジスタやＮＭＯＳトランジスタなどで構成され（図１はＮＭＯＳトランジスタを例示している）、ドレイン端子が１次巻線３１の一端と接続され、ソース端子が抵抗５２の一端と接続され、ゲート端子にＯＲ回路１３０が出力する制御信号ＶＧＳが入力される。抵抗５２は、他端が接地されている。３次電源部６０は、ダイオード６１とコンデンサ６２とを含み、３次巻線３３に発生する電圧Ｖｗを整流かつ平滑化して電源電圧ＶＤＤを生成する。

出力電圧検出部７０は、３次巻線３３に発生する電圧Ｖｗを分圧し、分圧した電圧を所定のサンプリング間隔でサンプリングし、スイッチング素子５０が非導通（オフ）状態になった直後にサンプリングした電圧を保持（ホールド）する。ホールドした電圧は、次にスイッチング素子５０が非導通（オフ）状態になるタイミングまで継続される。ホールドした電圧値と出力電圧Ｖｏの出力電圧目標値（指令値）に相当する基準電圧との差が、図示しない通常の誤差増幅回路（エラーアンプ）によって増幅されて出力電圧検出信号ＶＦＢが生成される。出力電圧検出信号ＶＦＢは、出力電圧Ｖｏが指令値より低いと大きくなり、出力電圧Ｖｏと指令値の差が小さくなるにつれて小さくなる。

なお、出力電圧検出部７０は、スイッチング素子５０が導通（オン）状態になると電圧Ｖｗを分圧した電圧のサンプリングを開始するが、３次巻線３３に発生する電圧Ｖｗはトランス３０がエネルギーを全て放出すると発振（共振）を開始してしまうため、スイッチング素子５０が非導通（オフ）状態になった直後にサンプリングした電圧を保持（ホールド）する。ホールドされた電圧に応じた出力電圧検出信号ＶＦＢが出力電圧検出部７０から出力される。２次巻線３２と３次巻線３３は同一の方向に巻かれているので、２次巻線３２に発生する電圧と３次巻線３３に発生する電圧Ｖｗは比例関係にある。
チェックパルス発振部１１０は、出力電圧検出部７０が３次巻線３３に発生する電圧Ｖｗをサンプリングするのに必要な時間継続するようなパルス幅に設定された第１の制御信号Ｃｐを所定の第１の間隔で発生する。

ここで、３次巻線３３に電圧Ｖｗが発生している継続時間と第１の制御信号Ｃｐのパルス幅は等しくない。３次巻線３３に電圧Ｖｗが発生している継続時間は、第１の制御信号Ｃｐによってスイッチング素子５０が導通している間にトランス３０に蓄えられたエネルギーがトランス３０の２次巻線３２と３次巻線３３に放出されて０になるまでの時間である。測定例を示すと、３次巻線３３に発生する電圧Ｖｗの継続時間は、第１の制御信号Ｃｐのパルス幅の３〜５倍となる。従って、第１の制御信号Ｃｐのパルス幅は短くてもよいので、第１の制御信号Ｃｐのパルス幅をかなり短くしてトランスに蓄積されるエネルギーをぎりぎりまで小さなものとすることができる。さらに、第１の制御信号Ｃｐの発生タイミングは自由に設定できるので、アプリケーションに応じて適切な発生間隔を設定することができる。

スイッチング制御部１２０は、スイッチング素子５０に流れる電流に基づく電圧となるスイッチング素子５０のソース端子の素子電圧Ｖｉｓと、出力電圧検出部７０が生成する出力電圧検出信号ＶＦＢとに基づいて第２の制御信号Ｑｐを発生する。ＯＲ回路１３０は、第１の制御信号Ｃｐと第２の制御信号Ｑｐとを論理和合成した制御信号ＶＧＳをスイッチング素子５０のゲート端子に出力する。

次に、第１の実施形態に係るスイッチング制御部の構成について、図２を参照して説明する。図２は、第１の実施形態に係るスイッチング制御部の構成を示す回路図である。
図２に示すように、スイッチング制御部１２０は、抵抗１２１と、バースト回路１２２と、発振器１２４と、ワンショット回路１２５と、比較器１２６，１２８と、所定の定電圧値を出力する定電圧源１２７と、ＲＳフリップフロップ１２９と、から構成されている。バースト回路１２２は、抵抗１２２１とスイッチ回路１２２２とから構成されている。

抵抗１２１は、電源電圧ＶＤＤと出力電圧検出信号ＶＦＢが入力される配線Ｎ１との間に接続されている。スイッチ回路１２２２及び抵抗１２２１は、電源電圧ＶＤＤと配線Ｎ１との間に直列に接続されている。スイッチ回路１２２２は、比較器１２６が出力する比較信号ＦｃがＨレベルの時に導通状態となり、Ｌレベルの時に非導通状態となる。抵抗１２１および抵抗１２２１は出力電圧検出信号ＶＦＢが入力される配線Ｎ１に対するプルアップ抵抗である。配線Ｎ１の電位（ＶＦＢ）はプルアップ抵抗の抵抗値が大きいほど低くなり、プルアップ抵抗の抵抗値が小さいほど高くなる。すなわち、スイッチ回路１２２２が導通するとプルアップ抵抗の抵抗値が小さくなって配線Ｎ１の電位（ＶＦＢ）は高くなり、スイッチ回路１２２２が非導通となるとプルアップ抵抗の抵抗値が大きくなって配線Ｎ１の電位（ＶＦＢ）は低くなる。

発振器１２４は、制御端子ｆｒｅｑに出力電圧検出信号ＶＦＢが入力され、出力端子ｏｕｔから出力電圧検出信号ＶＦＢに基づく周波数の信号をワンショット回路１２５に出力する。ワンショット回路１２５は、発振器１２４が出力する信号にトリガーされてワンショットパルスＰｓをＲＳフリップフロップ１２９のセット端子Ｓに出力する。ワンショット回路１２５は、さらにＣＬＲ端子を備え、比較器１２６が出力する比較信号ＦｃがＣＬＲ端子に入力される。ワンショット回路１２５は、比較信号ＦｃがＬレベルの期間はワンショットパルスＰｓを出力しない。

比較器１２６は、非反転入力端子に出力電圧検出信号ＶＦＢが入力され、反転入力端子に定電圧源１２７（電圧値Ｖ２）が接続され、非反転入力端子と反転入力端子との比較結果が比較信号Ｆｃとして出力される。比較器１２８は、非反転入力端子に素子電圧Ｖｉｓが入力され、反転入力端子に出力電圧検出信号ＶＦＢが入力され、非反転入力端子と反転入力端子との比較結果が比較信号ＲｓとしてＲＳフリップフロップ１２９のリセット端子Ｒに出力される。ＲＳフリップフロップ１２９は、出力端子Ｑから第２の制御信号Ｑｐを出力する。

次に、第１の実施形態に係るスイッチング電源装置の動作について、図３を参照して説明する。図３は、第１の実施形態に係るスイッチング電源装置の動作を示すタイミング図である。
図３において、時点ｔ４までの期間は、無負荷の状態で出力電圧Ｖｏが出力電圧目標値を上回っており、時点ｔ４以降の期間は、軽負荷の状態で出力電圧Ｖｏが出力電圧目標値を下回っていく。

先ず、無負荷状態でのスイッチング電源装置１の動作を説明する。チェックパルス発振部１１０は、時点ｔ１からｔ２までのパルス幅かつ時点ｔ１からｔ３までの第１の間隔で第１の制御信号Ｃｐのパルスを繰り返し発生している。時点ｔ１からｔ２まで第１の制御信号Ｃｐのパルスが発生するとＯＲ回路１３０を介して制御信号ＶＧＳが発生し、スイッチング素子５０が導通状態となり素子電圧Ｖｉｓが上昇する。

時点ｔ２で第１の制御信号Ｃｐのパルスが終了すると、スイッチング素子５０が非導通状態となり素子電圧Ｖｉｓは抵抗５２を介して接地電位に戻る。また、出力電圧検出部７０は、時点ｔ２から３次巻線３３に発生する電圧Ｖｗをサンプリングし、出力電圧検出信号ＶＦＢを生成する。時点ｔ２において、出力電圧検出信号ＶＦＢは定電圧源１２７の電圧Ｖ２を下回っているので、比較器１２６の比較信号ＦｃはＬレベルであり、スイッチ回路１２２２は非導通状態である。時点ｔ３，ｔ４も時点ｔ１，ｔ２と同様である。

次に、軽負荷状態でのスイッチング電源装置１の動作を説明する。時点ｔ４以降にスイッチング電源装置１に軽負荷がかかると、出力電圧Ｖｏは時点ｔ５で出力電圧目標値を下回る。その後、チェックパルス発振部１１０は、時点ｔ６からｔ７の期間に第１の制御信号Ｃｐのパルスを発生する。出力電圧Ｖｏの検出結果が出力電圧目標値よりも小さいものに急変するので、出力電圧検出信号ＶＦＢは急増して時点ｔ７で電圧Ｖ２を上回る電圧になる。

時点ｔ７で出力電圧検出信号ＶＦＢが電圧Ｖ２を上回ったので、比較信号ＦｃがＨレベルに遷移する。比較信号ＦｃがＨレベルに遷移したので、スイッチ回路１２２２が導通状態となり、抵抗１２２１が電源電圧ＶＤＤと配線Ｎ１との間に加わる。そのため、電源電圧ＶＤＤと配線Ｎ１間の抵抗値Ｒは、Ｒ＝１／（（１／抵抗１２１の抵抗値Ｒ１）＋（１／抵抗１２２１の抵抗値Ｒ２））となる。出力電圧検出信号ＶＦＢは、プルアップ抵抗の抵抗値Ｒが抵抗１２１の抵抗値Ｒ１よりも減少したため、時点ｔ７でさらに上昇する。

時点ｔ７で比較信号ＦｃがＨレベルに遷移したので、ワンショット回路１２５は発振器１２４が出力する信号にトリガーされてワンショットパルスＰｓを時点ｔ８，ｔ９，…の間隔で発生する。時点ｔ８で発生したワンショットパルスＰｓによりＲＳフリップフロップ１２９はセットされ、第２の制御信号ＱｐがＨレベルに遷移する。
時点ｔ８から第２の制御信号ＱｐがＨレベルとなったので、ＯＲ回路１３０を介して制御信号ＶＧＳが発生し、スイッチング素子５０が導通状態となり素子電圧Ｖｉｓが上昇する。

時点ｔ１３で素子電圧Ｖｉｓが出力電圧検出信号ＶＦＢと一致すると、比較器１２８から比較信号Ｒｓが出力される。比較信号ＲｓがＲＳフリップフロップ１２９のリセット端子Ｒに出力されると、ＲＳフリップフロップ１２９がリセットされて第２の制御信号ＱｐがＬレベルに遷移する。このため、スイッチング素子５０が非導通状態となり素子電圧Ｖｉｓが接地電位になる。

時点ｔ８から時点ｔ１３までの期間にスイッチング素子５０が導通状態だったことにより、非導通状態となった時点ｔ１３で出力電圧Ｖｏが上昇するが、出力電圧目標値未満であるため、出力電圧検出信号ＶＦＢは電圧Ｖ２を上回っている。なお、時点ｔ２，ｔ４，ｔ７，ｔ１３，ｔ１８における出力電圧Ｖｏは、本来時間幅をもって上昇するものであるが、説明の簡単化のために瞬間的に上昇する図としている。
時点ｔ１４でワンショットパルスＰｓが発生すると、ＲＳフリップフロップ１２９はセットされ、第２の制御信号ＱｐがＨレベルに遷移する。

時点ｔ１８で、素子電圧Ｖｉｓが出力電圧検出信号ＶＦＢと一致すると、比較器１２８から比較信号Ｒｓが出力される。比較信号ＲｓがＲＳフリップフロップ１２９のリセット端子Ｒに出力されると、ＲＳフリップフロップ１２９がリセットされて第２の制御信号ＱｐがＬレベルに遷移する。このため、スイッチング素子５０が非導通状態となり素子電圧Ｖｉｓが接地電位になる。
時点ｔ１４から時点ｔ１８までの期間にスイッチング素子５０が導通状態だったことにより、非導通状態となった時点ｔ１８で出力電圧Ｖｏが上昇し、出力電圧目標値を上回り、出力電圧検出信号ＶＦＢは電圧Ｖ２を下回る。

以上に述べた本実施形態によれば、以下の効果が得られる。
本実施形態では、チェックパルス発振部１１０が所定の第１の間隔で第１の制御信号Ｃｐを発生することにより出力電圧Ｖｏを安定的に検知でき、スイッチング制御部１２０は出力電圧検出信号ＶＦＢが所定の定電圧値Ｖ２以上になった場合だけ、出力電圧Ｖｏが出力電圧目標値以上となるように第２の制御信号Ｑｐを出力するので、フォトカプラを用いずとも出力電圧Ｖｏを安定かつ低損失で出力することができる。さらに、バースト回路１２２により第２の制御信号Ｑｐの幅を長くすることができるので、スイッチング素子５０のスイッチング動作を少なくすることができ、消費電力を減らすことができる。
なお、上述のバースト動作は本発明においては必須のものではないので、次にバースト動作を行わない実施の形態について説明する。

（第２の実施形態）
次に、第２の実施形態に係るスイッチング電源装置のスイッチング制御部の構成について、図４を参照して説明する。図４は、第２の実施形態に係るスイッチング電源装置のスイッチング制御部の構成を示す回路図である。
図４に示すように、スイッチング制御部２２０は、図２のスイッチング制御部１２０からバースト回路１２２が取り除かれた構成である。また、第２の実施形態に係るスイッチング電源装置１は、図１のスイッチング電源装置１のスイッチング制御部１２０をスイッチング制御部２２０に置き換えたものである。

次に、第２の実施形態に係るスイッチング電源装置の動作について、図５を参照して説明する。図５は、第２の実施形態に係るスイッチング電源装置の動作を示すタイミング図である。
図５において、時点ｔ４までの無負荷の状態は図３の説明と同様である。
次に、軽負荷状態でのスイッチング電源装置１の動作を説明する。時点ｔ４以降にスイッチング電源装置１に軽負荷がかかると、出力電圧Ｖｏは時点ｔ５で出力電圧目標値を下回る。その後、チェックパルス発振部１１０は、時点ｔ６からｔ７の期間に第１の制御信号Ｃｐのパルスを発生する。出力電圧Ｖｏの検出値が出力電圧目標値よりも小さいものに変化するので、出力電圧検出信号ＶＦＢは時点ｔ７で電圧Ｖ２を上回る電圧に上昇する。

時点ｔ７で出力電圧検出信号ＶＦＢが電圧Ｖ２を上回ったので、比較信号ＦｃがＨレベルに遷移する。
時点ｔ７で比較信号ＦｃがＨレベルに遷移したので、ワンショット回路１２５は発振器１２４が出力する信号にトリガーされてワンショットパルスＰｓを時点ｔ８，ｔ９，…の間隔で発生する。時点ｔ８で発生したワンショットパルスＰｓがＲＳフリップフロップ１２９をセットし、第２の制御信号ＱｐがＨレベルに遷移する。

時点ｔ８から第２の制御信号ＱｐがＨレベルとなったので、ＯＲ回路１３０を介して制御信号ＶＧＳが発生し、スイッチング素子５０が導通状態となり素子電圧Ｖｉｓが上昇する。
時点ｔ１１で素子電圧Ｖｉｓが出力電圧検出信号ＶＦＢと一致すると、比較器１２８から比較信号Ｒｓが出力される。比較信号ＲｓがＲＳフリップフロップ１２９のリセット端子Ｒに出力されると、第２の制御信号ＱｐがＬレベルに遷移する。このため、スイッチング素子５０が非導通状態となり素子電圧Ｖｉｓが接地電位になる。

時点ｔ８から時点ｔ１１までの期間にスイッチング素子５０が導通状態だったことにより、非導通状態となった時点ｔ１１で出力電圧Ｖｏが上昇するが、出力電圧目標値未満であるため、出力電圧検出信号ＶＦＢは電圧Ｖ２を上回っている。
時点ｔ１２でワンショットパルスＰｓが発生すると、ＲＳフリップフロップ１２９がセットされ、第２の制御信号ＱｐがＨレベルに遷移する。

時点ｔ１５で素子電圧Ｖｉｓが出力電圧検出信号ＶＦＢと一致すると、比較器１２８から比較信号Ｒｓが出力される。比較信号ＲｓがＲＳフリップフロップ１２９のリセット端子Ｒに出力されると、第２の制御信号ＱｐがＬレベルに遷移する。このため、スイッチング素子５０が非導通状態となり素子電圧Ｖｉｓが接地電位になる。
時点ｔ１２から時点ｔ１５までの期間にスイッチング素子５０が導通状態だったことにより、非導通状態となった時点ｔ１５で出力電圧Ｖｏが上昇するが、出力電圧目標値未満であるため、出力電圧検出信号ＶＦＢは電圧Ｖ２を上回っている。

時点ｔ１６でワンショットパルスＰｓが発生すると、ＲＳフリップフロップ１２９がセットされ、第２の制御信号ＱｐがＨレベルに遷移する。
時点ｔ１９で素子電圧Ｖｉｓが出力電圧検出信号ＶＦＢと一致すると、比較器１２８から比較信号Ｒｓが出力される。比較信号ＲｓがＲＳフリップフロップ１２９のリセット端子Ｒに出力されると、第２の制御信号ＱｐがＬレベルに遷移する。このため、スイッチング素子５０が非導通状態となり素子電圧Ｖｉｓが接地電位になる。

時点ｔ１６から時点ｔ１９までの期間にスイッチング素子５０が導通状態だったことにより、非導通状態となった時点ｔ１９で出力電圧Ｖｏが上昇し、出力電圧目標値を上回り、出力電圧検出信号ＶＦＢは電圧Ｖ２を下回る。
第２の実施形態ではバースト回路１２２がないので、プルアップ抵抗による出力電圧検出信号ＶＦＢの上昇は少なく、素子電圧Ｖｉｓが出力電圧検出信号ＶＦＢに一致するまでの時間が短くなる。そのため、比較器１２８から比較信号Ｒｓが出力される間隔も短くなり、スイッチング素子５０の切り替えも第１の実施形態よりも多くなるが、バースト回路１２２が必要ないので、第１の実施形態よりも回路規模を小さくできる。

以上に述べた本実施形態によれば、以下の効果が得られる。
本実施形態では、チェックパルス発振部１１０が所定の第１の間隔で第１の制御信号Ｃｐを発生することにより出力電圧Ｖｏを安定的に検知でき、スイッチング制御部１２０は出力電圧検出信号ＶＦＢが所定の定電圧値Ｖ２以上になった場合だけ、出力電圧Ｖｏが出力電圧目標値以上となるように第２の制御信号Ｑｐを出力するので、フォトカプラを用いずとも出力電圧Ｖｏを安定かつ低損失で出力することができる。

１スイッチング電源装置
１０交流電源
２０入力電圧生成部
２１ダイオードブリッジ回路
２２コンデンサ
３０トランス
３１１次巻線
３２２次巻線
３３３次巻線
４０出力電圧生成部
４１ダイオード
４２抵抗
４３コンデンサ
５０スイッチング素子
５２抵抗
６０３次電源部
６１ダイオード
６２コンデンサ
７０出力電圧検出部
１００制御回路
１１０チェックパルス発振部
１２０スイッチング制御部
１２１抵抗
１２２バースト回路
１２４発振器
１２５ワンショット回路
１２６，１２８比較器
１２７定電圧源
１２９ＲＳフリップフロップ
１３０ＯＲ回路
２２０スイッチング制御部
１２２１抵抗
１２２２スイッチ回路

Claims

直流電圧が入力される１次巻線と前記１次巻線と逆方向に巻かれた２次巻線及び３次巻線とを備えたトランスと、
前記１次巻線に接続されて第１の制御信号及び第２の制御信号に基づきスイッチング動作するスイッチング素子と、
前記２次巻線に発生する電圧を整流かつ平滑化して出力電圧を生成する出力電圧生成部と、
前記３次巻線に発生する電圧に基づく出力電圧検出信号を生成する出力電圧検出部と、
所定の第１の間隔で前記第１の制御信号を発生するチェックパルス発振部と、
前記出力電圧検出信号に基づき前記第２の制御信号を生成するスイッチング制御部と、
を含む、
ことを特徴とするスイッチング電源装置。
請求項１に記載のスイッチング電源装置において、前記第１の制御信号のパルス幅は、前記第１の制御信号によって前記３次巻線で発生する電圧を前記出力電圧検出部がサンプリングするのに必要な時間を満たすように設定されている、ことを特徴とするスイッチング電源装置。
請求項１または２に記載のスイッチング電源装置において、前記第１の間隔は前記第２の制御信号が発生する間隔よりも長い、ことを特徴とするスイッチング電源装置。
請求項１から３のいずれか一項に記載のスイッチング電源装置において、前記スイッチング制御部は、軽負荷時に前記第２の制御信号の幅を長くするバースト回路を含む、ことを特徴とするスイッチング電源装置。
請求項１から４のいずれか一項に記載のスイッチング電源装置において、前記チェックパルス発振部と前記スイッチング制御部と前記出力電圧検出部とは同一の半導体基板上に形成されている、ことを特徴とするスイッチング電源装置。
直流電圧が入力される１次巻線と前記１次巻線と逆方向に巻かれた２次巻線及び３次巻線とを備えたトランスと、
前記１次巻線に接続されて第１の制御信号及び第２の制御信号に基づきスイッチング動作するスイッチング素子と、
前記２次巻線に発生する電圧を整流かつ平滑化して出力電圧を生成する出力電圧生成部と、を有するスイッチング電源装置の制御回路であって、
前記３次巻線に発生する電圧に基づく出力電圧検出信号を生成する出力電圧検出部と、
所定の第１の間隔で前記第１の制御信号を発生するチェックパルス発振部と、
前記出力電圧検出信号に基づき前記第２の制御信号を生成するスイッチング制御部と、
を含む、
ことを特徴とするスイッチング電源装置の制御回路。