[go: up one dir, main page]

JP5978915B2 - 積層型インダクタ - Google Patents

積層型インダクタ Download PDF

Info

Publication number
JP5978915B2
JP5978915B2 JP2012231947A JP2012231947A JP5978915B2 JP 5978915 B2 JP5978915 B2 JP 5978915B2 JP 2012231947 A JP2012231947 A JP 2012231947A JP 2012231947 A JP2012231947 A JP 2012231947A JP 5978915 B2 JP5978915 B2 JP 5978915B2
Authority
JP
Japan
Prior art keywords
electrode
layer
multilayer inductor
land
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012231947A
Other languages
English (en)
Other versions
JP2014086452A (ja
Inventor
横山 智哉
智哉 横山
章弘 家田
章弘 家田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012231947A priority Critical patent/JP5978915B2/ja
Publication of JP2014086452A publication Critical patent/JP2014086452A/ja
Application granted granted Critical
Publication of JP5978915B2 publication Critical patent/JP5978915B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

この発明は、ランド電極を備えた積層型インダクタに関するものである。
従来、磁性体を含む複数のセラミックシートにコイル導体を印刷することにより形成し、当該複数のセラミックシートを積層して圧着することにより形成される積層型インダクタが知られている(特許文献1を参照。)。
ランド電極は、積層型インダクタの表面に複数設けられ、搭載された電子部品(ICやコンデンサなど)と電気的に接続される。
特開2000−216024号公報
圧着前の積層体の各層は、コイル導体が形成された領域では、コイル導体の厚みが加わり厚くなる。よって、コイル導体が形成された領域と、されていない領域では、厚みが異なる。その結果、平面視してコイル導体が形成された領域とランド電極が設けられた領域とが重ならない領域では、圧着時に十分な力がかからない。また、脱脂・焼成時に内部のセラミック層からガスが外部へ抜けようとする際に、内部電極層を押し上げる現象が起き得る。すると、デラミネーション(層間剥離)が発生する可能性がある。デラミネーションは、積層する圧力が十分に加わらない領域において、ランド電極が形成された層からさらに積層体の下の層で発生する。
そこで、この発明は、デラミネーションの発生を抑制する積層型インダクタを提供することを目的とする。
本発明の積層型インダクタは、磁性体を含む複数のセラミックシート上にコイル導体を形成し、非磁性体を含む複数のセラミックシート上のそれぞれに複数のランド電極を形成し、該非磁性体を含む複数のセラミックシートが最外層として積層されることにより形成される。
さらに、本発明の積層型インダクタは、平面視において、最外層にある前記複数のランド電極のうち、前記コイル導体と重複する第1の領域と、前記コイル導体と重複しない第2の領域を有しており、前記第2の領域にある前記複数のランド電極のうち、最外層から前記積層型インダクタの厚み方向に最も深い位置にあるランド電極の、さらに深い層に、前記ランド電極とは電気的に接続されていないダミー電極、或いは前記ランド電極と一端が電気的に接続され、他端がどことも接続されていないダミービアを設けたことを特徴とする。
ダミー電極が設けられた領域における層は、導電ペーストの厚みによって、厚みが増す。その結果、セラミックシートの積層体における第2の領域は、プレス圧がかかりやすくなり、本発明の積層型インダクタは、圧着力不足によるデラミネーションの発生を抑制することができる。
また、ダミービアを設けた場合も、プレス圧は、第2の領域において、ランド電極から当該ランド電極に接続されたダミービアに伝わる。そして、ダミービアは、ランド電極が形成された層から深い層を押し下げる。その結果、本発明の積層型インダクタは、圧着力不足によるデラミネーションの発生を抑制することができる。
また、前記第2の領域は、前記コイル導体が構成するループ形状の内側であることを特徴とする。ダミー電極またはダミービアは、圧着時のプレス圧が最もかかりにくいループ形状の内側であっても、圧着時のプレス圧をかけやすくする。
さらに、積層型インダクタは、複数のコイル導体を形成することを特徴とする。
この発明によれば、積層型インダクタは、デラミネーションの発生を抑制することができる。
積層型インダクタ1を示す図である。 積層型インダクタ1の各層を示す図である。 変形例に係る積層型インダクタ1Aを示す図である。 変形例に係る積層型インダクタ1Aの各層を示す図である。
図1および図2を参照して、本発明の実施形態に係る積層型インダクタ1を説明する。
図1(A)および図1(B)は、電極を備えた積層型インダクタ1を示す図である。図1(A)は、積層型インダクタ1の上面図である。図1(B)は、積層型インダクタ1の側面から見たA−A断面図である。図1(C)は、図1(B)に示す積層型インダクタ1の側面の拡大図である。図1(B)において、紙面上側を積層型インダクタ1の上面側とし、紙面下側を積層型インダクタ1の下面側とする。図2(A)〜図2(E)は、積層型インダクタ1の上面側から順に、各層を上面から見た図である。
積層型インダクタ1は、図1(A)および図1(B)に示すように、高さ方向に短い略直方体形状である。積層型インダクタ1は、図1(B)に示すように、積層体上面側から順に、ランド層11、配線層12(グランド層)、およびコイル層13が積層されてなる。
ランド層11および配線層12は、それぞれ2層からなり、非磁性体を含む2枚のセラミックシートをそれぞれ積層してなる。コイル層13は、5層からなり、磁性体を含む5枚のセラミックシートを積層してなる。
コイル層13は、図1(A)および図1(B)に示すように、内部に4つのインダクタ10A〜10Dを備える。各インダクタ10は、積層型インダクタ1の6層目から9層目となるセラミックシート上に形成されるコイルパターン(図2(E)を参照。)が積層方向に接続されることによって形成される。各コイルパターンは、セラミックシートに導電性ペーストを塗布(印刷)することにより、形成される。インダクタ10Aを構成する各コイルパターンは、図1(A)に示すように、上面から見たときに、1つの環形状を形成するように、積層体の6層目から9層目となる各セラミックシートの上に同じ位置でそれぞれ形成される。インダクタ10B〜10Dを構成するコイルパターンも、インダクタ10Aを構成するコイルパターン同様に、上面から見たときに、各セラミックシートの上に同じ位置でそれぞれ形成される。なお、コイルパターンは、図1(B)に示すように、5層目の上面には、形成されない。
電極20乃至電極27は、図1(A)および図1(B)に示すように、ランド層11および配線層12にまたがって配置される。ランド層11および配線層12は、電極20乃至電極27以外にも、図1(A)および図1(B)に示すように、上面図において、積層型インダクタ1の外周に配置される複数の電極30を備える。
電極20乃至電極27は、図1(A)および図1(B)に示すように、一部が積層型インダクタ1の上面で露出する。なお、実際の積層体は、さらに多数の電極を有しているが、本実施形態では、説明は省略する。
配線パターンは、図2(C)および図2(D)に示すように、配線層12に設けられ、各電極を電気的に接続する。インダクタ10A〜10Dは、配線パターンやインダクタ用ビア(不図示)を通じて、電極に電気的に接続される。
電子部品モジュールは、積層型インダクタ1の1層目(ランド層11)における各電極にICやコンデンサ等の電子部品が搭載されることにより形成される。
以下、電極の構成について、詳細に説明する。
電極20、23,24、および27は、図1(A)に示す上面図において、それぞれインダクタ10のコイルパターンの内側に配置されている。それ以外の電極は、図1(A)に示す上面図において、コイルパターンの領域と重なるように配置されている。
電極20は、図1(C)に示すように、ランド電極200、ランド電極201、ランド電極202、ビア204、およびダミービア205からなる。なお、電極23、電極24、および電極27は、電極20と同じ構成を有する。
ランド電極200乃至ランド電極202は、セラミックシートに導電性ペースト(銀を含むペースト)を塗布することにより、形成される。
ランド電極200は、図2(A)に示すように、積層型インダクタ1の上面側から1層目(ランド層11)の上面に配置され、ランド電極201は、図2(B)に示すように、2層目(ランド層11)の上面に、ランド電極202は、図2(C)に示すように、3層目(配線層12)の上面に配置されている。ランド電極200乃至ランド電極202は、図1(B)、図2(A)乃至図2(C)に示すように、それぞれ四角形の板状であり、積層型インダクタ1の上面側から積層方向に見ると、同じ領域に重なるように各層の上面にそれぞれ配置される。
ランド電極202は、図2(C)に示すように、配線パターンに接続され、3層目(配線層12)の上面の他のランド電極と電気的に接続される。
ランド電極および配線パターンは、図1(B)および図2(D)に示すように、積層型インダクタ1を上面から見たときに、ランド電極202が配置される領域において、4層目以下には形成されていない。
ビア204は、導電体材料からなり、図1(C)、図2(A)および図2(B)に示すように、高さ方向に長い円柱形状である。また、ビア204は、図1(C)および図2(B)に示すように、ランド電極201を電極の中央で貫通する。さらに、ビア204の上端は、図1(C)に示すように、ランド電極200に接続され、ビア204の下端は、ランド電極202に接続される。ビア204は、各ランド電極を貫通または各ランド電極に接続されることにより、各ランド電極を電気的に接続する。
ダミービア205は、ビア204と同様に、導電体材料からなり、高さ方向に長い円柱形状である。ダミービア205の上端は、図1(C)に示すように、ランド電極202に接続される。ダミービア205の下端は、図1(B)に示すように、ランド電極に接続されていない。図2(C)の破線に示すランド電極を貫通する各ビアは、ダミービア205と同様に、4層目の上面に形成されるランド電極に接続されない。
なお、各ビアは、円柱形状に限らず、角柱形状であってもよい。
ビア204およびダミービア205は、ランド電極200乃至ランド電極202の中央部にレーザやパンチで孔を開けた後、当該孔に導電性ペースト(例えば、銀を含むペースト)を充填することにより形成される。その際、導電性ペーストは、各層の上面側及び下面側に、凸となるように充填されるため、積層体の圧着時に、上下の層を押圧する。さらに、ビア204およびダミービア205は、圧着時に積層体の上面にかけられたプレス圧を、下方向に伝える。また、導電性ペーストは、セラミックシートより硬度が高く、ビア204およびダミービア205を設けずにセラミックシートだけで各層を圧着するよりも、プレス圧が分散してしまうこともない。その結果、ダミービア205の下端は、ランド電極202が配置される領域のさらに下の層(4層目)を押圧し、プレス圧が不足することによるデラミネーションの発生を抑制することができる。
また、ダミービア205の下端が形成される3層目は、ダミービア205が3層目から下方向に凸となった状態で圧着される。その結果、層間(3層目と4層目の間)の密度は、増す。よって、積層体の脱脂・焼成時に発生するガスが当該層間に溜まりにくくなることにより、当該ガスに起因するデラミネーションは、発生しにくくなる。
電極21は、図1(C)に示すように、ランド電極210、ランド電極211、ランド電極212、ランド電極213、およびビア214からなる。ランド電極210は、ランド電極200に対応し、ランド電極211は、ランド電極201に、ランド電極212は、ランド電極202に、ビア214は、ビア204にそれぞれ対応する。よって、電極20と重複する構成に関する説明は、省略する。また、電極22、電極25、および電極26は、電極21と同じ構成を有する。
電極21は、図1(C)に示すように、積層型インダクタ1の上面側から4層目の上面にランド電極213を備える点で電極20と異なる。また、ビア214は、電極212を貫通し、下端で電極213に接続される点でも、電極20と異なる。
電極21は、図1(A)および図1(B)に示すように、積層型インダクタ1を上面側から見ると、インダクタ10Aのコイルパターンが配置された領域と重なる。コイルパターンが塗布された領域における層は、積層体の圧着前において、塗布されていない領域に比べて、厚みが増す。よって、電極21とコイルパターンが重複する領域は、圧着時に十分なプレス圧がかかり、デラミネーションは発生しにくい。
以上のように、積層型インダクタ1は、電極とコイルパターンが重複する領域でも、重複しない領域でも、層の内部にまでプレス圧をかけやすく、デラミネーションの発生を抑制することができる。よって、積層型インダクタ1は、厚みのあるコイルパターンを形成しても、デラミネーションが発生しにくく、その結果、大電流を必要とするDC−DCコンバータにも用いることができる。
なお、積層型インダクタ1の形状は、直方体に限らない。また、インダクタ10は、4個に限らず、複数であれば、それ以上でもそれ以下でもよい。
次に、図3は、変形例に係る積層型インダクタ1Aの側面を示す図である。図4は、変形例に係る積層型インダクタ1Aの各層を示す図である。ただし、図1および図2と重複する構成の説明は、省略する。
図3に示す積層型インダクタ1Aは、電極20Aおよび電極23Aにおいて、図1に示す積層型インダクタ1と異なる。
電極20Aは、図3に示すように、ダミービア205に代えてダミー電極203が設けられる点において、図1(C)に示す電極20と異なる。電極23Aは、電極20Aと同じ構成を有する。
ダミー電極203は、図4(D)に示すように、ランド電極202と同様に、積層型インダクタ1Aを上面から見たときに、ランド電極200乃至ランド電極202と重なるように配置される。ダミー電極203は、ランド電極200乃至ランド電極202と同一の形状であり、同じ導電性ペーストからなる。ダミー電極203は、図3に示すように、ビア204にも接続されず、図4(D)に示すように、配線パターンにも接続されず、電気的にどこにも接続されない。なお、ダミー電極203は、正方形の板状に限らず、また、他のランド電極と異なる厚みであってもかまわない。また、ダミー電極203の材料は、銀を含む導電性ペーストに限らない。
電極20Aが配置された領域における層は、ダミー電極203が配置されることにより、ダミー電極203が配置されない場合に比べて、厚みが増し、密度も増す。その結果、圧着時のプレス圧は、電極20Aが配置された領域でかかりやすくなり、デラミネーションの発生を抑制することができる。
1…積層型インダクタ
10…インダクタ
11…ランド層
12…配線層
13…コイル層
20〜27、30…電極
200〜202、210〜213…ランド電極
203…ダミー電極
204、214…ビア
205…ダミービア

Claims (3)

  1. 磁性体を含む複数のセラミックシート上にコイル導体を形成し、
    非磁性体を含む複数のセラミックシート上のそれぞれに複数の電極を形成し、
    該非磁性体を含む複数のセラミックシートが最外層として積層されることにより形成される積層型インダクタであって、
    該積層型インダクタは、平面視において、最外層にある前記複数の電極のうち、前記コイル導体と重複する第1の領域と、前記コイル導体と重複しない第2の領域を有しており、
    前記第2の領域にある前記複数の電極のうち、最外層から前記積層型インダクタの厚み方向に最も深い位置にある電極の、さらに深い層に、前記電極とは電気的に接続されていないダミー電極、或いは前記電極と一端が電気的に接続され、他端がどことも接続されていないダミービアを設けたことを特徴とする積層型インダクタ。
  2. 前記第2の領域は、前記コイル導体が構成するループ形状の内側であることを特徴とする請求項1に記載の積層型インダクタ。
  3. 前記コイル導体は、複数形成されることを特徴とする請求項1または請求項2に記載の積層型インダクタ。
JP2012231947A 2012-10-19 2012-10-19 積層型インダクタ Active JP5978915B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012231947A JP5978915B2 (ja) 2012-10-19 2012-10-19 積層型インダクタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012231947A JP5978915B2 (ja) 2012-10-19 2012-10-19 積層型インダクタ

Publications (2)

Publication Number Publication Date
JP2014086452A JP2014086452A (ja) 2014-05-12
JP5978915B2 true JP5978915B2 (ja) 2016-08-24

Family

ID=50789275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012231947A Active JP5978915B2 (ja) 2012-10-19 2012-10-19 積層型インダクタ

Country Status (1)

Country Link
JP (1) JP5978915B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7450464B2 (ja) 2020-06-16 2024-03-15 株式会社クラレ 水銀吸着材及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101548858B1 (ko) * 2014-02-20 2015-08-31 삼성전기주식회사 칩형 코일 부품 및 그 실장 기판
KR102382826B1 (ko) 2015-09-08 2022-04-04 삼성전자주식회사 반도체 장치의 제조 방법
WO2017135034A1 (ja) * 2016-02-04 2017-08-10 株式会社村田製作所 樹脂多層基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4051989B2 (ja) * 2002-04-12 2008-02-27 株式会社デンソー 多層配線基板の製造方法
JP4239530B2 (ja) * 2002-09-04 2009-03-18 株式会社村田製作所 多層セラミック基板
EP1772878A4 (en) * 2004-07-23 2012-12-12 Murata Manufacturing Co METHOD FOR MANUFACTURING ELECTRONIC COMPONENT, PARENT CARD, AND ELECTRONIC COMPONENT
JP4622367B2 (ja) * 2004-07-27 2011-02-02 株式会社村田製作所 電子部品
JP5001868B2 (ja) * 2008-01-25 2012-08-15 パナソニック株式会社 多層板の製造方法
JP2012004422A (ja) * 2010-06-18 2012-01-05 Murata Mfg Co Ltd セラミック多層基板
JP5621573B2 (ja) * 2010-12-15 2014-11-12 株式会社村田製作所 コイル内蔵基板
JP2012195423A (ja) * 2011-03-16 2012-10-11 Murata Mfg Co Ltd 多層配線板の製造方法および多層アンテナ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7450464B2 (ja) 2020-06-16 2024-03-15 株式会社クラレ 水銀吸着材及びその製造方法

Also Published As

Publication number Publication date
JP2014086452A (ja) 2014-05-12

Similar Documents

Publication Publication Date Title
JP5510554B2 (ja) 積層型インダクタ素子およびその製造方法
JP4492540B2 (ja) 積層コイル部品およびその製造方法
CN206022030U (zh) 层叠线圈元件
JP6048509B2 (ja) 積層型インダクタ素子
JP5978915B2 (ja) 積層型インダクタ
WO2012140805A1 (ja) 積層型インダクタ素子およびその製造方法
TWI490894B (zh) Method for manufacturing magnetic force components
JP5152374B2 (ja) 配線板
KR20160060290A (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
JP5218125B2 (ja) 積層型電子部品
US9204545B2 (en) Multilayer substrate
JP5831633B2 (ja) 積層型素子およびその製造方法
JP5935506B2 (ja) 積層基板およびその製造方法
JP2017120877A (ja) 積層電子部品及びその製造方法
JP2010268261A (ja) コモンモードノイズフィルタの製造方法
JP2012221994A (ja) 積層型電子部品
JP2018078189A (ja) 電子部品
KR20140084970A (ko) 적층형 칩 인덕터
KR101942721B1 (ko) 칩 인덕터 및 그 제조방법
CN202996472U (zh) 积层电感器
JP2013192312A (ja) Dc−dcコンバータモジュールおよび多層基板
JP5119837B2 (ja) コモンモードノイズフィルタ
WO2014122813A1 (ja) 積層型インダクタ素子およびdc-dcコンバータモジュール
WO2014030471A1 (ja) 積層基板およびその製造方法
JP5691784B2 (ja) 多層セラミック基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160711

R150 Certificate of patent or registration of utility model

Ref document number: 5978915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150