JP5978802B2 - Design support program, design support apparatus, and design support method - Google Patents
Design support program, design support apparatus, and design support method Download PDFInfo
- Publication number
- JP5978802B2 JP5978802B2 JP2012146148A JP2012146148A JP5978802B2 JP 5978802 B2 JP5978802 B2 JP 5978802B2 JP 2012146148 A JP2012146148 A JP 2012146148A JP 2012146148 A JP2012146148 A JP 2012146148A JP 5978802 B2 JP5978802 B2 JP 5978802B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- partial
- density
- design support
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000013461 design Methods 0.000 title claims description 135
- 238000000034 method Methods 0.000 title claims description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 90
- 238000004364 calculation method Methods 0.000 claims description 35
- 238000003860 storage Methods 0.000 claims description 35
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 15
- 238000000605 extraction Methods 0.000 claims description 9
- 230000001174 ascending effect Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 description 66
- 239000010949 copper Substances 0.000 description 66
- 238000010586 diagram Methods 0.000 description 23
- 238000005498 polishing Methods 0.000 description 12
- 238000007747 plating Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000005457 optimization Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 241001424392 Lucia limbaria Species 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は、設計支援プログラム、設計支援装置、および設計支援方法に関する。 The present invention relates to a design support program, a design support apparatus, and a design support method.
従来、半導体装置を製造する技術として、絶縁物質上に配線溝を生成し、生成後に絶縁物質上に銅メッキを生成し、Chemical Mechanical Polishing(CMP)を行って、余分な銅を除去する技術がある。たとえば、素子形成領域の密度と、素子形成領域の周辺に配置されるダミーパターンの密度との差が小さくなるようにダミーパターンを設計する技術がある(たとえば、下記特許文献1を参照。)。
Conventionally, as a technique for manufacturing a semiconductor device, there is a technique in which a wiring groove is formed on an insulating material, a copper plating is formed on the insulating material after the generation, and a chemical mechanical polishing (CMP) is performed to remove excess copper. is there. For example, there is a technique for designing a dummy pattern so that the difference between the density of the element formation region and the density of the dummy patterns arranged around the element formation region is small (see, for example,
しかしながら、上述した従来技術では、回路内で配線密度が相対的に低い領域が偏在すると、高い領域には研磨対象の銅が少ないため、低い領域の研磨完了前に高い領域の研磨が完了してしまい、CMP終了後に低い領域に銅残りが発生する場合がある。 However, in the above-described prior art, if a region having a relatively low wiring density is unevenly distributed in the circuit, the high region has less copper to be polished, so that polishing of the high region is completed before polishing of the low region is completed. As a result, copper residue may occur in a low region after the CMP is completed.
本発明は、上述した従来技術による問題点を解消するため、製造時に銅残りが発生し易いレイアウト領域か否かを判断できる設計支援プログラム、設計支援装置、および設計支援方法を提供することを目的とする。 An object of the present invention is to provide a design support program, a design support apparatus, and a design support method that can determine whether or not a layout region in which copper residue is likely to occur during manufacturing in order to solve the above-described problems caused by the prior art. And
上述した課題を解決し、目的を達成するため、本発明の一側面によれば、設計対象回路のレイアウト領域から分割された部分領域群の各部分領域の配線密度を記憶する記憶部の記憶内容を参照して、部分領域群から選ばれた部分領域ごとに、レイアウト領域上の部分領域および部分領域と連続する他の部分領域の一部または全部を含む所定領域の配線密度を算出し、算出した部分領域ごとの所定領域の配線密度に基づいて、所定領域の配線密度のばらつき度合いを表す値を算出し、算出したばらつき度合いを表す値が所定の閾値より大きいか否かを判断し、判断した判断結果を出力する設計支援プログラム、設計支援装置、および設計支援方法が提案される。 In order to solve the above-described problems and achieve the object, according to one aspect of the present invention, the storage content of the storage unit that stores the wiring density of each partial region of the partial region group divided from the layout region of the circuit to be designed For each partial region selected from the partial region group, the wiring density of a predetermined region including a partial region on the layout region and a part or all of the other partial regions continuous with the partial region is calculated and calculated. Based on the wiring density of the predetermined area for each partial area, a value representing the degree of variation in the wiring density of the predetermined area is calculated, and it is determined whether or not the calculated value representing the degree of variation is greater than a predetermined threshold. A design support program, a design support apparatus, and a design support method that output the determined results are proposed.
本発明の一側面によれば、製造時に銅残りが発生し易いレイアウト領域か否かを判断できるという効果を奏する。 According to one aspect of the present invention, there is an effect that it is possible to determine whether or not the layout region is likely to generate copper residue during manufacturing.
以下に添付図面を参照して、開示の設計支援プログラム、設計支援装置、および設計支援方法の実施の形態を詳細に説明する。 Exemplary embodiments of a disclosed design support program, a design support apparatus, and a design support method will be described below in detail with reference to the accompanying drawings.
図1は、本実施の形態にかかる設計支援装置の動作例を示す説明図である。本実施の形態にかかる設計支援装置100は、レイアウト設計を支援する装置である。設計支援装置100は、製造後の半導体装置の不良率が高くなってしまうレイアウト情報を検出する。レイアウト情報は、半導体装置内の素子の配置および素子間の配線を示す情報である。レイアウト情報は、たとえば、GDSIIなどのフォーマットに従った情報である。
FIG. 1 is an explanatory diagram illustrating an operation example of the design support apparatus according to the present embodiment. The design support
図1に示す設計支援装置100は、レイアウト情報Aとレイアウト情報Bについて設計支援を行う。図1の(a1)は、レイアウト情報Aのレイアウト領域における、ある配線層の平面図を示す。また、図1の(b1)は、レイアウト情報Bのレイアウト領域における、ある配線層の平面図を示す。
The
レイアウト情報Aは、配線密度が高い領域と、配線密度が低い領域と、が混在している。また、レイアウト情報Bは、配線密度が相対的に低い領域が偏って存在している。具体的には、レイアウト情報Bは、配線密度が高い領域が中央に密集しており、配線密度が低い領域が、配線密度が高い領域の周りに存在する図1の(a1)と図1の(b1)では、ハッチがない領域が、配線密度が低いことを示しており、ハッチを付与した領域が、配線密度が高いことを示している。また、図1の(a1)と図1の(b1)では、レイアウト情報Aとレイアウト情報Bのレイアウト領域をメッシュ状に区切っている。以下、メッシュ状に区切った領域を、「メッシュ」と呼称する。メッシュの大きさは、たとえば、10〜40[μm]である。 In the layout information A, a region having a high wiring density and a region having a low wiring density are mixed. In the layout information B, regions with relatively low wiring density are unevenly present. Specifically, in the layout information B, a region having a high wiring density is concentrated in the center, and a region having a low wiring density exists around a region having a high wiring density, as shown in FIGS. In (b1), a region without hatching indicates that the wiring density is low, and a region provided with hatching indicates that the wiring density is high. Further, in FIG. 1 (a1) and FIG. 1 (b1), the layout areas of the layout information A and the layout information B are divided into mesh shapes. Hereinafter, a region divided in a mesh shape is referred to as a “mesh”. The size of the mesh is, for example, 10 to 40 [μm].
初めに、設計支援装置100は、レイアウト領域から分割されたメッシュ群から選ばれたメッシュごとに、レイアウト領域上のメッシュおよびメッシュと連続する他のメッシュの一部または全部を含む所定領域の配線密度を算出する。所定領域は、プロセスごとに固有の有効距離を半径とする円に含まれる領域である。所定領域の配線密度を、以下、「領域平均密度」と称する。有効距離は、たとえば、数百〜数千[μm]である。たとえば、図1の(a1)では、メッシュ101Aの所定領域を、有効距離102Aを半径とする円領域103Aにて表示している。同様に、図1の(b1)では、メッシュ101Bの所定領域を、有効距離102Bを半径とする円領域103Bにて表示している。
First, for each mesh selected from the mesh group divided from the layout region, the
次に、設計支援装置100は、レイアウト情報Aのメッシュごとの領域平均密度を算出する。レイアウト情報Aは配線密度が高い領域と配線密度が低い領域とが混在しているため、設計支援装置100は、レイアウト情報Aのメッシュごとの領域平均密度をほぼ一様な値として算出することになる。また、設計支援装置100は、レイアウト情報Bのメッシュごとの領域平均密度を算出する。レイアウト情報Bは配線密度が高い領域が密集しているため、設計支援装置100は、レイアウト情報Bのメッシュごとの領域平均密度をばらついた値として算出することになる。レイアウト情報Aのメッシュごとの領域平均密度がほぼ一様な値となり、レイアウト情報Bのメッシュごとの領域平均密度がばらついた値となる理由について、図1の(a2)と、図1の(b2)と、図1の(a3)と、図1の(b3)と、を用いて説明する。
Next, the
図1の(a2)は、図1の(a1)において、Y−Y’の位置におけるレイアウト情報Aの断面図を示す。また、図1の(b2)は、図1の(b1)において、Y−Y’の位置におけるレイアウト情報Bの断面図を示す。図1の(a2)は、絶縁物質である酸化物111Aと、銅メッキ112Aとを表示する。図1の(b2)は、酸化物111Bと、銅メッキ112Bとを表示する。配線密度が高い領域には、配線溝が数百本あるが、図1の(a2)と図1の(b2)では、酸化物111〜銅メッキ112の特徴を簡略化して表示している。配線密度が高い領域は、配線溝が多くなるため、酸化物111が銅メッキ112に堆積したときの高さが低くなる。また、配線密度が低い領域は、配線溝が少なくなるため、酸化物111が銅メッキ112に堆積したときの高さが高くなる。また、領域113が示すような、配線密度が高い領域が密集している箇所は、研磨対象となる銅が少なくなっている。
FIG. 1A2 is a cross-sectional view of the layout information A at the position Y-Y ′ in FIG. FIG. 1B2 is a cross-sectional view of the layout information B at the position Y-Y ′ in FIG. (A2) in FIG. 1 displays an
また、図1の(a3)は、図1の(a1)において、Y−Y’における領域平均密度を模型化した図である。また、図1の(b3)は、図1の(b1)において、Y−Y’における領域平均密度を模型化した図である。図1の(a3)が示すように、レイアウト情報Aは配線密度が高い領域と配線密度が低い領域とが混在していたため、配線密度が高い領域と配線密度が低い領域とが相殺しあい、ばらつき度合いは小さくなる。ばらつき度合いとは、母集団に含まれる各値の差異である。ばらつき度合いを表す値は、たとえば、標準偏差でもよいし、分散でもよい。また、図1の(b3)が示すように、レイアウト情報Bは配線密度が高い領域が中央に密集しているため、ばらつき度合いは大きくなる。 Further, (a3) in FIG. 1 is a diagram modeling the area average density in Y-Y ′ in (a1) in FIG. 1. Further, (b3) in FIG. 1 is a diagram modeling the area average density in Y-Y ′ in (b1) in FIG. 1. As (a3) in FIG. 1 shows, since the layout information A includes a region having a high wiring density and a region having a low wiring density, the region having a high wiring density and the region having a low wiring density cancel each other and vary. The degree becomes smaller. The degree of variation is a difference between values included in the population. The value representing the degree of variation may be standard deviation or variance, for example. Further, as shown in (b3) of FIG. 1, the layout information B has a large variation degree because areas with high wiring density are concentrated in the center.
続けて、設計支援装置100は、メッシュごとの領域平均密度に基づいて、領域平均密度のばらつき度合いを表す値を算出する。たとえば、ばらつき度合いを表す値が標準偏差σであれば、設計支援装置100は、σ=(1/nΣ((領域平均密度−領域平均密度の平均)^2))^0.5で算出する。なお、nは、メッシュの合計の数である。レイアウト情報Aについて、設計支援装置100は、ばらつき度合いを表す値が小さくなると算出する。ばらつき度合いが小さい場合には、銅残りが発生する可能性が小さいため、設計支援装置100は、レイアウト情報Aについて、配線の修正をしなくてよいと判断する。このように、本実施の形態にかかる設計支援装置100は、配線密度の低い領域の偏り度合いを、領域平均密度のばらつき度合いを算出することによって求めている。
Subsequently, the
また、レイアウト情報Bについて、設計支援装置100は、ばらつき度合いを表す値が大きくなると算出する。ばらつき度合いが大きい場合、領域平均密度が高い領域に研磨対象の銅が少なく、低い領域の研磨完了前に研磨工程が完了してしまい低い領域に銅残りが発生する可能性が高い。したがって、設計支援装置100は、レイアウト情報Bについて、製造後の半導体装置の不良率が高くなり、配線の修正をした方がよいことを判断し、判断結果を出力する。次に、図2〜図11を用いて、本実施の形態にかかる設計支援装置100について詳細な説明を行う。
For the layout information B, the
(設計支援装置100のハードウェア構成例)
図2は、設計支援装置のハードウェア構成の一例を示すブロック図である。図2において、設計支援装置100は、Central Processing Unit(CPU)201と、Read‐Only Memory(ROM)202と、Random Access Memory(RAM)203と、を含む。また、設計支援装置100は、ディスクドライブ204と、ディスク205と、通信インターフェース206と、を含む。また、設計支援装置100は、ディスプレイ207と、キーボード208と、マウス209と、を含む。また、CPU201〜マウス209はバス210によってそれぞれ接続されている。
(Example of hardware configuration of design support apparatus 100)
FIG. 2 is a block diagram illustrating an example of a hardware configuration of the design support apparatus. 2, the
CPU201は、設計支援装置100の全体の制御を司る演算処理装置である。ROM202は、ブートプログラムなどのプログラムを記憶する不揮発性メモリである。RAM203は、CPU201のワークエリアとして使用される揮発性メモリである。
The
ディスクドライブ204は、CPU201の制御にしたがってディスク205に対するデータのリードおよびライトを制御する制御装置である。ディスクドライブ204には、たとえば、磁気ディスクドライブ、光ディスクドライブ、ソリッドステートドライブなどを採用することができる。ディスク205は、ディスクドライブ204の制御で書き込まれたデータを記憶する不揮発性メモリである。たとえばディスクドライブ204が磁気ディスクドライブである場合、ディスク205には、磁気ディスクを採用することができる。また、ディスクドライブ204が光ディスクドライブである場合、ディスク205には、光ディスクを採用することができる。また、ディスクドライブ204がソリッドステートドライブである場合、ディスク205には、半導体素子メモリを採用することができる。
The
通信インターフェース206は、ネットワーク211と内部のインターフェースを司り、外部装置からのデータの入出力を制御する制御装置である。具体的に、通信インターフェース206は、通信回線を通じてネットワーク211となるLocal Area Network(LAN)、Wide Area Network(WAN)、インターネットなどに接続され、ネットワーク211を介して他の装置に接続される。通信インターフェース206には、たとえば、モデムやLANアダプタなどを採用することができる。
The
ディスプレイ207は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する装置である。ディスプレイ207には、たとえば、Cathode Ray Tube(CRT)、Thin Film Transistor(TFT)液晶ディスプレイ、プラズマディスプレイなどを採用することができる。 The display 207 is a device that displays data such as a cursor, an icon, or a tool box, as well as data such as a document, an image, and function information. As the display 207, for example, a Cathode Ray Tube (CRT), a Thin Film Transistor (TFT) liquid crystal display, a plasma display, or the like can be employed.
キーボード208は、文字、数字、各種指示などの入力のためのキーを有し、データの入力を行う装置である。また、キーボード208は、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス209は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などを行う装置である。マウス209は、ポインティングデバイスとして同様に機能を有するものであれば、トラックボールやジョイスティックなどであってもよい。
The
(設計支援装置100の機能構成)
次に、設計支援装置100の機能構成例について説明する。図3は、設計支援装置の機能構成例を示すブロック図である。設計支援装置100は、第1算出部301と、第2算出部302と、判断部303と、抽出部304と、特定部305と、出力部306と、第3算出部307と、更新部308と、を含む。制御部となる第1算出部301〜更新部308は、記憶装置に記憶されたプログラムをCPU201が実行することにより、第1算出部301〜更新部308の機能を実現する。記憶装置とは、具体的には、たとえば、図2に示したROM202、RAM203、ディスク205などである。または、通信インターフェース206を経由して他のCPUが実行することにより、第1算出部301〜更新部308の機能を実現してもよい。
(Functional configuration of design support apparatus 100)
Next, a functional configuration example of the
また、設計支援装置100は、メッシュ情報テーブル311とダミー配線パターン情報テーブル312にアクセス可能である。メッシュ情報テーブル311とダミー配線パターン情報テーブル312は、RAM203、ディスク205といった記憶装置に格納されている。メッシュ情報テーブル311は、レイアウト情報のレイアウト領域から分割されたメッシュ群の各メッシュの配線密度を記憶する。メッシュ情報テーブル311の詳細は、図4にて後述する。また、ダミー配線パターン情報テーブル312は、ダミー配線の面積となるダミー配線パターン情報を記憶する。また、ダミー配線パターン情報は、単位面積におけるダミー配線の配置位置とダミー配線の形状を記憶してもよい。ダミー配線パターン情報テーブル312の詳細は、図5にて後述する。
Further, the
第1算出部301は、メッシュ情報テーブル311を参照して、メッシュ群から選ばれたメッシュごとに、レイアウト領域上のメッシュおよび前述のメッシュと連続する他のメッシュの一部または全部を含む領域平均密度を算出する。メッシュ群から選ばれたメッシュは、レイアウト領域全てであってもよいし、一部分であってもよい。たとえば、第1算出部301は、メッシュ101、メッシュ101の周囲にある8個のメッシュ、および8個のメッシュの周囲にある16個のメッシュの一部を所定領域として、配線密度を算出する。また、領域平均密度は、所定領域内の平均値でもよいし、中央値でもよいし、中央のメッシュに重みを付けた平均値でもよい。
The
また、第1算出部301は、更新部308によって更新された更新後のメッシュ情報テーブル311の記憶内容を参照して、メッシュ群から選ばれたメッシュごとに、領域平均密度を算出してもよい。なお、算出されたメッシュごとの領域平均密度は、メッシュ情報テーブル311に記録される他、RAM203、ディスク205などの記憶領域に記憶されてもよい。
In addition, the
第2算出部302は、第1算出部301によって算出されたメッシュごとの領域平均密度に基づいて、領域平均密度のばらつき度合いを表す値を算出する。ばらつき度合いは、たとえば、標準偏差でもよいし、分散でもよい。なお、算出されたばらつき度合いは、RAM203、ディスク205などの記憶領域に記憶される。
The
判断部303は、第2算出部302によって算出されたばらつき度合いを表す値が所定の閾値より大きいか否かを判断する。所定の閾値は、プロセス固有の値であり、設計者によって設定される。また、所定の閾値は、予めRAM203、ディスク205などの記憶領域に記憶されている。たとえば、所定の閾値が500[μm]であり、ばらつき度合いを表す値となった標準偏差が、700[μm]であれば、判断部303は、ばらつき度合いが所定の閾値より大きいと判断する。なお、判断結果は、RAM203、ディスク205などの記憶領域に記憶される。
The
抽出部304は、第1算出部301によって算出されたメッシュごとの領域平均密度の低い順から、メッシュ群から選ばれたメッシュのうちの所定数のメッシュを抽出する。所定数は、たとえば、メッシュ群から選ばれたメッシュの個数のうちの40[%]の個数でもよいし、半数でもよい。所定数は、プロセス固有の値であり、設計者によって予め指定されている。また、所定数は、予めRAM203、ディスク205などの記憶領域に記憶されている。たとえば、抽出部304は、領域平均密度の低い順から、メッシュ群から選ばれたメッシュの個数のうちの半数を抽出する。抽出したメッシュの識別情報は、RAM203、ディスク205などの記憶領域に記憶される。
The
特定部305は、メッシュごとの配線密度の低い順から、抽出部304によって抽出された所定数のメッシュのうちの、所定数より小さい所定数のメッシュを特定する。たとえば、レイアウト情報にメッシュが100×100=10000個あり、抽出部304が半数の5000個のメッシュを抽出したとする。このとき、特定部305は、配線密度の低い順から、5000個のメッシュのうちの10個のメッシュを特定する。特定したメッシュの識別情報は、RAM203、ディスク205などの記憶領域に記憶される。
The specifying
出力部306は、判断部303によって判断された判断結果を出力する。たとえば、出力部306は、レイアウト情報の領域平均密度のばらつき度合いが小さく、銅残りが発生する可能性が低いことを出力する。また、出力部306は、レイアウト情報の領域平均密度のばらつき度合いが大きく、銅残りが発生する可能性が高いことを出力する。
The
また、出力部306は、判断部303によってばらつき度合いを表す値が閾値より大きいと判断された場合、抽出部304によって抽出された抽出結果を出力してもよい。たとえば、出力部306は、レイアウト情報の領域平均密度のばらつき度合いが大きく、銅残りが発生する可能性が高い場合に、領域平均密度の低い順から、メッシュ群から選ばれたメッシュの個数のうちの半数のメッシュの識別情報を出力する。
The
また、出力部306は、判断部303によってばらつき度合いを表す値が閾値より大きいと判断された場合、特定部305によって特定された特定結果を出力してもよい。たとえば、出力部306は、レイアウト情報の領域平均密度のばらつき度合いが大きく、銅残りが発生する可能性が高い場合に、配線密度の低い順から、5000個のメッシュのうちの10個のメッシュの識別情報を出力する。また、出力形式としては、たとえば、ディスプレイ207への表示、通信インターフェース206による外部装置への送信がある。また、出力されるデータは、RAM203、ディスク205などの記憶領域に記憶することとしてもよい。
The
第3算出部307は、第1算出部301によって算出されたばらつき度合いを表す値が閾値より大きいと判断した場合、電気信号の伝達とは無関係のダミー配線の面積に基づいて、特定したメッシュにダミー配線を配置した場合のメッシュの配線密度を算出する。たとえば、特定したメッシュの配線密度が30[%]であり、特定のメッシュの面積が、100[μm2]であったとする。このとき、面積が10[μm2]となるダミー配線を配置する場合、第3算出部307は、ダミー配線を配置した場合のメッシュの配線密度を、(100×0.3+10)/100=40[%]というように算出する。また、第3算出部307は、ダミー配線パターンを配置して、メッシュの配線密度を算出してもよい。ダミー配線パターンを配置する場合の具体的な計算式は、図9にて後述する。
If the
更新部308は、メッシュ情報テーブル311に記憶されている、特定部305によって特定されたメッシュの配線密度を、第3算出部307によって算出されたメッシュの配線密度に更新する。
The
図4は、メッシュ情報テーブルの記憶内容の一例を示す説明図である。メッシュ情報テーブル311は、メッシュごとの情報を記憶するテーブルである。図4で示すメッシュ情報テーブル311は、レコード401−1〜401−3を記憶する。メッシュ情報テーブル311は、配線層IDentification(ID)、x座標、y座標、銅密度、ダミー銅密度、領域平均密度、ダミー変更情報という7つのフィールドを含む。 FIG. 4 is an explanatory diagram showing an example of the contents stored in the mesh information table. The mesh information table 311 is a table that stores information for each mesh. The mesh information table 311 illustrated in FIG. 4 stores records 401-1 to 401-3. The mesh information table 311 includes seven fields of wiring layer IDentification (ID), x coordinate, y coordinate, copper density, dummy copper density, area average density, and dummy change information.
配線層IDフィールドには、レイアウト情報の配線層を一意に特定する番号が格納される。x座標フィールドには対象の配線層における、対象のメッシュのx座標が格納される。y座標フィールドには、対象の配線層における、対象のメッシュのy座標が格納される。銅密度フィールドには、対象のメッシュの配線密度が格納される。ダミー銅密度フィールドには、銅密度のうち、ダミー配線パターンによる配線密度が格納される。領域平均密度フィールドには、対象のメッシュの領域平均密度が格納される。ダミー変更情報フィールドには、対象のメッシュ部分について、ダミー配線パターンを配置したかを示す識別子が格納される。具体的に、ダミー変更情報フィールドには、ダミー配線パターンが配置されていない場合“0”が格納され、ダミー配線パターンが配置された場合、配置されたダミー配線パターンIDが格納される。ダミー配線パターンIDについては、図5にて後述する。 In the wiring layer ID field, a number for uniquely specifying the wiring layer of the layout information is stored. The x coordinate field stores the x coordinate of the target mesh in the target wiring layer. The y coordinate field stores the y coordinate of the target mesh in the target wiring layer. In the copper density field, the wiring density of the target mesh is stored. The dummy copper density field stores the wiring density of the dummy wiring pattern among the copper densities. The area average density field stores the area average density of the target mesh. In the dummy change information field, an identifier indicating whether a dummy wiring pattern has been arranged for the target mesh portion is stored. Specifically, the dummy change information field stores “0” when a dummy wiring pattern is not arranged, and stores a dummy wiring pattern ID arranged when a dummy wiring pattern is arranged. The dummy wiring pattern ID will be described later with reference to FIG.
たとえば、レコード401−1は、1番目の配線層のx座標がX1[μm]、y座標がY1[μm]の位置にあるメッシュの情報を示している。以下、指定されたx座標とy座標の位置にあるメッシュを、メッシュ(x,y)と表現する。具体的に、レコード401−1は、該当のメッシュの銅密度が40[%]であり、ダミー銅密度が15[%]であり、領域平均密度が44[%]であり、ダミー配線が配置されていないことを示す。 For example, the record 401-1 indicates information of a mesh in which the first wiring layer has an x coordinate of X1 [μm] and a y coordinate of Y1 [μm]. Hereinafter, the mesh at the designated x-coordinate and y-coordinate positions is expressed as mesh (x, y). Specifically, in the record 401-1, the copper density of the corresponding mesh is 40 [%], the dummy copper density is 15 [%], the area average density is 44 [%], and the dummy wiring is arranged. Indicates that it has not been.
図5は、ダミー配線パターン情報テーブルの記憶内容の一例を示す説明図である。図5の(A)は、ダミー配線パターン情報テーブル312の記憶内容の一例を示している。図5の(B)は、ダミー配線パターン情報の一例として、ダミー配線パターン情報テーブル312に記憶されているレコード501−1を図示したものである。また、図5の(C)は、ダミー配線パターン情報の他の例として、ダミー配線パターン情報テーブル312に記憶されているレコード501−2を図示したものである。図5の(B)と図5の(C)では、ある所定範囲に配置されたダミー配線にハッチを付けて図示している。 FIG. 5 is an explanatory diagram showing an example of the contents stored in the dummy wiring pattern information table. FIG. 5A shows an example of the contents stored in the dummy wiring pattern information table 312. FIG. 5B illustrates a record 501-1 stored in the dummy wiring pattern information table 312 as an example of dummy wiring pattern information. FIG. 5C illustrates a record 501-2 stored in the dummy wiring pattern information table 312 as another example of dummy wiring pattern information. In FIG. 5B and FIG. 5C, the dummy wirings arranged in a certain predetermined range are hatched.
ダミー配線パターン情報テーブル312は、ダミー配線パターン情報ごとに、単位面積内に配置されたダミー配線の位置と形状を記憶するテーブルである。図5に示すダミー配線パターン情報テーブル312は、レコード501−1、501−2を記憶している。 The dummy wiring pattern information table 312 is a table that stores the positions and shapes of dummy wirings arranged within a unit area for each dummy wiring pattern information. The dummy wiring pattern information table 312 illustrated in FIG. 5 stores records 501-1 and 501-2.
ダミー配線パターン情報テーブル312は、ダミー配線パターンID、x方向サイズ、y方向サイズ、間隔、形状、オフセット、銅密度という7つのフィールドを含む。ダミー配線パターンIDフィールドには、ダミー配線パターンの識別情報が格納される。x方向サイズフィールドには、ダミー配線のx方向の大きさが格納される。y方向サイズフィールドには、ダミー配線のy方向の大きさが格納される。間隔フィールドには、ダミー配線の間隔が格納される。形状フィールドには、ダミー配線の形状を示す識別子が格納される。オフセットフィールドには、ダミー配線が配置された場合の、単位面積の原点からダミー配線内のある一点までの位置が格納される。原点は、単位面積内の任意の位置でよい。銅密度フィールドには、該当のダミー配線パターンにおける銅密度が格納される。銅密度の値は、x方向サイズ、y方向サイズ、間隔、形状、オフセットから算出することができる。また、図5の(B)には、x方向サイズ、y方向サイズ、間隔、オフセットが示す長さを図示している。 The dummy wiring pattern information table 312 includes seven fields of dummy wiring pattern ID, x-direction size, y-direction size, interval, shape, offset, and copper density. In the dummy wiring pattern ID field, dummy wiring pattern identification information is stored. The x direction size field stores the size of the dummy wiring in the x direction. The y direction size field stores the size of the dummy wiring in the y direction. In the interval field, the interval of the dummy wiring is stored. In the shape field, an identifier indicating the shape of the dummy wiring is stored. The offset field stores the position from the origin of the unit area to a certain point in the dummy wiring when the dummy wiring is arranged. The origin may be an arbitrary position within the unit area. In the copper density field, the copper density in the corresponding dummy wiring pattern is stored. The value of the copper density can be calculated from the x-direction size, the y-direction size, the interval, the shape, and the offset. FIG. 5B illustrates the lengths indicated by the x-direction size, the y-direction size, the interval, and the offset.
たとえば、レコード501−1は、ダミー配線パターンIDが1となるダミー配線パターン情報について示している。具体的に、レコード501−1は、ダミー配線パターンIDが1となるダミー配線パターン情報が、ダミー配線の大きさがx方向が3[μm]であり、y方向が3[μm]であり、ダミー配線の形状が四角であることを示す。さらに、レコード501−1は、ダミー配線パターンIDが1となるダミー配線パターン情報が、ダミー配線の間隔が5[μm]であり、ダミー配線のオフセットが2[μm]であり、銅密度が40[%]であることを示す。 For example, the record 501-1 indicates dummy wiring pattern information whose dummy wiring pattern ID is 1. Specifically, the record 501-1 includes dummy wiring pattern information in which the dummy wiring pattern ID is 1, the dummy wiring size is 3 [μm] in the x direction, and 3 [μm] in the y direction. It shows that the shape of the dummy wiring is a square. Further, in the record 501-1, the dummy wiring pattern information in which the dummy wiring pattern ID is 1 indicates that the dummy wiring interval is 5 [μm], the dummy wiring offset is 2 [μm], and the copper density is 40. [%].
図6は、領域平均密度の算出例を示す説明図である。図6の(a)〜図6の(c)では、配線密度を色の濃さで表現している。図6の(a)は、レイアウト領域601を示している。また、図6の(a)は、配線密度の違いを、ハッチの違いにて表している。具体的に、配線密度が高い領域を、濃いハッチで表現し、配線密度が低い領域を、薄いハッチで表現する。レイアウト領域601は、周辺領域の配線密度が高くなっており、中央領域の配線密度が低くなっている。
FIG. 6 is an explanatory diagram illustrating an example of calculating the region average density. In FIG. 6A to FIG. 6C, the wiring density is expressed by the color density. FIG. 6A shows the
次に、図6の(b)は、レイアウト領域601をメッシュ状に分割した状態を示している。領域平均密度を分割後、設計支援装置100は、各メッシュの領域平均密度を算出する。たとえば、設計支援装置100は、メッシュ602の領域平均密度を算出する。領域平均密度は、所定領域に含まれるメッシュの銅密度の平均値を用いてもよいし、中央のメッシュからの距離に応じたガウス分布の重み付けによる平均値を用いてもよい。続けて、図6の(c)は、各メッシュの領域平均密度を色の濃さで表現した図である。色が黒に近い箇所ほど、領域平均密度が大きいことを示している。
Next, FIG. 6B shows a state in which the
図7は、製造時に銅残りが発生し易いレイアウト情報か否かの判断例を示す説明図である。図7にて示すグラフ701は、レイアウト情報Aとレイアウト情報Bについての各メッシュの領域平均密度の分布を示している。グラフ701の横軸は領域平均密度を示す。グラフ701の縦軸は出現確率を示す。
FIG. 7 is an explanatory diagram showing an example of determining whether or not the layout information is likely to cause copper residue during manufacturing. A
たとえば、レイアウト情報Aの各メッシュの領域平均密度は、62.5[%]が最も多く、35[%]から70[%]で散らばっている。設計支援装置100は、レイアウト情報Aの領域平均密度の標準偏差σAを算出する。算出した領域平均密度の標準偏差σAが示す値は、たとえば、グラフ701上にて示した範囲である。μAは、レイアウト情報Aの各メッシュの領域平均密度の平均値を示す。
For example, the average area density of each mesh in the layout information A is 62.5 [%], and is scattered from 35 [%] to 70 [%]. The
次に、設計支援装置100は、領域平均密度の標準偏差σAが所定の閾値より大きいか否かを判断する。所定の閾値は、プロセスごとに固有の値であり、たとえば、5〜10[%]である。図7の例では、設計支援装置100は、領域平均密度の標準偏差σAが所定の閾値より大きいと判断する。領域平均密度の標準偏差σAが所定の閾値より大きいため、設計支援装置100は、レイアウト情報Aに銅残りが発生する可能性が高いと判断する。以下、銅残りが発生する可能性が高いレイアウト情報を、「エラーとなったレイアウト情報」と呼称する。
Next, the
また、レイアウト情報Bの各メッシュの領域平均密度は、47.5[%]が最も多く、かつ、47.5[%]付近に集積している。設計支援装置100は、レイアウト情報Bの領域平均密度の標準偏差σBを算出する。算出した領域平均密度の標準偏差σBが示す値は、たとえば、グラフ701上にて示した範囲である。μBは、レイアウト情報Bの各メッシュの領域平均密度の平均値を示す。グラフ701上にて示すように、μBは、μAより小さくなる。
The area average density of each mesh in the layout information B is the largest at 47.5 [%] and is accumulated in the vicinity of 47.5 [%]. The
次に、設計支援装置100は、領域平均密度の標準偏差σBが所定の閾値より大きいか否かを判断する。図7の例では、設計支援装置100は、領域平均密度の標準偏差σBが所定の閾値以下であると判断する。領域平均密度の標準偏差σBが所定の閾値以下であるため、設計支援装置100は、レイアウト情報Bに銅残りが発生する可能性が低いと判断する。
Next, the
続けて、設計支援装置100は、エラーとなったレイアウト情報Aに対して、高低差が低くなるようにダミー配線パターンを設定する候補となるメッシュを特定する。図8にて、抽出されたメッシュの一例について説明する。
Subsequently, the
図8は、修正候補として特定されたメッシュの一例を示す説明図である。図8の(a)では、特定されたメッシュが出力された例を示している。図8の(b1)〜図8の(b3)では、エラーとなったレイアウト情報上での特定されたメッシュの位置を示し、さらに、エラーとなったレイアウト情報Aが研磨されていく様子を示している。 FIG. 8 is an explanatory diagram illustrating an example of a mesh specified as a correction candidate. FIG. 8A shows an example in which the identified mesh is output. 8 (b1) to 8 (b3) show the position of the identified mesh on the layout information in error, and also show how the layout information A in error is being polished. ing.
設計支援装置100は、各メッシュのうち銅密度の低い順に、領域平均密度が平均値以下となるメッシュをエラーリスト801に出力する。より具体的には、設計支援装置100は、各メッシュのうち銅密度の下位20[%]であり、かつ、領域平均密度が平均値以下となるメッシュを銅密度の低い順にエラーリスト801に出力してもよい。
The
図8の(a)に示すエラーリスト801は、レコード801−1〜801−3を記憶する。エラーリスト801は、配線層IDと、x座標と、y座標と、銅密度という4つのフィールドを含む。エラーリスト801の各フィールドの定義は、メッシュ情報テーブル311の同名のフィールドの定義と等しいため、説明を省略する。たとえば、レコード801−1〜801−3は、領域平均密度が平均値以下となるメッシュのうち銅密度が小さいメッシュ(X1,Y1)〜メッシュ(X3,Y1)の情報を示している。
The
図8の(b1)は、エラーとなったレイアウト情報Aの銅メッキ生成後のy=Y1での断面図を示している。図8の(b1)は、領域平均密度のばらつき度合いが大きいため、酸化物811の上に銅メッキ812が堆積したときのレイアウト情報の高低差が大きくなっている。また、メッシュ(X1,Y1)〜メッシュ(X3,Y1)は、高低差がやや大きくなっている。なお、メッシュ(X1,Y1)のxが小さい方向に位置するメッシュ群については、高低差が大きくなっているが、細い配線溝がたくさんあり、銅密度が大きくなっているため、結果、エラーリスト801には該当のメッシュの識別情報が出力されていない。
(B1) of FIG. 8 shows a cross-sectional view at y = Y1 after the generation of the copper plating of the layout information A in error. In FIG. 8B1, since the variation degree of the area average density is large, the height difference of the layout information when the copper plating 812 is deposited on the
次に、図8の(b2)は、研磨工程において、研磨中に酸化物811の表面に塗られたbarrier metal(BRM)を検出した状態を示している。銅の研磨は、研磨パッドに取り付けられたセンサが、BRMを検出すると終了するようになっている。このとき、図8の(b1)と図8の(b2)の領域813において、研磨対象となる銅が少なくなっている。したがって、領域813内の銅に応力が集中して研磨が速くなり、BRMを検出する時刻が早くなる。
Next, (b2) of FIG. 8 shows a state in which the barrier metal (BRM) applied to the surface of the
続けて、図8の(b3)は、研磨工程において、BRMの検出後、過研磨を行った状態である。図8の(b3)では、過研磨が足りず、領域814にて銅残りが発生してしまった状態を示している。銅残りが発生すると、ショートを起こすことになるため、領域814を含む半導体装置は、不良品となる。
Subsequently, (b3) in FIG. 8 shows a state where overpolishing is performed after detection of BRM in the polishing step. (B3) of FIG. 8 shows a state in which overpolishing is insufficient and a copper residue is generated in the
図9は、メッシュ情報テーブルの更新例を示す説明図である。図9の(a)では、ダミー配線を配置した際のメッシュ情報テーブル311の更新例を示している。図9の(b1)〜図9の(b3)では、エラーとなったレイアウト情報上でのダミー配線パターンが配置されたメッシュの位置を示し、さらに、ダミー配置パターンが配置されたレイアウト情報が研磨されていく様子を示している。 FIG. 9 is an explanatory diagram of an example of updating the mesh information table. FIG. 9A shows an example of updating the mesh information table 311 when dummy wiring is arranged. 9 (b1) to FIG. 9 (b3) show the positions of the meshes where the dummy wiring patterns are arranged on the layout information in error, and the layout information where the dummy arrangement patterns are arranged is polished. It shows how it is being done.
設計支援装置100は、エラーリスト801で出力されたメッシュのうち、エラーリスト801の最上位にあるメッシュに、ダミー配線を配置する。設計支援装置100は、配置後のダミー銅密度フィールドに設定する値を、下記(1)式を用いて算出する。
The
配置後のダミー銅密度=配置前のダミー銅密度×(配置後のダミー配線パターンの銅密度/配置前のダミー配線パターンの銅密度) …(1) Dummy copper density after placement = Dummy copper density before placement × (copper density of dummy wiring pattern after placement / copper density of dummy wiring pattern before placement) (1)
また、設計支援装置100は、配置後の銅密度を、下記(2)式を用いて算出する。
Moreover, the
配置後の銅密度=(配置前の銅密度−配置前のダミー銅密度)+配置後のダミー銅密度 …(2) Copper density after placement = (copper density before placement-dummy copper density before placement) + dummy copper density after placement (2)
たとえば、設計支援装置100は、メッシュ(X1,Y1)に、ダミー配線パターンIDが“1”であるダミー配線を配置するとする。また、メッシュ(X1,Y1)には、予め銅密度が30[%]であるダミー配線パターンが設定されていたとする。この場合、設計支援装置100は、メッシュ(X1,Y1)におけるダミー配線パターンを配置後のダミー銅密度を、(1)式にて算出する。
For example, it is assumed that the
配置後のダミー銅密度=15×(40/30)=20[%] Dummy copper density after placement = 15 × (40/30) = 20 [%]
また、設計支援装置100は、ダミー配線パターンを配置後の銅密度を、(2)式にて算出する。
In addition, the
配置後の銅密度=(40−15)+20=45[%] Copper density after placement = (40−15) + 20 = 45 [%]
設計支援装置100は、メッシュ(X1,Y1)に対応するレコード401−1の銅密度フィールドとダミー銅密度フィールドを、算出した配置後の銅密度と配置後のダミー銅密度で更新する。また、設計支援装置100は、レコード401−1のダミー変更情報フィールドを、配置するダミー配線パターンのID“1”で更新する。同様に、設計支援装置100は、メッシュ(X2,Y1)にダミー配線パターンID“2”となるダミー配線パターンを配置するとして、レコード401−2の銅密度フィールド、ダミー銅密度フィールド、ダミー変更情報フィールドを更新する。続けて、設計支援装置100は、各メッシュの領域平均密度を算出して、対応するレコード401の領域平均密度を更新する。
The
図9の(b1)は、メッシュ(X1,Y1)にダミー配線パターンID“1”が配置され、メッシュ(X2,Y1)にダミー配線パターンID“2”が配置された場合の銅メッキ生成後の状態を示している。ダミー配線を配置することにより、酸化物901の上に銅メッキ902が堆積したときのレイアウト情報の高低差は図8に比べて小さくなる。
(B1) of FIG. 9 is after copper plating generation when the dummy wiring pattern ID “1” is arranged in the mesh (X1, Y1) and the dummy wiring pattern ID “2” is arranged in the mesh (X2, Y1). Shows the state. By arranging the dummy wiring, the height difference of the layout information when the copper plating 902 is deposited on the
次に、図9の(b2)は、研磨工程において、研磨中に酸化物901の表面に塗られたBRMを検出した状態を示している。図9の(b1)の領域903において、高低差が小さくなった分、領域903内の銅にかかる応力が減少する。したがって、センサが領域903にてBRMを検出した時点で、他の領域も銅が十分に研磨されていることになる。
Next, (b2) of FIG. 9 shows a state in which BRM applied to the surface of the
続けて、図9の(b3)は、研磨工程において、BRMの検出後、過研磨を行った状態である。図9の(b3)では、過研磨が十分に行われ、ショートを起こす箇所がない。このように、設計支援装置100は、ダミー配線パターンを配置することにより、製造時に歩留まりを向上することができる。次に、図8と図9で示したレイアウト情報の断面図について説明する。
Subsequently, (b3) of FIG. 9 shows a state where overpolishing is performed after detection of BRM in the polishing step. In (b3) of FIG. 9, overpolishing is sufficiently performed and there is no portion that causes a short circuit. Thus, the
図10は、エラーとなったレイアウト情報の製造後の断面と修正後のレイアウト情報の製造後の断面の比較例を示す説明図である。図10の(a)は、エラーとなった設計対象回路の断面を表示している。次に、図10の(b1)は、本実施の形態における領域平均密度による最適化を行った際のレイアウト情報の製造後のチップの断面を表示している。次に、図10の(c1)は、図10の(b1)で示した、領域平均密度による最適化を行った際の各メッシュの領域平均密度を表示している。図10の(c1)が示すように、領域平均密度による最適化を行ったレイアウト情報の各メッシュの領域平均密度のばらつき度合いは小さくなり、エラーなしとなる。 FIG. 10 is an explanatory diagram illustrating a comparative example of a cross section after manufacturing the layout information in error and a cross section after manufacturing the corrected layout information. FIG. 10A shows a cross section of the circuit to be designed in error. Next, (b1) of FIG. 10 displays a cross section of the chip after manufacturing the layout information when the optimization by the area average density in the present embodiment is performed. Next, (c1) in FIG. 10 displays the area average density of each mesh when the optimization by the area average density shown in (b1) of FIG. 10 is performed. As shown in (c1) of FIG. 10, the variation degree of the area average density of each mesh in the layout information optimized by the area average density is reduced, and there is no error.
続けて、図10の(b2)は、領域平均密度による最適化を行わなかった場合のレイアウト情報の製造後のチップの断面を表示している。図10の(b2)で行われる最適化は、たとえば、各メッシュ内にて、平坦性を向上する最適化である。次に、図10の(c2)は、領域平均密度による最適化を行わなかった際の各メッシュの領域平均密度を表示している。図10の(c2)が示すように、領域平均密度による最適化を行わなかったレイアウト情報の各メッシュの領域平均密度のばらつき度合いは大きくなり、エラーとなる。次に、図3〜図10にて説明した動作を実行するフローチャートについて、図11にて説明する。 Subsequently, (b2) of FIG. 10 displays a cross section of the chip after manufacturing the layout information when the optimization by the area average density is not performed. The optimization performed in (b2) of FIG. 10 is, for example, optimization that improves flatness within each mesh. Next, (c2) in FIG. 10 displays the area average density of each mesh when optimization by area average density is not performed. As shown in (c2) of FIG. 10, the variation degree of the area average density of each mesh of the layout information that has not been optimized by the area average density becomes large, resulting in an error. Next, a flowchart for executing the operation described with reference to FIGS. 3 to 10 will be described with reference to FIG.
図11は、設計支援処理手順の一例を示すフローチャートである。設計支援処理手順は、製造時に銅残りが発生し易いレイアウト情報かどうかを判断する処理である。設計支援装置100は、レイアウト情報から、メッシュ情報を生成し、メッシュ情報テーブル311に格納する(ステップS1101)。具体的に、設計支援装置100は、レイアウト情報から、レイアウト領域をメッシュ状に分割し、該当のメッシュに含まれる銅密度を求めることにより、メッシュ情報を生成する。
FIG. 11 is a flowchart illustrating an example of a design support processing procedure. The design support processing procedure is a process for determining whether or not the layout information is likely to cause a copper residue during manufacturing. The
次に、設計支援装置100は、配線層のうちの最下層の配線層を選択する(ステップS1102)。続けて、設計支援装置100は、選択された配線層のメッシュ情報を取得する(ステップS1103)。次に、設計支援装置100は、各メッシュに対して、プロセス固有の有効距離で指定される領域の領域平均密度を算出する(ステップS1104)。続けて、設計支援装置100は、各メッシュの領域平均密度のばらつき度合いを算出する(ステップS1105)。次に、設計支援装置100は、ばらつき度合いがプロセス固有の所定の閾値より大きいか否かを判断する(ステップS1106)。
Next, the
大きい場合(ステップS1106:Yes)、設計支援装置100は、領域平均密度が平均値以下となるメッシュを抽出する(ステップS1107)。次に、設計支援装置100は、銅密度の低い順から、抽出したメッシュのうち、所定数のメッシュを特定する(ステップS1108)。次に、設計支援装置100は、特定したメッシュに、銅密度が上昇するようなダミー配線パターンを配置した場合の配線密度を算出する(ステップS1109)。続いて、設計支援装置100は、算出した配線密度でメッシュ情報テーブル311を更新する(ステップS1110)。ステップS1110の終了後、設計支援装置100は、ステップS1104の処理に移行する。
If larger (step S1106: Yes), the
ばらつき度合いがプロセス固有の所定の閾値以下の場合(ステップS1106:No)、設計支援装置100は、全ての配線層を選択したか否かを判断する(ステップS1111)。まだ選択していない配線層がある場合(ステップS1111:No)、設計支援装置100は、次の配線層を選択する(ステップS1112)。ステップS1112の実行終了後、設計支援装置100は、ステップS1103の処理に移行する。
When the degree of variation is equal to or less than a predetermined threshold unique to the process (step S1106: No), the
全ての配線層を選択した場合(ステップS1111:Yes)、設計支援装置100は、全ての配線層に対するばらつき度合いと、ダミー変更情報を更新したメッシュ情報を出力する(ステップS1113)。ステップS1113の終了後、設計支援装置100は、設計支援処理を終了する。設計支援処理を実行することにより、設計支援装置100は、製造時に銅残りが発生し易いレイアウト情報かどうかを判断し、発生する可能性が高い場合には、歩留まりが向上するようにメッシュ情報テーブル311を更新することができる。
When all the wiring layers are selected (step S1111: Yes), the
以上説明したように、設計支援装置100によれば、レイアウト情報内の隣接領域間で一部重複する所定領域ごとの配線密度となる領域平均密度を求めてレイアウト情報全体の配線密度のばらつき度合いを判断する。これにより、設計支援装置100は、局所的なばらつきを無視して回路全体のばらつき度合いを判断でき、銅残りが発生し易いレイアウト情報を特定することができる。なお、領域平均密度ではなく、単に分割した領域のばらつき度合いを判断した場合、図1のレイアウト情報Aで示したような配線密度の低い領域と、配線密度の高い領域が混在する、銅残りが発生する可能性が低いレイアウト情報も、銅残りが高いと判断してしまう可能性がある。この場合、行わなくともよかったダミー配線の配置処理をすることになってしまう。
As described above, according to the
また、設計支援装置100は、メッシュを小さくすることにより、設計支援処理の判断精度を向上することができる。また、設計支援装置100は、メッシュを大きくすることにより、設計支援処理の処理速度を向上することができる。また、本実施の形態を行わず、更なる過研磨を行おうとすると、制御の負荷がかかるうえに、配線溝にある銅もさらに研磨されて、配線が細くなり、配線抵抗が上昇してしまう可能性がある。
In addition, the
また、設計支援装置100によれば、ばらつき度合いが大きい場合、領域平均密度の低い順から、所定数の部分領域について出力してもよい。これにより、設計者は、銅残りを発生しないように設計対象回路修正する際に、修正の候補となるメッシュの情報を取得することができる。
Further, according to the
また、設計支援装置100によれば、ばらつき度合いが大きい場合、領域平均密度の低い順から抽出した特定の所定数の部分領域のうちの、配線密度の低い順に、特定の所定数より少ない数の部分領域を特定し、特定した部分領域について出力してもよい。これにより、設計者は、銅残りを発生しないように設計対象回路を修正する際に、配線密度が低く、修正を行い易いメッシュの情報を取得することができる。なお、配線密度が高いメッシュはダミー配線を挿入できる箇所が少ないため、設計者は、配線密度が高いメッシュについては修正しづらい。
Further, according to the
また、設計支援装置100によれば、ばらつき度合いが大きい場合、特定した部分領域にダミー配線を配置した場合の配線密度を算出し、メッシュ情報テーブル311を更新してもよい。これにより、設計者は、更新された銅密度と一致するようにダミー配線パターンを配置して設計対象回路を修正することができる。
Further, according to the
また、設計支援装置100によれば、更新後のメッシュ情報テーブル311の記憶内容を参照して、メッシュの領域平均密度のばらつき度合いが大きいか否かを判断してもよい。これにより、修正後の設計対象回路のばらつき度合いが小さくなっていれば、銅残りが発生する可能性を低くできるため、設計支援装置100は、設計対象回路を用いて製造される半導体装置の歩留まりを向上することができる。
Further, the
また、設計支援装置100によれば、テストチップによる実験やシミュレーションツールを用いないため、費用や時間のコストを抑えて歩留まりを向上することができる。
Moreover, according to the
なお、本実施の形態で説明した設計支援方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。本設計支援プログラムは、ハードディスク、フレキシブルディスク、CD−ROM、MO、DVD等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また本設計支援プログラムは、インターネット等のネットワークを介して配布してもよい。 The design support method described in this embodiment can be realized by executing a program prepared in advance on a computer such as a personal computer or a workstation. The design support program is recorded on a computer-readable recording medium such as a hard disk, a flexible disk, a CD-ROM, an MO, and a DVD, and is executed by being read from the recording medium by the computer. The design support program may be distributed via a network such as the Internet.
上述した実施の形態に関し、さらに以下の付記を開示する。 The following additional notes are disclosed with respect to the embodiment described above.
(付記1)コンピュータに、
設計対象回路のレイアウト領域から分割された部分領域群の各部分領域の配線密度を記憶する記憶部の記憶内容を参照して、前記部分領域群から選ばれた部分領域ごとに、前記レイアウト領域上の前記部分領域および前記部分領域と連続する他の部分領域の一部または全部を含む所定領域の配線密度を算出し、
算出した前記部分領域ごとの前記所定領域の配線密度に基づいて、前記所定領域の配線密度のばらつき度合いを表す値を算出し、
算出した前記ばらつき度合いを表す値が所定の閾値より大きいか否かを判断し、
判断した判断結果を出力する、
処理を実行させることを特徴とする設計支援プログラム。
(Supplementary note 1)
With reference to the storage content of the storage unit that stores the wiring density of each partial region of the partial region group divided from the layout region of the circuit to be designed, for each partial region selected from the partial region group, on the layout region Calculating a wiring density of a predetermined region including a part or all of the partial region and another partial region continuous with the partial region,
Based on the calculated wiring density of the predetermined area for each partial area, a value representing the degree of variation in the wiring density of the predetermined area is calculated,
Determining whether the calculated value representing the degree of variation is greater than a predetermined threshold;
Output the result of the decision
A design support program characterized by causing processing to be executed.
(付記2)前記コンピュータに、
算出した前記部分領域ごとの前記所定領域の配線密度の低い順から、前記部分領域群から選ばれた部分領域のうちの所定数の部分領域を抽出し、
算出した前記ばらつき度合いを表す値が前記閾値より大きいと判断した場合、抽出した抽出結果を出力する、
処理を実行させることを特徴とする付記1に記載の設計支援プログラム。
(Supplementary note 2)
Extracting a predetermined number of partial areas out of the partial areas selected from the partial area group, in ascending order of wiring density of the predetermined areas for the calculated partial areas,
When it is determined that the calculated value representing the degree of variation is greater than the threshold value, the extracted extraction result is output.
The design support program according to
(付記3)前記コンピュータに、
前記部分領域ごとの配線密度の低い順から、抽出した前記所定数の部分領域のうちの、前記所定数より小さい所定数の部分領域を特定する処理を実行させ、
前記出力する処理は、
算出した前記ばらつき度合いを表す値が前記閾値より大きいと判断した場合、特定した特定結果を出力することを特徴とする付記2に記載の設計支援プログラム。
(Supplementary note 3)
From the descending order of wiring density for each partial area, out of the predetermined number of extracted partial areas, a process for specifying a predetermined number of partial areas smaller than the predetermined number is executed,
The output process is as follows:
The design support program according to
(付記4)前記コンピュータに、
算出した前記ばらつき度合いを表す値が前記閾値より大きいと判断した場合、電気信号の伝達とは無関係のダミー配線の面積に基づいて、特定した前記部分領域に前記ダミー配線を配置した場合の前記部分領域の配線密度を算出し、
前記記憶部に記憶されている特定した前記部分領域の配線密度を、算出した前記部分領域の配線密度に更新する、
処理を実行させることを特徴とする付記3に記載の設計支援プログラム。
(Supplementary note 4)
When it is determined that the calculated value representing the degree of variation is greater than the threshold value, the portion when the dummy wiring is arranged in the specified partial region based on the area of the dummy wiring unrelated to transmission of an electric signal Calculate the wiring density of the area,
Update the wiring density of the specified partial area stored in the storage unit to the calculated wiring density of the partial area,
The design support program according to
(付記5)前記所定領域の配線密度を算出する処理は、
更新した更新後の前記記憶部の記憶内容を参照して、前記部分領域群から選ばれた部分領域ごとに、前記所定領域の配線密度を算出することを特徴とする付記4に記載の設計支援プログラム。
(Additional remark 5) The process which calculates the wiring density of the said predetermined area | region is
The design support according to
(付記6)設計対象回路のレイアウト領域から分割された部分領域群の各部分領域の配線密度を記憶する記憶部の記憶内容を参照して、前記部分領域群から選ばれた部分領域ごとに、前記レイアウト領域上の前記部分領域および前記部分領域と連続する他の部分領域の一部または全部を含む所定領域の配線密度を算出し、
算出した前記部分領域ごとの前記所定領域の配線密度に基づいて、前記所定領域の配線密度のばらつき度合いを表す値を算出し、
算出した前記ばらつき度合いを表す値が所定の閾値より大きいか否かを判断し、
判断した判断結果を出力する、
処理をコンピュータに実行させる設計支援プログラムを記録したことを特徴とする記録媒体。
(Supplementary Note 6) For each partial region selected from the partial region group with reference to the storage content of the storage unit that stores the wiring density of each partial region of the partial region group divided from the layout region of the design target circuit, Calculating a wiring density of a predetermined region including a part or all of the partial region and the other partial region continuous with the partial region on the layout region;
Based on the calculated wiring density of the predetermined area for each partial area, a value representing the degree of variation in the wiring density of the predetermined area is calculated,
Determining whether the calculated value representing the degree of variation is greater than a predetermined threshold;
Output the result of the decision
A recording medium on which a design support program for causing a computer to execute processing is recorded.
(付記7)設計対象回路のレイアウト領域から分割された部分領域群の各部分領域の配線密度を記憶する記憶部の記憶内容を参照して、前記部分領域群から選ばれた部分領域ごとに、前記レイアウト領域上の前記部分領域および前記部分領域と連続する他の部分領域の一部または全部を含む所定領域の配線密度を算出する第1の算出部と、
前記第1の算出部によって算出された前記部分領域ごとの前記所定領域の配線密度に基づいて、前記所定領域の配線密度のばらつき度合いを表す値を算出する第2の算出部と、
前記第2の算出部によって算出された前記ばらつき度合いを表す値が所定の閾値より大きいか否かを判断する判断部と、
前記判断部によって判断された判断結果を出力する出力部と、
を有することを特徴とする設計支援装置。
(Supplementary Note 7) With reference to the storage content of the storage unit that stores the wiring density of each partial region of the partial region group divided from the layout region of the design target circuit, for each partial region selected from the partial region group, A first calculation unit that calculates a wiring density of a predetermined region including a part or all of the partial region and the other partial region continuous with the partial region on the layout region;
A second calculation unit that calculates a value representing a variation degree of the wiring density of the predetermined region based on the wiring density of the predetermined region for each of the partial regions calculated by the first calculation unit;
A determination unit that determines whether or not a value representing the degree of variation calculated by the second calculation unit is greater than a predetermined threshold;
An output unit for outputting a determination result determined by the determination unit;
A design support apparatus comprising:
(付記8)設計対象回路のレイアウト領域から分割された部分領域群の各部分領域の配線密度を記憶する記憶部の記憶内容を参照して、前記部分領域群から選ばれた部分領域ごとに、前記レイアウト領域上の前記部分領域および前記部分領域と連続する他の部分領域の一部または全部を含む所定領域の配線密度を算出する第1の算出部と、
前記第1の算出部によって算出された前記部分領域ごとの前記所定領域の配線密度に基づいて、前記所定領域の配線密度のばらつき度合いを表す値を算出する第2の算出部と、
前記第2の算出部によって算出された前記ばらつき度合いを表す値が所定の閾値より大きいか否かを判断する判断部と、
前記判断部によって判断された判断結果を出力する出力部と、
を有するコンピュータを含むことを特徴とする設計支援装置。
(Supplementary Note 8) For each partial region selected from the partial region group with reference to the storage content of the storage unit that stores the wiring density of each partial region of the partial region group divided from the layout region of the design target circuit, A first calculation unit that calculates a wiring density of a predetermined region including a part or all of the partial region and the other partial region continuous with the partial region on the layout region;
A second calculation unit that calculates a value representing a variation degree of the wiring density of the predetermined region based on the wiring density of the predetermined region for each of the partial regions calculated by the first calculation unit;
A determination unit that determines whether or not a value representing the degree of variation calculated by the second calculation unit is greater than a predetermined threshold;
An output unit for outputting a determination result determined by the determination unit;
A design support apparatus including a computer having
(付記9)コンピュータが、
設計対象回路のレイアウト領域から分割された部分領域群の各部分領域の配線密度を記憶する記憶部の記憶内容を参照して、前記部分領域群から選ばれた部分領域ごとに、前記レイアウト領域上の前記部分領域および前記部分領域と連続する他の部分領域の一部または全部を含む所定領域の配線密度を算出し、
算出した前記部分領域ごとの前記所定領域の配線密度に基づいて、前記所定領域の配線密度のばらつき度合いを表す値を算出し、
算出した前記ばらつき度合いを表す値が所定の閾値より大きいか否かを判断し、
判断した判断結果を出力する、
処理を実行することを特徴とする設計支援方法。
(Supplementary note 9)
With reference to the storage content of the storage unit that stores the wiring density of each partial region of the partial region group divided from the layout region of the circuit to be designed, for each partial region selected from the partial region group, on the layout region Calculating a wiring density of a predetermined region including a part or all of the partial region and another partial region continuous with the partial region,
Based on the calculated wiring density of the predetermined area for each partial area, a value representing the degree of variation in the wiring density of the predetermined area is calculated,
Determining whether the calculated value representing the degree of variation is greater than a predetermined threshold;
Output the result of the decision
A design support method characterized by executing processing.
100 設計支援装置
301 第1算出部
302 第2算出部
303 判断部
304 抽出部
305 特定部
306 出力部
307 第3算出部
308 更新部
DESCRIPTION OF
Claims (7)
設計対象回路のレイアウト領域から分割された部分領域群の各部分領域の配線密度を記憶する記憶部の記憶内容を参照して、前記部分領域群から選ばれた部分領域ごとに、前記レイアウト領域上の前記部分領域および前記部分領域と連続する他の部分領域の一部または全部を含む所定領域の配線密度を算出し、
算出した前記部分領域ごとの前記所定領域の配線密度に基づいて、前記所定領域の配線密度のばらつき度合いを表す値を算出し、
算出した前記ばらつき度合いを表す値が所定の閾値より大きいと判断することにより、前記設計対象回路の製造時に銅残りが発生し易いことを判断し、
判断した判断結果を出力する、
処理を実行させることを特徴とする設計支援プログラム。 On the computer,
With reference to the storage content of the storage unit that stores the wiring density of each partial region of the partial region group divided from the layout region of the circuit to be designed, for each partial region selected from the partial region group, on the layout region Calculating a wiring density of a predetermined region including a part or all of the partial region and another partial region continuous with the partial region,
Based on the calculated wiring density of the predetermined area for each partial area, a value representing the degree of variation in the wiring density of the predetermined area is calculated,
By determining that the calculated value representing the degree of variation is greater than a predetermined threshold, it is determined that copper residue is likely to occur during the manufacture of the design target circuit,
Output the result of the decision
A design support program characterized by causing processing to be executed.
算出した前記部分領域ごとの前記所定領域の配線密度の低い順から、前記部分領域群から選ばれた部分領域のうちの所定数の部分領域を抽出し、
算出した前記ばらつき度合いを表す値が前記閾値より大きいと判断した場合、抽出した抽出結果を出力する、
処理を実行させることを特徴とする請求項1に記載の設計支援プログラム。 In the computer,
Extracting a predetermined number of partial areas out of the partial areas selected from the partial area group, in ascending order of wiring density of the predetermined areas for the calculated partial areas,
When it is determined that the calculated value representing the degree of variation is greater than the threshold value, the extracted extraction result is output.
The design support program according to claim 1, wherein processing is executed.
前記部分領域ごとの配線密度の低い順から、抽出した前記所定数の部分領域のうちの、前記所定数より小さい所定数の部分領域を特定する処理を実行させ、
前記出力する処理は、
算出した前記ばらつき度合いを表す値が前記閾値より大きいと判断した場合、特定した特定結果を出力することを特徴とする請求項2に記載の設計支援プログラム。 In the computer,
From the descending order of wiring density for each partial area, out of the predetermined number of extracted partial areas, a process for specifying a predetermined number of partial areas smaller than the predetermined number is executed,
The output process is as follows:
3. The design support program according to claim 2, wherein when the calculated value representing the degree of variation is determined to be larger than the threshold value, the specified specific result is output.
算出した前記ばらつき度合いを表す値が前記閾値より大きいと判断した場合、電気信号の伝達とは無関係のダミー配線の面積に基づいて、特定した前記部分領域に前記ダミー配線を配置した場合の前記部分領域の配線密度を算出し、
前記記憶部に記憶されている特定した前記部分領域の配線密度を、算出した前記部分領域の配線密度に更新する、
処理を実行させることを特徴とする請求項3に記載の設計支援プログラム。 In the computer,
When it is determined that the calculated value representing the degree of variation is greater than the threshold value, the portion when the dummy wiring is arranged in the specified partial region based on the area of the dummy wiring unrelated to transmission of an electric signal Calculate the wiring density of the area,
Update the wiring density of the specified partial area stored in the storage unit to the calculated wiring density of the partial area,
The design support program according to claim 3, wherein processing is executed.
更新した更新後の前記記憶部の記憶内容を参照して、前記部分領域群から選ばれた部分領域ごとに、前記所定領域の配線密度を算出することを特徴とする請求項4に記載の設計支援プログラム。 The process of calculating the wiring density of the predetermined area is as follows:
The design according to claim 4, wherein the wiring density of the predetermined region is calculated for each partial region selected from the partial region group with reference to the updated storage content of the storage unit. Support program.
前記第1の算出部によって算出された前記部分領域ごとの前記所定領域の配線密度に基づいて、前記所定領域の配線密度のばらつき度合いを表す値を算出する第2の算出部と、
前記第2の算出部によって算出された前記ばらつき度合いを表す値が所定の閾値より大きいと判断することにより、前記設計対象回路の製造時に銅残りが発生し易いことを判断する判断部と、
前記判断部によって判断された判断結果を出力する出力部と、
を有することを特徴とする設計支援装置。 With reference to the storage content of the storage unit that stores the wiring density of each partial region of the partial region group divided from the layout region of the circuit to be designed, for each partial region selected from the partial region group, on the layout region A first calculation unit that calculates a wiring density of a predetermined region including a part or all of the partial region and another partial region continuous with the partial region;
A second calculation unit that calculates a value representing a variation degree of the wiring density of the predetermined region based on the wiring density of the predetermined region for each of the partial regions calculated by the first calculation unit;
A determination unit value representing the degree of variation calculated by said second calculation section by determining the greater than a predetermined threshold, for determining that tends copper residue occurs at the time of manufacture of the design target circuit,
An output unit for outputting a determination result determined by the determination unit;
A design support apparatus comprising:
設計対象回路のレイアウト領域から分割された部分領域群の各部分領域の配線密度を記憶する記憶部の記憶内容を参照して、前記部分領域群から選ばれた部分領域ごとに、前記レイアウト領域上の前記部分領域および前記部分領域と連続する他の部分領域の一部または全部を含む所定領域の配線密度を算出し、
算出した前記部分領域ごとの前記所定領域の配線密度に基づいて、前記所定領域の配線密度のばらつき度合いを表す値を算出し、
算出した前記ばらつき度合いを表す値が所定の閾値より大きいと判断することにより、前記設計対象回路の製造時に銅残りが発生し易いことを判断し、
判断した判断結果を出力する、
処理を実行することを特徴とする設計支援方法。
Computer
With reference to the storage content of the storage unit that stores the wiring density of each partial region of the partial region group divided from the layout region of the circuit to be designed, for each partial region selected from the partial region group, on the layout region Calculating a wiring density of a predetermined region including a part or all of the partial region and another partial region continuous with the partial region,
Based on the calculated wiring density of the predetermined area for each partial area, a value representing the degree of variation in the wiring density of the predetermined area is calculated,
By determining that the calculated value representing the degree of variation is greater than a predetermined threshold, it is determined that copper residue is likely to occur during the manufacture of the design target circuit,
Output the result of the decision
A design support method characterized by executing processing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012146148A JP5978802B2 (en) | 2012-06-28 | 2012-06-28 | Design support program, design support apparatus, and design support method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012146148A JP5978802B2 (en) | 2012-06-28 | 2012-06-28 | Design support program, design support apparatus, and design support method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014010582A JP2014010582A (en) | 2014-01-20 |
JP5978802B2 true JP5978802B2 (en) | 2016-08-24 |
Family
ID=50107263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012146148A Expired - Fee Related JP5978802B2 (en) | 2012-06-28 | 2012-06-28 | Design support program, design support apparatus, and design support method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5978802B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11307419A (en) * | 1998-04-21 | 1999-11-05 | Sony Corp | Simulation method in semiconductor process |
JP3479052B2 (en) * | 2001-04-23 | 2003-12-15 | 沖電気工業株式会社 | Semiconductor device dummy placement determination method |
JP2009266213A (en) * | 2008-03-31 | 2009-11-12 | Fujitsu Microelectronics Ltd | Layout verification method, design device and program |
JP5515816B2 (en) * | 2010-02-09 | 2014-06-11 | 富士通株式会社 | Polishing prediction evaluation apparatus, polishing prediction evaluation method, polishing prediction evaluation program, overpolishing condition calculation apparatus, overpolishing condition calculation method, and overpolishing condition calculation program |
-
2012
- 2012-06-28 JP JP2012146148A patent/JP5978802B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014010582A (en) | 2014-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6534436B2 (en) | Updating pin locations in the graphical user interface of the electronic design automation tool | |
JP2007265179A (en) | Layout verification method and layout verification apparatus | |
TWI614659B (en) | Capacitive touch system with improved touch sensing precision and coordinate extraction method thereof | |
CN107291966B (en) | Method and apparatus for chemical mechanical polishing simulation | |
JP2013037451A (en) | Layout design device, layout design method, and layout design program | |
CN102508981A (en) | Method and device for accelerating CMP simulation | |
US8667433B2 (en) | Polishing estimation/evaluation device, overpolishing condition calculation device, and computer-readable non-transitory medium thereof | |
KR20130116169A (en) | Rc corner solutions for double patterning technology | |
TWI519907B (en) | Method and computer system of simulating processing variations casued by a use of multiple masks | |
JP5671357B2 (en) | Lithography verification apparatus and lithography simulation program | |
JP5978802B2 (en) | Design support program, design support apparatus, and design support method | |
JP5251639B2 (en) | Design verification equipment for semiconductor devices | |
JP2009026045A (en) | Layout creating device and manufacturing method for semiconductor integrated circuit | |
US20140189631A1 (en) | Computer-readable recording medium, circuit design apparatus and circuit design method | |
JP5434355B2 (en) | Design support program, design support apparatus, and design support method | |
US9435643B2 (en) | Presumably defective portion decision apparatus, presumably defective portion decision method, fabrication method for semiconductor device and program | |
TWI849948B (en) | Touch area division method, electronic chip and information processing device | |
JP6109310B2 (en) | Template creation device and sample observation device for sample observation device | |
JP5924029B2 (en) | Design support apparatus, design support method, and program | |
US11901223B2 (en) | Stress analysis method and semiconductor device manufacturing method | |
US20230297749A1 (en) | Design method and design apparatus | |
JP5402430B2 (en) | Design method | |
JP6205831B2 (en) | Mask pattern generation method, mask pattern generation apparatus, and mask pattern generation program | |
JP2015194965A (en) | Design support apparatus, design support method, and design support program | |
JP2016212539A (en) | Information processing apparatus, defect location determination program, and defect location determination method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160711 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5978802 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |