JP5978777B2

JP5978777B2 - 撮像装置

Info

Publication number: JP5978777B2
Application number: JP2012127301A
Authority: JP
Inventors: 澤田　亮; 亮澤田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2012-06-04
Filing date: 2012-06-04
Publication date: 2016-08-24
Anticipated expiration: 2032-06-04
Also published as: JP2013251867A

Description

本件は、撮像装置に関する。

撮像装置として知られる赤外線撮像デバイスは、入射する赤外線により対象物の表面温度を遠隔位置において非接触で計測し、該対象物の形状の検出などに利用される。赤外線撮像デバイスは、例えば、製造ラインにおける計測装置や制御装置、医療における診断装置、及び、暗視カメラやセンサ装置などの広い用途に用いられている。

赤外線撮像デバイスは、反射鏡やレンズを用いて、入射する赤外線を結像させ、電気信号に変換することにより画像を取得する。例えば、赤外線センサアレイは、２次元マトリックス状に配置された複数のセンサ素子と、該センサ素子から画素データを読み出す読出回路とを有する。複数のセンサ素子、及び読出回路は、別々の基板に形成され、導電性のバンプを介して互いに接続されている。センサ素子の基板は、例えばヒ化ガリウム（ＧａＡｓ）などにより形成され、他方、読出回路の基板は、シリコン（Ｓｉ）などにより形成される。

赤外線撮像デバイスに関し、例えば特許文献１には、雑音による画素信号の変化を識別する技術が開示されている。

特開２０１１−１４２５５８号公報

高感度の赤外線撮像デバイスは、自装置の熱による暗電流の発生を防止するため、動作中、例えば液体窒素相当の温度（例えば８０（Ｋ）程度）に冷却される。ここで、上述した各基板は、互いに材質が異なり、線熱膨張係数が相違するため、該冷却によって、基板間のバンプに応力が加わる。

高解像度化を目的として、センサ素子の数（つまり、画素数）、及び基板の表面積を増加させた場合、表面積の増加に伴って上記の応力が増加するので、バンプが大きく歪み、短絡や破断などに至ることがある。一方、表面積を変えずに画素数を増加させた場合も、バンプ同士の間隔が狭くなるため、短絡の可能性が生ずる。短絡や破断は、結果として画素欠陥の問題を起こす。

そこで本件は上記の課題に鑑みてなされたものであり、効果的に高解像度化が可能な撮像装置を提供することを目的とする。

上記の課題を解決するため、本明細書に記載の撮像装置は、複数のセンサ素子が配列されたセンサ基板と、前記複数のセンサ素子から画素データを読み出す読出回路を含む回路基板と、前記センサ基板、及び前記回路基板の間に設けられた複数のバンプとを有し、前記複数のセンサ素子は、２つずつ直列に接続され、該直列に接続された２つのセンサ素子は、前記複数のバンプのうち、共通のバンプを介して前記読出回路に接続されており、前記センサ基板は、、前記２つのセンサ素子から、前記読出回路による前記画素データの読み出し対象を選択する選択回路が設けられ、前記選択回路は、極性の方向が互いに反対となるように、前記２つのセンサ素子とそれぞれ並列に接続された２つのダイオードを含む。

本明細書に記載の撮像装置は、効果的に高解像度化できるという効果を奏する。

赤外線撮像デバイスの斜視図である。比較例に係る赤外線撮像デバイスについて、図１のＩＩ−ＩＩ線による断面を部分的に示す断面図である。図２のＩＩＩ−ＩＩＩ線による断面を部分的に示す断面図である。実施例に係る赤外線撮像デバイスについて、図１のＩＩ−ＩＩ線による断面を部分的に示す断面図である。図４のＶ−Ｖ線による断面を部分的に示す断面図である。読出回路の一例を示す回路図である。選択回路、及び画素取得部の一例を示す回路図である。画素取得部の動作を示すタイムチャートである。センサ素子、及びダイオードを形成するための積層体の一例を示す断面図である。センサ素子、及びダイオードの積層構造の一例を示す断面図である。

図１は、赤外線撮像デバイスの斜視図である。赤外線撮像デバイスは、撮像対象から発せられる赤外線ＩＲを感知し、画素ごとに、赤外線ＩＲの強度に応じた画素データを生成して出力する撮像装置である。赤外線撮像デバイスは、例えば、５〜２０（ｍｍ）角サイズの矩形のチップ形状を有する。

赤外線撮像デバイスは、各々の板面が対向するセンサ基板１、及び回路基板２を有する。センサ基板１は、例えばヒ化ガリウム（ＧａＡｓ）などにより形成されている。センサ基板１は、板面に沿って、画素数と同数分の複数のセンサ素子が２次元マトリクス状に配列され、板面１０に入射する赤外線ＩＲから画素データを生成する。センサ素子は、例えば、量子井戸型光検出器（ＱＷＩＰ：ＱｕａｎｔｕｍＷｅｌｌＩｎｆｒａｍｅｄＰｈｏｔｏｄｅｔｅｃｔｏｒ）である。

回路基板２は、例えばシリコンにより形成され、複数のセンサ素子から画素データを読み出す読出回路を含む。なお、センサ基板１、及び回路基板２の厚さは、例えば、それぞれ５（μｍ）、及び６００（μｍ）である。

図２は、比較例に係る赤外線撮像デバイスについて、図１のＩＩ−ＩＩ線による断面を部分的に示す断面図である。また、図３は、図２のＩＩＩ−ＩＩＩ線による断面を部分的に示す断面図である。センサ基板１、及び回路基板２の間には、複数のバンプ３が設けられている。

複数のバンプ３は、それぞれ、インジウムなどの導電性の材質により形成されている。複数のバンプ３の各々は、センサ基板１に配列された複数のセンサ素子９を、１つずつ回路基板２に含まれる読出回路に接続する。すなわち、１個のバンプ３を介して読出回路に接続されるセンサ素子９は、１個である。なお、バンプ３と読出回路の接続は、半田付けや圧着などの手段により行われる。

したがって、本例において、高解像度化を図るためにセンサ素子９の数、つまり画素数を増加させた場合、バンプ３の数も同じ分だけ増加するから、センサ基板１の表面積を一定とすると、バンプ３同士の間隔Ｌが狭くなり、上述した問題を生ずる。なお、本例のバンプ３の間隔Ｌは、例えば１０〜２０（μｍ）である。

一方、図４は、実施例に係るに係る赤外線撮像デバイスについて、図１のＩＩ−ＩＩ線による断面を部分的に示す断面図であり、図５は、図４のＶ−Ｖ線による断面を部分的に示す断面図である。なお、図４、及び図５において、図２、及び図３と共通する構成については、同一の符号を付し、その説明を省略する。

本実施例において、複数のセンサ素子４，５は、２つずつ、複数のバンプ３のうち、共通のバンプ３を介して、回路基板２に含まれる読出回路に接続されている。すなわち、複数のバンプ３は、それぞれ、２つのセンサ素子４，５により共有されている。一方のセンサ素子４は、平面視において、バンプ３と重なるように配置されており、他方のセンサ素子５と交互に並ぶように配列されている。２つのセンサ素子４，５は、バンプ３までの距離が最短となるように、互いに隣接するものであってもよいが、これに限定されない。

本実施例に係る赤外線撮像素子は、比較例（図２、及び図３参照）と比較すると、バンプ３の間隔Ｌ（またはピッチ）、及び大きさが同一であり、センサ素子４，５の表面積は小さい。したがって、本実施例に係る赤外線撮像素子は、図４に示されるように、バンプ３の数、及びセンサ基板１の表面積を変更することなく、センサ素子４，５を比較例より多く設けることが可能である。なお、センサ素子９，４，５の表面形状は、図示された八角形に限定されず、矩形などの他の形状であってもよい。

２つのセンサ素子４，５が生成した画素データは、共通のバンプ３を介して、回路基板２に形成された読出回路により、画素信号として順次に読み出される。図６は、読出回路の一例を示す回路図である。

読出回路は、複数の画素取得部２０と、複数の出力トランジスタ２１と、複数の行選択トランジスタ２２と、複数の列選択トランジスタ２４と、負荷トランジスタ２６と、垂直走査部２７と、水平走査部２８と、増幅器２９とを含む。なお、図６には、複数存在する同一の回路要素のうち、一部のみが示されている。

複数の画素取得部２０は、それぞれ、バンプ３を介して２つのセンサ素子４，５と接続され、該センサ素子４，５から時分割により順次に画素データを取得する。画素取得部２０は、出力トランジスタ２１の制御端子と接続され、この出力トランジスタ２１を介して画素データを、画素信号として出力する。出力トランジスタ２１は、一端子が、電源電圧が印加された電源ライン２３１と接続され、他方、他端子が行選択トランジスタ２２の一端子と接続されている。

行選択トランジスタ２２は、制御端子が行選択ライン２５０を介して垂直走査部２７と接続され、他方、他端子が列選択ライン２３０を介して列選択トランジスタ２４の一端子と接続されている。列選択トランジスタ２４は、他端子が出力ライン２５１を介して増幅器２９の入力端子と接続され、他方、制御端子が水平走査部２８と接続されている。

負荷トランジスタ２６は、一端子が出力ライン２５１を介して増幅器２９の入力端子と接続され、他方、他端子にはグランド電位が与えられている。負荷トランジスタ２６は、制御端子に与えられる電圧に応じて、出力ライン２５１から一定の電流をグランドに流す。

垂直走査部２７は、複数の行選択ライン２５０から１つを時分割により順次に選択し、所定の電圧を与えることによって、選択されたライン２５０に接続された行選択トランジスタ２２をオン制御する。一方、水平走査部２８は、複数の列選択トランジスタ２４から１つを時分割により順次に選択し、所定の電圧を与えることによってオン制御する。

これにより、複数の画素取得部２０の１つが、オン状態の行選択トランジスタ２２、及びオン状態の列選択トランジスタ２４を介して、出力ライン２５１と導通可能に接続される。そして、該画素取得部２０の画素信号は、出力ライン２５１を介して増幅器２９の出力端子Ｐに出力される。すなわち、読出回路は、画素取得部２０が、各画素に対応して設けられ、選択された行及び列に該当する画素取得部２０の画素信号を、時分割により順次に出力する。

上述したように、画素取得部２０は、２つのセンサ素子４，５の各画素データを時分割により出力する。このため、センサ基板１は、共通のバンプ３を介して接続されたセンサ素子４，５から、読出回路による画素データの読み出し対象を選択する選択回路が設けられている。図７は、選択回路、及び画素取得部２０の一例を示す回路図である。

選択回路６は、極性の方向が互いに反対となるように、第１及び第２センサ素子４，５とそれぞれ並列に接続された第１及び第２ダイオード６１，６２を含む。第１及び第２センサ素子４，５は、互いに直列に接続され、共通のバンプ３を介して画素取得部２０と接続されている。

より具体的には、第１センサ素子４は、一方の電極がバンプ３の一端に接続され、他方の電極が第２センサ素子５の電極の一方と接続されている。また、第２センサ素子５は、他方の電極が共通電極Ｑに接続されている。第１及び第２ダイオード６１，６２は、アノード電極同士が接続され、互いの極性が反対となっている。共通電極Ｑには、第１及び第２センサ素子４，５から、画素データの読み出し対象を決定するための制御電圧Ｖｃが印加される。なお、共通電極Ｑは、外部端子としてもよい。

また、画素取得部２０は、駆動トランジスタ２０１と、リセットトランジスタ２０２と、蓄積キャパシタ２０３と、オペアンプ２０４と、電圧源２０５と、一対のサンプリングトランジスタ２０６，２０７と、保持キャパシタ２０８とを含む。駆動トランジスタ２０１は、一対の端子が、バンプ３の他端、及びオペアンプ２０４の反転入力端子（−）にそれぞれ接続されている。駆動トランジスタ２０１は、制御端子に入力される駆動信号ＩＮＴによりオンオフ制御される。

蓄積キャパシタ２０３、オペアンプ２０４、及び電圧源２０５は、積分回路を構成する。蓄積キャパシタ２０３は、一端子がオペアンプ２０４の反転入力端子（−）に接続され、他端子がオペアンプ２０４の出力端子に接続されている。オペアンプ２０４の非反転入力端子（＋）は、電圧源２０５から基準電圧Ｖｒｅｆが与えられている。また、リセットトランジスタ２０２の一対の端子は、オペアンプ２０４の反転入力端子（−）、及び出力端子とそれぞれ接続されている。リセットトランジスタ２０２は、制御端子に入力されるリセット信号ＲＳＴによりオンオフ制御される。

オペアンプ２０４の出力端子は、一対のサンプリングトランジスタ２０６，２０７の一方の端子と接続されている。一方のサンプリングトランジスタ２０７は、両端子が互いに接続されている。一対のサンプリングトランジスタ２０６，２０７は、各制御端子に入力されるサンプルホールド信号ＳＨ，ＳＨＢにより、両方ともオン状態、または両方ともオフ状態となるように制御される。また、保持キャパシタ２０８は、一端が、一対のサンプリングトランジスタ２０６，２０７の他方の端子、及び、上述した出力トランジスタ２１のゲート電極と接続され、他端が接地されている。

上述した構成によると、駆動トランジスタ２０１の制御端子に駆動信号ＩＮＴが入力されたとき、駆動トランジスタ２０１がオン状態となり、導通する。このとき、オペアンプ２０４の反転入力端子（−）の電位は、非反転入力端子（＋）に与えられた基準電位Ｖｒｅｆとなるように制御されるから、バンプ３の電位も基準電位Ｖｒｅｆとなる。

ここで、共通電極Ｑの電位Ｖｃが基準電位Ｖｒｅｆより高い場合、第１及び第２ダイオード６１，６２はそれぞれオン状態及びオフ状態となるから、第１センサ素子４の端子間が短絡され、第２センサ素子５にはバイアス電圧Ｖｃ−Ｖｒｅｆが印加される。このため、第２センサ素子５の画素データのみが画素取得部２０に出力される。

一方、共通電極Ｑの電位Ｖｃが基準電位Ｖｒｅｆより低い場合、第１及び第２ダイオード６１，６２はそれぞれオフ状態及びオン状態となるから、第２センサ素子５の端子間が短絡され、第１センサ素子４にはバイアス電圧Ｖｒｅｆ−Ｖｃが印加される。このため、第１センサ素子４の画素データのみが画素取得部２０に出力される。

このように、共通電極Ｑの電位Ｖｃが、基準電位Ｖｒｅｆより高い値、または、基準電位Ｖｒｅｆより低い値となるように制御を行うことによって、第１センサ素子４、または第２センサ素子５の画素データが選択的に出力される。出力された画素データは、電荷量として蓄積キャパシタ２０３に蓄積される。蓄積キャパシタ２０３は、リセットトランジスタ２０２の制御端子にリセット信号ＲＳＴが入力されたとき、両端が短絡されるため、電荷量がゼロとなる。

蓄積キャパシタ２０３に蓄積された画素データは、サンプリングトランジスタ２０７の制御端子にサンプルホールド信号ＳＨが入力されたとき、保持キャパシタ２０８に転送され、保持される。保持キャパシタ２０８に保持された画素データは、上述した垂直走査部２７、及び水平走査部２８により当該画像取得部２０が選択されたとき、出力トランジスタ２１を介して、画素信号として出力端子Ｐに出力される。図８は、このときの画素取得部の動作を示すタイムチャートである。

制御電圧Ｖｃは、期間Ｔ１において基準電圧Ｖｒｅｆより高く、期間Ｔ２において基準電圧Ｖｒｅｆより低くなるように制御される。なお、この制御は、例えば外部の発振回路により行われる。

期間Ｔ１，Ｔ２の各々において、駆動信号ＩＮＴ、及びリセット信号ＲＳＴが入力されると、駆動トランジスタ２０１が導通するとともに、蓄積キャパシタ２０３の電荷量がゼロとなる。リセット解除後、蓄積キャパシタ２０３は、画素データとして、期間Ｔ１においては第２センサ素子５により電荷が蓄積され、期間Ｔ２においては第１センサ素子４により電荷が蓄積される。ここで、駆動信号ＩＮＴの入力時間ｔｓ１，ｔｓ２は、積分回路の積分時間となる。

期間Ｔ１，Ｔ２の各々の経過後、サンプルホールド信号ＳＨが入力されることにより、蓄積キャパシタ２０３に蓄積された画素データは、保持キャパシタ２０８に転送され、保持される。なお、保持キャパシタ２０８に保持された第２センサ素子５の画素データは、期間Ｔ２の積分時間ｔｓ２中に、出力トランジスタ２１を介し、画素信号として出力される。このように、第１及び第２センサ素子４，５は、駆動信号ＩＮＴに従って、時分割により交互に画素データを出力する。

第１及び第２センサ素子４，５、及び第１及び第２ダイオード６１，６２は、図９に例示される積層体１０から容易に形成される。積層体１０は、共通電極層７０、画素分離層７１、下部電極層７２、第１ショットキー接合層７３、第１中間電極層７４、吸収層７５、第２中間電極層７６、第２ショットキー接合層７７、及び上部電極層７８が、この順に積層されて形成される。

各層７０〜７８の構成を述べると、共通電極層７０は、ｎ型不純物の濃度が１．０×１０^１８（ｃｍ^−３）であるＧａＡｓ半導体により形成されている。画素分離層７１は、厚さが約１００（ｎｍ）であり、ｎ型不純物の濃度が５．１×１０^１6（ｃｍ^−３）であるＧａＡｓ半導体により形成されている。下部電極層７２は、ｎ型不純物の濃度が１．０×１０^１8（ｃｍ^−３）であるＧａＡｓ半導体により形成されている。

第１及び第２ショットキー接合層７３，７７は、それぞれ、厚さが約１００（ｎｍ）であり、ｎ型不純物の濃度が５．１×１０^１6（ｃｍ^−３）であるＧａＡｓ半導体により形成されている。第１及び第２中間電極層７４，７６は、それぞれ、厚さが約４００（ｎｍ）であり、ｎ型不純物の濃度が１．０×１０^１8（ｃｍ^−３）であるＧａＡｓ半導体により形成されている。上部電極層７８は、ｎ型不純物の濃度が１．０×１０^１8（ｃｍ^−３）であるＧａＡｓ半導体により形成されている。吸収層７５は、例えば、ＡｌＧａＡｓ半導体により形成された複数の障壁層と、ｎ型不純物が添加されたＧａＡｓ半導体により形成された複数の井戸層とが交互に積層されたものである。なお、上述した比較例におけるセンサ素子９は、上記の吸収層７５、及び中間電極層７４，７６の積層体により形成される。

各層７０〜７８は、例えば、エピタキシャル成長法、プラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法、スパッタ、及び蒸着などの薄膜形成技術、印刷、めっき又はそれらの組み合わせによって形成されるが、形成手法は限定されない。この積層体１０を、例えば、イオンミリングなどのドライエッチング手法を用いてエッチングし、さらに他の薄膜形成処理を行うことにより、センサ素子４，５、及び選択回路６が得られる。

図１０は、センサ素子４，５、及び選択回路６の積層構造の一例を示す断面図である。図１０に示された２つの積層体に含まれる各層７０ａ〜７８ａ、７０ｂ〜７８ｂは、上述した各層７０〜７８からそれぞれ得られる。

第２センサ素子５は、第１及び第２中間電極層７４ａ，７６ａ、及び吸収層７５ａにより形成され、第１センサ素子４は、第１及び第２中間電極層７４ｂ，７６ｂ、及び吸収層７５ｂにより形成される。また、共通電極Ｐは、共通電極層７０ａにより形成されている。赤外線の入射時、吸収層７５ａ，７５ｂにおいて、量子井戸内における光吸収により電子が基底準位から励起準位に励起される。そして、電子は、第１及び第２中間電極層７４ａ，７６ａ，７４ｂ，７６ｂの間にバイアス電圧が印加された時、量子井戸外へと取り出され、画素データとなる光電流が発生する。なお、画素分離層７１ａ，７１ｂは、共通電極層７０ａ，７０ｂとセンサ素子５，４とを、それぞれ電気的に分離する。

共通電極層７０ａの一端の露出面には、第１オーミック電極８０が形成されている。第１オーミック電極８０は、積層方向に延びる配線８１を介して、第２ショットキー接合層７７ａの一端の露出面に形成された第１ショットキー電極８２と接続されている。第１ショットキー電極８２、及び第２ショットキー接合層７７ａは、ショットキー接合を形成することによって第２ダイオード６２として機能する。

また、上部電極層７８ａの一端の上面には、第２オーミック電極８３が形成されている。第２オーミック電極８３は、積層方向に延びる配線８４を介して、下部電極層７２ｂの一端の露出面に形成された第３オーミック電極８５と接続されている。この構成により、第１及び第２センサ素子４，５は、互いに直列接続されている。

また、他方の上部電極層７８ｂの上面には、バンプ３が形成されている。さらに、上部電極層７８ｂの一端の上面には、第４オーミック電極８６が形成されている。第４オーミック電極８６は、積層方向に延びる配線８７を介して、第１ショットキー接合層７３ｂの一端の露出面に形成された第２ショットキー電極８８と接続されている。第２ショットキー電極８８、及び第１ショットキー接合層７３ｂは、ショットキー接合を形成することによって第１ダイオード６１として機能する。

このように、第１及び第２ダイオード６１，６２をセンサ素子４，５と並列接続されるように形成することによって、各ダイオード６１，６２に順方向のバイアス電圧が印加されたとき、センサ素子４，５の端子間を短絡することができる。なお、第１及び第２ダイオード６１，６２は、これに限定されず、他の形態により構成されてもよい。

これまで述べたように、本実施例に係る赤外線撮像デバイスは、センサ基板に形成された複数のセンサ素子４，５が、２つずつ、共通のバンプ３を介して読出回路に接続されている。このため、本実施例に係る赤外線撮像デバイスは、デバイスの表面積が一定であっても、バンプ３同士の間隔を狭めることなく、センサ素子４，５を増加させることができる。

また、選択回路６は、共通のバンプ３を介して接続されたセンサ素子４，５から、読出回路による画素データの読み出し対象を選択する。これにより、２つのセンサ素子４，５の各画素データが、単一のバンプ３を介して選択的に読み出される。したがって、本実施例に係る赤外線撮像デバイスによると、効果的な高解像度化が可能である。

上述した実施例において、各バンプ３は、２つのセンサ素子４，５により共用されているが、これに限定されない。例えば、３つのセンサ素子が、それぞれ、トランジスタなどのスイッチ素子と個別に接続され、該スイッチ素子をオンオフ制御することによって、各センサ素子の画素データが、共通のバンプ３を介して選択的に出力されてもよい。

以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。

１センサ基板
２回路基板
２０画素取得部
３バンプ
４，５，９センサ素子
６選択回路
６１，６２ダイオード

Claims

複数のセンサ素子が配列されたセンサ基板と、
前記複数のセンサ素子から画素データを読み出す読出回路を含む回路基板と、
前記センサ基板、及び前記回路基板の間に設けられた複数のバンプとを有し、
前記複数のセンサ素子は、２つずつ直列に接続され、
該直列に接続された２つのセンサ素子は、前記複数のバンプのうち、共通のバンプを介して前記読出回路に接続されており、
前記センサ基板は、前記２つのセンサ素子から、前記読出回路による前記画素データの読み出し対象を選択する選択回路が設けられ、
前記選択回路は、極性の方向が互いに反対となるように、前記２つのセンサ素子とそれぞれ並列に接続された２つのダイオードを含むことを特徴とする撮像装置。
前記２つのセンサ素子は、互いに隣接することを特徴とする請求項１に記載の撮像装置。