JP5947107B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5947107B2 JP5947107B2 JP2012117490A JP2012117490A JP5947107B2 JP 5947107 B2 JP5947107 B2 JP 5947107B2 JP 2012117490 A JP2012117490 A JP 2012117490A JP 2012117490 A JP2012117490 A JP 2012117490A JP 5947107 B2 JP5947107 B2 JP 5947107B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- lead frame
- lead
- sealing body
- resin sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 117
- 238000007789 sealing Methods 0.000 claims description 126
- 239000011347 resin Substances 0.000 claims description 89
- 229920005989 resin Polymers 0.000 claims description 89
- 238000000034 method Methods 0.000 description 99
- 238000004519 manufacturing process Methods 0.000 description 78
- 238000005520 cutting process Methods 0.000 description 53
- 238000000465 moulding Methods 0.000 description 19
- 238000012986 modification Methods 0.000 description 16
- 230000004048 modification Effects 0.000 description 16
- 239000010410 layer Substances 0.000 description 14
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 239000000725 suspension Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical group [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910017827 Cu—Fe Inorganic materials 0.000 description 1
- 229910017985 Cu—Zr Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910020994 Sn-Zn Inorganic materials 0.000 description 1
- 229910009069 Sn—Zn Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Die Bonding (AREA)
Description
先ず、本願において開示される代表的な実施の形態について概要を説明する。
(a)以下の部位(x1)乃至(x7)を有するリードフレームを準備する工程;
(x1)ほぼ矩形枠状の枠部;
(x2)前記枠部によって支持され、その内部に設けられた、ほぼ矩形枠状のタイバー;
(x3)前記タイバーの4辺の各辺から内外に延びる複数のリード;
(x4)前記タイバーの内部に設けられ、第1の主面および第2の主面を有するダイパッド;
(x5)前記タイバーの各コーナ部またはその近傍の連結部から内部に延びて前記ダイパッドに連結されたダイパッドサポートリード;
(x6)前記連結部の前記第1の主面側または前記第2の主面側に設けられた凹部;
(x7)前記ダイパッドが前記第2の主面側にダウンセットされるように、前記各ダイパッドサポートリードに設けられたダウンセット部;
(b)前記ダイパッドの前記第1の主面上に、接着部材層を介して、半導体チップをボンディングする工程;
(c)前記工程(b)の後、第1のキャビティを有する第1のモールド金型および第2のキャビティを有する第2のモールド金型間に、前記第1のキャビティと前記第2のキャビティが対向し、前記ダイパッドの前記第2の主面が前記第2のキャビティ側を向くように、前記リードフレームをセットする工程;
(d)前記タイバーおよびその周辺の前記リードフレームを前記第1のモールド金型および前記第2のモールド金型によってクランプした状態で、樹脂封止を実行することにより、前記ダイパッドの前記第1の主面側および前記第2の主面側に、それぞれ第1の樹脂封止体および第2の樹脂封止体を形成する工程。
(a)以下の部位(x1)乃至(x6)を有するリードフレームを準備する工程;
(x1)ほぼ矩形枠状の枠部;
(x2)前記枠部によって支持され、その内部に設けられた、ほぼ矩形枠状のタイバー;
(x3)前記タイバーの4辺の各辺から内外に延びる複数のリード;
(x4)前記タイバーの内部に設けられ、第1の主面および第2の主面を有するダイパッド;
(x5)前記タイバーの各コーナ部またはその近傍の連結部から内部に延びて前記ダイパッドに連結されたダイパッドサポートリード;
(x6)前記ダイパッドが前記第2の主面側にダウンセットされるように、前記各ダイパッドサポートリードに設けられたダウンセット部;
(b)前記ダイパッドの前記第1の主面上に、接着部材層を介して、半導体チップをボンディングする工程;
(c)前記工程(b)の後、第1のキャビティを有する第1のモールド金型および第2のキャビティを有する第2のモールド金型間に、前記第1のキャビティと前記第2のキャビティが対向し、前記ダイパッドの前記第2の主面が前記第2のキャビティ側を向くように、前記リードフレームをセットする工程;
(d)前記タイバーおよびその周辺の前記リードフレームを前記第1のモールド金型および前記第2のモールド金型によってクランプした状態で、樹脂封止を実行することにより、前記ダイパッドの前記第1の主面側および第2の主面側に、それぞれ第1の樹脂封止体および第2の樹脂封止体を形成する工程、
ここで、前記第1のモールド金型または前記第2のモールド金型の前記連結部に対応する部分には、クランプ面凹部が設けられている。
(a)以下の部位(x1)乃至(x6)を有するリードフレームを準備する工程;
(x1)ほぼ矩形枠状の枠部;
(x2)前記枠部によって支持され、その内部に設けられた、ほぼ矩形枠状のタイバー;
(x3)前記タイバーの4辺の各辺から内外に延びる複数のリード;
(x4)前記タイバーの内部に設けられ、第1の主面および第2の主面を有するダイパッド;
(x5)前記タイバーの各コーナ部またはその近傍の連結部から内部に延びて前記ダイパッドに連結されたダイパッドサポートリード;
(x6)前記連結部の前記第1の主面側または前記第2の主面側に設けられた凹部;
(b)前記ダイパッドの前記第1の主面上に、接着部材層を介して、半導体チップをボンディングする工程;
(c)前記工程(b)の後、第1のキャビティを有する第1のモールド金型および第2のキャビティを有する第2のモールド金型間に、前記第1のキャビティと前記第2のキャビティが対向し、前記ダイパッドの前記第2の主面が前記第2のキャビティ側を向くように、前記リードフレームをセットする工程;
(d)前記タイバーおよびその周辺の前記リードフレームを前記第1のモールド金型および前記第2のモールド金型によってクランプした状態で、樹脂封止を実行することにより、前記ダイパッドの前記第1の主面側および前記第2の主面側に、それぞれ第1の樹脂封止体および第2の樹脂封止体を形成する工程。
(a)以下の部位(x1)乃至(x5)を有するリードフレームを準備する工程;
(x1)ほぼ矩形枠状の枠部;
(x2)前記枠部によって支持され、その内部に設けられた、ほぼ矩形枠状のタイバー;
(x3)前記タイバーの4辺の各辺から内外に延びる複数のリード;
(x4)前記タイバーの内部に設けられ、第1の主面および第2の主面を有するダイパッド;
(x5)前記タイバーの各コーナ部またはその近傍の連結部から内部に延びて前記ダイパッドに連結されたダイパッドサポートリード;
(b)前記ダイパッドの前記第1の主面上に、接着部材層を介して、半導体チップをボンディングする工程;
(c)前記工程(b)の後、第1のキャビティを有する第1のモールド金型および第2のキャビティを有する第2のモールド金型間に、前記第1のキャビティと前記第2のキャビティが対向し、前記ダイパッドの前記第2の主面が前記第2のキャビティ側を向くように、前記リードフレームをセットする工程;
(d)前記タイバーおよびその周辺の前記リードフレームを前記第1のモールド金型および前記第2のモールド金型によってクランプした状態で、樹脂封止を実行することにより、前記ダイパッドの前記第1の主面側および第2の主面側に、それぞれ第1の樹脂封止体および第2の樹脂封止体を形成する工程、
ここで、前記第1のモールド金型または前記第2のモールド金型の前記連結部に対応する部分には、クランプ面凹部が設けられている。
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
以下の例では、主に、QFP(Quad Flat Package)型デバイス、具体的には、LQFP(Low Profile Quad Flat Package)型デバイスまたはTQFP(Thin Quad Flat Package)型デバイスを例に取り具体的に説明する。しかし、これらの例は、リードフレームを用いたその他の両面封止型デバイス等にも適用できることは言うまでもない。
このセクションで説明する封止方法は、トランスファモールドを前提として説明しているが、圧縮モールド等、その他の樹脂封止方法でも良いことは言うまでもない。
このセクションでは、一例として、リードフレームの単位デバイス領域のコーナ部(すなわち「リードフレームのコーナ部」)の不要部分の切断を先行させ、その後、リード間のタイバーを切断除去するプロセスを説明するが、ステップの順序は、任意であり、タイバー切断工程を先行させてもよいことは言うまでもない。
このセクションに示すリード成形方式は、一例であり、最終的なリード形状は任意であり、必要に応じて、実行すれば良く、必要がなければ、スキップしてもよい。
これまでの説明では、ダイパッドとして、主に小面積ダイパッド(たとえば、図1)を例に取り具体的に説明してきたが、これらの実施形態は、以下に示すように、小面積ダイパッドに限定されず、各種の面積又は形状のダイパッドを有するリードフレームを用いたプロセスに適用できる。また、ダイパッドサポートリード7の形状についても全く同じである。
図30に示すダイパッドサポートリード7の平面形状は、図1等と比較して、ダイパッドサポートリード7のダイバー4側が分岐していない点が特徴となっている。この場合は、分岐がないので、凹部8を形成する好適な位置の内側の範囲は、ダイパッドサポートリード7に隣接するリード5(インナリード部5i)の屈曲部5bを通り、近接するタイバー4の辺4sに平行な直線14と、ダイパッドサポートリード7(より正確には、ダイパッドサポートリード7の中心線22)との交点15ということになる。
図31に示すダイパッド6の平面形状は、図1等と比較して、平面的に言って、半導体チップ2が、ダイパッド6に内包されている点が特徴となっている。この単純大面積ダイパッド6は、たとえば、ほぼ矩形形状をしており、内部にマクロ的な開口を有さない。従って、半導体チップ2の裏面全体および端部下面がダイパッド6によって完全に保護されている。また、図1のような小面積ダイパッドと比較して、ダイパッドサポートリード7が短くなるので、クランプ圧に起因するダイパッド6の上下シフトが小さくなるメリットがある。
図32に示すダイパッド6の平面形状は、図31と同様に、平面的に言って、半導体チップ2が、ダイパッド6に内包されている点が特徴となっている。しかし、この例では、更に、内部にマクロ的な開口を有する点が付加的な特徴となっている。
この例は、セクション1から4で説明した組み立てプロセスの内の封止プロセス(セクション2)に関する変形例であり、基本的にセクション1から5で説明したところは、ほぼそのまま適用できるので、以下では原則として異なる部分のみを説明する。
図34は、本願の前記一実施の形態の半導体装置の製造方法のアウトラインを説明するための図11のM−M’の模式断面図(樹脂封止工程)である。これに基づいて、前記実施の形態(変形例を含む)に関する補足的説明並びに全般についての考察を行う。
先に説明したように、リードフレーム品のモールド工程では、リードフレームのタイバー(ダムバー)を金型でクランプした状態で、キャビティ内に樹脂を供給している(トランスファモールドの場合)。このとき、金型のクランプ部でタイバーを確実にクランプできるよう、タイバーの幅よりもクランプ部の幅は太くしてある。この結果、リード(インナリード、アウタリード)および吊りリード(すなわちダイパッドサポートリード7)のそれぞれの一部も金型でクランプされることになる。そして、吊りリードが金型でクランプされると、このクランプ圧力により吊りリードが変形する。ここで、例えば図34に示すように、上金型51aのクランプ部の幅が下金型51bのクランプ部の幅よりも大きい場合には、この吊りリードが連結するダイパッドの位置は下方(図34でいうダイパッドがオフセットされている方向)にシフトし易い。そして、このダイパッドが所定の位置よりも下方にシフトしてしまうと、オフセット(ここでは、ダウンセット)されたダイパッドの下面側に形成される封止体が所望の厚さよりも薄く形成される。この結果、ダイパッドの下面側に形成される封止体に応力が加わると、パッケージクラックの原因となることがわかった。このパッケージクラックは、QFPの中でも、ダイパッドの下面側に形成される樹脂の厚さが薄い製品(たとえば、LQFPまたはTQFP)に対して、発生し易い。また、製造検査工程に於いては、たとえば、温度サイクルテスト(たとえば、摂氏零下55度、摂氏125度を200サイクル程度)時等に多発する。本願発明者らの検討によれば、これらのパッケージクラックは、ダイパッドの下面側に形成される封止体が所望の厚さよりも薄く形成されたパッケージにおいて、たとえば、接着部材層である銀ペーストの剥離がきっかけとなって発生していると見られる(小面積ダイパッドの場合)。
ここでは、本願の前記一実施の形態の半導体装置の製造方法に示したようなリードフレームの凹部がない場合に発生する金型によるクランプ圧によるダイパッドの上下移動について考察する。このサブセクションでは、ここまでに示した各図(図33を除く)と同様な形状を有しているが、たとえば、図33のように凹部8を有さないものを考えている。
次に、ダイパッドの垂直移動方向がどうなるかを考察する。たとえば、ダイパッドおよびダイパッドサポートリードの断面が完全に上下対称であれば、構造に内在するミクロな非対称性(静的なミクロ非対称性)等に起因して移動方向が決定される。一方、ダウンセット加工やダイボンディング等のマクロな非対称性が伴う場合は、これらに起因して、いずれかの可能性が高くなると考えられる。前記実施の形態のような場合は、下方にシフトする場合が多いようである。仮に、下方に移動した場合は、ダイパッドの下面側に形成される封止体が所望の厚さよりも薄く形成されることになり、パッケージクラック等の原因となる。他方、上方に移動した場合は、ボンディングワイヤ等の露出等の問題が発生する恐れがある。
前記各実施の形態では、主にチップ&ダイパッド位置における上側樹脂封止体の厚さが、下側樹脂封止体の厚さよりも厚い場合を例に取り具体的に説明した。しかし、ここまでに説明した各種の実施形態(変形例を含む)は、チップ&ダイパッド位置における上側樹脂封止体の厚さが、下側樹脂封止体の厚さよりも薄い場合にも、また、チップ&ダイパッド位置における上側樹脂封止体の厚さが、下側樹脂封止体の厚さと同程度の場合にも適用できることは言うまでもない。これは、ダイパッドの移動方向は、全ての場合に同一とは限らないので、上側樹脂封止体が薄い場合も、下側樹脂封止体が薄い場合も同様に問題が発生する恐れがあるからである。また、上下の樹脂厚が同程度である場合も、薄膜化しているパッケージを考慮すると、同様に、下面のクラックや上面側からのワイヤの露出等の回避は重要な課題となる。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
1a リードフレーム等の上面(第1の主面)
1b リードフレーム等の下面(第2の主面)
2 半導体チップ
2a 半導体チップの上面または表面(第1の主面)
2b 半導体チップの下面または裏面(第2の主面)
3 枠部
4 タイバー
4c タイバーのコーナ部
4s タイバーの辺
5 リード
5b リード屈曲部
5i インナリード部
5p アウタリード部
6 ダイパッド
6a ダイパッドの上面または表面(第1の主面)
6b ダイパッドの下面または裏面(第2の主面)
7 ダイパッドサポートリード
7a ダイパッドサポートリードの第1の分岐
7b ダイパッドサポートリードの第2の分岐
8 凹部
9 接着部材層
10 連結部
11 ダウンセット部
12 分岐部
14 屈曲部を通る直線
15 交点
16 ボンディングパッド
17 ボンディングワイヤ
18 樹脂封止体
18a 上側樹脂封止体(第1の樹脂封止体)
18b 下側樹脂封止体(第2の樹脂封止体)
19a 樹脂封止体上面
19b 樹脂封止体下面
20 リード屈曲部
21 タイバーの中心線
22 ダイパッドサポートリードの中心線
51a 上金型(第1のモールド金型)
51b 下金型(第2のモールド金型)
52 キャビティ
52a 上方キャビティ(第1のキャビティ)
52b 下方キャビティ(第2のキャビティ)
53a 上金型(第1のモールド金型)のクランプ面
53b 下金型(第2のモールド金型)のクランプ面
54 ゲート部
55 エアベント部
58 クランプ面凹部
59 切断装置
60c コーナ部切断金型
60t タイバー切断金型
61 切断金型保持部
62 パッケージ受け台
コーナ部切断金型
R1 リードフレームのコーナ部切り出し領域
Ta チップ上の樹脂厚
Tb ダイパッド下の樹脂厚
Td 封止体タイバー間スペース
Tf リードフレーム厚さ
Tt タイバー幅
Claims (2)
- 第1面、および前記第1面とは反対側の第2面を有するダイパッドと、
前記ダイパッドの前記第1面と同じ側の面である第3面、前記ダイパッドの前記第2面と同じ側の面であり、かつ、前記第3面とは反対側の面である第4面、前記第3面と前記第4面の間に位置する端面、および前記第3面から前記端面に達する段差を有し、前記ダイパッドを支持するダイパッドサポートリードと、
複数のボンディングパッドを有し、前記ダイパッドの前記第1面上に搭載された半導体チップと、
複数のワイヤを介して前記複数のボンディングパッドとそれぞれ電気的に接続された複数のリードと、
前記ダイパッド、前記複数のリードのそれぞれの一部、前記半導体チップ、および前記複数のワイヤを封止する樹脂封止体と、
を含み、
前記ダイパッドサポートリードの前記端面は、前記樹脂封止体から露出しており、
前記ダイパッドサポートリードの前記段差の表面は、前記樹脂封止体で覆われており、
前記樹脂封止体は、前記ダイパッドの前記第1面と同じ側の面である上面と、前記ダイパッドの前記第2面と同じ側の面であり、かつ、前記上面とは反対側の面である下面と、を有し、
前記樹脂封止体は、前記樹脂封止体の前記上面、および前記樹脂封止体の前記上面と交差する第1側面を有する第1樹脂封止体と、前記樹脂封止体の前記下面、および前記樹脂封止体の前記下面と交差する第2側面を有する第2樹脂封止体と、から成り、
断面視において、前記第1樹脂封止体の前記第1側面は、前記第2樹脂封止体の前記第2側面よりも前記半導体チップの近くに位置しており、
前記ダイパッドサポートリードは、前記ダイパッドが前記樹脂封止体の前記上面よりも前記樹脂封止体の前記下面の近くに位置するように、かつ、前記ダイパッドの前記第2面が前記樹脂封止体の前記下面から露出しないように、曲げられている、半導体装置。 - 前記ダイパッドの外形サイズは、前記半導体チップの外形サイズよりも小さい、請求項1に記載の半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012117490A JP5947107B2 (ja) | 2012-05-23 | 2012-05-23 | 半導体装置 |
US13/898,834 US8772090B2 (en) | 2012-05-23 | 2013-05-21 | Method of manufacturing semiconductor device |
CN201310188828.XA CN103426781B (zh) | 2012-05-23 | 2013-05-21 | 半导体器件的制造方法 |
CN201320277883.1U CN203423167U (zh) | 2012-05-23 | 2013-05-21 | 半导体器件 |
US14/293,420 US9153527B2 (en) | 2012-05-23 | 2014-06-02 | Method of manufacturing semiconductor device |
US14/857,566 US20160005699A1 (en) | 2012-05-23 | 2015-09-17 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012117490A JP5947107B2 (ja) | 2012-05-23 | 2012-05-23 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013247131A JP2013247131A (ja) | 2013-12-09 |
JP2013247131A5 JP2013247131A5 (ja) | 2015-04-09 |
JP5947107B2 true JP5947107B2 (ja) | 2016-07-06 |
Family
ID=49621916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012117490A Active JP5947107B2 (ja) | 2012-05-23 | 2012-05-23 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (3) | US8772090B2 (ja) |
JP (1) | JP5947107B2 (ja) |
CN (2) | CN103426781B (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9659843B2 (en) | 2014-11-05 | 2017-05-23 | Infineon Technologies Ag | Lead frame strip with molding compound channels |
DE102015100262A1 (de) * | 2015-01-09 | 2016-07-14 | Osram Opto Semiconductors Gmbh | Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements |
ITTO20150231A1 (it) | 2015-04-24 | 2016-10-24 | St Microelectronics Srl | Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti |
US10099411B2 (en) | 2015-05-22 | 2018-10-16 | Infineon Technologies Ag | Method and apparatus for simultaneously encapsulating semiconductor dies with layered lead frame strips |
JP6555523B2 (ja) * | 2015-09-02 | 2019-08-07 | キョーラク株式会社 | 成形用金型装置及び成形方法 |
US9870985B1 (en) * | 2016-07-11 | 2018-01-16 | Amkor Technology, Inc. | Semiconductor package with clip alignment notch |
US10211128B2 (en) | 2017-06-06 | 2019-02-19 | Amkor Technology, Inc. | Semiconductor package having inspection structure and related methods |
JP7030481B2 (ja) * | 2017-11-10 | 2022-03-07 | エイブリック株式会社 | 樹脂封止金型および半導体装置の製造方法 |
CN109841590B (zh) * | 2017-11-28 | 2024-11-15 | 恩智浦美国有限公司 | 用于具有j引线和鸥翼引线的集成电路装置的引线框 |
CN109904136B (zh) * | 2017-12-07 | 2024-09-13 | 恩智浦美国有限公司 | 用于具有j引线和鸥翼引线的集成电路装置的引线框 |
CN110707063B (zh) * | 2018-07-10 | 2024-11-15 | 恩智浦美国有限公司 | 具有可弯曲引线的引线框架 |
US11217514B2 (en) * | 2018-05-09 | 2022-01-04 | Mitsubishi Electric Corporation | Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device |
JP7057727B2 (ja) * | 2018-07-12 | 2022-04-20 | 株式会社三井ハイテック | リードフレームおよび半導体装置 |
US10910294B2 (en) | 2019-06-04 | 2021-02-02 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP6986539B2 (ja) * | 2019-11-25 | 2021-12-22 | Towa株式会社 | 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム |
CN114864530A (zh) * | 2021-01-20 | 2022-08-05 | 无锡华润安盛科技有限公司 | 一种引线框架结构及半导体器件 |
DE112022000871T5 (de) * | 2021-03-17 | 2023-12-07 | Rohm Co., Ltd. | Halbleiterbauelement |
CN113314426B (zh) * | 2021-05-26 | 2022-08-02 | 广东国峰半导体有限公司 | 一种半导体封装工艺 |
US11862538B2 (en) * | 2021-08-31 | 2024-01-02 | Texas Instruments Incorporated | Semiconductor die mounted in a recess of die pad |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2581113B2 (ja) * | 1987-11-25 | 1997-02-12 | 三菱電機株式会社 | 半導体装置のモールド方法および装置 |
JPH09199654A (ja) * | 1996-01-12 | 1997-07-31 | Dainippon Printing Co Ltd | リードフレームの加工方法およびリードフレーム |
US6861735B2 (en) * | 1997-06-27 | 2005-03-01 | Matsushita Electric Industrial Co., Ltd. | Resin molded type semiconductor device and a method of manufacturing the same |
JP2001320007A (ja) | 2000-05-09 | 2001-11-16 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置用フレーム |
WO2004004005A1 (ja) * | 2002-07-01 | 2004-01-08 | Renesas Technology Corp. | 半導体装置およびその製造方法 |
JP2005159103A (ja) * | 2003-11-27 | 2005-06-16 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4417150B2 (ja) * | 2004-03-23 | 2010-02-17 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4624170B2 (ja) * | 2005-04-25 | 2011-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7262491B2 (en) * | 2005-09-06 | 2007-08-28 | Advanced Interconnect Technologies Limited | Die pad for semiconductor packages and methods of making and using same |
JP5417128B2 (ja) * | 2008-11-27 | 2014-02-12 | 新光電気工業株式会社 | リードフレーム及びその製造方法、及び半導体装置 |
JP4566266B2 (ja) * | 2009-04-10 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5116723B2 (ja) | 2009-05-07 | 2013-01-09 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2012
- 2012-05-23 JP JP2012117490A patent/JP5947107B2/ja active Active
-
2013
- 2013-05-21 CN CN201310188828.XA patent/CN103426781B/zh not_active Expired - Fee Related
- 2013-05-21 CN CN201320277883.1U patent/CN203423167U/zh not_active Expired - Fee Related
- 2013-05-21 US US13/898,834 patent/US8772090B2/en active Active
-
2014
- 2014-06-02 US US14/293,420 patent/US9153527B2/en not_active Expired - Fee Related
-
2015
- 2015-09-17 US US14/857,566 patent/US20160005699A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US9153527B2 (en) | 2015-10-06 |
CN203423167U (zh) | 2014-02-05 |
US20140264797A1 (en) | 2014-09-18 |
US8772090B2 (en) | 2014-07-08 |
CN103426781A (zh) | 2013-12-04 |
US20130316500A1 (en) | 2013-11-28 |
US20160005699A1 (en) | 2016-01-07 |
JP2013247131A (ja) | 2013-12-09 |
CN103426781B (zh) | 2017-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5947107B2 (ja) | 半導体装置 | |
JP5479247B2 (ja) | 半導体装置の製造方法 | |
TWI521658B (zh) | 半導體裝置及其製造方法 | |
JP6357415B2 (ja) | 半導体装置の製造方法 | |
JP2018056369A (ja) | 半導体装置の製造方法 | |
JP5767294B2 (ja) | 半導体装置 | |
JPH1022422A (ja) | 2層樹脂封止型集積回路装置及びその製造方法 | |
US8836091B1 (en) | Lead frame for semiconductor package with enhanced stress relief | |
JP5971531B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
TWI301316B (en) | Chip package and manufacturing method threrof | |
JP6076117B2 (ja) | 半導体装置の製造方法 | |
JP5467506B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
CN104867838A (zh) | 具有预模制管芯的半导体管芯封装 | |
TWI236123B (en) | Semiconductor package with lead frame | |
US9337240B1 (en) | Integrated circuit package with a universal lead frame | |
KR100920052B1 (ko) | 반도체 패키지용 리드 프레임 | |
CN100477198C (zh) | 芯片封装结构及其制造方法 | |
JP2010263066A (ja) | 半導体装置の製造方法 | |
JP2009158978A (ja) | 半導体装置の製造方法 | |
JP2008311390A (ja) | 半導体装置 | |
TW202315014A (zh) | 導線架以及封裝方法 | |
US20160351464A1 (en) | Semiconductor device package | |
JP2003174054A (ja) | 半導体装置の製造方法 | |
JP2013247275A (ja) | 半導体装置の製造方法 | |
JP2014112714A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160602 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5947107 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |