[go: up one dir, main page]

JP5941447B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5941447B2
JP5941447B2 JP2013185612A JP2013185612A JP5941447B2 JP 5941447 B2 JP5941447 B2 JP 5941447B2 JP 2013185612 A JP2013185612 A JP 2013185612A JP 2013185612 A JP2013185612 A JP 2013185612A JP 5941447 B2 JP5941447 B2 JP 5941447B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
semiconductor
electrode
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013185612A
Other languages
English (en)
Other versions
JP2015053400A (ja
Inventor
琢 磨 原
琢 磨 原
中　村　和　敏
村 和 敏 中
小　倉　常　雄
倉 常 雄 小
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013185612A priority Critical patent/JP5941447B2/ja
Priority to CN201410061291.5A priority patent/CN104425581B/zh
Priority to US14/201,621 priority patent/US9130007B2/en
Publication of JP2015053400A publication Critical patent/JP2015053400A/ja
Priority to US14/819,064 priority patent/US9318588B2/en
Application granted granted Critical
Publication of JP5941447B2 publication Critical patent/JP5941447B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置に関する。
トレンチ型ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力用トランジスタにおいて、ＩＥ効果（キャリア注入促進効果）を向上させるために、トレンチ間におけるエミッタ層およびコンタクト層の下方にバリア層を形成する場合がある。しかしながら、バリア層は、ホールが通過しにくい、ホールが通過する際にもぐり抵抗を生じさせるなどの問題があり、電力用トランジスタのターンオフ時のロスの増大や、電力用トランジスタのラッチアップ耐量の低下をもたらす。
特開２０１０−２３２６２７号公報
バリア層を備える電力用トランジスタのターンオフ時のロスを低減することが可能な半導体装置を提供する。
一の実施形態によれば、半導体装置は、第１の面と、前記第１の面に対向する第２の面とを有する、第１導電型の第１半導体層と、前記第１半導体層の前記第１の面に形成された、第２導電型の第２半導体層とを備える。さらに、前記装置は、前記第１および第２半導体層に絶縁膜を介して形成され、前記第１の面に平行な第１方向に延びている、複数の制御電極と、前記第２半導体層の前記第１半導体層とは反対側に、前記第１方向に沿って交互に形成された、前記第１導電型の複数の第３半導体層および前記第２導電型の複数の第４半導体層とを備える。さらに、前記装置は、前記第２半導体層の前記第１半導体層側、または前記第２半導体層に包囲される位置に形成された、前記第１導電型の複数の第５半導体層を備え、前記第５半導体層は、前記第１方向に沿って互いに離間して配置されている。
第１実施形態の半導体装置の構造を示す平面図および断面図である。 第１実施形態およびその変形例の半導体装置の構造を示す斜視図である。 第１実施形態の半導体装置のＺ方向の不純物濃度分布の例を示す図である。 第１実施形態の半導体装置のＹ方向の不純物濃度分布の例を示す図である。 第１実施形態の変形例の半導体装置の構造を示す断面図である。 第２実施形態の半導体装置の構造を示す断面図である。 第２実施形態の半導体装置のＹ方向の不純物濃度分布の例を示す図である。
以下、本発明の実施形態を、図面を参照して説明する。
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す平面図および断面図である。図２は、第１実施形態およびその変形例の半導体装置の構造を示す斜視図である。本実施形態の半導体装置は、電力用トランジスタとして、トレンチ型ＩＧＢＴを備えている。
図１(ａ)は、本実施形態の半導体装置の構造を示す平面図であり、図１(ｂ)と図１(ｃ)はそれぞれ、図１(ａ)に示すＩ−Ｉ’線、Ｊ−Ｊ’線に沿った断面図である。なお、図１(ａ)は、図１(ｂ)と図１(ｃ)に示す平面Ｋに沿った平面図に相当する。
図２(ａ)は、本実施形態の半導体装置の構造を示す斜視図であり、図２(ｂ)は、本実施形態の変形例の半導体装置の構造を示す斜視図である。図２(ａ)と図２(ｂ)は、説明の便宜上、図１(ａ)〜図１(ｃ)に示す構成要素の一部のみを示している。
以下、図１(ａ)〜図１(ｃ)を参照して、第１実施形態の半導体装置について説明し、この説明中において、適宜、図２(ａ)と図２(ｂ)も参照する。
本実施形態の半導体装置は、第１半導体層の例であるｎ−型の第１ベース層１１と、第２半導体層の例であるｐ型の第２ベース層１２と、複数の第３半導体層の例であるｎ＋型のエミッタ層（ソース層）１３と、複数の第４半導体層の例であるｐ＋型のコンタクト層１４と、ｐ型のコレクタ層（ドレイン層）１５と、ｎ型のバッファ層１６と、複数の第５半導体層の例であるｎ型のバリア層１７と、ゲート絶縁膜１８と、複数の制御電極の例であるゲート電極１９と、絶縁膜２１と、ゲート配線２２と、絶縁膜２３と、エミッタ電極２４と、コレクタ電極２５とを備えている。図２(ａ)において、第１ベース層１１と第２ベース層１２との界面は、破線で示されている。
本実施形態においては、第１、第２導電型をそれぞれｎ型、ｐ型としているが、代わりに、第１、第２導電型をそれぞれｐ型、ｎ型としてもよい。
第１ベース層１１、第２ベース層１２、エミッタ層１３、コンタクト層１４、コレクタ層１５、バッファ層１６、およびバリア層１７は、例えばシリコン層である。
第１ベース層１１は、第１の面Ｓ1と、第１の面Ｓ1に対向するＳ2とを有している。図１(ａ)〜図１(ｃ)は、第１ベース層１１の第１、第２の面Ｓ1、Ｓ2に平行で、互いに垂直なＸ方向およびＹ方向と、第１ベース層１１の第１、第２の面Ｓ1、Ｓ2に垂直なＺ方向とを示している。Ｙ方向は、第１方向の例であり、Ｚ方向は、第２方向の例である。
第２ベース層１２は、第１ベース層１１の第１の面Ｓ1に形成されている。符号Ｔは、第１および第２ベース層１１、１２に形成され、Ｙ方向に延びている複数のトレンチを示す。
本明細書においては、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。例えば、第１ベース層１１の第１、第２の面Ｓ1、Ｓ2の位置関係は、第１の面Ｓ1が第２の面Ｓ2の上方に位置していると表現される。
ゲート絶縁膜１８は、トレンチＴの側面および底面に形成されている。ゲート絶縁膜１８は、例えばシリコン酸化膜である。ゲート電極１９は、トレンチＴ内にゲート絶縁膜１８を介して形成されており、Ｙ方向に延びている。ゲート電極１９は、例えばポリシリコン層である。
エミッタ層１３とコンタクト層１４は、第２ベース層１２の第１ベース層１１とは反対側に、Ｙ方向に沿って交互に形成されている。コレクタ層１５は、第１ベース層１１の第２の面Ｓ2に、バッファ層１６を介して形成されている。本実施形態のエミッタ層１３およびコンタクト層１４の上端は、ゲート電極１９の上端と同じ高さに設定されている。符号Ｓは、エミッタ層１３、コンタクト層１４、およびゲート電極１９の上端を示す。
バリア層１７は、第２ベース層１２の第１ベース層１１側に形成されている。また、バリア層１７は、Ｙ方向に沿って互いに離間して配置されている。符号Ｒは、Ｙ方向に隣接するバリア層１７間の隙間を示す。符号Ｐ（図２(ａ)を参照）は、Ｙ方向に隣接するバリア層１７間のピッチ（周期）を示す。
バリア層１７は、半導体装置をＺ方向に平行に見た場合、エミッタ層１３と重なる位置に設けられている。また、バリア層１７間の隙間Ｒは、半導体装置をＺ方向に平行に見た場合、コンタクト層１４と重なる位置に設けられている。また、バリア層１７間のピッチＰは、Ｙ方向に互いに隣接するエミッタ層１３間のピッチや、Ｙ方向に互いに隣接するコンタクト層１４間のピッチと同じピッチに設定されている。
なお、第２ベース層１２、エミッタ層１３、コンタクト層１４、バリア層１７は、これらを挟む両側のトレンチＴの側面に接するように配置されている。また、エミッタ層１３とコンタクト層１４は、Ｙ方向に沿って交互に配置されている。このような構造は、例えば、エミッタ層１３とコンタクト層１４がＸ方向に互いに隣接する構造に比べ、トレンチＴ間の間隔が狭くても形成しやすいという利点がある。
また、ゲート電極１９の上端Ｓとバリア層１７の下端との距離Ｄ1は、図２(ａ)に示すように、ゲート電極１９の上端ＳとトレンチＴの下端との距離Ｄ2よりも短く設定されている（Ｄ1＜Ｄ2）。ただし、図２(ｂ)に示すように、ゲート電極１９の上端Ｓとバリア層１７の上端との距離Ｄ3が、ゲート電極１９の上端ＳとトレンチＴの下端との距離Ｄ2よりも短ければ（Ｄ3＜Ｄ2）、ゲート電極１９の上端Ｓとバリア層１７の下端との距離Ｄ1は、ゲート電極１９の上端ＳとトレンチＴの下端との距離Ｄ2より長く設定されていてもよい（Ｄ1＞Ｄ2）。すなわち、バリア層１７は、その全体がトレンチＴ間（ゲート電極１９間）に挟まれていてもよいし、その一部のみがトレンチＴ間（ゲート電極１９間）に挟まれていてもよい。
ゲート配線２２は、コンタクト層１４およびゲート電極１９の上端Ｓ上に絶縁膜２１を介して形成されており、Ｘ方向に延びている。絶縁膜２１は、例えばシリコン酸化膜であり、ゲート配線２２は、例えばポリシリコン層である。ゲート配線２２は、ゲート電極１９と電気的に接続されている。
エミッタ電極２４は、エミッタ層１３、コンタクト層１４、およびゲート電極１９の上端Ｓ上に絶縁膜２１、ゲート配線２２、および絶縁膜２３を介して形成されており、エミッタ層１３およびコンタクト層１４と電気的に接続されている。コレクタ電極２５は、コレクタ層１５の下面に形成されており、コレクタ層１５と電気的に接続されている。
（１）第１実施形態の各半導体層の不純物濃度
次に、図３および図４を参照して、第１実施形態の各半導体層の不純物濃度について説明する。
図３は、第１実施形態の半導体装置のＺ方向の不純物濃度分布の例を示す図である。
図３は、エミッタ層１３、第２ベース層１２、バリア層１７、第１ベース層１１を通過するＺ方向に平行な直線上における不純物濃度分布を示す。図３の不純物濃度単位は、1/cm3である。
符号Ｃn、Ｃpはそれぞれ、各層のｎ型不純物濃度、ｐ型不純物濃度を示す。ｎ型不純物は、例えばリンであり、ｐ型不純物は、例えばボロンである。また、符号Ｃは、ｎ型不純物濃度とｐ型不純物濃度とを相殺した、各層の実効的な不純物濃度を示す。よって、これらの不純物濃度の間には、Ｃ＝｜Ｃn−Ｃp｜の関係が成り立つ（｜｜は絶対値を表す）。
本実施形態において、バリア層１７内の実効的なｎ型不純物濃度Ｃのピーク値は、図３に示すように、エミッタ層１３内の実効的なｎ型不純物濃度Ｃのピーク値よりも低く設定され、第１ベース層１１内の実効的なｎ型不純物濃度Ｃのピーク値よりも高く設定されている。また、バリア層１７内の実効的なｎ型不純物濃度Ｃのピーク値は、第２ベース層１２内の実効的なｐ型不純物濃度Ｃのピーク値と同程度の値に設定されている。
本実施形態において、バリア層１７内の実効的なｎ型不純物濃度Ｃのピーク値は、図３に示すように、エミッタ層１３内の実効的なｎ型不純物濃度Ｃのピーク値の１／１０以下に設定されており、具体的には、２ケタ程度低く設定されている。
図４は、第１実施形態の半導体装置のＹ方向の不純物濃度分布の例を示す図である。
図４は、バリア層１７、第２ベース層１２を通過するＹ方向に平行な直線上における不純物濃度分布を示す。図４の不純物濃度単位は、1/cm3である。符号Ｃは、各層の実効的な不純物濃度を示す。
図４は、図３と同様、バリア層１７内の実効的なｎ型不純物濃度Ｃのピーク値が、第２ベース層１２内の実効的なｐ型不純物濃度Ｃのピーク値と同程度の値に設定されている様子を示している。
以上のように、本実施形態の半導体装置は、第２ベース層１２の第１ベース層１１側に複数のバリア層１７を備えており、これらのバリア層１７は、個々のゲート電極１９間において、Ｙ方向に互いに離間して配置されている。そのため、Ｙ方向に隣接するバリア層１７間に、隙間Ｒが形成されている。
よって、本実施形態によれば、矢印Ａで示すように、第１ベース層１１内のホールが、隙間Ｒを通過することにより、第１ベース層１１からコンタクト層１４に抜けやすくなる。よって、本実施形態によれば、電力用トランジスタのターンオフ時のロスを低減することが可能となる。
また、本実施形態によれば、矢印Ｂで示すように、第１ベース層１１内のホールがバリア層１７を通過する割合が減少することにより、バリア層１７の通過に起因するもぐり抵抗が低減される。よって、本実施形態によれば、寄生抵抗によるラッチアップを抑制でき、電力用トランジスタのラッチアップ耐量を向上させることが可能となる。
このように、本実施形態によれば、バリア層１７によるＩＥ効果向上の利益を享受しつつ、電力用トランジスタのターンオフ時のロスを低減し、かつ、電力用トランジスタのラッチアップ耐量を向上させることが可能となる。
また、本実施形態において、バリア層１７は、Ｚ方向にエミッタ層１３と重なる位置に設けられ、バリア層１７間の隙間Ｒは、Ｚ方向にコンタクト層１４と重なる位置に設けられている。
よって、本実施形態によれば、このような配置を採用することで、ホールが第１ベース層１１から隙間Ｒを経由してコンタクト層１４に至る経路が短縮され、ホールがコンタクト層１４に、より抜けやすくなる。
図５は、第１実施形態の変形例の半導体装置の構造を示す断面図である。
図１(ｂ)のバリア層１７のＹ方向の幅は、エミッタ層１３のＹ方向の幅と同程度に設定されている。しかしながら、本実施形態のバリア層１７のＹ方向の幅は、図５(ａ)に示すように、エミッタ層１３のＹ方向の幅より短くてもよいし、図５(ｂ)に示すように、エミッタ層１３のＹ方向の幅より長くてもよい。
別言すると、バリア層１７は、図１(ｂ)に示すように、Ｚ方向にエミッタ層１３と完全に重なっていてもよいし、図５(ａ)や図５(ｂ)に示すように、Ｚ方向にエミッタ層１３と部分的に重なっていてもよい。
また、バリア層１７間の隙間Ｒは、図１(ｂ)に示すように、Ｚ方向にコンタクト層１４と完全に重なっていてもよいし、図５(ａ)や図５(ｂ)に示すように、Ｚ方向にコンタクト層１４と部分的に重なっていてもよい。
なお、図１(ｂ)に示すように、バリア層１７のＹ方向の幅を、エミッタ層１３のＹ方向の幅と同程度に設定することは、バリア層１７を形成するための不純物注入処理と、エミッタ層１３を形成するための不純物注入処理を、同じレジストマスクを用いて実施できるという利点がある。
本実施形態のバリア層１７は、図１(ｂ)、図５(ａ)、図５(ｂ)に示すように、第２ベース層１２の第１ベース層１１側に形成されている。よって、バリア層１７の上面は、第２ベース層１２の下面に接し、バリア層１７の下面は、第１ベース層１１の第１の面Ｓ1に接している。しかしながら、バリア層１７は、第２ベース層１２に包囲される位置に形成されていてもよい。すなわち、本実施形態の第２ベース層１２は、バリア層１７の上面に接するだけでなく、バリア層１７の下面と第１ベース層１１の第１の面Ｓ1との間に介在していてもよい。これは、後述する第２実施形態でも同様である。
（第２実施形態）
図６は、第２実施形態の半導体装置の構造を示す断面図である。
図６は、図１(ｂ)と同様、図１(ａ)に示すＩ−Ｉ’線に沿った断面図である。以下、第２実施形態の半導体装置について説明するが、第１実施形態と第２実施形態とで共通の事項については説明を省略する。
本実施形態のバリア層１７は、第１実施形態のバリア層１７と同様、第２ベース層１２の第１ベース層１１側に形成されている。
しかしながら、本実施形態のバリア層１７は、第１実施形態のバリア層１７と異なり、個々のゲート電極１９間においてＹ方向に延びている。
符号１７ａは、バリア層１７の第１領域を示しており、エミッタ層１３の直下に位置している。符号１７ｂは、バリア層１７の第２領域を示しており、コンタクト層１４の直下に位置している。第１、第２領域１７ａ、１７ｂの詳細については、後述する。
なお、本実施形態のバリア層１７は、例えば、イオン注入により第１ベース層１１と第２ベース層１２との間に複数のｎ型層を形成し、その後の熱工程によりこれらのｎ型層同士が結合されるまでｎ型不純物を拡散させることで形成可能である。
（１）第２実施形態のバリア層１７の不純物濃度
次に、図７を参照して、第２実施形態のバリア層１７の不純物濃度について説明する。
図７は、第２実施形態の半導体装置のＹ方向の不純物濃度分布の例を示す図である。
図７は、バリア層１７を通過するＹ方向に平行な直線上における不純物濃度分布を示している。図７の不純物濃度単位は、1/cm3である。符号Ｃは、バリア層１７内の実効的なｎ型不純物濃度を示す。
本実施形態のバリア層１７は、図７に示すように、実効的なｎ型不純物濃度Ｃの複数の極大点Ｃ1と、実効的なｎ型不純物濃度Ｃの複数の極小点Ｃ2とを、Ｙ方向に沿って交互に有している。
極大点Ｃ1は、半導体装置をＺ方向に平行に見た場合、エミッタ層１３と重なる位置に設けられている。すなわち、極大点Ｃ1は、バリア層１７の第１領域１７ａ内に設けられている。
一方、極小点Ｃ2は、半導体装置をＺ方向に平行に見た場合、コンタクト層１４と重なる位置に設けられている。すなわち、極小点Ｃ2は、バリア層１７の第２領域１７ｂ内に設けられている。
本実施形態において、極大点Ｃ1の実効的なｎ型不純物濃度Ｃは、エミッタ層１３内の実効的なｎ型不純物濃度Ｃのピーク値よりも低く設定され、第１ベース層１１内の実効的なｎ型不純物濃度Ｃのピーク値よりも高く設定されている。また、極大点Ｃ1の実効的なｎ型不純物濃度Ｃは、第２ベース層１２内の実効的なｐ型不純物濃度Ｃのピーク値と同程度の値に設定されている。
また、極小点Ｃ2の実効的なｎ型不純物濃度Ｃは、極大点Ｃ1の実効的なｎ型不純物濃度Ｃの１／１０以下に設定されており、具体的には、２ケタ程度低く設定されている。
以上のように、本実施形態の半導体装置は、第２ベース層１２の第１ベース層１１側に、Ｙ方向に延びるバリア層１７を備えている。また、本実施形態のバリア層１７は、実効的なｎ型不純物濃度Ｃの複数の極大点Ｃ1と複数の極小点Ｃ2とを、Ｙ方向に沿って交互に有している。
よって、本実施形態によれば、第１ベース層１１内のホールが、極小点Ｃ2付近を通過することにより、第１ベース層１１からコンタクト層１４に抜けやすくなる。よって、本実施形態によれば、第１実施形態と同様に、電力用トランジスタのターンオフ時のロスを低減することが可能となる。
また、本実施形態によれば、第１ベース層１１内のホールが極大点Ｃ1付近を通過する割合が減少することにより、バリア層１７の通過に起因するもぐり抵抗が低減される。よって、本実施形態によれば、第１実施形態と同様に、寄生抵抗によるラッチアップを抑制でき、電力用トランジスタのラッチアップ耐量を向上させることが可能となる。
このように、本実施形態によれば、バリア層１７によるＩＥ効果向上の利益を享受しつつ、電力用トランジスタのターンオフ時のロスを低減し、かつ、電力用トランジスタのラッチアップ耐量を向上させることが可能となる。
また、本実施形態において、極大点Ｃ1は、Ｚ方向にエミッタ層１３と重なる位置に設けられ、極小点Ｃ2は、Ｚ方向にコンタクト層１４と重なる位置に設けられている。
よって、本実施形態によれば、このような配置を採用することで、ホールが第１ベース層１１から極小点Ｃ2付近を経由してコンタクト層１４に至る経路が短縮され、ホールがコンタクト層１４に、より抜けやすくなる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置は、その他の様々な形態で実施することができる。また、本明細書で説明した装置の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１１：第１ベース層（第１半導体層）、１２：第２ベース層（第２半導体層）、
１３：エミッタ層（第３半導体層）、１４：コンタクト層（第４半導体層）、
１５：コレクタ層、１６：バッファ層、
１７：バリア層（第５半導体層）、１７ａ：第１領域、１７ｂ：第２領域、
１８：ゲート絶縁膜、１９：ゲート電極（制御電極）、
２１：絶縁膜、２２：ゲート配線、
２３：絶縁膜、２４：エミッタ電極、２５：コレクタ電極

Claims (6)

  1. 第１および第２電極と、
    前記第１および第２電極の間に位置し、第１の面を前記第１電極側に有し、前記第１の面に対向する第２の面を前記第２電極側に有する、第１導電型の第１半導体層と、
    前記第１半導体層の前記第１の面に形成され、前記第１電極と前記第１半導体層との間に位置する、第２導電型の第２半導体層と、
    前記第１および第２半導体層に絶縁膜を介して形成され、前記第１電極と前記第１半導体層との間に位置し、前記第１の面に平行な第１方向に延びている、複数の制御電極と、
    前記第２半導体層の前記第１半導体層とは反対側に、前記第１方向に沿って交互に形成され、前記第１電極と前記第２半導体層との間に位置する、前記第１導電型の複数の第３半導体層および前記第２導電型の複数の第４半導体層と、
    前記第２半導体層の前記第１半導体層側、または前記第２半導体層に包囲される位置に形成された、前記第１導電型の複数の第５半導体層とを備え、
    前記第５半導体層は、前記第１方向に沿って互いに離間して配置され、
    前記第５半導体層は、前記第１半導体層の前記第１の面に垂直な第２方向に前記第３半導体層と重なる位置に設けられている、
    半導体装置。
  2. 前記第５半導体層間の隙間は、前記第１半導体層の前記第１の面に垂直な第２方向に前記第４半導体層と重なる位置に設けられている、請求項１に記載の半導体装置。
  3. 第１および第２電極と、
    前記第１および第２電極の間に位置し、第１の面を前記第１電極側に有し、前記第１の面に対向する第２の面を前記第２電極側に有する、第１導電型の第１半導体層と、
    前記第１半導体層の前記第１の面に形成され、前記第１電極と前記第１半導体層との間に位置する、第２導電型の第２半導体層と、
    前記第１および第２半導体層に絶縁膜を介して形成され、前記第１電極と前記第１半導体層との間に位置し、前記第１の面に平行な第１方向に延びている、複数の制御電極と、
    前記第２半導体層の前記第１半導体層とは反対側に、前記第１方向に沿って交互に形成され、前記第１電極と前記第２半導体層との間に位置する、前記第１導電型の複数の第３半導体層および前記第２導電型の複数の第４半導体層と、
    前記第２半導体層の前記第１半導体層側、または前記第２半導体層に包囲される位置に形成され、前記第１方向に延びている、前記第１導電型の第５半導体層とを備え、
    前記第５半導体層は、前記第１導電型の不純物の実効的な不純物濃度の複数の極大点と複数の極小点とを、前記第１方向に沿って交互に有し、
    前記極大点は、前記第１半導体層の前記第１の面に垂直な第２方向に前記第３半導体層と重なる位置に設けられている、
    半導体装置。
  4. 前記極小点は、前記第１半導体層の前記第１の面に垂直な第２方向に前記第４半導体層と重なる位置に設けられている、請求項３に記載の半導体装置。
  5. 第１および第２電極と、
    前記第１および第２電極の間に位置し、第１の面を前記第１電極側に有し、前記第１の面に対向する第２の面を前記第２電極側に有する、第１導電型の第１半導体層と、
    前記第１半導体層の前記第１の面に形成され、前記第１電極と前記第１半導体層との間に位置する、第２導電型の第２半導体層と、
    前記第１および第２半導体層に絶縁膜を介して形成され、前記第１電極と前記第１半導体層との間に位置し、前記第１の面に平行な第１方向に延びている、複数の制御電極と、
    前記第２半導体層の前記第１半導体層とは反対側に、前記第１方向に沿って交互に形成され、前記第１電極と前記第２半導体層との間に位置する、前記第１導電型の複数の第３半導体層および前記第２導電型の複数の第４半導体層と、
    前記第２半導体層の前記第１半導体層側、または前記第２半導体層に包囲される位置に形成された、前記第１導電型の複数の第５半導体層とを備え、
    前記第５半導体層は、前記第１方向に沿って互いに離間して配置され、
    前記制御電極は、前記第１および第２半導体層に第１絶縁膜を介して形成された第１制御電極と、前記第１および第２半導体層に第２絶縁膜を介して形成され、前記第１制御電極と隣接する第２制御電極とを含み、
    前記第５半導体層は、前記第１および第２制御電極の間に配置された部分を含み、前記部分は、前記第１および前記第２絶縁膜に接している、
    半導体装置。
  6. 第１および第２電極と、
    前記第１および第２電極の間に位置し、第１の面を前記第１電極側に有し、前記第１の面に対向する第２の面を前記第２電極側に有する、第１導電型の第１半導体層と、
    前記第１半導体層の前記第１の面に形成され、前記第１電極と前記第１半導体層との間に位置する、第２導電型の第２半導体層と、
    前記第１および第２半導体層に絶縁膜を介して形成され、前記第１電極と前記第１半導体層との間に位置し、前記第１の面に平行な第１方向に延びている、複数の制御電極と、
    前記第２半導体層の前記第１半導体層とは反対側に、前記第１方向に沿って交互に形成され、前記第１電極と前記第２半導体層との間に位置する、前記第１導電型の複数の第３半導体層および前記第２導電型の複数の第４半導体層と、
    前記第２半導体層の前記第１半導体層側、または前記第２半導体層に包囲される位置に形成され、前記第１方向に延びている、前記第１導電型の第５半導体層とを備え、
    前記第５半導体層は、前記第１導電型の不純物の実効的な不純物濃度の複数の極大点と複数の極小点とを、前記第１方向に沿って交互に有し、
    前記制御電極は、前記第１および第２半導体層に第１絶縁膜を介して形成された第１制御電極と、前記第１および第２半導体層に第２絶縁膜を介して形成され、前記第１制御電極と隣接する第２制御電極とを含み、
    前記第５半導体層は、前記第１および第２制御電極の間に配置された部分を含み、前記部分は、前記第１および前記第２絶縁膜に接している、
    半導体装置。
JP2013185612A 2013-09-06 2013-09-06 半導体装置 Active JP5941447B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013185612A JP5941447B2 (ja) 2013-09-06 2013-09-06 半導体装置
CN201410061291.5A CN104425581B (zh) 2013-09-06 2014-02-24 半导体装置
US14/201,621 US9130007B2 (en) 2013-09-06 2014-03-07 Semiconductor device
US14/819,064 US9318588B2 (en) 2013-09-06 2015-08-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013185612A JP5941447B2 (ja) 2013-09-06 2013-09-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2015053400A JP2015053400A (ja) 2015-03-19
JP5941447B2 true JP5941447B2 (ja) 2016-06-29

Family

ID=52624697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013185612A Active JP5941447B2 (ja) 2013-09-06 2013-09-06 半導体装置

Country Status (3)

Country Link
US (2) US9130007B2 (ja)
JP (1) JP5941447B2 (ja)
CN (1) CN104425581B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046502A (ja) * 2013-08-28 2015-03-12 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6673501B2 (ja) * 2016-12-08 2020-03-25 富士電機株式会社 半導体装置
JP6673502B2 (ja) * 2016-12-08 2020-03-25 富士電機株式会社 半導体装置
JP6958011B2 (ja) * 2017-06-15 2021-11-02 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6952667B2 (ja) * 2018-09-19 2021-10-20 株式会社東芝 半導体装置
JP2021103708A (ja) * 2019-12-24 2021-07-15 株式会社デンソー 絶縁ゲートバイポーラトランジスタ
JP7596930B2 (ja) 2021-05-26 2024-12-10 株式会社デンソー 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262339A (en) * 1989-06-12 1993-11-16 Hitachi, Ltd. Method of manufacturing a power semiconductor device using implants and solid diffusion source
JP3435635B2 (ja) 1999-10-27 2003-08-11 株式会社豊田中央研究所 絶縁ゲート型半導体装置、およびその製造方法ならびにインバータ回路
JP2004022941A (ja) 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
JP3927111B2 (ja) 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
JP2005340626A (ja) 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
JP4575713B2 (ja) 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
JP5707681B2 (ja) 2009-03-04 2015-04-30 富士電機株式会社 半導体装置およびその製造方法
JP5013436B2 (ja) * 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置
JP2011055017A (ja) 2010-12-17 2011-03-17 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US9130007B2 (en) 2015-09-08
US20150069460A1 (en) 2015-03-12
CN104425581A (zh) 2015-03-18
US20150340478A1 (en) 2015-11-26
JP2015053400A (ja) 2015-03-19
CN104425581B (zh) 2017-09-15
US9318588B2 (en) 2016-04-19

Similar Documents

Publication Publication Date Title
JP5941447B2 (ja) 半導体装置
JP5630114B2 (ja) 炭化珪素半導体装置
JP5048273B2 (ja) 絶縁ゲート型半導体装置
CN102751329B (zh) 半导体装置
US20120061723A1 (en) Semiconductor device
US8872257B1 (en) Semiconductor device
JP5297706B2 (ja) 半導体装置
JP2012089826A (ja) 半導体装置及びその製造方法
CN103219339A (zh) 半导体器件
JP5537359B2 (ja) 半導体装置
TWI754689B (zh) 溝槽式閘極igbt
CN103325827B (zh) 半导体装置
US8853775B2 (en) Insulated gate bipolar transistor having control electrode disposed in trench
JP2015176900A (ja) 半導体装置
JP7179587B2 (ja) 半導体装置
WO2013161568A1 (ja) 半導体装置及びその製造方法
JP4756084B2 (ja) 半導体装置
WO2016046901A1 (ja) 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法
JP7222758B2 (ja) 半導体装置
US10720523B2 (en) Semiconductor device
US20140312384A1 (en) Semiconductor device
JP5848619B2 (ja) 半導体装置および半導体装置の製造方法
JP5456147B2 (ja) 半導体装置
JP2015153760A (ja) 半導体装置
JP4806732B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160520

R151 Written notification of patent or utility model registration

Ref document number: 5941447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151