[go: up one dir, main page]

JP5936679B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5936679B2
JP5936679B2 JP2014506264A JP2014506264A JP5936679B2 JP 5936679 B2 JP5936679 B2 JP 5936679B2 JP 2014506264 A JP2014506264 A JP 2014506264A JP 2014506264 A JP2014506264 A JP 2014506264A JP 5936679 B2 JP5936679 B2 JP 5936679B2
Authority
JP
Japan
Prior art keywords
tray
semiconductor device
side wall
sealing resin
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014506264A
Other languages
English (en)
Other versions
JPWO2013141287A1 (ja
Inventor
藤野　純司
純司 藤野
加柴　良裕
良裕 加柴
翔平 小川
翔平 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2013141287A1 publication Critical patent/JPWO2013141287A1/ja
Application granted granted Critical
Publication of JP5936679B2 publication Critical patent/JP5936679B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関し、特には、発電、送電から効率的なエネルギーの利用、再生まであらゆる場面で利用される電力半導体素子を有する半導体装置及びその製造方法に関する。
産業機器から家電及び情報端末に至るまで、あらゆる製品にパワーモジュール（電力半導体装置）が普及しつつあり、家電に搭載されるパワーモジュールについては、小型化と高い信頼性とが特に求められる。このようなパワーモジュールでは、内包される電力半導体素子が高電圧及び大電流を扱うことから発熱し、この熱を放散する金属製のベース板が設けられている。一方で、高電圧及び大電流が通る電極端子は、ベース板とは絶縁距離を確保する必要がある。
このため、例えば特許文献１や特許文献２には、電極をモジュールの上面に、対向する下面にベース板を配置して、トランスファモールド工法で回路部を樹脂封止するパワーモジュールが開示されている。このような構成を採ることで、その側面に電極が配置される場合に比べて、パッケージの小型化が可能となる。
また、パワーモジュールには、動作温度が高く動作効率に優れている点で今後の主流となる可能性の高いＳｉＣ半導体に適用可能なパッケージ形態であることも同時に求められている。
特開平９−２８３６８１号公報 特開平１０−２２４３５号公報 特開２００７−４９１３１号公報
特許文献１及び特許文献２では、上述のようにいずれもトランスファモールド工法による封止作業でパワーモジュールを形成している。この場合、パワーモジュールの上面に電極を確実に露出させるためには、トランスファモールド金型に対して電極を極めて高精度に位置決めする必要がある。この課題を回避するために、例えば電極にバネ性を持たせて上記金型に電極を押圧させる方法や、封止後に電極を曲げる等して外部に露出させる方法が提案されている。
しかしながら、トランスファモールド金型に電極を押圧させた場合、電極の付け根部分には過大な負荷が作用するため、電極が接合されている半導体素子や基板を損傷させる懸念があった。
また、封止後に電極を曲げる等の加工を施した場合、電極と封止樹脂との間に隙間の発生等が起こり、絶縁破壊や吸湿によるパワーモジュールの品質劣化が懸念される。
また特許文献３では、桶状の金属板を用いたパワーモジュールの構造に関する提案がなされている。しかしながら特許文献３では、金属板と冷却器との接続に関する記述がなく、はんだ付けで接続した場合には、封止樹脂の軟化及び変形が生じやすくなるが、その対策が述べられていない。
また、桶状の金属板は、内包する封止樹脂よりも高さの大きな側壁を有すると記載されているが、側壁の頂点の金属が露出していることにより電極との絶縁距離が小さくなる。よって、絶縁性に優れた電極保持用のハウジングが必要であったり、パッケージが大きくなるという問題がある。さらに側壁と封止樹脂との熱膨張係数差による剥離が生じやすく、絶縁性が経年劣化するという問題もある。
このように特許文献３のパワーモジュールにおいても品質劣化が問題となる。
本発明は、このような問題点を解決するためになされたもので、半導体装置内の構成部分の損傷及び半導体装置の品質劣化がない、半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における半導体装置は、凹状の収納部を有するトレイと、上記収納部に収容され、半導体素子及び配線用部材を有する回路部と、上記収納部に注入され、収容されている上記回路部及び上記トレイの側壁頂上部をポッティング封止する封止樹脂と、を備え、上記配線用部材の一部は、上記封止樹脂の上面に外部電極として露出し、上記封止樹脂は、上記トレイを冷却器に接合するはんだの融点を超える耐熱温度を有する、
ことを特徴とする。
本発明の一態様における半導体装置によれば、回路部が収容されたトレイの収納部に、外部電極を露出させて封止樹脂を注入して回路部をポッティング封止する。よって、封止樹脂の上面に外部電極を露出させた半導体装置が作製可能であり、このとき、トランスファーモールド工法ではないことから、半導体素子や基板にストレスや損傷を与えることはなく、かつ外部電極は予め露出しており封止後に外部電極の曲げ等の加工は行わないことから、半導体装置の品質劣化も発生しない。また、封止樹脂の耐熱温度がトレイと冷却器とを接合するはんだよりも高い耐熱性を有することにより、はんだ付けのときの熱履歴による熱軟化及び変形に起因する強度劣化及び絶縁耐圧劣化を抑制することが可能となる。
また，封止樹脂がトレイよりも高く形成され、金属製のトレイの側壁頂上部が封止樹脂にて被覆され、また、大電流用の電極に近いトレイ側壁が、その他のトレイ側壁に比較して低く形成されている。これにより、金属トレイと電極との間の絶縁距離を大きく確保することが可能となる。よって、ハウジングが不要であり、パッケージサイズの拡大を抑制することが可能となる。
本発明の実施の形態１における半導体装置を示す斜視図である。 図１に示す半導体装置から封止樹脂を除いた状態を示す半導体装置の斜視図である。 図２に示すＡ−Ａ部における断面図である。 図２に示すＢ−Ｂ部における断面図である。 図１に示す半導体装置に備わるトレイの一変形例を示す斜視図である。 図５に示すＣ−Ｃ部における断面図である。 本発明の実施の形態２における半導体装置の構成の一部を示す、具体的にはトレイ及びリードフレームを示す斜視図である。 図７に示す半導体装置において、リードフレームのタイバーを折り曲げた状態を示す斜視図である。 本発明の実施の形態３における半導体装置の構成の一部を示す、具体的には多数個取りのトレイを示す斜視図である。 本発明の実施の形態４における半導体装置の構成の一例を示す図である。 本発明の実施の形態４における半導体装置の構成の別の例を示す図である。 本発明の実施の形態４における半導体装置の構成のさらに別の例を示す図である。 本発明の実施の形態４における半導体装置の構成の他の例を示す図である。 本発明の実施の形態４における半導体装置の構成のさらに他の例に備わるトレイについて、その成形前の状態を示す図である。 図１１Ａに示すトレイ用の部材を成形したトレイを備えた半導体装置の構成を示す図である。 本発明の実施の形態５における半導体装置の構成であり樹脂注入前の状態を示す斜視図である。 図１２Ａに示す半導体装置のトレイ内にポッティング封止樹脂を注入した状態を示す斜視図である。 図１２Ｂに示す半導体装置において、トレイの一部の側壁を折り曲げた状態を示す斜視図である。 本発明の実施の形態６における半導体装置の構成の一例を示す図である。 本発明の実施の形態６における半導体装置の構成の他の例に備わるトレイの斜視図である。 本発明の実施の形態７における半導体装置の構成の一例を示す図である。 本発明の実施の形態７における半導体装置の構成の他の例を示す図である。
本発明の実施形態である半導体装置及びその製造方法について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下の説明が不必要に冗長になるのを避け当業者の理解を容易にするため、既によく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。また、以下の説明及び添付図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。
実施の形態１．
図１から図４を参照して、本発明の実施の形態１における半導体装置１０１について説明する。ここでは半導体装置１０１として、高電圧（約２００Ｖ〜約１２００Ｖ）及び大電流（約１００Ａ〜約８００Ａ）を扱うパワーモジュール（電力半導体装置）を例に採るが、これに限定されず、半導体装置１０１は、高電圧及び大電流以外の通常の電圧及び電流を扱う半導体装置であってもよい。
本実施の形態１における半導体装置１０１は、基本的構成部分として、トレイ１０と、回路部６０と、封止樹脂７０とを備える。
トレイ１０は、本実施形態では一例として１ｍｍ厚のアルミニウム板をプレス加工して凹状のトレイ形状に作製され、底面１１と、高さの低い低側壁１２と、高さの高い高側壁１３とを有する。これらの底面１１、低側壁１２、及び高側壁１３にて、回路部６０を収容する凹状の収納部１５が形成される。
収納部１５を形成する高側壁１３は、互いに対向してそれぞれ第１方向９１に延在する一対の側壁であり、その高さが低側壁１２に比べて高い側壁である。また、それぞれの高側壁１３の上端部分は、折り曲げてフランジ部１３ａを形成し、第１方向９１におけるフランジ部１３ａの両端部には、該フランジ部１３ａを貫通する貫通穴１４が形成されている。
また、収納部１５を形成する低側壁１２は、第１方向９１に直角な第２方向９２に沿って高側壁１３間にて互いに対向して配置され、高側壁１３に比べて高さを低く形成した側壁である。
回路部６０は、半導体素子と配線用部材とを有する。本実施形態では、半導体素子として、ダイオード３０とＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉａｔｏｒ）３１とを有し、配線用部材として、バスバー４０、外部電極４１〜４３、リード４４、信号電極４５、及び、はんだ等を有する。さらに回路部６０について詳しく説明する。
トレイ１０の底面１１上には、絶縁シート５５を介してＣｕ製のヒートシンク２０が搭載され、その上にはダイオード３０とＩＧＢＴ３１とが、はんだ５１によって接合される。ダイオード３０及びＩＧＢＴ３１の能動面には、Ｃｕ製バスバー４０が配置され、はんだ５２によって接合されている。バスバー４０の一部は、外部電極４１、４３として、当該半導体装置１０１の厚み方向１０１ａ（図３）に延伸し、また、バスバー４０の他の一部は、リード４４としてヒートシンク２０とはんだ５３によって接合されている。外部電極４２は、ヒートシンク２０に接合されている。さらに、信号電極４５には、ＩＧＢＴ３１のゲート電極３２等からワイヤボンド５４が接合されている。
また、回路部６０において、特に、ＩＧＢＴ３１に接続され高電圧及び大電流を扱う電力用電極に相当する外部電極４１，４３は、トレイ１０の収納部１５を形成する低側壁１２側に配置している。このように、トレイ１０に低側壁１２を作製し、かつ電力用電極と低側壁１２とを対応付けることで、上記電力用電極と、金属製のトレイ１０つまり低側壁１２との間の沿面距離を確保することができ、高い絶縁性を達成することが可能となる。
このような構成を有する回路部６０は、上述のように、絶縁シート５５を介して、トレイ１０の収納部１５に収容される。その後、収納部１５には、封止樹脂７０を構成するシリコーンゲル７１が注入されて回路部６０が封止され、さらにその上に同じく封止樹脂７０を構成するポッティング封止剤７２が収納部１５の全体に充填される。
ここでポッティング封止樹脂７２は、例えば、図３に示すようにトレイ１０の高側壁１３における頂上部に相当するフランジ部１３ａと高さでほぼ一致するように収納部１５に注入してもよいし、図４に示すように、フランジ部１３ａを覆いフランジ部１３ａの高さを超えて収納部１５に注入してもよい。図４に示すように、フランジ部１３ａを覆いポッティング封止樹脂７２を配置した場合、フランジ部１３ａと外部電極４１等との間の絶縁性をより確保することができる。
このような封止により、図１に示すように、外部電極４１〜４３、信号電極４５がポッティング封止剤７２の表面から露出した状態となる。また、パイプ状のスペーサ１６がトレイ１０の貫通穴１４に対応して接着され、回路部６０を有するトレイ１０が貫通穴１４、スペーサ１６を通してネジ止め固定可能となる。
以上説明したように半導体装置１０１では、トレイ１０の収納部１５に収容した回路部６０は、封止樹脂７０にてポッティング封止され、このとき、封止樹脂７０の表面に露出するように、外部電極４１〜４３及び信号電極４５は延伸している。
よって半導体装置１０１によれば、封止の際に電極が押圧される形態ではないことから、電極が接合されている半導体素子や基板が損傷する可能性はなく、また、封止後に電極の加工を施す必要もないことから、絶縁破壊や吸湿による半導体装置の品質劣化の可能性もない。
上述の実施形態では、ＩＧＢＴ３１等の半導体素子を搭載するヒートシンク２０として、Ｃｕを用いたが、Ａｌなど他の金属や、ＡｌＮなどのセラミック基板を用いても良く、この場合もＣｕと同様の効果を得ることができる。
また、バスバー４０や外部電極４１等にＣｕを用いたが、Ｎｉ−Ｆｅ合金やＡｌを用いても良く、この場合もＣｕと同様の効果を得ることができる。
また、外部電極４１〜４３及び信号電極４５について、Ｃｕ板材に代えて、スプリング端子やプレスフィット端子を用いても良く、この構成でもＣｕ板材の場合と同様の効果を得ることができる。
また上述の実施形態では、トレイ１０としてＡｌ板を用いたが、ＣｕやＦｅ−Ｎｉ合金、ステンレスなどの金属製トレイを用いても良く、この場合でもＡｌと同様の効果が得られる。さらに、半導体素子として発熱量の小さいパワー素子や、通常の素子が用いられる場合には、フッ素樹脂やＰＥＴ等の樹脂性トレイを用いても良く、この場合もＡｌと同様の効果を得ることができる。
また、金属製のトレイ１０について、Ｃｕ、Ｎｉ、あるいはブリキ（Ｓｎめっき鋼）等のはんだ付け可能な素材を用いて形成したり、アルミなど素材の表面に、はんだ接合可能なメタライズを施すことによって、トレイ１０は、冷却器に対してはんだ付けが可能となり、さらなる信頼性の向上が可能となる。
このようにトレイ１０と冷却器とをはんだ付けする場合には、封止樹脂７０は、はんだ付け部分におけるはんだの融点よりも高い耐熱温度を有している。
また上述の実施形態では、封止樹脂７０としてシリコーンゲル７１及びポッティング封止剤７２を用いたが、これに限定されず、浸透性の高いポッティング封止剤を用いることでシリコーンゲル７１は省略しても良く、この場合でも同様の効果を得ることが可能である。
また、図５に示すように、トレイ１０の底面１１の一部に筒状の突起１７を形成してもよい。この突起１７は、ポッティング封止後の半導体装置１０１を機器に組み込むときに、ネジ止め固定用の開口部として活用することができる。よって、半導体装置１０１の機器への組み込みの際に、確実な固定が達成可能となり、信頼性の向上を図ることができる。
実施の形態２．
上述の実施の形態１では、バスバー４０や信号電極４５等は、それぞれ個別の部材を用いているが、本実施の形態２の半導体装置１０２では、これらは、図７に示すように、リードフレーム８０を形成する枠８１やタイバー８２によって、リードフレーム８０と一体的に形成している。その他の構成について、上述の半導体装置１０１の構成に変更はない。
リードフレーム８０には、開口部８３が形成されており、トレイ１０の貫通穴１４を用いてトレイ１０に対してリードフレーム８０を位置決めすることも可能である。
このようなリードフレーム８０を用いた場合、トレイ１０にリードフレーム８０が取り付けられた状態において、トレイ１０の収納部１５に設けられたヒートシンク２０にはんだ接合されたダイオード３０及びＩＧＢＴ３１の能動面と、リードフレーム８０のバスバー４０等の所定箇所とをはんだ接合する。
その後、図８に示すように、リードフレーム８０において外部電極４１〜４３や信号電極４５を有するタイバー８２部分を厚み方向１０１ａに沿うように折り曲げる。
折り曲げ後、上述したように収納部１５に対して封止樹脂７０にて回路部６０及びリードフレーム８０のバスバー４０等の部分を共にポッティング封止する。
そして、封止後、外部電極４１〜４３や信号電極４５からタイバー８２を切り離すことで、外部電極４１〜４３や信号電極４５について個別の電極形成が可能となる。
実施の形態２における半導体装置１０２においても、実施の形態１における半導体装置１０１が奏する上述の効果を得ることができる。半導体装置１０２では、さらに、リードフレーム８０を用いることで、半導体素子等に対して一括して電極の配置が可能になることから、半導体装置の生産性の向上を図ることができ、かつ各電極の位置精度を向上させることも可能となる。
実施の形態３．
上述の各実施形態では、一つのトレイ１０に対して一つの収納部１５を形成した形態を開示した。図９に示すように、この実施の形態３の半導体装置１０３では、一つのトレイ１０−２は、第１方向９１に沿って複数の回路部６０を、つまり複数の収納部１５を並列して収納可能なように構成されている。つまり、多数個取りのトレイ１０−２の高側壁１３は、第１方向９１に沿って回路部６０を複数個、並列して収納可能な長さを有し、かつトレイ１０−２の低側壁１２は、トレイ１０−２の底面１１において、互いに対向して第１方向９１における複数箇所に配置される。本実施形態３において、低側壁１２は、底面１１を凸状にプレス加工して作製されている。
尚、図９では、トレイ１０−２は、４つの回路部６０を収容可能に、つまり４つの収納部１５を図示するが、収容可能数は、４つに限定するものではなく、複数個とすることができる。
このように構成した一つのトレイ１０−２には、各収納部１５に上述した回路部６０がそれぞれ収容されて、これらが一括して封止樹脂７０にて、上述した方法にてポッティング封止される。ここで、回路部６０の構成、及び回路部６０の上記電力用電極とトレイ１０−２の低側壁１２との配置関係は、上述の場合に同じであり、また、回路部６０ポッティング封止方法も上述の場合に同じである。即ち、実施の形態３における半導体装置１０３は、トレイ１０−２の形態がトレイ１０と相違することを除いて、その他の構成は、実施の形態１の半導体装置１０１と同じである。
封止後、低側壁１２に対応して位置し第２方向９２に沿う切断部１８にて、トレイ１０−２が切断される。この切断によって、一つのトレイ１０−２から複数の回路部６０が個片化される。
このような本実施の形態３の半導体装置１０３においても、実施の形態１における半導体装置１０１が奏する効果を得ることができる。本実施の形態３の半導体装置１０３では、さらに、多数個取りのトレイ１０−２を用いることで半導体装置の生産性を向上することができる。また、連続した平坦な底面１１をプレス加工して低側壁１２を形成することから、トレイ１０のように、個々に低側壁１２を形成する場合に比べて低側壁１２の作製が容易になり、その高さの最適化も容易となり、よって上記電力用電極と低側壁１２との間の沿面距離の確保も容易になるというメリットもある。
また、本実施の形態３における半導体装置１０３において、実施の形態１で説明した各変形例を適用することもでき、さらに、実施の形態２の構成を適用することも可能である。尚、半導体装置１０３において実施の形態２の構成を適用する場合、封止後、外部電極４１〜４３や信号電極４５からタイバー８２を切り離す動作は、上記個片化を行う前、あるいは後のいずれで行っても良い。
また、複数のトレイを連結した状態のまま切断せずに用い、外部電極４１〜４３、等が複数のトレイにまたがるように配置されることで、パワー半導体素子の並列使用による電力半導体装置の大容量化、及び電極端子の共通化による組立て性の向上及び小型化などに寄与することが可能となる。
実施の形態４．
図１０Ａから図１０Ｄ、図１１Ａ及び図１１Ｂには、本発明の実施の形態４における半導体装置１０４の概略図を示している。この実施の形態４における半導体装置１０４では、トレイ１０の側壁の頂上部１０ａを封止樹脂で覆い、金属製のトレイ１０に対する外部電極４１〜４３の絶縁距離を確保するよう構成している。
図１０Ａに示すように、金属製のトレイ１０の収納部１５には、セラミック基板２０１の導体層２０２に、はんだ５１によってダイオード３０及びＩＧＢＴ３１を接合したセラミック基板２０１が、はんだ付け部５６によって接合されている。バスバー４０は、その一端がダイオード３０及びＩＧＢＴ３１とはんだ５２によって接合され、その他端が外部電極４１、４３として外部へ延伸している。また、信号電極４５には、ＩＧＢＴのゲート電極３２などからワイヤボンド５０が接合されている。
このような回路部６０を覆ってトレイ１０の収納部１５は、ダイレクトポッティング封止樹脂７２によって封止され、このとき、トレイ１０の側壁頂上部１０ａの上面を被覆するように封止される。ここで側壁頂上部１０ａは、低側壁１２及び高側壁１３の内、少なくとも高側壁１３の側壁頂上部に相当する。
さらにこのような金属製のトレイ１０は、冷却器９０に対してはんだ付け部５７によって接合される。はんだ付け部５７は、トレイ１０の低側壁１２及び高側壁１３に対して十分な高さのフィレット（ぬれ上がり）部５７ａを形成しており、トレイ１０の底面１１におけるはんだ付け部５７のはんだ厚の２００％以上の高さまでぬれ上がっていることが望ましい。
また、このような作製工程順から、ポッティング封止樹脂７２は、はんだ付け部５７のはんだの融点よりも高い耐熱温度を有している。
ダイレクトポッティング封止樹脂７２による収納部１５の封止において、図１０Ｂに示すように、金属製あるいは樹脂製のダム材６２をトレイ１０の側壁頂上部１０ａの上面に設けてもよい。ダム材６２を設けることで、トレイ１０の高側壁１３をより高くし、確実に側壁頂上部１０ａを封止することが可能となる。
また、図１０Ｃに示すように、トレイの側壁頂上部１０ａを収納部１５の内側へ折り曲げても良い。このように側壁頂上部１０ａを収納部１５内側へ折り曲げることで、ダイレクトポッティング封止樹脂７２を、側壁頂上部１０ａを完全に覆いさらに越えて外側まで注入することができる。また、はんだフィレット５７ａまで被覆してもよい。
図１０Ａ、図１０Ｂ、及び図１０Ｃに示す半導体装置においても、回路部６０は実施の形態１の半導体装置１０１における構成に同じであることから、実施の形態１の半導体装置１０１が奏する、半導体装置内の構成部分の損傷及び半導体装置の品質劣化がないという効果を得ることができる。さらに本実施の形態４の半導体装置１０４は、トレイ１０の側壁頂上部１０ａと外部電極４１〜４３との絶縁距離を確保することができる。
さらにまた、図１０Ｄに示すように、外部電極４１を支持する樹脂製の電極支持部材４１１を作製し、金属製のトレイ１０の低側壁１２及び高側壁１３の内、少なくとも低側壁１２の側壁頂上部に対してはめ込むように配置することもできる。このように構成することで、トレイ１０の収納部１５にポッティング封止樹脂７２を注入して封止することによって、外部電極４１〜４３をトレイ１０に対して位置決めすることが可能となる。これにより、上述の各実施形態と同様に、半導体装置内の構成部分の損傷及び半導体装置の品質劣化がないという効果を得ることができ、さらにトレイ１０に対する外部電極４１〜４３の絶縁距離を確保することが可能となる。
この実施の形態４における上述の構成では、金属製のトレイ１０に対してセラミック基板２０１などを搭載する構造を示したが、以下のようにトレイと基板とを一体的に構成してもよい。即ち、図１１Ａに示すように、トレイ１０は、トレイを形成する金属製のベース板２１０と、金属基板２１２付きの絶縁シート５５と、爪部材２１１とを有し、ベース板２１０上に、金属基板２１２を有する絶縁シート５５を載置し、この絶縁シート５５の周囲４辺部分を金属製爪部材２１１で挟んでベース板２１０に固定する。このように絶縁シート５５、爪部材２１１，及び金属基板２１２を有するベース板２１０を、図１１Ｂに示すように爪部材２１１辺りで折り曲げてトレイ形に成型する。成型後、既に説明したように、金属基板２１２上にダイオード３０、外部電極４１、等を搭載しポッティング封止樹脂７２を注入して封止する。
このようにベース板２１０と絶縁シート５５とを一体的に形成し金属製トレイ１０として用いることで、構造の簡略化及び高信頼化が可能となる。このとき、爪部材２１１が絶縁シート５５の外周部を挟み込んでいることから、ベース板２１０及び爪部材２１１をトレイ型に成形するときに絶縁シート５５が変形して剥離することを抑制することが可能となる。
実施の形態５．
次に、図１２Ａから図１２Ｃを参照して、本発明の実施の形態５における半導体装置１０５について説明する。実施の形態１等では、金属製のトレイ１０と外部電極４１〜４３との間の絶縁距離を確保するためトレイ１０の低側壁１２側に外部電極４１〜４３を配置している。これに対し本実施の形態５の半導体装置１０５では、新たなトレイ２１５を用いて、その側壁を折り曲げることで絶縁距離を確保する。以下に詳しく説明する。
図１２Ａに示すように、金属製のトレイ２１５は、例えば０．５ｍｍ厚の薄い銅板をプレス加工することによりトレイ形状に成型している。ここでトレイ２１５の４辺に対応する各側壁は、高、低がなく、同じ高さである。また、外部電極４１〜４３に近接する側壁２１６は、折り曲げ可能なように、切れ目２１６ａをコ字状に有する。
その他の構成は、実施の形態１等で説明した構成と変わるところはない。簡単に説明すると、トレイ２１５上に絶縁シート５５を介してＣｕ製ヒートシンク２０が搭載されており、その上にダイオード３０及びＩＧＢＴ３１が、はんだ５１によって接合されている。さらにその上部に、Ｃｕ製バスバー４０が配置され、ダイオード３０及びＩＧＢＴ３１の能動面と、はんだ５２によって接合されている。バスバー４０の一部は、外部電極４１、４３として鉛直方向に延伸しており、また一部はリード４４としてヒートシンク２０とはんだ５３によって接合されている。また外部電極４２がヒートシンク２０に接合されている。また信号電極４５には、ＩＧＢＴ３１のゲート電極３２などからワイヤボンド５０が接合されている。以上のように構成された回路部６０には、図１２Ｂに示すように、ポッティング封止樹脂７２が注入され全体が封止され、外部電極４１〜４３がポッティング封止樹脂７２から露出した状態となる。またトレイ２１５は、冷却器９０に対してはんだ５７を用いてはんだ付けされる。
ポッティング封止材７２による樹脂封止後、図１２Ｃに示すように、外部電極４１〜４３側に位置するトレイ２１５の側壁２１６を切り目２１６ａに沿ってトレイ２１５の外側へ、つまり外部電極４１〜４３から離れる方向へ折り曲げて半導体装置１０５を作製する。
このように構成することで、外部電極４１〜４３と側壁２１６との絶縁距離を確保することができる。勿論、実施の形態５における半導体装置１０５においても上述の各実施形態と同様に、半導体装置内の構成部分の損傷及び半導体装置の品質劣化がないという効果を得ることができる。
側壁２１６について、上述の切り目２１６ａに代えて、ポッティング封止樹脂７２が漏れない程度に細いスリットを形成する、あるいは樹脂封止後、切り目２１６ａに沿って側壁２１６を除去してもよい。
また、側壁２１６以外の側壁の側壁頂上部に、実施の形態４で説明したようなダム材を塗布してもよい。これによりポッティング封止樹脂７２を側壁頂上部を覆ってより高く注入することができる。
またここでは、Ｃｕ製のトレイ２１５を用いたが、Ｆｅ−Ｎｉ合金、ブリキなどの金属材を用いても同様の効果が得られる。また、比較的発熱量の小さなパワー素子の場合には、例えばフッ素樹脂、ＰＥＴなどの樹脂性トレイにおいて側壁２１６を形成しても、上述と同様の効果が得られる。また、Ｃｕ製のヒートシンク２０を用いたが、Ａｌなど他の金属、及びＡｌＮなどのセラミック基板を用いても、上述と同様の効果が得られる。さらにまた、バスバー４０及び外部電極４１等としてＣｕを用いたが、Ｎｉ−Ｆｅ合金及びＡｌを用いても同様の効果が得られる。
また、ここではシリコーンゲル及びポッティング封止樹脂７２を用いたが、浸透性の高いポッティング封止剤を用いればシリコーンゲルを省略しても同様の効果が得られる。
また、Ｃｕ板材を外部電極４１及び信号電極４５として用いたが、例えばスプリング端子及びプレスフィット端子を用いても同様の効果が得られる。
実施の形態６．
次に、図１３Ａ及び図１３Ｂを参照して、本発明の実施の形態６における半導体装置１０６について説明する。本実施の形態６の半導体装置１０６でも、新たなトレイ２２０、２２２を用いる。
即ち、図１３Ａに示すように、金属製のトレイ２２０は、周縁部の上部の一又は複数箇所に、トレイ２２０の内側へ突設した固定部２２１を有する。尚、その他の構成は、例えば実施の形態１における半導体装置１０１と同じである。
この固定部２２１は次のように作用する。即ち、回路部６０を形成した例えばセラミック基板２０１などをトレイ２２０の収納部１５に搭載した後、固定部２２１を内側に折り曲げ、セラミック基板２０１の表面に形成した、独立した導体層２０２ａに対してはんだ付けして固定する。ここで独立した導体層２０２ａとは、同じくセラミック基板２０１の表面に形成しＩＧＢＴ３１等をはんだ付けした導体層２０２とは電気的に接続していない、独立した導体層である。
このように固定部２２１を設け導体層２０２ａと接続することで、トレイ２２０とセラミック基板２０１との接合を補強することが可能となる。これにより、上述の各実施形態と同様に、半導体装置内の構成部分の損傷及び半導体装置の品質劣化がないという効果を得ることができる。
また類似構成として、図１３Ｂに示すような金属製のトレイ２２２を用いることもできる。トレイ２２２は、その四隅に水平スリット２２３を形成して、トレイ２２２の各角部を内側に折り曲げて形成した折り曲げ部２２２ａを有する。尚、折り曲げ部２２２ａは、固定部の一例に相当し、また、折り曲げ部２２２ａの形成方法は、これに限られない。このような折り曲げ部２２２ａは、上述の固定部２２１と同様に、導体層２０２ａと接続することで、トレイ２２０とセラミック基板２０１との接合を補強することが可能となる。これにより、上述の各実施形態と同様に、半導体装置内の構成部分の損傷及び半導体装置の品質劣化がないという効果を得ることができる。
実施の形態７．
次に、図１４Ａ及び図１４Ｂを参照して、本発明の実施の形態７における半導体装置１０７について説明する。本実施の形態７の半導体装置１０７でも、新たなトレイ２２５を用いる。尚、トレイ２２５の収納部１５に装填される回路部６０は、上述の各実施形態におけるものに同じであり、ここでの説明を省略する。
金属製のトレイ２２５は、図１４Ａに示すように、収納部１５とは反対側に位置し冷却器に対向する冷却器面２２５ａには、例えば波形の凹凸状を形成する突起２２６を有する。また、この突起２２６に対応して係合する凹凸部２２７ａを有する冷却器２２７を設ける。このようなトレイ２２５と冷却器２２７とは、トレイ２２５の突起２２６と冷却器２２７の凹凸部２２７ａとを噛み合わせ、例えば冷却器２２７をかしめることで互いに固定する。このような固定により、はんだ付けと同様の固定及び放熱が可能となる。これにより、上述の各実施形態と同様に、半導体装置内の構成部分の損傷及び半導体装置の品質劣化がないという効果を得ることができる。
さらに冷却器として、図１４Ｂに示すように、トレイ２２５との間で冷媒漏れなく接合可能なジャケット２２８を用いて、冷媒が流れる冷媒用通路２２８ａを形成してもよい。冷媒としては、例えば水を用いることができる。このように構成することで、トレイ２２５における突起２２６が冷媒用通路２２８ａ内に位置して冷却フィンとして機能し、より回路部６０の冷却をより高めることができる。このように本実施の形態７の半導体装置１０７は、冷却器と一体化した半導体装置の形成が可能となる。
なお、上述した様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
本発明は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
又、２０１２年３月２２日に出願された、日本国特許出願Ｎｏ．特願２０１２−６５１６１号の明細書、図面、特許請求の範囲、及び要約書の開示内容の全ては、参考として本明細書中に編入されるものである。
１０、１０−２ トレイ、１０ａ 頂上部、１１ 底面、１２ 低側壁、
１３ 高側壁、１５ 収納部、１７ 突起、１８ 切断部、
３０ ダイオード、３１ ＩＧＢＴ、４０ バスバー、４１、４３ 外部電極、
５５ 絶縁シート、６０ 回路部、７０ 封止樹脂、７２ ポッティング封止樹脂、
８０ リードフレーム、９１ 第１方向、９２ 第２方向、
１０１〜１０７ 半導体装置、
２１０ ベース板、２１１ 爪部材、２１２ 金属基板、２１６ 側壁、
２２１，２２２ａ 固定部、２２６ 突起、２２７ 冷却器、２２７ａ 凹凸部、
２２８ ジャケット、２２８ａ 冷媒用通路、２２８ｂ 底面、２３１ 電極支持部材。

Claims (5)

  1. 凹状の収納部を有するトレイと、
    上記収納部に収容され、半導体素子及び配線用部材を有する回路部と、
    上記収納部に注入され、収容されている上記回路部及び上記トレイの側壁頂上部をポッティング封止する封止樹脂と、を備え、
    上記配線用部材の一部は、上記封止樹脂の上面に外部電極として露出し、
    上記封止樹脂は、上記トレイを冷却器に接合するはんだの融点を超える耐熱温度を有し、
    上記トレイは、上記外部電極の内、高電圧大電流を扱う電力用電極に近い側壁が、その他の側壁に比較して低く形成されている、
    ことを特徴とする半導体装置。
  2. 上記トレイは、上記収納部を形成する、高側壁と低側壁とを有し、
    上記高側壁は、その延在方向である第１方向に沿って上記回路部を複数組、並列して収容する長さを有し、
    上記低側壁は、互いに対向して上記第１方向における複数箇所に配置され、ポッティング封止された各回路部を個片化する切断部となる、請求項１記載の半導体装置。
  3. 上記トレイに取り付け可能なフレームであり、上記外部電極を含む上記配線用部材を一体的に形成したリードフレームをさらに備え、このリードフレームを上記トレイに取り付けた状態で封止樹脂が上記収納部に注入される、請求項１又は２に記載の半導体装置。
  4. 上記トレイは、上記収納部の底面に筒状の突起をさらに有する、請求項１から３のいずれか１項に記載の半導体装置。
  5. 凹状の収納部を有するトレイと、
    上記収納部に収容され、半導体素子及び配線用部材を有する回路部と、
    上記収納部に注入され、収容されている上記回路部及び上記トレイの側壁頂上部をポッティング封止する封止樹脂と、を備え、
    上記トレイの周辺側面には、トレイ底面における冷却器とのはんだの厚さの２００％を越え上記トレイの高さを越えない範囲のフィレットを有し、
    上記配線用部材の一部は、上記封止樹脂の上面に外部電極として露出し、
    上記封止樹脂は、上記トレイを上記冷却器に接合する上記はんだの融点を超える耐熱温度を有し、
    上記トレイは、収納部に上記封止樹脂を注入後に折り曲げ可能な側壁を有する、
    ことを特徴とする半導体装置。
JP2014506264A 2012-03-22 2013-03-21 半導体装置 Active JP5936679B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012065161 2012-03-22
JP2012065161 2012-03-22
PCT/JP2013/058028 WO2013141287A1 (ja) 2012-03-22 2013-03-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2013141287A1 JPWO2013141287A1 (ja) 2015-08-03
JP5936679B2 true JP5936679B2 (ja) 2016-06-22

Family

ID=49222744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014506264A Active JP5936679B2 (ja) 2012-03-22 2013-03-21 半導体装置

Country Status (6)

Country Link
US (1) US9236316B2 (ja)
JP (1) JP5936679B2 (ja)
KR (1) KR101581610B1 (ja)
CN (1) CN104067387B (ja)
DE (1) DE112013001612B4 (ja)
WO (1) WO2013141287A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
US20160322342A1 (en) * 2014-01-15 2016-11-03 Panasonic Intellectual Property Management Co. Lt Semiconductor device
JP6332439B2 (ja) * 2014-03-31 2018-05-30 富士電機株式会社 電力変換装置
JP6417130B2 (ja) * 2014-07-02 2018-10-31 株式会社Kelk 熱電発電装置
JP6305302B2 (ja) 2014-10-02 2018-04-04 三菱電機株式会社 半導体装置およびその製造方法
JP2016099127A (ja) * 2014-11-18 2016-05-30 富士電機株式会社 パワー半導体モジュールの製造方法及びその中間組立ユニット
JP6234630B2 (ja) * 2015-02-25 2017-11-22 三菱電機株式会社 パワーモジュール
JP6500162B2 (ja) * 2015-03-23 2019-04-10 広東美的制冷設備有限公司Ｇｄ Ｍｉｄｅａ Ａｉｒ−Ｃｏｎｄｉｔｉｏｎｉｎｇ Ｅｑｕｉｐｍｅｎｔ Ｃｏ．，Ｌｔｄ． インテリジェントパワーモジュール及びその製造方法
JP6481527B2 (ja) * 2015-06-25 2019-03-13 富士電機株式会社 半導体装置
JP2017022157A (ja) * 2015-07-07 2017-01-26 カルソニックカンセイ株式会社 パワー半導体装置
DE112017001646T5 (de) * 2016-03-30 2019-01-03 Mitsubishi Electric Corporation Leistungsmodul und verfahren zum herstellen desselben, sowie leistungselektronik-vorrichtung und verfahren zum herstellen derselben
US10707146B2 (en) * 2016-04-21 2020-07-07 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing same, for releaved stress and high heat conductivity
CN105789156A (zh) * 2016-04-22 2016-07-20 珠海格力电器股份有限公司 一种igbt模块组件
JP6546892B2 (ja) * 2016-09-26 2019-07-17 株式会社 日立パワーデバイス 半導体装置
CN107993991B (zh) 2017-12-20 2024-10-01 合肥矽迈微电子科技有限公司 一种芯片封装结构及其制造方法
JP7005373B2 (ja) * 2018-02-09 2022-01-21 三菱電機株式会社 パワーモジュールおよび電力変換装置
DE102018110132B3 (de) * 2018-04-26 2018-11-29 Semikron Elektronik Gmbh & Co. Kg Drucksinterverfahren bei dem Leistungshalbleiterbauelemente mit einem Substrat über eine Sinterverbindung miteinander verbunden werden
JP7045975B2 (ja) 2018-11-20 2022-04-01 三菱電機株式会社 半導体装置およびその製造方法、ならびに電力変換装置
US11183440B2 (en) * 2018-12-10 2021-11-23 Gan Systems Inc. Power modules for ultra-fast wide-bandgap power switching devices
WO2021019594A1 (ja) * 2019-07-26 2021-02-04 三菱電機株式会社 半導体モジュール
US20220302523A1 (en) * 2021-03-19 2022-09-22 Dana Automotive Systems Group, Llc Methods and systems for a battery housing

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3606673A (en) * 1968-08-15 1971-09-21 Texas Instruments Inc Plastic encapsulated semiconductor devices
JPH02130866A (ja) * 1988-11-10 1990-05-18 Fuji Electric Co Ltd 半導体装置
JP2760608B2 (ja) * 1989-11-13 1998-06-04 株式会社東芝 封止型混成集積回路装置
JPH06188335A (ja) * 1992-12-22 1994-07-08 Fuji Electric Co Ltd 樹脂封止形半導体装置
JP2912526B2 (ja) 1993-07-05 1999-06-28 三菱電機株式会社 半導体パワーモジュールおよび複合基板
JPH0918286A (ja) 1995-06-30 1997-01-17 Kyocera Corp ラダー型フィルタの製造方法
JPH09283681A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体装置
JPH1022435A (ja) 1996-07-02 1998-01-23 Hitachi Ltd 半導体装置及びその製造方法
JP3898156B2 (ja) * 2003-06-02 2007-03-28 三菱電機株式会社 半導体パワーモジュール
DE102005037522A1 (de) * 2005-08-09 2007-02-15 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit wannenförmigem Grundkörper
SG146460A1 (en) * 2007-03-12 2008-10-30 Micron Technology Inc Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
JP2009212390A (ja) 2008-03-05 2009-09-17 Toshiba Corp 発熱体搭載部品の取付構造
EP2293328B1 (en) 2008-06-12 2019-11-20 Mitsubishi Electric Corporation Method for manufacturing a power semiconductor circuit device
JP5316004B2 (ja) * 2009-01-13 2013-10-16 日産自動車株式会社 冷却装置
JP4826849B2 (ja) * 2009-04-20 2011-11-30 株式会社デンソー Ａｌ−ＡｌＮ複合材料、Ａｌ−ＡｌＮ複合材料の製造方法及び熱交換器
JP5481148B2 (ja) * 2009-10-02 2014-04-23 日立オートモティブシステムズ株式会社 半導体装置、およびパワー半導体モジュール、およびパワー半導体モジュールを備えた電力変換装置
JP5644160B2 (ja) * 2010-04-06 2014-12-24 三菱電機株式会社 半導体レーザ装置
JP5478638B2 (ja) * 2010-06-11 2014-04-23 パナソニック株式会社 樹脂封止型半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE112013001612T5 (de) 2015-01-29
CN104067387A (zh) 2014-09-24
JPWO2013141287A1 (ja) 2015-08-03
US20150021750A1 (en) 2015-01-22
KR101581610B1 (ko) 2016-01-11
KR20140131959A (ko) 2014-11-14
CN104067387B (zh) 2016-12-14
WO2013141287A1 (ja) 2013-09-26
US9236316B2 (en) 2016-01-12
DE112013001612B4 (de) 2022-05-12

Similar Documents

Publication Publication Date Title
JP5936679B2 (ja) 半導体装置
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
JP5382049B2 (ja) 半導体装置
US8610263B2 (en) Semiconductor device module
JP5936310B2 (ja) パワー半導体モジュール及びその取り付け構造
US7701054B2 (en) Power semiconductor module and method for its manufacture
JP5369798B2 (ja) 半導体装置およびその製造方法
US20120307541A1 (en) Power converter, semiconductor device, and method for manufacturing power converter
CN104067388B (zh) 带散热鳍片的半导体模块
JP5017332B2 (ja) インバータ
JP2006165534A (ja) 半導体装置
JP2011009410A (ja) 半導体モジュール
TWI382520B (zh) 帶有整合旁路電容器的緊密半導體封裝及其方法
JP2007184501A (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
JPWO2018087890A1 (ja) 半導体装置、インバータユニット及び自動車
US11232994B2 (en) Power semiconductor device having a distance regulation portion and power conversion apparatus including the same
JPWO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
US9972561B2 (en) QFN package with grooved leads
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
JP7118204B1 (ja) 半導体装置
US9324627B2 (en) Electronic assembly for mounting on electronic board
JP2022012428A (ja) 回路構成体

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160510

R150 Certificate of patent or registration of utility model

Ref document number: 5936679

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250