[go: up one dir, main page]

JP5902931B2 - 配線基板の製造方法、及び、配線基板製造用の支持体 - Google Patents

配線基板の製造方法、及び、配線基板製造用の支持体 Download PDF

Info

Publication number
JP5902931B2
JP5902931B2 JP2011266721A JP2011266721A JP5902931B2 JP 5902931 B2 JP5902931 B2 JP 5902931B2 JP 2011266721 A JP2011266721 A JP 2011266721A JP 2011266721 A JP2011266721 A JP 2011266721A JP 5902931 B2 JP5902931 B2 JP 5902931B2
Authority
JP
Japan
Prior art keywords
wiring board
metal layer
layer
metal foil
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011266721A
Other languages
English (en)
Other versions
JP2013120771A (ja
JP2013120771A5 (ja
Inventor
金子　健太郎
健太郎 金子
小林　和弘
和弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011266721A priority Critical patent/JP5902931B2/ja
Priority to US13/691,931 priority patent/US20130143062A1/en
Priority to KR1020120140519A priority patent/KR101988923B1/ko
Priority to TW101145579A priority patent/TWI598221B/zh
Publication of JP2013120771A publication Critical patent/JP2013120771A/ja
Publication of JP2013120771A5 publication Critical patent/JP2013120771A5/ja
Application granted granted Critical
Publication of JP5902931B2 publication Critical patent/JP5902931B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/043—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/14—Layered products comprising a layer of metal next to a fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/02—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/22—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed
    • B32B5/24—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being a fibrous or filamentary layer
    • B32B5/26—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being a fibrous or filamentary layer another layer next to it also being fibrous or filamentary
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/02—Composition of the impregnated, bonded or embedded layer
    • B32B2260/021—Fibrous or filamentary layer
    • B32B2260/023—Two or more layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/07—Parts immersed or impregnated in a matrix
    • B32B2305/076—Prepregs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12486—Laterally noncoextensive components [e.g., embedded, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板の製造方法、配線基板用の構造体、及び、配線基板製造用の支持体に関する。
従来より、プリプレグ上の配線形成領域に下地層を配置し、下地層より大きな金属箔が配線形成領域の外周部に接するように、下地層を介して金属箔をプリプレグ上に配置し、加熱・加圧によってプリプレグを硬化させてプリプレグに金属箔を接着する配線基板の製造方法があった。
特開２００７−１５８１７４号公報
しかしながら、従来の配線基板の製造方法は下地層を用いるため、配線基板の製造コストが高くなるという課題があった。下地層としては、銅箔等が用いられていた。
そこで、低コストで配線基板を製造できる配線基板の製造方法、配線基板用の構造体、及び、配線基板製造用の支持体を提供することを目的とする。
本発明の実施の形態の配線基板の製造方法は、第１金属層、剥離層、及び第２金属層の積層体のうち、前記第１金属層の端部を除去することにより、前記第１金属層を平面視で前記剥離層よりも小さく加工し、前記剥離層の外周部を露出する第１工程と、半硬化状態の基材上に前記積層体の前記第１金属層側を当接させて前記第１金属層と前記基材とを接着するとともに、前記剥離層の外周部と前記基材とを接着することにより、支持体を形成する第２工程と、前記支持体の前記第２金属層の上に、配線基板を形成する第３工程と、
前記支持体及び前記配線基板のうち、平面視で前記外周部と重複する重複部分を除去する第４工程と、前記第４工程の後に、前記剥離層、前記第２金属層、及び前記配線基板を、前記基材及び前記第１金属層から分離する、又は、前記第２金属層及び前記配線基板を、前記基材、前記第１金属層、及び前記剥離層から分離する、第５工程とを含む。
低コストで配線基板を製造できる配線基板の製造方法、及び、配線基板用の構造体を提供することができる。
実施の形態１の配線基板の製造方法で積層体を加工する工程を示す図である。 実施の形態１の配線基板の製造方法で支持体を製造する工程を示す図である。 実施の形態１の配線基板の製造方法でビルドアップ基板のパッドを形成する工程を示す図である。 実施の形態１の配線基板の製造方法でビルドアップ基板を形成する工程を示す図である。 実施の形態１の配線基板の製造方法でビルドアップ基板のソルダーレジスト層を形成する工程と、構造体を分離する工程を示す図である。 実施の形態１の配線基板の製造方法によって製造されるビルドアップ基板を示す断面図である。 実施の形態１の変形例の配線基板の製造方法の一工程を示す図である。 実施の形態の他の変形例の製造方法の一工程を示す図である。 実施の形態１の配線基板の製造方法によって製造されたビルドアップ基板に半導体チップを実装した半導体パッケージを示す断面図である。 実施の形態１の他の変形例による配線基板の製造方法の工程を示す図である。 実施の形態１の他の変形例による配線基板の製造方法の工程を示す図である。 実施の形態２の配線基板の製造方法で積層体を加工する工程を示す図である。 実施の形態２の配線基板の製造方法で支持体を製造する工程を示す図である。
以下、本発明の配線基板の製造方法、配線基板用の構造体、及び、配線基板製造用の支持体を適用した実施の形態１、２について説明する。
＜実施の形態１＞
図１（Ａ）〜（Ｃ）は、実施の形態１の配線基板の製造方法で積層体を加工する工程を示す図である。ここでは、図１（Ａ）〜（Ｃ）に示すようにＸＹＺ座標系を定義する。
実施の形態１の配線基板の製造方法では、まず、図１（Ａ）に示す断面構造を有する積層体１０を用意する。積層体１０は、金属箔１１、剥離層１２、及び金属箔１３をこの順に積層させた積層構造を有する。
金属箔１１、剥離層１２、及び金属箔１３は、平面視では同一の寸法を有する矩形状の部材であることとする。金属箔１１、剥離層１２、及び金属箔１３の平面視での寸法（Ｘ軸方向及びＹ軸方向の寸法）は、後に形成する配線基板の大きさに応じて任意の値に設定することができる。
なお、図１（Ａ）に示す断面は、平面視における積層体１０の略中央をＸＺ平面で切断して得る断面を表す。図１（Ｂ）に示す断面は、図１（Ｃ）におけるＡ−Ａ矢視断面である。
金属箔１１は、第１金属層の一例であり、例えば、銅箔である。金属箔１１の（Ｚ軸方向の）厚さは、例えば、３μｍ〜５μｍ程度である。
剥離層１２は、金属箔１１と金属箔１３との間に設けられる剥離層の一例であり、例えば、ニッケル（Ｎｉ）あるいはクロム（Ｃｒ）等の金属層、シリコーンオイル等の無機材料による層、又は、イミダゾール、トリアゾール、又はシランカップリング剤等の有機材料製の樹脂層を用いることができる。剥離層１２は、金属箔１１と金属箔１３とを接着して積層体１０を構築するために用いられるとともに、後の工程で金属箔１１を分離するために用いられる。このため、剥離層１２には、積層体１０を構築するための接着力が求められるとともに、金属箔１１を剥離できるようにするために接着力が弱いことが求められる。このため、金属箔１１と剥離層１２の接着力は、金属箔１３と剥離層１２の接着力よりも低い接着力に設定されている。
金属箔１３は、第２金属層の一例であり、例えば、銅箔である。金属箔１３の（Ｚ軸方向の）厚さは、例えば、１０μｍから１５μｍ程度である。ここでは、金属箔１３の厚さの方が金属箔１１の厚さよりも厚い形態について説明するが、金属箔１１と金属箔１３の厚さは等しくてもよく、金属箔１３の方が金属箔１１よりも薄くてもよい。
なお、剥離層１２を接着する金属箔１３の表面に、表面を粗くする粗化処理、シランカップリング処理、又はプライマー処理などを行うことにより、剥離層１２と金属箔１３の密着性を向上させてもよい。このような処理は、特に、剥離層１２が有機材料製の樹脂層である場合に有効的である。
以上のような積層体１０は、予め金属箔１１、剥離層１２、及び金属箔１３を積層した状態で販売しているものを用いてもよい。
上述のような積層体１０を用意したら、図１（Ａ）に示す積層体１０の金属箔１１の端部１１Ａを金属箔１１の四辺に沿って除去する。端部１１Ａを除去する工程は、第１工程の一例である。端部１１Ａは、金属箔１１の四辺に沿って所定の幅を有する部分であり、金属箔１１の外周にわたる矩形環状の部分である。
この結果、図１（Ａ）に示す積層体１０は、図１（Ｂ）及び図１（Ｃ）に示す積層体１０Ａになる。すなわち、図１（Ａ）に示す積層体１０の金属箔１１は、図１（Ｂ）及び図１（Ｃ）に示すように、平面視で剥離層１２及び金属箔１３よりも外形が小さく加工され、金属箔１１Ｂになる。図１（Ｂ）及び図１（Ｃ）に示す金属箔１１Ｂは、図１（Ａ）に示す金属箔１１から端部１１Ａを取り除いた残りの部分である。
ここで、剥離層１２のうち、平面視で金属箔１１Ｂよりも外側に位置する部分を周端部１２Ａと称す。周端部１２Ａは、図１（Ｃ）に示すように、剥離層１２の四辺に沿って所定の幅を有する部分であり、図１（Ａ）に示す金属箔１１の端部１１Ａが除去されることによって剥離層１２の一部が表出した部分である。周端部１２Ａは、積層体１０Ａの加工部の一例である。
端部１１Ａの除去は、例えば、金型を用いて端部１１Ａと金属箔１１Ｂの境界に切れ目を入れて端部１１Ａを剥がす方法によって行うことができる。この他、レーザで端部１１Ａと金属箔１１Ｂの境界に切れ目を入れて（ハーフカットを行って）端部１１Ａを剥がす方法、又は、金属箔１１Ｂの表面にマスクを形成してウェットエッチングで端部１１Ａを除去する方法等によって行うこともできる。端部１１Ａの除去は、これら以外の方法で行ってもよい。
次に、図２を用いて、積層体１０Ａをプリプレグに接着することにより、配線基板製造用の支持体を製造する工程について説明する。
図２（Ａ）〜（Ｃ）は、実施の形態１の配線基板の製造方法で支持体を製造する工程を示す図である。図２（Ａ）〜（Ｃ）では、図１（Ａ）〜（Ｃ）と同様にＸＹＺ座標系を定義する。図２（Ａ）及び図２（Ｂ）は、製造工程の一部を示す断面図であり、図２（Ｃ）は製造工程の一部を示す平面図である。図２（Ｂ）は、図２（Ｃ）のＢ−Ｂ矢視断面を示し、図２（Ａ）は図２（Ｂ）に対応する断面を示す。
図２（Ａ）〜（Ｃ）に示す工程では、プリプレグ２０を用いる。プリプレグ２０は、接着層の一例である。プリプレグ２０としては、例えば、所謂Ｂ−ステージ（半硬化状態）のものが使用される。プリプレグ２０は、例えば、ガラス繊維や炭素繊維等の織布や不織布に、エポキシやポリイミド等の絶縁性樹脂を含浸させたプリプレグである。絶縁性樹脂は、熱硬化性樹脂が好適である。
プリプレグ２０は、放熱性や強度が維持可能なものであればよく、絶縁性樹脂にフィラーを混ぜたものでも、繊維を含まない絶縁性樹脂で形成されたものであってもよい。フィラーとしては、例えば、アルミナやシリカを用いてもよい。
実施の形態１では、プリプレグ２０の平面視の寸法（Ｘ軸方向及びＹ軸方向の寸法）は、積層体１０Ａの剥離層１２及び金属箔１３と同一の寸法である。また、プリプレグ２０の（Ｚ軸方向の）厚さは、例えば、２００μｍ〜１０００μｍ程度である。
まず、図２（Ａ）に示すように、２つの積層体１０Ａとプリプレグ２０を用意し、位置合わせを行う。プリプレグ２０の上側（Ｚ軸正方向側）の積層体１０Ａは、金属箔１１Ｂを下側に向けて、剥離層１２及び金属箔１３とプリプレグ２０との位置を合わせる。プリプレグ２０の下側（Ｚ軸負方向側）の積層体１０Ａは、金属箔１１Ｂを上側に向けて、剥離層１２及び金属箔１３とプリプレグ２０との位置を合わせる。
次に、真空ラミネータを用いて、２つの積層体１０Ａでプリプレグを挟んだ状態で、加熱・加圧処理を行うことによってプリプレグ２０を硬化させ、２つの積層体１０Ａをプリプレグ２０の上下に接着する。この工程は、第２工程の一例である。
このとき、図２（Ｂ）及び図２（Ｃ）に示すように、平面視で、積層体１０Ａの中央部では、金属箔１１Ｂとプリプレグ２０が接着される。また、平面視で金属箔１１Ｂよりも外側では、剥離層１２の周端部１２Ａとプリプレグ２０が接着される。図２（Ｂ）では、周端部１２Ａとプリプレグ２０とが接着される部分を破線で囲んで示す。
このようにして２つの積層体１０Ａとプリプレグ２０とを固着することにより、図２（Ｂ）及び図２（Ｃ）に示すように、配線基板製造用の支持体３０が完成する。支持体３０は、プリプレグ２０の上下に積層体１０Ａが１つずつ接着された部材である。支持体３０は、後の工程で積層体１０Ａの金属箔１３にビルドアップ基板を形成する際に、ビルドアップ基板を支持する剛性を有する。
実施の形態１の支持体３０では、金属箔１１Ｂと、剥離層１２の周端部１２Ａとがプリプレグ２０に接着されている。金属箔１１Ｂとプリプレグ２０の接着力は、金属箔１１Ｂと剥離層１２の接着力よりも強力である。
ここで、金属箔１１Ｂと剥離層１２の接着力は、後に金属箔１１Ｂを剥がす工程があるために、非常に弱く設定されている。
このため、図２（Ｂ）に示す状態では、積層体１０Ａとプリプレグ２０は、主に、周端部１２Ａとプリプレグ２０の接着力によって接着されている。
次に、図３及び図４を用いて、ビルドアップ基板を形成する工程について説明する。
まず、図３を用いて、金属箔１３の表面にビルドアップ基板のパッドを形成する工程について説明する。
図３（Ａ）〜（Ｃ）は、実施の形態１の配線基板の製造方法でビルドアップ基板のパッドを形成する工程を示す図である。図３（Ａ）〜（Ｃ）では、図１（Ａ）〜（Ｃ）と同様にＸＹＺ座標系を定義する。また、図３（Ａ）〜（Ｃ）には、図１（Ａ）〜（Ｃ）及び図２（Ａ）〜（Ｃ）と同様の断面を示す。
まず、図３（Ａ）に示すように、支持体３０の２つの金属箔１３の表面に、めっきレジスト４０を形成する。めっきレジスト４０は、後にパッドを形成する所望の位置に開口部４０Ａを有するようにパターニングを行う。
次に、２つの金属箔１３に電圧を印加して給電層として用いて、図３（Ｂ）に示すように、電解めっきによるパッド４１を形成する。パッド４１は、配線基板の配線層の一例であり、例えば、金（Ａｕ）や銅（Ｃｕ）等で形成することができる。また、パッド４１は、複数の金属層を積層してもよく、例えば、金属箔１３側から順番に、金（Ａｕ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、銅（Ｃｕ）の層を積層してもよい。
次に、めっきレジスト４０を除去することにより、図３（Ｃ）に示すように、支持体３０の金属箔１３の所望の位置にパッド４１が形成された構造を得る。
次に、図４を用いて、ビルドアップ基板の絶縁層等を形成する工程について説明する。
図４（Ａ）〜（Ｄ）は、実施の形態１の配線基板の製造方法でビルドアップ基板を形成する工程を示す図である。図４（Ａ）〜（Ｄ）では、図１（Ａ）〜（Ｃ）と同様にＸＹＺ座標系を定義する。また、図４（Ａ）〜（Ｄ）には、図１（Ａ）〜（Ｃ）乃至図３（Ａ）〜（Ｃ）と同様の断面を示す。
まず、図４（Ａ）に示すように、２つの金属箔１３とその表面に形成されたパッド４１を覆うように、絶縁層４２を形成する。絶縁層４２は、例えば、エポキシ樹脂又はポリイミド樹脂による絶縁層であり、ビルドアップ基板に含まれる絶縁層の一例である。
絶縁層４２は、例えば、フィルム状のエポキシ樹脂又はポリイミド樹脂を半硬化状態の樹脂フィルムにし、半硬化状態の樹脂フィルムを真空ラミネータで加熱・加圧して積層させるとともに硬化することによって作製される。
次に、図４（Ｂ）に示すように、絶縁層４２にビアホール４２Ａを形成する。ビアホール４２Ａの形成は、例えば、レーザ加工によって行えばよい。ビアホール４２Ａは、パッド４１を底面とし、絶縁層４２の表面に開口部を有する形状であって、例えば、底面側の開口部より開口部側の径が大きい、円錐台形状の断面を有する。
次に、図４（Ｃ）に示すように、ビアホール４２Ａの内部及び上部に配線層４３を形成する。配線層４３は、ビアホール４２Ａを介して、パッド４１に接続される。配線層４３の形成は、例えば、セミアディティブ法によって行えばよい。配線層４３は、ビルドアップ基板に含まれる配線層の一例である。
セミアディティブ法による配線層４３の形成は、例えば次の通りである。絶縁層４２及びビアホール４２Ａの内壁及び底面上に、銅の無電解めっきやスパッタによりシード層を形成し、シード層上に配線パターンの形状の開口部を有するめっきレジストパターンを形成する。次いで、シード層を給電層とする、銅の電解めっきにより、開口部に露出するシード層上とビアホール４２Ａ内に配線パターン形状となる銅めっきを析出させる。次いで、めっきレジストを除去し、配線パターンから露出するシード層を除去することにより、配線層４３を形成する。
その後、さらに、図４（Ａ）〜（Ｃ）と同様の工程を繰り返すことにより、図４（Ｄ）に示すように、絶縁層４４及び配線層４５を形成する。配線層４５は、絶縁層４４に形成されるビアホールを通じて、配線層４３に接続されている。
以上により、図４（Ｄ）に示す構造体５０が出来上がる。図４（Ａ）〜（Ｄ）に示す工程は、ビルドアップ基板を形成する第３工程の一例である。
次に、ビルドアップ基板のソルダーレジスト層を形成する工程と、構造体を分離する工程について説明する。
図５（Ａ）〜（Ｄ）は、実施の形態１の配線基板の製造方法でビルドアップ基板のソルダーレジスト層を形成する工程と、構造体を分離する工程を示す図である。図５（Ａ）〜（Ｄ）では、図１（Ａ）〜（Ｃ）と同様にＸＹＺ座標系を定義する。また、図５（Ａ）、（Ｂ）、（Ｄ）には、図１（Ａ）〜（Ｃ）乃至図３（Ａ）〜（Ｃ）と同様の断面を示す。図５（Ｃ）は、図５（Ｂ）に示す構造体の上面を示す。
まず、図４（Ｄ）の工程で得た構造体５０に、図５（Ａ）に示すようにソルダーレジスト層４６を形成する。ソルダーレジスト層４６は、例えば、感光性のソルダーレジスト樹脂を構造体５０の上面及び下面に塗布し、ネガフィルムを用いて露光を行い、所望のパターンを残すことによって形成される。ソルダーレジスト層４６は、配線層４５を露出する開口部を有するようにパターニングされる。ソルダーレジスト４６の開口部から配線層４５が露出する部分は、パッドとなる。
このようにして、図５（Ａ）に示す構造体５１を得る。構造体５１は、配線基板用の構造体の一例である。
次に、図５（Ｂ）及び図５（Ｃ）に示す一点鎖線に沿って、構造体５１を切断する。
図５（Ｃ）に示す破線は、図５（Ｂ）に示す金属箔１１Ｂの平面視における輪郭を表す。一点鎖線は、金属箔１１Ｂの外周よりも所定の長さＬ１だけ内側に位置する。
構造体５１の切断は、例えば、レーザあるいはカッター等を用いた切断工程、又は、ドリルあるいはルーターを用いて孔部を形成することによる切断工程によって行えばよい。構造体５１を一点鎖線に沿って切断する工程は、第４工程の一例である。
なお、構造体５１の切断は、一点鎖線で示すように、破線で示す金属箔１１Ｂの外形よりも内側で行うことが好ましいが、周端部１２Ａとプリプレグ２０との接着部を除去できるのであれば、破線上で行ってもよい。
この場合は、構造体５１のうち、加工部の一例である周端部１２Ａと平面視で重複する部分（破線よりも外側の部分）を除去することになる。構造体５１のうち破線よりも外側の部分は、重複部分の一例である。
一点鎖線に沿って切断を行う場合は、加工部の一例である周端部１２Ａと平面視で重複する部分よりも所定の長さ（Ｌ１）内側の部分までを除去することになる。
次に、図５（Ｃ）で切断を行った構造体において、図５（Ｄ）に示すように金属箔１１Ｂを剥離層１２から剥離させることにより、２層の金属箔１１Ｂ及びプリプレグ２０と、２つの構造体５２とを分離する。
構造体５２は、剥離層１２、金属箔１３、パッド４１、絶縁層４２、配線層４３、絶縁層４４、配線層４５、及びソルダーレジスト層４６を含み、剥離層１２及び金属箔１３をキャリアとして、キャリアにビルドアップ基板が積層された構造体５２である。ビルドアップ基板は、パッド４１、絶縁層４２、配線層４３、絶縁層４４、配線層４５、及びソルダーレジスト層４６を含む。
図５（Ｄ）に示す分離工程では、ビルドアップ基板を含む２つの構造体５２が得られる。
図５（Ａ）に示す構造体５１では、プリプレグ２０と剥離層１２との間は、主に、周端部１２Ａとプリプレグ２０の接着力によって接着されている。これは、上述したように、金属箔１１Ｂと剥離層１２との接着力は、周端部１２Ａとプリプレグ２０の接着力よりも弱く、図５（Ｄ）に示す分離工程で、剥離層１２から金属箔１１Ｂを剥がせる程度の接着力に設定されているからである。
このため、図５（Ｂ）及び図５（Ｃ）に示す一点鎖線に沿って構造体５１を切断すると、剥離層１２の周端部１２Ａとプリプレグ２０との接着部は除去され、プリプレグ２０と構造体５２との間には、金属箔１１Ｂと剥離層２０との接着部だけが残る。
従って、図５（Ｂ）及び図５（Ｃ）に示す一点鎖線に沿って構造体５１を切断した後に、例えば、ごく弱い応力を与えることにより、図５（Ｄ）に示すように、金属箔１１Ｂと剥離層２０とを容易に分離することができる。図５（Ｄ）に示す工程は、第５工程の一例である。
次に、図６を用いて、構造体５２から剥離層１２及び金属箔１３を除去する工程について説明する。
図６は、実施の形態１の配線基板の製造方法によって製造されるビルドアップ基板を示す断面図である。図６では、図５（Ｄ）に示す２つの構造体５２のうち、プリプレグ２０の下側の構造体５２と同様の座標系を定義する。また、図６には、図５（Ｄ）と同様の断面を示す。
図６に示すビルドアップ基板５３は、パッド４１、絶縁層４２、配線層４３、絶縁層４４、配線層４５、及びソルダーレジスト層４６を含む。ビルドアップ基板５３は、実施の形態１の配線基板の製造方法によって製造される配線基板の一例である。
ビルドアップ基板５３は、図５（Ｄ）に示す構造体５２から、剥離層１２及び金属箔１３を除去することによって製造される。剥離層１２及び金属箔１３の除去は、例えば、ウェットエッチングによって行えばよい。
以上、実施の形態１によれば、金属箔１１の端部１１Ａを除去して剥離層１２の周端部１２Ａとプリプレグ２０を接着した状態で、ビルドアップ基板５３のための配線層４３等を形成した後に、周端部１２Ａとプリプレグ２０の接着部を切除する（図５（Ｂ）及び図５（Ｃ）参照）。
その後に、プリプレグ２０及び金属箔２２Ｂから構造体５２を分離し、さらに構造体５２から剥離層１２及び金属箔１３を除去することにより、ビルドアップ基板５３を製造する。
このため、従来の配線基板の製造方法のように下地層を用いずに、低コストでビルドアップ基板５３を製造できる。
また、従来の配線基板の製造方法のように下地層を用いる場合は、例えば、下地層に異物が付着している場合に、下地層と金属箔との間に異物が入り込み、製造工程の途中で、金属箔に打痕が生じる虞がある。打痕が生じると、打痕による歪みが積層構造に含まれることになるため、最終製品としてのビルドアップ基板５３に歪みが生じる虞がある。
これに対して、実施の形態１の配線基板の製造方法は、下地層を用いずにビルドアップ基板５３を製造でき、下地層を含まない分だけ、製造工程において異物が混入する可能性が低くなる。
従って、下地層を用いる従来の配線基板の製造方法よりも、製造工程の信頼性を向上させることができる。
また、もし金属箔１１（図１（Ａ）参照）の端部１１Ａを除去しないと、構造体５１（図５（Ａ）参照）において、プリプレグ２０と配線層４３等との間には、金属箔１１と剥離層１２によってのみ接着される部分が生じることになる。
金属箔１１と剥離層１２の接着力は、剥離を行うために比較的小さく設定される必要があるが、接着力が弱すぎると、ビルドアップ基板５３を製造する工程で、金属箔１１と剥離層１２が剥がれてしまう虞がある。もし金属箔１１と剥離層１２が剥がれてしまうと、それ以降に、配線層４３等を形成することは困難になる。
また、金属箔１１と剥離層１２の接着力が大きく（強く）しすぎると、図５（Ｄ）に示すように金属箔１１と剥離層１２を分離する工程で、分離が困難になる虞がある。
このように、剥離層１２の接着力の設定は、容易ではなく、種々の要因を考慮する必要がある。
これに対して、実施の形態１の配線基板の製造方法では、金属箔１１の端部１１Ａを除去し、剥離層１２の周端部１２Ａをプリプレグ２０と接着する。プリプレグ２０と周端部１２Ａの接着は、プリプレグ２０を加熱・加圧することによって行うため、剥離層１２の周端部１２Ａとプリプレグ２０は、剥離層１２の接着力に関係なく非常に強固に接着される。
そして、構造体５１（図５（Ａ）参照）を製造した後に、図５（Ｂ）及び図５（Ｃ）に示す一点鎖線より外側を切断し、図５（Ｄ）に示すように、構造体５２を金属箔１１Ｂ及びプリプレグ２０から分離させる。
従って、剥離層１２の接着力は、剥離層１２と金属箔１１Ｂとを接着できる程度で足りるため、金属箔１１の端部１１Ａを除去しない場合に比べて、剥離層１２の接着力の設定が非常に容易である。
以上より、実施の形態１によれば、ビルドアップ基板５３を非常に容易に製造することができる。
なお、以上では、プリプレグ２０の上下にビルドアップ基板５３を１つずつ形成する形態について説明したが、プリプレグ２０の上側又は下側のいずれか一方のみにビルドアップ基板５３を形成してもよい。
また、例えば、図７に示すように、プリプレグ２０の上下で、それぞれ複数のビルドアップ基板５３を製造してもよい。
図７は、実施の形態１の変形例の配線基板の製造方法の一工程を示す図である。図７は、図５（Ｃ）に示す工程の変形例を表す。
図７には、ビルドアップ基板５３を製造する領域５３ＡをＸ軸方向に４つ、Ｙ軸方向に４つ示す。
図７に示す構造体５１Ａは、図５（Ａ）に示す構造体５１の構造を単位構造として、Ｘ軸方向に４つ、Ｙ軸方向に４つの単位構造が形成された構造体である。
構造体５１Ａを製造した後に、図７に示す一点鎖線で構造体５１Ａを切断し、さらに金属箔１１Ｂ及びプリプレグ２０を分離する。その後さらに、剥離層１２及び金属箔１３を除去した後に、構造体５１Ａを１６個の領域５３Ａについて個片化する。
このような工程を行うことにより、図７に示す構造体５１Ａのプリプレグ２０の上側及び下側から、それぞれ、１６個のビルドアップ基板５３（図６参照）を得ることができる。すなわち、一つの構造体５１Ａから、合計３２個のビルドアップ基板５３を製造することができる。このように、プリプレグ２０の上側及び下側に、それぞれ、複数のビルドアップ基板５３を作製してもよい。
図８（Ａ）、（Ｂ）は、実施の形態の他の変形例の製造方法の一工程を示す図である。図８（Ａ）、（Ｂ）は、それぞれ、図２（Ａ）、（Ｂ）に示す工程の変形例を表す。
図８（Ａ）に示すように、２枚のプリプレグ２０Ａ、２０Ｂを重ねて用いてもよい。プリプレグ２０Ａ、２０Ｂは、ともに、図２（Ａ）、（Ｂ）に示すプリプレグ２０と同様である。図８（Ｂ）では、周端部１２Ａとプリプレグ２０Ａ、２０Ｂとが接着される部分を破線で囲んで示す。
２枚のプリプレグ２０Ａ、２０Ｂを用いて支持体３０Ａを作製すれば、プリプレグ２０Ａ、２０Ｂの合計の厚さが厚くなる分だけ、支持体３０Ａの剛性を向上させることができる。
従って、例えば、最終的に製造するビルドアップ基板５３の重量、又は、製造工程で受ける荷重等に応じて、プリプレグの枚数を調整し、支持体の剛性を調整することができる。なお、プリプレグは３枚以上用いてもよい。
また、実施の形態１の配線基板の製造方法によって製造されるビルドアップ基板５３は、所謂コア材を用いずに製造されるコアレス型のビルドアップ基板である。典型的なコア材は、例えば、ガラス布基材をエポキシ樹脂に含浸させ、両面に銅箔を貼り付けたものである。
コア材があると、ガラス布基材の分だけ厚くなるとともに、ビアホール等の形成をファインピッチで行うことが困難になる。
実施の形態１の配線基板の製造方法によれば、薄型化とファインピッチでのビアホール等の形成とを実現可能なコアレス型のビルドアップ基板５３を低コストで製造することができる。
ここで、図９（Ａ）、（Ｂ）を用いて、実施の形態１の配線基板の製造方法によって製造されたビルドアップ基板５３に半導体チップを実装した半導体パッケージについて説明する。
図９（Ａ）、（Ｂ）は、実施の形態１の配線基板の製造方法によって製造されたビルドアップ基板に半導体チップを実装した半導体パッケージを示す断面図である。図９（Ａ）、（Ｂ）では、図１（Ａ）〜（Ｃ）と同様にＸＹＺ座標系を定義する。また、図９（Ａ）、（Ｂ）には、図６と同様の断面を示す。
図９（Ａ）には、パッド４１にバンプ６１を接続するとともに、アンダーフィル樹脂６２を用いて、ビルドアップ基板５３に半導体チップ６３をフリップチップ実装する形態を示す。
また、図９（Ｂ）には、図９（Ａ）に示すビルドアップ基板５３とは天地を逆にして、配線層４５のパッドにバンプ６１を接続するとともに、アンダーフィル樹脂６２を用いて、ビルドアップ基板５３に半導体チップ６３をフリップチップ実装する形態を示す。
バンプ６１としては、例えば、はんだや金（Ａｕ）製のバンプを用いればよい。アンダーフィル樹脂６２としては、例えば、エポキシ樹脂等を用いればよい。また、半導体チップ６３は、所謂ＬＳＩ（Large Scale Integrated circuit：大規模集積回路）で構築される、例えば、ＣＰＵ（Central Processing Unit：中央演算処理装置）チップ等を用いればよい。
なお、半導体チップ６３の実装は、剥離層１２及び金属箔１３を除去する前に行ってもよい。
図１０（Ａ）〜（Ｃ）は、実施の形態１の他の変形例による配線基板の製造方法の工程を示す図である。図１０（Ａ）〜（Ｃ）に示す工程は、図５（Ｄ）及び図６に示す工程の変形例である。図１０（Ａ）〜（Ｃ）では、図５（Ｄ）に示す２つの構造体５２のうち、プリプレグ２０の上側の構造体５２と同様の座標系を定義する。
図１０（Ａ）には、構造体５２を示す。構造体５２は、ビルドアップ基板５３から剥離層１２及び金属箔１３を除去する前の状態における構造体である。
図１０（Ｂ）に示すように、構造体５２の配線層４５にバンプ６１を接続するとともに、アンダーフィル樹脂６２を用いて、ビルドアップ基板５３に半導体チップ６３をフリップチップ実装してもよい。
その後、剥離層１２及び金属箔１３を除去することにより、図１０（Ｃ）に示すように、半導体チップ６３がフリップチップ実装されたビルドアップ基板５３を製造してもよい。
図１１（Ａ）〜（Ｃ）は、実施の形態１の他の変形例による配線基板の製造方法の工程を示す図である。図１１（Ａ）〜（Ｃ）に示す工程は、図５（Ｂ）に示す工程の変形例である。
図１１（Ａ）に示すように、構造体５１のうちの周端部１２Ａとプリプレグ２０との接着部（一点鎖線より外側の部分）を切断する前に、構造体５１の両面の配線層４５にバンプ６１を接続するとともに、アンダーフィル樹脂６２を用いて、一対の半導体チップ６３を構造体５１にフリップチップ実装してもよい。
その後、プリプレグ２０及び金属箔１１を分離して、図１１（Ｂ）に示すように個片化を行うことにより、半導体チップ６３がフリップチップ実装された構造体５２を得る。そして、剥離層１２及び金属箔１３を除去することにより、図１１（Ｃ）に示すように、半導体チップ６３がフリップチップ実装されたビルドアップ基板５３を製造することができる。
なお、以上では、図３（Ａ）〜（Ｃ）に示したように、パッド４１を金属箔１３の上に直接形成する形態について説明したが、犠牲層を介してパッド４１を金属箔１３の上に形成してもよい。
犠牲層は、金属箔１３を給電層として電解めっきによるパッド４１を形成する前に形成すればよい。例えば、銅（Ｃｕ）製のパッド４１を用いる場合には、ニッケル（Ｎｉ）製の犠牲層を金属箔１３の上に形成してもよい。また、金属箔１３側から順番に、金（Ａｕ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、銅（Ｃｕ）の４層構造のパッド４１を用いる場合には、銅（Ｃｕ）製の犠牲層を金属箔１３の上に形成してもよい。犠牲層は、金属箔１３を給電層とする電解めっきで形成すればよい。
犠牲層は、剥離層１２及び金属箔１３を除去した後に、例えば、ウェットエッチングによって除去すればよい。
このように犠牲層を形成し、その後除去することにより、パッド４１の表面を絶縁層４２の表面からオフセットさせることができる。
なお、以上では、図１（Ａ）〜（Ｃ）に示すように、金属箔１１の端部１１Ａを四辺に沿って除去する形態について説明したが、端部１１Ａの除去は、四辺の全てについて行うのではなく、対向辺（Ｘ軸方向の一対の辺、又は、Ｙ軸方向の一対の辺）に沿って行ってもよい。
この場合は、図５（Ｂ）に示す工程において、構造体５１のＸ軸方向の両端のみ、又は、Ｙ軸方向の両端のみを切断すればよい。
＜実施の形態２＞
実施の形態２の配線基板の製造方法は、金属箔１１の端部１１Ａに加えて、剥離層１２の端部も除去し、プリプレグ２０と金属箔１３を接着する点が実施の形態１の配線基板の製造方法と異なる。
以下、実施の形態１における構成要素と同一又は同等の構成要素には同一符号を付し、その説明を省略する。
図１２（Ａ）〜（Ｃ）は、実施の形態２の配線基板の製造方法で積層体を加工する工程を示す図である。ここでは、図１２（Ａ）〜（Ｃ）に示すようにＸＹＺ座標系を定義する。
図１２（Ａ）〜（Ｃ）は、実施の形態１の図１（Ａ）〜（Ｃ）に対応する図である。
実施の形態２の配線基板の製造方法では、まず、図１２（Ａ）に示す断面構造を有する積層体１０を用意する。積層体１０は、金属箔１１、剥離層１２、及び金属箔１３をこの順に積層させた積層構造を有する。
図１２（Ａ）に示す積層体１０を用意したら、図１２（Ａ）に示す積層体１０の金属箔１１及び剥離層１２の端部１１Ａ、１２Ｂを金属箔１１及び剥離層１２の四辺に沿って除去する。端部１１Ａ、１２Ｂを除去する工程は、第１工程の一例である。端部１１Ａ、１２Ｂは、金属箔１１及び剥離層１２の四辺に沿って所定の幅を有する端部であり、金属箔１１及び剥離層１２の外周にわたる矩形環状の部分である。
この結果、図１２（Ａ）に示す積層体１０は、図１２（Ｂ）及び図１２（Ｃ）に示す積層体１０Ｂになる。すなわち、図１２（Ａ）に示す積層体１０の金属箔１１及び剥離層１２は、図１２（Ｂ）及び図１２（Ｃ）に示すように、平面視で金属箔１３よりも小さく加工され、それぞれ、金属箔１１Ｂ及び剥離層１２Ｃになる。図１２（Ｂ）及び図１２（Ｃ）に示す金属箔１１Ｂ及び剥離層１２Ｃは、図１２（Ａ）に示す金属箔１１及び剥離層１２から、それぞれ、端部１１Ａ、１２Ｂを取り除いた残りの部分である。
ここで、金属箔１３のうち、平面視で金属箔１１Ｂ及び剥離層１２Ｃよりも外側に位置する部分を周端部１３Ａと称す。周端部１３Ａは、図１２（Ｃ）に示すように、金属箔１３の四辺に沿って所定の幅を有する部分であり、図１２（Ａ）に示す金属箔１１及び剥離層１２の端部１１Ａ、１２Ｂが除去されることによって金属箔１３の一部が表出した部分である。周端部１３Ａは、積層体１０Ｂの加工部の一例である。
端部１１Ａ、１２Ｂの除去は、例えば、金型を用いて端部１１Ａ、１２Ｂと金属箔１１Ｂ及び剥離層１２Ｃの境界に切れ目を入れて端部１１Ａ、１２Ｂを剥がす方法によって行うことができる。この他、レーザで端部１１Ａ、１２Ｂと金属箔１１Ｂ及び剥離層１２Ｃの境界に切れ目を入れて（ハーフカットを行って）端部１１Ａ、１２Ｂを剥がす方法、又は、金属箔１１Ｂの表面にマスクを形成してウェットエッチングで端部１１Ａ、１２Ｂを除去する方法等によって行うこともできる。端部１１Ａ、１２Ｂの除去は、これら以外の方法で行ってもよい。
次に、図１３を用いて、積層体１０Ｂをプリプレグ２０に接着することにより、支持体を製造する工程について説明する。
図１３（Ａ）、（Ｂ）は、実施の形態２の配線基板の製造方法で支持体を製造する工程を示す図である。図１３（Ａ）、（Ｂ）では、図１２（Ａ）〜（Ｃ）と同様にＸＹＺ座標系を定義する。図１３（Ａ）及び図１３（Ｂ）は、製造工程の一部を示す断面図である。
図１３（Ａ）、（Ｂ）は、実施の形態１の図２（Ａ）、（Ｂ）に対応する図である。
まず、図１３（Ａ）に示すように、２つの積層体１０Ｂとプリプレグ２０を用意し、位置合わせを行う。プリプレグ２０の上側（Ｚ軸正方向側）の積層体１０Ｂは、金属箔１１Ｂを下側に向けて、金属箔１３とプリプレグ２０との位置を合わせる。プリプレグ２０の下側（Ｚ軸負方向側）の積層体１０Ｂは、金属箔１１Ｂを上側に向けて、金属箔１３とプリプレグ２０との位置を合わせる。
次に、真空ラミネータを用いて、２つの積層体１０Ｂでプリプレグ２０を挟んだ状態で、加熱・加圧処理を行うことによってプリプレグ２０を硬化させ、２つの積層体１０Ｂをプリプレグ２０の上下に接着する。この工程は、第２工程の一例である。
このとき、図１３（Ｂ）に示すように、積層体１０Ｂの中央部では、金属箔１１Ｂとプリプレグ２０が接着される。また、平面視で金属箔１１Ｂよりも外側では、金属箔１３の周端部１３Ａとプリプレグ２０が接着される。図１３（Ｂ）では、周端部１３Ａとプリプレグ２０とが接着される部分を破線で囲んで示す。
このようにして２つの積層体１０Ｂとプリプレグ２０とを固着することにより、図１３（Ｂ）に示すように、支持体３０Ｂが完成する。支持体３０Ｂは、プリプレグ２０の上下に積層体１０Ｂが１つずつ接着された部材である。支持体３０Ｂは、後の工程で積層体１０Ｂの金属箔１３にビルドアップ基板５３を形成する際に、ビルドアップ基板５３を支持する剛性を有する。
実施の形態２の支持体３０Ｂでは、金属箔１１Ｂと、金属箔１３の周端部１３Ａとがプリプレグ２０に接着されている。金属箔１１Ｂとプリプレグ２０の接着力は、金属箔１１Ｂと剥離層１２Ｃの接着力よりも強力である。
ここで、金属箔１１Ｂと剥離層１２Ｃの接着力は、後に金属箔１１Ｂを剥がす工程があるために、非常に弱く設定されている。
このため、図１３（Ｂ）に示す状態では、積層体１０Ｂとプリプレグ２０は、主に、周端部１３Ａとプリプレグ２０の接着力によって接着されている。
支持体３０Ｂが完成したら、その後は、実施の形態１における図３（Ａ）から図５（Ｄ）に示す工程を行うことにより、図６に示すビルドアップ基板５３を製造することができる。
実施の形態２の配線基板の製造方法によれば、実施の形態１と同様に、低コストでビルドアップ基板５３を製造できるとともに、製造工程の信頼性を向上させることができる。また、剥離層１２（１２Ｃ）の接着力の設定に関係する要因が従来よりも少ないため、ビルドアップ基板５３の製造が非常に容易である。
なお、以上では、金属層１１と剥離層１２の接着力が金属層１３と剥離層１２の接着力より低い形態について説明したが、実施の形態２では、金属層１３と剥離層１２の接着力を金属層１１と剥離層１２の接着力より低くしてもよい。
この場合は、ビルドアップ基板５３を形成した後に、図５（Ｄ）に示す工程で、金属箔１３と剥離層１２との間で分離を行い、プリプレグ２０、２層の金属層１１Ｂ、及び２層の剥離層１２と、金属箔１３、パッド４１、絶縁層４２、配線層４３、絶縁層４４、配線層４５、及びソルダーレジスト層４６をそれぞれ含む２つの構造体（構造体５２から剥離層１２を除いた構造体）とに分離することによってビルドアップ基板５３を製造すればよい。
以上、本発明の例示的な実施の形態の配線基板の製造方法、配線基板用の構造体、及び、配線基板製造用の支持体について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
１０、１０Ａ、１０Ｂ 積層体
１１、１１Ｂ 金属箔
１１Ａ、１２Ｂ 端部
１２、１２Ｃ 剥離層
１２Ａ、１３Ａ 周端部
１３ 金属箔
２０ プリプレグ
３０、３０Ａ、３０Ｂ 支持体
４０ めっきレジスト
４０Ａ 開口部
４１ パッド
４２ 絶縁層
４２Ａ ビアホール
４３ 配線層
４４ 絶縁層
４５ 配線層
４６ ソルダーレジスト層
５０、５１、５１Ａ、５２ 構造体
５３ ビルドアップ基板

Claims (13)

  1. 第１金属層、剥離層、及び第２金属層の積層体のうち、前記第１金属層の端部を除去することにより、前記第１金属層を平面視で前記剥離層よりも小さく加工し、前記剥離層の外周部を露出する第１工程と、
    半硬化状態の基材上に前記積層体の前記第１金属層側を当接させて前記第１金属層と前記基材とを接着するとともに、前記剥離層の外周部と前記基材とを接着することにより、支持体を形成する第２工程と、
    前記支持体の前記第２金属層の上に、配線基板を形成する第３工程と、
    前記支持体及び前記配線基板のうち、平面視で前記外周部と重複する重複部分を除去する第４工程と、
    前記第４工程の後に、前記剥離層、前記第２金属層、及び前記配線基板を、前記基材及び前記第１金属層から分離する、又は、前記第２金属層及び前記配線基板を、前記基材、前記第１金属層、及び前記剥離層から分離する、第５工程と
    を含む、配線基板の製造方法。
  2. 第１金属層、剥離層、及び第２金属層の積層体のうち、前記第１金属層の端部と前記剥離層の端部とを除去することにより、前記第１金属層と前記剥離層とを平面視で前記第２金属層よりも小さく加工し、前記第２金属層の外周部を露出する第１工程と、
    半硬化状態の基材上に前記積層体の前記第１金属層側を当接させて前記第１金属層と前記基材とを接着するとともに、前記第２金属層の外周部と前記基材とを接着することにより、支持体を形成する第２工程と、
    前記支持体の前記第２金属層の上に、配線基板を形成する第３工程と、
    前記支持体及び前記配線基板のうち、平面視で前記外周部と重複する重複部分を除去する第４工程と、
    前記第４工程の後に、前記剥離層、前記第２金属層、及び前記配線基板を、前記基材及び前記第１金属層から分離する、又は、前記第２金属層及び前記配線基板を、前記基材、前記第１金属層、及び前記剥離層から分離する、第５工程と
    を含む、配線基板の製造方法。
  3. 前記基材は接着性を有し、前記第２工程において、前記積層体と前記基材とを加熱・加圧して接着する、請求項１又は２記載の配線基板の製造方法。
  4. 前記第４工程では、前記基材、前記積層体、及び前記配線基板のうち、前記重複部分よりも平面視で所定長さ内側の部分まで除去する、請求項１乃至３のいずれか一項記載の配線基板の製造方法。
  5. 前記第５工程において、前記剥離層と前記第１金属層との間で剥離を行い、前記基材及び前記第１金属層から前記剥離層、前記第２金属層、及び前記配線基板を分離する、請求項１乃至４のいずれか一項記載の配線基板の製造方法。
  6. 前記第５工程において、前記剥離層と前記第２金属層との間で剥離を行い、前記基材、前記第１金属層、及び前記剥離層から前記第２金属層、及び前記配線基板を分離する、請求項１乃至４のいずれか一項記載の配線基板の製造方法。
  7. 前記第５工程の後に、前記配線基板と前記第２金属層とを分離する、請求項１乃至６のいずれか一項記載の配線基板の製造方法。
  8. 前記基材はプリプレグである、請求項１乃至７のいずれか一項記載の配線基板の製造方法。
  9. 前記配線基板は、ビルドアップ基板である、請求項１乃至８のいずれか一項記載の配線基板の製造方法。
  10. 前記基材の両面に前記積層体を積層し、前記基材の両面に前記配線基板を形成する、請求項１乃至９のいずれか一項記載の配線基板の製造方法。
  11. 前記第１金属層は、前記第２金属層よりも薄い、請求項１乃至１０のいずれか一項記載の配線基板の製造方法。
  12. 前記基材として、複数の基材を積層させて用いる、請求項１乃至１１のいずれか一項記載の配線基板の製造方法。
  13. 前記第１工程の前に、前記第２金属層の前記剥離層側の表面を粗化する工程をさらに含む、請求項１乃至１２のいずれか一項記載の配線基板の製造方法。
JP2011266721A 2011-12-06 2011-12-06 配線基板の製造方法、及び、配線基板製造用の支持体 Active JP5902931B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011266721A JP5902931B2 (ja) 2011-12-06 2011-12-06 配線基板の製造方法、及び、配線基板製造用の支持体
US13/691,931 US20130143062A1 (en) 2011-12-06 2012-12-03 Method and support member for manufacturing wiring substrate, and structure member for wiring substrate
KR1020120140519A KR101988923B1 (ko) 2011-12-06 2012-12-05 배선 기판 제조 방법, 배선 기판 제조용 지지체 및 배선 기판용 구조체
TW101145579A TWI598221B (zh) 2011-12-06 2012-12-05 配線基板之製造方法及支持件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011266721A JP5902931B2 (ja) 2011-12-06 2011-12-06 配線基板の製造方法、及び、配線基板製造用の支持体

Publications (3)

Publication Number Publication Date
JP2013120771A JP2013120771A (ja) 2013-06-17
JP2013120771A5 JP2013120771A5 (ja) 2014-10-16
JP5902931B2 true JP5902931B2 (ja) 2016-04-13

Family

ID=48524232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011266721A Active JP5902931B2 (ja) 2011-12-06 2011-12-06 配線基板の製造方法、及び、配線基板製造用の支持体

Country Status (4)

Country Link
US (1) US20130143062A1 (ja)
JP (1) JP5902931B2 (ja)
KR (1) KR101988923B1 (ja)
TW (1) TWI598221B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6063183B2 (ja) * 2012-08-31 2017-01-18 パナソニックＩｐマネジメント株式会社 剥離可能銅箔付き基板及び回路基板の製造方法
KR101448529B1 (ko) * 2013-06-17 2014-10-08 주식회사 심텍 프라이머층을 이용하는 세미어디티브법을 적용하는 인쇄회로기판의 제조 방법
TWI555166B (zh) * 2013-06-18 2016-10-21 矽品精密工業股份有限公司 層疊式封裝件及其製法
JP6266965B2 (ja) * 2013-12-04 2018-01-24 Ｊｘ金属株式会社 多層プリント配線基板の製造方法及びベース基材
US9554472B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9522514B2 (en) 2013-12-19 2016-12-20 Intel Corporation Substrate or panel with releasable core
US9554468B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9434135B2 (en) 2013-12-19 2016-09-06 Intel Corporation Panel with releasable core
JP2015144150A (ja) * 2014-01-31 2015-08-06 京セラサーキットソリューションズ株式会社 配線基板の製造方法
CN105931997B (zh) * 2015-02-27 2019-02-05 胡迪群 暂时性复合式载板
WO2016143117A1 (ja) * 2015-03-12 2016-09-15 三井金属鉱業株式会社 キャリア付き金属箔及び配線基板の製造方法
TWI571994B (zh) * 2015-06-30 2017-02-21 旭德科技股份有限公司 封裝基板及其製作方法
CN106550542B (zh) * 2015-09-17 2021-10-26 奥特斯(中国)有限公司 插入保护结构并且靠近保护结构具有纯介质层的部件载体
US9899239B2 (en) * 2015-11-06 2018-02-20 Apple Inc. Carrier ultra thin substrate
KR101932326B1 (ko) * 2016-12-20 2018-12-24 주식회사 두산 인쇄회로기판 및 이의 제조방법
KR102179165B1 (ko) 2017-11-28 2020-11-16 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법
EP3897083A4 (en) * 2018-12-14 2022-01-26 Mitsubishi Gas Chemical Company, Inc. METHOD OF MANUFACTURING HOUSING SUBSTRATE FOR SEMICONDUCTOR ELEMENT INSTALLATION
CN113710470A (zh) * 2019-04-16 2021-11-26 日本制铁株式会社 金属-纤维增强树脂复合体
JP7528578B2 (ja) 2020-07-09 2024-08-06 Ｔｏｐｐａｎホールディングス株式会社 支持体付き基板ユニット、基板ユニット、半導体装置、および、支持体付き基板ユニットの製造方法
CN113066767B (zh) * 2021-03-05 2022-01-25 南通越亚半导体有限公司 临时承载板及其制作方法和封装基板的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5517507B2 (ja) * 1972-06-29 1980-05-12
US6270889B1 (en) * 1998-01-19 2001-08-07 Mitsui Mining & Smelting Co., Ltd. Making and using an ultra-thin copper foil
US6355360B1 (en) * 1998-04-10 2002-03-12 R.E. Service Company, Inc. Separator sheet laminate for use in the manufacture of printed circuit boards
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
US6379487B1 (en) * 2000-05-05 2002-04-30 Ga-Tek Inc. Component of printed circuit board
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
US6955740B2 (en) * 2002-01-10 2005-10-18 Polyclad Laminates, Inc. Production of laminates for printed wiring boards using protective carrier
US6946205B2 (en) * 2002-04-25 2005-09-20 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
TW200420208A (en) * 2002-10-31 2004-10-01 Furukawa Circuit Foil Ultra-thin copper foil with carrier, method of production of the same, and printed circuit board using ultra-thin copper foil with carrier
JP3977790B2 (ja) * 2003-09-01 2007-09-19 古河サーキットフォイル株式会社 キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
JP2006049660A (ja) * 2004-08-06 2006-02-16 Cmk Corp プリント配線板の製造方法
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5092662B2 (ja) * 2007-10-03 2012-12-05 凸版印刷株式会社 印刷配線板の製造方法
KR101025520B1 (ko) * 2008-11-26 2011-04-04 삼성전기주식회사 다층 인쇄회로기판 제조방법
KR101055495B1 (ko) * 2009-04-14 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법

Also Published As

Publication number Publication date
JP2013120771A (ja) 2013-06-17
TWI598221B (zh) 2017-09-11
KR101988923B1 (ko) 2019-06-13
US20130143062A1 (en) 2013-06-06
KR20130063475A (ko) 2013-06-14
TW201334956A (zh) 2013-09-01

Similar Documents

Publication Publication Date Title
JP5902931B2 (ja) 配線基板の製造方法、及び、配線基板製造用の支持体
US10398038B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP4866268B2 (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP5079059B2 (ja) 多層配線基板
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP6358887B2 (ja) 支持体、配線基板及びその製造方法、半導体パッケージの製造方法
US9763332B2 (en) Support body, method of manufacturing support body, method of manufacturing wiring board, method of manufacturing electronic component, and wiring structure
JP4635033B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5179920B2 (ja) 多層配線基板
JP2009246358A (ja) 多層配線基板
JP2011199077A (ja) 多層配線基板の製造方法
KR20130135097A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP5172404B2 (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
JP2014110390A (ja) 配線基板の製造方法
JP2019192886A (ja) 配線基板及び配線基板の製造方法
US20170374732A1 (en) Circuit board
JP5302920B2 (ja) 多層配線基板の製造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP5302927B2 (ja) 多層配線基板の製造方法
JP5340622B2 (ja) 多層配線基板
JP4461801B2 (ja) 半導体装置およびその製造方法
JP6682963B2 (ja) 多層配線基板の製造方法及び剥離用積層基板
JP2015211146A (ja) 配線基板の製造方法
JP5449413B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140827

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160311

R150 Certificate of patent or registration of utility model

Ref document number: 5902931

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150