JP5901861B1

JP5901861B1 - 電力変換システム及び電力変換装置

Info

Publication number: JP5901861B1
Application number: JP2015544221A
Authority: JP
Inventors: 市原　昌文; 昌文市原
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-09-05
Filing date: 2014-09-05
Publication date: 2016-04-13
Anticipated expiration: 2034-09-05
Also published as: CN105580264B; CN105580264A; WO2016035217A1; US9673736B2; JPWO2016035217A1; US20160211771A1

Abstract

電力変換システムは、１つのマスタの電力変換装置と１つ又は複数のスレーブの電力変換装置とを備える。各電力変換装置は、時刻カウンタと、キャリア波を時刻カウンタに同期して発生させるキャリア波発生部と、を備える。マスタの電力変換装置は、時刻カウンタが予め定められた値に達したとき、スレーブの時刻カウンタの値をマスタの時刻カウンタに同期させるための同期データを生成する同期データ生成部と、同期データをスレーブに送信する通信部と、を備える。スレーブの電力変換装置は、同期データを受信する通信部と、同期データに基づいて、時刻カウンタの値を補正する時刻カウンタ補正処理部と、スレーブの電力変換装置の出力電流を検出する電流センサと、環流電流成分に基づいて、スレーブの電力変換装置のゲート信号の位相を進める又は遅らせるゲートタイミング調整部と、を備える。

Description

本発明は、並列運転する複数の電力変換装置を備える電力変換システムに関係する。

ＰＷＭ（Pulse Width Modulation）半導体電力変換装置の容量拡大を行う手法には、ＰＷＭ半導体電力変換装置単体の容量を増加させる手法と、複数のＰＷＭ半導体電力変換装置を並列接続して容量を増加させる手法と、がある。前者の手法では、使用する半導体デバイスの容量に上限があるので、容量拡大に上限がある。一方、後者の手法では、理論的に並列接続台数を無限に増加させることができるので、実用範囲であれば台数を増加させることへの制限がほとんどないメリットがある。

しかし、ＰＷＭ半導体電力変換装置を特に注意無く並列接続した場合、各ＰＷＭ半導体電力変換装置のＰＷＭキャリア波が同期しないことに基づいて、ＰＷＭ半導体電力変換装置間を流れる電流である、いわゆる環流電流が増加し、負荷に出力される電流が減少する。つまり、ＰＷＭ半導体電力変換装置の電流容量利用率が低下する。また、過電流保護機能が動作して、ＰＷＭ半導体電力変換装置が停止する可能性もある。これに対して、ＰＷＭ半導体電力変換装置の出力ラインにリアクトルを挿入することによって環流電流を抑制する手法が存在するが、設置面積及びコストの点で不利となる。従って、並列接続されているＰＷＭ半導体電力変換装置のＰＷＭキャリア波を同期させることが求められる。

上記に鑑み、本願発明者は、１台のＰＷＭ半導体電力変換装置をマスタとし、他のＰＷＭ半導体電力変換装置をスレーブとし、マスタのＰＷＭ半導体電力変換装置から同期信号をスレーブのＰＷＭ半導体電力変換装置に送信することにより、マスタのＰＷＭ半導体電力変換装置のＰＷＭキャリア波とスレーブのＰＷＭ半導体電力変換装置のＰＷＭキャリア波とを同期させるＰＷＭ半導体電力変換システムを提案した（下記の特許文献１参照）。

また、基準インバータ装置の出力電流と並列運転される他のインバータ装置の出力電流との偏差電流を検出し、偏差電流が零になるように、基準インバータ装置の点，消弧信号に対して、並列運転される他のインバータ装置の点，消弧信号のタイミングを前後させるインバータ装置の並列運転回路が知られている（下記の特許文献２参照）。

特許第５３９８３８０号公報特開平１−１１００６２号公報

特許文献１に記載の技術では、各ＰＷＭ半導体電力変換装置のＰＷＭキャリア波を同期させることができる。しかしながら、ＰＷＭキャリア波発生部より後段に位置する例えばスイッチング素子又はスイッチング素子を駆動する回路が、個体差、又は温度で例示される周囲環境による特性変化を有する場合には、完全な同期状態とならずに環流電流が生じてしまう可能性がある。

特許文献２に記載の技術では、基準インバータ装置の出力電流と並列運転される他のインバータ装置の出力電流との偏差電流を検出するために、インバータ装置の数だけ電流センサを必要とする。また、特許文献２記載の技術では、各電流センサと調節器とを接続する配線が必要となり、インバータ装置の設置への制限となる。また、特許文献２に記載の技術では、インバータ装置が２個よりも多い場合には、基準インバータ装置の出力電流と複数のインバータ装置の出力電流との偏差電流を夫々求める必要があり、煩雑となる。

本発明は、上記に鑑みてなされたものであって、簡単な構成で環流電流を抑制することができる電力変換システム及び電力変換装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明にかかる電力変換システムは、１つのマスタの電力変換装置と１つ又は複数のスレーブの電力変換装置とを備え、前記マスタの電力変換装置と前記スレーブの電力変換装置とが同一の電圧指令値をＰＷＭ変調することによって得られるゲート信号に基づきＰＷＭ電圧を１つの負荷に並列に出力する電力変換システムにおいて、前記マスタの電力変換装置及び前記スレーブの電力変換装置の各々は、時刻カウンタと、前記電圧指令値をＰＷＭ変調するためのキャリア波を前記時刻カウンタに同期して発生させるキャリア波発生部と、を備え、前記マスタの電力変換装置は、前記マスタの電力変換装置の前記時刻カウンタが予め定められた値に達したとき、前記スレーブの電力変換装置の前記時刻カウンタの値を前記マスタの電力変換装置の前記時刻カウンタに同期させるための同期データを生成する同期データ生成部と、前記同期データを前記スレーブの電力変換装置に送信する通信部と、を備え、前記スレーブの電力変換装置は、前記マスタの電力変換装置から前記同期データを受信する通信部と、前記スレーブの電力変換装置の前記通信部が前記同期データを受信完了した時点における前記スレーブの電力変換装置の前記時刻カウンタの値と予め求められている通信時間とに基づいて、前記スレーブの電力変換装置の前記時刻カウンタの値を補正する時刻カウンタ補正処理部と、前記スレーブの電力変換装置の出力側の電流を検出する電流センサと、前記電流センサによって検出された電流のうちの環流電流成分に基づいて、前記スレーブの電力変換装置の前記ゲート信号の位相を進める又は遅らせるゲートタイミング調整部と、を備えることを特徴とする。

本発明によれば、簡単な構成で環流電流を抑制することができ、電力変換装置の電流容量利用率を向上させることができる。

本発明の実施の形態１の電力変換システムの構成を示す機能ブロック図半導体電力変換装置が備える制御装置の機能構成を示す機能ブロック図電圧指令値、三角波及びゲート信号の一例を示す波形図時刻カウンタ補正処理を説明するタイミング図時刻カウンタ補正処理を説明するタイミング図マスタ半導体電力変換装置の動作を説明するフローチャートスレーブ半導体電力変換装置の動作を説明するフローチャート遅延回路、ゲートタイミング調整回路及び主回路の構成を示す機能ブロック図Ｕ相ゲートタイミング調整回路の構成を示す機能ブロック図Ｕ相主回路の電流の周波数スペクトルの一例を示す図他のフィルタ回路の一例を示す機能ブロック図ディレイラインの遅延時間を示す図ディレイ量調整部の調整方向を示す図Ｕ相ゲートタイミング調整回路による効果を説明するタイミング図Ｕ相ゲートタイミング調整回路による効果を説明するタイミング図Ｕ相ゲートタイミング調整回路による効果を説明するタイミング図Ｕ相ゲートタイミング調整回路による効果を説明するタイミング図本発明の実施の形態２の半導体電力変換システムの構成を示す機能ブロック図半導体電力変換装置の遅延時間の一例を示す図半導体電力変換装置の調整後の遅延時間の一例を示す図

以下に、本発明にかかる半導体電力変換システムおよび半導体電力変換装置の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態により本発明が限定されるものではない。

実施の形態１．
図１は、本発明の実施の形態１の電力変換システムの構成を示す機能ブロック図である。図１に示すように、実施の形態１の電力変換システム１は、複数の半導体電力変換装置１ａ、１ｂ及び１ｃを備えている。半導体電力変換装置１ａ、１ｂ及び１ｃは、例えばモータなどの負荷２に並列接続されている。半導体電力変換装置１ａ、１ｂ及び１ｃの各々は、負荷２を駆動するためのＰＷＭ電圧を発生する。

実施の形態１では、半導体電力変換システム１は、３台の半導体電力変換装置１ａ、１ｂ及び１ｃを備えているが、これに限定されず、２台の半導体電力変換装置を備えていても良いし、３台より多くの半導体電力変換装置を備えていても良い。

半導体電力変換装置１ａは、有線又は無線の通信路４を介して上位制御装置３に接続されている。近年広く使用されている半導体電力変換装置には、動作設定などを行うための上位制御装置３との間で、例えばＲＳ−４８５又はＵＳＢ（Universal Serial Bus）などの通信規格で通信できるものがある。半導体電力変換装置１ａと上位制御装置３との間の通信路４の通信規格は、特に限定しないが、ここでは上記したような既に備えられている通信手段の通信規格を使用することとする。上位制御装置３は、負荷２に印加する電圧の指令値である電圧指令値を、通信路４を介して、半導体電力変換装置１ａに送信する。

半導体電力変換装置１ａ、１ｂ及び１ｃは、有線又は無線の通信路Ｃを介して互いに接続されている。半導体電力変換装置１ａ、１ｂ及び１ｃ間の通信路Ｃの通信規格は、特に限定しないが、ここでは上記したような既に備えられている通信手段の通信規格を使用することとする。半導体電力変換装置１ａは、上位制御装置３から受信した電圧指令値を、通信路Ｃを介して、半導体電力変換装置１ｂ及び１ｃに送信する。

なお、上位制御装置３が、通信路Ｃを介して、半導体電力変換装置１ａ、１ｂ及び１ｃに接続されることとし、上位制御装置３が、電圧指令値を、通信路Ｃを介して、半導体電力変換装置１ａ、１ｂ及び１ｃに送信しても良い。

半導体電力変換装置１ａは、制御装置１１ａと、主回路１２ａと、を備えており、半導体電力変換装置１ｂは、制御装置１１ｂと、主回路１２ｂと、を備えており、半導体電力変換装置１ｃは、制御装置１１ｃと、主回路１２ｃと、を備えている。制御装置１１ａ、１１ｂ及び１１ｃは、上位制御装置３から供給される電圧指令値に対してＰＷＭ変調処理を夫々行い、電圧指令値のＰＷＭ変調処理の結果得られるゲート信号を夫々出力する。主回路１２ａ、１２ｂ及び１２ｃには、制御装置１１ａ、１１ｂ及び１１ｃから出力されたゲート信号が夫々入力される。主回路１２ａ、１２ｂ及び１２ｃは、入力されたゲート信号に基づいて負荷２に供給するＰＷＭ電圧を夫々発生する。

実施の形態１では、環流電流を抑制するために、半導体電力変換装置１ｂ及び１ｃの各々が、半導体電力変換装置１ａとの間で通信することにより、自半導体電力変換装置のキャリア波の位相を半導体電力変換装置１ａのキャリア波の位相に同期させる第１の制御を行う。また、半導体電力変換装置１ｂ及び１ｃの各々が、自半導体電力変換装置の状態に基づいて、自半導体電力変換装置のゲート信号の位相を調整する第２の制御を行う。実施の形態１では、まず第１の制御の説明を行い、次いで第２の制御の説明を行う。

図２は、半導体電力変換装置が備える制御装置の機能構成を示す機能ブロック図である。図２では、半導体電力変換装置１ａが備える制御装置１１ａと、半導体電力変換装置１ｂが備える制御装置１１ｂと、の機能構成を示している。なお、制御装置１１ｂの機能構成と制御装置１１ｃの機能構成とは同様であるので、制御装置１１ｂの機能構成について説明し、制御装置１１ｃの説明を省く。

制御装置１１ａは、コントローラ１１１ａと、遅延回路１１２ａと、を備える。コントローラ１１１ａは、周期カウンタである時刻カウンタ１１３ａと、時刻カウンタ１１３ａに同期した三角波を発生する三角波発生部１１４ａと、上位制御装置３から入力される電圧指令値を三角波発生部１１４ａによって発生された三角波に基づいてＰＷＭ変調し、ゲート信号を生成するＰＷＭ変調部１１５ａと、を備えている。

遅延回路１１２ａは、ＰＷＭ変調部１１５ａから出力されるゲート信号を予め定められた遅延時間だけ遅延させて、主回路１２ａに出力する。

半導体電力変換システム１は、制御装置１１ａ内に遅延回路１１２ａを備えることにより、第２の制御をより好適に行うことができる。また、遅延回路１１２ａの予め定められた遅延時間については、第２の制御の説明において説明する。

制御装置１１ｂは、コントローラ１１１ｂと、ゲートタイミング調整回路１１２ｂと、を備える。コントローラ１１１ｂは、時刻カウンタ１１３ａと同じ周期でカウントする周期カウンタである時刻カウンタ１１３ｂと、時刻カウンタ１１３ｂに同期した三角波を発生する三角波発生部１１４ｂと、ＰＷＭ変調部１１５ａに入力された電源電圧値と同一の電圧指令値を三角波発生部１１４ｂによって発生された三角波に基づいてＰＷＭ変調し、ゲート信号を生成するＰＷＭ変調部１１５ｂと、を備えている。

コントローラ１１１ｂは、第１の制御を行う。また、ゲートタイミング調整回路１１２ｂは、第２の制御を行う。

なお、実施の形態１では、ＰＷＭ変調のキャリア波に三角波を使用しているが、三角波以外の、例えばのこぎり波などのキャリア波を使用する場合においても、第１の制御は同様に行うことができる。

まず、第１の制御について説明する。第１の制御の説明においては、理解の容易のため、遅延回路１１２ａの遅延時間及びゲートタイミング調整回路１１２ｂの遅延時間が共にゼロであるものとする。

上述したように、制御装置１１ａの三角波発生部１１４ａ及び制御装置１１ｂの三角波発生部１１４ｂは、時刻カウンタ１１３ａ及び１１３ｂに同期した三角波を夫々発生させる。ここで、時刻カウンタ１１３ａ及び１１３ｂが互いに同期しておらず、三角波発生部１１４ａ及び１１４ｂが互いに同期していない三角波を発生させる場合について説明する。

図３は、電圧指令値、三角波及びゲート信号の一例を示す波形図である。図３では、図２に示すコントローラ１１１ａ及び１１１ｂに入力される電圧指令値２０、三角波発生部１１４ａによって生成される三角波２１、ＰＷＭ変調部１１５ａによって生成されるゲート信号２２、三角波発生部１１４ｂによって生成される三角波３１及びＰＷＭ変調部１１５ｂによって生成されるゲート信号３２を示している。

コントローラ１１１ａ及びコントローラ１１１ｂには、同一の電圧指令値２０が入力される。三角波発生部１１４ｂが発生する三角波３１は、三角波発生部１１４ａが発生する三角波２１よりもΔｔだけ遅くなっている。すなわち、三角波２１と三角波３１とは、互いに同期していない状態となっている。ＰＷＭ変調部１１５ｂによって生成されるゲート信号３２は、ＰＷＭ変調部１１５ａによって生成されるゲート信号２２よりもΔｔだけ遅れている。そして、ゲート信号３２の遅れに起因して、ゲート信号２２の状態とゲート信号３２の状態とが異なる時間が生じる。

例えば、図３中に示される三角波２１及び三角波３１の左端の１周期に着目すると、時刻ｔ２から時刻ｔ３までの間は、ゲート信号２２及びゲート信号３２が共にローレベルになっている。しかし、時刻ｔ１から時刻ｔ２までの間は、ゲート信号２２がローレベルである一方、ゲート信号３２はハイレベルになっている。また、時刻ｔ３から時刻ｔ４までの間は、ゲート信号２２がハイレベルである一方、ゲート信号３２がローレベルになっている。すなわち、時刻ｔ１から時刻ｔ２までの間及び時刻ｔ３から時刻ｔ４までの間においては、ゲート信号２２の状態とゲート信号３２の状態とが、異なっている。

主回路１２ａが出力するＰＷＭ電圧は、ゲート信号２２に基づいて生成され、主回路１２ｂが出力するＰＷＭ電圧は、ゲート信号３２に基づいて生成される。ゲート信号２２の状態とゲート信号３２の状態とが異なるとき、半導体電力変換装置１ａから出力されるＰＷＭ電圧と半導体電力変換装置１ｂから出力されるＰＷＭ電圧とは、異なる。従って、半導体電力変換装置１ａと半導体電力変換装置１ｂとの間に環流電流が流れ、負荷２に供給する電流が減少するので、半導体電力変換システム１の電流容量利用率が低下する。つまり、半導体電力変換装置１ａ、１ｂ及び１ｃのゲート信号２２及び３２を同期させることが重要となる。

そこで、第１の制御では、半導体電力変換装置１ａが備える時刻カウンタ１１３ａの値を基準とし、他の２つの半導体電力変換装置１ｂ及び１ｃが夫々備える時刻カウンタ１１３ｂを時刻カウンタ１１３ａに同期させるようにする。ゲート信号２２及び３２は、時刻カウンタ１１３ａ及び１１３ｂによって夫々生成される三角波２１及び３１に基づいて電圧指令値２０をＰＷＭ変調させることによって、夫々生成される。従って、時刻カウンタ１１３ｂを時刻カウンタ１１３ａに同期させることで、半導体電力変換装置１ａ、１ｂ及び１ｃのゲート信号２２及び３２を同期させることができる。

具体的には、半導体電力変換装置１ａは、時刻カウンタ１１３ａのゼロ復帰時に、半導体電力変換装置１ｂ及び１ｃに対して同期データを送信する。半導体電力変換装置１ｂ及び１ｃは、同期データを夫々受信すると、予め設定されている半導体電力変換装置１ａと半導体電力変換装置１ｂ及び１ｃとの間の通信に夫々かかる通信時間と、同期データを受信した時点での半導体電力変換装置１ｂ及び１ｃに夫々備える時刻カウンタ１１３ｂの値と、の比較に基づいて、時刻カウンタ１１３ｂの値を夫々調整する。

これを実現するため、コントローラ１１１ａは、同期データ生成部１２１と、通信時間記憶部１２２と、誤り検出符号生成部１２３と、同期データ送信部１２４と、を備えており、コントローラ１１１ｂは、誤り検出部１３１と、時刻カウンタ補正処理部１３２と、同期データ受信部１３３と、を備えている。なお、以降の説明において、半導体電力変換装置１ａをマスタ半導体電力変換装置、半導体電力変換装置１ｂ及び１ｃをスレーブ半導体電力変換装置ということもある。

通信時間記憶部１２２は、マスタ半導体電力変換装置１ａとスレーブ半導体電力変換装置１ｂとの間の通信時間及びマスタ半導体電力変換装置１ａとスレーブ半導体電力変換装置１ｃとの間の通信時間を記憶している。

同期データ生成部１２１は、時刻カウンタ１１３ａがゼロ復帰したとき、スレーブ半導体電力変換装置１ｂ及び１ｃに夫々送信される２つの同期データを生成する。スレーブ半導体電力変換装置１ｂに送信される同期データには、通信時間記憶部１２２に記憶されている、マスタ半導体電力変換装置１ａとスレーブ半導体電力変換装置１ｂとの間の通信時間が記述されている。また、スレーブ半導体電力変換装置１ｃに送信される同期データには、通信時間記憶部１２２に記憶されている、マスタ半導体電力変換装置１ａとスレーブ半導体電力変換装置１ｃとの間の通信時間が記述されている。

誤り検出符号生成部１２３は、同期データ生成部１２１によって生成された２つの同期データを対象とする２つの誤り検出符号を生成し、生成した２つの誤り検出符号を２つの同期データに夫々付与する。なお、誤り検出符号の種類については特に限定しないが、例えばチェックサム又はＣＲＣ（Cyclic Redundancy Check）などであってよい。同期データ送信部１２４は、誤り検出符号が付与された２つの同期データを、通信路Ｃを介して、スレーブ半導体電力変換装置１ｂ及び１ｃに夫々送信するための通信インターフェースである。同期データ送信部１２４は、上位制御装置３から供給される電圧指令値を受信し、受信した電圧指令値を、ＰＷＭ変調部１１５ａに送信するとともに、スレーブ半導体電力変換装置１ｂ及び１ｃに送信する役割も有する。

同期データ受信部１３３は、マスタ半導体電力変換装置１ａから送信された同期データを受信するための通信インターフェースである。同期データ受信部１３３は、マスタ半導体電力変換装置１ａから電圧指令値を受信し、受信した電圧指令値をＰＷＭ変調部１１５ｂに送信する役割も有する。誤り検出部１３１は、受信した同期データに付与されている誤り検出符号に基づいて、同期データの誤り検出を行う。

時刻カウンタ補正処理部１３２は、誤り検出部１３１が誤りはないと判定した同期データから通信時間を読み出す。そして、時刻カウンタ補正処理部１３２は、通信時間と、同期データ受信完了時における時刻カウンタ１１３ｂの値とを比較し、比較結果に基づいて、時刻カウンタ１１３ｂの値を時刻進み方向又は時刻戻し方向に補正する処理である時刻カウンタ補正処理を実行する。

なお、上記の説明においては、マスタ半導体電力変換装置１ａとスレーブ半導体電力変換装置１ｂ及び１ｃとの間の通信にかかる時間を通信時間と表現している。しかしながら、時刻カウンタ補正処理部１３２は、通信時間と同期データ受信完了時における時刻カウンタ１１３ｂの値とを比較するようにしている。従って、通信時間は、厳密には時刻カウンタ１１３ａがゼロ復帰した時点からスレーブ半導体電力変換装置１ｂ及び１ｃが同期データを受信完了するまでの時間を指す。

なお、上述の通信時間の定義を変更することで、時刻カウンタ補正処理部１３２による時刻カウンタ１１３ｂの値の読み出しタイミングを変更することができる。例えば、通信時間の終期の定義を、同期データを受信完了してからｔ秒後に変更することで、時刻カウンタ補正処理部１３２は、同期データを受信完了後即座に時刻カウンタ１１３ｂを読み出す必要はなくなり、同期データを受信完了してからさらにｔ秒後に時刻カウンタ１１３ｂを読み出せば良くなる。

図４及び図５は、時刻カウンタ補正処理を説明するタイミング図である。図４は、スレーブ半導体電力変換装置の時刻カウンタがマスタ半導体電力変換装置の時刻カウンタよりも進んでいる場合を示す図であり、図５は、スレーブ半導体電力変換装置の時刻カウンタがマスタ半導体電力変換装置の時刻カウンタよりも遅れている場合を示す図である。

図４に示すように、時刻カウンタ１１３ａの値４０及び時刻カウンタ１１３ｂの値５０は、同一の周期ｔｉｎｔでゼロ復帰を繰り返す。時刻カウンタ１１３ａの値４０がゼロ復帰したとき、マスタ半導体電力変換装置１ａとスレーブ半導体電力変換装置１ｂとの間で通信処理ｃｏｍが行われ、同期データがマスタ半導体電力変換装置１ａからスレーブ半導体電力変換装置１ｂに送信される。スレーブ半導体電力変換装置１ｂは、時刻カウンタ１１３ａがゼロ復帰してから通信時間ｔｃｏｍ後のタイミング５１で同期データを受信完了する。

マスタ半導体電力変換装置１ａの時刻カウンタ１１３ａとスレーブ半導体電力変換装置１ｂの時刻カウンタ１１３ｂとが同期している場合、スレーブ半導体電力変換装置１ｂが同期データを受信完了したタイミング５１での時刻カウンタ１１３ｂの値は、ｔｃｏｍと同値になる。

一方、図４に示すように、スレーブ半導体電力変換装置１ｂの時刻カウンタ１１３ｂがマスタ半導体電力変換装置１ａの時刻カウンタ１１３ａよりも進んでいる場合、スレーブ半導体電力変換装置１ｂが同期データを受信完了したタイミング５１での時刻カウンタ１１３ｂの値は、ｔｃｏｍよりも大きい値であるｔｓ１を示す。そこで、時刻カウンタ補正処理部１３２は、次に時刻カウンタ１１３ｂがゼロ復帰した後、ｔｓ１とｔｃｏｍとの差分であるｔｃ１だけ更に経過したとき、時刻カウンタ１１３ｂを再度ゼロ復帰させる。

これにより、スレーブ半導体電力変換装置１ｂの時刻カウンタ１１３ｂは、進んでいた分だけ戻され、マスタ半導体電力変換装置１ａの時刻カウンタ１１３ａに同期することになる。

次に、図５に示すように、スレーブ半導体電力変換装置１ｂの時刻カウンタ１１３ｂがマスタ半導体電力変換装置１ａの時刻カウンタ１１３ａよりも遅れている場合、スレーブ半導体電力変換装置１ｂが同期データを受信完了したタイミング５１での時刻カウンタ１１３ｂの値は、ｔｃｏｍよりも小さい値であるｔｓ２を示す。そこで、時刻カウンタ補正処理部１３２は、次に時刻カウンタ１１３ｂがゼロ復帰する予定時刻よりも、ｔｓ２とｔｃｏｍとの差分であるｔｃ２だけ早く、時刻カウンタ１１３ｂをゼロ復帰させる。

これにより、スレーブ半導体電力変換装置１ｂの時刻カウンタ１１３ｂは、遅れていた分だけ進み、マスタ半導体電力変換装置１ａの時刻カウンタ１１３ａに同期することになる。

なお、スレーブ半導体電力変換装置１ｃは、同期データを受信したとき、スレーブ半導体電力変換装置１ｂと同様に、マスタ半導体電力変換装置１ａとスレーブ半導体電力変換装置１ｃとの間の通信時間と、同期データを受信した時点でのスレーブ半導体電力変換装置１ｃが備える時刻カウンタの値との比較に基づいて、スレーブ半導体電力変換装置１ｃが備える時刻カウンタの値を補正する。

次に、図６及び図７を用いて実施の形態１の半導体電力変換システムの同期動作を説明する。図６は、マスタ半導体電力変換装置の動作を説明するフローチャートである。図７は、スレーブ半導体電力変換装置の動作を説明するフローチャートである。

図６を参照すると、マスタ半導体電力変換装置１ａは、最初、ステップＳ１において、スレーブ半導体電力変換装置１ｂをマスタ半導体電力変換装置１ａに同期させるための動作の開始を待機する待機処理を行っている。マスタ半導体電力変換装置１ａは、時刻カウンタ１１３ａがゼロ復帰して時刻カウンタゼロ復帰割り込みが発生すると、ステップＳ２において、同期データを送信するための割り込み処理である時刻カウンタゼロ復帰割り込み処理を開始する。次いで、同期データ生成部１２１は、ステップＳ３において、スレーブ半導体電力変換装置１ｂへの通信時間及びスレーブ半導体電力変換装置１ｃへの通信時間を通信時間記憶部１２２から読み出して、読み出した２つの通信時間を夫々含む２つの同期データを生成する。

次に、誤り検出符号生成部１２３は、ステップＳ４において、２つの同期データへの２つの誤り検出符号を生成し、生成した２つの誤り検出符号を２つの同期データに夫々付与する。そして、同期データ送信部１２４は、ステップＳ５において、誤り検出符号が付与された２つの同期データのスレーブ半導体電力変換装置１ｂ及び１ｃへの送信を開始する。ステップＳ６において、同期データ送信部１２４は、同期データの送信を終了する。そして、マスタ半導体電力変換装置１ａは、ステップＳ１に移行して、次の時刻カウンタゼロ復帰割り込みが発生するまで待機する状態となる。

図７を参照すると、スレーブ半導体電力変換装置１ｂは、最初、ステップＳ１１において、スレーブ半導体電力変換装置１ｂをマスタ半導体電力変換装置１ａに同期させるための動作の開始を待機する待機処理を行っている。そして、同期データ受信部１３３は、ステップＳ１２において、同期データの受信を開始する。同期データ受信部１３３は、同期データの受信が完了して同期データ受信完了割り込みが発生すると、ステップＳ１３において、同期データ受信完了割り込み処理を実行する。次いで、時刻カウンタ補正処理部１３２は、ステップＳ１４において、スレーブ半導体電力変換装置１ｂの時刻カウンタ１１３ｂ、すなわちスレーブ時刻カウンタ１１３ｂの値ｔｓを読み出す。

続いて、誤り検出部１３１は、ステップＳ１５において、受信した同期データに付与されている誤り検出符号に基づいて、受信した同期データにエラーがあるか否かを判定する。ステップＳ１５においてエラーがあった場合、すなわちステップＳ１５でＹｅｓである場合、スレーブ半導体電力変換装置１ｂは、ステップＳ１１に移行して次の同期データを受信するまで待機する。

ステップＳ１５においてエラーが無かった場合、すなわちステップＳ１５でＮｏである場合、時刻カウンタ補正処理部１３２は、ステップＳ１６において、時刻カウンタ１１３ｂの値ｔｓと同期データに記述されていた通信時間ｔｃｏｍとが同じであるか否か、すなわちｔｓ＝ｔｃｏｍであるか否かを判定する。

ステップＳ１６において時刻カウンタ１１３ｂの値ｔｓと通信時間ｔｃｏｍとが同じであった場合、すなわちステップＳ１６でＹｅｓであった場合、時刻カウンタ１１３ａと時刻カウンタ１１３ｂとは同期している、すなわち、マスタ半導体電力変換装置１ａとスレーブ半導体電力変換装置１ｂとが同期していることになる。そこで、スレーブ半導体電力変換装置１ｂは、ステップＳ１１に移行して次の同期データを受信するまで待機する。

一方、ステップＳ１６において時刻カウンタ１１３ｂの値ｔｓと通信時間ｔｃｏｍとが同じではなかった場合、すなわちステップＳ１６でＮｏであった場合、時刻カウンタ１１３ａと時刻カウンタ１１３ｂとは同期していない。すなわち、マスタ半導体電力変換装置１ａとスレーブ半導体電力変換装置１ｂとは同期していないことになる。そこで、時刻カウンタ補正処理部１３２は、ステップＳ１７において、時刻カウンタ１１３ｂの値ｔｓが通信時間ｔｃｏｍより大きいか否か、すなわちｔｓ＞ｔｃｏｍであるか否かをさらに判定する。

ステップＳ１７において時刻カウンタ１１３ｂの値ｔｓが通信時間ｔｃｏｍより大きい場合、すなわちステップＳ１７でＹｅｓである場合、時刻カウンタ１１３ｂは、時刻カウンタ１１３ａより進んでいることになる。そこで、時刻カウンタ補正処理部１３２は、ステップＳ１８において、時刻を戻す方向の補正処理である時刻戻し方向補正処理を、時刻カウンタ１１３ｂに実行する。

一方、ステップＳ１７において時刻カウンタ１１３ｂの値ｔｓが通信時間ｔｃｏｍより小さい場合、すなわちステップＳ１７でＮｏである場合、時刻カウンタ１１３ｂは、時刻カウンタ１１３ａより遅れていることになる。そこで、時刻カウンタ補正処理部１３２は、ステップＳ１９において、時刻を進める方向の補正処理である時刻進み方向補正処理を、時刻カウンタ１１３ｂに実行する。

スレーブ半導体電力変換装置１ｂは、ステップＳ１８又はステップＳ１９の処理の後、ステップＳ１１に移行し、次の同期データを受信するまで待機する。

なお、上記の説明においては、通信時間記憶部１２２、すなわちマスタ半導体電力変換装置１ａが通信時間を記憶しているとした。しかしながら、通信時間記憶部１２２を削除し、スレーブ半導体電力変換装置１ｂ及び１ｃの各々が、マスタ半導体電力変換装置１ａから自半導体電力変換装置１ｂ及び１ｃへの同期データの通信に要する通信時間を記憶する通信時間記憶部を有するようにしてもよい。つまり、マスタ半導体電力変換装置１ａは通信時間を含まない同期データをスレーブ半導体電力変換装置１ｂ及び１ｃに送信し、スレーブ半導体電力変換装置１ｂ及び１ｃの各々は、記憶している通信時間と自半導体電力変換装置１ｂ及び１ｃの時刻カウンタ１１３ｂの値とを比較するようにするとよい。また、同期データのサイズを可変に構成するなど、通信時間が変化するケースが考えられる場合、同期データ生成部１２１は、同期データ毎に、同期データのサイズ又は同期データの送受信前後に要する処理時間などに基づいて、同期データに記述する通信時間を算出するようにしてもよい。

また、同期データに記述される通信時間は時刻カウンタ１１３ａ及び１１３ｂのカウント値と同一の単位で表したものでなくてもよい。通信時間の単位とカウント値の単位とが異なる場合、時刻カウンタ補正処理部１３２は、受信した同期データから読み出した通信時間の単位をカウント値の単位とひとしくなるように通信時間を変換し、変換した通信時間に基づいて時刻カウンタ１１３ｂの補正を行うようにするとよい。

また、時刻カウンタ１１３ａ及び１１３ｂは周期カウンタであり、時刻カウンタ１１３ａがゼロ復帰したときに同期データを生成するとした。しかしながら、同期データを生成するタイミングは、時刻カウンタ１１３ａがゼロ復帰したタイミングでなくてもよい。例えば、同期データ生成部１２１は、時刻カウンタ１１３ａが予め定められた値に達したときに同期データを生成し、時刻カウンタ補正処理部１３２は、同期データ受信部１３３が同期データを受信完了した時点における時刻カウンタ１１３ｂの値から予め定められた値を減算した値と通信時間との差分に基づいて時刻カウンタ１１３ｂを補正するようにしてもよい。また、時刻カウンタ１１３ａ及び１１３ｂは周期カウンタではなく、カウントアップ又はカウントダウンを長時間続けるカウンタであってもよい。また、時刻カウンタ１１３ａ及び１１３ｂは、良好なカウント精度を得るという観点からハードウェアで実現することが望ましいが、ソフトウェアで実現するようにしてもよい。

また、同期データ送信部１２４及び同期データ受信部１３３は、上位制御装置３から供給される電圧指令値を受信し、受信した電圧指令値をＰＷＭ変調部１１５ａ及びＰＷＭ変調部１１５ｂに夫々送信するとした。しかしながら、コントローラ１１１ａ及び１１１ｂは、電圧指令値の送受信のための通信機能部と同期データの送受信のための通信機能部とを分けた構成とするようにしてもよい。

上記したように、第１の制御によれば、マスタ半導体電力変換装置１ａは、自半導体電力変換装置１ａが備える時刻カウンタ１１３ａが予め定められた値に達したとき、誤り検出符号が付与された２つの同期データを生成してスレーブ半導体電力変換装置１ｂ及び１ｃに夫々送信する。そして、スレーブ半導体電力変換装置１ｂ及び１ｃの各々は、受信した同期データに付与されている誤り検出符号に基づいて受信した同期データの誤り検出を行う。ここで、受信した同期データに誤りが検出されなかった場合、スレーブ半導体電力変換装置１ｂ及び１ｃは、同期データを受信完了した時点における自半導体電力変換装置１ｂ及び１ｃが備える時刻カウンタ１１３ｂの値と予め算出されている同期データの通信時間とに基づいて自半導体電力変換装置１ｂ及び１ｃが備える時刻カウンタ１１３ｂの値を補正する。従って、時刻カウンタ１１３ａが予め定められた値に達した時刻で同期処理が行われることから、半導体電力変換システム１は、データ送受信速度が遅い通信路Ｃを用いても同期精度に影響しない。つまり、半導体電力変換システム１は、低速で安価な通信路Ｃを使用することができる。さらに、半導体電力変換システム１は、ノイズなどによってデータ転送エラーが発生した場合には同期処理を行わないので、ノイズの影響によって誤ったタイミングで同期してしまうことがなく、要求されるノイズ対策レベルを低くすることができる。すなわち、半導体電力変換システム１は、可及的に簡単な構成でかつ可及的にノイズに影響されずに複数の半導体電力変換装置が互いに同期して動作することが可能になる。

上記した第１の制御によれば、半導体電力変換装置１ａ、１ｂ及び１ｃの時刻カウンタ１１３ａ及び１１３ｂを同期させることができる。しかしながら、時刻カウンタ１１３ａ及び１１３ｂよりも後段の回路に、スイッチング素子のスイッチングタイミング同期を損なわせる要因が存在する場合がある。例えば、主回路１２ａ、１２ｂ及び１２ｃ内のスイッチング素子又はスイッチング素子を駆動する回路に個体差が存在したり、温度で例示される周囲環境による特性変化が生じたりすることがあり得る。個体差又は特性変化がある場合、個体差又は特性変化の影響によって、スイッチング素子のスイッチングタイミング同期が損なわれ、環流電流が生じてしまう。

そこで、第２の制御では、スレーブ半導体電力変換装置１ｂ及び１ｃの各々が、自半導体電力変換装置１ｂ及び１ｃの状態に基づいて、主回路１２ｂ及び１２ｃに供給するゲート信号のタイミングを調整する。半導体電力変換装置１ｂ及び１ｃの各々は、予め定められた周期で、次に説明する第２の制御を繰り返し実行する。

図８は、遅延回路、ゲートタイミング調整回路及び主回路の構成を示す機能ブロック図である。図８では、遅延回路１１２ａ、主回路１２ａ、ゲートタイミング調整回路１１２ｂ及び主回路１２ｂのうちのＵ相分を示している。

なお、半導体電力変換システム１が単相出力のシステムの場合には、遅延回路１１２ａ、主回路１２ａ、ゲートタイミング調整回路１１２ｂ及び主回路１２ｂは、Ｖ相分の回路を更に備えるが、Ｖ相分の回路構成は、Ｕ相分の回路構成と同様である。また、半導体電力変換システム１が３相出力のシステムの場合には、遅延回路１１２ａ、主回路１２ａ、ゲートタイミング調整回路１１２ｂ及び主回路１２ｂは、Ｖ相分及びＷ相分の回路を更に備えるが、Ｖ相分及びＷ相分の回路構成は、Ｕ相分の回路構成と同様である。

図１に示すマスタ半導体電力変換装置１ａのＵ相主回路１２ａｕは、高電位側の直流電力母線Ｐと低電位側の直流電力母線Ｎとの間に直列に接続された２つのスイッチング素子１２ａｕ１及び１２ａｕ２を備える。高電位側の直流電力母線Ｐと低電位側の直流電力母線Ｎとの間には、直流電源５から直流電力が供給される。

スイッチング素子１２ａｕ１には、フリーホイールのためのダイオード１２ａｕ３が逆並列接続されている。スイッチング素子１２ａｕ２には、フリーホイールのためのダイオード１２ａｕ４が逆並列接続されている。

スイッチング素子１２ａｕ１とスイッチング素子１２ａｕ２との接続点は、出力線１２ａｕ５を介して、負荷２に接続されている。出力線１２ａｕ５は、インダクタンス成分Ｌｍを有する。なお、インダクタンス成分Ｌｍは、出力線１２ａｕ５が有する成分であり、回路素子ではない。

Ｕ相遅延回路１１２ａｕには、コントローラ１１１ａから高電位側のゲート信号Ｇ０ｐ及び低電位側のゲート信号Ｇ０ｎが供給される。Ｕ相遅延回路１１２ａｕは、ゲート信号Ｇ０ｐ及びＧ０ｎを予め定められた遅延時間だけ夫々遅延させた後の高電位側のゲート信号Ｇ１ｐ及び低電位側のゲート信号Ｇ１ｎを、スイッチング素子１２ａｕ１のゲート端子及びスイッチング素子１２ａｕ２のゲート端子に夫々供給する。

図１に示すスレーブ半導体電力変換装置１ｂのＵ相主回路１２ｂｕは、高電位側の直流電力母線Ｐと低電位側の直流電力母線Ｎとの間に直列に接続された２つのスイッチング素子１２ｂｕ１及び１２ｂｕ２を備える。

スイッチング素子１２ｂｕ１には、フリーホイールのためのダイオード１２ｂｕ３が逆並列接続されている。スイッチング素子１２ｂｕ２には、フリーホイールのためのダイオード１２ｂｕ４が逆並列接続されている。

スイッチング素子１２ｂｕ１とスイッチング素子１２ｂｕ２との接続点は、出力線１２ｂｕ５を介して、負荷２に接続されている。出力線１２ｂｕ５は、インダクタンス成分Ｌｓを有する。なお、インダクタンス成分Ｌｓは、出力線１２ｂｕ５が有する成分であり、回路素子ではない。

出力線１２ｂｕ５には、出力線１２ｂｕ５に流れる電流Ｉｓを検出する電流センサ１２ｂｕ６が設けられている。電流センサ１２ｂｕ６が検出する電流Ｉｓの向きは、Ｕ相主回路１２ｂｕから負荷２及びＵ相主回路１２ａｕに向かう向きである。

Ｕ相ゲートタイミング調整回路１１２ｂｕには、コントローラ１１１ｂから高電位側のゲート信号Ｇ２ｐ及び低電位側のゲート信号Ｇ２ｎが供給される。Ｕ相ゲートタイミング調整回路１１２ｂｕは、電流センサ１２ｂｕ６によって検出された電流Ｉｓに基づいて、ゲート信号Ｇ２ｐ及びＧ２ｎを夫々時刻進み方向又は時刻戻し方向にタイミング調整した後の高電位側のゲート信号Ｇ３ｐ及び低電位側のゲート信号Ｇ３ｎを、スイッチング素子１２ｂｕ１のゲート端子及びスイッチング素子１２ｂｕ２のゲート端子に夫々供給する。

図９は、Ｕ相ゲートタイミング調整回路の構成を示す機能ブロック図である。図９に示すように、Ｕ相ゲートタイミング調整回路１１２ｂｕは、バンドパスフィルタ１１２ｂｕ１と、正側閾値保持部１１２ｂｕ２と、負側閾値保持部１１２ｂｕ３と、比較器１１２ｂｕ４及び１１２ｂｕ５と、ラッチ１１２ｂｕ６及び１１２ｂｕ７と、ディレイ量調整部１１２ｂｕ８と、ディレイライン１１２ｂｕ９及び１１２ｂｕ１０と、を備える。

バンドパスフィルタ１１２ｂｕ１は、電流Ｉｓのうちの、ノイズ成分及びＵ相主回路１２ｂｕから負荷２への負荷電流成分を除去し、環流電流成分を通過させて、比較器１１２ｂｕ４の非反転入力端子及び比較器１１２ｂｕ５の反転入力端子に供給する。

図１０は、Ｕ相主回路の電流の周波数スペクトルの一例を示す図である。図１０に示すように、Ｕ相主回路１２ｂｕの電流Ｉｓは、低周波数領域に負荷電流成分６０を有し、中周波数領域に環流電流成分６１を有し、高周波数領域にノイズ成分６２を有する。負荷電流成分６０の周波数は、０Ｈｚから１ｋＨｚ程度である。ノイズ成分６２の周波数は、数百ｋＨｚより高い周波数である。

マスタ半導体電力変換装置１ａのスイッチングタイミングとスレーブ半導体電力変換装置１ｂのスイッチングタイミングとが一致している場合、電流Ｉｓの電流変化は、負荷２へ流れる通常の電流変化となる。マスタ半導体電力変換装置１ａのスイッチングタイミングとスレーブ半導体電力変換装置１ｂのスイッチングタイミングとが一致している場合の電流変化の値は、直流電力母線Ｐと直流電力母線Ｎとの間の電圧と、負荷２のインダクタンスと、によって定まる。マスタ半導体電力変換装置１ａのスイッチングタイミングとスレーブ半導体電力変換装置１ｂのスイッチングタイミングとが一致している場合の電流変化は、マスタ半導体電力変換装置１ａのスイッチングタイミングとスレーブ半導体電力変換装置１ｂのスイッチングタイミングとが一致していない場合の環流電流の変化に比べて緩やかであり、周波数が低い。

そこで、バンドパスフィルタ１１２ｂｕ１は、負荷電流成分６０及びノイズ成分６２を除去し、環流電流成分６１を通過させる。これにより、バンドパスフィルタ１１２ｂｕ１は、環流電流成分６１だけを比較器１１２ｂｕ４及び１１２ｂｕ５に供給することができ、ゲートタイミング調整の精度を高めることができる。

なお、Ｕ相ゲートタイミング調整回路１１２ｂｕは、バンドパスフィルタ１１２ｂｕ１に代えて、他の回路を備えても良い。図１１は、他のフィルタ回路の一例を示す機能ブロック図である。図１１に示すフィルタ回路７０は、電流Ｉｓのうちの、高周波数成分を除去するローパスフィルタ７１と、ローパスフィルタ７１の出力を微分することで低周波数成分を除去する微分要素７２と、を備える。

再び図９を参照すると、正側閾値保持部１１２ｂｕ２は、電流Ｉｓの環流電流成分に許容される正側の閾値を比較器１１２ｂｕ４の反転入力端子に供給する。負側閾値保持部１１２ｂｕ３は、電流Ｉｓの環流電流成分に許容される負側の閾値を比較器１１２ｂｕ５の非反転入力端子に供給する。

比較器１１２ｂｕ４は、非反転入力端子に供給される電流Ｉｓの環流電流成分の振幅と、反転入力端子に供給される正側の閾値と、を比較する。そして、比較器１１２ｂｕ４は、電流Ｉｓの環流電流成分の振幅が正側の閾値を超えていたら、ハイレベルの信号をラッチ１１２ｂｕ６に供給し、電流Ｉｓの環流電流成分の振幅が正側の閾値を超えていなかったら、ローレベルの信号をラッチ１１２ｂｕ６に供給する。

比較器１１２ｂｕ５は、非反転入力端子に供給される負側の閾値と、反転入力端子に供給される電流Ｉｓの環流電流成分の振幅と、を比較する。そして、比較器１１２ｂｕ５は、負側の閾値が電流Ｉｓの環流電流成分の振幅を超えていたら、ハイレベルの信号をラッチ１１２ｂｕ７に供給し、負側の閾値が電流Ｉｓの環流電流成分の振幅を超えていなかったら、ローレベルの信号をラッチ１１２ｂｕ７に供給する。

ラッチ１１２ｂｕ６は、クロック信号に同期して動作しており、比較器１１２ｂｕ４の出力信号を一定時間保持する。ラッチ１１２ｂｕ７は、クロック信号に同期して動作しており、比較器１１２ｂｕ５の出力信号を一定時間保持する。

ディレイ量調整部１１２ｂｕ８は、ラッチ１１２ｂｕ６及び１１２ｂｕ７から供給される信号に基づいて、ディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間を制御する。

ここで、ディレイライン１１２ｂｕ９及び１１２ｂｕ１０が取り得る遅延時間を０からＴとすると、ディレイ量調整部１１２ｂｕ８は、初期時において、ディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間をＴの半分に制御する。なお、初期時におけるディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間は、Ｔの半分に限定されず、０からＴまでの範囲の他の値でも良い。

図１２は、ディレイラインの遅延時間を示す図である。初期時におけるディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間をＴの半分にしておくことにより、ディレイ量調整部１１２ｂｕ８は、ディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間を時間進み方向８０の方向へＴの半分の調整幅で調整することができ、ディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間を時間遅れ方向８１の方向へＴの半分の調整幅で調整することもできる。

図８のＵ相遅延回路１１２ａｕの予め定められた遅延時間は、初期時におけるディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間と同じ時間に定めておくと良い。これにより、初期時におけるゲート信号Ｇ１ｐ及びＧ１ｎの位相と、ゲート信号Ｇ３ｐ及びＧ３ｎの位相と、を合わせることができる。

図１３は、ディレイ量調整部の調整方向を示す図である。図１３の表８０の第１行目に示すように、ゲート信号Ｇ３ｐがローレベルからハイレベルに変わるときに、電流Ｉｓの環流電流成分の増加方向が正方向であり、電流Ｉｓの環流電流成分の振幅が正側の閾値を超えた場合というのは、Ｕ相主回路１２ｂｕの出力電圧ＶｓがハイレベルになるのがＵ相主回路１２ａｕの出力電圧Ｖｍがハイレベルになるよりも早すぎる状態である。従って、ディレイ量調整部１１２ｂｕ８は、ゲート信号Ｇ３ｐ及びＧ３ｎの位相を遅らせる方向に、ディレイライン１１２ｂｕ９及び１１２ｂｕ１０を制御する。つまり、ディレイ量調整部１１２ｂｕ８は、ディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間を増やすように、ディレイライン１１２ｂｕ９及び１１２ｂｕ１０を制御する。

従って、ディレイ量調整部１１２ｂｕ８は、Ｕ相主回路１２ｂｕの出力電圧ＶｓがハイレベルになるタイミングをＵ相主回路１２ａｕの出力電圧Ｖｍがハイレベルになるタイミングに近づけることができる。これにより、ディレイ量調整部１１２ｂｕ８は、電流Ｉｓの環流電流成分を小さくすることができる。

先に説明したように、Ｕ相ゲートタイミング調整回路１１２ｂｕは、予め定められた周期で、ゲートタイミング調整動作を繰り返し実行する。従って、ゲートタイミング調整回路１１２ｂｕは、電流Ｉｓの環流電流成分を徐々に小さくさせてゆくことができる。

なお、ディレイ量調整部１１２ｂｕ８がディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間を増やす又は減らす幅は、予め定められた一定時間とすることが考えられる。また、電流Ｉｓの環流電流成分の振幅が大きくなるほど幅を増やすことも考えられる。予め定められた一定時間を増やす手法では、着実に環流電流を収束方向に向かわせることができるので、半導体電力変換装置の台数が多い場合例えば半導体電力変換装置の台数が２台を超える場合に効果的と考えられる。一方、電流Ｉｓの環流電流成分の振幅が大きくなるほど増加幅を増やす手法では、環流電流の収束時間を短くできる反面、環流電流が発散する可能性も考えられるので、半導体電力変換装置の台数が少ない場合例えば半導体電力変換装置の台数が２台の場合に、環流電流の収束時間を短くでき且つ環流電流が発散する可能性を抑制できて効果的である。

また、図１３の表８０の第２行目に示すように、ゲート信号Ｇ３ｐがローレベルからハイレベルに変わるときに、電流Ｉｓの環流電流成分の増加方向が負方向であり、電流Ｉｓの環流電流成分の振幅が負側の閾値を超えた場合というのは、Ｕ相主回路１２ｂｕの出力電圧ＶｓがハイレベルになるのがＵ相主回路１２ａｕの出力電圧Ｖｍがハイレベルになるよりも遅すぎる状態である。従って、ディレイ量調整部１１２ｂｕ８は、ゲート信号Ｇ３ｐ及びＧ３ｎの位相を進める方向に、ディレイライン１１２ｂｕ９及び１１２ｂｕ１０を制御する。つまり、ディレイ量調整部１１２ｂｕ８は、ディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間を減らすように、ディレイライン１１２ｂｕ９及び１１２ｂｕ１０を制御する。

また、図１３の表８０の第３行目に示すように、ゲート信号Ｇ３ｐがハイレベルからローレベルに変わるときに、電流Ｉｓの環流電流成分の増加方向が正方向であり、電流Ｉｓの環流電流成分の振幅が正側の閾値を超えた場合というのは、Ｕ相主回路１２ｂｕの出力電圧ＶｓがローレベルになるのがＵ相主回路１２ａｕの出力電圧Ｖｍがローレベルになるよりも遅すぎる状態である。従って、ディレイ量調整部１１２ｂｕ８は、ゲート信号Ｇ３ｐ及びＧ３ｎの位相を進める方向に、ディレイライン１１２ｂｕ９及び１１２ｂｕ１０を制御する。つまり、ディレイ量調整部１１２ｂｕ８は、ディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間を減らすように、ディレイライン１１２ｂｕ９及び１１２ｂｕ１０を制御する。

また、図１３の表８０の第４行目に示すように、ゲート信号Ｇ３ｐがハイレベルからローレベルに変わるときに、電流Ｉｓの環流電流成分の増加方向が負方向であり、電流Ｉｓの環流電流成分の振幅が負側の閾値を超えた場合というのは、Ｕ相主回路１２ｂｕの出力電圧ＶｓがローレベルになるのがＵ相主回路１２ａｕの出力電圧Ｖｍがローレベルになるよりも早すぎる状態である。従って、ディレイ量調整部１１２ｂｕ８は、ゲート信号Ｇ３ｐ及びＧ３ｎの位相を遅らせる方向に、ディレイライン１１２ｂｕ９及び１１２ｂｕ１０を制御する。つまり、ディレイ量調整部１１２ｂｕ８は、ディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間を増やすように、ディレイライン１１２ｂｕ９及び１１２ｂｕ１０を制御する。

図１４から図１７は、Ｕ相ゲートタイミング調整回路による効果を説明するタイミング図である。図１４では、Ｕ相主回路１２ｂｕの出力電圧９１のローレベルからハイレベルへの変化タイミングがＵ相主回路１２ａｕの出力電圧９０のローレベルからハイレベルへの変化タイミングよりも遅れており、電流Ｉｓの環流電流成分９２が負方向に流れている。

ここで、次のスイッチングタイミングで、図１５に示すように、Ｕ相ゲートタイミング調整回路１１２ｂｕが、ゲート信号Ｇ３ｐ及びＧ３ｎのタイミングを時間ｔ１１だけ進めると、スイッチング素子１２ｂｕ１及び１２ｂｕ２のスイッチングタイミングも時間ｔ１１だけ進む。これにより、Ｕ相ゲートタイミング調整回路１１２ｂｕは、Ｕ相主回路１２ｂｕの出力電圧９４のローレベルからハイレベルへの変化タイミングをＵ相主回路１２ａｕの出力電圧９３のローレベルからハイレベルへの変化タイミングに近づけることができ、電流Ｉｓの環流電流成分９５を減少させることができる。

先に説明したように、Ｕ相ゲートタイミング調整回路１１２ｂｕは、予め定められた周期で、ゲートタイミング調整動作を繰り返し実行する。従って、ゲートタイミング調整回路１１２ｂｕは、電流Ｉｓの環流電流成分９５を徐々に小さくさせてゆくことができる。

図１６では、Ｕ相主回路１２ｂｕの出力電圧９７のローレベルからハイレベルへの変化タイミングがＵ相主回路１２ａｕの出力電圧９６のローレベルからハイレベルへの変化タイミングよりも進んでおり、電流Ｉｓの環流電流成分９８が正方向に流れている。

ここで、次のスイッチングタイミングで、図１７に示すように、Ｕ相ゲートタイミング調整回路１１２ｂｕが、ゲート信号Ｇ３ｐ及びＧ３ｎのタイミングを時間ｔ１２だけ遅らせると、スイッチング素子１２ｂｕ１及び１２ｂｕ２のスイッチングタイミングも時間ｔ１２だけ遅れる。これにより、Ｕ相ゲートタイミング調整回路１１２ｂｕは、Ｕ相主回路１２ｂｕの出力電圧１００のローレベルからハイレベルへの変化タイミングをＵ相主回路１２ａｕの出力電圧９９のローレベルからハイレベルへの変化タイミングに近づけることができ、電流Ｉｓの環流電流成分１０１を減少させることができる。

先に説明したように、Ｕ相ゲートタイミング調整回路１１２ｂｕは、予め定められた周期で、ゲートタイミング調整動作を繰り返し実行する。従って、Ｕ相ゲートタイミング調整回路１１２ｂｕは、電流Ｉｓの環流電流成分１０１を徐々に小さくさせてゆくことができる。

上記した第２の制御によれば、スレーブ半導体電力変換装置１ｂ及び１ｃは、自半導体電力変換装置の環流電流に基づいて、スイッチング素子１２ｂｕ１及び１２ｂｕ２のスイッチングタイミングを調整することができる。これにより、スレーブ半導体電力変換装置１ｂ及び１ｃは、自半導体電力変換装置の環流電流を抑制することができる。

第２の制御は、スレーブ半導体電力変換装置１ｂ及び１ｃの各々が、他の半導体電力変換装置と通信することなく、単独で行うことができる。従って、第２の制御は、配線の引き回しなどの制限を生じることがない。また、第２の制御は、半導体電力変換装置間の電流の差分を算出する必要もない。また、第２の制御は、マスタ半導体電力変換装置１ａに電流センサを備える必要もない。

第１の制御及び第２の制御の各々は、単独で行っても上記した効果を奏する。但し、第１の制御を単独で行う場合、時刻カウンタ１１３ａ及び１１３ｂよりも後段の回路にスイッチング素子のスイッチングタイミング同期を損なわせる要因が存在する場合、環流電流を抑制することが困難である。時刻カウンタ１１３ａ及び１１３ｂよりも後段の回路にスイッチング素子のスイッチングタイミング同期を損なわせる要因が存在する場合とは、例えばスイッチング素子１２ａｕ１、１２ａｕ２、１２ｂｕ１及び１２ｂｕ２又はこれらのスイッチング素子を駆動する回路に、個体差が存在したり、温度で例示される周囲環境による特性変化が発生したりする場合である。

また、第２の制御を単独で行う場合、スイッチング素子１２ａｕ１、１２ａｕ２、１２ｂｕ１及び１２ｂｕ２のスイッチングタイミングのずれ量が小さければ、環流電流を徐々に減少させて抑制することができると考えられる。しかしながら、スイッチング素子１２ａｕ１、１２ａｕ２、１２ｂｕ１及び１２ｂｕ２のスイッチングタイミングのずれ量が大きいと、環流電流を減少させることができずに、環流電流を発散させてしまう可能性が考えられる。

そこで、図１に示す半導体電力変換システム１は、第１の制御と第２の制御との結合により、第１の制御単独又は第２の制御単独では得られない、相乗効果を奏することができる。

つまり、半導体電力変換システム１は、第１の制御により、三角波発生部１１４ａの位相と三角波発生部１１４ｂの位相とを同期させることができる。これにより、半導体電力変換システム１は、スイッチング素子１２ａｕ１、１２ａｕ２、１２ｂｕ１及び１２ｂｕ２のスイッチングタイミングのずれ量を抑制することができる。そして、半導体電力変換システム１は、第２の制御を行うに際して、第１の制御によりスイッチング素子１２ａｕ１、１２ａｕ２、１２ｂｕ１及び１２ｂｕ２のスイッチングタイミングのずれ量が抑制されているので、環流電流を発散させることなく抑制することができるという相乗効果を奏する。

なお、実施の形態１において、スイッチング素子１２ａｕ１、１２ａｕ２、１２ｂｕ１及び１２ｂｕ２並びにダイオード１２ａｕ３、１２ａｕ４、１２ｂｕ３及び１２ｂｕ４は、一般的には珪素（Ｓｉ：シリコン）を材料とするＳｉ系半導体を用いるのが主流であるが、炭化珪素（ＳｉＣ：シリコンカーバイド）又は窒化ガリウム（ＧａＮ）、ダイヤモンドを材料とするワイドバンドギャップ半導体を用いてもよい。

ワイドバンドギャップ半導体によって形成されたスイッチング素子及びダイオードは、耐電圧性が高く、許容電流密度も高い。従って、より小型化したパワー半導体モジュールが実現でき、小型化されたパワー半導体モジュールを用いることにより、半導体電力変換装置１ａ、１ｂ及び１ｃの小型化が可能となる。

また、ワイドバンドギャップ半導体によって形成されたスイッチング素子及びダイオードは、耐熱性も高い。従って、半導体電力変換装置１ａ、１ｂ及び１ｃのヒートシンクの放熱フィンの小型化が可能であるので、半導体電力変換装置１ａ、１ｂ及び１ｃの一層の小型化が可能になる。

さらに、ワイドバンドギャップ半導体によって形成されたスイッチング素子及びダイオードは、電力損失が低い。従って、スイッチング素子及びダイオードの高効率化が可能であり、ひいてはパワー半導体モジュール及び半導体電力変換装置１ａ、１ｂ及び１ｃの高効率化が可能になる。

スイッチング素子１２ａｕ１、１２ａｕ２、１２ｂｕ１及び１２ｂｕ２並びにダイオード１２ａｕ３、１２ａｕ４、１２ｂｕ３及び１２ｂｕ４がワイドバンドギャップ半導体によって形成されている場合、スイッチング速度が速いことから、キャリア波の周波数を高くすることができる。従って、ゲートタイミング調整回路１１２ｂのタイミング調整分解能を高くすることができ、より高精度な並列運転が可能になる。

また、半導体電力変換装置１ａ、１ｂ及び１ｃの各々は、コントローラ１１１ａ、遅延回路１１２ａ、コントローラ１１１ｂ及びゲートタイミング調整回路１１２ｂを全て備えていても良い。そして、半導体電力変換装置１ａ、１ｂ及び１ｃの各々は、機械的スイッチ又は電気的信号などに基づいて、マスタ又はスレーブに設定されても良い。半導体電力変換装置１ａ、１ｂ及び１ｃの各々は、マスタに設定されたら、コントローラ１１１ａ及び遅延回路１１２ａを動作させる。また、半導体電力変換装置１ａ、１ｂ及び１ｃの各々は、スレーブに設定されたら、コントローラ１１１ｂ及びゲートタイミング調整回路１１２ｂを動作させる。

これにより、１種類の半導体電力変換装置を製造するだけで、半導体電力変換システム１を実現することができる。これにより、部品の共通化、製造工程の共通化、在庫管理の容易化を図ることができ、コストダウンを図ることができる。

実施の形態２．
図１８は、本発明の実施の形態２の半導体電力変換システムの構成を示す機能ブロック図である。実施の形態２では、マスタ半導体電力変換装置１ａの制御装置１１ａは、コントローラ１１１ａと、ディレイライン１１６ａと、遅延時間調整部１１７ａと、を備える。ディレイライン１１６ａは、スレーブ半導体電力変換装置１ｂ及び１ｃのディレイライン１１２ｂｕ９及び１１２ｂｕ１０（図９参照）と同様に、０からＴまでの遅延時間を取り得る。ディレイライン１１６ａの遅延時間は、初期時において、Ｔの半分に設定されている。

スレーブ半導体電力変換装置１ｂ及び１ｃのゲートタイミング調整回路１１２ｂは、予め定められたタイミング又は予め定められた周期で、自半導体電力変換装置のディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間を通信部１３３ｂに送る。通信部１３３ｂは、ゲートタイミング調整回路１１２ｂから受け取った遅延時間を、通信路Ｃを介して、マスタ半導体電力変換装置１ａの通信部１２４ａに送信する。通信部１２４ａは、スレーブ半導体電力変換装置１ｂ及び１ｃから夫々受信した遅延時間を遅延時間調整部１１７ａに送る。遅延時間調整部１１７ａは、更に、予め定められたタイミング又は予め定められた周期で、ディレイライン１１６ａから遅延時間を受け取る。

遅延時間調整部１１７ａは、予め定められたタイミング又は予め定められた周期で、マスタ半導体電力変換装置１ａのディレイライン１１６ａの遅延時間、並びに、スレーブ半導体電力変換装置１ｂ及び１ｃの各々のディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間を調整する。

図１９は、半導体電力変換装置の遅延時間の一例を示す図である。マスタ半導体電力変換装置１ａのディレイライン１１６ａの遅延時間１１０は、Ｔの半分に設定されている。スレーブ半導体電力変換装置１ｂのディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間１１１は、ゲートタイミング調整回路１１２ｂにより、マスタ半導体電力変換装置１ａのディレイライン１１６ａの遅延時間１１０より多く設定されている。スレーブ半導体電力変換装置１ｃのディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間１１２は、ゲートタイミング調整回路１１２ｂにより、マスタ半導体電力変換装置１ａのディレイライン１１６ａの遅延時間１１０より少なく設定されている。

ここで、スレーブ半導体電力変換装置１ｂのディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間１１１は、マスタ半導体電力変換装置１ａの遅延時間１１０より非常に多く設定されている。従って、スレーブ半導体電力変換装置１ｂのディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間１１１を更に多くすることが可能なマージン１１３は、非常に少なくなっている。つまり、スレーブ半導体電力変換装置１ｂのディレイライン１１２ｂｕ９及び１１２ｂｕ１０の調整余地は、非常に少なくなっている。

一方、スレーブ半導体電力変換装置１ｃのディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間１１２は、マスタ半導体電力変換装置１ａの遅延時間１１０より僅かに少なく設定されている。従って、スレーブ半導体電力変換装置１ｃのディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間１１２を更に少なくすることが可能なマージン１１４は、マージン１１３よりも多くなっている。つまり、スレーブ半導体電力変換装置１ｃのディレイライン１１２ｂｕ９及び１１２ｂｕ１０の調整余地は、多くなっている。

そこで、遅延時間調整部１１７ａは、半導体電力変換装置１ａ、１ｂ及び１ｃの中の調整マージンが１番少ない半導体電力変換装置の調整マージンが増加するように、半導体電力変換装置１ａ、１ｂ及び１ｃの全ての遅延時間を少なくする又は多くする調整幅を決定する。遅延時間調整部１１７ａは、調整幅を決定したら、ディレイライン１１６ａの遅延時間を調整するとともに、調整幅をスレーブ半導体電力変換装置１ｂ及び１ｃに送信する。スレーブ半導体電力変換装置１ｂ及び１ｃの各々のゲートタイミング調整回路１１２ｂは、マスタ半導体電力変換装置１ａから受信した調整幅に基づいて、自半導体電力変換装置のディレイライン１１２ｂｕ９及び１１２ｂｕ１０の遅延時間を調整する。

図２０は、半導体電力変換装置の調整後の遅延時間の一例を示す図である。先に説明した図１９では、スレーブ半導体電力変換装置１ｂの遅延時間１１１を更に多くすることが可能なマージン１１３が非常に少なくなっている。そこで、遅延時間調整部１１７ａは、半導体電力変換装置１ａ、１ｂ及び１ｃの各々の遅延時間を少なくするように、調整幅１１５を決定する。

マスタ半導体電力変換装置１ａの遅延時間１１０は、調整幅１１５だけ少なくされている。同様に、スレーブ半導体電力変換装置１ｂの遅延時間１１１も、調整幅１１５だけ少なくされている。結果、スレーブ半導体電力変換装置１ｂの遅延時間１１１を多くすることが可能なマージン１１６は、調整前のマージン１１３に調整幅１１５を加算したものとなっている。

また、スレーブ半導体電力変換装置１ｃの遅延時間１１２も、調整幅１１５だけ少なくされている。結果、スレーブ半導体電力変換装置１ｃの遅延時間１１２を更に少なくすることが可能なマージン１１７は、調整前のマージン１１４から調整幅１１５を減算したものとなっている。

なお、遅延時間調整部１１７ａは、半導体電力変換装置１ａ、１ｂ及び１ｃの中の遅延時間が１番多い半導体電力変換装置の遅延時間を更に多くする調整マージンと、半導体電力変換装置１ａ、１ｂ及び１ｃの中の遅延時間が１番少ない半導体電力変換装置の遅延時間を更に少なくする調整マージンと、が同じになるように、調整幅を決定することができる。

図２０を参照すると、遅延時間調整部１１７ａは、半導体電力変換装置１ａ、１ｂ及び１ｃの中の遅延時間が１番多い半導体電力変換装置１ｂの遅延時間１１１を更に多くする調整マージン１１６と、半導体電力変換装置１ａ、１ｂ及び１ｃの中の遅延時間が１番少ない半導体電力変換装置１ｃの遅延時間１１２を更に少なくする調整マージン１１７と、が同じになるように、調整幅１１５を決定することができる。これにより、半導体電力変換装置１ａ、１ｂ及び１ｃの中の１番遅延時間が多い半導体電力変換装置の調整余地と、半導体電力変換装置１ａ、１ｂ及び１ｃの中の１番遅延時間が少ない半導体電力変換装置の調整余地と、のバランスを取ることができ、半導体電力変換システム１全体の調整余地を大きくすることができる。

１半導体電力変換システム、１ａ，１ｂ，１ｃ半導体電力変換装置、１１ａ，１１ｂ，１１ｃ制御装置、１２ａ，１２ｂ，１２ｃ主回路、１１１ａ，１１１ｂコントローラ、１１２ａ遅延回路、１１２ｂゲートタイミング調整回路、１１３ａ，１１３ｂ時刻カウンタ、１１４ａ，１１４ｂ三角波発生部、１１５ａ，１１５ｂＰＷＭ変調部、１２１同期データ生成部、１２２通信時間記憶部、１２３誤り検出符号生成部、１２４同期データ送信部、１３１誤り検出部、１３２時刻カウンタ補正処理部、１３３同期データ受信部、１１２ａｕＵ相遅延回路、１１２ｂｕＵ相ゲートタイミング調整回路、１２ａｕ，１２ｂｕＵ相主回路、１１２ｂｕ１バンドパスフィルタ、１１２ｂｕ８ディレイ量調整部、１１２ｂｕ９，１１２ｂｕ１０，１１６ａディレイライン、１１７ａ遅延時間調整部、１２４ａ，１３３ｂ通信部。

Claims

１つのマスタの電力変換装置と１つ又は複数のスレーブの電力変換装置とを備え、前記マスタの電力変換装置と前記スレーブの電力変換装置とが同一の電圧指令値をＰＷＭ変調することによって得られるゲート信号に基づきＰＷＭ電圧を１つの負荷に並列に出力する電力変換システムにおいて、
前記マスタの電力変換装置及び前記スレーブの電力変換装置の各々は、
時刻カウンタと、
前記電圧指令値をＰＷＭ変調するためのキャリア波を前記時刻カウンタに同期して発生させるキャリア波発生部と、
を備え、
前記マスタの電力変換装置は、
前記マスタの電力変換装置の前記時刻カウンタが予め定められた値に達したとき、前記スレーブの電力変換装置の前記時刻カウンタの値を前記マスタの電力変換装置の前記時刻カウンタに同期させるための同期データを生成する同期データ生成部と、
前記同期データを前記スレーブの電力変換装置に送信する通信部と、
を備え、
前記スレーブの電力変換装置は、
前記マスタの電力変換装置から前記同期データを受信する通信部と、
前記スレーブの電力変換装置の前記通信部が前記同期データを受信完了した時点における前記スレーブの電力変換装置の前記時刻カウンタの値と予め求められている通信時間とに基づいて、前記スレーブの電力変換装置の前記時刻カウンタの値を補正する時刻カウンタ補正処理部と、
前記スレーブの電力変換装置の出力側の電流を検出する電流センサと、
前記電流センサによって検出された電流のうちの環流電流成分に基づいて、前記スレーブの電力変換装置の前記ゲート信号の位相を進める又は遅らせるゲートタイミング調整部と、
を備えることを特徴とする、電力変換システム。
前記ゲートタイミング調整部は、
前記ゲート信号がローレベルからハイレベルへ変化するときに、前記スレーブの電力変換装置から外部へ向かう方向の環流電流成分の振幅が予め定められた、前記環流電流成分に許容される正側の閾値を超えていたら、前記ゲート信号の位相を遅らせ、
前記ゲート信号がローレベルからハイレベルへ変化するときに、外部から前記スレーブの電力変換装置へ向かう方向の環流電流成分の振幅が予め定められた、前記環流電流成分に許容される負側の閾値を超えていたら、前記ゲート信号の位相を進め、
前記ゲート信号がハイレベルからローレベルへ変化するときに、前記スレーブの電力変換装置から外部へ向かう方向の環流電流成分の振幅が前記正側の閾値を超えていたら、前記ゲート信号の位相を進め、
前記ゲート信号がハイレベルからローレベルへ変化するときに、外部から前記スレーブの電力変換装置へ向かう方向の環流電流成分の振幅が前記負側の閾値を超えていたら、前記ゲート信号の位相を遅らせることを特徴とする、
請求項１に記載の電力変換システム。
前記ゲートタイミング調整部は、
環流電流成分の振幅が大きくなるほど、前記ゲート信号の位相を進める又は遅らせる幅を増やすことを特徴とする、
請求項１又は２に記載の電力変換システム。
前記ゲートタイミング調整部は、
前記電流センサによって検出された電流のうちのノイズ成分及び負荷へ流れる負荷電流成分を除去し、環流電流成分を通過させるフィルタ回路を備えることを特徴とする、
請求項１から３のいずれか１項に記載の電力変換システム。
前記マスタの電力変換装置は、
前記マスタの電力変換装置の前記ゲート信号の位相を進める又は遅らせるディレイラインと、
前記マスタの電力変換装置の前記ゲート信号並びに前記１つ又は複数のスレーブの電力変換装置の前記ゲート信号の遅延時間を調整する遅延時間調整部と、
を備え、
前記ゲートタイミング調整部は、
前記スレーブの電力変換装置の前記ゲート信号の位相を進める又は遅らせるディレイラインを備え、
前記スレーブの電力変換装置の前記通信部は、前記スレーブの電力変換装置の前記ディレイラインの遅延時間を前記遅延時間調整部に送信し、
前記遅延時間調整部は、全ての前記電力変換装置の前記ディレイラインの遅延時間に基づいて、全ての前記電力変換装置の中の前記ディレイラインの調整マージンが１番少ない前記電力変換装置の調整マージンが増加するように、全ての前記電力変換装置の前記ディレイラインの遅延時間を一律に少なくする又は一律に多くするための調整幅を決定して、前記マスタの電力変換装置が備える前記ディレイラインに設定するとともに、前記１つ又は複数のスレーブの電力変換装置の前記ゲートタイミング調整部に送信することを特徴とする、
請求項１から４のいずれか１項に記載の電力変換システム。
前記遅延時間調整部は、全ての前記電力変換装置の中の前記ディレイラインの遅延時間が１番多い前記電力変換装置の前記ディレイラインの遅延時間を更に多くする調整マージンと、全ての前記電力変換装置の中の前記ディレイラインの遅延時間が１番少ない前記半導体電力変換装置の前記ディレイラインの遅延時間を更に少なくする調整マージンと、が同じになるように、調整幅を決定することを特徴とする、
請求項５に記載の電力変換システム。
前記電力変換装置の各々は、
前記ゲート信号に基づいてスイッチングすることによりＰＷＭ電圧を出力するスイッチング素子を備え、
前記スイッチング素子は、ワイドバンドギャップ半導体素子であることを特徴とする、
請求項１から６のいずれか１項に記載の電力変換システム。
１つのマスタの電力変換装置と１つ又は複数のスレーブの電力変換装置とを備え、前記マスタの電力変換装置と前記スレーブの電力変換装置とが同一の電圧指令値をＰＷＭ変調することによって得られるゲート信号に基づきＰＷＭ電圧を１つの負荷に並列に出力する電力変換システムにおいて、
前記スレーブの電力変換装置の各々は、
前記ゲート信号に基づいてスイッチングすることによりＰＷＭ電圧を出力するスイッチング素子と、
前記スイッチング素子がスイッチングする第１のスイッチングのときにおいて、前記スレーブの電力変換装置の出力電流の環流電流成分が予め定められた閾値を超えていたら、前記第１のスイッチングの次の第２のスイッチングのときにおいて、前記スレーブの電力変換装置の出力側の電圧が変化するタイミングを前記スレーブの電力変換装置の他の電力変換装置の出力側の電圧が変化するタイミングに近づけるように前記スレーブの電力変換装置の前記ゲート信号を進める又は遅らせる制御を行うことにより、前記第２のスイッチングのときにおける前記スレーブの電力変換装置の出力電流の環流電流成分を前記第１のスイッチングのときにおける前記スレーブの電力変換装置の出力電流の環流電流成分よりも小さくする制御装置と、を備えることを特徴とする、電力変換システム。
１つのマスタの電力変換装置と同一の電圧指令値をＰＷＭ変調することによって得られるゲート信号に基づき、ＰＷＭ電圧を前記１つのマスタの電力変換装置と並列に１つの負荷に出力する電力変換装置において、
時刻カウンタと、
前記電圧指令値をＰＷＭ変調するためのキャリア波を前記時刻カウンタに同期して発生させるキャリア波発生部と、
前記マスタの電力変換装置の時刻カウンタが予め定められた値に達したとき、前記時刻カウンタの値を前記マスタの電力変換装置の前記時刻カウンタに同期させるための同期データを前記マスタの電力変換装置から受信する通信部と、
前記通信部が前記同期データを受信完了した時点における前記時刻カウンタの値と予め求められている通信時間とに基づいて、前記時刻カウンタの値を補正する時刻カウンタ補正処理部と、
出力側の電流を検出する電流センサと、
前記電流センサによって検出された電流のうちの環流電流成分に基づいて、前記ゲート信号の位相を進める又は遅らせるゲートタイミング調整部と、
を備えることを特徴とする、電力変換装置。
１つのマスタの電力変換装置と同一の電圧指令値をＰＷＭ変調することによって得られるゲート信号に基づき、ＰＷＭ電圧を前記１つのマスタの電力変換装置と並列に１つの負荷に出力する電力変換装置において、
前記ゲート信号に基づいてスイッチングすることによりＰＷＭ電圧を出力するスイッチング素子と、
前記スイッチング素子がスイッチングする第１のスイッチングのときにおいて、出力電流の環流電流成分が予め定められた閾値を超えていたら、前記第１のスイッチングの次の第２のスイッチングのときにおいて、出力側の電圧が変化するタイミングを他の電力変換装置の出力側の電圧が変化するタイミングに近づけるように前記ゲート信号を進める又は遅らせる制御を行うことにより、前記第２のスイッチングのときにおける前記出力電流の環流電流成分を前記第１のスイッチングのときにおける前記出力電流の環流電流成分よりも小さくする制御装置と、を備えることを特徴とする、電力変換装置。