[go: up one dir, main page]

JP5891211B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5891211B2
JP5891211B2 JP2013183162A JP2013183162A JP5891211B2 JP 5891211 B2 JP5891211 B2 JP 5891211B2 JP 2013183162 A JP2013183162 A JP 2013183162A JP 2013183162 A JP2013183162 A JP 2013183162A JP 5891211 B2 JP5891211 B2 JP 5891211B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
wiring
barrier film
seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013183162A
Other languages
Japanese (ja)
Other versions
JP2013239756A (en
Inventor
克己 鮫島
克己 鮫島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2013183162A priority Critical patent/JP5891211B2/en
Publication of JP2013239756A publication Critical patent/JP2013239756A/en
Application granted granted Critical
Publication of JP5891211B2 publication Critical patent/JP5891211B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は、いわゆるＷＬ−ＣＳＰ（ウエハレベルチップサイズパッケージ：Wafer Level-Chip Size Package）技術が適用された半導体装置に関する。   The present invention relates to a semiconductor device to which a so-called WL-CSP (Wafer Level-Chip Size Package) technology is applied.

最近、半導体装置の高機能化・多機能化に伴って、ＷＬ−ＣＳＰ技術の実用化が進んでいる。ＷＬ−ＣＳＰ技術では、ウエハ状態でパッケージング工程が完了され、ダイシングによって切り出された個々のチップサイズがパッケージサイズとなる。
図４は、ＷＬ−ＣＳＰ技術が適用された半導体装置の構造を示す図解的な断面図である。 In recent years, the WL-CSP technology has been put into practical use as the functions of semiconductor devices become higher and more multifunctional. In the WL-CSP technology, a packaging process is completed in a wafer state, and an individual chip size cut out by dicing becomes a package size.
FIG. 4 is a schematic cross-sectional view showing the structure of a semiconductor device to which the WL-CSP technology is applied.

この半導体装置１０１は、その基体をなす半導体チップ（図示せず）を備えている。半導体チップ上には、ＳｉＯ２（酸化シリコン）からなる層間絶縁膜１０２が形成されている。層間絶縁膜１０２上には、Ａｌ（アルミニウム）からなる配線１０３が所定の配線パターンで形成されている。層間絶縁膜１０２および配線１０３上には、ＳｉＮ（窒化シリコン）からなり、配線１０３を被覆するパッシベーション膜１０４が形成されている。パッシベーション膜１０４には、配線１０３の一部をパッシベーション膜１０４から露出させるための開口１０５が形成されている。 The semiconductor device 101 includes a semiconductor chip (not shown) that forms the base. An interlayer insulating film 102 made of SiO 2 (silicon oxide) is formed on the semiconductor chip. A wiring 103 made of Al (aluminum) is formed on the interlayer insulating film 102 with a predetermined wiring pattern. A passivation film 104 made of SiN (silicon nitride) and covering the wiring 103 is formed on the interlayer insulating film 102 and the wiring 103. In the passivation film 104, an opening 105 for exposing a part of the wiring 103 from the passivation film 104 is formed.

配線１０３における開口１０５に臨む部分上には、Ｔｉ（チタン）からなるバリア膜１０６が形成されている。バリア膜１０６の周縁部は、パッシベーション膜１０４に乗り上げている。バリア膜１０６上には、Ｃｕ（銅）からなるポストバンプ１０７が形成されている。ポストバンプ１０７の側面は、バリア膜１０６の側面と面一をなしている。ポストバンプ１０７上には、半田ボール１０８が形成されている。半田ボール１０８は、配線基板上の外部配線に接続される外部端子である。半田ボール１０８が配線基板上の外部配線に接続されることにより、配線１０３と外部配線との電気的な接続が達成されるとともに、半導体装置１０１が配線基板上に支持される。   A barrier film 106 made of Ti (titanium) is formed on a portion of the wiring 103 that faces the opening 105. The peripheral edge of the barrier film 106 rides on the passivation film 104. On the barrier film 106, post bumps 107 made of Cu (copper) are formed. The side surface of the post bump 107 is flush with the side surface of the barrier film 106. Solder balls 108 are formed on the post bumps 107. The solder ball 108 is an external terminal connected to an external wiring on the wiring board. By connecting the solder balls 108 to the external wiring on the wiring board, electrical connection between the wiring 103 and the external wiring is achieved, and the semiconductor device 101 is supported on the wiring board.

特開２００５−３５３８９７号公報Japanese Patent Laid-Open No. 2005-353897

このような構造では、半田ボール１０８に外力が加わると、バリア膜１０６およびポストバンプ１０７の周縁部に応力が集中し、この応力の集中により、バリア膜１０６の周縁部の直下に位置するパッシベーション膜１０４にクラックが生じるおそれがある。
また、パッシベーション膜１０４におけるクラックの発生を防止するために、パッシベーション膜１０４上に開口１０５と連通する貫通孔を有するポリイミド層を形成し、バリア膜１０６の周縁部をポリイミド層上に配置することが考えられる。バリア膜１０６の周縁部とパッシベーション膜１０４との間にポリイミド層が介在されるため、バリア膜１０６およびポストバンプ１０７の周縁部に応力が集中しても、その応力は、ポリイミド層によって吸収され、パッシベーション膜１０４に伝達されない。よって、パッシベーション膜１０４にクラックが生じるのを防止することができる。 In such a structure, when an external force is applied to the solder ball 108, stress concentrates on the peripheral portions of the barrier film 106 and the post bump 107, and the passivation film located immediately below the peripheral portion of the barrier film 106 due to the concentration of the stress. There is a risk of cracks occurring in 104.
In order to prevent the occurrence of cracks in the passivation film 104, a polyimide layer having a through hole communicating with the opening 105 is formed on the passivation film 104, and the peripheral portion of the barrier film 106 is disposed on the polyimide layer. Conceivable. Since the polyimide layer is interposed between the peripheral portion of the barrier film 106 and the passivation film 104, even if stress is concentrated on the peripheral portion of the barrier film 106 and the post bump 107, the stress is absorbed by the polyimide layer, It is not transmitted to the passivation film 104. Therefore, it is possible to prevent the passivation film 104 from being cracked.

しかし、ポリイミド層を形成する工程を追加しなければならないので、半導体装置１０１の製造工程数の増加を招き、製造コストが増大してしまう。また、ポリイミド層は、応力を吸収することができる十分な厚さに形成する必要がある。そのため、半導体装置１０１の厚さが増すという問題もある。
そこで、本発明の目的は、製造工程数の増加や厚さの増大などの問題を生じることなく、パッシベーション膜にクラックが生じるのを防止することができる半導体装置を提供することにある。 However, since it is necessary to add a step of forming a polyimide layer, the number of manufacturing steps of the semiconductor device 101 is increased, and the manufacturing cost is increased. In addition, the polyimide layer needs to be formed to a sufficient thickness that can absorb stress. Therefore, there is a problem that the thickness of the semiconductor device 101 increases.
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device that can prevent cracks in a passivation film without causing problems such as an increase in the number of manufacturing steps and an increase in thickness.

前記の目的を達成するための請求項１記載の発明は、半導体チップ上に形成された配線と、前記配線を被覆し、前記配線を部分的に露出させる開口を有するパッシベーション膜と、前記配線における前記開口に臨む部分上に形成され、かつその周縁部が前記パッシベーション膜における前記開口の周囲に乗り上げて形成されたバリア膜と、前記開口内から隆起状に突出するように前記バリア膜上に形成されたポストバンプと、前記ポストバンプの上面に接合された半田ボールとを含み、前記ポストバンプの下面は、前記バリア膜に下側から支持された基端部と、前記基端部から前記バリア膜の周縁よりも側方にはみ出し、前記パッシベーション膜との間に空間を生じさせている周縁部とを含み、前記ポストバンプの前記周縁部は、前記パッシベーション膜との対向方向に変形可能であり、前記ポストバンプに生じた応力を前記周縁部の変形により吸収できることを特徴とする、半導体装置である。
この構成によれば、半導体チップ上に配線が形成されている。配線は、パッシベーション膜によって被覆されている。パッシベーション膜には、配線をパッシベーション膜から部分的に露出させる開口が形成されている。配線における開口に臨む部分上には、バリア膜が形成されている。バリア膜上には、ポストバンプが形成されている。
ポストバンプの下面は、バリア膜に下側から支持された基端部と、基端部からバリア膜の周縁よりも側方にはみ出し、パッシベーション膜との間に空間を生じさせている周縁部とを含む。このポストバンプの上面に、半田ボールが接合されている。
ポストバンプの周縁部は、当該周縁部とパッシベーション膜との間に空間が生じていることにより、当該空間において、パッシベーション膜との対向方向に変形可能である。よって、ポストバンプに応力が生じても、その応力をポストバンプの周縁部の変形により吸収することができる。その結果、パッシベーション膜にクラックが生じるのを防止することができる。
また、この構成では、パッシベーション膜とポストバンプとの間に、応力緩和のためのポリイミド層が介在されないので、ポリイミド層を設けることによる製造工程数の増加や半導体装置の厚さの増大などの問題を生じない。 The invention according to claim 1 for achieving the above object is characterized in that a wiring formed on a semiconductor chip, a passivation film covering the wiring and having an opening partially exposing the wiring, and the wiring A barrier film formed on a portion facing the opening, and a peripheral edge of the barrier film formed on the periphery of the opening in the passivation film, and formed on the barrier film so as to protrude from the opening. and post bumps that are pre SL and a solder ball is joined to the upper surface of the post bumps, the lower surface of the post bumps includes a base end portion supported from below on the barrier layer, said from the proximal end A peripheral portion protruding laterally from the peripheral edge of the barrier film and creating a space between the passivation film and the peripheral edge portion of the post bump. Deformable in the direction opposed to the Shon film, the stress generated in the post bumps, characterized in that can be absorbed by deformation of the peripheral portion, which is a semiconductor device.
According to this configuration, the wiring is formed on the semiconductor chip. The wiring is covered with a passivation film. In the passivation film, an opening is formed to partially expose the wiring from the passivation film. A barrier film is formed on the portion of the wiring that faces the opening. Post bumps are formed on the barrier film.
The lower surface of Posutoban flop includes a base end portion supported from below the barrier film, protrudes laterally from an edge of the barrier film from the base end portion, and the peripheral portion are caused a space between the passivation film including. A solder ball is bonded to the upper surface of the post bump .
The peripheral edge of the post bump can be deformed in a direction facing the passivation film in the space because a space is generated between the peripheral edge and the passivation film. Therefore, even if stress is generated in the post bump, the stress can be absorbed by deformation of the peripheral portion of the post bump. As a result, it is possible to prevent cracks from being generated in the passivation film.
Further, in this configuration, since a polyimide layer for stress relaxation is not interposed between the passivation film and the post bump, problems such as an increase in the number of manufacturing steps and an increase in the thickness of the semiconductor device due to the provision of the polyimide layer are provided. Does not occur.

請求項２記載の発明のように、前記パッシベーション膜は、前記半導体チップの最表面を形成していることが好ましい。
請求項３記載の発明のように、前記ポストバンプの上面は、前記半導体チップの表面の法線方向から見た平面視において、前記パッシベーション膜における前記開口と重なる位置に設けられていてもよい。 Preferably, the passivation film forms an outermost surface of the semiconductor chip.
請 Motomeko 3 as in the embodiment described, the upper surface of the post bumps, the in a plan view as viewed from the normal direction of the semiconductor chip on the surface, may be provided in a position overlapping the opening in the passivation film .

請求項４記載の発明のように、前記バリア膜に接するように前記バリア膜上に形成されたシード膜をさらに含み、前記ポストバンプは、前記シード膜を介して前記バリア膜上に形成されていてもよい。
請求項５記載の発明のように、前記シード膜の下面は、前記バリア膜に下側から支持されたシード基端部と、前記シード基端部から前記バリア膜の周縁よりも側方にはみ出し、前記パッシベーション膜との間に空間を生じさせているシード周縁部とを含んでいてもよい。この構成において、前記シード膜の前記シード周縁部は、前記パッシベーション膜との対向方向に変形可能であり、前記ポストバンプに生じた応力を前記シード周縁部の変形により吸収できることを特徴とする。
請求項６記載の発明のように、前記シード膜の側面は、前記ポストバンプの側面と面一をなしていてもよい。
請求項７記載の発明のように、前記半導体チップの表層部に形成された層間絶縁膜をさらに含み、前記配線は、前記層間絶縁膜上に形成されていてもよい。 According to a fourth aspect of the present invention, the method further includes a seed film formed on the barrier film so as to be in contact with the barrier film, and the post bumps are formed on the barrier film via the seed film. May be.
As in the fifth aspect of the invention, the lower surface of the front Symbol seed film, a seed base end portion supported from below on the barrier layer, laterally from an edge of the barrier film from the seed proximal end A seed peripheral edge portion that protrudes and creates a space between the passivation film and the passivation film may be included. In this configuration, the seed peripheral portion of the seed film can be deformed in a direction opposite to the passivation film, and stress generated in the post bump can be absorbed by deformation of the seed peripheral portion.
According to a sixth aspect of the present invention, the side surface of the seed film may be flush with the side surface of the post bump.
According to a seventh aspect of the present invention, the semiconductor device may further include an interlayer insulating film formed on a surface layer portion of the semiconductor chip, and the wiring may be formed on the interlayer insulating film.

請求項８記載の発明のように、前記ポストバンプが、Ｃｕからなり、前記バリア膜が、ＴｉＷ、Ｔｉ、ＴａおよびＴａＮからなる群から選択される１種からなっていてもよい。
請求項９記載の発明のように、前記ポストバンプが、Ａｕからなり、前記バリア膜が、ＴｉＷからなっていてもよい。
請求項１０記載の発明のように、前記配線が、Ａｌからなっていてもよい。
請求項１１記載の発明のように、前記配線が、Ｃｕを含んでいてもよい。
請求項１２記載の発明のように、前記配線が、ＡｌＣｕからなっていてもよい。
請求項１３記載の発明のように、前記配線が、Ｃｕからなっていてもよい。 As in the invention of claim 8, wherein the post bump consists Cu, the barrier film, TiW, Ti, may comprise one kind selected from the group consisting of Ta and TaN.
As in the invention of claim 9, wherein the post bump consists Au, the barrier film may be made of TiW.
According to a tenth aspect of the invention, the wiring may be made of Al.
As in the eleventh aspect of the present invention, the wiring may contain Cu.
As in the invention described in claim 12 , the wiring may be made of AlCu.
As in the invention described in claim 13 , the wiring may be made of Cu.

本発明の一実施形態に係る半導体装置の外観を示す側面図である。It is a side view showing the appearance of the semiconductor device concerning one embodiment of the present invention. 本発明の一実施形態に係る半導体装置の構造を示す図解的な断面図である。1 is a schematic cross-sectional view showing a structure of a semiconductor device according to an embodiment of the present invention. 図２に示す半導体装置の製造方法を説明するための図解的な断面図である。FIG. 3 is an illustrative sectional view for explaining a method for manufacturing the semiconductor device shown in FIG. 2. 図３Ａの次の工程を示す図解的な断面図である。FIG. 3B is an illustrative sectional view showing a step subsequent to FIG. 3A. 図３Ｂの次の工程を示す図解的な断面図である。FIG. 3C is an illustrative sectional view showing a step subsequent to FIG. 3B. 図３Ｃの次の工程を示す図解的な断面図である。FIG. 3D is an illustrative sectional view showing a step subsequent to FIG. 3C. 図３Ｄの次の工程を示す図解的な断面図である。FIG. 3D is an illustrative sectional view showing a step subsequent to FIG. 3D. 従来の半導体装置の構造を示す図解的な断面図である。It is an illustrative sectional view showing the structure of a conventional semiconductor device.

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の外観を示す側面図である。
この半導体装置１は、ＷＬ−ＣＳＰ技術が適用された半導体装置であり、半導体チップ２と、半導体チップ２上に設けられた複数のポストバンプ３と、各ポストバンプ３の上面に接合された半田ボール４とを備えている。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a side view showing an appearance of a semiconductor device according to an embodiment of the present invention.
The semiconductor device 1 is a semiconductor device to which WL-CSP technology is applied, and includes a semiconductor chip 2, a plurality of post bumps 3 provided on the semiconductor chip 2, and solder bonded to the upper surface of each post bump 3. And a ball 4.

図２は、図１における破線Ａで囲まれた部分の構造を示す図解的な断面図である。
半導体チップ２の表層部には、ＳｉＯ２からなる層間絶縁膜５が形成されている。層間絶縁膜５上には、Ａｌからなる配線６が所定の配線パターンで形成されている。
層間絶縁膜５および配線６上には、配線６を被覆するパッシベーション膜７が形成され、パッシベーション膜７には、配線６の一部をパッシベーション膜７から露出させるための開口８が形成されている。 FIG. 2 is a schematic cross-sectional view showing a structure of a portion surrounded by a broken line A in FIG.
An interlayer insulating film 5 made of SiO 2 is formed on the surface layer portion of the semiconductor chip 2. On the interlayer insulating film 5, a wiring 6 made of Al is formed in a predetermined wiring pattern.
A passivation film 7 that covers the wiring 6 is formed on the interlayer insulating film 5 and the wiring 6, and an opening 8 for exposing a part of the wiring 6 from the passivation film 7 is formed in the passivation film 7. .

配線６における開口８に臨む部分上には、ＴｉＷ（チタンタングステン）からなるバリア膜９が被着されている。バリア膜９は、所定の膜厚Ｔ（たとえば、１８０ｎｍ）を有しており、開口８内において、配線６の表面およびパッシベーション膜７の側面を覆い、その周縁部がパッシベーション膜７の表面に乗り上がっている。
バリア膜９上には、Ｃｕからなるシード膜１０が形成されている。シード膜１０の下面は、バリア膜９に下側から支持されたシード基端部と、シード基端部からバリア膜の周縁よりも側方にはみ出し、パッシベーション膜７との間に空間を生じさせているシード周縁部とを含む。シード膜１０のシード周縁部は、バリア膜９の周縁に対して側方に、バリア膜９の膜厚Ｔよりも大きいはみ出し量Ｄではみ出して形成されている。 A barrier film 9 made of TiW (titanium tungsten) is deposited on the portion of the wiring 6 that faces the opening 8. The barrier film 9 has a predetermined film thickness T (for example, 180 nm), covers the surface of the wiring 6 and the side surface of the passivation film 7 in the opening 8, and its peripheral portion rides on the surface of the passivation film 7. It is up.
On the barrier film 9, a seed film 10 made of Cu is formed. The lower surface of the seed film 10 protrudes laterally from the seed base end portion supported by the barrier film 9 from below and from the seed base end portion to the periphery of the barrier film, and creates a space between the passivation film 7 and the seed film 10. A seed periphery. The seed peripheral edge portion of the seed film 10 is formed to protrude laterally with respect to the peripheral edge of the barrier film 9 with a protrusion amount D larger than the film thickness T of the barrier film 9 .

シード膜１０上には、ポストバンプ３が開口８内から隆起状に突出するように形成されている。ポストバンプ３は、たとえば、Ｃｕからなる。ポストバンプ３の側面は、シード膜１０の側面とほぼ面一をなしている。
ポストバンプ３の下面は、バリア膜９に下側から支持された基端部と、基端部からバリア膜９の周縁よりも側方にはみ出し、パッシベーション膜７との間に空間を生じさせている周縁部とを含む。ポストバンプ３の周縁部は、空間を挟んでパッシベーション膜７に対向している。
ポストバンプ３の周縁部とパッシベーション膜７との間に空間が存在することにより、ポストバンプ３の周縁部は、パッシベーション膜７との対向方向に変形可能である。よって、ポストバンプ３に応力が生じても、その応力をポストバンプ３の周縁部の変形により吸収することができる。その結果、パッシベーション膜７にクラックが生じるのを防止することができる。 On the seed film 10, the post bump 3 is formed so as to protrude from the opening 8 in a raised shape . Po Sutobanpu 3, for example, made of Cu. The side surface of the post bump 3 is substantially flush with the side surface of the seed film 10.
The lower surface of the post bump 3 protrudes laterally from the base end portion supported by the barrier film 9 from the lower side and the peripheral edge of the barrier film 9 from the base end portion, and creates a space between the passivation film 7. And a peripheral portion. Periphery of the post bumps 3 is opposed to the path Sshibeshon film 7 across a space.
The presence of a space between the peripheral portion and the passivation film 7 of port Sutobanpu 3, the peripheral edge portion of the post bumps 3 can be deformed in the opposite direction of the passivation film 7. Therefore, even if stress occurs in the post bump 3, the stress can be absorbed by deformation of the peripheral portion of the post bump 3. As a result, it is possible to prevent the passivation film 7 from being cracked.

また、半導体装置１では、パッシベーション膜７とポストバンプ３との間に、応力緩和のためのポリイミド層が介在されないので、ポリイミド層を設けることによる製造工程数の増加や、半導体装置１の厚さの増大などの問題を生じない。
また、ポストバンプ３の周縁部のはみ出し量Ｄは、バリア膜９の膜厚Ｔよりも大きい。これにより、ポストバンプ３における変形可能な周縁部の幅をバリア膜９の膜厚よりも大きく確保することができる。 In the semiconductor device 1, since a polyimide layer for stress relaxation is not interposed between the passivation film 7 and the post bump 3, an increase in the number of manufacturing steps due to the provision of the polyimide layer and a thickness of the semiconductor device 1 are achieved. Does not cause problems such as an increase in
Further, the protruding amount D of the peripheral edge portion of the post bump 3 is larger than the film thickness T of the barrier film 9. As a result, the width of the deformable peripheral edge of the post bump 3 can be secured larger than the film thickness of the barrier film 9.

図３Ａ〜３Ｅは、図２に示す半導体装置の一部の製造方法を工程順に示す図解的な断面図である。
まず、図３Ａに示すように、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、層間絶縁膜５が形成される。その後、スパッタ法により、層間絶縁膜５上の全面に、Ａｌからなる金属膜（図示せず）が形成される。そして、公知のフォトリソグラフィ技術およびエッチング技術により、層間絶縁膜５上の金属膜が選択的に除去される。これにより、層間絶縁膜５上に、所定の配線パターンを有する配線６が形成される。 3A to 3E are schematic sectional views showing a part of the manufacturing method of the semiconductor device shown in FIG. 2 in the order of steps.
First, as shown in FIG. 3A, an interlayer insulating film 5 is formed by a CVD (Chemical Vapor Deposition) method. Thereafter, a metal film (not shown) made of Al is formed on the entire surface of the interlayer insulating film 5 by sputtering. Then, the metal film on the interlayer insulating film 5 is selectively removed by a known photolithography technique and etching technique. As a result, a wiring 6 having a predetermined wiring pattern is formed on the interlayer insulating film 5.

次いで、ＣＶＤ法により、層間絶縁膜５および配線６上に、パッシベーション膜７が形成される。その後、パッシベーション膜７上に、レジストパターン（図示せず）が形成される。このレジストパターンをマスクとして、パッシベーション膜７がエッチングされることにより、図３Ｂに示すように、パッシベーション膜７に、配線６の一部をパッシベーション膜７から露出させる開口８が形成される。開口８の形成後、レジストパターンは除去される。   Next, a passivation film 7 is formed on the interlayer insulating film 5 and the wiring 6 by the CVD method. Thereafter, a resist pattern (not shown) is formed on the passivation film 7. By etching the passivation film 7 using this resist pattern as a mask, an opening 8 for exposing a part of the wiring 6 from the passivation film 7 is formed in the passivation film 7 as shown in FIG. 3B. After the opening 8 is formed, the resist pattern is removed.

その後、スパッタ法により、配線６における開口８に臨む部分およびパッシベーション膜７上に、ＴｉＷからなるバリア膜９が形成される。次いで、スパッタ法により、バリア膜９上にＣｕからなるシード膜１０が形成される。そして、シード膜１０上に、ポストバンプ３が形成されるべき部分に開口１１を有するレジスト膜１２が形成される。その後、レジスト膜１２の開口１１内に、Ｃｕをめっき成長させることにより、図３Ｃに示すように、ポストバンプ３が形成される。ポストバンプ３の形成後、レジスト膜１２は除去される。   Thereafter, a barrier film 9 made of TiW is formed on the portion of the wiring 6 facing the opening 8 and the passivation film 7 by sputtering. Next, a seed film 10 made of Cu is formed on the barrier film 9 by sputtering. Then, a resist film 12 having an opening 11 at a portion where the post bump 3 is to be formed is formed on the seed film 10. Thereafter, Cu is plated and grown in the opening 11 of the resist film 12, thereby forming the post bump 3 as shown in FIG. 3C. After the post bump 3 is formed, the resist film 12 is removed.

次いで、ウェットエッチングにより、シード膜１０におけるポストバンプ３から露出した部分が除去される。すなわち、シード膜１０をエッチング可能な液がシード膜１０に供給されて、シード膜１０がポストバンプ３と接する部分を残して除去される。これにより、図３Ｄに示すように、ポストバンプ３とバリア膜９との間にポストバンプ３の側面とほぼ面一な側面を有するシード膜１０が残る。   Next, the portion exposed from the post bump 3 in the seed film 10 is removed by wet etching. That is, a liquid capable of etching the seed film 10 is supplied to the seed film 10, and the seed film 10 is removed leaving a portion in contact with the post bump 3. As a result, as shown in FIG. 3D, a seed film 10 having a side surface substantially flush with the side surface of the post bump 3 remains between the post bump 3 and the barrier film 9.

その後、バリア膜９をエッチング可能な液がバリア膜９に供給される。このとき、シード膜１０の下方のバリア膜９にまでエッチングが進行するように、エッチング液の供給時間が設定される。これにより、図３Ｅに示すように、バリア膜９におけるシード膜１０から露出した部分およびシード膜１０の周縁部とパッシベーション膜７とに挟まれた部分が除去される。その結果、バリア膜９の側面は、シード膜１０の側面よりも内側（開口８側）に位置し、ポストバンプ３およびシード膜１０は、それらの周縁部がバリア膜９の周縁に対して側方にはみ出した形状となる。   Thereafter, a liquid capable of etching the barrier film 9 is supplied to the barrier film 9. At this time, the supply time of the etching solution is set so that the etching proceeds to the barrier film 9 below the seed film 10. As a result, as shown in FIG. 3E, the portion of the barrier film 9 exposed from the seed film 10 and the portion sandwiched between the peripheral portion of the seed film 10 and the passivation film 7 are removed. As a result, the side surface of the barrier film 9 is located on the inner side (opening 8 side) than the side surface of the seed film 10, and the peripheral edges of the post bump 3 and the seed film 10 are side to the peripheral edge of the barrier film 9. The shape protrudes toward the side.

このように、ウェットエッチングにより、バリア膜９の材料からなる層をパターニングする工程において、ポストバンプ３の下方にまでエッチングが進行するようにエッチング時間を設定することにより、ポストバンプ３の周縁部のはみ出し量Ｄをバリア膜９の膜厚Ｔよりも大きくすることができる。これにより、製造工程数の増加を招くことなく、シード膜１０の周縁部とパッシベーション膜７との間に空間を形成することができる。   As described above, in the step of patterning the layer made of the material of the barrier film 9 by wet etching, the etching time is set so that the etching proceeds to the lower side of the post bump 3, thereby The protruding amount D can be made larger than the film thickness T of the barrier film 9. Thereby, a space can be formed between the peripheral portion of the seed film 10 and the passivation film 7 without increasing the number of manufacturing steps.

以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。
たとえば、上記の実施例では、バリア膜９の材料としてＴｉＷを用いたが、バリア膜９の材料としては、Ｃｕの拡散に対するバリア性を有する材料であればよく、例えば、Ｔｉ（チタン）、Ｔａ（タンタル）およびＴａＮ（窒化タンタル）などを例示することができる。 As mentioned above, although one Embodiment of this invention was described, this invention can also be implemented with another form.
For example, in the above embodiment, TiW is used as the material of the barrier film 9, but the material of the barrier film 9 may be any material having a barrier property against Cu diffusion. For example, Ti (titanium), Ta Examples include (tantalum) and TaN (tantalum nitride).

また、ポストバンプ３の材料としてＣｕを用いたが、ポストバンプ３の材料としては、Ａｕ（金）を用いてもよい。ポストバンプ３の材料としてＡｕが採用された場合、バリア膜９の材料としては、ＴｉＷを用いることができる。
また、配線６は、Ｃｕを含む金属材料を用いて形成されていてもよい。Ｃｕを含む金属材料としては、例えば、ＡｌＣｕ（アルミニウム／銅合金）およびＣｕを例示することができる。その場合、層間絶縁膜５に、その上面から掘り下がった配線溝が形成され、この配線溝に配線６が埋設されてもよい。 Further, although Cu is used as the material of the post bump 3, Au (gold) may be used as the material of the post bump 3. When Au is adopted as the material of the post bump 3, TiW can be used as the material of the barrier film 9.
Moreover, the wiring 6 may be formed using a metal material containing Cu. Examples of the metal material containing Cu include AlCu (aluminum / copper alloy) and Cu. In that case, a wiring groove dug from the upper surface of the interlayer insulating film 5 may be formed, and the wiring 6 may be embedded in the wiring groove.

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。この明細書および図面から抽出される構成を以下に示す。
項１．半導体チップと、前記半導体チップ上に形成されたＡｌまたはＡｌＣｕからなる配線と、前記配線を被覆するパッシベーション膜と、前記パッシベーション膜を貫通して形成され、前記配線を前記パッシベーション膜から部分的に露出させるための開口と、ＴｉＷ，Ｔｉ，ＴａおよびＴａＮからなる群から選択される１種からなり、前記配線における前記開口に臨む部分上に形成され、かつその周縁部が前記パッシベーション膜における前記開口の周囲を覆う（前記開口の周囲に乗り上げて形成された）バリア膜と、前記バリア膜上に形成されたＣｕからなるポストバンプとを備え、前記ポストバンプは、その下面が前記バリア膜に下側から支持された基端部と、前記基端部の前記下面と同一平面からなる下面を有し、当該下面と前記パッシベーション膜との間に空間が形成されるように前記基端部から前記バリア膜の周縁よりも（断面視で）側方にはみ出した周縁部とを含み、前記バリア膜の周縁に対する前記ポストバンプの周縁部のはみ出し量は、前記バリア膜の膜厚よりも大きい、半導体装置。
この構成によれば、半導体チップ上には、配線が形成されている。配線は、パッシベーション膜によって被覆されている。パッシベーション膜には、配線をパッシベーション膜から部分的に露出させるための開口が形成されている。配線における開口に臨む部分上には、バリア膜が形成されている。バリア膜上には、その周縁部がバリア膜の周縁部よりも側方にはみ出した隆起状のポストバンプが形成されている。
ポストバンプの周縁部がバリア膜の周縁よりも側方にはみ出していることにより、ポストバンプの周縁部とパッシベーション膜との間に空間が生じている。この空間が存在することにより、ポストバンプの周縁部は、パッシベーション膜との対向方向に変形可能である。よって、ポストバンプに応力が生じても、その応力をポストバンプの周縁部の変形により吸収することができる。その結果、パッシベーション膜にクラックが生じるのを防止することができる。
また、この構成では、パッシベーション膜とポストバンプとの間に、応力緩和のためのポリイミド層が介在されないので、ポリイミド層を設けることによる製造工程数の増加や半導体装置の厚さの増大などの問題を生じない。
また、前記バリア膜の周縁に対する前記ポストバンプの周縁部のはみ出し量は、前記バリア膜の膜厚よりも大きい。
このように、ポストバンプの周縁部のはみ出し量がバリア膜の膜厚よりも大きいことにより、ポストバンプにおける変形可能な周縁部の幅をバリア膜の膜厚よりも大きく確保することができる。なお、ポストバンプの周縁部のはみ出し量をバリア膜の膜厚よりも大きくするためには、たとえば、パッシベーション膜上および配線上にバリア膜の材料からなる層を形成し、その層上にポストバンプを形成した後、ウェットエッチングにより、バリア膜の材料からなる層をパターニングする工程において、ポストバンプの下方にまでエッチングが進行するようにエッチング時間を設定すればよい。
項２．前記ポストバンプに接合された半田ボールをさらに含む、項１に記載の半導体装置。
項３．前記半導体チップの表層部に形成された層間絶縁膜をさらに含み、前記配線は、前記層間絶縁膜上に形成されている、項１または２に記載の半導体装置。
項に記載の半導体装置である。 In addition, various design changes can be made within the scope of matters described in the claims. The structure extracted from this specification and drawings is shown below.
Item 1. A semiconductor chip, a wiring made of Al or AlCu formed on the semiconductor chip, a passivation film that covers the wiring, and the passivation film are formed so as to be partially exposed from the passivation film. And an opening selected from the group consisting of TiW, Ti, Ta, and TaN, formed on a portion of the wiring facing the opening, and a peripheral portion of the opening in the passivation film. A barrier film covering the periphery (formed on the periphery of the opening) and a post bump made of Cu formed on the barrier film, the lower surface of the post bump being below the barrier film A base end portion supported from the bottom surface, and a bottom surface that is coplanar with the bottom surface of the base end portion. A post-bump with respect to the peripheral edge of the barrier film, including a peripheral edge protruding laterally (in a sectional view) from the base edge so as to form a space between the base film and the peripheral edge of the barrier film. The amount of protrusion of the peripheral portion of the semiconductor device is larger than the thickness of the barrier film.
According to this configuration, the wiring is formed on the semiconductor chip. The wiring is covered with a passivation film. The passivation film is formed with an opening for partially exposing the wiring from the passivation film. A barrier film is formed on the portion of the wiring that faces the opening. On the barrier film, a raised post bump having a peripheral edge protruding beyond the peripheral edge of the barrier film is formed.
Since the peripheral edge of the post bump protrudes to the side of the peripheral edge of the barrier film, a space is generated between the peripheral edge of the post bump and the passivation film. Due to the existence of this space, the peripheral edge of the post bump can be deformed in the direction facing the passivation film. Therefore, even if stress is generated in the post bump, the stress can be absorbed by deformation of the peripheral portion of the post bump. As a result, it is possible to prevent cracks from being generated in the passivation film.
Further, in this configuration, since a polyimide layer for stress relaxation is not interposed between the passivation film and the post bump, problems such as an increase in the number of manufacturing steps and an increase in the thickness of the semiconductor device due to the provision of the polyimide layer are provided. Does not occur.
Further, the amount of protrusion of the peripheral edge of the post bump relative to the peripheral edge of the barrier film is larger than the film thickness of the barrier film.
Thus, since the protrusion amount of the peripheral edge of the post bump is larger than the film thickness of the barrier film, the width of the deformable peripheral edge of the post bump can be ensured larger than the film thickness of the barrier film. In order to make the protruding amount of the peripheral edge of the post bump larger than the film thickness of the barrier film, for example, a layer made of the material of the barrier film is formed on the passivation film and the wiring, and the post bump is formed on the layer. Then, in the step of patterning the layer made of the material of the barrier film by wet etching, the etching time may be set so that the etching proceeds below the post bump.
Item 2. Item 2. The semiconductor device according to Item 1, further comprising a solder ball bonded to the post bump.
Item 3. Item 3. The semiconductor device according to Item 1 or 2, further comprising an interlayer insulating film formed on a surface layer portion of the semiconductor chip, wherein the wiring is formed on the interlayer insulating film.
The semiconductor device according to the item.

１ 半導体装置
２ 半導体チップ
３ ポストバンプ
６ 配線
７ パッシベーション膜
８ 開口
９ バリア膜
Ｄ はみ出し量
Ｔ 膜厚（バリア膜の膜厚） DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Semiconductor chip 3 Post bump 6 Wiring 7 Passivation film 8 Opening 9 Barrier film D Overflow amount T Film thickness (film thickness of barrier film)

Claims (13)

半導体チップ上に形成された配線と、
前記配線を被覆し、前記配線を部分的に露出させる開口を有するパッシベーション膜と、
前記配線における前記開口に臨む部分上に形成され、かつその周縁部が前記パッシベーション膜における前記開口の周囲に乗り上げて形成されたバリア膜と、
前記開口内から隆起状に突出するように前記バリア膜上に形成されたポストバンプと、
前記ポストバンプの上面に接合された半田ボールとを含み、
前記ポストバンプの下面は、前記バリア膜に下側から支持された基端部と、前記基端部から前記バリア膜の周縁よりも側方にはみ出し、前記パッシベーション膜との間に空間を生じさせている周縁部とを含み、
前記ポストバンプの前記周縁部は、前記パッシベーション膜との対向方向に変形可能であり、前記ポストバンプに生じた応力を前記周縁部の変形により吸収できることを特徴とする、半導体装置。 Wiring formed on the semiconductor chip;
A passivation film that covers the wiring and has an opening that partially exposes the wiring;
A barrier film formed on a portion of the wiring facing the opening, and a peripheral edge of the barrier film formed on the periphery of the opening in the passivation film;
A post-bump formed on the barrier film so as to protrude from the inside of the opening ;
And a solder ball is joined to the upper surface of the front SL post bumps,
The lower surface of the post bump protrudes laterally from the base end supported by the barrier film from the lower side and from the base end to the periphery of the barrier film, and creates a space between the passivation film and the post bump. And including a peripheral edge,
The semiconductor device according to claim 1 , wherein the peripheral portion of the post bump is deformable in a direction facing the passivation film, and stress generated in the post bump can be absorbed by deformation of the peripheral portion . 前記パッシベーション膜は、前記半導体チップの最表面を形成している、請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the passivation film forms an outermost surface of the semiconductor chip. 前記ポストバンプの上面は、前記半導体チップの表面の法線方向から見た平面視において、前記パッシベーション膜における前記開口と重なる位置に設けられている、請求項１または２に記載の半導体装置。 3. The semiconductor device according to claim 1, wherein an upper surface of the post bump is provided at a position overlapping the opening in the passivation film in a plan view as viewed from the normal direction of the surface of the semiconductor chip. 前記バリア膜に接するように前記バリア膜上に形成されたシード膜をさらに含み、
前記ポストバンプは、前記シード膜を介して前記バリア膜上に形成されている、請求項１〜３のいずれか一項に記載の半導体装置。 A seed film formed on the barrier film so as to be in contact with the barrier film;
The post bumps, the is formed on the barrier film through a seed film, the semiconductor device according to any one of claims 1-3. 前記シード膜の下面は、前記バリア膜に下側から支持されたシード基端部と、前記シード基端部から前記バリア膜の周縁よりも側方にはみ出し、前記パッシベーション膜との間に空間を生じさせているシード周縁部とを含み、
前記シード膜の前記シード周縁部は、前記パッシベーション膜との対向方向に変形可能であり、前記ポストバンプに生じた応力を前記シード周縁部の変形により吸収できることを特徴とする、請求項４に記載の半導体装置。 The lower surface of the seed film protrudes laterally from the seed base end supported by the barrier film from the lower side and from the seed base end to the periphery of the barrier film, and a space is formed between the passivation film and the passivation film. Including the seed peripheral edge,
The seed periphery of the seed layer, said deformable in the direction opposed to the passivation film, characterized in that the stress generated in the post bumps can be absorbed by deformation of the seed periphery, according to claim 4 Semiconductor device. 前記シード膜の側面は、前記ポストバンプの側面と面一をなしている、請求項４または５に記載の半導体装置。 Side surface of the seed layer is formed in a side surface flush of the post bumps, semiconductor device according to claim 4 or 5. 前記半導体チップの表層部に形成された層間絶縁膜をさらに含み、
前記配線は、前記層間絶縁膜上に形成されている、請求項１〜６のいずれか一項に記載の半導体装置。 Further comprising an interlayer insulating film formed on the surface layer portion of the semiconductor chip,
Wherein the wiring, the are formed on the interlayer insulating film, a semiconductor device according to any one of claims 1-6. 前記ポストバンプが、Ｃｕからなり、
前記バリア膜が、ＴｉＷ、Ｔｉ、ＴａおよびＴａＮからなる群から選択される１種からなる、請求項１〜７のいずれか一項に記載の半導体装置。 The post bump is made of Cu,
The barrier film, TiW, Ti, consisting of one selected from the group consisting of Ta and TaN, a semiconductor device according to any one of claims 1-7. 前記ポストバンプが、Ａｕからなり、
前記バリア膜が、ＴｉＷからなる、請求項１〜７のいずれか一項に記載の半導体装置。 The post bump is made of Au,
Wherein the barrier membrane is made of TiW, a semiconductor device according to any one of claims 1-7. 前記配線が、Ａｌからなる、請求項１〜９のいずれか一項に記載の半導体装置。 The wiring is made of Al, the semiconductor device according to any one of claims 1-9. 前記配線が、Ｃｕを含む、請求項１〜９のいずれか一項に記載の半導体装置。 Wherein the wiring comprises Cu, a semiconductor device according to any one of claims 1-9. 前記配線が、ＡｌＣｕからなる、請求項１１に記載の半導体装置。 The semiconductor device according to claim 11 , wherein the wiring is made of AlCu. 前記配線が、Ｃｕからなる、請求項１１に記載の半導体装置。 The semiconductor device according to claim 11 , wherein the wiring is made of Cu.
JP2013183162A 2013-09-04 2013-09-04 Semiconductor device Active JP5891211B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013183162A JP5891211B2 (en) 2013-09-04 2013-09-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013183162A JP5891211B2 (en) 2013-09-04 2013-09-04 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007298361A Division JP5627835B2 (en) 2007-11-16 2007-11-16 Semiconductor device and manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2013239756A JP2013239756A (en) 2013-11-28
JP5891211B2 true JP5891211B2 (en) 2016-03-22

Family

ID=49764472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013183162A Active JP5891211B2 (en) 2013-09-04 2013-09-04 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5891211B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7256014B2 (en) * 2019-01-16 2023-04-11 ローム株式会社 semiconductor equipment

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139387A (en) * 1995-11-13 1997-05-27 Denso Corp Formation of electrode of semiconductor device
JP3321351B2 (en) * 1996-01-18 2002-09-03 東芝マイクロエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
JP2004071872A (en) * 2002-08-07 2004-03-04 Denso Corp Electronic device
JP2005175128A (en) * 2003-12-10 2005-06-30 Fujitsu Ltd Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2013239756A (en) 2013-11-28

Similar Documents

Publication Publication Date Title
JP5627835B2 (en) Semiconductor device and manufacturing method of semiconductor device
TWI705508B (en) Semiconductor device and manufacturing method thereof
KR100881199B1 (en) Semiconductor device having through electrode and method of manufacturing same
CN100416785C (en) Method for manufacturing wafer level chip scale package using redistributed substrate
KR101855570B1 (en) Semiconductor device structure and method for forming the same
CN110379717B (en) Connector structure and forming method thereof
TWI532136B (en) Semiconductor device and method of fabricating the same
JP4585561B2 (en) Manufacturing method of semiconductor device
CN101483162A (en) Semiconductor apparatus and method for manufacturing the same
TW201535551A (en) Chip package and method of manufacturing same
KR20130038602A (en) Semiconductor package
CN107665871A (en) Semiconductor device with a plurality of semiconductor chips
US9548280B2 (en) Solder pad for semiconductor device package
CN107039394B (en) Semiconductor structure and manufacturing method thereof
US11587866B2 (en) Integrated electronic device with a redistribution region and a high resilience to mechanical stresses and method for its preparation
KR100833194B1 (en) Semiconductor package and manufacturing method in which wiring layer of semiconductor chip is directly connected to substrate
JP5361264B2 (en) Semiconductor device
JP5891211B2 (en) Semiconductor device
TWI579937B (en) Substrate structure and the manufacture thereof and conductive structure
JP5273920B2 (en) Semiconductor device
JP2004273592A (en) Semiconductor device and manufacturing method thereof
KR100896841B1 (en) Bond pad formation method in semiconductor device manufacturing
JP2004281982A (en) Semiconductor device and manufacturing method thereof
JP4639155B2 (en) Semiconductor device and manufacturing method thereof
JP5751131B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160222

R150 Certificate of patent or registration of utility model

Ref document number: 5891211

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250