JP5871174B2 - Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法 - Google Patents
Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法 Download PDFInfo
- Publication number
- JP5871174B2 JP5871174B2 JP2011156710A JP2011156710A JP5871174B2 JP 5871174 B2 JP5871174 B2 JP 5871174B2 JP 2011156710 A JP2011156710 A JP 2011156710A JP 2011156710 A JP2011156710 A JP 2011156710A JP 5871174 B2 JP5871174 B2 JP 5871174B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- main body
- led
- die pad
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Led Device Packages (AREA)
Description
まず、図1および図2により、LED用リードフレームまたは基板の概略について説明する。なお図1および図2においては、LED用リードフレームまたは基板の層構成を説明するため、便宜上、LED用リードフレームまたは基板の断面を矩形形状として表示している。
次に、図3および図4により、図1に示すLED用リードフレームまたは基板を用いた半導体装置の実施の形態について説明する。図3および図4は、本発明の実施の形態による半導体装置(SONタイプ)を示す図である。
以下、このような半導体装置20Bを構成する各構成部材について、順次説明する。
次に、図3および図4に示す半導体装置20Bに用いられるLED用リードフレーム10Bの製造方法について、図5(a)−(g)により説明する。
次に、図3および図4に示す半導体装置20Bの製造方法について、図6(a)−(g)により説明する。
次に、本実施の形態による作用効果について説明する。本実施の形態による半導体装置20Bにおいては、上述したように、本体部11の載置面11a側に、反射層として機能するインジウムめっき層12Bが設けられている。このことにより、以下のような作用効果が得られる。
以下、本実施の形態による半導体装置の各変形例について、図7乃至図14を参照して説明する。図7乃至図14において、図3および図4に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
図7は、半導体装置の変形例1(SONタイプ)を示す断面図である。図7に示す実施の形態は、導電部としてはんだボール41a、41bを用いる点が異なるものであり、他の構成は上述した図3および図4に示す実施の形態と略同一である。
図8は、半導体装置の変形例2(LGAタイプ)を示す断面図である。図8に示す実施の形態は、基板10Bの構成等が図3および図4に示す実施の形態と異なるものである。
図9は、半導体装置の変形例3(PLCCタイプ)を示す断面図である。図9に示す実施の形態は、リードフレーム10Bの構成が図3および図4に示す実施の形態と異なるものである。
図10は、半導体装置の変形例4(基板タイプ)を示す断面図である。図10に示す実施の形態は、リードフレーム10Bが非導電性基板74上に配置されている点等が図3および図4に示す実施の形態と異なるものである。
図11は、半導体装置の変形例5(モジュールタイプ)を示す断面図である。図11に示す実施の形態は、1つの非導電性基板74上に複数の基板10Bを配置した点が異なるものであり、他の構成は上述した図10に示す実施の形態(変形例4)と略同一である。
図12は、半導体装置の変形例6(SONタイプ)を示す断面図である。図12に示す実施の形態は、本体部11の第1の部分(ダイパッド)91の周囲に、2つのリード部(第2の部分92および第3の部分93)が設けられている点が異なるものであり、他の構成は上述した図3および図4に示す実施の形態と略同一である。
図13は、半導体装置の変形例7(レンズ付一括モールドタイプ)を示す断面図である。図13に示す実施の形態は、LED素子21の周囲には外側樹脂部23が設けられていない点、封止樹脂部24にレンズ101が設けられている点が異なるものであり、他の構成は上述した図7に示す実施の形態(変形例1)と略同一である。
図14は、半導体装置の変形例8(一括モールド)を示す断面図である。図14に示す実施の形態は、封止樹脂部24のみによってLED素子21とボンディングワイヤ22とを封止している点が異なるものであり、他の構成は上述した図3および図4に示す実施の形態と略同一である。
次に、図15乃至図17を用いて本実施の形態によるLED用リードフレームまたは基板の具体的実施例について説明する。
まず矩形状の銅板からなる本体部11上に、下地めっき層13Bとしてニッケルめっきを施した。次にこの下地めっき層13B上に、電解めっきにより光沢性の銀めっき層14を形成した。その後、銀めっき層14上に、電解めっき(フラッシュめっき)によりインジウムめっき層12Bを形成することにより、基板10B(実施例1)を作製した。
矩形状の銅板上に、下地めっき層としてニッケルめっきを施し、次いでこの下地めっき層上に銀めっき層を形成することにより、基板(比較例1)を作製した。この場合、銀めっき層が、LED素子からの光を反射する反射層として機能する。
銅板からなる本体部11上の全面に、ニッケルめっきからなる下地めっき層13B(厚さ0.1μm)を形成し、この下地めっき層13B上に銀めっき層14(厚さ3μm)を施した。次に、銀めっき層14上に、電解めっき(フラッシュめっき)によりインジウムめっき層12B(厚さ約50nm)を形成することにより、基板10B(実施例1−A)を作製した。
インジウムめっき層12Bの厚みを約10nmとしたこと、以外は、実施例1−Aと同様にして、基板10B(実施例1−B)を作製した。
銅板からなる本体部11上に、銅めっき層(厚さ0.1μm)を形成し、この銅めっき層上に銀めっき層(厚さ3μm)を形成することにより、基板(比較例1−A)を作製した。
これら3種類の基板(実施例1−A、実施例1−B、比較例1−A)の表面の反射率(初期反射率)を測定した。なお、反射率の測定には、島津製作所製、分光光度計、MPC−2200、UV−2550を用いた。
また、上記3種類の基板(実施例1−A、実施例1−B、比較例1−A)の耐硫化性を調査するために、各基板に対して溶液試験を行い、溶液試験後の反射率を測定した。具体的には、各基板を0.25%硫化アンモニウム水溶液(R.T)に5分間浸漬した。その後、上記初期反射率の場合と同様の方法で反射率(溶液試験後の反射率)を測定した。
さらに、上記3種類の基板(実施例1−A、実施例1−B、比較例1−A)の耐硫化性を調査するために、各基板に対してガス試験を行い、溶液試験後の反射率を測定した。具体的には、各基板を3ppmのH2Sを含む、温度40℃、湿度80%Rhのガス中に1時間曝露した。その後、上記初期反射率の場合と同様の方法で反射率(ガス試験後の反射率)を測定した。
上記3種類の基板(実施例1−A、実施例1−B、比較例1−A)の表面に連続的にワイヤボンディングを行うことが可能であるか調査した。具体的には、ワイヤーボンディング試験装置(パナソニックファクトリーソリューションズ社製、HW27U−HF)を用い、基板に対して連続的に20回ワイヤボンディングを行い、このときボンディングワイヤが切断したか否かを調査した。なお、ワイヤボンディング面は、実施例1−A、実施例1−Bの作製で述べためっき層がそれぞれ形成されている。
上記3種類の基板(実施例1−A、実施例1−B、比較例1−A)の表面にワイヤボンディングを行った場合のワイヤボンディング強度について調査した。具体的には、プル試験機(DAGE社製ボンドテスター4000)を用い、0.2mm/secでボンディングワイヤを引っ張ったとき、ボンディングワイヤが切断した荷重を測定した。
上記3種類の基板(実施例1−A、実施例1−B、比較例1−A)のはんだ濡れ性について調査した。具体的には、ソルダーチェッカー(レスカ社製、SAT−5200)を用い、メニスコグラフ法により基板のはんだ濡れ性を測定した。このとき、はんだ温度:240℃、浸漬時間:10sec、浸漬深さ:2mm、速度:2mm/secという条件とした。なお、メニスコグラフ法とは、溶融したはんだ中へ試験片(基板)を浸漬し、はんだが試験片に濡れずに反発する力が、濡れた後に試験片を引っ張る力へ変わる時間を測定し、はんだ濡れ性の評価を行うものである。この場合、はんだが試験片に濡れる濡れ力のベクトルが変わるまでの時間「ゼロクロスタイム」を測定した。
なお、はんだ形成する面は、実施例1−A、実施例1−Bの作製で述べたように本発明に係るめっき層が形成されている。例えば図3に示す半導体装置では、本体部のアウターリード部27,28にはんだ形成することで評価することとなる。
また、全面にインジウムめっき層が形成されているため、反射面として機能する部分のみに形成するのに比べて、製造工程を簡単にできる。比較例のような銀めっき層が外部に露出しないため、本体部の酸化や硫化を防止することができる。
11 本体部
11a 載置面
12B インジウムめっき層
13B 下地めっき層
14 銀めっき層
20B、40B、50B、60B、70B、80B、90B、100B、110B 半導体装置
21 LED素子
22 ボンディングワイヤ(導電部)
23 外側樹脂部
24 封止樹脂部
25 第1の部分
26 第2の部分
27 第1のアウターリード部
28 第2のアウターリード部
Claims (9)
- LED素子を載置するLED用リードフレームにおいて、
LED素子を載置するダイパッドと、ダイパッドから離間して設けられたリード部とを有する本体部と、
本体部のダイパッドおよびリード部の双方に設けられた銀めっき層と、
銀めっき層上に設けられ、LED素子からの光を反射するための反射層として機能するインジウムめっき層とを備え、
前記本体部の表面のうち、外側樹脂部と接触する部分に溝が形成され、
前記銀めっき層および前記インジウムめっき層は、前記溝には設けられておらず、前記溝から前記本体部の素材が露出し、
前記ダイパッドに形成された前記銀めっき層および前記インジウムめっき層は、前記リード部に対向する端部から、前記溝よりも前記リード部側かつ前記外側樹脂部によって覆われる領域まで延び、
前記リード部に形成された前記銀めっき層および前記インジウムめっき層は、前記ダイパッドに対向する端部から、前記溝よりも前記ダイパッド側かつ前記外側樹脂部によって覆われる領域まで延び、
前記ダイパッドと前記リード部とが対向する側面には、それぞれ前記銀めっき層および前記インジウムめっき層が設けられておらず、前記本体部の素材が露出していることを特徴とするLED用リードフレーム。 - 本体部と銀めっき層との間に、本体部と銀めっき層との接合性を高める下地めっき層を設けたことを特徴とする請求項1記載のLED用リードフレーム。
- LED素子を載置するダイパッドと、ダイパッドから離間して設けられたリード部とを含む本体部を有するLED用リードフレームと、
LED用リードフレームの本体部のダイパッド上に載置されたLED素子と、
LED用リードフレームとLED素子とを電気的に接続する導電部と、
LED素子と導電部とを封止する封止樹脂部とを備え、
LED用リードフレームの本体部のダイパッドおよびリード部の双方に銀めっき層が設けられ、
銀めっき層上に、LED素子からの光を反射するための反射層として機能するインジウムめっき層が設けられ、
前記本体部の表面のうち、外側樹脂部と接触する部分に溝が形成され、
前記銀めっき層および前記インジウムめっき層は、前記溝には設けられておらず、前記溝から前記本体部の素材が露出し、
前記ダイパッドに形成された前記銀めっき層および前記インジウムめっき層は、前記リード部に対向する端部から、前記溝よりも前記リード部側かつ前記外側樹脂部によって覆われる領域まで延び、
前記リード部に形成された前記銀めっき層および前記インジウムめっき層は、前記ダイパッドに対向する端部から、前記溝よりも前記ダイパッド側かつ前記外側樹脂部によって覆われる領域まで延び、
前記ダイパッドと前記リード部とが対向する側面には、それぞれ前記銀めっき層および前記インジウムめっき層が設けられておらず、前記本体部の素材が露出していることを特徴とする半導体装置。 - 本体部と銀めっき層との間に、本体部と銀めっき層との接合性を高める下地めっき層を設けたことを特徴とする請求項3記載の半導体装置。
- 封止樹脂部はシリコーン樹脂からなることを特徴とする請求項3記載の半導体装置。
- LED素子を取り囲むとともに凹部を有する外側樹脂部を更に備え、封止樹脂部は、この外側樹脂部の凹部内に充填されていることを特徴とする請求項3記載の半導体装置。
- LED素子を載置するLED用リードフレームを製造するLED用リードフレームの製造方法において、
LED素子を載置するダイパッドと、ダイパッドから離間して設けられたリード部とを有する本体部を準備する工程と、
本体部のダイパッドおよびリード部の双方に銀めっき層を形成する工程と、
銀めっき層上に、反射層として機能するインジウムめっき層を形成する工程とを備え、
前記本体部の表面のうち、外側樹脂部と接触する部分に溝が形成され、
前記銀めっき層および前記インジウムめっき層は、前記溝には設けられておらず、前記溝から前記本体部の素材が露出し、
前記ダイパッドに形成された前記銀めっき層および前記インジウムめっき層は、前記リード部に対向する端部から、前記溝よりも前記リード部側かつ前記外側樹脂部によって覆われる領域まで延び、
前記リード部に形成された前記銀めっき層および前記インジウムめっき層は、前記ダイパッドに対向する端部から、前記溝よりも前記ダイパッド側かつ前記外側樹脂部によって覆われる領域まで延び、
前記ダイパッドと前記リード部とが対向する側面には、それぞれ前記銀めっき層および前記インジウムめっき層が設けられておらず、前記本体部の素材が露出していることを特徴とするLED用リードフレームの製造方法。 - 銀めっき層を形成する工程の前に、本体部上に、本体部と銀めっき層との接合性を高める下地めっき層を設ける工程が設けられていることを特徴とする請求項7記載のLED用リードフレームの製造方法。
- 半導体装置の製造方法において、
請求項7記載のLED用リードフレームの製造方法によりLED用リードフレームを作製する工程と、
LED用リードフレームの本体部のダイパッド上にLED素子を載置する工程と、
LED素子とLED用リードフレームとを導電部により接続する工程と、
LED素子および導電部を封止樹脂により樹脂封止する工程とを備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011156710A JP5871174B2 (ja) | 2010-07-16 | 2011-07-15 | Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010162086 | 2010-07-16 | ||
JP2010162086 | 2010-07-16 | ||
JP2011156710A JP5871174B2 (ja) | 2010-07-16 | 2011-07-15 | Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012039109A JP2012039109A (ja) | 2012-02-23 |
JP5871174B2 true JP5871174B2 (ja) | 2016-03-01 |
Family
ID=45850693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011156710A Expired - Fee Related JP5871174B2 (ja) | 2010-07-16 | 2011-07-15 | Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5871174B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5970922B2 (ja) * | 2012-04-04 | 2016-08-17 | 大日本印刷株式会社 | Led用リードフレーム及びそれを用いた光半導体装置 |
JP5998621B2 (ja) * | 2012-05-10 | 2016-09-28 | 大日本印刷株式会社 | Led用リードフレーム及び当該led用リードフレームを用いた半導体装置 |
JP5379320B1 (ja) * | 2012-10-15 | 2013-12-25 | 有限会社 ナプラ | 発光装置 |
JP6291713B2 (ja) | 2013-03-14 | 2018-03-14 | 日亜化学工業株式会社 | 発光素子実装用基体及びそれを備える発光装置、並びにリードフレーム |
JP5900586B2 (ja) * | 2014-12-08 | 2016-04-06 | 日亜化学工業株式会社 | 発光装置 |
JP7148793B2 (ja) * | 2018-09-27 | 2022-10-06 | 日亜化学工業株式会社 | 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3574026B2 (ja) * | 2000-02-01 | 2004-10-06 | 三洋電機株式会社 | 回路装置およびその製造方法 |
JP2007109887A (ja) * | 2005-10-13 | 2007-04-26 | Toshiba Corp | 半導体発光装置 |
US8044418B2 (en) * | 2006-07-13 | 2011-10-25 | Cree, Inc. | Leadframe-based packages for solid state light emitting devices |
JP5217800B2 (ja) * | 2008-09-03 | 2013-06-19 | 日亜化学工業株式会社 | 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法 |
WO2010074184A1 (ja) * | 2008-12-26 | 2010-07-01 | 古河電気工業株式会社 | 光半導体装置用リードフレーム、その製造方法および光半導体装置 |
JP5473738B2 (ja) * | 2010-04-14 | 2014-04-16 | 武海 秋元 | Ledパッケージ |
-
2011
- 2011-07-15 JP JP2011156710A patent/JP5871174B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012039109A (ja) | 2012-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102804428B (zh) | Led用引线框或基板、半导体装置和led用引线框或基板的制造方法 | |
JP5922326B2 (ja) | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP5818149B2 (ja) | 樹脂付リードフレーム、半導体装置、照明装置、樹脂付リードフレームの製造方法および半導体装置の製造方法 | |
KR101760545B1 (ko) | 수지 부착 리드 프레임 및 그 제조 방법, 및 리드 프레임 | |
JP5871174B2 (ja) | Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法 | |
CN101159302A (zh) | 光半导体装置用引线框和使用其的光半导体装置以及它们的制造方法 | |
JP5737605B2 (ja) | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP5970835B2 (ja) | リードフレーム部材、樹脂付リードフレーム部材および半導体装置 | |
JP2011228687A (ja) | Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法 | |
JP6025026B2 (ja) | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP7148792B2 (ja) | 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置 | |
JP2011066144A (ja) | Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法 | |
JP2010206034A (ja) | 光半導体装置用リードフレーム,光半導体装置用パッケージ,光半導体装置,光半導体装置用リードフレームの製造方法,光半導体装置用パッケージの製造方法および光半導体装置の製造方法 | |
JP2017076809A (ja) | 樹脂付リードフレーム、半導体装置、照明装置 | |
JP2016001702A (ja) | 樹脂付リードフレームおよびその製造方法、ならびにledパッケージおよびその製造方法 | |
JP6222318B2 (ja) | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6056914B2 (ja) | 樹脂付リードフレーム、半導体装置および照明装置 | |
JP6011010B2 (ja) | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6187659B2 (ja) | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6007611B2 (ja) | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP7148793B2 (ja) | 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置 | |
JP5867261B2 (ja) | 光半導体装置用リードフレーム、光半導体装置、および、それらの製造方法 | |
JP5998609B2 (ja) | 光半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151231 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5871174 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
LAPS | Cancellation because of no payment of annual fees |