[go: up one dir, main page]

JP5832414B2 - CHARGE COUPLED ELEMENT, ITS MANUFACTURING METHOD, ITS DRIVING METHOD, AND SOLID-STATE IMAGING DEVICE HAVING CHARGE COUPLED ELEMENT - Google Patents

CHARGE COUPLED ELEMENT, ITS MANUFACTURING METHOD, ITS DRIVING METHOD, AND SOLID-STATE IMAGING DEVICE HAVING CHARGE COUPLED ELEMENT Download PDF

Info

Publication number
JP5832414B2
JP5832414B2 JP2012251103A JP2012251103A JP5832414B2 JP 5832414 B2 JP5832414 B2 JP 5832414B2 JP 2012251103 A JP2012251103 A JP 2012251103A JP 2012251103 A JP2012251103 A JP 2012251103A JP 5832414 B2 JP5832414 B2 JP 5832414B2
Authority
JP
Japan
Prior art keywords
electrode
transfer
transfer electrode
virtual
coupled device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012251103A
Other languages
Japanese (ja)
Other versions
JP2014099540A (en
Inventor
太田 泰昭
泰昭 太田
中西 淳治
淳治 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012251103A priority Critical patent/JP5832414B2/en
Publication of JP2014099540A publication Critical patent/JP2014099540A/en
Application granted granted Critical
Publication of JP5832414B2 publication Critical patent/JP5832414B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、電荷結合素子(CCD(Charge Coupled Device))、その製造方法、その駆動方法、及び電荷結合素子を備えた固体撮像装置に関する。   The present invention relates to a charge coupled device (CCD), a manufacturing method thereof, a driving method thereof, and a solid-state imaging device including the charge coupled device.

従来のCCDとして、例えば特許文献1には、概略以下のような構成を備えたものが開示されている。即ち、光電変換部の構成部分として、半導体基板上に絶縁膜を介してポリシリコンからなる第1及び第2の転送電極が複数本、並列に形成されている。これらの第1及び第2の転送電極は、互いの一側辺部分では、第1転送電極上に絶縁膜を介して第2転送電極が重なって形成されている。さらに、第1及び第2の転送電極における互いの他方の側辺部分において、第1転送電極と第2転送電極との間の隙間領域には、半導体基板の表面部に仮想電極が形成されている。この仮想電極は、第1及び第2の転送電極をマスクとして、半導体基板と同じ導電型の不純物をイオン注入して形成される。   As a conventional CCD, for example, Patent Document 1 discloses a CCD having the following configuration. That is, as a constituent part of the photoelectric conversion unit, a plurality of first and second transfer electrodes made of polysilicon are formed in parallel on a semiconductor substrate via an insulating film. These first and second transfer electrodes are formed on one side of each other so that the second transfer electrode overlaps the first transfer electrode via an insulating film. Further, in the other side portion of the first and second transfer electrodes, a virtual electrode is formed on the surface portion of the semiconductor substrate in the gap region between the first transfer electrode and the second transfer electrode. Yes. The virtual electrode is formed by ion-implanting impurities of the same conductivity type as the semiconductor substrate using the first and second transfer electrodes as a mask.

このように構成されたCCDでは、第1転送電極及び第2転送電極にH,L電圧レベルのクロックパルスをそれぞれ供給することで、当該CCDに入射する光によって光電変換期間に励起された電子が、第1、第2及び仮想の各電極位置に形成されるポテンシャル井戸を転送されていく。   In the CCD configured as described above, by supplying clock pulses of H and L voltage levels to the first transfer electrode and the second transfer electrode, respectively, electrons excited in the photoelectric conversion period by light incident on the CCD are generated. The potential wells formed at the first, second and virtual electrode positions are transferred.

また例えば特許文献2においても、第1及び第2の転送電極間に、これらの電極をマスクとしてイオン注入して受光部を形成したCCDが開示されている。   For example, Patent Document 2 also discloses a CCD in which a light receiving portion is formed by ion implantation between the first and second transfer electrodes using these electrodes as a mask.

特開昭60−165761号公報JP 60-165761 A 特開平4−207075号公報Japanese Patent Laid-Open No. 4-207075

上述のCCDでは、第1転送電極と第2転送電極との間に仮想電極が形成される。そのため特許文献1では、仮想電極側の第1転送電極端に、第1転送電極と第2転送電極との層間の絶縁膜が存在する。よって、仮想電極へのイオン注入がその絶縁膜によって阻害されるという問題がある。また、写真製版の重ね合わせのずれによって、仮想電極の形成位置が第1又は第2のどちらかの転送電極側に片寄るという問題もある。
また、特許文献2では、第1及び第2の転送電極は、一部分で重なり2層に形成されており、その2層部分を含む領域で第1及び第2の転送電極がエッチング除去される。そのため、除去後の半導体基板表面が均一ではなく、仮想電極形成に支障が生じるという問題がある。
このように特許文献1及び特許文献2の発明では、仮想電極におけるポテンシャルのディップ及びバリアが発生し、電荷結合素子の電荷転送効率が低下するという問題が生じる。
In the above-described CCD, a virtual electrode is formed between the first transfer electrode and the second transfer electrode. Therefore, in Patent Document 1, an insulating film between the first transfer electrode and the second transfer electrode exists at the first transfer electrode end on the virtual electrode side. Therefore, there is a problem that ion implantation into the virtual electrode is hindered by the insulating film. In addition, there is a problem that the formation position of the virtual electrode is shifted to either the first or second transfer electrode side due to the misalignment of the photolithography.
Further, in Patent Document 2, the first and second transfer electrodes are partially overlapped and formed in two layers, and the first and second transfer electrodes are removed by etching in a region including the two layer portions. For this reason, there is a problem that the surface of the semiconductor substrate after removal is not uniform, and the formation of virtual electrodes is hindered.
As described above, in the inventions of Patent Document 1 and Patent Document 2, a potential dip and a barrier are generated in the virtual electrode, causing a problem that the charge transfer efficiency of the charge coupled device is lowered.

本発明は、このような問題を解決するためになされたもので、従来に比べて電荷転送効率を向上可能な電荷結合素子、その製造方法、その駆動方法、及び電荷結合素子を備えた固体撮像装置を提供することを目的とする。   The present invention has been made to solve such a problem, and is a charge coupled device capable of improving charge transfer efficiency as compared with the prior art, a manufacturing method thereof, a driving method thereof, and a solid-state imaging device including the charge coupled device. An object is to provide an apparatus.

上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における電荷結合素子は、シリコン基板と、このシリコン基板上のゲート絶縁膜上に間隔をおいて形成した第1転送電極と、該第1転送電極上に形成した絶縁膜を介して各第1転送電極間に形成した第2転送電極と、上記シリコン基板中に形成した第1仮想電極及び第2仮想電極とを備えた電荷結合素子であって、当該電荷結合素子に生じた信号電荷を転送する垂直方向に直角な方向、つまり水平方向に延在する開口部にて、上記第1転送電極を分離した一対の第1A転送電極及び第1B転送電極と、上記第2転送電極を分離した一対の第2A転送電極及び第2B転送電極とを有し、上記垂直方向において、第1A転送電極、第1仮想電極、第1B転送電極、第2A転送電極、第2仮想電極、第2B転送電極の順の周期にて各電極を繰り返し配置したことを特徴とする。
In order to achieve the above object, the present invention is configured as follows.
In other words, the charge coupled device according to one embodiment of the present invention includes a silicon substrate, a first transfer electrode formed on the gate insulating film over the silicon substrate at an interval, and an insulating film formed over the first transfer electrode. A charge coupled device comprising a second transfer electrode formed between the first transfer electrodes via the first virtual electrode and a second virtual electrode formed in the silicon substrate, wherein the charge coupled device includes A pair of first A transfer electrode and first B transfer electrode that separates the first transfer electrode in a direction perpendicular to the vertical direction for transferring the generated signal charge, that is, an opening extending in the horizontal direction, and the second transfer electrode A pair of second A transfer electrodes and second B transfer electrodes separated from each other, and in the vertical direction, the first A transfer electrode, the first virtual electrode, the first B transfer electrode, the second A transfer electrode, and the second virtual electrode; , Cycle of 2B transfer electrode in order Characterized in that repeatedly arranging the electrodes Te.

本発明の一態様における電荷結合素子によれば、第1転送電極及び第2転送電極は、それぞれ分離され、分離した第1転送電極間の開口部、及び分離した第2転送電極間の開口部を通してイオン注入される。よって分離した第1転送電極間に第1仮想電極が形成され、分離した第2転送電極間に第2仮想電極が形成される。このように、第1仮想電極側の第1転送電極端に絶縁膜が存在するという従来の形態は無くなり、絶縁膜によって仮想電極へのイオン注入が阻害されることはない。
したがって、仮想電極におけるポテンシャルのディップ及びバリアを低減させることができ、従来に比べて電荷転送効率を向上することができる。
また、分離した第1転送電極間、及び分離した第2転送電極間の各開口部によるセルフアラインでイオン注入されることから、仮想電極の形成位置の偏りは無くなる。
さらに、第1及び第2の仮想電極を形成するための各開口部は、それぞれ単層の第1転送電極及び第2転送電極をそれぞれ分離した部分である。このように、各転送電極が2層に重なった部分に開口部を形成する従来の形態ではないことから、転送電極をエッチング除去した表面を均一とすることもできる。この点からも、仮想電極におけるポテンシャルのディップ及びバリアを低減させることができ、従来に比べて電荷転送効率を向上することができる。
According to the charge coupled device of one embodiment of the present invention, the first transfer electrode and the second transfer electrode are separated from each other, and an opening between the separated first transfer electrodes and an opening between the separated second transfer electrodes are provided. Through which ions are implanted. Accordingly, a first virtual electrode is formed between the separated first transfer electrodes, and a second virtual electrode is formed between the separated second transfer electrodes. Thus, there is no conventional form in which the insulating film exists at the first transfer electrode end on the first virtual electrode side, and the ion implantation into the virtual electrode is not hindered by the insulating film.
Therefore, the potential dip and barrier in the virtual electrode can be reduced, and the charge transfer efficiency can be improved as compared with the conventional case.
Further, since the ions are implanted by self-alignment between the separated first transfer electrodes and between the separated second transfer electrodes, there is no bias in the formation position of the virtual electrodes.
Further, each opening for forming the first and second virtual electrodes is a portion where the single-layer first transfer electrode and second transfer electrode are separated from each other. As described above, since the transfer electrode is not a conventional form in which an opening is formed in a portion where two layers overlap each other, the surface from which the transfer electrode is removed by etching can be made uniform. Also from this point, the potential dip and barrier in the virtual electrode can be reduced, and the charge transfer efficiency can be improved as compared with the conventional case.

本発明の実施の形態1における固体撮像装置を示す斜視図である。It is a perspective view which shows the solid-state imaging device in Embodiment 1 of this invention. 図1に示す固体撮像装置に備わる検出器の構成を説明する平面図である。It is a top view explaining the structure of the detector with which the solid-state imaging device shown in FIG. 1 is equipped. 図2Aに示す矢印A−A’における検出器の断面図である。It is sectional drawing of the detector in arrow A-A 'shown to FIG. 2A. 図2Aに示す矢印B−B’における検出器の断面図である。It is sectional drawing of the detector in arrow B-B 'shown to FIG. 2A. 図1に示す固体撮像装置へ供給され検出器を駆動するための2相クロックパターンを示す図である。It is a figure which shows the two-phase clock pattern for driving the detector supplied to the solid-state imaging device shown in FIG. 図1に示す固体撮像装置に備わる検出器における転送電極と2相クロック端子との接続関係を示す図である。It is a figure which shows the connection relationship of the transfer electrode and two-phase clock terminal in the detector with which the solid-state imaging device shown in FIG. 1 is equipped. 図1に示す固体撮像装置の検出器部分の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the detector part of the solid-state imaging device shown in FIG. 図1に示す固体撮像装置へ供給され検出器を駆動するための4相クロックパターンを示す図である。It is a figure which shows the 4-phase clock pattern for driving the detector supplied to the solid-state imaging device shown in FIG. 図1に示す固体撮像装置の検出器へ4相クロックパルスを供給して垂直CCDを駆動する場合のポテンシャル形態図である。FIG. 2 is a potential diagram when a vertical CCD is driven by supplying four-phase clock pulses to the detector of the solid-state imaging device shown in FIG. 1. 図1に示す固体撮像装置に備わる検出器における転送電極と4相クロック端子との接続関係を示す図である。It is a figure which shows the connection relation of the transfer electrode and 4-phase clock terminal in the detector with which the solid-state imaging device shown in FIG. 1 is equipped. 本発明の実施の形態2における固体撮像装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the solid-state imaging device in Embodiment 2 of this invention.

本発明の実施形態である電荷結合素子、その製造方法、その駆動方法、及びその電荷結合素子を備えた固体撮像装置について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下の説明が不必要に冗長になるのを避け当業者の理解を容易にするため、既によく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。また、以下の説明及び添付図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。   A charge coupled device, a manufacturing method thereof, a driving method thereof, and a solid-state imaging device including the charge coupled device according to an embodiment of the present invention will be described below with reference to the drawings. In each figure, the same or similar components are denoted by the same reference numerals. In addition, in order to avoid the following description from becoming unnecessarily redundant and to facilitate understanding by those skilled in the art, a detailed description of already well-known matters and a duplicate description of substantially the same configuration may be omitted. . Further, the contents of the following description and the accompanying drawings are not intended to limit the subject matter described in the claims.

実施の形態1.
図1は、本発明の実施の形態1にかかる固体撮像装置300を示す。この固体撮像装置300は、大きく分けて、シリコン基板301上に複数個の光検出器502を複数列に配列した検出器アレイ501と、この検出器アレイ501の光検出器502を順次選択して、光検出器502にて生じた信号電荷を外部に読み出す信号処理回路520とを備える。尚、図1では、シリコン基板301に信号処理回路520を形成した場合を図示するが、これに限定されず、信号処理回路520は別設してもよい。
Embodiment 1 FIG.
FIG. 1 shows a solid-state imaging device 300 according to a first embodiment of the present invention. The solid-state imaging device 300 is roughly divided into a detector array 501 in which a plurality of photodetectors 502 are arranged in a plurality of rows on a silicon substrate 301, and a photodetector 502 in the detector array 501 are sequentially selected. And a signal processing circuit 520 for reading out the signal charge generated in the photodetector 502 to the outside. 1 illustrates the case where the signal processing circuit 520 is formed on the silicon substrate 301, the present invention is not limited to this, and the signal processing circuit 520 may be provided separately.

検出器アレイ501は、内部光電効果によって光検出器502で発生した信号電荷を検出器アレイ501の垂直方向521に転送する垂直CCD509と、該垂直CCD509で転送した信号電荷をさらに検出器アレイ501の水平方向522に転送する水平CCD510と、転送されてきた信号電荷を電圧に変換する出力アンプ508とを備えている。CCDを用いる場合、出力アンプ508がFDA(Floating Diffusion Amplifier)であることが多い。   The detector array 501 includes a vertical CCD 509 that transfers signal charges generated by the photodetector 502 due to the internal photoelectric effect in the vertical direction 521 of the detector array 501, and further the signal charges transferred by the vertical CCD 509 of the detector array 501. A horizontal CCD 510 for transferring in the horizontal direction 522 and an output amplifier 508 for converting the transferred signal charge into a voltage are provided. When a CCD is used, the output amplifier 508 is often an FDA (Floating Diffusion Amplifier).

上述の光検出器502について、図2A、図2B及び図2Cを参照して説明する。
光検出器502は、各電極と、シリコン基板301内に形成され入射した光を信号電荷に変換する光電変換部503と、水平方向522に沿って隣接する光検出器502間の混信を防止する検出器分離504とを有する。このような光検出器502を垂直方向521に一列に配置して垂直CCD509を構成している。よって垂直CCD509では、例えば図2Cに示すように、第1A転送電極511A、第1仮想電極513、第1B転送電極511B、第2A転送電極512A、第2仮想電極514、第2B転送電極512Bを周期として、これらの電極を繰り返し配置して構成される。尚、第1A転送電極511A及び第1B転送電極511Bを総称して第1転送電極511と記し、第2A転送電極512A及び第2B転送電極512Bを総称して第2転送電極512と記す場合もある。また、第1転送電極511、第2転送電極512、第1仮想電極513、及び第2仮想電極514の延在方向は、垂直方向521に直角な方向、つまり水平方向522に相当する。
一つの光検出器502は、第1転送電極511及び第2転送電極512を必ず含み、さらに第1仮想電極513または第2仮想電極514のどちらか一方を含む。
The above-described photodetector 502 will be described with reference to FIGS. 2A, 2B, and 2C.
The photodetector 502 prevents interference between each electrode, the photoelectric conversion unit 503 that converts incident light formed in the silicon substrate 301 into signal charges, and the photodetector 502 adjacent along the horizontal direction 522. And a detector separation 504. Such photo detectors 502 are arranged in a line in the vertical direction 521 to constitute a vertical CCD 509. Therefore, in the vertical CCD 509, as shown in FIG. 2C, for example, the first A transfer electrode 511A, the first virtual electrode 513, the first B transfer electrode 511B, the second A transfer electrode 512A, the second virtual electrode 514, and the second B transfer electrode 512B are cycled. These electrodes are repeatedly arranged. The first A transfer electrode 511A and the first B transfer electrode 511B may be collectively referred to as a first transfer electrode 511, and the second A transfer electrode 512A and the second B transfer electrode 512B may be collectively referred to as a second transfer electrode 512. . The extending direction of the first transfer electrode 511, the second transfer electrode 512, the first virtual electrode 513, and the second virtual electrode 514 corresponds to a direction perpendicular to the vertical direction 521, that is, the horizontal direction 522.
One photodetector 502 necessarily includes the first transfer electrode 511 and the second transfer electrode 512, and further includes one of the first virtual electrode 513 and the second virtual electrode 514.

光検出器502の光検出原理について述べる。
固体撮像装置300の撮像対象となる被写体が発した光が、検出器アレイ501内の光検出器502に入射すると、シリコン基板301では、内部光電効果によって、光の入射量に応じた数の電子正孔対(上述の信号電荷)が発生する。ここで、シリコン基板301のうち、光が入射して電子正孔対が発生している領域を光電変換部503とする。光検出器502ごとに、この信号電荷(多くの場合は、電子)を垂直CCD509及び水平CCD510を通して転送し、出力アンプ508で電圧に変換して、被写体の撮像画を得る。
The light detection principle of the light detector 502 will be described.
When light emitted from a subject to be imaged by the solid-state imaging device 300 enters the photodetector 502 in the detector array 501, the silicon substrate 301 has a number of electrons corresponding to the amount of incident light due to the internal photoelectric effect. Hole pairs (the signal charges described above) are generated. Here, a region in the silicon substrate 301 in which light is incident and electron-hole pairs are generated is referred to as a photoelectric conversion unit 503. For each photodetector 502, this signal charge (in many cases, electrons) is transferred through the vertical CCD 509 and the horizontal CCD 510 and converted into a voltage by the output amplifier 508 to obtain a captured image of the subject.

ここで、光検出器502としては、光領域全体を検出するパンクロマティック検出器と、カラーフィルタを上方に配置することで光領域をいくつかに分割して検出するマルチバンド検出器の2種類がある。本実施の形態においては、パンクロマティック検出器とマルチバンド検出器の両方を対象とする。また、信号電荷の読出し方式によっても、光検出器502は2種類に分類できる。1つは、垂直CCD509と光電変換部503とを並列に配置したエリアセンサであって、読出し方式がフレーム転送及びインターライン転送の場合に用いる検出器である。他の1つは、垂直CCD509が光電変換部503を含んでおり、ラインセンサであって、読出し方式がTDI(Time Delay Integration)の場合に用いる検出器である。本実施の形態においては、TDI読み出し方式のラインセンサを対象とする。   Here, there are two types of photodetectors 502: a panchromatic detector that detects the entire light region, and a multiband detector that detects the light region by dividing the light region by arranging a color filter above. is there. In the present embodiment, both panchromatic detectors and multiband detectors are targeted. Further, the photodetector 502 can be classified into two types depending on the signal charge readout method. One is an area sensor in which a vertical CCD 509 and a photoelectric conversion unit 503 are arranged in parallel, and is a detector used when the readout method is frame transfer or interline transfer. The other one is a detector used when the vertical CCD 509 includes a photoelectric conversion unit 503, is a line sensor, and the readout method is TDI (Time Delay Integration). In the present embodiment, a TDI readout type line sensor is targeted.

本実施の形態にかかる固体撮像装置300における垂直CCD509は、互いに位相が90度異なる2相クロックパルスφ1及びφ2を用いて駆動することができる。この場合、2相クロックパターンは、図3に示すパターンとなる。また、クロックパルスφ1及びφ2は、図4に示すように第1転送電極511及び第2転送電極512にそれぞれ供給される。
この駆動方法により、垂直CCD509を構成する各光検出器502に発生した信号電荷は、垂直方向521へ順次転送され、水平CCD510を介して出力アンプ508から外部へ出力される。
The vertical CCD 509 in the solid-state imaging device 300 according to the present embodiment can be driven using two-phase clock pulses φ1 and φ2 that are 90 degrees out of phase with each other. In this case, the two-phase clock pattern is the pattern shown in FIG. The clock pulses φ1 and φ2 are supplied to the first transfer electrode 511 and the second transfer electrode 512, respectively, as shown in FIG.
With this driving method, signal charges generated in the respective photodetectors 502 constituting the vertical CCD 509 are sequentially transferred in the vertical direction 521 and output from the output amplifier 508 to the outside via the horizontal CCD 510.

次に、図5を用いて、本実施の形態における電荷結合素子、つまり垂直CCD509あるいは検出器アレイ501の製造方法を説明する。図5で示したのは、固体撮像装置300の垂直方向521に沿った断面構造である。   Next, a manufacturing method of the charge coupled device, that is, the vertical CCD 509 or the detector array 501 in this embodiment will be described with reference to FIG. FIG. 5 shows a cross-sectional structure along the vertical direction 521 of the solid-state imaging device 300.

初めに、シリコン基板301を準備する(図5の(a))。次に、シリコン基板301の表面であって、シリコン基板301上に垂直CCD509及び水平CCD510を形成する領域に、不純物拡散法もしくはイオン注入法を用いて、不純物拡散層を形成し、光電変換部503及び検出器分離504とする。次に、LOCOS(Local Oxidation of Silicon)分離法もしくはトレンチ分離法によって、規定位置に分離酸化膜を形成する(図示せず)。次に、シリコン基板301上にゲート絶縁膜304を形成する(図5の(b))。   First, a silicon substrate 301 is prepared (FIG. 5A). Next, an impurity diffusion layer is formed on the surface of the silicon substrate 301 in a region where the vertical CCD 509 and the horizontal CCD 510 are formed on the silicon substrate 301 by using the impurity diffusion method or the ion implantation method, and the photoelectric conversion unit 503. And detector separation 504. Next, an isolation oxide film is formed at a specified position by LOCOS (Local Oxidation of Silicon) isolation method or trench isolation method (not shown). Next, a gate insulating film 304 is formed on the silicon substrate 301 (FIG. 5B).

次に、ゲート絶縁膜304上に、垂直方向521において間隔をあけて第1転送電極511を形成する(図5の(b))。第1転送電極511は、垂直方向521に直角な方向、つまり水平方向522に沿って延在する。次に、第1転送電極511を覆うように第1絶縁膜305を形成する(図5の(c))。
次に、第1絶縁膜305上に、垂直方向521において第1転送電極511と交互の配置にて第2転送電極512を形成する(図5の(c))。第2転送電極512も垂直方向521に直角な方向、つまり水平方向522に沿って延在する。次に、第2転送電極512等を覆いシリコン基板301の全面にレジストマスク530を形成する。
さらに、垂直方向521における第1転送電極511及び第2転送電極512のほぼ中央部分に対応した、レジストマスク530、第1転送電極511、及び第2転送電極512における各領域をエッチングする。これにより上記各領域が除去され、開口部531が形成される(図5の(d))。このような開口部531も第1転送電極511及び第2転送電極512と同様に、垂直方向521に直角な方向、つまり水平方向522に沿って延在する。
Next, first transfer electrodes 511 are formed on the gate insulating film 304 with a gap in the vertical direction 521 (FIG. 5B). The first transfer electrode 511 extends along a direction perpendicular to the vertical direction 521, that is, along the horizontal direction 522. Next, a first insulating film 305 is formed so as to cover the first transfer electrode 511 ((c) in FIG. 5).
Next, second transfer electrodes 512 are formed on the first insulating film 305 so as to alternate with the first transfer electrodes 511 in the vertical direction 521 (FIG. 5C). The second transfer electrode 512 also extends along a direction perpendicular to the vertical direction 521, that is, along the horizontal direction 522. Next, a resist mask 530 is formed on the entire surface of the silicon substrate 301 so as to cover the second transfer electrode 512 and the like.
Furthermore, each region in the resist mask 530, the first transfer electrode 511, and the second transfer electrode 512 corresponding to the substantially central portion of the first transfer electrode 511 and the second transfer electrode 512 in the vertical direction 521 is etched. As a result, each of the above regions is removed, and an opening 531 is formed (FIG. 5D). Similar to the first transfer electrode 511 and the second transfer electrode 512, the opening 531 extends along a direction perpendicular to the vertical direction 521, that is, along the horizontal direction 522.

上記エッチングにより、第1転送電極511及び第2転送電極512は、垂直方向521におけるほぼ中央部分にて分断され、第1転送電極511は、一対の第1A転送電極511Aと第1B転送電極511Bとなり、第2転送電極512は、一対の第2A転送電極512Aと第2B転送電極512Bとなる。
このように本実施形態では、第1転送電極511及び第2転送電極512を、その延在方向に沿ってエッチングによって分断してそれぞれ一対の電極を形成することから、分断された各電極の分断面には、絶縁膜は存在しない。また、各転送電極が重なり合った部分をエッチングするのではなく、それぞれ単層の第1転送電極511及び第2転送電極512をエッチングすることから、エッチング後の露出面を均一な平坦面とすることができる。
By the etching, the first transfer electrode 511 and the second transfer electrode 512 are divided at a substantially central portion in the vertical direction 521, and the first transfer electrode 511 becomes a pair of the first A transfer electrode 511A and the first B transfer electrode 511B. The second transfer electrode 512 is a pair of second A transfer electrode 512A and second B transfer electrode 512B.
As described above, in this embodiment, the first transfer electrode 511 and the second transfer electrode 512 are divided by etching along the extending direction to form a pair of electrodes, respectively. There is no insulating film in the cross section. In addition, since the first transfer electrode 511 and the second transfer electrode 512 of a single layer are etched instead of etching the overlapping portions of the transfer electrodes, the exposed surface after etching is made a uniform flat surface. Can do.

次に、開口部531のエッチングで用いたレジストマスク530を残して、セルフアラインで開口部531を通してイオン注入することにより、シリコン基板301に第1仮想電極513及び第2仮想電極514を形成する(図5の(d))。これにより、第1A転送電極511Aと第1B転送電極511Bとの間に第1仮想電極513が形成され、第2A転送電極512Aと第2B転送電極512Bとの間に第2仮想電極514が形成される。このとき、上述したように各電極の分断面には絶縁膜が存在しないことから、第1仮想電極513及び第2仮想電極514形成用のイオン注入が阻害されることはない。よって第1仮想電極513及び第2仮想電極514におけるポテンシャルのディップ及びバリアを低減することができ、従来に比べて電荷転送効率を向上させることができる。また、第1仮想電極513及び第2仮想電極514の形成位置の偏りも無くなる。   Next, the first virtual electrode 513 and the second virtual electrode 514 are formed on the silicon substrate 301 by performing ion implantation through the opening 531 by self-alignment while leaving the resist mask 530 used in the etching of the opening 531 ( (D) of FIG. As a result, a first virtual electrode 513 is formed between the first A transfer electrode 511A and the first B transfer electrode 511B, and a second virtual electrode 514 is formed between the second A transfer electrode 512A and the second B transfer electrode 512B. The At this time, as described above, since there is no insulating film on the divided cross section of each electrode, ion implantation for forming the first virtual electrode 513 and the second virtual electrode 514 is not hindered. Therefore, the potential dip and the barrier in the first virtual electrode 513 and the second virtual electrode 514 can be reduced, and the charge transfer efficiency can be improved as compared with the conventional case. Further, there is no deviation in the formation positions of the first virtual electrode 513 and the second virtual electrode 514.

次に、レジストマスク530を除去した後、第2転送電極512を覆うように第2絶縁膜306を形成する(図5の(e))。次に、第1A転送電極511A、第1B転送電極511B、第2A転送電極512A、及び第2B転送電極512Bに対応して第2絶縁膜306に開口して、配線層を形成する(図示せず)。最後に、保護膜を形成する(図示せず)。このようにして、本実施の形態における固体撮像装置300の電荷結合素子部分が完成する。   Next, after removing the resist mask 530, a second insulating film 306 is formed so as to cover the second transfer electrode 512 ((e) of FIG. 5). Next, an opening is formed in the second insulating film 306 corresponding to the first A transfer electrode 511A, the first B transfer electrode 511B, the second A transfer electrode 512A, and the second B transfer electrode 512B to form a wiring layer (not shown). ). Finally, a protective film is formed (not shown). In this way, the charge coupled device portion of the solid-state imaging device 300 in the present embodiment is completed.

既に説明したように、従来の電荷結合素子の製造では、第1転送電極と第2転送電極との間に仮想電極を形成する。そのため、仮想電極側の第1転送電極端では、仮想電極へのイオン注入が、第1転送電極と第2転送電極の層間に設けた絶縁膜で阻害される。また、写真製版の重ね合わせずれによって、仮想電極の形成位置がどちらかの転送電極側に片寄る。さらに、2層に重なり合った転送電極部分をエッチング除去することから、エッチング後の表面が不均一となる。これらの結果、仮想電極におけるポテンシャルのディップ及びバリアが発生し、垂直CCDの電荷転送効率が低かった。
これに対して、本実施の形態における固体撮像装置300の垂直CCD509では、上述のように第1A転送電極511Aと第1B転送電極511Bとの分断面部分、及び、第2A転送電極512Aと第2B転送電極512Bとの分断面部分には、従来のような絶縁膜は存在しない。また、開口部531のエッチングで用いたレジストマスク530を残して、セルフアラインで開口部531にイオン注入する。さらに、単層の転送電極511,512をエッチング除去した個所に仮想電極513,514を形成する。
その結果、上記分断面部分において、仮想電極513,514へのイオン注入が絶縁膜で阻害されることはない。また、仮想電極513,514の形成位置の偏りも無くなる。また、転送電極511,512をエッチング除去した後の表面は均一となっている。
したがって、仮想電極513,514におけるポテンシャルのディップ及びバリアを低減できることから、垂直CCD509の電荷転送効率を向上することができる。即ち、電荷転送効率が高い電荷結合素子を提供できる。そのため、MTF(Modulation Transfer Function)が高い固体撮像装置を提供することができる。
As already described, in the manufacture of the conventional charge coupled device, a virtual electrode is formed between the first transfer electrode and the second transfer electrode. Therefore, at the first transfer electrode end on the virtual electrode side, ion implantation into the virtual electrode is inhibited by the insulating film provided between the first transfer electrode and the second transfer electrode. Further, the formation position of the virtual electrode is shifted to one of the transfer electrodes due to the misalignment of the photoengraving. Further, since the transfer electrode portion overlapping the two layers is removed by etching, the surface after etching becomes non-uniform. As a result, potential dip and barrier occurred in the virtual electrode, and the charge transfer efficiency of the vertical CCD was low.
On the other hand, in the vertical CCD 509 of the solid-state imaging device 300 according to the present embodiment, as described above, the section of the first A transfer electrode 511A and the first B transfer electrode 511B, and the second A transfer electrode 512A and the second B A conventional insulating film does not exist in the cross section with the transfer electrode 512B. Further, the resist mask 530 used for etching the opening 531 is left, and ions are implanted into the opening 531 by self-alignment. Further, virtual electrodes 513 and 514 are formed at locations where the single-layer transfer electrodes 511 and 512 are removed by etching.
As a result, the ion implantation into the virtual electrodes 513 and 514 is not hindered by the insulating film in the divided section. In addition, there is no bias in the formation positions of the virtual electrodes 513 and 514. Further, the surfaces after the transfer electrodes 511 and 512 are removed by etching are uniform.
Therefore, since the potential dip and barrier in the virtual electrodes 513 and 514 can be reduced, the charge transfer efficiency of the vertical CCD 509 can be improved. That is, a charge coupled device having high charge transfer efficiency can be provided. Therefore, a solid-state imaging device having a high MTF (Modulation Transfer Function) can be provided.

また、このように固体撮像装置の性能向上を図ることができることから、歩留りの向上が可能となり、これに伴い、エネルギー消費量の削減、原材料の減量化を図ることも可能となる。   Further, since the performance of the solid-state imaging device can be improved as described above, the yield can be improved, and accordingly, the energy consumption can be reduced and the raw materials can be reduced.

既に、図4を参照して本実施の形態における電荷結合素子の駆動方法について説明したが、さらに、以下のように駆動することもできる。
即ち、固体撮像装置300における垂直CCD509は、図6に示すような、位相が90度ずつ異なる4相クロックパルスφ1、φ2、φ3、及びφ4を用いて駆動することができる。この場合のポテンシャル形態図は図7に示すようになる。図7では、転送電極511,512、及び仮想電極513,514の配列に対して、各電極下におけるポテンシャルの相対的なレベルを示している。
Although the method for driving the charge coupled device in the present embodiment has already been described with reference to FIG. 4, it can also be driven as follows.
That is, the vertical CCD 509 in the solid-state imaging device 300 can be driven using four-phase clock pulses φ1, φ2, φ3, and φ4 that are different in phase by 90 degrees as shown in FIG. FIG. 7 shows a potential configuration diagram in this case. FIG. 7 shows the relative level of potential under each electrode with respect to the arrangement of the transfer electrodes 511 and 512 and the virtual electrodes 513 and 514.

図7の(a)では、クロックパルスφ1及びφ2の電圧がLowレベル、クロックパルスφ3及びφ4の電圧がHighレベルである。図7の(b)では、クロックパルスφ2及びφ3の電圧がLowレベル、クロックパルスφ4及びφ1の電圧がHighレベルである。図7の(c)では、クロックパルスφ3及びφ4の電圧がLowレベル、クロックパルスφ1及びφ2の電圧がHighレベルである。図7の(d)では、クロックパルスφ2及びφ3の電圧がHighレベル、クロックパルスφ4及びφ1の電圧がLowレベルである。
クロックパルス電圧がHighレベルとなっている電極の下にある光電変換部503には、入射光によって発生した信号電荷が蓄積される。図7の(a)→(b)→(c)→(d)→(a)→(b)→・・・の順に、動作を繰り返すことで、左から右へ向かって信号電荷が転送される。
また、図8に示すように、4相クロックパルスφ1、φ2、φ3、及びφ4は、第1A転送電極511A、第1B転送電極511B、第2A転送電極512A、及び第2B転送電極512Bに供給される。
In FIG. 7A, the voltages of the clock pulses φ1 and φ2 are at the low level, and the voltages of the clock pulses φ3 and φ4 are at the high level. In FIG. 7B, the voltages of the clock pulses φ2 and φ3 are at the low level, and the voltages of the clock pulses φ4 and φ1 are at the high level. In FIG. 7C, the voltages of the clock pulses φ3 and φ4 are at the low level, and the voltages of the clock pulses φ1 and φ2 are at the high level. In FIG. 7D, the voltages of the clock pulses φ2 and φ3 are at a high level, and the voltages of the clock pulses φ4 and φ1 are at a low level.
Signal charges generated by incident light are accumulated in the photoelectric conversion unit 503 below the electrode whose clock pulse voltage is at a high level. By repeating the operation in the order of (a) → (b) → (c) → (d) → (a) → (b) →..., Signal charges are transferred from left to right. The
Further, as shown in FIG. 8, the four-phase clock pulses φ1, φ2, φ3, and φ4 are supplied to the first A transfer electrode 511A, the first B transfer electrode 511B, the second A transfer electrode 512A, and the second B transfer electrode 512B. The

実施の形態2.
本実施の形態2に係る固体撮像装置300−2の構成(外観)は、図1に示す実施の形態1の固体撮像装置300の構成と同じであり、本実施の形態2における光検出器502の構成及び光検出原理も実施の形態1の場合と同じである。さらに、本実施の形態2に係る固体撮像装置300−2の垂直CCD509の駆動方法についても、図3あるいは図6に示すクロックパルスを用いた実施の形態1の場合と同じである。
一方、本実施の形態2に係る固体撮像装置300−2は、その製造方法において、以下に説明するように、実施の形態1の場合と相違する。
Embodiment 2. FIG.
The configuration (external appearance) of the solid-state imaging device 300-2 according to the second embodiment is the same as the configuration of the solid-state imaging device 300 according to the first embodiment shown in FIG. 1, and the photodetector 502 according to the second embodiment. The configuration and the light detection principle are the same as those in the first embodiment. Further, the driving method of the vertical CCD 509 of the solid-state imaging device 300-2 according to the second embodiment is the same as that in the first embodiment using the clock pulse shown in FIG. 3 or FIG.
On the other hand, the solid-state imaging device 300-2 according to the second embodiment is different from the first embodiment in the manufacturing method, as described below.

即ち、実施の形態1では、上述したように、上記開口部531を介してイオン注入が行われシリコン基板301に仮想電極513、514が形成されるが、仮想電極513、514において、イオン注入回数及びイオン濃度は同じである。
これに対して、本実施の形態2では、仮想電極513、514においてイオン注入回数及びイオン濃度を異ならせる。この点で実施の形態2は実施の形態1と相違する。よって、本実施の形態2に係る固体撮像装置300−2の製造方法を説明する図9において、(a)から(d)までの工程は、図5における(a)から(d)までの工程に同じであるので、ここでの説明は省略する。以下では、図9の主に(e)及び(f)の工程について詳しく説明する。
That is, in the first embodiment, as described above, ion implantation is performed through the opening 531 to form the virtual electrodes 513 and 514 on the silicon substrate 301. In the virtual electrodes 513 and 514, the number of times of ion implantation is set. And the ion concentration is the same.
On the other hand, in the second embodiment, the number of ion implantations and the ion concentration are made different in the virtual electrodes 513 and 514. In this respect, the second embodiment is different from the first embodiment. Therefore, in FIG. 9 for explaining the method of manufacturing the solid-state imaging device 300-2 according to the second embodiment, the steps from (a) to (d) are the steps from (a) to (d) in FIG. The description is omitted here. Hereinafter, the steps (e) and (f) of FIG. 9 will be described in detail.

図9の(d)では、上記レジストマスク530を残して、セルフアラインで開口部531を通してイオン注入することにより、シリコン基板301に第1仮想電極513及び第2仮想電極514が形成される。これにより、第1A転送電極511Aと第1B転送電極511Bとの間に第1仮想電極513が形成され、第2A転送電極512Aと第2B転送電極512Bとの間に第2仮想電極514が形成される。
次に、図9の(e)に示すように、第1仮想電極513及び第2仮想電極514のいずれか一方にのみに、本実施の形態2では第1仮想電極513に対して、イオン注入する。これを実行するために、レジストマスク530上にさらにレジストマスク532を形成した後、第1仮想電極513に対応する部分のみ、レジストマスク532を除去して開口部531を形成する。そして、第1仮想電極513に対応する開口部531を通して、再度イオン注入を行う。
In FIG. 9D, the first virtual electrode 513 and the second virtual electrode 514 are formed on the silicon substrate 301 by performing ion implantation through the opening 531 by self-alignment while leaving the resist mask 530. As a result, a first virtual electrode 513 is formed between the first A transfer electrode 511A and the first B transfer electrode 511B, and a second virtual electrode 514 is formed between the second A transfer electrode 512A and the second B transfer electrode 512B. The
Next, as shown in FIG. 9E, only one of the first virtual electrode 513 and the second virtual electrode 514 is ion-implanted with respect to the first virtual electrode 513 in the second embodiment. To do. In order to execute this, after a resist mask 532 is further formed on the resist mask 530, only the portion corresponding to the first virtual electrode 513 is removed and the opening 531 is formed. Then, ion implantation is performed again through the opening 531 corresponding to the first virtual electrode 513.

次に、レジストマスク530、532を除去した後、図9の(f)に示すように、第2A転送電極512A及び第2B転送電極512B、等を覆うように、第2絶縁膜306を形成する。次に、第1A転送電極511A、第1B転送電極511B、第2A転送電極512A、及び第2B転送電極512Bに対応して第2絶縁膜306に開口して、配線層を形成する(図示せず)。最後に、保護膜を形成する(図示せず)。
このようにして、本実施の形態2における固体撮像装置300−2が完成する。
Next, after removing the resist masks 530 and 532, as shown in FIG. 9F, a second insulating film 306 is formed so as to cover the second A transfer electrode 512A, the second B transfer electrode 512B, and the like. . Next, an opening is formed in the second insulating film 306 corresponding to the first A transfer electrode 511A, the first B transfer electrode 511B, the second A transfer electrode 512A, and the second B transfer electrode 512B to form a wiring layer (not shown). ). Finally, a protective film is formed (not shown).
In this way, the solid-state imaging device 300-2 in the second embodiment is completed.

このように本実施の形態2では、垂直CCD509における第1仮想電極513と第2仮想電極514とでは、実施の形態1とは異なり、イオン注入の回数及び濃度が両者で相違する。本実施の形態2では、第1仮想電極513の方が第2仮想電極514よりも多くイオン注入されている。
このように本実施の形態2では、例えば、第1仮想電極513と第2仮想電極514とのポテンシャルに差が生じている場合であっても、その差を小さくするようにイオン注入で調整することが可能である。
As described above, in the second embodiment, the first virtual electrode 513 and the second virtual electrode 514 in the vertical CCD 509 are different in the number and concentration of ion implantations, unlike the first embodiment. In the second embodiment, the first virtual electrode 513 is more ion-implanted than the second virtual electrode 514.
As described above, in the second embodiment, for example, even when there is a difference in potential between the first virtual electrode 513 and the second virtual electrode 514, adjustment is performed by ion implantation so as to reduce the difference. It is possible.

以上説明した本実施の形態2の固体撮像装置300−2の垂直CCD509によれば、イオン注入動作を除いて、実施の形態1の固体撮像装置300と同じ構成を採ることから、実施の形態1の固体撮像装置300が奏する効果と同じ効果を得ることができる。即ち、仮想電極513,514へのイオン注入が阻害されない、仮想電極513,514の形成位置の偏りが無くなる、及び、転送電極511,512をエッチング除去した表面が均一となる、ことに起因して、本実施の形態2の固体撮像装置300−2も、仮想電極513,514におけるポテンシャルのディップ及びバリアを低減でき、垂直CCD509の電荷転送効率を向上することが可能である。   The vertical CCD 509 of the solid-state imaging device 300-2 of the second embodiment described above adopts the same configuration as that of the solid-state imaging device 300 of the first embodiment except for the ion implantation operation. The same effect as that produced by the solid-state imaging device 300 can be obtained. That is, the ion implantation into the virtual electrodes 513 and 514 is not hindered, the bias of the formation positions of the virtual electrodes 513 and 514 is eliminated, and the surface where the transfer electrodes 511 and 512 are removed by etching becomes uniform. The solid-state imaging device 300-2 of the second embodiment can also reduce the potential dip and barrier in the virtual electrodes 513 and 514, and can improve the charge transfer efficiency of the vertical CCD 509.

さらに本実施の形態2の固体撮像装置300−2では、第1仮想電極513と第2仮想電極514のポテンシャル差を低減することができるので、垂直CCD509の電荷転送効率をさらに向上することができるとともに、垂直方向521に沿って隣接する光検出器502の光感度差を低減することができる。即ち、実施の形態1における電荷結合素子に比べて、本実施の形態2では、より電荷転送効率が高く、かつ、光感度ムラが少ない電荷結合素子を提供することができる。その結果、実施の形態1の固体撮像装置に比べて、よりMTFが高く、かつ、光感度ムラが少ない固体撮像装置を提供することが可能となる。   Furthermore, in the solid-state imaging device 300-2 according to the second embodiment, the potential difference between the first virtual electrode 513 and the second virtual electrode 514 can be reduced, so that the charge transfer efficiency of the vertical CCD 509 can be further improved. At the same time, the difference in light sensitivity between the photodetectors 502 adjacent along the vertical direction 521 can be reduced. That is, as compared with the charge coupled device in the first embodiment, the present second embodiment can provide a charge coupled device with higher charge transfer efficiency and less photosensitivity unevenness. As a result, it is possible to provide a solid-state imaging device that has a higher MTF and less photosensitivity unevenness than the solid-state imaging device of the first embodiment.

また、このような固体撮像装置の性能向上を図ることができることから、歩留りの向上が可能となり、これに伴い、エネルギー消費量の削減、原材料の減量化を図ることも可能となる。   Moreover, since the performance of such a solid-state imaging device can be improved, the yield can be improved, and accordingly, the energy consumption can be reduced and the amount of raw materials can be reduced.

300、300−2 固体撮像装置、301 シリコン基板、304 ゲート絶縁膜、 305 第1絶縁膜、306 第2絶縁膜、
501 検出器アレイ、502 光検出器、504 検出器分離、
508 出力アンプ、509 垂直CCD、510 水平CCD、
511 第1転送電極、511A 第1A転送電極、511B 第1B転送電極、
512 第2転送電極、512A 第2A転送電極、512B 第2B転送電極、
513 第1仮想電極、514 第2仮想電極、521 垂直方向、
522 水平方向、530 レジストマスク、531 開口部。
300, 300-2 solid-state imaging device, 301 silicon substrate, 304 gate insulating film, 305 first insulating film, 306 second insulating film,
501 detector array, 502 photodetector, 504 detector separation,
508 output amplifier, 509 vertical CCD, 510 horizontal CCD,
511 1st transfer electrode, 511A 1A transfer electrode, 511B 1B transfer electrode,
512 Second transfer electrode, 512A Second A transfer electrode, 512B Second B transfer electrode,
513 first virtual electrode, 514 second virtual electrode, 521 vertical direction,
522 horizontal direction, 530 resist mask, 531 opening.

Claims (6)

シリコン基板と、このシリコン基板上のゲート絶縁膜上に間隔をおいて形成した第1転送電極と、該第1転送電極上に形成した絶縁膜を介して各第1転送電極間に形成した第2転送電極と、上記シリコン基板中に形成した第1仮想電極及び第2仮想電極とを備えた電荷結合素子であって、
当該電荷結合素子に生じた信号電荷を転送する垂直方向において開口部を介して、上記第1転送電極は、一対の第1A転送電極及び第1B転送電極を有し、上記第2転送電極は、一対の第2A転送電極及び第2B転送電極を有し、
当該電荷結合素子の厚み方向から見て、上記第1仮想電極の両端は、上記第1A転送電極及び上記第1B転送電極における第1仮想電極側端にそれぞれ対応して位置し、
当該電荷結合素子の厚み方向から見て、上記第2仮想電極の両端は、上記第2A転送電極及び上記第2B転送電極における第2仮想電極側端にそれぞれ対応して位置し、
上記垂直方向において、第1A転送電極、第1仮想電極、第1B転送電極、第2A転送電極、第2仮想電極、第2B転送電極の順の周期にて各電極を繰り返し配置したことを特徴とする電荷結合素子。
A silicon substrate, a first transfer electrode formed on the gate insulating film on the silicon substrate at an interval, and a first transfer electrode formed between the first transfer electrodes via an insulating film formed on the first transfer electrode. A charge coupled device comprising two transfer electrodes and a first virtual electrode and a second virtual electrode formed in the silicon substrate,
In the vertical direction to transfer the signal charge generated in the charge-coupled device through the opening, the first transfer electrode has a pair of first 1A transfer electrodes and the 1B transfer electrodes, said second transfer electrodes, have a pair of first 2A transfer electrodes and the 2B transfer electrodes,
When viewed from the thickness direction of the charge-coupled device, both ends of the first virtual electrode are positioned corresponding to the first virtual electrode side ends of the first A transfer electrode and the first B transfer electrode, respectively.
When viewed from the thickness direction of the charge-coupled device, both ends of the second virtual electrode are respectively located corresponding to the second virtual electrode side ends of the second A transfer electrode and the second B transfer electrode,
In the vertical direction, each electrode is repeatedly arranged in the order of the first A transfer electrode, the first virtual electrode, the first B transfer electrode, the second A transfer electrode, the second virtual electrode, and the second B transfer electrode. Charge coupled device.
請求項1に記載の電荷結合素子を有する光検出器をシリコン基板上に複数個配列した検出器アレイと、
シリコン基板上に形成され上記光検出器の出力を増幅する出力アンプと、
を備えたことを特徴とする固体撮像装置。
A detector array in which a plurality of photodetectors having the charge coupled device according to claim 1 are arranged on a silicon substrate;
An output amplifier formed on a silicon substrate for amplifying the output of the photodetector;
A solid-state imaging device comprising:
請求項1に記載の電荷結合素子の製造方法であって、
シリコン基板の表面で垂直CCD及び水平CCDを形成する領域に不純物拡散層を形成する工程と、
上記シリコン基板表面のゲート絶縁膜上に間隔をあけて第1転送電極を形成する工程と、
上記第1転送電極上に第1絶縁膜を介在させて上記第1転送電極に対して交互に第2転送電極を形成する工程と、
上記第2転送電極上に形成したレジストマスクを用いて、上記第1転送電極及び上記第2転送電極をエッチングして開口部を形成し、該開口部にて、上記第1転送電極を第1A転送電極及び第1B転送電極に、上記第2転送電極を第2A転送電極及び第2B転送電極にそれぞれ分離し、
上記レジストマスクを用いてセルフアラインで上記開口部を介してイオン注入することにより、一対の上記第1A転送電極及び上記第1B転送電極間における上記不純物拡散層に第1仮想電極を形成し、一対の上記第2A転送電極及び上記第2B転送電極間における上記不純物拡散層に第2仮想電極を形成する、
ことを特徴とする電荷結合素子の製造方法。
A method of manufacturing a charge coupled device according to claim 1,
Forming an impurity diffusion layer in a region for forming a vertical CCD and a horizontal CCD on the surface of the silicon substrate;
Forming a first transfer electrode at an interval on the gate insulating film on the surface of the silicon substrate;
Forming second transfer electrodes alternately with respect to the first transfer electrodes by interposing a first insulating film on the first transfer electrodes;
Using the resist mask formed on the second transfer electrode, the first transfer electrode and the second transfer electrode are etched to form an opening, and in the opening, the first transfer electrode is moved to the first A The transfer electrode and the first B transfer electrode are separated into the second transfer electrode and the second B transfer electrode, respectively.
A first virtual electrode is formed in the impurity diffusion layer between the pair of the first A transfer electrode and the first B transfer electrode by self-aligning and ion-implanting through the opening using the resist mask. Forming a second virtual electrode in the impurity diffusion layer between the second A transfer electrode and the second B transfer electrode;
A method for manufacturing a charge coupled device.
上記第1仮想電極及び上記第2仮想電極のいずれか一方にさらにイオン注入を行う、請求項3に記載の電荷結合素子の製造方法。   The method for manufacturing a charge coupled device according to claim 3, wherein ion implantation is further performed on one of the first virtual electrode and the second virtual electrode. 電極に印加する電圧レベルによってシリコン基板内にポテンシャル井戸を形成して信号電荷の蓄積及び転送を行う、請求項1に記載の電荷結合素子の駆動方法であって、
上記電荷結合素子に生じた信号電荷を転送する垂直方向において、第1A転送電極、第1B転送電極、第2A転送電極、及び第2B転送電極の順の周期とする電極の並びに、互いに位相が90度異なる2相クロックパルスを順番に供給して各電極に電圧を印加することを特徴とする電荷結合素子の駆動方法。
The method for driving a charge coupled device according to claim 1, wherein a potential well is formed in the silicon substrate according to a voltage level applied to the electrode to accumulate and transfer the signal charge.
In the vertical direction in which the signal charge generated in the charge coupled device is transferred, the phase of the first A transfer electrode, the first B transfer electrode, the second A transfer electrode, and the second B transfer electrode in the order of the phases is 90. A method for driving a charge-coupled device, wherein two-phase clock pulses different in degree are sequentially supplied to apply a voltage to each electrode.
電極に印加する電圧レベルによってシリコン基板内にポテンシャル井戸を形成して信号電荷の蓄積及び転送を行う、請求項1に記載の電荷結合素子の駆動方法であって、
上記電荷結合素子に生じた信号電荷を転送する垂直方向において、第1A転送電極、第1仮想電極、第1B転送電極、第2A転送電極、第2仮想電極、第2B転送電極の順の周期とする電極の並びに、互いに位相が90度ずつ異なる4相クロックパルスを順番に供給して各電極に電圧を印加することを特徴とする電荷結合素子の駆動方法。
The method for driving a charge coupled device according to claim 1, wherein a potential well is formed in the silicon substrate according to a voltage level applied to the electrode to accumulate and transfer the signal charge.
In the vertical direction in which the signal charge generated in the charge coupled device is transferred, the cycle of the first A transfer electrode, the first virtual electrode, the first B transfer electrode, the second A transfer electrode, the second virtual electrode, and the second B transfer electrode A method for driving a charge-coupled device, comprising: sequentially supplying four-phase clock pulses having phases different from each other by 90 degrees and applying a voltage to each electrode.
JP2012251103A 2012-11-15 2012-11-15 CHARGE COUPLED ELEMENT, ITS MANUFACTURING METHOD, ITS DRIVING METHOD, AND SOLID-STATE IMAGING DEVICE HAVING CHARGE COUPLED ELEMENT Expired - Fee Related JP5832414B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012251103A JP5832414B2 (en) 2012-11-15 2012-11-15 CHARGE COUPLED ELEMENT, ITS MANUFACTURING METHOD, ITS DRIVING METHOD, AND SOLID-STATE IMAGING DEVICE HAVING CHARGE COUPLED ELEMENT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012251103A JP5832414B2 (en) 2012-11-15 2012-11-15 CHARGE COUPLED ELEMENT, ITS MANUFACTURING METHOD, ITS DRIVING METHOD, AND SOLID-STATE IMAGING DEVICE HAVING CHARGE COUPLED ELEMENT

Publications (2)

Publication Number Publication Date
JP2014099540A JP2014099540A (en) 2014-05-29
JP5832414B2 true JP5832414B2 (en) 2015-12-16

Family

ID=50941309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012251103A Expired - Fee Related JP5832414B2 (en) 2012-11-15 2012-11-15 CHARGE COUPLED ELEMENT, ITS MANUFACTURING METHOD, ITS DRIVING METHOD, AND SOLID-STATE IMAGING DEVICE HAVING CHARGE COUPLED ELEMENT

Country Status (1)

Country Link
JP (1) JP5832414B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143732A (en) * 2015-01-30 2016-08-08 三菱電機株式会社 Charge-coupled device, manufacturing method of charge-coupled device, and solid-state imaging apparatus

Also Published As

Publication number Publication date
JP2014099540A (en) 2014-05-29

Similar Documents

Publication Publication Date Title
US9147708B2 (en) Solid-state image sensor and camera
JP4228887B2 (en) Solid-state imaging device and manufacturing method thereof
JPH02164072A (en) Solid-state image sensing device, charge transfer device therefor, and manufacture thereof
JP2011253963A (en) Method of manufacturing solid state image sensor, solid state image sensor, imaging apparatus
US9136407B2 (en) Solid-state image sensor, method of manufacturing the same, and camera
CN106129074A (en) Back-illuminated cmos image sensors
TWI692858B (en) Solid-state camera
JP2001057418A (en) Solid-state imaging device
US7750376B2 (en) Solid-state imaging device and imaging apparatus
EP2768026B1 (en) Tdi type linear image sensor
JP5832414B2 (en) CHARGE COUPLED ELEMENT, ITS MANUFACTURING METHOD, ITS DRIVING METHOD, AND SOLID-STATE IMAGING DEVICE HAVING CHARGE COUPLED ELEMENT
JP4493124B2 (en) Solid-state imaging device
JP2008153428A (en) Solid-state imaging device and manufacturing method thereof
KR100749098B1 (en) Image sensor having high sensitivity and transmission characteristics and manufacturing method thereof
JP4216935B2 (en) Manufacturing method of semiconductor device
JP2011146516A (en) Solid-state image sensor, imaging apparatus, method of manufacturing solid-state image sensor
KR100259064B1 (en) CCD image device manufacturing method
JP3100624B2 (en) Non-interlaced interline transfer CCD image sensor with simple electrode structure for each pixel
KR19990080799A (en) Solid state imaging device
JP2007299806A (en) Solid-state image pickup device and manufacturing method thereof
JP3179080B2 (en) Charge coupled device and solid-state imaging device provided with the device
KR100724144B1 (en) Manufacturing method of solid state imaging device
KR100728471B1 (en) Charge coupled device having a buried CD having a potential gradient and a method of manufacturing the same
JP5035452B2 (en) Solid-state imaging device
JPH03246971A (en) Charge-coupled device and solid-state image sensing device using same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151027

R150 Certificate of patent or registration of utility model

Ref document number: 5832414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees